2024-175513 キャッシュコントローラ及び演算処理装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024175513

(43)【公開日】2024-12-18

(54)【発明の名称】キャッシュコントローラ及び演算処理装置

(51)【国際特許分類】

   G06F 12/0895 20160101AFI20241211BHJP

   G06F 12/0864 20160101ALI20241211BHJP

【ＦＩ】

G06F12/0895 106

G06F12/0864

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2023093349

(22)【出願日】2023-06-06

(71)【出願人】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(74)【代理人】

【識別番号】110003649

【氏名又は名称】弁理士法人真田特許事務所

(74)【代理人】

【識別番号】100189201

【弁理士】

【氏名又は名称】横田 功

(72)【発明者】

【氏名】中原 汐

【テーマコード（参考）】

5B205

【Ｆターム（参考）】

5B205JJ13

5B205KK14

5B205LL19

5B205MM03

5B205TT02

5B205UU31

(57)【要約】      （修正有）

【課題】キャッシュメモリの容量を有効利用してキャッシュヒット率を向上させるキャッシュコントローラを提供する。
【解決手段】マルチコアプロセッサ１０において、制御モジュール３１は、ＣＰＵ３０からアドレス範囲が指定されている場合に、データをアドレス範囲で圧縮してＬＬＣ（Ｌａｓｔ Ｌｅｖｅｌ Ｃａｃｈｅ）３に保存し、ＣＰＵ３０からアドレス範囲が指定されていない場合に、データを圧縮せずにＬＬＣ３に保存し、ウェイの分割数とデータの圧縮比とが等しいエントリの数を示す圧縮ウェイ数が閾値未満である場合に、分割ウェイを増やし、圧縮ウェイ数が閾値以上である場合に、使用していない分割ウェイを非分割とする圧縮した又は圧縮しないデータを分割せずにＬＬＣ３に保存する。
【選択図】図３

【特許請求の範囲】

【請求項1】

プロセッサに接続されるキャッシュメモリのキャッシュコントローラであって、
前記プロセッサからアドレス範囲が指定されている場合に、データを前記アドレス範囲で圧縮して前記キャッシュメモリに保存し、前記プロセッサからアドレス範囲が指定されていない場合に、データを圧縮せずに前記キャッシュメモリに保存し、
ウェイの分割数とデータの圧縮比とが等しいエントリの数を示す圧縮ウェイ数が閾値未満である場合に、分割ウェイを増やし、前記圧縮ウェイ数が閾値以上である場合に、使用していない分割ウェイを非分割とする、
制御部を備える、キャッシュコントローラ。

【請求項2】

前記閾値は、Ａを該当アドレス範囲のデータサイズとし、Ｂを圧縮比とし、Ｃを現在メインメモリで使用している容量とし、Ｄを総ウェイ数とすると、

【数1】

であり、前記式１が１未満の場合は１である、
請求項１に記載のキャッシュコントローラ。

【請求項3】

前記制御部は、
前記プロセッサから指定された読み出し指示に係るアドレス範囲が前記キャッシュメモリにおいてヒットした場合に、前記読み出し指示に係るアドレス範囲における圧縮情報を取得し、
取得した前記圧縮情報に基づいて、圧縮したデータを展開する、
請求項１又は２に記載のキャッシュコントローラ。

【請求項4】

プロセッサと、
前記プロセッサに接続され、制御部を有するキャッシュメモリと、
を備え、
前記制御部は、
前記プロセッサからアドレス範囲が指定されている場合に、データを前記アドレス範囲で圧縮して前記キャッシュメモリに保存し、前記プロセッサからアドレス範囲が指定されていない場合に、データを圧縮せずに前記キャッシュメモリに保存し、
ウェイの分割数とデータの圧縮比とが等しいエントリの数を示す圧縮ウェイ数が閾値未満である場合に、分割ウェイを増やし、前記圧縮ウェイ数が閾値以上である場合に、使用していない分割ウェイを非分割とする、
演算処理装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、キャッシュコントローラ及び演算処理装置に関する。

【背景技術】

【0002】

メモリからCentral Processing Unit（ＣＰＵ）等の演算器へデータを転送する際には、転送速度が演算速度のボトルネックとなっている。一度メモリから転送してきたデータは、再利用するときに備え、キャッシュに格納されておくことで、データ転送速度の向上が図られる。

【0003】

初回のメモリからのデータ転送時間を短縮することは容易でないが、データを圧縮転送することで転送時間が短縮されることがある。圧縮データを展開してからキャッシュに格納するとキャッシュメモリ容量が圧迫するため、圧縮したままデータを格納すれば、より多くのデータをキャッシュすることができる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開平５－７３４１３号公報

【特許文献2】特開２０１０－７３０２９号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、キャッシュメモリに圧縮したままのデータを格納すると、圧縮情報を管理するためのテーブルがキャッシュメモリの容量を圧迫するため、キャッシュメモリ本体の容量が減るおそれがある。また、キャッシュメモリにおいてデータサイズに適合する格納場所がないと、キャッシュメモリの利用効率が下がるおそれがある。

【0006】

１つの側面では、キャッシュメモリの容量を有効利用してキャッシュヒット率を向上させることを目的とする。

【課題を解決するための手段】

【0007】

１つの側面では、キャッシュコントローラは、プロセッサに接続されるキャッシュメモリのキャッシュコントローラであって、前記プロセッサからアドレス範囲が指定されている場合に、データを前記アドレス範囲で圧縮して前記キャッシュメモリに保存し、前記プロセッサからアドレス範囲が指定されていない場合に、データを圧縮せずに前記キャッシュメモリに保存し、ウェイの分割数とデータの圧縮比とが等しいエントリの数を示す圧縮ウェイ数が閾値未満である場合に、分割ウェイを増やし、前記圧縮ウェイ数が閾値以上である場合に、使用していない分割ウェイを非分割とする。

【発明の効果】

【0008】

１つの側面では、キャッシュメモリの容量を有効利用してキャッシュヒット率を向上させることができる。

【図面の簡単な説明】

【0009】

【図1】関連例としてのマルチコアプロセッサにおけるデータ転送を説明するブロック図である。

【図2】実施形態としてのマルチコアプロセッサにおけるデータ転送を説明するブロック図である。

【図3】図２に示したマルチコアプロセッサのソフトウェア構成例を模式的に示すブロック図である。

【図4】図２に示したマルチコアプロセッサにおけるデータ転送を説明するシーケンス図である。

【図5】図３に示したキャッシュ情報を例示するテーブルである。

【図6】図３に示したウェイ分割管理テーブルを例示する図である。

【図7】図３に示した圧縮管理テーブルを例示する図である。

【図8】図３に示したモード管理部における圧縮アドレス範囲の設定処理を説明するフローチャートである。

【図9】図３に示したモード管理部における圧縮アドレス範囲の解除処理を説明するフローチャートである。

【図10】図３に示したモード管理部における圧縮情報の取得処理を説明するフローチャートである。

【図11】図３に示した格納部における処理を説明するフローチャートである。

【図12】図３に示した読み出し部における処理を説明するフローチャートである。

【図13】図３に示した取得部における処理を説明するフローチャートである。

【図14】図３に示したメインメモリの転送部における処理を説明するフローチャートである。

【図15】図３に示したマルチコアプロセッサを備える演算処理装置のハードウェア構成例を模式的に示すブロック図である。

【発明を実施するための形態】

【0010】

〔Ａ〕関連例
図１は、関連例としてのマルチコアプロセッサ６０におけるデータ転送を説明するブロック図である。

【0011】

マルチコアプロセッサ６０は、メインメモリ６（別言すれば、主記憶装置），メモリコントローラ７，Last Level Cache（ＬＬＣ）８及び複数のコア８１を備える。また、マルチコアプロセッサ６０は、Translation Lookaside Buffer（ＴＬＢ）７０１及び圧縮情報７０２を保持する。

【0012】

メインメモリ６は、データの圧縮・伸長のための転送ＩＦ６１を備え、非圧縮データ６０１を圧縮してメモリコントローラ７に転送する。符号Ａ１に示すように、圧縮転送することで、転送速度が向上する。

【0013】

メモリコントローラ７は、データの圧縮・伸長のための転送ＩＦ７１を備え、メモリコントローラ７が受け取ったデータを非圧縮データ８０１に伸長してＬＬＣ８へ転送する。また、メモリコントローラ７は、マルチコアプロセッサ６０が保持するＴＬＢ７０１及び圧縮情報７０２の情報を利用する。

【0014】

複数のコア８１は、ＬＬＣ８を介して、メモリコントローラ７から受け取ったデータを処理する。複数のコア８１の側において、ＴＬＢ７０１を物理アドレスでルックアップして属性情報を取得することにより、アドレス変換が行われてもよい。

【0015】

マルチコアプロセッサ６０は、圧縮して又は非圧縮でメインメモリ６とＬＬＣ８との間でデータを転送する。ページテーブルの属性として圧縮アクセスが指定されるため、ソフトウェア（System call）による設定ができるロス有りの不可逆圧縮よりも圧縮比が向上される。圧縮時の情報を蓄積し、アプリケーションと連携して圧縮比を調整することで、演算精度への影響を低減できる。

【0016】

〔Ｂ〕実施形態
以下、図面を参照して一実施の形態を説明する。ただし、以下に示す実施形態はあくまでも例示に過ぎず、実施形態で明示しない種々の変形例や技術の適用を排除する意図はない。すなわち、本実施形態を、その趣旨を逸脱しない範囲で種々変形して実施することができる。また、各図は、図中に示す構成要素のみを備えるという趣旨ではなく、他の機能等を含むことができる。

【0017】

以下、図中において、同一の各符号は同様の部分を示しているので、その説明は省略する。

【0018】

図２は、実施形態としてのマルチコアプロセッサ１０におけるデータ転送を説明するブロック図である。

【0019】

マルチコアプロセッサ１０は、メインメモリ１（別言すれば、主記憶装置），メモリコントローラ２，ＬＬＣ３及び複数のコア３１０を備える。また、マルチコアプロセッサ１０は、モード管理部３２としての機能を備える。

【0020】

メインメモリ１は、データの圧縮・伸長のための転送ＩＦ１１を備え、非圧縮データ１０１を圧縮してメモリコントローラ２に転送する。符号Ｂ１に示すように、圧縮転送することで、転送速度が向上する。

【0021】

メモリコントローラ２はデータの転送ＩＦ２１を備え、メインメモリ１が受け取ったデータを圧縮したままＬＬＣ３へ転送する。

【0022】

ＬＬＣ３は、キャッシュメモリの一例であり、メモリコントローラ２から受け取った圧縮データ３０１を格納する。符号Ｂ２に示すように、ＬＬＣ３は、圧縮したまま格納することで、より多くのデータを格納することができる。また、ＬＬＣ３は、図３等を用いて後述するモード管理部３２による制御によって圧縮データ３０１の集合を管理する。

【0023】

複数のコア３１０は、ＬＬＣ３から受け取った非圧縮データを非圧縮状態のまま処理する。

【0024】

図３は、図２に示したマルチコアプロセッサ１０のソフトウェア構成例を模式的に示すブロック図である。

【0025】

マルチコアプロセッサ１０において、図３に示すＣＰＵ３０は、プロセッサの一例であり、図２に示した複数のコア３１０に対応する。

【0026】

図３に示すように、メインメモリ１は、転送部１１１として機能する。また、メインメモリ１は、メモリデータ１１２を保持する。

【0027】

転送部１１１は、メモリデータ１１２をＬＬＣ３へ転送する。

【0028】

また、図３に示すように、ＬＬＣ３は、制御モジュール３１及びモード管理部３２として機能する。また、ＬＬＣ３は、キャッシュ情報３３（図５等を用いて後述）を保持する。

【0029】

制御モジュール３１は、キャッシュコントローラ及び制御部の一例であり、読み出し部３１１、格納部３１２及び取得部３１３として機能する。

【0030】

読み出し部３１１は、キャッシュ情報３３から圧縮データを読み出す。

【0031】

格納部３１２は、キャッシュ情報３３へ圧縮データを格納する。

【0032】

取得部３１３は、メインメモリ１から圧縮データを取得する。

【0033】

モード管理部３２は、ウェイ分割管理テーブル３２１（図６等を用いて後述）及び圧縮管理テーブル３２２（図７等を用いて後述）を保持する。

【0034】

図４は、図２に示したマルチコアプロセッサ１０におけるデータ転送を説明するシーケンス図である。

【0035】

ＣＰＵ３０は、読み出し部３１１に対して読み出したいデータのアドレスaddressを指定する（符号Ｃ１参照）。

【0036】

当該アドレスのデータがキャッシュ情報３３に格納されていた場合（ＬＬＣ３においてキャッシュヒットした場合）には、読み出し部３１１は、モード管理部３２へヒットしたway（ウェイ）のモードを問い合わせる（符号Ｃ２参照）。

【0037】

当該wayが分割モードの場合には、読み出し部３１１は、モード管理部３２から分解数（分割数）を取得する（符号Ｃ３参照）。

【0038】

読み出し部３１１は、キャッシュ情報３３に対してaddressを指定する（符号Ｃ４参照）。

【0039】

読み出し部３１１は、キャッシュ情報３３からaddressに対応する圧縮データ３０１を読み出す（符号Ｃ５参照）。

【0040】

読み出し部３１１は、圧縮データ３０１を展開して（符号Ｃ６参照）、展開データをＣＰＵ３０へ転送する（符号Ｃ７参照）。

【0041】

当該wayが分割モードでない場合には、読み出し部３１１は、モード管理部３２から“分割無し”の情報を取得する（符号Ｃ８参照）。

【0042】

読み出し部３１１は、キャッシュ情報３３に対してaddressを指定する（符号Ｃ９参照）。

【0043】

読み出し部３１１は、キャッシュ情報３３からaddressに対応する非圧縮データを読み出す（符号Ｃ１０参照）。

【0044】

読み出し部３１１は、非圧縮データをＣＰＵ３０へ転送する（符号Ｃ１１参照）。

【0045】

addressに対応するデータがキャッシュ情報３３に格納されていない場合（ＬＬＣ３においてキャッシュミスした場合）には、読み出し部３１１は、取得部３１３に対してaddressを指定する（符号Ｃ１２参照）。

【0046】

取得部３１３は、モード管理部３２に対してaddressを指定する（符号Ｃ１３参照）。

【0047】

取得部３１３は、モード管理部３２から圧縮情報２０２（図７を用いて後述）を取得する（符号Ｃ１４参照）。

【0048】

取得部３１３は、メインメモリ１に対してaddress及び圧縮情報２０２を指定する（符号Ｃ１５参照）。

【0049】

該当データが圧縮扱いである場合には、メインメモリ１は、データを圧縮して（符号Ｃ１６参照）、圧縮データ３０１を取得部３１３へ転送する（符号Ｃ１７参照）。

【0050】

取得部３１３は、圧縮データ３０１を読み出し部３１１へ転送する（符号Ｃ１８参照）。

【0051】

読み出し部３１１は、圧縮データ３０１を展開して（符号Ｃ１９参照）、展開データをＣＰＵ３０へ転送する（符号Ｃ２０参照）。

【0052】

格納部３１２は、取得部３１３からaddress、圧縮情報２０２及び圧縮データ３０１を取得して（符号Ｃ２１参照）、キャッシュ情報３３へ圧縮データ３０１を格納する（符号Ｃ２２参照）。

【0053】

該当データが圧縮扱いでない場合には、メインメモリ１は、非圧縮データ１０１を取得部３１３へ転送する（符号Ｃ２３参照）。

【0054】

取得部３１３は、非圧縮データ１０１を読み出し部３１１へ転送する（符号Ｃ２４参照）。

【0055】

読み出し部３１１は、非圧縮データ１０１をＣＰＵ３０へ転送する（符号Ｃ２５参照）。

【0056】

格納部３１２は、取得部３１３からaddress及び圧縮情報２０２を取得して（符号Ｃ２６参照）、キャッシュ情報３３へ非圧縮データ１０１を格納する（符号Ｃ２７参照）。なお、この圧縮情報２０２には非圧縮であるという情報が含まれている。

【0057】

図５は、図３に示したキャッシュ情報３３を例示するテーブルである。

【0058】

キャッシュ情報３３は、ウェイの最大分割数分のvalid (V)とtag のフィールドが含まれる。ウェイが複数ある場合、ウェイにより最大分割数が異なってもよい。また、分割できないウェイがあってもよい。Valid/Tagの面積コストの点から、一部のウェイだけが分割できる形が望ましい。

【0059】

図５には、ウェイを２分割して使用している例が示されている。Validは1 (True)又は0 (False)であり、Dataはキャシュラインサイズ8B (64bits)としている。set=01, set=10 のvalid2がFalse(0)になっているため、Tag2, Dataの２個目は無効(Null)となる。

【0060】

図６は、図３に示したウェイ分割管理テーブル３２１を例示する図である。

【0061】

ウェイ分割管理テーブル３２１は、各ウェイの分割数を格納する。分割非対応のwayの分割数は1固定となる。分割数の最大値は、キャッシュ情報のvalid／tag数で表される。

【0062】

図６に示す例において、Way 0,1の分割数は2であり、Way 2,3の分割数は1である。

【0063】

図７は、図３に示した圧縮管理テーブル３２２を例示する図である。

【0064】

圧縮管理テーブル３２２は、圧縮して格納するデータのアドレス範囲を示す１又は複数の圧縮情報２０２を管理する。圧縮管理テーブル３２２では、ＣＰＵ３０からの指示により、エントリが削除又は追加される。

【0065】

圧縮管理テーブル３２２は、開始アドレス、終了アドレス、元データ型、圧縮データ型及び圧縮比を含む。

【0066】

元データ型及び圧縮データ型は、01: FP16 (16bit), 10: FP32 (32bit), 11: FP64 (64bit)のコードで表している。圧縮比は、格納するウェイの分割数に対応する。

【0067】

図３に示したモード管理部３２における圧縮アドレス範囲の設定処理を、図８に示すフローチャート（ステップＳ１～Ｓ５）に従って説明する。

【0068】

モード管理部３２は、ＣＰＵ３０から圧縮アドレス範囲の指定情報を受信すると、圧縮管理テーブル３２２にエントリを追加する（ステップＳ１）。なお、圧縮アドレス範囲の指定情報は、開始アドレス、終了アドレス、圧縮前データ型及び圧縮後データ型を含む。

【0069】

モード管理部３２は、圧縮ウェイは十分あるかを判定する（ステップＳ２）。

【0070】

モード管理部３２は、圧縮ウェイ数が次式を満たしていれば、圧縮ウェイ数は十分であると判定する。ただし、圧縮ウェイ数は1以上であるとする。FLOORは、小数点以下は切り捨てることを表す。

【数1】

【0071】

なお、圧縮ウェイ数は、ウェイ分割管理テーブル３２１で、分割数=圧縮比であるエントリ数である。Aは、該当アドレス範囲のデータサイズである。Bは、圧縮比であり、圧縮前データサイズを圧縮後データサイズで除算して求める。Cは、現在メインメモリ１で使用している容量である。Dは、総ウェイ数である。

【0072】

すなわち、モード管理部３２は、圧縮データ量の割合と、キャッシュメモリの圧縮データ格納領域の割合とが、同じになるようにする。

【0073】

圧縮ウェイが十分ある場合には（ステップＳ２のＹｅｓルート参照）、圧縮アドレス範囲の設定処理は終了する。

【0074】

一方、圧縮ウェイが十分にない場合には（ステップＳ２のＮｏルート参照）、モード管理部３２は、最も使用率の低いウェイwを１つ選ぶ（ステップＳ３）。

【0075】

モード管理部３２は、ウェイwのキャッシュデータをクリアする（ステップＳ４）。

【0076】

モード管理部３２は、ウェイ分割管理テーブル３２１のウェイwに対応するエントリの分割数を圧縮アドレス範囲指定情報から得られる圧縮比に更新する（ステップＳ５）。そして、圧縮アドレス範囲の設定処理は終了する。

【0077】

次に、図３に示したモード管理部３２における圧縮アドレス範囲の解除処理を、図９に示すフローチャート（ステップＳ１１～Ｓ１６）に従って説明する。

【0078】

モード管理部３２は、ＣＰＵ３０から圧縮アドレス範囲の解除情報を受信すると、圧縮管理テーブル３２２の該当エントリを削除する（ステップＳ１１）。なお、圧縮アドレス範囲の解除情報は、開始アドレス及び終了アドレスを含む。

【0079】

モード管理部３２は、キャッシュ情報３３に該当アドレス範囲のデータがあるかを判定する（ステップＳ１２）。

【0080】

該当アドレス範囲のデータがある場合には（ステップＳ１３のＹｅｓルート参照）、モード管理部３２は、該当アドレス範囲のキャッシュデータをクリアして（ステップＳ１３）、処理はステップＳ１４へ進む。

【0081】

一方、該当アドレス範囲のデータがない場合には（ステップＳ１２のＮｏルート参照）、モード管理部３２は、圧縮ウェイは十分あるかを判定する（ステップＳ１４）。例えば、図８のステップＳ２と同様に判定されてよい。

【0082】

圧縮ウェイが十分にない場合には（ステップＳ１４のＮｏルート参照）、圧縮アドレス範囲の解除処理は終了する。

【0083】

一方、圧縮ウェイが十分ある場合には（ステップＳ１４のＹｅｓルート参照）、モード管理部３２は、圧縮管理テーブル３２２に同じ圧縮比のエントリがあるかを判定する（ステップＳ１５）。

【0084】

同じ圧縮比のエントリがある場合には（ステップＳ１５のＹｅｓルート参照）、圧縮アドレス範囲の解除処理は終了する。

【0085】

一方、同じ圧縮比のエントリがない場合には（ステップＳ１５のＮｏルート参照）、モード管理部３２は、ウェイ分割管理テーブル３２１のウェイwの分割数を1に変更する（ステップＳ１６）。そして、圧縮アドレス範囲の解除処理は終了する。

【0086】

次に、図３に示したモード管理部３２における圧縮情報の取得処理を、図１０に示すフローチャート（ステップＳ２１～Ｓ２３）に従って説明する。

【0087】

モード管理部３２は、圧縮情報２０２の取得の問い合わせ（アドレス）を読み出し部３１１から受信すると、圧縮管理テーブル３２２に該当エントリがあるかを判定する（ステップＳ２１）。なお、圧縮情報２０２は、元データ型、圧縮データ型及び圧縮比を含む。

【0088】

圧縮管理テーブル３２２に該当エントリがある場合には（ステップＳ２１のＹｅｓルート参照）、モード管理部３２は、該当エントリのデータを圧縮情報２０２として読み出し部３１１へ返す（ステップＳ２２）。そして、圧縮情報の取得処理は終了する。

【0089】

一方、圧縮管理テーブル３２２に該当エントリがない場合には（ステップＳ２１のＮｏルート参照）、モード管理部３２は、非圧縮と読み出し部３１１へ返す（ステップＳ２３）。そして、圧縮情報の取得処理は終了する。

【0090】

次に、図３に示した格納部３１２における処理を、図１１に示すフローチャート（ステップＳ３１～Ｓ３４）に従って説明する。

【0091】

格納部３１２は、格納先アドレス、格納データ及び圧縮情報２０２を取得部３１３から受信すると、受信データは圧縮データであるかを判定する（ステップＳ３１）。

【0092】

受信データが圧縮データである場合には（ステップＳ３１のＹｅｓルート参照）、格納部３１２は、圧縮情報２０２内の圧縮比と分割数が等しいウェイWsを取得する（ステップＳ３２）。そして、処理はステップＳ３４へ進む。

【0093】

一方、受信データが圧縮データでない場合には（ステップＳ３１のＮｏルート参照）、格納部３１２は、ウェイ分割管理テーブル３２１を参照し、分割数1のウェイWsを取得する（ステップＳ３３）。

【0094】

格納部３１２は、格納先アドレスに対応するセットのウェイWsから格納先を選択して、データを格納する（ステップＳ３４）。そして、格納部３１２における処理は終了する。

【0095】

次に、図３に示した読み出し部３１１における処理を、図１２に示すフローチャート（ステップＳ４１～Ｓ４７）に従って説明する。

【0096】

読み出し部３１１は、読み出しアドレスaddrをＣＰＵ３０から受信すると、キャッシュヒットしたかを判定する（ステップＳ４１）。

【0097】

キャッシュヒットしていない場合、すなわち、キャッシュミスした場合には（ステップＳ４１のＮｏルート参照）、読み出し部３１１は、取得部３１３にaddrのデータを要求する（ステップＳ４２）。

【0098】

読み出し部３１１は、取得部３１３から圧縮データもしくは非圧縮データを受信する（ステップＳ４３）。そして、処理はステップＳ４６へ進む。

【0099】

ステップＳ４１においてキャッシュヒットした場合には（ステップＳ４１のＹｅｓルート参照）、読み出し部３１１は、アドレスaddrの圧縮情報２０２をモード管理部３２から取得する（ステップＳ４４）。

【0100】

読み出し部３１１は、圧縮情報２０２の圧縮比を参照し、圧縮データを取得する（ステップＳ４５）。

【0101】

ステップＳ４３もしくはステップＳ４５で取得したデータが圧縮データである場合、読み出し部３１１は、圧縮情報２０２に基づき、圧縮データを展開する（ステップＳ４６）。

【0102】

読み出し部３１１は、展開したデータをＣＰＵ３０に送信する（ステップＳ４７）。そして、読み出し部３１１における処理は終了する。

【0103】

次に、図３に示した取得部３１３における処理を、図１３に示すフローチャート（ステップＳ５１～Ｓ５５）に従って説明する。

【0104】

取得部３１３は、読み出しアドレスaddrを読み出し部３１１から受信すると、addrの圧縮情報２０２をモード管理部３２から取得する（ステップＳ５１）。

【0105】

取得部３１３は、メインメモリ１の転送部１１１にaddrと圧縮情報２０２を渡し、データを要求する（ステップＳ５２）。

【0106】

取得部３１３は、メインメモリ１からデータを受信する（ステップＳ５３）。

【0107】

取得部３１３は、受信データを読み出し部３１１へ送信する（ステップＳ５４）。

【0108】

取得部３１３は、addrと受信データを格納部３１２に送信する（ステップＳ５５）。そして、取得部３１３における処理は終了する。

【0109】

次に、図３に示したメインメモリ１の転送部１１１における処理を、図１４に示すフローチャート（ステップＳ６１～Ｓ６５）に従って説明する。

【0110】

転送部１１１は、ＬＬＣ３からデータ要求（アドレスと圧縮情報２０２）を受信すると、メモリデータ１１２から該当データを取得する（ステップＳ６１）。

【0111】

転送部１１１は、圧縮情報＝非圧縮であるかを判定する（ステップＳ６２）。

【0112】

圧縮情報＝非圧縮である場合には（ステップＳ６２のＹｅｓルート参照）、転送部１１１は、ＬＬＣ３へデータを送信する（ステップＳ６３）。そして、メインメモリ１の転送部１１１における処理は終了する。

【0113】

一方、圧縮情報＝非圧縮でない場合には（ステップＳ６２のＮｏルート参照）、転送部１１１は、取得データを圧縮情報２０２に従って圧縮する（ステップＳ６４）。

【0114】

転送部１１１は、ＬＬＣ３へ圧縮データを送信する（ステップＳ６５）。そして、メインメモリ１の転送部１１１における処理は終了する。

【0115】

図１５は、図３に示したマルチコアプロセッサ１０を備える演算処理装置１００のハードウェア構成例を模式的に示すブロック図である。

【0116】

図１５に示すように、演算処理装置１００は、ＣＰＵ３０，メインメモリ１，表示制御部１３，記憶装置１４，入力ＩＦ１５，外部記録媒体処理部１６及び通信ＩＦ１７を備える。

【0117】

メインメモリ１は、記憶部の一例であり、例示的に、Read Only Memory（ＲＯＭ）及びRandom Access Memory（ＲＡＭ）などである。メインメモリ１のＲＯＭには、Basic Input/Output System（ＢＩＯＳ）等のプログラムが書き込まれてよい。メインメモリ１のソフトウェアプログラムは、ＣＰＵ３０に適宜に読み込まれて実行されてよい。また、メインメモリ１のＲＡＭは、一時記録メモリあるいはワーキングメモリとして利用されてよい。

【0118】

表示制御部１３は、表示装置１３１と接続され、表示装置１３１を制御する。表示装置１３１は、液晶ディスプレイやOrganic Light-Emitting Diode（ＯＬＥＤ）ディスプレイ，Cathode Ray Tube（ＣＲＴ），電子ペーパーディスプレイ等であり、オペレータ等に対する各種情報を表示する。表示装置１３１は、入力装置と組み合わされたものでもよく、例えば、タッチパネルでもよい。表示装置１３１は、演算処理装置１００のユーザに対する種々の情報を表示する。

【0119】

記憶装置１４は、高ＩＯ性能の記憶装置であり、例えば、Dynamic Random Access Memory（ＤＲＡＭ）やＳＳＤ（Solid State Drive），Storage Class Memory（ＳＣＭ），ＨＤＤ（Hard Disk Drive）が用いられてよい。

【0120】

入力ＩＦ１５は、マウス１５１やキーボード１５２等の入力装置と接続され、マウス１５１やキーボード１５２等の入力装置を制御してよい。マウス１５１やキーボード１５２は、入力装置の一例であり、これらの入力装置を介して、オペレータが各種の入力操作を行う。

【0121】

外部記録媒体処理部１６は、記録媒体１６０が装着可能に構成される。外部記録媒体処理部１６は、記録媒体１６０が装着された状態において、記録媒体１６０に記録されている情報を読み取り可能に構成される。本例では、記録媒体１６０は、可搬性を有する。例えば、記録媒体１６０は、フレキシブルディスク、光ディスク、磁気ディスク、光磁気ディスク、又は、半導体メモリ等である。

【0122】

通信ＩＦ１７は、外部装置との通信を可能にするためのインタフェースである。

【0123】

ＣＰＵ３０は、プロセッサの一例であり、種々の制御や演算を行う処理装置である。ＣＰＵ３０は、メインメモリ１に読み込まれたOperating System（ＯＳ）やプログラムを実行することにより、種々の機能を実現する。なお、ＣＰＵ３０は、複数のＣＰＵを含むマルチプロセッサであってもよいし、複数のＣＰＵコアを有するマルチコアプロセッサであってもよく、或いは、マルチコアプロセッサを複数有する構成であってもよい。

【0124】

〔Ｃ〕効果
制御モジュール３１は、ＣＰＵ３０からアドレス範囲が指定されている場合に、データをアドレス範囲で圧縮してＬＬＣ３に保存し、ＣＰＵ３０からアドレス範囲が指定されていない場合に、データを圧縮せずにＬＬＣ３に保存する。制御モジュール３１は、ウェイの分割数とデータの圧縮比とが等しいエントリの数を示す圧縮ウェイ数が閾値未満である場合に、分割ウェイを増やし、圧縮ウェイ数が閾値以上である場合に、使用していない分割ウェイを非分割とする。

【0125】

これにより、キャッシュメモリの容量を有効利用してキャッシュヒット率を向上させることができる。

【0126】

具体的には、データ毎ではなくアドレス範囲で圧縮情報２０２を管理することで、圧縮情報２０２を削減することができる。また、一部のウェイを分割可能とし、必要に応じて分割（圧縮ウェイ）と非分割（非圧縮ウェイ）とを切り換えることで、圧縮データ用のキャッシュ領域を確保して、キャッシュ利用効率減を防ぐことができる。

【0127】

そして、キャッシュメモリにより多くのデータをキャッシュできるようになり、キャッシュヒット率が向上することができる。また、圧縮転送することにより、キャッシュミス時のデータ転送速度が向上する。

【0128】

閾値は、Ａを該当アドレス範囲のデータサイズとし、Ｂを圧縮比とし、Ｃを現在メインメモリで使用している容量とし、Ｄを総ウェイ数とすると、

【数2】

である。但し式１が１未満の場合は１とする。

【0129】

これにより、ウェイを分割するか、分割しないかを、圧縮ウェイ数に応じて適切に判断できる。

【0130】

制御モジュール３１は、ＣＰＵ３０から指定された読み出し指示に係るアドレス範囲がＬＬＣ３においてヒットした場合に、読み出し指示に係るアドレス範囲における圧縮比を取得し、取得した圧縮比に基づいて、圧縮したデータを展開する。

【0131】

これにより、データの読み出しを適切に実行できる。

【0132】

〔Ｄ〕その他
開示の技術は上述した実施形態に限定されるものではなく、本実施形態の趣旨を逸脱しない範囲で種々変形して実施することができる。本実施形態の各構成及び各処理は、必要に応じて取捨選択することができ、あるいは適宜組み合わせてもよい。

【0133】

〔Ｅ〕付記
以上の実施形態に関し、更に以下の付記を開示する。

【0134】

（付記１）
プロセッサに接続されるキャッシュメモリのキャッシュコントローラであって、
前記プロセッサからアドレス範囲が指定されている場合に、データを前記アドレス範囲で圧縮して前記キャッシュメモリに保存し、前記プロセッサからアドレス範囲が指定されていない場合に、データを圧縮せずに前記キャッシュメモリに保存し、
ウェイの分割数と圧縮比とが等しいエントリの数を示す圧縮ウェイ数が閾値未満である場合に、分割ウェイを増やし、圧縮ウェイ数が閾値以上である場合に、使用していない分割ウェイを非分割とする、
制御部を備える、キャッシュコントローラ。

【0135】

（付記２）
前記閾値は、Ａを該当アドレス範囲のデータサイズとし、Ｂを圧縮比とし、Ｃを現在メインメモリで使用している容量とし、Ｄを総ウェイ数とすると、

【数3】

であり、前記式１が１未満の場合は１とする、
付記１に記載のキャッシュコントローラ。

【0136】

（付記３）
前記プロセッサから指定された読み出し指示に係るアドレス範囲が前記キャッシュメモリにおいてヒットした場合に、前記読み出し指示に係るアドレス範囲における圧縮情報を取得し、
取得した前記圧縮情報に基づいて、圧縮したデータを展開する、
付記１又は２に記載のキャッシュコントローラ。

【0137】

（付記４）
プロセッサと、
前記プロセッサに接続され、制御部を有するキャッシュメモリと、
を備え、
前記制御部は、
前記プロセッサからアドレス範囲が指定されている場合に、データを前記アドレス範囲で圧縮して前記キャッシュメモリに保存し、前記プロセッサからアドレス範囲が指定されていない場合に、データを圧縮せずに前記キャッシュメモリに保存し、
ウェイの分割数とデータの圧縮比とが等しいエントリの数を示す圧縮ウェイ数が閾値未満である場合に、分割ウェイを増やし、圧縮ウェイ数が閾値以上である場合に、使用していない分割ウェイを非分割とする、
演算処理装置。

【0138】

（付記５）
前記閾値は、Ａを該当アドレス範囲のデータサイズとし、Ｂを圧縮比とし、Ｃを現在メインメモリで使用している容量とし、Ｄを総ウェイ数とすると、

【数4】

であり、前記式１が１未満の場合は１である、
付記４に記載の演算処理装置。

【0139】

（付記６）
前記制御部は、
前記プロセッサから指定された読み出し指示に係るアドレス範囲が前記キャッシュメモリにおいてヒットした場合に、前記読み出し指示に係るアドレス範囲における圧縮情報を取得し、
取得した前記圧縮情報に基づいて、圧縮したデータを展開する、
付記４又は５に記載の演算処理装置。

【符号の説明】

【0140】

１、６ ：メインメモリ
２、７ ：メモリコントローラ
３、８ ：ＬＬＣ
１０、６０：マルチコアプロセッサ
１３ ：表示制御部
１４ ：記憶装置
１６ ：外部記録媒体処理部
３０ ：ＣＰＵ
３１ ：制御モジュール
３２ ：モード管理部
３３ ：キャッシュ情報
１００ ：演算処理装置
１０１、６０１、８０１：非圧縮データ
１１１ ：転送部
１１２ ：メモリデータ
１３１ ：表示装置
１５１ ：マウス
１５２ ：キーボード
１６０ ：記録媒体
２０２、７０２：圧縮情報
３０１ ：圧縮データ
３１０、８１：コア
３１１ ：読み出し部
３１２ ：格納部
３１３ ：取得部
３２１ ：ウェイ分割管理テーブル
３２２ ：圧縮管理テーブル
１１、２１、６１、７１：転送ＩＦ
１５ ：入力ＩＦ
１７ ：通信ＩＦ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】