特開 2024-175577 印刷装置、印刷方法及びコンピュータプログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024175577

(43)【公開日】2024-12-18

(54)【発明の名称】印刷装置、印刷方法及びコンピュータプログラム

(51)【国際特許分類】

   B41J 2/01 20060101AFI20241211BHJP

   B41J 2/14 20060101ALI20241211BHJP

【ＦＩ】

B41J2/01 201

B41J2/14 611

B41J2/01 451

【審査請求】未請求

【請求項の数】13

【出願形態】ＯＬ

(21)【出願番号】P 2023093464

(22)【出願日】2023-06-06

(71)【出願人】

【識別番号】000005267

【氏名又は名称】ブラザー工業株式会社

(74)【代理人】

【識別番号】100114557

【弁理士】

【氏名又は名称】河野 英仁

(74)【代理人】

【識別番号】100078868

【弁理士】

【氏名又は名称】河野 登夫

(72)【発明者】

【氏名】小亀 雄司

【テーマコード（参考）】

2C056

2C057

【Ｆターム（参考）】

2C056EA01

2C056EB29

2C056EB58

2C056EC79

2C056FA13

2C056HA22

2C057AF01

2C057AG15

2C057AK07

2C057AN05

(57)【要約】

【課題】送信中の印刷データにエラーが生じた場合でも、印刷効率の低下及び印刷精度の低下を抑制することができる印刷装置等を提供する。
【解決手段】印刷装置は、主制御回路と、直列的に接続され、主制御回路が送信した印刷データを上流から下流に転送する複数の副制御回路を備える副制御回路群と、複数のヘッドとを備え、複数のヘッドは、それぞれ対応する複数の副制御回路によって駆動され、印刷データは複数の画素データを含み、主制御回路は、印刷データに基づいて、互いに隣接しない画素データを有する第１画素群データ～第ｎ画素群データを生成し（ｎは２以上の自然数）、第１画素群データ～第ｎ画素群データを副制御回路群に送信し、各副制御回路は、第１画素群データ～第ｎ画素群データから自身に紐付いた画素データを取得し、自身に紐付いた画素データに基づいて、ヘッドを駆動する。
【選択図】図７

【特許請求の範囲】

【請求項1】

主制御回路と、
直列的に接続され、前記主制御回路が送信した印刷データを上流から下流に転送する複数の副制御回路を備える副制御回路群と、
複数のヘッドと
を備え、
前記複数のヘッドは、それぞれ対応する複数の副制御回路によって駆動され、
前記印刷データは複数の画素データを含み、
前記主制御回路は、
前記印刷データに基づいて、互いに隣接しない前記画素データを有する第１画素群データ～第ｎ画素群データを生成し（ｎは２以上の自然数）、
前記第１画素群データ～前記第ｎ画素群データを前記副制御回路群に送信し、
各副制御回路は、
前記第１画素群データ～前記第ｎ画素群データから自身に紐付いた前記画素データを取得し、
自身に紐付いた前記画素データに基づいて、前記ヘッドを駆動する
印刷装置。

【請求項2】

各副制御回路は、連続した複数のメモリアドレスを有する記憶部を備え、前記複数のメモリアドレスに紐づけて前記第１画素群データ～前記第ｎ画素群データを送信順に前記記憶部に記憶させる
請求項１に記載の印刷装置。

【請求項3】

前記主制御回路は、前記画素データの配置に規則性又は偏りが生じないように、前記第１画素群データ～前記第ｎ画素群データを生成する
請求項１又は２に記載の印刷装置。

【請求項4】

前記複数の副制御回路は、第ｋ副制御回路と、前記第ｋ副制御回路よりも下流に位置する第ｋ＋１副制御回路（ｋは自然数）とを含み、
前記複数のヘッドは、前記第ｋ副制御回路によって駆動される第ｋヘッドと、前記第ｋ＋１副制御回路によって駆動される第ｋ＋１ヘッドとを含み、
前記第１画素群データ～前記第ｎ画素群データは、第ｐ画素群データ及び第ｑ画素群データを含み（ｐ及びｑは自然数）、
前記第ｐ画素群データは、前記第ｋ副制御回路に紐付いており、前記第ｋヘッドが印刷する領域と前記第ｋ＋１ヘッドが印刷する領域とが重なる重なり領域に印刷するための前記画素データを含み、
前記第ｑ画素群データは、前記第ｋ＋１副制御回路に紐付いており、前記重なり領域に印刷するための前記画素データを含み、
前記第ｋ副制御回路から前記第ｋ＋１副制御回路に送信した前記第ｑ画素群データに異常が発生した場合、前記第ｋ副制御回路は、前記第ｐ画素群データに含まれ、前記重なり領域に印刷するための前記画素データを補正して、前記重なり領域への印刷を実行し、前記第ｋ＋１副制御回路は前記重なり領域への印刷を実行しない
請求項１又は２に記載の印刷装置。

【請求項5】

前記第ｋ副制御回路から前記第ｋ＋１副制御回路に送信した前記第ｑ画素群データに異常が発生した場合、前記第ｋ＋１副制御回路は前記第ｑ画素群データに異常が発生したことを前記第ｋ副制御回路に通知する
請求項４に記載の印刷装置。

【請求項6】

前記第１画素群データ～前記第ｎ画素群データは、前記第ｋ＋１副制御回路に紐付いており、前記重なり領域に印刷するための前記画素データを含まない第ｒ画素群データ及び第ｓ画素群データを含み（ｒ及びｓは自然数）、
前記第ｒ画素群データは第１画素データを含み、前記第ｓ画素群データは前記第１画素データに隣接する第２画素データを含み、
前記第ｋ副制御回路から前記第ｋ＋１副制御回路に送信した前記第ｒ画素群データに異常が発生し、前記第ｋ副制御回路から前記第ｋ＋１副制御回路に送信した前記第ｓ画素群データに異常が発生しなかった場合、前記第ｋ＋１副制御回路は、前記第２画素データに基づいて、前記第１画素データに対応する画素データを生成する
請求項４に記載の印刷装置。

【請求項7】

前記第１画素群データ～前記第ｎ画素群データは、前記第ｋ＋１副制御回路よりも下流の第ｆ副制御回路に紐付いた第ｔ画素群データを含み（ｆ、ｔは自然数）、
前記第ｋ副制御回路から前記第ｋ＋１副制御回路に送信した前記第ｔ画素群データに異常が発生した場合、前記第ｋ＋１副制御回路は前記第ｔ画素群データに異常が発生したことを前記第ｆ副制御回路に通知する
請求項４に記載の印刷装置。

【請求項8】

前記複数のヘッドは、前記第ｆ副制御回路によって駆動される第ｆヘッドと、前記第ｆ副制御回路よりも上流の前記第ｆ－１副制御回路によって駆動される第ｆ－１ヘッドとを含み、
前記第１画素群データ～前記第ｎ画素群データは第ｖ画素群データを含み（ｖは自然数）、
前記第ｖ画素群データは、前記第ｆ－１副制御回路に紐付いており、前記第ｆ－１ヘッドが印刷する領域と前記第ｆヘッドが印刷する領域とが重なる第２重なり領域に印刷するための前記画素データを含み、
前記第ｔ画素群データは前記第２重なり領域に印刷するための前記画素データを含み、
前記第ｔ画素群データに異常が発生した場合、前記第ｆ－１副制御回路は、前記第ｖ画素群データに含まれ、前記第２重なり領域に印刷するための前記画素データを補正して、前記第２重なり領域への印刷を実行する
請求項７に記載の印刷装置。

【請求項9】

前記複数のヘッドは、前記第ｆ副制御回路によって駆動される第ｆヘッドと、前記第ｆ副制御回路よりも上流の前記第ｆ－１副制御回路によって駆動される第ｆ－１ヘッドとを含み、
前記第ｔ画素群データは、前記第ｆ－１ヘッドが印刷する領域と前記第ｆヘッドが印刷する領域とが重なる第２重なり領域に印刷するための前記画素データを含まず、
前記第１画素群データ～前記第ｎ画素群データは、前記第ｆ副制御回路に紐付いており、前記第２重なり領域に印刷するための前記画素データを含まない第ｗ画素群データを含み（ｗは自然数）、
前記第ｔ画素群データは第３画素データを含み、前記第ｗ画素群データは前記第３画素データに隣接する第４画素データを含み、
前記第ｆ－１副制御回路から前記第ｆ副制御回路に送信した前記第ｔ画素群データに異常が発生し、前記第ｆ－１副制御回路から前記第ｆ副制御回路に送信した前記第ｗ画素群データに異常が発生しなかった場合、前記第ｆ副制御回路は、前記第４画素データに基づいて、前記第３画素データに対応する画素データを生成する
請求項７に記載の印刷装置。

【請求項10】

前記副制御回路群は、第ｇ副制御回路と、前記第ｇ副制御回路よりも所定数下流の第ｈ副制御回路を含み、
前記第１画素群データ～前記第ｎ画素群データは、前記第ｈ副制御回路に紐付いた第ｈ画素群データを含み、
前記第ｇ副制御回路から前記第ｈ副制御回路に送信された前記第ｈ画素群データに異常が発生した場合、前記第ｇ副制御回路は前記第ｈ画素群データを前記第ｈ副制御回路群に再送する
請求項１又は２に記載の印刷装置。

【請求項11】

前記副制御回路群は、前記主制御回路よりも所定数下流の第ｊ副制御回路を含み、
前記第１画素群データ～前記第ｎ画素群データは、前記第ｊ副制御回路に紐付いた第ｊ画素群データを含み、
前記主制御回路から前記第ｊ副制御回路に送信された前記第ｊ画素群データに異常が発生した場合、前記主制御回路は前記第ｊ画素群データを前記第ｊ副制御回路群に再送する
請求項１又は２に記載の印刷装置。

【請求項12】

主制御回路と、直列的に接続され、前記主制御回路が送信した印刷データを上流から下流に転送する複数の副制御回路を備える副制御回路群と、前記複数の副制御回路によって駆動される複数のヘッドとを備える印刷装置にて実行される印刷方法であって、
前記印刷データは複数の画素データを含み、
前記主制御回路は、
前記印刷データに基づいて、互いに隣接しない前記画素データを有する第１画素群データ～第ｎ画素群データを生成し（ｎは２以上の自然数）、
前記第１画素群データ～前記第ｎ画素群データを前記副制御回路群に送信し、
各副制御回路は、
前記第１画素群データ～前記第ｎ画素群データから自身に紐付いた前記画素データを取得し、
自身に紐付いた前記画素データに基づいて、前記ヘッドを駆動する
印刷方法。

【請求項13】

主制御回路と、直列的に接続され、前記主制御回路が送信した印刷データを上流から下流に転送する複数の副制御回路を備える副制御回路群と、前記複数の副制御回路によって駆動される複数のヘッドとを備える印刷装置にて実行されるコンピュータプログラムであって、
前記印刷データは複数の画素データを含み、
前記主制御回路に、
前記印刷データに基づいて、互いに隣接しない前記画素データを有する第１画素群データ～第ｎ画素群データを生成し（ｎは２以上の自然数）、
前記第１画素群データ～前記第ｎ画素群データを前記副制御回路群に送信する
処理を実行させ、
各副制御回路に、
前記第１画素群データ～前記第ｎ画素群データから自身に紐付いた前記画素データを取得し、
自身に紐付いた前記画素データに基づいて、前記ヘッドを駆動する
処理を実行させるコンピュータプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本技術は、ヘッドを駆動して印刷を行う印刷装置、印刷方法及びコンピュータプログラムに関する。

【背景技術】

【0002】

ヘッドを駆動させる複数のヘッド基板と、複数のヘッド基板を制御する複数のヘッドコントロール基板とを備える液滴吐出装置が提案されている。複数のヘッドコントロール基板はデイジーチェーン接続される。メインコントローラは画像データを上流側の端に位置するヘッドコントロール基板に送信する。各ヘッドコントロール基板は画像データを下流側に転送し、各ヘッド基板を制御する。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１０－７６１４２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

送信中の画像データにエラーが生じた場合、画像データをヘッドコントロール基板に再送することが考えられる。しかし、ヘッドの駆動時点までに画像データの再送が完了しない場合、ヘッドの駆動を停止させるか又は印刷速度を低下させる必要があり、印刷の効率性が低下する。

【0005】

本開示は斯かる事情に鑑みてなされたものであり、送信中の印刷データにエラーが生じた場合でも、印刷効率の低下及び印刷精度の低下を抑制することができる印刷装置、印刷方法及びコンピュータプログラムを提供することができる。

【課題を解決するための手段】

【0006】

本開示の一実施形態に係る印刷装置は、主制御回路と、直列的に接続され、前記主制御回路が送信した印刷データを上流から下流に転送する複数の副制御回路を備える副制御回路群と、複数のヘッドとを備え、前記複数のヘッドは、それぞれ対応する複数の副制御回路によって駆動され、前記印刷データは複数の画素データを含み、前記主制御回路は、前記印刷データに基づいて、互いに隣接しない前記画素データを有する第１画素群データ～第ｎ画素群データを生成し（ｎは２以上の自然数）、前記第１画素群データ～前記第ｎ画素群データを前記副制御回路群に送信し、各副制御回路は、前記第１画素群データ～前記第ｎ画素群データから自身に紐付いた前記画素データを取得し、自身に紐付いた前記画素データに基づいて、前記ヘッドを駆動する。

【0007】

本開示の一実施形態に係る印刷方法は、主制御回路と、直列的に接続され、前記主制御回路が送信した印刷データを上流から下流に転送する複数の副制御回路を備える副制御回路群と、前記複数の副制御回路によって駆動される複数のヘッドとを備える印刷装置にて実行される印刷方法であって、前記印刷データは複数の画素データを含み、前記主制御回路は、前記印刷データに基づいて、互いに隣接しない前記画素データを有する第１画素群データ～第ｎ画素群データを生成し（ｎは２以上の自然数）、前記第１画素群データ～前記第ｎ画素群データを前記副制御回路群に送信し、各副制御回路は、前記第１画素群データ～前記第ｎ画素群データから自身に紐付いた前記画素データを取得し、自身に紐付いた前記画素データに基づいて、前記ヘッドを駆動する。

【0008】

本開示の一実施形態に係るコンピュータプログラムは、主制御回路と、直列的に接続され、前記主制御回路が送信した印刷データを上流から下流に転送する複数の副制御回路を備える副制御回路群と、前記複数の副制御回路によって駆動される複数のヘッドとを備える印刷装置にて実行されるコンピュータプログラムであって、前記印刷データは複数の画素データを含み、前記主制御回路に、前記印刷データに基づいて、互いに隣接しない前記画素データを有する第１画素群データ～第ｎ画素群データを生成し（ｎは２以上の自然数）、前記第１画素群データ～前記第ｎ画素群データを前記副制御回路群に送信する処理を実行させ、各副制御回路に、前記第１画素群データ～前記第ｎ画素群データから自身に紐付いた前記画素データを取得し、自身に紐付いた前記画素データに基づいて、前記ヘッドを駆動する処理を実行させる。

【発明の効果】

【0009】

本開示の一実施形態に係る印刷装置、印刷方法及びコンピュータプログラムにあっては、主制御回路は印刷データに基づいて、互いに隣接しない画素データを有する第１画素群データ～第ｎ画素群データを生成する。副制御回路群は第１画素群データ～第ｎ画素群データを転送する。各副制御回路は、第１画素群データ～第ｎ画素群データから自身に紐付いた画素データを取得し、自身に紐付いた画素データに基づいて、ヘッドを駆動する。送信時に、いずれかの画素群データにエラーが発生した場合でも、エラーが発生した画素群データを再送することなく、他の画素群データによって、印刷を行い、印刷効率の低下及び印刷精度の低下を抑制することができる。

【図面の簡単な説明】

【0010】

【図1】印刷装置の略示平面図である。

【図2】インクジェットヘッドの平面透視図である。

【図3】制御装置及びインクジェットヘッドのブロック図である。

【図4】第ｋヘッドモジュールのブロック図である。

【図5】マスク処理部におけるマスクの一例を示す概念図である。

【図6】１ラインの印刷データの一例を示す模式図である。

【図7】１ラインの印刷データの送信方法を説明する説明図である。

【図8】Ｐｇ（１）～Ｐｇ（４）の生成時に、各画素データの配置に規則性又は偏りが生じた事例を説明する説明図である。

【発明を実施するための形態】

【0011】

以下本発明を実施の形態に係る印刷装置を示す図面に基づいて説明する。図１は、印刷装置１の略示平面図である。図１において、印刷用紙１００の搬送方向は印刷装置１の前後方向に対応する。印刷用紙１００は印刷媒体の一例であり、フィルム又は布等を印刷媒体としてもよい。また印刷用紙１００の幅方向は印刷装置１の左右方向に対応する。また前後方向及び左右方向と直交する方向、即ち図１の紙面垂直方向は印刷装置１の上下方向に対応する。

【0012】

図１に示すように、印刷装置１は、ケース２内に収容されたプラテン３、四つのインクジェットヘッド４、二つの搬送ローラ５、６、及び制御装置７等を備える。プラテン３の上面を、印刷用紙１００が通過する。四つのインクジェットヘッド４は、プラテン３の上方において、搬送方向に並んでいる。各インクジェットヘッド４は、いわゆるラインタイプのヘッドである。インクジェットヘッド４には、インクタンク（図示略）からインクが供給される。四つのインクジェットヘッド４には、異なる色のインクが供給される。

【0013】

図１に示すように、二つの搬送ローラ５、６は、プラテン３に対して後側と前側にそれぞれ配置されている。二つの搬送ローラ５、６は、図示しないモータによってそれぞれ駆動され、プラテン３上の印刷用紙１００を前方へ搬送する。制御装置７は、ＰＣ等の外部
装置９とデータ通信可能に接続されており、外部装置９から送られた印刷データに基づいて、印刷装置１の各部を制御する。

【0014】

図２は、インクジェットヘッド４の平面透視図である。インクジェットヘッド４は複数のヘッド４２を備える。ヘッド４２の下面には複数のノズル４２ａが設けられている。複数のヘッド４２は、左右方向に並んだ４個のヘッド４２を有する第１ヘッド列４２１と、左右方向に並んだ５個のヘッド４２を備える第２ヘッド列４２２を備える。第１ヘッド列４２１は前側に配置され、第２ヘッド列４２２は後側に配置される。以下第１ヘッド列４２１のヘッド４２をヘッド４２Ｆとも称し、第２ヘッド列４２２のヘッド４２をヘッド４２Ｒとも称する。

【0015】

左右方向において、５個のヘッド４２Ｒの間に４個の隙間が設けられる。左右方向において、４個のヘッド４２Ｆの位置は４個の隙間の位置に対応する。即ち、各ヘッド４２Ｆは隣り合う２つのヘッド４２Ｒの間に配置される。前後方向において、各ヘッド４２Ｆの左端部は、隣り合う２つのヘッド４２Ｒにおける左側のヘッド４２Ｒの右端部に重なり、各ヘッド４２Ｆの右端部は、隣り合う２つのヘッド４２Ｒにおける右側のヘッド４２Ｒの左端部に重なる。ヘッド４２Ｆ及びヘッド４２Ｒが重なる領域は重なり領域４２ｂを構成する。

【0016】

ヘッド４２Ｆの左右端部におけるノズル４２ａは重なり領域４２ｂに配置される。最も左側に位置するヘッド４２Ｒの右端部におけるノズル４２ａは重なり領域４２ｂに配置され、最も右側に位置するヘッド４２Ｒの左端部におけるノズル４２ａは重なり領域４２ｂに配置される。最も左側に位置するヘッド４２Ｒと、最も右側に位置するヘッド４２Ｒとの間に位置するヘッド４２Ｒの左右端部におけるノズル４２ａは重なり領域４２ｂに配置される。なおインクジェットヘッド４は駆動機構（図示略）を備え、該駆動機構によってフラッシング受け（図示略）まで移動することができる。

【0017】

図３は、制御装置７及びインクジェットヘッド４のブロック図である。制御装置７は主制御回路７ａを備える。主制御回路７ａは制御部７ｂ、記憶部７ｃ、及び通信インタフェース（Ｉ／Ｆ）７ｄを備える。制御部７ｂはロジック回路、例えばＦＰＧＡを備える。なお制御部７ｂはプロセッサ、例えばＣＰＵ、又はＡＳＩＣ等を備えてもよい。記憶部７ｃは主記憶装置及び補助記憶装置を含む。主記憶装置としては例えばＲＡＭが挙げられる。補助記憶装置としては、例えばＲＯＭ及び書き換え可能な記憶媒体、例えばＥＥＰＲＯＭ、ＦｌａｓｈＲＯＭ、ハードディスク等が挙げられる。補助記憶装置に制御プログラムが記憶される。制御部７ｂは補助記憶装置から主記憶装置に制御プログラムを読み出して実行する。制御プログラムは記録媒体７０（図１参照）、例えば光ディスク又は持ち運び可能なフラッシュメモリから補助記憶装置にインストールされてもよい。なお制御プログラムは、印刷装置１に通信ネットワークを介して接続されたサーバから補助記憶装置にダウンロードされてもよい。通信Ｉ／Ｆ７ｄは順方向通信経路５１及び逆方向通信経路５２に接続される。制御装置７は、制御プログラムに基づいて、印刷装置１を制御する。

【0018】

インクジェットヘッド４は、複数のヘッドモジュール４０を備える。複数のヘッドモジュール４０は、例えば左右方向に並び、順方向通信経路５１を介して直列的に接続され、また逆方向通信経路５２を介して、直列的に接続される。複数のヘッドモジュール４０は、例えば、第１ヘッドモジュール４０（１）、第２ヘッドモジュール４０（２）、第３ヘッドモジュール４０（３）、・・・、第ｎヘッドモジュール４０（ｎ）を有する（ｎは自然数）。第１ヘッドモジュール４０（１）は最も左に位置し、第ｎヘッドモジュール４０（ｎ）は最も右に位置する。第１ヘッドモジュール４０（１）が全ヘッドモジュール４０の中で制御装置７に最も近い位置にあり、第ｎヘッドモジュール４０（ｎ）が全ヘッドモジュール４０の中で制御装置７から最も遠い位置にある。

【0019】

図４は、第ｋヘッドモジュール４０（ｋ）のブロック図である（ｋはｎ以下の自然数）。第ｋヘッドモジュール４０（ｋ）は、ＳｏＣ４１と、ヘッド４２とを備える。以下、第ｋヘッドモジュール４０（ｋ）のＳｏＣ４１をＳｏＣ（ｋ）と、ヘッド４２をヘッド（ｋ）とも称する。ＳｏＣ（ｋ）は副制御回路に対応する。ＳｏＣ（ｋ）は、制御部４１ａ、記憶部４１ｂ、通信Ｉ／Ｆ４１ｃ、通信Ｉ／Ｆ４１ｄ、マスク処理部４１ｅを備える。制御部４１ａは例えばロジック回路又はプロセッサを備える。記憶部４１ｂはＳＤＲＡＭ等の揮発性メモリ、ＥＥＰＲＯＭ、ＦｌａｓｈＲＯＭ、ハードディスク等の書き換え可能な不揮発性の記憶媒体等を含む。通信Ｉ／Ｆ４１ｃ、４１ｄは順方向通信経路５１及び逆方向通信経路５２に接続される。

【0020】

順方向通信経路５１におけるデータの送信方向は、ＳｏＣ（１）からＳｏＣ（ｎ）に向かう方向、即ち順方向である。順方向は、上流から下流に向かう方向である。逆方向通信経路５２におけるデータの送信方向は、ＳｏＣ（ｎ）からＳｏＣ（１）に向かう方向、即ち逆方向である。逆方向は、下流から上流に向かう方向である。

【0021】

なお図２の左は上流に対応し、右は下流に対応する。図２に示す最も左側のヘッド４２は最も上流に位置するヘッドであり、最も右側のヘッドは最も下流に位置するヘッドである。図２の各ヘッド４２に対応するＳｏＣは順方向通信経路５１及び逆方向通信経路５２によって直列的に接続される。

【0022】

複数のＳｏＣ、即ちＳｏＣ（１）～ＳｏＣ（ｎ）はＳｏＣ群４１０を構成し、複数のヘッド４２、即ちヘッド（１）～ヘッド（ｎ）はヘッド群４２０を構成する（図３参照）。ＳｏＣ群４１０は副制御回路群に対応する。

【0023】

図５は、マスク処理部４１ｅにおけるマスクの一例を示す概念図である。マスク処理部４１ｅは、例えば図５に示すように、第１マスク及び第２マスクを備える。第１マスク及び第２マスクは排他関係にあり、いずれのマスクも３画素×３画素であり、搬送方向に繰り返し適用される。これらのマスクは黒色の画素のビットは１であり、吐出を意味する。また白色の画素のビットは０であり非吐出を意味する。第１マスク及び第２マスクを示すマスクデータは、例えばマスク処理部４１ｅのメモリ（図示略）に予め記憶される。

【0024】

図６は、１ラインの印刷データの一例を示す模式図である。図６において、各画素データが正方形で示されており、１ラインの印刷データとして、例えば２０個の画素データが示されている。画素データは印刷用紙１００に形成される画像の画素を示す。以下、２０個の画素データを画素データ（１）～画素データ（２０）とも称する。図６に示す１～２０の番号は画素データ（１）～画素データ（２０）の番号に対応する。図６の斜線が引かれている画素は、「吐出」に対応し、斜線が引かれていない画素は「非吐出」に対応する。

【0025】

例えば、１ラインの印刷データはヘッド（１）～ヘッド（４）の印刷領域における画素を示す。図６の矢印で示す範囲は、各ＳｏＣ（１）～ＳｏＣ（４）、即ち各ヘッド（１）～ヘッド（４）に対応する画素データの範囲を示す。主制御回路７ａは１ラインの印刷データをＳｏＣ群４１０、即ちＳｏＣ（１）に送信する。

【0026】

ＳｏＣ（１）は自身に対応する画素データ（１）～画素データ（８）を自身の記憶部４１ｂに記憶し、画素データ（１）～画素データ（５）を除いた印刷データをＳｏＣ（２）に送信（転送）する。なお画素データ（６）～画素データ（８）は、ヘッド（１）とヘッド（２）との重なり領域４２ｂに印刷される画素を示し、ＳｏＣ（１）及びＳｏＣ（２）の両者に対応する画素データである。ＳｏＣ（１）のマスク処理部４１ｅは画素データ（
６）～画素データ（８）をＳｏＣ（１）の記憶部４１ｂから取得し、画素データ（６）～画素データ（８）に、例えば第１マスクを適用し、第１マスク適用後の画素データ（６）～画素データ（８）をＳｏＣ（１）の記憶部４１ｂに記憶する。

【0027】

ＳｏＣ（２）はＳｏＣ（１）から１ラインの印刷データを取得し、自身に対応する画素データ（６）～画素データ（１３）を自身の記憶部４１ｂに記憶し、画素データ（６）～画素データ（１０）を除いた印刷データをＳｏＣ（３）に送信（転送）する。なお画素データ（１１）～画素データ（１３）は、ヘッド（２）とヘッド（３）との重なり領域４２ｂに印刷される画素を示し、ＳｏＣ（２）及びＳｏＣ（３）の両者に対応する画素データである。

【0028】

ＳｏＣ（２）のマスク処理部４１ｅは画素データ（６）～画素データ（８）をＳｏＣ（２）の記憶部４１ｂから取得し、画素データ（６）～画素データ（８）に、例えば第２マスクを適用し、第２マスク適用後の画素データ（６）～画素データ（８）をＳｏＣ（２）の記憶部４１ｂに記憶する。

【0029】

ＳｏＣ（２）のマスク処理部４１ｅは画素データ（１１）～画素データ（１３）をＳｏＣ（２）の記憶部４１ｂから取得し、画素データ（１１）～画素データ（１３）に、例えば第１マスクを適用し、第１マスク適用後の画素データ（１１）～画素データ（１３）をＳｏＣ（２）の記憶部４１ｂに記憶する。

【0030】

ＳｏＣ（３）はＳｏＣ（２）から１ラインの印刷データを取得し、自身に対応する画素データ（１１）～画素データ（１８）を自身の記憶部４１ｂに記憶し、画素データ（１１）～画素データ（１５）を除いた印刷データをＳｏＣ（４）に送信（転送）する。なお画素データ（１１６）～画素データ（１８）は、ヘッド（３）とヘッド（４）との重なり領域４２ｂに印刷される画素を示し、ＳｏＣ（３）及びＳｏＣ（４）の両者に対応する画素データである。

【0031】

ＳｏＣ（３）のマスク処理部４１ｅは画素データ（１１）～画素データ（１３）をＳｏＣ（３）の記憶部４１ｂから取得し、画素データ（１１）～画素データ（１３）に、例えば第２マスクを適用し、第２マスク適用後の画素データ（１１）～画素データ（１３）をＳｏＣ（３）の記憶部４１ｂに記憶する。

【0032】

ＳｏＣ（３）のマスク処理部４１ｅは画素データ（１６）～画素データ（１８）をＳｏＣ（３）の記憶部４１ｂから取得し、画素データ（１６）～画素データ（１８）に、例えば第１マスクを適用し、第１マスク適用後の画素データ（１６）～画素データ（１８）をＳｏＣ（３）の記憶部４１ｂに記憶する。

【0033】

ＳｏＣ（４）はＳｏＣ（３）から１ラインの印刷データを取得し、自身に対応する画素データ（１６）～画素データ（２０）を自身の記憶部４１ｂに記憶する。ＳｏＣ（４）のマスク処理部４１ｅは画素データ（１６）～画素データ（１８）をＳｏＣ（４）の記憶部４１ｂから取得し、画素データ（１６）～画素データ（１８）に、例えば第２マスクを適用し、第２マスク適用後の画素データ（１６）～画素データ（１８）をＳｏＣ（４）の記憶部４１ｂに記憶する。

【0034】

ＳｏＣ（１）は画素データ（１）～画素データ（５）と、第１マスク適用後の画素データ（６）～画素データ（８）に基づいて、ヘッド（１）を駆動する。ＳｏＣ（２）は画素データ（６）～画素データ（５）と、第１マスク適用後の画素データ（６）～画素データ（８）に基づいて、ヘッド（１）を駆動する。

【0035】

ＳｏＣ（２）は、第２マスク適用後の画素データ（６）～画素データ（８）と、画素データ（９）及び画素データ（１０）と、第１マスク適用後の画素データ（１１）～画素データ（１３）に基づいて、ヘッド（２）を駆動する。

【0036】

ＳｏＣ（３）は、第２マスク適用後の画素データ（１１）～画素データ（１３）と、画素データ（１４）及び画素データ（１５）と、第１マスク適用後の画素データ（１６）～画素データ（１８）に基づいて、ヘッド（３）を駆動する。

【0037】

ＳｏＣ（４）は、第２マスク適用後の画素データ（１６）～画素データ（１８）と、画素データ（１９）及び画素データ（２０）とに基づいて、ヘッド（３）を駆動する。

【0038】

主制御回路７ａからＳｏＣ群４１０への印刷データの送信方法及びＳｏＣ間での印刷データの送信方法について説明する。図７は、１ラインの印刷データの送信方法を説明する説明図である。

【0039】

主制御回路７ａは外部装置９から１ラインの印刷データを取得した場合、印刷データに基づいて、複数の画素群データを生成する。例えば、１ラインの印刷データを構成する画素データ（１）～画素データ（２０）を、第１画素群データ～第４画素群データに分ける。以下、第１画素群データをＰｇ（１）と、第２画素群データをＰｇ（２）と、第３画素群データをＰｇ（３）と、第４画素群データをＰｇ（４）とも称する。なお複数の画素群データの数は４個に限定されず、３個以下でもよいし、５個以上でもよい。

【0040】

図７に示すように、例えばＰｇ（１）は画素データ（１）、画素データ（６）、画素データ（１１）、画素データ（１３）及び画素データ（１７）を備える。Ｐｇ（２）は画素データ（２）、画素データ（５）、画素データ（９）、画素データ（１５）及び画素データ（１８）を備える。Ｐｇ（３）は画素データ（４）、画素データ（７）、画素データ（１０）、画素データ（１４）及び画素データ（２０）を備える。Ｐｇ（４）は画素データ（３）、画素データ（８）、画素データ（１２）、画素データ（１６）及び画素データ（１９）を備える。即ち、主制御回路７ａは、各画素データの配置に規則性又は偏りが生じないように、Ｐｇ（１）～Ｐｇ（４）を生成する。

【0041】

主制御回路７ａはＰｇ（１）～Ｐｇ（４）を順番にＳｏＣ群４１０に送信する。即ち１回目にＰｇ（１）を送信し、２回目にＰｇ（２）を送信し、３回目にＰｇ（３）を送信し、４回目にＰｇ（４）を送信する。

【0042】

記憶部４１ｂは、例えばＳＤＲＡＭを備える。ＳＤＲＡＭは、例えば連続した複数のメモリアドレスを備える。複数のメモリアドレスは、例えばアドレス（１）～アドレス（４）である。アドレスの番号はデータの送信順を示す。ＳｏＣ（１）は、主制御回路７ａからＰｇ（１）を取得した場合、記憶部４１ｂにおけるアドレス（１）の記憶領域にＰｇ（１）を記憶し、主制御回路７ａからＰｇ（２）を取得した場合、記憶部４１ｂにおけるアドレス（２）の記憶領域にＰｇ（２）を記憶し、主制御回路７ａからＰｇ（３）を取得した場合、記憶部４１ｂにおけるアドレス（３）の記憶領域にＰｇ（３）を記憶し、主制御回路７ａからＰｇ（４）を取得した場合、記憶部４１ｂにおけるアドレス（４）の記憶領域にＰｇ（４）を記憶する。

【0043】

ＳｏＣ（１）は、自身に対応する画素データ（１）及び画素データ（６）を除いたＰｇ（１を記憶部４１ｂから切り取ってＳｏＣ（２）に送信する。次にＳｏＣ（１）は、自身に対応する画素データ（２）及び画素データ（５）を除いたＰｇ（２）を記憶部４１ｂから切り取ってＳｏＣ（２）に送信する。次にＳｏＣ（１）は、自身に対応する画素データ（４）及び画素データ（７）を除いたＰｇ（３）を記憶部４１ｂから切り取ってＳｏＣ（
２）に送信する。次にＳｏＣ（１）は、自身に対応する画素データ（３）及び画素データ（８）を除いたＰｇ（４）を記憶部４１ｂから切り取ってＳｏＣ（２）に送信する。

【0044】

ＳｏＣ（２）及びＳｏＣ（３）も、ＳｏＣ（１）と同様に、Ｐｇ（１）～Ｐｇ（４）を自身の記憶部４１ｂにおけるアドレス（１）～アドレス（４）の記憶領域に記憶し、Ｐｇ（１）～Ｐｇ（４）から自身に対応する画素データを除いたＰｇ（１）～Ｐｇ（４）を記憶部４１ｂから切り取って、下流側のＳｏＣに送信する。ＳｏＣ（４）はＰｇ（１）～Ｐｇ（４）、即ち、自身に対応する画素データを記憶部４１ｂに記憶する。アドレス（１）～アドレス（４）の記憶領域にＰｇ（１）～Ｐｇ（４）を記憶することによって、ＤＭＡ(Direct Memory Access)転送を効率良く行うことができる。

【0045】

各Ｐｇ（１）～Ｐｇ（４）にはパリティビットが設けられている。ＳｏＣは各Ｐｇ（１）～Ｐｇ（４）を受信する毎に、各Ｐｇ（１）～Ｐｇ（４）のパリティビットをチェックし、Ｐｇ（１）～Ｐｇ（４）の送信中にＰｇ（１）～Ｐｇ（４）を構成する画素データにエラーが発生したか否かを判断する。

【0046】

いずれかのＰｇ（１）～Ｐｇ（４）のパリティビットがエラーを示す場合、ＳｏＣは、エラーを示したＰｇ（１）～Ｐｇ（４）に対して補正処理を実行する。補正処理は第１補正処理を含む。第１補正処理において、ＳｏＣは、エラーが生じた画素データが、上流側のＳｏＣとの重なり領域４２ｂに印刷する画素である場合、上流側のＳｏＣにエラーが生じた画素データを示す情報を通知する。

【0047】

例えば、ＳｏＣ（１）からＳｏＣ（２）への送信中に、Ｐｇ（３）にエラーが発生した場合、ＳｏＣ（２）は、Ｐｇ（２）に含まれる画素データ（７）に対して第１補正処理を実行する。画素データ（７）はＳｏＣ（１）との重なり領域４２ｂに印刷する画素である。ＳｏＣ（２）はＳｏＣ（１）に、エラーが生じた画素データとして、画素データ（７）を示す情報を通知する。ＳｏＣ（１）は、自身の記憶部４１ｂに記憶した画素データ（７）に第１マスク及び第２マスクを適用させずに、前記画素データ（７）を使用してヘッド（１）を駆動する。

【0048】

補正処理は第２補正処理を含む。第２補正処理において、ＳｏＣは、エラーが生じた画素データが、上流側のＳｏＣとの重なり領域４２ｂに印刷する画素でない場合、エラーが生じた画素データに代えて、エラーが生じた画素データの隣の画素データに基づいて、ヘッドを駆動する。例えば、ＳｏＣ（１）からＳｏＣ（２）への送信中に、Ｐｇ（２）にエラーが発生した場合、ＳｏＣ（２）は、Ｐｇ（２）に含まれる画素データ（９）に対して第２補正処理を実行する。画素データ（９）はＳｏＣ（２）にのみ対応する画素であり、ＳｏＣ（１）との重なり領域４２ｂに印刷する画素ではない。ＳｏＣ（２）は画素データ（９）に代えて、画素データ（９）の左隣の画素データ、即ち画素データ（８）を使用して、ヘッド（２）を駆動する。なお画素データ（９）に代えて、画素データ（９）の右隣の画素データ、即ち画素データ（１０）を使用してもよい。

【0049】

補正処理は第３補正処理を含む。第３補正処理において、ＳｏＣは、エラーが生じた画素データを下流側のＳｏＣに送信しない。下流側のＳｏＣは、エラーが生じた画素データが自身に対応する画素データである場合、エラーが生じた画素データについて、第１補正処理又は第２補正処理を実行する。

【0050】

例えば、ＳｏＣ（１）からＳｏＣ（２）への送信中に、Ｐｇ（４）にエラーが発生した場合、ＳｏＣ（２）はＳｏＣ（３）に画素データ（１２）、画素データ（１６）及び画素データ（１９）を送信しない。

【0051】

ＳｏＣ（３）はＳｏＣ（２）に、エラーが生じた画素データとして、画素データ（１２）を示す情報を通知する。ＳｏＣ（２）は、自身の記憶部４１ｂに記憶した画素データ（１２）に第１マスク及び第２マスクを適用させずに、画素データ（１２）に基づいてヘッド（２）を駆動する、即ち第１補正処理を実行する。なお上述の如く、送信中の画素データ（１２）にエラーが生じた場合、ＳｏＣ（２）は画素データ（１２）に対して第２補正処理を実行する。即ち、ＳｏＣ（２）は画素データ（１２）に代えて画素データ（１１）を使用する。画素データ（１１）は「吐出」を示すので、ＳｏＣ（２）に記憶される画素データ（１２）も「吐出」を示す。

【0052】

例えば、ＳｏＣ（１）からＳｏＣ（２）への送信中に、Ｐｇ（２）にエラーが発生した場合、ＳｏＣ（２）はＳｏＣ（３）に画素データ（１５）及び画素データ（１８）を送信しない。ＳｏＣ（３）は画素データ（１５）に代えて画素データ（１４）に基づいて、ヘッド（３）を駆動し、画素データ（１８）に代えて画素データ（１７）に基づいて、ヘッド（３）を駆動する、即ち第２補正処理を実行する。

【0053】

前述したように、主制御回路７ａは、各画素データの配置に規則性又は偏りが生じないように、Ｐｇ（１）～Ｐｇ（４）を生成する。そのため、画素データの送信中にエラーが生じても、各ＳｏＣは、エラーが生じた画素データの再送を主制御回路７ａに要求することなく、補正処理を行うことによってエラーに対処することができる。即ち、印刷精度の低下を抑制しつつ、印刷を行い、印刷効率の低下も抑制することができる。

【0054】

Ｐｇ（１）～Ｐｇ（４）の生成時に、各画素データの配置に規則性又は偏りが生じた場合、補正処理によって、エラーに対処することが難しい。図８は、Ｐｇ（１）～Ｐｇ（４）の生成時に、各画素データの配置に規則性又は偏りが生じた事例を説明する説明図である。図８は事例１～事例３を示す。

【0055】

事例１において、Ｐｇ（１）は画素データ（１）～画素データ（５）を備え、Ｐｇ（２）は画素データ（６）～画素データ（１０）を備え、Ｐｇ（３）は画素データ（１１）～画素データ（１５）を備え、Ｐｇ（４）は画素データ（１６）～画素データ（２０）を備える。即ち各Ｐｇ（１）～Ｐｇ（４）は、連続する複数の画素データ、即ち隣接する複数の画素データを備える。事例１においては、Ｐｇ（２）の送信中にエラーが発生している。そのため、ＳｏＣ（１）は画素データ（６）に代えて、例えば左隣の画素データ（５）を使用する、即ち第２補正処理を実行する。画素データ（６）は「非吐出」を示す。

【0056】

ＳｏＣ（１）は画素データ（７）及び画素データ（８）に代えて、左隣の画素データを使用するため、画素データ（７）及び画素データ（８）も「非吐出」を示す。ＳｏＣ（２）は画素データ（９）及び画素データ（１０）に代えて、左隣の画素データを使用するため、画素データ（９）及び画素データ（１０）も「非吐出」を示す。即ち、画素データ（８）～画素データ（１０）は「吐出」を示すべきところ（図６参照）、「非吐出」を示しており、画素群データにおいて、複数の画素データが連続する又は隣接する場合、補正処理を実行したとしても、画質劣化を効果的に防ぐことができないおそれがある。

【0057】

事例２において、Ｐｇ（１）は画素データ（１）、画素データ（５）、画素データ（９）、画素データ（１５）、画素データ（２０）を備える。Ｐｇ（２）は画素データ（２）、画素データ（４）、画素データ（６）、画素データ（１１）、画素データ（１８）を備える。Ｐｇ（３）は画素データ（３）、画素データ（７）、画素データ（１３）、画素データ（１７）、画素データ（１９）を備える。Ｐｇ（４）は画素データ（８）、画素データ（１０）、画素データ（１２）、画素データ（１４）、画素データ（１６）を備える。Ｐｇ（２）における画素データ（２）、画素データ（４）及び画素データ（６）は左側に偏って配置されている。Ｐｇ（３）における画素データ（１７）及び画素データ（１９）
は右側に偏って配置されている。Ｐｇ（４）における全ての画素データは右側に偏って配置されている。事例２においては、Ｐｇ（４）の送信中にエラーが発生している。

【0058】

ＳｏＣ（１）は画素データ（８）に代えて、左隣の画素データを使用するため、画素データ（８）は「非吐出」を示す。ＳｏＣ（４）はＳｏＣ（３）に、エラーが生じた画素データとして、画素データ（１６）を示す情報を通知する。ＳｏＣ（３）は、自身の記憶部４１ｂに記憶された画素データ（１６）に第１マスク及び第２マスクを適用させずに、前記画素データ（１６）に基づいてヘッド（３）を駆動する、即ち第１補正処理を実行する。なお送信中の画素データ（１６）にエラーが生じた場合、ＳｏＣ（３）は画素データ（１６）に対して第２補正処理を実行する。即ち、ＳｏＣ（３）は画素データ（１６）に代えて画素データ（１５）を使用する。画素データ（１５）は「吐出」を示すので、ＳｏＣ（３）の記憶部４１ｂに記憶される画素データ（１６）も「吐出」を示す。画素データ（８）は「吐出」を示すべきところ、「非吐出」を示し、画素データ（１６）は「非吐出」を示すべきところ、「吐出」を示しており（図６参照）、画素群データにおいて、複数の画素データの位置が偏っている場合、補正処理を実行したとしても、画質劣化を効果的に防ぐことができないおそれがある。

【0059】

事例３において、Ｐｇ（１）は画素データ（１）、画素データ（５）、画素データ（９）、画素データ（１３）、画素データ（１７）を備える。Ｐｇ（２）は画素データ（２）、画素データ（６）、画素データ（１０）、画素データ（１４）、画素データ（１８）を備える。Ｐｇ（３）は画素データ（３）、画素データ（７）、画素データ（１１）、画素データ（１５）、画素データ（１９）を備える。Ｐｇ（４）は画素データ（４）、画素データ（８）、画素データ（１２）、画素データ（１６）、画素データ（２０）を備える。各Ｐｇ（１）～Ｐｇ（４）において、複数の画素データは、３個の画素データの間隔を空けて規則的に並んでいる。事例３においては、Ｐｇ（１）及びＰｇ（２）の送信中にエラーが発生している。

【0060】

ＳｏＣ（１）は画素データ（５）に代えて、例えば左隣の画素データ（４）を使用する、即ち第２補正処理を実行する。同様に、ＳｏＣ（１）は画素データ（９）及び画素データ（１３）、画素データ（１７）に代えて、画素データ（８）、画素データ（１２）及び画素データ（１６）を使用する。なお画素データ（１）の左隣に画素データはないので、ＳｏＣ（１）は例えば画素データ（１）に代えて、画素データ（１）に最も近い画素データ（３）を使用する。

【0061】

ＳｏＣ（１）は画素データ（２）に代えて、例えば左隣の画素データ（１）を使用する、即ち第２補正処理を実行する。同様に、ＳｏＣ（１）は画素データ（６）、画素データ（１０）、画素データ（１４）、画素データ（１８）に代えて、画素データ（５）、画素データ（９）、画素データ（１３）、画素データ（１７）を使用する。

【0062】

画素データ（５）は「非吐出」を示すべきであるが、「吐出」を示しており、画素データ（６）は「非吐出」を示すべきであるが、「吐出」を示しており（図６参照）、画素群データにおいて、複数の画素データが規則的に並んでいる場合、補正処理を実行したとしても、画質劣化を効果的に防ぐことができないおそれがある。

【0063】

従って、各画素データの配置に規則性又は偏りが生じないように、Ｐｇ（１）～Ｐｇ（４）を生成することが望ましい。例えば、各Ｐｇにおいて、２個の画素データは、２個以上の間隔を空けて並べ、且つ、左側、右側又は中央に偏らないように複数の画素データを並べ、且つ、規則性が生じないように複数の画素データを並べる。

【0064】

例えば、ＳｏＣ（ｋ）から、ＳｏＣ（ｋ）よりも所定数ｓ下流のＳｏＣ（ｋ＋ｓ）に画
素群データ（Ｐｇ）を送信する。ＰｇはＳｏＣ（ｋ＋ｓ）にて印刷される画素データを含む。即ちＰｇはＳｏＣ（ｋ＋ｓ）に紐付いた画素群データである。ＳｏＣ（ｋ）からＳｏＣ（ｋ＋ｓ）へのＰｇの送信中に、Ｐｇにエラーが発生した場合、主制御回路７ａ又はＳｏＣ（ｋ）はＳｏＣ（ｋ＋ｓ）にＰｇを再送してもよい。最下流に近づくほどデータの送信（転送）回数が増加し、データに発生するエラー量も多くなりやすいので、補正処理では画質劣化を効果的に防げないおそれがある。したがって、主制御回路７ａ又はＳｏＣ（ｋ）はＳｏＣ（ｋ＋ｓ）にＰｇを再送し、画質劣化を防ぐ。

【0065】

なおコンピュータプログラムは、単一のコンピュータ上で、または１つのサイトに配置されるか、若しくは複数のサイトにわたって分散され、通信ネットワークによって相互接続された複数のコンピュータ上で実行されるように展開することができる。

【0066】

今回開示した実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、特許請求の範囲内での全ての変更及び特許請求の範囲と均等の範囲が含まれることが意図される。各実施形態に記載した事項は相互に組み合わせることが可能である。また、特許請求の範囲に記載した独立請求項及び従属請求項は、引用形式に関わらず全てのあらゆる組み合わせにおいて、相互に組み合わせることが可能である。さらに、特許請求の範囲には他の２以上のクレームを引用するクレームを記載する形式（マルチクレーム形式）を用いているが、これに限るものではない。マルチクレームを少なくとも一つ引用するマルチクレーム（マルチマルチクレーム）を記載する形式を用いて記載してもよい。

【符号の説明】

【0067】

１ 印刷装置
７ａ 主制御回路
４０ ヘッドモジュール
４１ ＳｏＣ（副制御回路）
４１ａ 制御部
４１ｂ 記憶部
４１ｃ、４１ｄ 通信Ｉ／Ｆ
４１ｅ マスク処理部
４１０ ＳｏＣ群（副制御回路群）
４２ ヘッド
５１ 順方向通信経路
５２ 逆方向通信経路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】