知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024175833
(43)【公開日】2024-12-19
(54)【発明の名称】スイッチング電源装置
(51)【国際特許分類】
H02M 3/155 20060101AFI20241212BHJP
【ＦＩ】
H02M3/155 H
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023093873
(22)【出願日】2023-06-07
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】110001933
【氏名又は名称】弁理士法人 佐野特許事務所
(72)【発明者】
【氏名】森山 洋平
(72)【発明者】
【氏名】柏木 淳一
(72)【発明者】
【氏名】山口 敦司
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA14
5H730AS05
5H730BB13
5H730BB57
5H730DD04
5H730EE59
5H730FD01
5H730FD31
5H730FF05
5H730FG07
(57)【要約】
【課題】駆動周波数の制御を容易化することができるスイッチング電源装置を提供する。
【解決手段】スイッチング電源装置（１００）は、スイッチング素子（Ｍ１）を有し、前記スイッチング素子のスイッチングによって出力電圧（Ｖｏｕｔ）を生成するように構成される電源回路（１）と、前記出力電圧に基づく帰還電圧（Ｖｆｂ）を重畳させた三角波信号（Ｖ－）を生成するように構成される三角波生成部（３）と、前記三角波信号とヒステリシス幅を有する基準電圧（Ｖ＋）とを比較するように構成されるコンパレータ（２）と、を備え、前記コンパレータの比較結果に基づいて前記スイッチング素子はスイッチングされ、前記三角波生成部は、前記三角波信号の傾きを可変とする。
【選択図】図５
【解決手段】スイッチング電源装置（１００）は、スイッチング素子（Ｍ１）を有し、前記スイッチング素子のスイッチングによって出力電圧（Ｖｏｕｔ）を生成するように構成される電源回路（１）と、前記出力電圧に基づく帰還電圧（Ｖｆｂ）を重畳させた三角波信号（Ｖ－）を生成するように構成される三角波生成部（３）と、前記三角波信号とヒステリシス幅を有する基準電圧（Ｖ＋）とを比較するように構成されるコンパレータ（２）と、を備え、前記コンパレータの比較結果に基づいて前記スイッチング素子はスイッチングされ、前記三角波生成部は、前記三角波信号の傾きを可変とする。
【選択図】図５
【特許請求の範囲】
【請求項1】
スイッチング素子を有し、前記スイッチング素子のスイッチングによって出力電圧を生成するように構成される電源回路と、
前記出力電圧に基づく帰還電圧を重畳させた三角波信号を生成するように構成される三角波生成部と、
前記三角波信号とヒステリシス幅を有する基準電圧とを比較するように構成されるコンパレータと、
を備え、
前記コンパレータの比較結果に基づいて前記スイッチング素子はスイッチングされ、
前記三角波生成部は、前記三角波信号の傾きを可変とする、スイッチング電源装置。
前記出力電圧に基づく帰還電圧を重畳させた三角波信号を生成するように構成される三角波生成部と、
前記三角波信号とヒステリシス幅を有する基準電圧とを比較するように構成されるコンパレータと、
を備え、
前記コンパレータの比較結果に基づいて前記スイッチング素子はスイッチングされ、
前記三角波生成部は、前記三角波信号の傾きを可変とする、スイッチング電源装置。
【請求項2】
前記三角波生成部は、可変である制御電圧に基づいて前記三角波信号の傾きを可変とする、請求項１に記載のスイッチング電源装置。
【請求項3】
前記三角波生成部は、
前記制御電圧の印加端に接続される上側スイッチング素子と、
前記上側スイッチング素子に第１ノードにおいて接続される下側スイッチング素子と、
前記第１ノードに生じるスイッチ電圧を前記三角波信号に変換するように構成されるローパスフィルタと、
を有し、
前記上側スイッチング素子と前記下側スイッチング素子は、前記コンパレータの出力信号に基づいて相補的に駆動される、請求項２に記載のスイッチング電源装置。
前記制御電圧の印加端に接続される上側スイッチング素子と、
前記上側スイッチング素子に第１ノードにおいて接続される下側スイッチング素子と、
前記第１ノードに生じるスイッチ電圧を前記三角波信号に変換するように構成されるローパスフィルタと、
を有し、
前記上側スイッチング素子と前記下側スイッチング素子は、前記コンパレータの出力信号に基づいて相補的に駆動される、請求項２に記載のスイッチング電源装置。
【請求項4】
前記ローパスフィルタは、ＲＣ回路である、請求項３に記載のスイッチング電源装置。
【請求項5】
前記上側スイッチング素子と前記下側スイッチング素子ともにＮチャネル型ＭＯＳＦＥＴで構成され、
前記上側スイッチング素子のゲートは、前記コンパレータの第１出力信号によって駆動され、
前記下側スイッチング素子のゲートは、前記第１出力信号を論理反転させた第２出力信号によって駆動される、請求項３に記載のスイッチング電源装置。
前記上側スイッチング素子のゲートは、前記コンパレータの第１出力信号によって駆動され、
前記下側スイッチング素子のゲートは、前記第１出力信号を論理反転させた第２出力信号によって駆動される、請求項３に記載のスイッチング電源装置。
【請求項6】
前記上側スイッチング素子は、Ｐチャネル型ＭＯＳＦＥＴで構成され、
前記下側スイッチング素子は、Ｎチャネル型ＭＯＳＦＥＴで構成され、
前記上側スイッチング素子と前記下側スイッチング素子の両方のゲートは、前記コンパレータから出力される共通の前記出力信号によって駆動される、請求項３に記載のスイッチング電源装置。
前記下側スイッチング素子は、Ｎチャネル型ＭＯＳＦＥＴで構成され、
前記上側スイッチング素子と前記下側スイッチング素子の両方のゲートは、前記コンパレータから出力される共通の前記出力信号によって駆動される、請求項３に記載のスイッチング電源装置。
【請求項7】
前記上側スイッチング素子と前記下側スイッチング素子を相補的に駆動するときに、同時オフ期間が設けられる、請求項３に記載のスイッチング電源装置。
【請求項8】
負荷に応じて前記制御電圧を生成するように構成される制御電圧生成部をさらに備える、請求項２に記載のスイッチング電源装置。
【請求項9】
前記制御電圧生成部は、
負過電流を検出するように構成される電流センサと、
前記電流センサから出力される電圧信号に基づく電圧が印加される第１端を有する第１抵抗と、
前記第１抵抗の第２端に接続されるベースを有する第１ＮＰＮトランジスタと、
前記第１ＮＰＮトランジスタのコレクタに接続される第１端と、電源電圧の印加端に接続される第２端と、を有する第２抵抗と、
前記第１ＮＰＮトランジスタのコレクタに接続されるベースと、前記第２抵抗の第２端に接続されるコレクタと、を有する第２ＮＰＮトランジスタと、
前記第２ＮＰＮトランジスタのエミッタに接続されるコンデンサと、
を有する、請求項８に記載のスイッチング電源装置。
負過電流を検出するように構成される電流センサと、
前記電流センサから出力される電圧信号に基づく電圧が印加される第１端を有する第１抵抗と、
前記第１抵抗の第２端に接続されるベースを有する第１ＮＰＮトランジスタと、
前記第１ＮＰＮトランジスタのコレクタに接続される第１端と、電源電圧の印加端に接続される第２端と、を有する第２抵抗と、
前記第１ＮＰＮトランジスタのコレクタに接続されるベースと、前記第２抵抗の第２端に接続されるコレクタと、を有する第２ＮＰＮトランジスタと、
前記第２ＮＰＮトランジスタのエミッタに接続されるコンデンサと、
を有する、請求項８に記載のスイッチング電源装置。
【請求項10】
前記電源回路は、降圧型のＤＣ／ＤＣコンバータである、請求項１から請求項９のいずれか１項に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、スイッチング電源装置に関する。
【背景技術】
【0002】
従来、スイッチング電源装置における制御方式として、ヒステリシス制御方式が知られている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１２－１２５１０７号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ここで、ヒステリシス制御方式を用いたスイッチング電源装置において、駆動周波数の制御について改善の余地があった。
【0005】
本開示は、駆動周波数の制御を容易化することができるスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
例えば、本開示の一態様に係るスイッチング電源装置は、
スイッチング素子を有し、前記スイッチング素子のスイッチングによって出力電圧を生成するように構成される電源回路と、
前記出力電圧に基づく帰還電圧を重畳させた三角波信号を生成するように構成される三角波生成部と、
前記三角波信号とヒステリシス幅を有する基準電圧とを比較するように構成されるコンパレータと、
を備え、
前記コンパレータの比較結果に基づいて前記スイッチング素子はスイッチングされ、
前記三角波生成部は、前記三角波信号の傾きを可変とする構成としている。
スイッチング素子を有し、前記スイッチング素子のスイッチングによって出力電圧を生成するように構成される電源回路と、
前記出力電圧に基づく帰還電圧を重畳させた三角波信号を生成するように構成される三角波生成部と、
前記三角波信号とヒステリシス幅を有する基準電圧とを比較するように構成されるコンパレータと、
を備え、
前記コンパレータの比較結果に基づいて前記スイッチング素子はスイッチングされ、
前記三角波生成部は、前記三角波信号の傾きを可変とする構成としている。
【発明の効果】
【0007】
本開示の例示的なスイッチング電源装置によれば、駆動周波数の制御を容易化することができる。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
以下、本開示の例示的な実施形態について、図面を参照して説明する。
【0010】
＜１．比較例＞
図１は、比較例に係るスイッチング電源装置１０の構成を示す図である。スイッチング電源装置１０は、ヒステリシス制御方式を用いる。スイッチング電源装置１０は、ＤＣ／ＤＣコンバータ１と、コンパレータ２と、を備える。
図１は、比較例に係るスイッチング電源装置１０の構成を示す図である。スイッチング電源装置１０は、ヒステリシス制御方式を用いる。スイッチング電源装置１０は、ＤＣ／ＤＣコンバータ１と、コンパレータ２と、を備える。
【0011】
ＤＣ／ＤＣコンバータ１は、図示しないスイッチング素子を有し、スイッチング素子のスイッチングにより直流電圧である入力電圧を直流電圧である出力電圧に変換する。ＤＣ／ＤＣコンバータ１からは、上記出力電圧に基づく帰還電圧が重畳された三角波信号Ｖ－が出力される。三角波信号Ｖ－は、コンパレータ２の反転入力端（－）に入力される。コンパレータ２の非反転入力端（＋）には、基準電圧Ｖ＋が入力される。コンパレータ２は、三角波信号Ｖ－と基準電圧Ｖ＋を比較することで、比較結果として出力信号Ｓｏｕｔを出力する。ＤＣ／ＤＣコンバータ１においては、出力信号Ｓｏｕｔに基づいて上記スイッチング素子のスイッチングが行われる。
【0012】
図２は、三角波信号Ｖ－と基準電圧Ｖ＋の波形例を示す図である。基準電圧Ｖ＋は、ヒステリシス幅Ｈを有する。三角波信号Ｖ－が上昇するとき基準電圧Ｖ＋は第１レベルＶ１であり、出力信号Ｓｏｕｔはハイレベルである。そして、三角波信号Ｖ－が第１レベルＶ１を上回ると（タイミングｔ１）、出力信号Ｓｏｕｔはローレベルとなる。すると、出力信号Ｓｏｕｔに基づいてスイッチング素子のオンオフ状態が切替えられ、基準電圧Ｖ＋は、第１レベルＶ１から第２レベルＶ２に切り替えられる。Ｖ２は、Ｖ１よりも低い。
【0013】
そして、三角波信号Ｖ－が下降して第２レベルＶ２を下回ると（タイミングｔ２）、出力信号Ｓｏｕｔはハイレベルとなる。すると、出力信号Ｓｏｕｔに基づいてスイッチング素子のオンオフ状態が切替えられ、基準電圧Ｖ＋は、第２レベルＶ２から第１レベルＶ１に切り替えられる。そして、三角波信号Ｖ－は、再び上昇する。
【0014】
このように、出力信号Ｓｏｕｔはパルス信号となる。三角波信号Ｖ－の傾き（変化速度）およびヒステリシス幅Ｈによって、出力信号Ｓｏｕｔの１周期、すなわちスイッチングの駆動周波数が決まる。
【0015】
図３は、比較例に係るスイッチング電源装置１０の具体例を示す図である。図３に示す構成においては、ＤＣ／ＤＣコンバータ１が非同期型の降圧型コンバータとして構成される。図３に示すＤＣ／ＤＣコンバータ１は、スイッチング素子Ｍ１と、ダイオードＤ１と、インダクタＬ１と、出力コンデンサＣｏと、分圧抵抗Ｒｄ１，Ｒｄ２と、ゲートドライバＤｒと、を有する。
【0016】
スイッチング素子Ｍ１は、Ｎチャネル型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）により構成される。スイッチング素子Ｍ１のドレインは、入力電圧Ｖｉｎの印加端に接続される。スイッチング素子Ｍ１のソースとダイオードＤ１のカソードとが接続されるノードＮＡは、インダクタＬ１の一端に接続される。インダクタＬ１の他端は、出力コンデンサＣｏの一端に接続される。ダイオードＤ１のアノードおよび出力コンデンサＣｏの他端は、グランド電位の印加端に接続される。
【0017】
ゲートドライバＤｒによりスイッチング素子Ｍ１のゲートが駆動され、スイッチング素子Ｍ１がスイッチングされる。スイッチング素子Ｍ１のスイッチングにより、入力電圧Ｖｉｎが降圧されて出力電圧Ｖｏｕｔが生成される。出力電圧Ｖｏｕｔは、出力コンデンサＣｏの一端とインダクタＬ１の他端とが接続されるノードＮＢに生成される。出力電圧Ｖｏｕｔは、負荷ＬＤに印加される。分圧抵抗Ｒｄ１，Ｒｄ２は、ノードＮＢとグランド電位の印加端との間に直列接続される。これにより、出力電圧Ｖｏｕｔは、分圧抵抗Ｒｄ１，Ｒｄ２により分圧される。
【0018】
抵抗Ｒ１とコンデンサＣ１によるＲＣ回路がインダクタＬ１と並列に接続される。具体的には、抵抗Ｒ１の一端は、ノードＮＡに接続される。抵抗Ｒ１の他端は、ノードＮＣにおいてコンデンサＣ１の一端に接続される。コンデンサＣ１の他端は、ノードＮＢに接続される。
【0019】
ノードＮＡの電圧は、スイッチング素子Ｍ１のオンオフによって変化する。一方、ノードＮＢの電圧は、出力コンデンサＣｏによる平滑化のため、ほとんど変化しない。そのため、ノードＮＡ，ＮＢ間に上記ＲＣ回路を接続することで、ノードＮＣにおいてリップルを生成することができる。出力電圧Ｖｏｕｔが分圧抵抗Ｒｄ１，Ｒｄ２により分圧されて生成される帰還電圧が上記リップルに重畳され、三角波信号Ｖ－が生成される。ゲートドライバＤｒは、コンパレータ２から出力される出力信号Ｓｏｕｔに基づいてスイッチング素子Ｍ１をスイッチングする。具体的には、出力信号Ｓｏｕｔがハイレベルの場合、スイッチング素子Ｍ１をオン状態、出力信号Ｓｏｕｔがローレベルの場合、スイッチング素子Ｍ１をオフ状態とする。
【0020】
ここで、駆動周波数を変化させるためには、三角波信号Ｖ－の傾きを変化させる方法が考えられる。しかしながら、図３に示す構成では、ノードＮＡ，ＮＢがＤＣ／ＤＣコンバータ１の回路上に配置されるため、外部から操作することができず、三角波信号Ｖ－の傾きを駆動中に変化させることができない。これにより、例えば、駆動条件によって駆動周波数を変化させることなどができない。
【0021】
一方、駆動周波数を変化させるためには、基準電圧Ｖ＋のヒステリシス幅を変化させる方法も考えられる。図４は、基準電圧Ｖ＋のヒステリシス幅を変化させることで駆動周波数を変化させる場合の波形例を示す図である。図４においては、一例として駆動周波数を１Ｍｚと１．５Ｍｚとした場合の例を示し、基準電圧Ｖ＋と三角波信号Ｖ－の波形例、および出力信号Ｓｏｕｔの波形例を示す。
【0022】
図４に示すように、駆動周波数を１Ｍｚとするためにヒステリシス幅を０．１Ｖとし、駆動周波数を１．５Ｍｚとするためにヒステリシス幅を０．０７Ｖとしている。このように駆動周波数がＭｚ級の場合、ヒステリシス幅を小さくする必要があり、駆動周波数を変化させるために図４の例では０．１Ｖと０．０７Ｖの差である３０ｍＶでヒステリシス幅を変化させる必要があり、制御が困難となる。
【0023】
なお、図４においては、出力信号Ｓｏｕｔを論理反転させた出力信号Ｓｏｕｔ_Ｂもあわせて図示している。図３の構成において、ダイオードＤ１を下側スイッチング素子に置き換えた、同期整流型のＤＣ／ＤＣコンバータ１の場合は、上記下側スイッチング素子を出力信号Ｓｏｕｔ_Ｂに基づいてスイッチングしてもよい。
【0024】
＜２．本開示のスイッチング電源装置＞
図５は、本開示の例示的な実施形態に係るスイッチング電源装置１００の構成を示す図である。スイッチング電源装置１００は、ＤＣ／ＤＣコンバータ１と、コンパレータ２と、三角波生成部３と、を備える。
図５は、本開示の例示的な実施形態に係るスイッチング電源装置１００の構成を示す図である。スイッチング電源装置１００は、ＤＣ／ＤＣコンバータ１と、コンパレータ２と、三角波生成部３と、を備える。
【0025】
【0026】
三角波生成部３は、ＤＣ／ＤＣコンバータ１の外部に設けられ、三角波信号Ｖ－を生成する回路である。コンパレータ２は、基準電圧Ｖ＋と三角波信号Ｖ－とを比較し、出力信号Ｓｏｕｔ１を生成する。出力信号Ｓｏｕｔ１はパルス信号である。ゲートドライバＤｒは、出力信号Ｓｏｕｔ１に基づいてスイッチング素子Ｍ１を駆動する。具体的には、出力信号Ｓｏｕｔ１がハイレベルの場合、スイッチング素子Ｍ１をオン状態、出力信号Ｓｏｕｔ１がローレベルの場合、スイッチング素子Ｍ１をオフ状態とする。なお、コンパレータ２は、出力信号Ｓｏｕｔ１を論理反転させた出力信号Ｓｏｕｔ２も出力する。出力信号Ｓｏｕｔ２は、三角波生成部３における制御に用いられる。
【0027】
三角波生成部３は、上側スイッチング素子Ｑ１と、下側スイッチング素子Ｑ２と、抵抗Ｒ２と、コンデンサＣ２と、を有する。上側スイッチング素子Ｑ１および下側スイッチング素子Ｑ２は、いずれもＮチャネル型ＭＯＳＦＥＴにより構成される。上側スイッチング素子Ｑ１のドレインは、制御電圧Ｖｃの印加端に接続される。上側スイッチング素子Ｑ１のソースは、ノードＮ１において下側スイッチング素子Ｑ２のドレインに接続される。下側スイッチング素子Ｑ２のソースは、グランド電位の印加端に接続される。
【0028】
上側スイッチング素子Ｑ１のゲートは、出力信号Ｓｏｕｔ１によって駆動される。下側スイッチング素子Ｑ２のゲートは、出力信号Ｓｏｕｔ２によって駆動される。これにより、上側スイッチング素子Ｑ１と下側スイッチング素子Ｑ２は、相補的にスイッチングされる。
【0029】
ノードＮ１には、抵抗Ｒ２とコンデンサＣ２によるＲＣ回路３１が接続される。具体的には、抵抗Ｒ２の一端は、ノードＮ１に接続される。抵抗Ｒ２の他端は、ノードＮ２においてコンデンサＣ２の一端に接続される。コンデンサＣ２の他端は、グランド電位の印加端に接続される。
【0030】
上側スイッチング素子Ｑ１と下側スイッチング素子Ｑ２のスイッチングによってノードＮ１に生成されるパルス状のスイッチ電圧ＳＷがＲＣ回路３１によって三角波信号Ｖ－に変換される。ＲＣ回路３１は、ローパスフィルタの一例である。出力電圧Ｖｏｕｔを分圧抵抗Ｒｄ１，Ｒｄ２により分圧して得られる帰還電圧Ｖｆｂは、三角波信号Ｖ－に重畳される。
【0031】
出力信号Ｓｏｕｔ１がハイレベルの場合、出力信号Ｓｏｕｔ２がローレベルとなり、上側スイッチング素子Ｑ１がオン状態、下側スイッチング素子Ｑ２がオフ状態とされる。このとき、スイッチ電圧ＳＷはハイレベルとなり、三角波信号Ｖ－は上昇する。一方、出力信号Ｓｏｕｔ１がローレベルの場合、出力信号Ｓｏｕｔ２がハイレベルとなり、上側スイッチング素子Ｑ１がオフ状態、下側スイッチング素子Ｑ２がオン状態とされる。このとき、スイッチ電圧ＳＷはローレベルとなり、三角波信号Ｖ－は下降する。
【0032】
なお、上側スイッチング素子Ｑ１と下側スイッチング素子Ｑ２の相補的なスイッチングにおいて、同時オフ期間（いわゆるデッドタイム）を設け、貫通電流を抑制してもよい。
【0033】
ここで、制御電圧Ｖｃを変化させると、三角波信号Ｖ－の傾きが変化するため、駆動周波数を変化させることができる。なお、制御電圧Ｖｃは、駆動中に自動的に変化するようにしてもよいし、スイッチング電源装置１００の少なくとも一部の構成を有する半導体装置に外付けされる抵抗などにより設定してもよい。
【0034】
図６は、本開示の実施形態に係るスイッチング電源装置１００によって駆動周波数を変化させる場合の波形例を示す図である。図６においては、一例として駆動周波数を１Ｍｚと１．５Ｍｚとした場合の例を示し、基準電圧Ｖ＋と三角波信号Ｖ－の波形例、および出力信号Ｓｏｕｔ１，Ｓｏｕｔ２の波形例を示す。
【0035】
図６の例では、制御電圧Ｖｃ＝５Ｖとすることで駆動周波数１ＭＨｚとし、制御電圧Ｖｃ＝７．５Ｖとすることで駆動周波数１．５ＭＨｚとしている。図６に示すように、制御電圧Ｖｃを変化させることで三角波信号Ｖ－の傾きが変化し、駆動周波数が変化している。具体的には、制御電圧Ｖｃが高いほど三角波信号Ｖ－の傾きは大きくなり、駆動周波数は高くなる。このように、ＭＨｚ級の駆動周波数を変化させるために、図６の例では７．５Ｖと５Ｖの差である２．５Ｖで制御電圧Ｖｃを変化させればよく、先述した図４の場合に比べて制御は容易となる。
【0036】
＜３．制御電圧生成部＞
図７は、制御電圧Ｖｃを生成する制御電圧生成部の一例を示す図である。図７に示す制御電圧生成部４は、電流センサ４１と、抵抗４２と、ＮＰＮトランジスタ４３と、抵抗４４と、ＮＰＮトランジスタ４５と、コンデンサ４６と、を有する。
図７は、制御電圧Ｖｃを生成する制御電圧生成部の一例を示す図である。図７に示す制御電圧生成部４は、電流センサ４１と、抵抗４２と、ＮＰＮトランジスタ４３と、抵抗４４と、ＮＰＮトランジスタ４５と、コンデンサ４６と、を有する。
【0037】
電流センサ４１は、負荷ＬＤに流れる負過電流を検出する。電流センサ４１は、検出した負過電流を電圧信号として出力する。当該電圧信号は、抵抗４２の一端に印加される。抵抗４２の他端は、ＮＰＮトランジスタ４３のベースに接続される。ＮＰＮトランジスタ４３のエミッタは、グランド電位の印加端に接続される。ＮＰＮトランジスタ４３のコレクタは、抵抗４４の一端とともにＮＰＮトランジスタ４５のベースに接続される。抵抗４４の他端とＮＰＮトランジスタ４５のコレクタは、電源電圧Ｖｄｄの印加端に接続される。ＮＰＮトランジスタ４５のエミッタとグランド電位の印加端との間には、コンデンサ４６が接続される。ＮＰＮトランジスタ４５のエミッタに制御電圧Ｖｃが生成される。
【0038】
電流センサ４１から出力される電圧信号は、負過電流が小さいほど低くなるため、ＮＰＮトランジスタ４３のオン抵抗が高くなる。これにより、電源電圧Ｖｄｄを抵抗４４とＮＰＮトランジスタ４３のオン抵抗により分圧されて得られるＮＰＮトランジスタ４５のベース電圧は、高くなる。従って、制御電圧Ｖｃが高くなる。なお、ＮＰＮトランジスタ４５は、レギュレータとして機能する。このような制御電圧生成部４によれば、軽負荷の場合に制御電圧Ｖｃを高くし、駆動周波数を高めることができる。すなわち、駆動中に負荷に応じて駆動周波数を自動的に変化させることができる。
【0039】
なお、電流センサ４１と抵抗４２の間にオペアンプを挿入してもよい。
【0040】
＜４．変形例＞
図８は、三角波生成部３の変形例を示す図である。図８に示す三角波生成部３においては、図５との相違点として、上側スイッチング素子Ｑ１をＰチャネル型ＭＯＳＦＥＴにより構成している。これにより、図８に示すように、出力信号Ｓｏｕｔ２によって上側スイッチング素子Ｑ１と下側スイッチング素子Ｑ２の両方のゲートを駆動すればよい。
図８は、三角波生成部３の変形例を示す図である。図８に示す三角波生成部３においては、図５との相違点として、上側スイッチング素子Ｑ１をＰチャネル型ＭＯＳＦＥＴにより構成している。これにより、図８に示すように、出力信号Ｓｏｕｔ２によって上側スイッチング素子Ｑ１と下側スイッチング素子Ｑ２の両方のゲートを駆動すればよい。
【0041】
＜５．その他＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味および範囲内に属する全ての変更が含まれると理解されるべきである。
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味および範囲内に属する全ての変更が含まれると理解されるべきである。
【0042】
例えば、本開示のスイッチング電源装置において、ＤＣ／ＤＣコンバータは、例えば昇圧型のＤＣ／ＤＣコンバータとしてもよい。
【0043】
＜６．付記＞
以上のように、本開示の一態様に係るスイッチング電源装置（１００）は、
スイッチング素子（Ｍ１）を有し、前記スイッチング素子のスイッチングによって出力電圧（Ｖｏｕｔ）を生成するように構成される電源回路（１）と、
前記出力電圧に基づく帰還電圧（Ｖｆｂ）を重畳させた三角波信号（Ｖ－）を生成するように構成される三角波生成部（３）と、
前記三角波信号とヒステリシス幅を有する基準電圧（Ｖ＋）とを比較するように構成されるコンパレータ（２）と、
を備え、
前記コンパレータの比較結果に基づいて前記スイッチング素子はスイッチングされ、
前記三角波生成部は、前記三角波信号の傾きを可変とする構成としている（第１の構成）。
以上のように、本開示の一態様に係るスイッチング電源装置（１００）は、
スイッチング素子（Ｍ１）を有し、前記スイッチング素子のスイッチングによって出力電圧（Ｖｏｕｔ）を生成するように構成される電源回路（１）と、
前記出力電圧に基づく帰還電圧（Ｖｆｂ）を重畳させた三角波信号（Ｖ－）を生成するように構成される三角波生成部（３）と、
前記三角波信号とヒステリシス幅を有する基準電圧（Ｖ＋）とを比較するように構成されるコンパレータ（２）と、
を備え、
前記コンパレータの比較結果に基づいて前記スイッチング素子はスイッチングされ、
前記三角波生成部は、前記三角波信号の傾きを可変とする構成としている（第１の構成）。
【0044】
また、上記第１の構成において、前記三角波生成部（３）は、可変である制御電圧（Ｖｃ）に基づいて前記三角波信号の傾きを可変とする構成としてもよい（第２の構成）。
【0045】
また、上記第２の構成において、前記三角波生成部（３）は、
前記制御電圧（Ｖｃ）の印加端に接続される上側スイッチング素子（Ｑ１）と、
前記上側スイッチング素子に第１ノード（Ｎ１）において接続される下側スイッチング素子（Ｑ２）と、
前記第１ノードに生じるスイッチ電圧（ＳＷ）を前記三角波信号に変換するように構成されるローパスフィルタ（３１）と、
を有し、
前記上側スイッチング素子と前記下側スイッチング素子は、前記コンパレータの出力信号（Ｓｏｕｔ１，Ｓｏｕｔ２）に基づいて相補的に駆動される構成としてもよい（第３の構成）。
前記制御電圧（Ｖｃ）の印加端に接続される上側スイッチング素子（Ｑ１）と、
前記上側スイッチング素子に第１ノード（Ｎ１）において接続される下側スイッチング素子（Ｑ２）と、
前記第１ノードに生じるスイッチ電圧（ＳＷ）を前記三角波信号に変換するように構成されるローパスフィルタ（３１）と、
を有し、
前記上側スイッチング素子と前記下側スイッチング素子は、前記コンパレータの出力信号（Ｓｏｕｔ１，Ｓｏｕｔ２）に基づいて相補的に駆動される構成としてもよい（第３の構成）。
【0046】
また、上記第３の構成において、前記ローパスフィルタは、ＲＣ回路（３１）である構成としてもよい（第４の構成）。
【0047】
また、上記第３または第４の構成において、前記上側スイッチング素子（Ｑ１）と前記下側スイッチング素子（Ｑ２）ともにＮチャネル型ＭＯＳＦＥＴで構成され、
前記上側スイッチング素子のゲートは、前記コンパレータの第１出力信号（Ｓｏｕｔ１）によって駆動され、
前記下側スイッチング素子のゲートは、前記第１出力信号を論理反転させた第２出力信号（Ｓｏｕｔ２）によって駆動される構成としてもよい（第５の構成）。
前記上側スイッチング素子のゲートは、前記コンパレータの第１出力信号（Ｓｏｕｔ１）によって駆動され、
前記下側スイッチング素子のゲートは、前記第１出力信号を論理反転させた第２出力信号（Ｓｏｕｔ２）によって駆動される構成としてもよい（第５の構成）。
【0048】
また、上記第３または第４の構成において、前記上側スイッチング素子（Ｑ１）は、Ｐチャネル型ＭＯＳＦＥＴで構成され、
前記下側スイッチング素子（Ｑ２）は、Ｎチャネル型ＭＯＳＦＥＴで構成され、
前記上側スイッチング素子と前記下側スイッチング素子の両方のゲートは、前記コンパレータから出力される共通の前記出力信号（Ｓｏｕｔ２）によって駆動される構成としてもよい（第６の構成）。
前記下側スイッチング素子（Ｑ２）は、Ｎチャネル型ＭＯＳＦＥＴで構成され、
前記上側スイッチング素子と前記下側スイッチング素子の両方のゲートは、前記コンパレータから出力される共通の前記出力信号（Ｓｏｕｔ２）によって駆動される構成としてもよい（第６の構成）。
【0049】
上記第３から第６のいずれかの構成において、前記上側スイッチング素子と前記下側スイッチング素子を相補的に駆動するときに、同時オフ期間が設けられる構成としてもよい（第７の構成）。
【0050】
また、上記第２から第７のいずれかの構成において、負荷に応じて前記制御電圧（Ｖｃ）を生成するように構成される制御電圧生成部（４）をさらに備える構成としてもよい（第８の構成）。
【0051】
また、上記第８の構成において、前記制御電圧生成部（４）は、
負過電流を検出するように構成される電流センサ（４１）と、
前記電流センサから出力される電圧信号に基づく電圧が印加される第１端を有する第１抵抗（４２）と、
前記第１抵抗の第２端に接続されるベースを有する第１ＮＰＮトランジスタ（４３）と、
前記第１ＮＰＮトランジスタのコレクタに接続される第１端と、電源電圧（Ｖｄｄ）の印加端に接続される第２端と、を有する第２抵抗（４４）と、
前記第１ＮＰＮトランジスタのコレクタに接続されるベースと、前記第２抵抗の第２端に接続されるコレクタと、を有する第２ＮＰＮトランジスタ（４５）と、
前記第２ＮＰＮトランジスタのエミッタに接続されるコンデンサ（４６）と、
を有する構成としてもよい（第９の構成）。
負過電流を検出するように構成される電流センサ（４１）と、
前記電流センサから出力される電圧信号に基づく電圧が印加される第１端を有する第１抵抗（４２）と、
前記第１抵抗の第２端に接続されるベースを有する第１ＮＰＮトランジスタ（４３）と、
前記第１ＮＰＮトランジスタのコレクタに接続される第１端と、電源電圧（Ｖｄｄ）の印加端に接続される第２端と、を有する第２抵抗（４４）と、
前記第１ＮＰＮトランジスタのコレクタに接続されるベースと、前記第２抵抗の第２端に接続されるコレクタと、を有する第２ＮＰＮトランジスタ（４５）と、
前記第２ＮＰＮトランジスタのエミッタに接続されるコンデンサ（４６）と、
を有する構成としてもよい（第９の構成）。
【0052】
また、上記第１から第９のいずれかの構成において、前記電源回路は、降圧型のＤＣ／ＤＣコンバータ（１）である構成としてもよい（第１０の構成）。
【産業上の利用可能性】
【0053】
本開示は、種々の用途のスイッチング電源装置に利用することが可能である。
【符号の説明】
【0054】
１ ＤＣ／ＤＣコンバータ
２ コンパレータ
３ 三角波生成部
４ 制御電圧生成部
１０ スイッチング電源装置
３１ ＲＣ回路
４１ 電流センサ
４２ 抵抗
４３ ＮＰＮトランジスタ
４４ 抵抗
４５ ＮＰＮトランジスタ
４６ コンデンサ
１００ スイッチング電源装置
Ｃ１，Ｃ２ コンデンサ
Ｃｏ 出力コンデンサ
Ｄ１ ダイオード
Ｄｒ ゲートドライバ
Ｌ１ インダクタ
ＬＤ 負荷
Ｍ１ スイッチング素子
Ｑ１ 上側スイッチング素子
Ｑ２ 下側スイッチング素子
Ｒ１，Ｒ２ 抵抗
Ｒｄ１，Ｒｄ２ 分圧抵抗
２ コンパレータ
３ 三角波生成部
４ 制御電圧生成部
１０ スイッチング電源装置
３１ ＲＣ回路
４１ 電流センサ
４２ 抵抗
４３ ＮＰＮトランジスタ
４４ 抵抗
４５ ＮＰＮトランジスタ
４６ コンデンサ
１００ スイッチング電源装置
Ｃ１，Ｃ２ コンデンサ
Ｃｏ 出力コンデンサ
Ｄ１ ダイオード
Ｄｒ ゲートドライバ
Ｌ１ インダクタ
ＬＤ 負荷
Ｍ１ スイッチング素子
Ｑ１ 上側スイッチング素子
Ｑ２ 下側スイッチング素子
Ｒ１，Ｒ２ 抵抗
Ｒｄ１，Ｒｄ２ 分圧抵抗
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】