特開 2024-175858 デジタル移相回路及びデジタル移相器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024175858

(43)【公開日】2024-12-19

(54)【発明の名称】デジタル移相回路及びデジタル移相器

(51)【国際特許分類】

   H01P 1/185 20060101AFI20241212BHJP

【ＦＩ】

H01P1/185

【審査請求】有

【請求項の数】14

【出願形態】ＯＬ

(21)【出願番号】P 2023093908

(22)【出願日】2023-06-07

(11)【特許番号】

(45)【特許公報発行日】2023-10-17

(71)【出願人】

【識別番号】000005186

【氏名又は名称】株式会社フジクラ

(74)【代理人】

【識別番号】100141139

【弁理士】

【氏名又は名称】及川 周

(74)【代理人】

【識別番号】100169764

【弁理士】

【氏名又は名称】清水 雄一郎

(74)【代理人】

【識別番号】100206081

【弁理士】

【氏名又は名称】片岡 央

(74)【代理人】

【識別番号】100188891

【弁理士】

【氏名又は名称】丹野 拓人

(72)【発明者】

【氏名】上道 雄介

(57)【要約】

【課題】従来よりも小型で所望の移相特性を実現することができるデジタル移相回路及びデジタル移相器を提供する。
【解決手段】デジタル移相回路Ｂは、信号線路１０と、第１平行線路２１ｐ１を含む第１線路２１と、第２平行線路２２ｐ２とループ線路２２Ｌとを含む第２線路２２と、第１接地導体３１と、第２接地導体３２と、第１電子スイッチと４１、第２電子スイッチ４２と、を備え、第１平行線路２１ｐ１と第２平行線路２２ｐ２との間に信号線路１０が位置し、ループ線路２２Ｌは、信号線路１０、第１平行線路２１ｐ１、及び第２平行線路２２ｐ２が形成された第１層に形成された第１ループ線路部２２Ｌ１と、ビアを介して第１ループ線路部２２Ｌ１と電気的に接続され、第１層とは異なる第２層に形成された第２ループ線路部２２Ｌ２と、を含む。
【選択図】図１

【特許請求の範囲】

【請求項1】

信号線路と、
前記信号線路と平行に延びる第１平行線路を含む第１線路と、
前記信号線路と平行に延びる第２平行線路と、平面視において前記第２平行線路の一方の端部から前記第２平行線路の他方の端部付近まで延び、前記信号線路の長手方向と交差する交差方向において前記信号線路から遠ざかる方向に凸状となるループ線路と、を含む第２線路と、
前記第１平行線路の一方の端部及び前記第２平行線路の一方の端部に電気的に接続された第１接地導体と、
前記第２線路の一方の端部に接続された第２接地導体と、
前記第１平行線路の他方の端部と前記第２接地導体との間に設けられた第１電子スイッチと、
前記第２平行線路の他方の端部と前記第２接地導体との間に設けられた第２電子スイッチと、を備え、
前記第１平行線路と前記第２平行線路との間に前記信号線路が位置し、
前記ループ線路は、前記信号線路、前記第１平行線路、及び前記第２平行線路が形成された第１層に形成された第１ループ線路部と、ビアを介して前記第１ループ線路部と電気的に接続され、前記第１層とは異なる第２層に形成された第２ループ線路部と、を含む、
デジタル移相回路。

【請求項2】

前記第２ループ線路部は、一部が他の部分の幅よりも小さい幅狭線路部とされている、請求項１記載のデジタル移相回路。

【請求項3】

前記第２ループ線路部は、前記第１ループ線路部よりも厚みが小さい、請求項１記載のデジタル移相回路。

【請求項4】

前記第２ループ線路部が形成された前記第２層は、前記第１ループ線路部が形成された前記第１層よりも内層である、請求項３記載のデジタル移相回路。

【請求項5】

前記第２ループ線路部の両端は、前記ビアが接続されるビアパッドとされており、
前記ビアパッドの各々には、複数のビアが接続される、
請求項１記載のデジタル移相回路。

【請求項6】

前記第２ループ線路部の両端における前記ビアは、配列方向が互いに平行になるように又は互いに直交するように配列されている、請求項５記載のデジタル移相回路。

【請求項7】

前記第２ループ線路部の前記ビアパッド以外の部分は、幅が前記ビアパッドの幅よりも小さい幅狭線路部とされている、請求項６記載のデジタル移相回路。

【請求項8】

平面視の方向において、前記第１ループ線路部と前記第２ループ線路部との間にビアパッドが形成され、
前記第１ループ線路部と前記第２ループ線路部とは、前記ビアパッドを介して電気的に接続されている、
請求項１記載のデジタル移相回路。

【請求項9】

前記信号線路の一方の端部に接続されたコンデンサと、
前記コンデンサと前記第１接地導体との間に設けられた第３電子スイッチと、
を更に備え、
前記第１接地導体の一方の端部は、前記交差方向において前記信号線路から遠ざかるように延びて前記第３電子スイッチに接続されている、
請求項１記載のデジタル移相回路。

【請求項10】

前記第１電子スイッチ、前記第２電子スイッチ、及び前記第３電子スイッチは、電界効果トランジスタであり、
前記第１電子スイッチ及び前記第２電子スイッチをなす電界効果トランジスタのサイズは、前記第３電子スイッチをなす電界効果トランジスタのサイズの２倍以上である、
請求項９記載のデジタル移相回路。

【請求項11】

前記第１平行線路の他方の端部に設けられた第１上側パッドと、
前記第２平行線路の他方の端部に設けられた第２上側パッドと、
を更に備え、
前記第１上側パッドの前記交差方向における寸法の最大値は、前記第１平行線路の幅よりも大きく、
前記第２上側パッドの前記交差方向における寸法の最大値は、前記第２平行線路の幅よりも大きい、
請求項１記載のデジタル移相回路。

【請求項12】

ビアを介して前記第１上側パッドに接続されるとともに、前記第１電子スイッチが接続される第１下側パッドと、
ビアを介して前記第２上側パッドに接続されるとともに、前記第２電子スイッチが接続される第２下側パッドと、
を更に備え、
前記第１下側パッドの前記交差方向における寸法の最大値は、前記第１上側パッドの前記交差方向における寸法の最大値よりも大きく、
前記第２下側パッドの前記交差方向における寸法の最大値は、前記第２上側パッドの前記交差方向における寸法の最大値よりも大きい、
請求項１１記載のデジタル移相回路。

【請求項13】

前記信号線路の一方の端部と前記第１接地導体との間に設けられた第４電子スイッチを更に備える請求項１記載のデジタル移相回路。

【請求項14】

複数のデジタル移相回路が縦続接続されたデジタル移相器であって、
前記デジタル移相回路の各々は、請求項１から請求項１３の何れか一項に記載のデジタル移相回路であり、
前記デジタル移相回路が隣り合う部分において、前記第１接地導体と前記第２接地導体とが共通化されている、
デジタル移相器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、デジタル移相回路及びデジタル移相器に関する。

【背景技術】

【0002】

以下の非特許文献１には、マイクロ波、準ミリ波、或いはミリ波を対象とするデジタル制御型の移相回路（デジタル移相回路）が開示されている。このデジタル移相回路は、非特許文献１の図２に示されているように、信号線路（signal line）、一対の内側線路（inner lines）、一対の外側線路（outer lines）、第１接地バー、第２接地バー、及び一対のＮＭＯＳスイッチ等を備える。一対の内側線路は、信号線路の両側に設けられる。一対の外側線路は、一対の内側線路の外側に設けられる。第１接地バーは、各内側線路及び各外側線路の一端に接続される。第２接地バーは、各外側線路の他端に接続される。各ＮＭＯＳスイッチは、各内側線路の他端と第２接地バーとの間に設けられる。

【0003】

このようなデジタル移相回路は、信号線路における信号波の伝送に起因して一対の内側線路或いは一対の外側線路に流れるリターン電流を一対のＮＭＯＳスイッチの開／閉に応じて切り替えることにより、動作モードを低遅延モードと高遅延モードとに切り替える。即ち、デジタル移相回路は、一対の内側線路にリターン電流が流れる場合に動作モードが低遅延モードとなり、一対の外側線路にリターン電流が流れる場合に動作モードが高遅延モードとなる。

【先行技術文献】

【非特許文献】

【0004】

【非特許文献1】A Ka-band Digitally-Controlled Phase Shifter with sub-degree Phase Precision (2016,IEEE,RFIC)

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、上述したようなデジタル移相回路において、限られた面積で移相量を確保するには、回路定数の１つであるインダクタンスについて、高遅延モード時の値（インダクタンス値）を低遅延モード時のインダクタンス値に対して十分に大きくすることが望ましい。しかしながら、上述した従来のデジタル移相回路において、高遅延モード時のインダクタンス値を大きくするためには、信号線路に対して外側線路を離す（或いは、外側線路の長さを長くする）必要があることから、サイズが大きくなってしまう。デジタル移相器は、複数のデジタル移相回路が縦続接続された構成であるから、デジタル移相回路のサイズが大きくなると、デジタル移相器が大型化してしまうという問題があった。

【0006】

本発明は、上記事情に鑑みてなされたものであり、従来よりも小型で所望の移相特性を実現することができるデジタル移相回路及びデジタル移相器を提供することを目的とする。

【課題を解決するための手段】

【0007】

上記課題を解決するために、本発明の第１の態様によるデジタル移相回路（Ｂ、Ｂ′）は、信号線路（１０）と、前記信号線路と平行に延びる第１平行線路（２１ｐ１）を含む第１線路（２１）と、前記信号線路と平行に延びる第２平行線路（２２ｐ２）と、平面視において前記第２平行線路の一方の端部から前記第２平行線路の他方の端部付近まで延び、前記信号線路の長手方向と交差する交差方向（Ｙ）において前記信号線路から遠ざかる方向に凸状となるループ線路（２２Ｌ）と、を含む第２線路（２２）と、前記第１平行線路の一方の端部及び前記第２平行線路の一方の端部に電気的に接続された第１接地導体（３１）と、前記第２線路の一方の端部に接続された第２接地導体（３２）と、前記第１平行線路の他方の端部と前記第２接地導体との間に設けられた第１電子スイッチ（４１）と、前記第２平行線路の他方の端部と前記第２接地導体との間に設けられた第２電子スイッチ（４２）と、を備え、前記第１平行線路と前記第２平行線路との間に前記信号線路が位置し、前記ループ線路が、前記信号線路、前記第１平行線路、及び前記第２平行線路が形成された第１層に形成された第１ループ線路部（２２Ｌ１）と、ビア（２３）を介して前記第１ループ線路部と電気的に接続され、前記第１層とは異なる第２層に形成された第２ループ線路部（２２Ｌ２）と、を含む。

【0008】

本発明の第１の態様によるデジタル移相回路では、第１電子スイッチ及び第２電子スイッチが閉状態に設定される低遅延モードでは、第１線路の一部をなす第１平行線路に第１リターン電流が流れるとともに、第２線路の一部をなす第２平行線路に第２リターン電流が流れる。これに対し、第１電子スイッチ及び第２電子スイッチがオフ状態に設定される高遅延モードでは、第１ループ線路部と第２ループ線路部とが互いに異なる層に形成され、ビアによって接続された三次元の構造であるループ線路に第３リターン電流が流れる。これにより、インダクタンス値を大きくできるので、従来よりも小型で所望の移相特性を実現することができる。

【0009】

本発明の第２の態様によるデジタル移相回路は、本発明の第１の態様によるデジタル移相回路において、前記第２ループ線路部が、一部が他の部分の幅よりも小さい幅狭線路部（２２ｐ３、２２ｃ３、２２ｗ１、２２ｗ２）とされている。

【0010】

本発明の第３の態様によるデジタル移相回路は、本発明の第１又は第２の態様によるデジタル移相回路において、前記第２ループ線路部が、前記第１ループ線路部よりも厚みが小さい。

【0011】

本発明の第４の態様によるデジタル移相回路は、本発明の第１から第３の何れかの態様によるデジタル移相回路において、前記第２ループ線路部が形成された前記第２層が、前記第１ループ線路部が形成された前記第１層よりも内層である。

【0012】

本発明の第５の態様によるデジタル移相回路は、本発明の第１から第４の何れかの態様によるデジタル移相回路において、前記第２ループ線路部の両端が、前記ビアが接続されるビアパッド（ＶＰ２１、ＶＰ２２）とされており、前記ビアパッドの各々には、複数のビアが接続される。

【0013】

本発明の第６の態様によるデジタル移相回路は、本発明の第５の態様によるデジタル移相回路において、前記第２ループ線路部の両端における前記ビアが、配列方向が互いに平行になるように又は互いに直交するように配列されている。

【0014】

本発明の第７の態様によるデジタル移相回路は、本発明の第６の態様によるデジタル移相回路において、前記第２ループ線路部の前記ビアパッド以外の部分が、幅が前記ビアパッドの幅よりも小さい幅狭線路部（２２ｐ３、２２ｃ３、２２ｗ１、２２ｗ２）とされている。

【0015】

本発明の第８の態様によるデジタル移相回路は、本発明の第１から第７の何れかの態様によるデジタル移相回路において、平面視の方向において、前記第１ループ線路部と前記第２ループ線路部との間にビアパッド（ＶＰ３１）が形成され、前記第１ループ線路部と前記第２ループ線路部とは、前記ビアパッドを介して電気的に接続されている。

【0016】

本発明の第９の態様によるデジタル移相回路は、本発明の第１から第８の何れかの態様によるデジタル移相回路において、前記信号線路の一方の端部に接続されたコンデンサ（６０）と、前記コンデンサと前記第１接地導体との間に設けられた第３電子スイッチ（４３）と、を更に備え、前記第１接地導体の一方の端部が、前記交差方向において前記信号線路から遠ざかるように延びて前記第３電子スイッチに接続されている。

【0017】

本発明の第１０の態様によるデジタル移相回路は、本発明の第９の態様によるデジタル移相回路において、前記第１電子スイッチ、前記第２電子スイッチ、及び前記第３電子スイッチが、電界効果トランジスタであり、前記第１電子スイッチ及び前記第２電子スイッチをなす電界効果トランジスタのサイズが、前記第３電子スイッチをなす電界効果トランジスタのサイズの２倍以上である。

【0018】

本発明の第１１の態様によるデジタル移相回路は、本発明の第１から第１０の態様によるデジタル移相回路において、前記第１平行線路の他方の端部に設けられた第１上側パッド（２１ｄ２）と、前記第２平行線路の他方の端部に設けられた第２上側パッド（２２ｄ）と、を更に備え、前記第１上側パッドの前記交差方向における寸法の最大値が、前記第１平行線路の幅よりも大きく、前記第２上側パッドの前記交差方向における寸法の最大値が、前記第２平行線路の幅よりも大きい。

【0019】

本発明の第１２の態様によるデジタル移相回路は、本発明の第１１の態様によるデジタル移相回路において、ビア（５０）を介して前記第１上側パッドに接続されるとともに、前記第１電子スイッチが接続される第１下側パッド（３３ａ）と、ビア（５０）を介して前記第２上側パッドに接続されるとともに、前記第２電子スイッチが接続される第２下側パッド（３３ｂ）と、を更に備え、前記第１下側パッドの前記交差方向における寸法の最大値が、前記第１上側パッドの前記交差方向における寸法の最大値よりも大きく、前記第２下側パッドの前記交差方向における寸法の最大値が、前記第２上側パッドの前記交差方向における寸法の最大値よりも大きい。

【0020】

本発明の第１３の態様によるデジタル移相回路は、本発明の第１から第１２の態様によるデジタル移相回路において、前記信号線路の一方の端部と前記第１接地導体との間に設けられた第４電子スイッチ（４４）を更に備える。

【0021】

本発明の第１の態様によるデジタル移相器は、複数のデジタル移相回路（Ｂ₁～Ｂ_n）が縦続接続されたデジタル移相器（Ａ１，Ａ２、Ａ２１～Ａ２３）であって、前記デジタル移相回路の各々が、第１から第１３の何れかの態様によるデジタル移相回路であり、前記デジタル移相回路が隣り合う部分において、前記第１接地導体と前記第２接地導体とが共通化されている。

【発明の効果】

【0022】

本発明によれば、従来よりも小型で所望の移相特性を実現することができる、という効果がある。

【図面の簡単な説明】

【0023】

【図1】本発明の第１実施形態によるデジタル移相回路の基本構成を示す平面図である。

【図2】図１中のＩＩ－ＩＩ線に沿う断面矢視図である。

【図3】図１中のＩＩＩ－ＩＩＩ線に沿う断面矢視図である。

【図4】本発明の第１実施形態によるデジタル移相回路におけるループ線路の一部を示す斜視図である。

【図5】本発明の第１実施形態によるデジタル移相回路における接続パッドと第１，第２電子スイッチとの接続関係を示す平面図である。

【図6】本発明の第１実施形態によるデジタル移相器の要部構成を示す平面図である。

【図7】本発明の第２実施形態によるデジタル移相回路の基本構成を示す平面図である。

【図8】本発明の第２実施形態によるデジタル移相回路におけるループ線路の一部を示す斜視図である。

【図9】本発明の第２実施形態によるデジタル移相器の要部構成を示す平面図である。

【図10】本発明の第２実施形態によるデジタル移相器の変形例を示す平面図である。

【図11】本発明の第２実施形態によるデジタル移相器の変形例を示す平面図である。

【図12】本発明の第２実施形態によるデジタル移相器の変形例を示す平面図である。

【図13】ループ線路の他の構成例を示す断面図である。

【発明を実施するための形態】

【0024】

以下、図面を参照して本発明の実施形態によるデジタル移相回路及びデジタル移相器について詳細に説明する。尚、以下で参照する図面では、理解を容易にするために、必要に応じて各部材の寸法を適宜変えて図示している。

【0025】

〔第１実施形態〕
〈デジタル移相回路〉
図１は、本発明の第１実施形態によるデジタル移相回路の基本構成を示す平面図である。図２は、図１中のＩＩ－ＩＩ線に沿う断面矢視図である。図３は、図１中のＩＩＩ－ＩＩＩ線に沿う断面矢視図である。

【0026】

図１に示す通り、デジタル移相回路Ｂは、信号線路１０と、第１線路２１と、第２線路２２と、上側パッド２５と、第１接地導体３１と、第２接地導体３２と、を備える。本実施形態における第１線路２１は、第１平行線路２１ｐ１と、一対の上側パッド２１ｄ１，２１ｄ２と、を含む。本実施形態における第２線路２２は、第２平行線路２２ｐ２と、ループ線路２２Ｌと、上側パッド２２ｄと、を含む。また、本実施形態におけるデジタル移相回路Ｂは、４つの電子スイッチ４１～４４と、複数の接続導体５０と、コンデンサ６０と、複数の接続パッドＰ１～Ｐ４と、を備える（図２及び図３も参照）。

【0027】

信号線路１０は、図１に示す通り、一方向に延在する直線状の帯状導体である。即ち、信号線路１０は、一定の幅、一定の厚さ及び所定の長さを有する長尺板状の導体である。信号線路１０には、図１における紙面左側から紙面右側に向かって、つまり紙面左側の端部（入力端）から紙面右側の端部（出力端）に向かって信号電流が流れる。この信号電流は、上述したマイクロ波、準ミリ波、或いはミリ波の波長域を有する高周波信号である。

【0028】

ここで、本実施形態では、信号線路１０の長手方向（信号線路１０が延在する方向）を、単に長手方向Ｘという。長手方向Ｘに沿って、信号線路１０の入力端から出力端に向かう向きを、＋Ｘの向き又は右方という。右方とは反対の向きを、左方又は－Ｘの向きという。信号線路１０に交差する（例えば、直交する）方向を、交差方向Ｙという。交差方向Ｙに沿う一つの向きを、奥側又は＋Ｙの向きという。奥側とは反対の向きを、手前側又は－Ｙの向きという。長手方向Ｘ及び交差方向Ｙの双方に交差する（例えば、直交する）方向を、上下方向Ｚという。上下方向Ｚに沿う一つの向きを、上方又は＋Ｚの向きという。上方とは反対の向きを、下方又は－Ｚの向きという。上下方向Ｚから見ることを、平面視という。

【0029】

信号線路１０は、電気的には集中定数回路素子としてのインダクタンスＬ１を有する。このインダクタンスＬ１は、信号線路１０の長さ等、信号線路１０の形状に応じた大きさを有する寄生インダクタンスである。また、信号線路１０は、電気的には集中定数回路素子としての静電容量Ｃ１をも有する。この静電容量Ｃ１は、信号線路１０と第１平行線路２１ｐ１（詳細は後述）との間、信号線路１０と第２平行線路２２ｐ２（詳細は後述）との間、信号線路１０と第３平行線路２２ｐ３（詳細は後述）との間、または信号線路１０とシリコン基板（不図示）との間等における寄生容量である。

【0030】

第１平行線路２１ｐ１は、信号線路１０の他方の側方（－Ｙ側）に設けられた直線状の帯状導体である。第１平行線路２１ｐ１は、一定の幅、一定の厚さ、及び所定の長さを有する長尺板状の導体である。第１平行線路２１ｐ１は、信号線路１０と平行（長手方向Ｘ）に延びている。第１平行線路２１ｐ１と信号線路１０とは、交差方向Ｙに間隔を空けて配されている。

【0031】

上側パッド２１ｄ１は、第１平行線路２１ｐ１の一端（－Ｘ側）に接続された長方形状の平板導体である。上側パッド２１ｄ１の長辺は交差方向Ｙに延びており、上側パッド２１ｄ１の短辺は長手方向Ｘに延びている。上側パッド２１ｄ１の一方の短辺（＋Ｙ側）は、第１平行線路２１ｐ１の一方の側縁（＋Ｙ側）と交差方向Ｙにおいて略同一の位置にある。また、上側パッド２１ｄ１の他方の短辺（－Ｙ側）は、第１平行線路２１ｐ１の他方の側縁（－Ｙ側）よりも手前側（－Ｙ側）に位置する。つまり、上側パッド２１ｄ１の交差方向Ｙにおける寸法は、第１平行線路２１ｐ１の幅（交差方向Ｙにおける寸法）よりも大きい。

【0032】

上側パッド２１ｄ２は、第１平行線路２１ｐ１の他端（＋Ｘ側）に接続された長方形状の平板導体である。上側パッド２１ｄ２の長辺は交差方向Ｙに延びており、上側パッド２１ｄ２の短辺は長手方向Ｘに延びている。上側パッド２１ｄ２の一方の短辺（＋Ｙ側）は、第１平行線路２１ｐ１の一方の側縁（＋Ｙ側）と交差方向Ｙにおいて略同一の位置にある。また、上側パッド２１ｄ２の他方の短辺（－Ｙ側）は、第１平行線路２１ｐ１の他方の側縁（－Ｙ側）よりも手前側（－Ｙ側）に位置する。つまり、上側パッド２１ｄ２の交差方向Ｙにおける寸法は、第１平行線路２１ｐ１の幅（交差方向Ｙにおける寸法）よりも大きい。

【0033】

第２平行線路２２ｐ２は、信号線路１０の一方の側方（＋Ｙ側）に設けられた直線状の帯状導体である。第２平行線路２２ｐ２は、一定の幅、一定の厚さ、及び所定の長さを有する長尺板状の導体である。第２平行線路２２ｐ２は、信号線路１０と平行（長手方向Ｘ）に延びている。第２平行線路２２ｐ２と信号線路１０とは、交差方向Ｙに間隔を空けて配されている。

【0034】

第２平行線路２２ｐ２は、信号線路１０に対して第１平行線路２１ｐ１とは逆側に設けられている。言い換えれば、第２平行線路２２ｐ２は、信号線路１０が交差方向Ｙにおいて第１平行線路２１ｐ１及び第２平行線路２２ｐ２の間に位置するように、配置されている。

【0035】

ループ線路２２Ｌは、第２平行線路２２ｐ２と同様に、信号線路１０に対して第１平行線路２１ｐ１とは逆側に設けられている。ループ線路２２Ｌは、平面視において第２平行線路２２ｐ２の一端（－Ｘ端）から、第２平行線路２２ｐ２の他端（＋Ｘ端）付近まで延び、奥側（＋Ｙ側）に凸状となる線路である。

【0036】

図４は、本発明の第１実施形態によるデジタル移相回路におけるループ線路の一部を示す斜視図である。図１，図４に示す通り、ループ線路２２Ｌは、第１ループ線路部２２Ｌ１と、第２ループ線路部２２Ｌ２と、を含む。第１ループ線路部２２Ｌ１は、信号線路１０、第１平行線路２１ｐ１、及び第２平行線路２２ｐ２が形成された層（第１層）に形成されている。第２ループ線路部２２Ｌ２は、第１ループ線路部２２Ｌ１が形成された層とは異なる層（第２層）に形成されている。本実施形態において、第２ループ線路部２２Ｌ２は、第１ループ線路部２２Ｌ１よりも外層（＋Ｚ側の層）に形成されている。図４に示す通り、第１ループ線路部２２Ｌ１と第２ループ線路部２２Ｌ２とは、複数のビア２３を介して電気的に接続されている。

【0037】

つまり、ループ線路２２Ｌは、互いに異なる層に形成された第１ループ線路部２２Ｌ１と第２ループ線路部２２Ｌ２とがビア２３によって接続された三次元の構造である。詳細は後述するが、ループ線路２２Ｌを三次元の構造とするのは、ループ線路２２Ｌにおけるインダクタンスを大きくするためである。

【0038】

第１ループ線路部２２Ｌ１は、第１交差線路２２ｃ１と、第２交差線路２２ｃ２と、を含む。第１交差線路２２ｃ１は、第２平行線路２２ｐ２の一端（－Ｘ側）に接続された帯状導体である。この第１交差線路２２ｃ１には、屈曲部ＣＲ１が形成されており、第２平行線路２２ｐ２に近い側（例えば、Ｙ方向における第１交差線路２２ｃ１の中点の位置よりも第２平行線路２２ｐ２側）がクランク形状である。第１交差線路２２ｃ１は、第２平行線路２２ｐ２の一端（－Ｘ側）から、交差方向Ｙにおいて信号線路１０から遠ざかるように延び、屈曲部ＣＲ１において右側（＋Ｘ側）に折り曲がった後に、再び交差方向Ｙにおいて信号線路１０から遠ざかるように延びている。

【0039】

第１交差線路２２ｃ１の手前側の端縁（－Ｙ側）は、第２平行線路２２ｐ２の一方の側縁（－Ｙ側）と交差方向Ｙにおいて略同一の位置にある。第１交差線路２２ｃ１の奥側の端部（＋Ｙ側）は、ビア２３が接続されるビアパッドＶＰ１１とされている（図４参照）。ビアパッドＶＰ１１は、平面視において、長辺が交差方向Ｙに延び、短辺が長手方向Ｘに延びる長方形状である。ビアパッドＶＰ１１は、複数のビア２３を介して第２ループ線路部２２Ｌ２の一端におけるビアパッドＶＰ２１（詳細は後述する）と電気的に接続されている。

【0040】

第２交差線路２２ｃ２は、第２ループ線路部２２Ｌ２の他端と電気的に接続された帯状導体である。この第２交差線路２２ｃ２には、屈曲部ＣＲ２が形成されており、第２平行線路２２ｐ２に近い側（例えば、Ｙ方向における第２交差線路２２ｃ２の中点の位置よりも第２平行線路２２ｐ２側）がクランク形状である。第２交差線路２２ｃ２は、平面視において、第２ループ線路部２２Ｌ２の他端と重なる部分が右側（＋Ｘ側）に延び、該重なる部分の他端（＋Ｘ端）から、交差方向Ｙにおいて信号線路１０に近づくように延び、屈曲部ＣＲ２において右側（＋Ｘ側）に折り曲がった後に、再び交差方向Ｙにおいて信号線路１０に近づくように延びている。

【0041】

第２交差線路２２ｃ２の奥側の端部（＋Ｙ側）は、ビア２３が接続されるビアパッドＶＰ１２とされている（図４参照）。ビアパッドＶＰ１２は、平面視において、長辺が長手方向Ｘに延び、短辺が交差方向Ｙに延びる長方形状である。第２交差線路２２ｃ２のビアパッドＶＰ１２は、複数のビア２３を介して第２ループ線路部２２Ｌ２の他端におけるビアパッドＶＰ２２（詳細は後述する）と電気的に接続されている。

【0042】

第２交差線路２２ｃ２の一端縁（－Ｙ側）は、上側パッド２２ｄの一方の短辺（－Ｙ側）及び第２平行線路２２ｐ２の一方の側縁（－Ｙ側）と交差方向Ｙにおいて略同一の位置にある。また、上側パッド２２ｄと第２交差線路２２ｃ２とは、長手方向Ｘにおいて間隔を空けて配されている。また、本実施形態における第２交差線路２２ｃ２の一端（－Ｙ側）における左側縁（－Ｘ側）は、信号線路１０の右端縁（＋Ｘ側）と長手方向Ｘにおいて略同一の位置にある。

【0043】

また、本実施形態における第２交差線路２２ｃ２の一端（－Ｙ側）は、不図示の導体によって、第２接地導体３２（後述）と常時電気的に接続されている。言い換えれば、第２線路２２の一端は、不図示の導体によって、第２接地導体３２と常時電気的に接続されている。

【0044】

第２ループ線路部２２Ｌ２は、第３平行線路２２ｐ３（幅狭線路部）と第３交差線路２２ｃ３（幅狭線路部）とを有し、一端がビアパッドＶＰ２１とされ、他端がビアパッドＶＰ２２とされた帯状導体である。第３平行線路２２ｐ３は、ビアパッドＶＰ２１の一端（＋Ｙ端）に接続された直線状の帯状導体である。第３平行線路２２ｐ３は、一定の幅、一定の厚さ、及び所定の長さを有する導体である。第３平行線路２２ｐ３は、ビアパッドＶＰ２１の一端（＋Ｙ側）から、信号線路１０と平行（長手方向Ｘ）に延びている。つまり、本実施形態における第３平行線路２２ｐ３は、ビアパッドＶＰ２１の一端（＋Ｙ側）から右側（＋Ｘ側）に向けて延びている。第３平行線路２２ｐ３の長さは第２平行線路２２ｐ２の長さより短い。

【0045】

第３平行線路２２ｐ３は、平面視で見た場合に、信号線路１０の一方の側縁（＋Ｙ側）において、第２平行線路２２ｐ２よりも信号線路１０から遠い位置に設けられている。言い換えれば、第３平行線路２２ｐ３は、第２平行線路２２ｐ２が交差方向Ｙにおいて信号線路１０と第３平行線路２２ｐ３との間に位置するように、配置されている。

【0046】

図１に示す通り、平面視で見た場合に、交差方向Ｙにおいて、第２平行線路２２ｐ２の中心線と第３平行線路２２ｐ３の中心線との間の距離Ｄ１は、第２平行線路２２ｐ２の中心線と第１接地導体３１（後述）の奥側の外縁（第３平行線路２２ｐ３側の外縁）との間の距離Ｄ２よりも大きい。

【0047】

第３交差線路２２ｃ３は、第３平行線路２２ｐ３の他端（＋Ｘ側）から、交差方向Ｙにおいて信号線路１０に近づくように延び、ビアパッドＶＰ２２の一端（－Ｘ側）に接続された直線状の帯状導体である。第３交差線路２２ｃ３は、一定の幅、一定の厚さ、及び所定の長さを有する導体である。第３交差線路２２ｃ３の長さは第１交差線路２２ｃ１の長さより短い。第３交差線路２２ｃ３とビアパッドＶＰ２２とによって屈曲部ＣＲが形成されている。

【0048】

第３平行線路２２ｐ３及び第３交差線路２２ｃ３の幅は、ビアパッドＶＰ２１，ＶＰ２２の幅（短辺の長さ）よりも狭い。つまり、第２ループ線路部２２Ｌ２は、幅が他の部分よりも小さい幅狭線路部である第３平行線路２２ｐ３及び第３交差線路２２ｃ３を備える。言い換えると、第２ループ線路部２２Ｌ２のビアパッドＶＰ２１，ＶＰ２２以外の部分（第３平行線路２２ｐ３及び第３交差線路２２ｃ３）は、幅がビアパッドＶＰ２１，ＶＰ２２の幅よりも小さい幅狭線路部とされている。

【0049】

ビアパッドＶＰ２１は、長辺が交差方向Ｙに延び、短辺が長手方向Ｘに延びる長方形状である。ビアパッドＶＰ２１は、上下方向ＺにおいてビアパッドＶＰ１１と重なるように配置されている。ビアパッドＶＰ２１と、ビアパッドＶＰ１１とは、複数のビア２３によって電気的に接続されている。ビアパッドＶＰ２２は、長辺が長手方向Ｘに延び、短辺が交差方向Ｙに延びる長方形状である。ビアパッドＶＰ２２は、上下方向ＺにおいてビアパッドＶＰ１２と重なるように配置されている。ビアパッドＶＰ２２と、ビアパッドＶＰ１２とは、複数のビア２３によって電気的に接続されている。

【0050】

ビアパッドＶＰ１１，ＶＰ１２，ＶＰ２１，ＶＰ２２において、ビア２３は、ビアパッドＶＰ１１，ＶＰ１２，ＶＰ２１，ＶＰ２２の長辺に沿ってそれぞれ配列されている。具体的に、ビア２３は、ビアパッドＶＰ１１，ＶＰ２１において、交差方向Ｙに沿うように配列されており、ビアパッドＶＰ１２，ＶＰ２２において、長手方向Ｘに沿うように配列されている。つまり、第２ループ線路部２２Ｌ２の両端におけるビア２３は、配列方向が互いに直交するように配列されている。

【0051】

上側パッド２２ｄは、第２平行線路２２ｐ２の他端（＋Ｘ側）に接続された長方形状の平板導体である。上側パッド２２ｄの長辺は交差方向Ｙに延びており、上側パッド２２ｄの短辺は長手方向Ｘに延びている。上側パッド２２ｄの他方の短辺（－Ｙ側）は、第２平行線路２２ｐ２の他方の側縁（－Ｙ側）と交差方向Ｙにおいて略同一の位置にある。また、上側パッド２２ｄの一方の短辺（＋Ｙ側）は、第２平行線路２２ｐ２の一方の側縁（＋Ｙ側）よりも奥側（＋Ｙ側）に位置する。つまり、上側パッド２２ｄの交差方向Ｙにおける寸法は、第２平行線路２２ｐ２の幅（交差方向Ｙにおける寸法）よりも大きい。

【0052】

上側パッド２５は、第１線路２１の一部をなす上側パッド２１ｄ１，２１ｄ２、及び第２線路２２の一部をなす上側パッド２２ｄと同様の長方形状の平板導体である。上側パッド２５の長辺は交差方向Ｙに延びており、上側パッド２５の短辺は長手方向Ｘに延びている。上側パッド２５の一方の短辺（＋Ｙ側）は、第１平行線路２１ｐ１の一方の側縁（＋Ｙ側）と交差方向Ｙにおいて略同一の位置にある。また、上側パッド２５の他方の短辺（－Ｙ側）は、第１平行線路２１ｐ１の他方の側縁（－Ｙ側）よりも手前側（－Ｙ側）に位置する。つまり、上側パッド２５の交差方向Ｙにおける寸法は、第１線路２１の一部をなす上側パッド２１ｄ１，２１ｄ２と同様に、第１平行線路２１ｐ１の幅（交差方向Ｙにおける寸法）よりも大きい。また、上側パッド２５は、第２交差線路２２ｃ２の一端（－Ｙ側）と同様に、不図示の導体によって、第２接地導体３２と常時電気的に接続されている。

【0053】

第１接地導体３１は、信号線路１０の入力端側（－Ｘ側）に設けられる板状の導体である。第１接地導体３１は、電気的に接地されている。第１接地導体３１は、長辺が交差方向Ｙに延び、短辺が長手方向Ｘに延びる長方形状を有する。また、第１接地導体３１は、上側パッド２１ｄ１及び第１交差線路２２ｃ１の手前側（－Ｙ側）端部と上下方向Ｚにおいて重なっている。第１接地導体３１は、図２に示す通り、信号線路１０、第１線路２１（上側パッド２１ｄ１）、及び第２線路２２（第１交差線路２２ｃ１）よりも下方（－Ｚ側）に位置する。

【0054】

第２接地導体３２は、信号線路１０の出力端側（＋Ｘ側）に設けられる板状の導体である。第２接地導体３２は、電気的に接地されている。詳細な図示は省略するが、第２接地導体３２は、信号線路１０、第１線路２１、第２線路２２（第２交差線路２２ｃ２）、及び上側パッド２５よりも下方（－Ｚ側）に位置する。

【0055】

第１接続パッドＰ１は、図２に示す通り、上述した上側パッド２１ｄ１と、第１中間パッド７１ａと、第２中間パッド７１ｂと、第３中間パッド７１ｃと、第１接地導体３１と、を含む。上側パッド２１ｄ１、第１中間パッド７１ａ、第２中間パッド７１ｂ、第３中間パッド７１ｃ、及び第１接地導体３１は、平面視において互いに重なっている。また、上側パッド２１ｄ１、第１中間パッド７１ａ、第２中間パッド７１ｂ、第３中間パッド７１ｃ、及び第１接地導体３１は、上側（＋Ｚ側）から下側（－Ｚ側）に向けてこの順に並んでおり、上下方向Ｚにおいて間隔を空けて配されている。

【0056】

図２に示す通り、上側パッド２１ｄ１と第１中間パッド７１ａとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、第１中間パッド７１ａと第２中間パッド７１ｂとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、第２中間パッド７１ｂと第３中間パッド７１ｃとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、第３中間パッド７１ｃと第１接地導体３１とは、複数の接続導体５０によって電気的且つ機械的に接続されている。これにより、第１接続パッドＰ１は、第１平行線路２１ｐ１の一端（－Ｘ側）と第１接地導体３１とを、常時電気的に接続している。

【0057】

尚、本明細書において「接続導体５０」は、上下方向Ｚに延在する導体であり、接続導体５０の上端に接続される部材と接続導体５０の下端に接続される部材とを電気的且つ機械的に接続する部材である。接続導体５０は、例えば絶縁層（不図示）を上下方向Ｚに貫通するビアである。

【0058】

第２接続パッドＰ２は、図２に示す通り、上述した第１交差線路２２ｃ１の手前側（－Ｙ側）端部と、第１中間パッド７２ａと、第２中間パッド７２ｂと、第３中間パッド７２ｃと、第１接地導体３１と、を含む。第１交差線路２２ｃ１の手前側（－Ｙ側）端部、第１中間パッド７２ａ、第２中間パッド７２ｂ、第３中間パッド７２ｃ、及び第１接地導体３１は、平面視において互いに重なっている。また、第１交差線路２２ｃ１の手前側（－Ｙ側）端部、第１中間パッド７２ａ、第２中間パッド７２ｂ、第３中間パッド７２ｃ、及び第１接地導体３１は、上側（＋Ｚ側）から下側（－Ｚ側）に向けてこの順に並んでおり、上下方向Ｚにおいて間隔を空けて配されている。

【0059】

図２に示す通り、第１交差線路２２ｃ１の手前側（－Ｙ側）端部と第１中間パッド７２ａとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、第１中間パッド７２ａと第２中間パッド７２ｂとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、第２中間パッド７２ｂと第３中間パッド７２ｃとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、第３中間パッド７２ｃと第１接地導体３１とは、複数の接続導体５０によって電気的且つ機械的に接続されている。これにより、第２接続パッドＰ２は、第２平行線路２２ｐ２の一端（－Ｘ側）と第１接地導体３１とを、常時電気的に接続している。

【0060】

第３接続パッドＰ３は、図３に示す通り、上述した上側パッド２１ｄ２と、第１中間パッド７３ａと、第２中間パッド７３ｂと、第３中間パッド７３ｃと、下側パッド３３ａと、を含む。上側パッド２１ｄ２、第１中間パッド７３ａ、第２中間パッド７３ｂ、第３中間パッド７３ｃ、及び下側パッド３３ａは、平面視において互いに重なっている。また、上側パッド２１ｄ２、第１中間パッド７３ａ、第２中間パッド７３ｂ、第３中間パッド７３ｃ、及び下側パッド３３ａは、上側（＋Ｚ側）から下側（－Ｚ側）に向けてこの順に並んでおり、上下方向Ｚにおいて間隔を空けて配されている。

【0061】

ここで、下側パッド３３ａは、図１に示す通り、長辺が交差方向Ｙに延び、短辺が長手方向Ｘに延びる長方形状の平板導体である。下側パッド３３ａは、第２接地導体３２とは別体に設けられる。下側パッド３３ａと第２接地導体３２とは、第１電子スイッチ４１（後述）の状態に応じて、電気的接続の有無が切り替わる。従って、下側パッド３３ａは、第１電子スイッチ４１の状態に応じて、電気的接地の有無が切り替わる。

【0062】

図３に示す通り、上側パッド２１ｄ２と第１中間パッド７３ａとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、第１中間パッド７３ａと第２中間パッド７３ｂとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、第２中間パッド７３ｂと第３中間パッド７３ｃとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、第３中間パッド７３ｃと下側パッド３３ａとは、複数の接続導体５０によって電気的且つ機械的に接続されている。これにより、第３接続パッドＰ３は、第１平行線路２１ｐ１の他端（＋Ｘ側）と第１電子スイッチ４１とを、常時電気的に接続している。

【0063】

第４接続パッドＰ４は、図３に示す通り、上述した上側パッド２２ｄと、第１中間パッド７４ａと、第２中間パッド７４ｂと、第３中間パッド７４ｃと、下側パッド３３ｂと、を含む。上側パッド２２ｄ、第１中間パッド７４ａ、第２中間パッド７４ｂ、第３中間パッド７４ｃ、及び下側パッド３３ｂは、平面視において互いに重なっている。また、上側パッド２２ｄ、第１中間パッド７４ａ、第２中間パッド７４ｂ、第３中間パッド７４ｃ、及び下側パッド３３ｂは、上側（＋Ｚ側）から下側（－Ｚ側）に向けてこの順に並んでおり、上下方向Ｚにおいて間隔を空けて配されている。

【0064】

ここで、下側パッド３３ｂは、図１に示す通り、長辺が交差方向Ｙに延び、短辺が長手方向Ｘに延びる長方形状の平板導体である。下側パッド３３ｂは、第２接地導体３２及び下側パッド３３ａとは別体に設けられる。下側パッド３３ｂと第２接地導体３２とは、第２電子スイッチ４２（後述）の状態に応じて、電気的接続の有無が切り替わる。従って、下側パッド３３ｂは、第２電子スイッチ４２の状態に応じて、電気的接地の有無が切り替わる。

【0065】

図３に示す通り、上側パッド２２ｄと第１中間パッド７４ａとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、第１中間パッド７４ａと第２中間パッド７４ｂとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、第２中間パッド７４ｂと第３中間パッド７４ｃとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、第３中間パッド７４ｃと下側パッド３３ｂとは、複数の接続導体５０によって電気的且つ機械的に接続されている。これにより、第４接続パッドＰ４は、第２平行線路２２ｐ２の他端（＋Ｘ側）と第２電子スイッチ４２とを、常時電気的に接続している。

【0066】

ここで、図３に示す通り、接続パッドＰ３の一部をなす下側パッド３３ａの交差方向Ｙにおける寸法Ｄ１２は、接続パッドＰ３の一部をなす上側パッド２１ｄ２の交差方向Ｙにおける寸法Ｄ１１よりも大きい。また、接続パッドＰ４の一部をなす下側パッド３３ｂの交差方向Ｙにおける寸法Ｄ２２は、接続パッドＰ４の一部をなす上側パッド２２ｄの交差方向Ｙにおける寸法Ｄ２１よりも大きい。詳細は後述するが、これは高周波信号の損失を低減するために、下側パッド３３ａ，３３ｂに接続される第１電子スイッチ４１及び第２電子スイッチ４２のサイズを大きくしたことに伴うものである。

【0067】

コンデンサ６０は、例えば、図２に示す通り、上部電極が信号線路１０に接続され、下部電極が第３電子スイッチ４３を介して第１接地導体３１に接続される平行平板である。コンデンサ６０は、平行平板の対向面積に応じた静電容量Ｃａを有する。即ち、この静電容量Ｃａは、信号線路１０と第１接地導体３１との間に設けられる回路定数である。但し、コンデンサ６０は櫛歯型コンデンサであってもよい。

【0068】

第１電子スイッチ４１は、図１に示す通り、第３接続パッドＰ３の下側パッド３３ａと第２接地導体３２とを開閉自在に接続するトランジスタである。本実施形態における第１電子スイッチ４１は、図１に示す通り、例えばＭＯＳ型ＦＥＴであり、ドレイン端子が第３接続パッドＰ３の下側パッド３３ａに接続され、ソース端子が第２接地導体３２に接続され、またゲート端子がスイッチ制御部８０に接続されている。

【0069】

第１電子スイッチ４１は、スイッチ制御部８０からゲート端子に入力されるゲート信号に基づいて、ドレイン端子とソース端子との導通状態を開状態或いは閉状態に切り替える。即ち、第１電子スイッチ４１は、スイッチ制御部８０によって、第１平行線路２１ｐ１の他端（＋Ｘ側）と第２接地導体３２との間を導通状態又は遮断状態にする。

【0070】

第２電子スイッチ４２は、図１に示す通り、第４接続パッドＰ４の下側パッド３３ｂと第２接地導体３２とを開閉自在に接続するトランジスタである。本実施形態における第２電子スイッチ４２は、図１に示す通り、例えばＭＯＳ型ＦＥＴであり、ドレイン端子が第４接続パッドＰ４の下側パッド３３ｂに接続され、ソース端子が第２接地導体３２に接続され、またゲート端子がスイッチ制御部８０に接続されている。

【0071】

第２電子スイッチ４２は、スイッチ制御部８０からゲート端子に入力されるゲート信号に基づいて、ドレイン端子とソース端子との導通状態を開状態或いは閉状態に切り替える。即ち、第２電子スイッチ４２は、スイッチ制御部８０によって、第２平行線路２２ｐ２の他端（＋Ｘ側）と第２接地導体３２との間を導通状態又は遮断状態にする。

【0072】

図５は、本発明の第１実施形態によるデジタル移相回路における接続パッドと第１，第２電子スイッチとの接続関係を示す平面図である。図５に示す通り、第１電子スイッチ４１及び第２電子スイッチ４２は、例えば、平面視形状が矩形形状のＭＯＳ型ＦＥＴであり、ドレイン端子ＤＴ及びソース端子ＳＴを備える。尚、図５においては、ゲート端子の図示は省略している。

【0073】

上述した通り、第１電子スイッチ４１及び第２電子スイッチ４２は、高周波信号の損失を低減するためにサイズ（具体的には、ゲート幅Ｗ）を大きくしている。第１電子スイッチ４１及び第２電子スイッチ４２のサイズが大きくなると、図５に示す通り、ドレイン端子ＤＴ及びソース端子ＳＴのＹ方向における長さも長くなる。

【0074】

下側パッド３３ａの交差方向Ｙにおける寸法Ｄ１２（図３参照）が、上側パッド２１ｄ２の交差方向Ｙにおける寸法Ｄ１１と同程度であると、第１電子スイッチ４１は、ドレイン端子ＤＴの一部のみが下側パッド３３ａに接続されることとなる。同様に、下側パッド３３ｂの交差方向Ｙにおける寸法Ｄ２２（図３参照）が、上側パッド２２ｄの交差方向Ｙにおける寸法Ｄ２１と同程度であると、第２電子スイッチ４２は、ドレイン端子ＤＴの一部のみが下側パッド３３ｂに接続されることとなる。

【0075】

本実施形態では、下側パッド３３ａの交差方向Ｙにおける寸法Ｄ１２を、第１電子スイッチ４１のドレイン端子ＤＴのＹ方向における長さに合わせて長くしている。つまり、下側パッド３３ａの交差方向Ｙにおける寸法Ｄ１２を、上側パッド２１ｄ２の交差方向Ｙにおける寸法Ｄ１１よりも大きくしている。これにより、第１電子スイッチ４１のドレイン端子ＤＴの全体が下側パッド３３ａに接続されるようにしている。

【0076】

同様に、下側パッド３３ｂの交差方向Ｙにおける寸法Ｄ２２を、第２電子スイッチ４２のドレイン端子ＤＴのＹ方向における長さに合わせて長くしている。つまり、下側パッド３３ｂの交差方向Ｙにおける寸法Ｄ２２を、上側パッド２２ｄの交差方向Ｙにおける寸法Ｄ２１よりも大きくしている。これにより、第２電子スイッチ４２のドレイン端子ＤＴの全体が下側パッド３３ｂに接続されるようにしている。

【0077】

尚、第２接地導体３２の他方の短辺（－Ｙ側）は、下側パッド３３ａの他方の短辺（－Ｙ側）と交差方向Ｙにおいて略同一の位置にある。つまり、第２接地導体３２は、Ｙ方向において、下側パッド３３ｂの一方の短辺（＋Ｙ側）から下側パッド３３ａの他方の短辺（－Ｙ側）まで延在している。このため、図５に示す通り、第１電子スイッチ４１及び第２電子スイッチ４２のソース端子ＳＴも、全体が第２接地導体３２に接続されている。

【0078】

第３電子スイッチ４３は、図２に示す通り、コンデンサ６０の下部電極と第１接地導体３１とを開閉自在に接続するトランジスタである。第３電子スイッチ４３は、例えばＭＯＳ型ＦＥＴであり、ドレイン端子がコンデンサ６０の下部電極に接続され、ソース端子が第１接地導体３１に接続され、またゲート端子がスイッチ制御部８０に接続されている。

【0079】

ここで、第３電子スイッチ４３は、図２に示す通り、信号線路１０から奥側（＋Ｙ側）に離れた位置に配置されている。また、第１接地導体３１の一端（＋Ｙ側）は、交差方向Ｙにおいて、信号線路１０から遠ざかるように延びて第３電子スイッチ４３に接続されている。このような配置にするのは、特定の半導体製造工程において、コンデンサ６０の下部電極の接続には設計ルール上の制約があるためである。

【0080】

具体的には、コンデンサ６０の下部電極は、一旦、接続配線及びビアを介して上の配線層（例えば、信号線路１０が形成されている層）に接続し、その配線層からビアを介して下の配線層に接続しなければならないないという制約である。尚、図２においては、コンデンサ６０の下部電極と第３電子スイッチ４３との接続経路を簡略化して図示している。この制約のために、第３電子スイッチ４３を、コンデンサ６０が形成されている位置（例えば、図１に示す信号線路１０の入力端側（－Ｘ側））の近傍に配置することはできず、信号線路１０から奥側（＋Ｙ側）に離れた位置に配置しなければならない。第１接地導体３１は、このような位置に配置された第３電子スイッチ４３のソース端子に接続されるために、交差方向Ｙにおいて、信号線路１０から遠ざかるように延びている。

【0081】

第３電子スイッチ４３は、スイッチ制御部８０からゲート端子に入力されるゲート信号に基づいて、ドレイン端子とソース端子との導通状態を開状態或いは閉状態に切り替える。即ち、第３電子スイッチ４３は、スイッチ制御部８０によって、コンデンサ６０の下部電極と第１接地導体３１との間を導通状態又は遮断状態にする。

【0082】

ここで、第１電子スイッチ４１及び第２電子スイッチ４２のサイズ（ゲート幅）は、例えば、第３電子スイッチ４３のサイズ（ゲート幅）の２倍以上に設定される。尚、第１電子スイッチ４１及び第２電子スイッチ４２のサイズ（ゲート幅）は、第３電子スイッチ４３のサイズ（ゲート幅）の５倍以上であることが好ましい。

【0083】

詳細は後述するが、本実施形態では、高遅延モードにおける高周波信号の損失を格段に低減することができる。高遅延モードにおける高周波信号の損失と低遅延モードにおける高周波信号の損失との差は極力小さいことが望ましいため、高遅延モードにおける高周波信号の損失が低減されれば、低遅延モードにおける高周波信号の損失も低減させる必要がある。このため、第１電子スイッチ４１及び第２電子スイッチ４２のサイズを、第３電子スイッチ４３のサイズよりも大きくしている。

【0084】

尚、高遅延モードにおける高周波信号の損失と低遅延モードにおける高周波信号の損失との差を小さくするためには、１電子スイッチ４１及び第２電子スイッチ４２のサイズを、少なくとも第３電子スイッチ４３のサイズの２倍以上に設定する必要がある。また、第１電子スイッチ４１及び第２電子スイッチ４２のサイズを、第３電子スイッチ４３のサイズの５倍以上にすれば、高遅延モードにおける高周波信号の損失と低遅延モードにおける高周波信号の損失とを同程度にすることができる。

【0085】

第４電子スイッチ４４は、図２に示す通り、信号線路１０の入力端側（－Ｘ側）と第１接地導体３１とを開閉自在に接続するトランジスタである。この第４電子スイッチ４４は、上述した第１電子スイッチ４１、第２電子スイッチ４２、及び第３電子スイッチ４３と同様に、ＭＯＳ型ＦＥＴであり、ドレイン端子が信号線路１０の入力端側（－Ｘ側）に接続され、ソース端子が第１接地導体３１に接続され、またゲート端子がスイッチ制御部８０に接続されている。尚、第４電子スイッチ４４は、信号線路１０の入力端側（－Ｘ側）と第１接地導体３１との間ではなく、信号線路１０の出力端側（＋Ｘ側）と第２接地導体３２との間に設けてもよい。

【0086】

第４電子スイッチ４４は、スイッチ制御部８０からゲート端子に入力されるゲート信号に基づいて、ドレイン端子とソース端子との導通状態を開状態或いは閉状態に切り替える。即ち、第４電子スイッチ４４は、スイッチ制御部８０によって、信号線路１０の入力端側（－Ｘ側）と第１接地導体３１との間を導通状態又は遮断状態にする。

【0087】

スイッチ制御部８０は、上述した第１電子スイッチ４１、第２電子スイッチ４２、第３電子スイッチ４３、及び第４電子スイッチ４４を制御する制御回路である。スイッチ制御部８０は、４つの出力ポートを備えており、各出力ポートから第１電子スイッチ４１、第２電子スイッチ４２、第３電子スイッチ４３、及び第４電子スイッチ４４の各ゲート端子にゲート信号を個別に出力する。即ち、スイッチ制御部８０は、上記ゲート信号によって、第１電子スイッチ４１、第２電子スイッチ４２、第３電子スイッチ４３、及び第４電子スイッチ４４を開状態又は閉状態にする。

【0088】

次に、以上のように構成されたデジタル移相回路Ｂの作用について説明する。

【0089】

本実施形態におけるデジタル移相回路Ｂは、第１～第３電子スイッチ４１～４３の導通状態に応じて動作モードが切り替えられる。即ち、デジタル移相回路Ｂの動作モードには、スイッチ制御部８０によって第１電子スイッチ４１及び第２電子スイッチ４２が閉状態に設定され、第３電子スイッチ４３が開状態に設定される低遅延モードと、スイッチ制御部８０によって第１電子スイッチ４１及び第２電子スイッチ４２が開状態に設定され、第３電子スイッチ４３が閉状態に設定される高遅延モードと、がある。

【0090】

低遅延モードにおいて、スイッチ制御部８０は、第１電子スイッチ４１及び第２電子スイッチ４２を閉状態に設定し、第３電子スイッチ４３を開状態に設定する。即ち、低遅延モードでは、高周波信号が信号線路１０の入力端（左端）から出力端（右端）まで伝播するまでの第１伝搬遅延時間Ｔ_Lによって、出力端（右端）における位相が、高遅延モードにおける第２の位相θ_Hよりも小さな第１の位相θ_Lとなる。以下、低遅延モードについて更に詳しく説明する。

【0091】

第１電子スイッチ４１が閉状態に設定されることにより、第１平行線路２１ｐ１の他端（＋Ｘ側）は、第３接続パッドＰ３を介して、第２接地導体３２と接続される（図１参照）。一方、第１平行線路２１ｐ１の一端（－Ｘ側）は、第１接続パッドＰ１を介して、第１接地導体３１と常時接続されている（図１及び図２参照）。従って、第１平行線路２１ｐ１は、他端（＋Ｘ側）が第１電子スイッチ４１を介して第２接地導体３２に接続されることによって、一端（－Ｘ側）と他端（＋Ｘ側）との間に電流が流れ得る第１通電経路を形成する。

【0092】

また、第２電子スイッチ４２が閉状態に設定されることにより、第２平行線路２２ｐ２の他端（＋Ｘ側）は、第４接続パッドＰ４を介して、第２接地導体３２と接続される（図１参照）。一方、第２平行線路２２ｐ２の一端（－Ｘ側）は、第２接続パッドＰ２を介して、第１接地導体３１と常時接続されている（図１及び図２参照）。従って、第２平行線路２２ｐ２は、他端（＋Ｘ側）が第２電子スイッチ４２を介して第２接地導体３２に接続されることによって、一端（－Ｘ側）と他端（＋Ｘ側）との間に電流が流れ得る第２通電経路を形成する。

【0093】

そして、第１平行線路２１ｐ１及び第２平行線路２２ｐ２の両端接続状態において、信号線路１０に入力端から出力端に向けた信号電流が流れると、当該信号電流の伝播に起因して、第１平行線路２１ｐ１及び第２平行線路２２ｐ２にリターン電流が生じる。当該リターン電流は、第１平行線路２１ｐ１及び第２平行線路２２ｐ２を、他端（＋Ｘ側）から一端（－Ｘ側）に向かって流れる。

【0094】

即ち、第１通電経路を形成する第１平行線路２１ｐ１には、信号線路１０における信号電流の通電によって、信号電流の通電の向きとは逆向きの第１リターン電流が流れる。また、第２通電経路を形成する第２平行線路２２ｐ２には、信号線路１０における信号電流の通電によって、信号電流の通電の向きとは逆向き、つまり第１リターン電流と同じ向きの第２リターン電流が流れる。

【0095】

ここで、第１平行線路２１ｐ１に流れる第１リターン電流及び第２平行線路２２ｐ２に流れる第２リターン電流は、何れも、信号電流の通電の向きとは逆向きである。従って、第１リターン電流及び第２リターン電流は、信号線路１０と第１平行線路２１ｐ１との電磁気的な結合（相互誘導）及び信号線路１０と第２平行線路２２ｐ２との電磁気的な結合（相互誘導）に起因して、デジタル移相回路Ｂの全体のインダクタンスを減少させるように作用する。信号線路１０のインダクタンスをＬｓ_low、リターン経路（第１平行線路２１ｐ１及び第２平行線路２２ｐ２）のインダクタンスをＬｇ_low、信号線路１０とリターン経路との相互インダクタンスをＭ_lowとする。低遅延モードにおけるデジタル移相回路Ｂの全体のインダクタンスＬ_lowは、Ｌｓ_low＋Ｌｇ_low－Ｍ_lowとなる。

【0096】

また、信号線路１０は、上述した通り寄生容量としての静電容量Ｃ１を有している。低遅延モードでは、第３電子スイッチ４３が開状態に設定されるので、コンデンサ６０は、信号線路１０と第１接地導体３１との間に接続されていない。即ち、コンデンサ６０の静電容量Ｃａは、信号線路１０を伝播する高周波信号に影響を与えない。従って、信号線路１０を伝播する高周波信号には、（Ｌ_low×Ｃ１）^1/2に比例した第１伝搬遅延時間Ｔ_Lが作用する。

【0097】

そして、信号線路１０の出力端における高周波信号は、このような第１伝搬遅延時間Ｔ_Lに起因して、信号線路１０の入力端における高周波信号より位相が第１の位相θ_Lだけ遅れたものとなる。即ち、低遅延モードでは、第１リターン電流及び第２リターン電流に起因してデジタル移相回路Ｂの全体のインダクタンスがインダクタンスＬ_lowになることによって、伝搬遅延時間が減少する。

【0098】

一方、高遅延モードにおいて、スイッチ制御部８０は、第１電子スイッチ４１及び第２電子スイッチ４２を開状態に設定し、第３電子スイッチ４３を閉状態に設定する。尚、第４電子スイッチ４４は、開状態に設定される。即ち、高遅延モードでは、高周波信号が信号線路１０の入力端（左端）から出力端（右端）まで伝播するまでの第２伝搬遅延時間Ｔ_Hによって、出力端（右端）における位相が、低遅延モードにおける第１の位相θ_Lよりも大きな第２の位相θ_Hとなる。以下、高遅延モードについて更に詳しく説明する。

【0099】

上述した通り、高遅延モードでは、第１電子スイッチ４１及び第２電子スイッチ４２が開状態に設定される。よって、第１平行線路２１ｐ１には上述した第１導電経路が形成されず、また、第２平行線路２２ｐ２には上述した第２導電経路が形成されない。従って、第１平行線路２１ｐ１に流れる第１リターン電流は極めて小さくなり、また、第２平行線路２２ｐ２に流れる第２リターン電流は極めて小さくなる。

【0100】

これに対して、第１交差線路２２ｃ１の手前側（－Ｙ側）端部は、第２接続パッドＰ２を介して、第１接地導体３１と常時接続されている（図２参照）。また、第２交差線路２２ｃ２の一端（－Ｙ側）は、上述した通り、第２接地導体３２と常時接続されている。従って、ループ線路２２Ｌには、第２交差線路２２ｃ２の一端（－Ｙ側）と第１交差線路２２ｃ１の手前側（－Ｙ側）端部との間に電流が流れ得る第３通電経路が予め形成されている。このため、高遅延モードでは、信号線路１０における信号電流に起因して、第１ループ線路部２２Ｌ１における第２交差線路２２ｃ２の一端（－Ｙ側）から、ビア２３、第２ループ線路部２２Ｌ２、ビア２３を経由して第１ループ線路部２２Ｌ１における第１交差線路２２ｃ１の手前側（－Ｙ側）端部に向かう第３リターン電流が流れる。

【0101】

ここで、第３リターン電流が流れるループ線路２２Ｌは、信号線路１０とは反対側（＋Ｙ側）に凸となる線路である。従って、リターン経路（第３リターン電流が流れる経路）がループ線路を構成していない従来の構成と比較してリターン経路のインダクタンスを増大させることができる。これにより、デジタル移相回路Ｂの全体のインダクタンスを増加させることができる。信号線路１０のインダクタンスをＬｓ_high、リターン経路（ループ線路２２Ｌ）のインダクタンスをＬｇ_high、信号線路１０とリターン経路との相互インダクタンスをＭ_highとする。尚、Ｌｓ_high＝Ｌｓ_lowである。高遅延モードにおけるデジタル移相回路Ｂの全体のインダクタンスＬ_highは、Ｌｓ_high＋Ｌｇ_high－Ｍ_highとなる。ここで、明らかに、Ｌｇ_low＜Ｌｇ_high及びＭ_low＞Ｍ_highが成り立つから、Ｌ_high＞Ｌ_lowが成り立つ。

【0102】

尚、第３リターン電流がリターン経路のインダクタンスを増加させるように作用する原理は次のように説明できる。つまり、ループ線路２２Ｌの各部を流れる第３リターン電流がループ線路２２Ｌ内に発生させる磁界は、同一の向き（＋Ｚの向き）である。このため、これらの磁界は互いに強め合う。従って、第３リターン電流が流れる線路がループ線路を構成していない従来の構成と比較して、第３リターン電流が生じさせる磁界を大きくし、リターン経路のインダクタンスを増大させることができる。

【0103】

また、本実施形態において、ループ線路２２Ｌは、互いに異なる層に形成された第１ループ線路部２２Ｌ１と第２ループ線路部２２Ｌ２とがビア２３によって接続された三次元構造である（図４参照）。ビア２３自体がインダクタンスを有するため、ループ線路２２Ｌを上記の三次元構造とすることで、リターン経路のインダクタンスを更に増大させることができる。また、第２ループ線路部２２Ｌ２のビアパッドＶＰ２１，ＶＰ２２以外の部分（第３平行線路２２ｐ３及び第３交差線路２２ｃ３）は、幅がビアパッドＶＰ２１，ＶＰ２２の幅よりも小さい幅狭線路部とされている。これによっても、リターン経路のインダクタンスを増大させることができる。また、ループの高さ（即ち、第３平行線路２２ｐ３の交差方向Ｙにおける位置、並びに、第１交差線路２２ｃ１及び第２交差線路２２ｃ２）を調整することによっても、リターン経路のインダクタンスの値を大きく変化させることができる。

【0104】

一方、信号線路１０は寄生容量としての静電容量Ｃ１を有している。また、高遅延モードでは、第３電子スイッチ４３が閉状態に設定されるので、信号線路１０と第１接地導体３１との間には、コンデンサ６０が接続されている。即ち、信号線路１０は、コンデンサ６０の静電容量Ｃａと静電容量Ｃ１（寄生容量）とを合算した静電容量Ｃｂを有する。従って、信号線路１０を伝播する高周波信号には、伝送系のインダクタンスの増加と、合算した静電容量Ｃｂと、に係る第２伝搬遅延時間Ｔ_Hが作用する。

【0105】

そして、信号線路１０の出力端における高周波信号は、このような第２伝搬遅延時間Ｔ_Hに起因して、信号線路１０の入力端における高周波信号より位相が第２の位相θ_Hだけ遅れたものとなる。即ち、高遅延モードでは、第３リターン電流に起因して伝送系のインダクタンスが増大されることによって、伝搬遅延時間が増大する。

【0106】

ここで、高遅延モードでは、電子スイッチ４４を閉状態に設定することにより、信号線路１０の損失を意図的に増加させてもよい。この損失付与は、高遅延モードにおける高周波信号の損失を、低遅延モードにおける高周波信号の損失と同程度にしようとするためのものである。

【0107】

〈デジタル移相器〉
図６は、本発明の第１実施形態によるデジタル移相器の要部構成を示す平面図である。図６に示す通り、本実施形態のデジタル移相器Ａ１は、複数のデジタル移相回路Ｂ₁，Ｂ₂，Ｂ₃，…，Ｂ_n-1，Ｂ_nを長手方向Ｘに縦続接続したものである。尚、デジタル移相回路Ｂ₁，Ｂ₂，Ｂ₃，…，Ｂ_n-1，Ｂ_nの基本構成は、図１～図５を用いて説明したデジタル移相回路Ｂと同様である。

【0108】

デジタル移相器Ａ１は、デジタル移相回路Ｂ₁から入力された高周波信号をデジタル移相回路Ｂ_nから出力し、又は、デジタル移相回路Ｂ_nから入力された高周波信号をデジタル移相回路Ｂ₁から出力する。尚、以下では、デジタル移相回路Ｂ₁から入力された高周波信号をデジタル移相回路Ｂ_nから出力する場合を例に挙げて説明する。尚、見やすさのため、図６においては、第１電子スイッチ４１、第２電子スイッチ４２、及びスイッチ制御部８０の図示は省略している。

【0109】

図６に示す通り、デジタル移相器Ａ１は、第１線路２１が信号線路１０の他方側（－Ｙ側）にのみ位置し、第２線路２２が信号線路１０の一方側（＋Ｙ側）にのみ位置するように長手方向Ｘに縦続接続されている。つまり、デジタル移相器Ａ１は、信号線路１０の一方側（＋Ｙ側）にのみループ線路が配置された構成である。このような構成にするのは、デジタル移相器Ａ１の小型化を図るためである。

【0110】

本実施形態によるデジタル移相器Ａ１において、デジタル移相回路Ｂ₁～Ｂ_n-1は、右側（＋Ｘ側）に隣接するデジタル移相回路Ｂ₂～Ｂ_nに対し、一部が入り込むように接続されている。尚、実施形態によるデジタル移相器Ａ１において、デジタル移相回路Ｂ₂～Ｂ_nは、左側（－Ｘ側）に隣接するデジタル移相回路Ｂ₁～Ｂ_n-1に対し、一部が入り込むように接続されているということもできる。

【0111】

より具体的には、デジタル移相回路が隣り合う部分において、第１接地導体３１と第２接地導体３２とが共通化されており、第１交差線路２２ｃ１の一部と第２交差線路２２ｃ２の一部とが共通化されており、上側パッド２１ｄ１と上側パッド２５とが共通化されている。図６に示す例では、例えば、デジタル移相回路Ｂ₁の第２接地導体３２と、デジタル移相回路Ｂ₂の第１接地導体３１とが共通化されており、デジタル移相回路Ｂ₁の第２交差線路２２ｃ２の一部と、デジタル移相回路Ｂ₂の第１交差線路２２ｃ１の一部とが共通化されており、デジタル移相回路Ｂ₁の上側パッド２５と、デジタル移相回路Ｂ₂の上側パッド２１ｄ１とが共通化されている。

【0112】

このため、デジタル移相回路Ｂ₂の第１接地導体３１は、デジタル移相回路Ｂ₁の第２接地導体３２としても機能する。また、デジタル移相回路Ｂ₂の第１交差線路２２ｃ１の一部は、デジタル移相回路Ｂ₁の第２交差線路２２ｃ２の一部としても機能する。また、デジタル移相回路Ｂ₂の上側パッド２１ｄ１は、デジタル移相回路Ｂ₁の上側パッド２５としても機能する。

【0113】

ここで、第１交差線路２２ｃ１には屈曲部ＣＲ１が形成されており、第２平行線路２２ｐ２に近い側がクランク形状である。また、第２交差線路２２ｃ２には屈曲部ＣＲ２が形成されており、第２平行線路２２ｐ２に近い側がクランク形状である。このため、デジタル移相回路Ｂが隣り合う部分において、共通化された第１交差線路２２ｃ１及び第２交差線路２２ｃ２は、平面視において、第２平行線路２２ｐ２の一端（－Ｘ側）から、交差方向Ｙにおいて信号線路１０から遠ざかるように延び、屈曲部ＣＲ１において右側（＋Ｘ側）に折り曲がり、屈曲部ＣＲ２において左側（－Ｘ側）に折り曲がるＴ字形状となっている。

【0114】

このような接続を行うことで、隣り合うデジタル移相回路Ｂが互いに干渉し合うことで生ずる磁界の低下を軽減することができる。その結果、隣り合うデジタル移相回路Ｂの間における相互インダクタンスを小さくすることができる。

【0115】

このように、本実施形態のデジタル移相器Ａ１では、前述した通り、デジタル移相回路Ｂ₁～Ｂ_nの各々において、第３リターン電流が流れる線路が、信号線路１０とは反対側（＋Ｙ側）に凸となるループ線路２２Ｌを構成している。また、ループ線路２２Ｌは、ビア２３を介した三次元構造とされ、更には、ループ線路２２Ｌを構成する第２ループ線路部２２Ｌ２は、幅が他の部分よりも小さい幅狭線路部である第３平行線路２２ｐ３及び第３交差線路２２ｃ３を備える。このため、従来に比べて磁界の発生効率を格段に高めることができる。また、本実施形態のデジタル移相器Ａ１では、上述の通り、隣り合うデジタル移相回路Ｂ間における相互インダクタンスを小さくすることができる。これにより、本実施形態のデジタル移相器Ａ１は、信号線路１０の一方側（＋Ｙ側）にのみループ線路が配置された構成であっても、必要な移相量を確保することができる。

【0116】

また、本実施形態のデジタル移相器Ａ１では、例えば、デジタル移相回路Ｂ₁を除き、隣接するデジタル移相回路が高遅延モードに設定された場合に、第３リターン電流が第２接続パッドＰ２を介さない経路を流れる。例えば、デジタル移相回路Ｂ₁～Ｂ₃が高遅延モードに設定されたとすると、第３リターン電流は、デジタル移相回路Ｂ₂，Ｂ₃の第２接続パッドＰ２及び第１接地導体３１（第２接地導体３２）等のロスの大きい障害物を介することなく、図中の経路ＰＴを流れる。このため、本実施形態のデジタル移相器Ａ１は、高遅延モードにおいて、高周波信号の損失を格段に低減することができる。

【0117】

このように、本実施形態のデジタル移相器Ａ１は、高遅延モードにおいて、高周波信号の損失を格段に低減することができる。その結果、低遅延モードにおける第１リターン電流及び第２リターン電流の電流経路に配置されている第１電子スイッチ４１及び第２電子スイッチ４２の大きさを大きくすることができる。なぜならば、高遅延モードにおける高周波信号の損失と低遅延モードにおける高周波信号の損失との差は極力小さいことが望ましいため、高遅延モードにおける高周波信号の損失が低減されれば、低遅延モードにおける高周波信号の損失も低減させる必要があるからである。このように、本実施形態のデジタル移相器Ａ１は、全体として高周波信号の損失を低減することができる。

【0118】

以上の通り、本実施形態のデジタル移相器Ａ１は、縦続接続された複数のデジタル移相回路Ｂ₁～Ｂ_nを有する移相器である。複数のデジタル移相回路Ｂ₁～Ｂ_nはそれぞれ、信号線路１０、第１線路２１、第２線路２２、第１接地導体３１、第２接地導体３２、第１電子スイッチ４１、及び第２電子スイッチ４２を備える。第１線路２１は、信号線路１０と平行に延びる第１平行線路２１ｐ１を含む。第２線路２２は、信号線路１０と平行に延びる第２平行線路２２ｐ２と、平面視において第２平行線路２２ｐ２の一方の端部から第２平行線路２２ｐ２の他方の端部付近まで延び、信号線路１０の長手方向と交差する交差方向において信号線路１０から遠ざかる方向に凸状となるループ線路２２Ｌと、を含む。

【0119】

また、複数のデジタル移相回路Ｂ₁～Ｂ_nはそれぞれ、第１接地導体３１と第２接地導体３２と第１電子スイッチ４１と第２電子スイッチ４２とを備える。第１接地導体３１は、第１平行線路２１ｐ１の一方の端部及び第２平行線路２２ｐ２の一方の端部に電気的に接続されており、第２接地導体３２は、第２線路２２の一方の端部に接続されている。第１電子スイッチ４１は、第１平行線路２１ｐ１の他方の端部と第２接地導体３２との間に設けられており、第２電子スイッチ４２は、第２平行線路２２ｐ２の他方の端部と第２接地導体３２との間に設けられている。

【0120】

また、複数のデジタル移相回路Ｂ₁～Ｂ_nのそれぞれにおいては、第１平行線路２１ｐ１と第２平行線路２２ｐ２との間に信号線路１０が位置する。ループ線路２２Ｌは、信号線路１０、第１平行線路２１ｐ１、及び第２平行線路２２ｐ２が形成された第１層に形成された第１ループ線路部２２Ｌ１と、ビア２３を介して第１層とは異なる第２層に形成された第２ループ線路部２２Ｌ２と、を含む。

【0121】

本実施形態のデジタル移相器Ａ１においては、デジタル移相回路が隣り合う部分において、第１接地導体３１と第２接地導体３２とが共通化されている。また、デジタル移相回路が隣り合う部分において、第２交差線路２２ｃ２は、隣り合うデジタル移相回路における第１交差線路２２ｃ１に接続されている。以上の構成により、従来よりも小型で所望の移相特性を実現することができる。

【0122】

〔第２実施形態〕
〈デジタル移相回路〉
図７は、本発明の第２実施形態によるデジタル移相回路の基本構成を示す平面図である。尚、図７においては、図１に示す構成と同様の構成については同一の符号を付してある。図７に示す通り、本実施形態によるデジタル移相回路Ｂ′は、図１に示すデジタル移相回路Ｂと概ね同様の構成であるが、ループ線路２２Ｌの構成が異なる。具体的に、ループ線路２２Ｌは、奥側（＋Ｙ側）に凸状であって、Ｘ方向に関して線対称の形状とされている。尚、ループ線路２２Ｌは、Ｘ方向に関して厳密に線対称の形状である必要は必ずしもなく、形状が多少異なっていてもよい。つまり、ループ線路２２Ｌは、Ｘ方向に関してほぼ線対称の形状（或いは、概ね線対称の形状）であってもよい。

【0123】

図８は、本発明の第２実施形態によるデジタル移相回路におけるループ線路の一部を示す斜視図である。図７，図８に示す通り、ループ線路２２Ｌは、Ｘ方向に関して線対称の形状とされた第１ループ線路部２２Ｌ１と、Ｘ方向に関して線対称の形状とされた第２ループ線路部２２Ｌ２と、を含む。

【0124】

第１ループ線路部２２Ｌ１の第１交差線路２２ｃ１は、第１実施形態における第１交差線路２２ｃ１と同様に、屈曲部ＣＲ１が形成された帯状導体である。但し、本実施形態における第１交差線路２２ｃ１は、屈曲部ＣＲ１が、第１接地導体３１の奥側の外縁（第３平行線路２２ｐ３側の外縁）よりも奥側（＋Ｙ側）に設けられている。また、本実施形態における第１交差線路２２ｃ１は、一定の幅である。

【0125】

第１交差線路２２ｃ１の奥側の端部（＋Ｙ側）は、ビア２３が接続されるビアパッドＶＰ１１とされている（図８参照）。ビアパッドＶＰ１１は、平面視において、長辺が交差方向Ｙに延び、短辺が長手方向Ｘに延びる長方形状である。ビアパッドＶＰ１１は、複数のビア２３を介して第２ループ線路部２２Ｌ２の一端におけるビアパッドＶＰ２１（詳細は後述する）と電気的に接続されている。

【0126】

第１ループ線路部２２Ｌ１の第２交差線路２２ｃ２は、Ｘ方向に関して第１交差線路２２ｃ１と線対称の形状の帯状導体である。このため、第２交差線路２２ｃ２は、屈曲部ＣＲ２が、第１接地導体３１の奥側の外縁（第３平行線路２２ｐ３側の外縁）よりも奥側（＋Ｙ側）に設けられている。また、第２交差線路２２ｃ２は、一定の幅である。

【0127】

第２交差線路２２ｃ２の奥側の端部（＋Ｙ側）は、ビア２３が接続されるビアパッドＶＰ１２とされている（図８参照）。ビアパッドＶＰ１２は、平面視において、長辺が交差方向Ｙに延び、短辺が長手方向Ｘに延びる長方形状である。ビアパッドＶＰ１２は、複数のビア２３を介して第２ループ線路部２２Ｌ２の他端におけるビアパッドＶＰ２２（詳細は後述する）と電気的に接続されている。

【0128】

第２ループ線路部２２Ｌ２は、第３平行線路２２ｐ３、第４交差線路２２ｃ４、及び第５交差線路２２ｃ５を有し、一端がビアパッドＶＰ２１とされ、他端がビアパッドＶＰ２２とされた帯状導体である。第３平行線路２２ｐ３は、一定の幅、一定の厚さ、及び所定の長さを有する導体である。本実施形態における第３平行線路２２ｐ３は、平面視において、第１交差線路２２ｃ１の奥側における端部の左側の側縁（－Ｘ側）から第２交差線路２２ｃ２の奥側における端部の右側の側縁（＋Ｘ側）まで延びている。

【0129】

第４交差線路２２ｃ４は、第３平行線路２２ｐ３の一端（－Ｘ側）から、交差方向Ｙにおいて信号線路１０に近づくように延び、手前側（－Ｙ側）の端部がビアパッドＶＰ２１（図８参照）とされた直線状の帯状導体である。第５交差線路２２ｃ５は、第３平行線路２２ｐ３の他端（＋Ｘ側）から、交差方向Ｙにおいて信号線路１０に近づくように延び、手前側（－Ｙ側）の端部がビアパッドＶＰ２２（図８参照）とされた直線状の帯状導体である。尚、第３平行線路２２ｐ３は、第４交差線路２２ｃ４及び第５交差線路２２ｃ５よりも幅が狭く、第４交差線路２２ｃ４及び第５交差線路２２ｃ５は、長さが同じである。第３平行線路２２ｐ３の幅が、第４交差線路２２ｃ４及び第５交差線路２２ｃ５の幅よりも狭いのは、第１実施形態と同様に、リターン経路のインダクタンスを増大させるためである。

【0130】

ビアパッドＶＰ２１は、平面視において、長辺が交差方向Ｙに延び、短辺が長手方向Ｘに延びる長方形状である。ビアパッドＶＰ２１は、上下方向ＺにおいてビアパッドＶＰ１１と重なるように配置されている。ビアパッドＶＰ２１と、ビアパッドＶＰ１１とは、複数のビア２３によって電気的接続されている。ビアパッドＶＰ２２は、平面視において、長辺が交差方向Ｙに延び、短辺が長手方向Ｘに延びる長方形状である。ビアパッドＶＰ２２は、上下方向ＺにおいてビアパッドＶＰ１２と重なるように配置されている。ビアパッドＶＰ２２と、ビアパッドＶＰ１２とは、複数のビア２３によって電気的接続されている。

【0131】

ビアパッドＶＰ１１，ＶＰ１２，ＶＰ２１，ＶＰ２２において、ビア２３は、ビアパッドＶＰ１１，ＶＰ１２，ＶＰ２１，ＶＰ２２の長辺に沿ってそれぞれ配列されている。具体的に、ビア２３は、ビアパッドＶＰ１１，ＶＰ２１及びビアパッドＶＰ１２，ＶＰ２２において、交差方向Ｙに沿うように配列されている。つまり、第２ループ線路部２２Ｌ２の両端におけるビア２３は、配列方向が互いに平行になるように配列されている。

【0132】

本実施形態では、図７，図８に示す通り、ビアパッドＶＰ１１とビアパッドＶＰ１２とを、いわばＵ字形状の第２ループ線路部２２Ｌ２で接続するようにしている。また、３平行線路２２ｐ３の幅が、第４交差線路２２ｃ４及び第５交差線路２２ｃ５の幅よりも狭い。これにより、リターン経路のインダクタンスを増大させることができ、従来よりも小型で所望の移相特性を実現することができる。

【0133】

デジタル移相回路Ｂ′のループ線路２２Ｌ以外の構成は、第１実施形態のデジタル移相回路Ｂと同様である。また、デジタル移相回路Ｂ′の作用は、基本的には、デジタル移相回路Ｂと同様である。このため、デジタル移相回路Ｂ′のループ線路２２Ｌ以外の構成、及びデジタル移相回路Ｂ′の作用の説明は省略する。

【0134】

〈デジタル移相器〉
図９は、本発明の第２実施形態によるデジタル移相器の要部構成を示す平面図である。図９に示す通り、本実施形態のデジタル移相器Ａ２は、複数のデジタル移相回路Ｂ₁，Ｂ₂，Ｂ₃，…，Ｂ_n-1，Ｂ_nを長手方向Ｘに縦続接続したものである。尚、デジタル移相回路Ｂ₁，Ｂ₂，Ｂ₃，…，Ｂ_n-1，Ｂ_nの基本構成は、図７，図８を用いて説明したデジタル移相回路Ｂ′と同様である。尚、図９においては、図６と同様に、第１電子スイッチ４１、第２電子スイッチ４２、及びスイッチ制御部８０の図示は省略している。

【0135】

図９に示すデジタル移相器Ａ２は、図６に示すデジタル移相器Ａ１と同様に、デジタル移相回路Ｂ₁～Ｂ_nの各々において、第３リターン電流が流れる線路が、信号線路１０とは反対側（＋Ｙ側）に凸となるループ線路２２Ｌを構成している。また、ループ線路２２Ｌは、ビア２３を介した三次元構造とされている。このため、従来に比べて磁界の発生効率を格段に高めることができる。これにより、本実施形態のデジタル移相器Ａ２は、図６に示すデジタル移相器Ａ１と同様に、信号線路１０の一方側（＋Ｙ側）にのみループ線路が配置された構成であっても、必要な移相量を確保することができる。

【0136】

また、図９に示すデジタル移相器Ａ２は、図６に示すデジタル移相器Ａ１とは、デジタル移相回路Ｂ₁，Ｂ₂，Ｂ₃，…，Ｂ_n-1，Ｂ_nの各々に設けられたループ線路２２Ｌが異なるのみで、ループ線路２２Ｌ以外の構成は、図６に示すデジタル移相器Ａ１と同様である。このため、本実施形態のデジタル移相器Ａ２においても、例えば、デジタル移相回路Ｂ₁を除き、隣接するデジタル移相回路が高遅延モードに設定された場合に、第３リターン電流が第２接続パッドＰ２を介さない経路を流れる。例えば、デジタル移相回路Ｂ₁～Ｂ₃が高遅延モードに設定された場合には、図中の経路ＰＴを流れる。このため、本実施形態のデジタル移相器Ａ２は、図６に示すデジタル移相器Ａ１と同様に、高遅延モードにおいて、高周波信号の損失を格段に低減することができる。

【0137】

その結果、本実施形態のデジタル移相器Ａ２においても、低遅延モードにおける第１リターン電流及び第２リターン電流の電流経路に配置されている第１電子スイッチ４１及び第２電子スイッチ４２の大きさを大きくすることができる。なぜならば、高遅延モードにおける高周波信号の損失と低遅延モードにおける高周波信号の損失との差は極力小さいことが望ましいため、高遅延モードにおける高周波信号の損失が低減されれば、低遅延モードにおける高周波信号の損失も低減させる必要があるからである。このように、本実施形態のデジタル移相器Ａ２も、全体として高周波信号の損失を低減することができる。

【0138】

以上の通り、本実施形態のデジタル移相器Ａ２は、図６に示すデジタル移相器Ａ１とは、デジタル移相回路Ｂ₁，Ｂ₂，Ｂ₃，…，Ｂ_n-1，Ｂ_nの各々に設けられたループ線路２２Ｌが異なるのみで、ループ線路２２Ｌ以外の構成は、図６に示すデジタル移相器Ａ１と同様である。このため、本実施形態のデジタル移相器Ａ２においても、従来よりも小型で所望の移相特性を実現することができる。

【0139】

〈変形例〉
図１０～図１２は、本発明の第２実施形態によるデジタル移相器の変形例を示す平面図である。図１０～図１２に示すデジタル移相器Ａ２１～Ａ２３は何れも、デジタル移相回路Ｂ₁，Ｂ₂，Ｂ₃，…，Ｂ_n-1，Ｂ_nの各々におけるループ線路２２Ｌの構成を変えたものである。

【0140】

図１０に示すデジタル移相器Ａ２１は、デジタル移相回路Ｂ₁，Ｂ₂，Ｂ₃，…，Ｂ_n-1，Ｂ_nの各々におけるループ線路２２Ｌの第２ループ線路部２２Ｌ２が、ビアパッドＶＰ２１、ビアパッドＶＰ２２、及び直線配線２２ｗ１（幅狭線路部）を有する。本変形例に係るデジタル移相器Ａ２１は、図６に示すデジタル移相器Ａ１よりも移相量を小さくしたものである。

【0141】

直線配線２２ｗ１は、長手方向Ｘに延び、ビアパッドＶＰ２１とビアパッドＶＰ２２とを接続する直線状の配線である。直線配線２２ｗ１は、一定の幅、一定の厚さ、及び所定の長さを有する導体である。但し、直線配線２２ｗ１の幅は、ビアパッドＶＰ２１，ＶＰ２２の幅、又は、第１ループ線路部２２Ｌ１の第１交差線路２２ｃ１及び第２交差線路２２ｃ２よりも小さい。

【0142】

図１０に示す例において、直線配線２２ｗ１は、ビアパッドＶＰ２１，ＶＰ２２の交差方向Ｙにおける中央部において、ビアパッドＶＰ２１の右端縁（＋Ｘ側）と、ビアパッドＶＰ２２の左端縁（－Ｘ側）とを接続している。尚、ビアパッドＶＰ２１，ＶＰ２２の奥側の端部（＋Ｙ側）において、直線配線２２ｗ１が、ビアパッドＶＰ２１の右端縁（＋Ｘ側）と、ビアパッドＶＰ２２の左端縁（－Ｘ側）とを接続する構成にすることもできる。このような構成にすることで、図１０に示す構成のデジタル移相器Ａ２１よりも移相量を大きくすることができる。

【0143】

図１１に示すデジタル移相器Ａ２２は、デジタル移相回路Ｂ₁，Ｂ₂，Ｂ₃，…，Ｂ_n-1，Ｂ_nの各々におけるループ線路２２Ｌの第２ループ線路部２２Ｌ２が、ビアパッドＶＰ２１、ビアパッドＶＰ２２、及びループ配線２２ｗ２（幅狭線路部）を有する。本変形例に係るデジタル移相器Ａ２２は、図６に示すデジタル移相器Ａ１よりも移相量を大きくしたものである。

【0144】

図１１に例示するループ配線２２ｗ２は、４つの直線部（第１直線部、第２直線部、第３直線部、第４直線部）からなる。第１直線部は、ビアパッドＶＰ２２の奥側の端部から奥側（＋Ｙ側）に延びる。第２直線部は、第１直線部の一方の端部（＋Ｙ側）から左側（－Ｘ側）に延びる。第３直線部は、第２直線部の一方の端部（－Ｘ側）から手前側（－Ｙ側）に延びる。第４直線部は、第３直線部の一方の端部（－Ｙ側）から右側（＋Ｘ側）に延び、ビアパッドＶＰ２１の奥側（＋Ｙ側）における左端縁（－Ｘ側）に接続される。但し、ループ配線２２ｗ２の幅は、ビアパッドＶＰ２１，ＶＰ２２の幅、又は、第１ループ線路部２２Ｌ１の第１交差線路２２ｃ１及び第２交差線路２２ｃ２よりも小さい。

【0145】

図１２に示すデジタル移相器Ａ２３は、デジタル移相回路Ｂ₁，Ｂ₂，Ｂ₃，…，Ｂ_n-1，Ｂ_nの各々におけるループ線路２２Ｌの第２ループ線路部２２Ｌ２を、信号線路１０側に凸となるようにしたものである。本変形例に係るデジタル移相器Ａ２２は、交差方向における寸法を、図６に示すデジタル移相器Ａ１より小さくしたものである。

【0146】

図１２に示す通り、本変形例では、第１ループ線路部２２Ｌ１に含まれる第１交差線路２２ｃ１のビアパッドＶＰ１１となる部分と、第２交差線路２２ｃ２のビアパッドＶＰ１２となる部分とが手前側（－Ｙ側）に延びるようにされている。本変形例の第２ループ線路部２２Ｌ２は、ここまでの実施形態などで述べた第２ループ線路部２２Ｌを平面視で１８０度回転した状態にされ（または、長手方向Ｘに延伸する直線を軸とした線対象となり）、ビアパッドＶＰ２１が、上下方向ＺにおいてビアパッドＶＰ１２と重なるように配置され、ビアパッドＶＰ２２が、上下方向ＺにおいてビアパッドＶＰ１１と重なるように配置されている。

【0147】

以上、本発明の実施形態によるデジタル移相回路及びデジタル移相器について説明したが、本発明は上記実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上述した実施形態では、ループ線路２２Ｌを構成する第２ループ線路部２２Ｌ２が、第１ループ線路部２２Ｌ１よりも外層（＋Ｚ側の層）に形成されているデジタル移相回路（以下、「ＵＰ－ＤＯＷＮ型のデジタル移相回路」という）を例に挙げて説明した。しかしながら、第２ループ線路部２２Ｌ２が、第１ループ線路部２２Ｌ１よりも内層（－Ｚ側の層）に形成されているデジタル移相回路（以下、「ＤＯＷＮ－ＵＰ型のデジタル移相回路」という）てもよい。

【0148】

一般的に、多層構造の半導体では、表面よりも内層に行くほど配線の厚みが小さくなるように形成される。このため、ＤＯＷＮ－ＵＰ型のデジタル移相回路では、第２ループ線路部２２Ｌ２の厚みを、第１ループ線路部２２Ｌ１の厚みよりも小さくすることができる。これにより、伝送系のインダクタンスが大きくなり、伝搬遅延時間を増大させることができる。尚、第２ループ線路部２２Ｌ２の厚みに加えて、第２ループ線路部２２Ｌ２の一部の幅を他の部分よりも小さくし、第２ループ線路部２２Ｌ２に幅狭線路部を設けてもよい。これにより、伝送系のインダクタンスを更に大きくすることができるとともに、振幅の移相依存性を緩和することができる。

【0149】

図１３は、ループ線路の他の構成例を示す断面図である。尚、図１３は、ループ線路２２Ｌの第２ループ線路部２２Ｌ２が、第１ループ線路部２２Ｌ１よりも内層（－Ｚ側の層）に形成されている場合における図１中のＸＩＩＩ－ＸＩＩＩ線に沿う断面矢視図である。図１３に示す通り、ループ線路２２Ｌの第１ループ線路部２２Ｌ１が形成された層（第１層）と、第２ループ線路部２２Ｌ２が形成された層（第２層）との間に、ビアパッドＶＰ３１が形成された少なくとも１つの層（第３層）が設けられている。このようなループ線路を有するデジタル移相回路は、「ＤＯＷＮ－ＤＯＷＮ－ＵＰ－ＵＰ型のデジタル移相回路」ということができる。

【0150】

第１ループ線路部２２Ｌ１のビアパッドＶＰ１１、ビアパッドＶＰ３１、及び第２ループ線路部２２Ｌ２のビアパッドＶＰ２１は、上下方向Ｚにおいて重なるように配置されている。第１ループ線路部２２Ｌ１のビアパッドＶＰ１１とビアパッドＶＰ３１とは複数のビア２３によって電気的に接続されている。ビアパッドＶＰ３１と第２ループ線路部２２Ｌ２のビアパッドＶＰ２１とは、複数のビア２３によって電気的に接続されている。

【0151】

つまり、図１３に示すループ線路２２Ｌは、第１ループ線路部２２Ｌ１と第２ループ線路部２２Ｌ２とが、ビアパッドＶＰ３１の上方に位置する複数のビア２３と、ビアパッドＶＰ３１の下方に位置する複数のビア２３とを介して接続された構成である。このような構成のループ線路２２Ｌは、２つ分のビア（ビアパッドＶＰ３１の上方及び下方それぞれに位置するビア２３）のインダクタンスが得られるため、上述した第１，第２実施形態よりも高いインダクタンスを実現することができる。尚、図１３に示す構成の場合においても、第２ループ線路部２２Ｌ２の厚みに加えて、第２ループ線路部２２Ｌ２の一部の幅を他の部分よりも小さくし、第２ループ線路部２２Ｌ２に幅狭線路部を設けてもよい。

【0152】

また、上述した第１，第２実施形態によるデジタル移相器Ａ１，Ａ２において、ＵＰ－ＤＯＷＮ型のデジタル移相回路と、ＤＯＷＮ－ＵＰ型のデジタル移相回路とが混在していてもよい。更には、ＤＯＷＮ－ＤＯＷＮ－ＵＰ－ＵＰ型のデジタル移相回路が混在していてもよい。

【0153】

また、上述した第１，第２実施形態によるデジタル移相器Ａ１，Ａ２は、交差方向Ｙにおける第２平行線路２２ｐ２の中心線と第３平行線路２２ｐ３の中心線との間の距離Ｄ１（図１，図７参照）が、デジタル移相回路Ｂ₁～Ｂ_nで全て同じであった。しかしながら、少なくとも１つのデジタル移相回路における上記の距離Ｄ１が、他のデジタル移相回路における上記の距離Ｄ１と異なっていてもよい。また、上記の距離Ｄ１は、２種類に制限される訳ではなく、３種類以上であってもよい。

【符号の説明】

【0154】

１０…信号線路、２１…第１線路、２１ｄ２…上側パッド、２１ｐ１…第１平行線路、２２…第２線路、２２ｄ…上側パッド、２２Ｌ…ループ線路、２２Ｌ１…第１ループ線路部、２２Ｌ２…第２ループ線路部、２３…ビア、２２ｗ１…直線配線、２２ｗ２…ループ配線、３１…第１接地導体、３２…第２接地導体、３３ａ，３３ｂ…下側パッド、４１…第１電子スイッチ、４２…第２電子スイッチ、４３…第３電子スイッチ、４４…第４電子スイッチ、５０…接続導体、６０…コンデンサ、Ａ１，Ａ２，Ａ２１～Ａ２３…デジタル移相器、Ｂ，Ｂ′,Ｂ₁～Ｂ_n…デジタル移相回路、ＶＰ２１，ＶＰ２２…ビアパッド、Ｙ…交差方向

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【手続補正書】

【提出日】2023-08-23

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

信号線路と、
前記信号線路と平行に延びる第１平行線路を含む第１線路と、
前記信号線路と平行に延びる第２平行線路と、平面視において前記第２平行線路の一方の端部から前記第２平行線路の他方の端部付近まで延び、前記信号線路の長手方向と交差する交差方向において前記信号線路から遠ざかる方向に凸状となるループ線路と、を含む第２線路と、
前記第１平行線路の一方の端部及び前記第２平行線路の一方の端部に電気的に接続された第１接地導体と、
前記第２線路の一方の端部に接続された第２接地導体と、
前記第１平行線路の他方の端部と前記第２接地導体との間に設けられた第１電子スイッチと、
前記第２平行線路の他方の端部と前記第２接地導体との間に設けられた第２電子スイッチと、を備え、
前記第１平行線路と前記第２平行線路との間に前記信号線路が位置し、
前記ループ線路は、前記信号線路、前記第１平行線路、及び前記第２平行線路が形成された第１層に形成された第１ループ線路部と、ビアを介して前記第１ループ線路部と電気的に接続され、前記第１層とは異なる第２層に形成された第２ループ線路部と、を含み、
前記第１ループ線路部及び前記第２ループ線路部は、１つのループを構成し、平面視において端部のみが重なるように配置されており、前記端部が前記ビアを介して電気的に接続されている、
デジタル移相回路。

【請求項2】

前記第２ループ線路部は、一部が他の部分の幅よりも小さい幅狭線路部とされている、請求項１記載のデジタル移相回路。

【請求項3】

前記第２ループ線路部は、前記第１ループ線路部よりも厚みが小さい、請求項１記載のデジタル移相回路。

【請求項4】

前記第２ループ線路部が形成された前記第２層は、前記第１ループ線路部が形成された前記第１層よりも内層である、請求項３記載のデジタル移相回路。

【請求項5】

前記第２ループ線路部の両端は、前記ビアが接続されるビアパッドとされており、
前記ビアパッドの各々には、複数のビアが接続される、
請求項１記載のデジタル移相回路。

【請求項6】

前記第２ループ線路部の両端における前記ビアは、配列方向が互いに平行になるように又は互いに直交するように配列されている、請求項５記載のデジタル移相回路。

【請求項7】

前記第２ループ線路部の前記ビアパッド以外の部分は、幅が前記ビアパッドの幅よりも小さい幅狭線路部とされている、請求項６記載のデジタル移相回路。

【請求項8】

平面視の方向において、前記第１ループ線路部と前記第２ループ線路部との間にビアパッドが形成され、
前記第１ループ線路部と前記第２ループ線路部とは、前記ビアパッドを介して電気的に接続されている、
請求項１記載のデジタル移相回路。

【請求項9】

前記信号線路の一方の端部に接続されたコンデンサと、
前記コンデンサと前記第１接地導体との間に設けられた第３電子スイッチと、
を更に備え、
前記第１接地導体の一方の端部は、前記交差方向において前記信号線路から遠ざかるように延びて前記第３電子スイッチに接続されている、
請求項１記載のデジタル移相回路。

【請求項10】

前記第１電子スイッチ、前記第２電子スイッチ、及び前記第３電子スイッチは、電界効果トランジスタであり、
前記第１電子スイッチ及び前記第２電子スイッチをなす電界効果トランジスタのサイズは、前記第３電子スイッチをなす電界効果トランジスタのサイズの２倍以上である、
請求項９記載のデジタル移相回路。

【請求項11】

前記第１平行線路の他方の端部に設けられた第１上側パッドと、
前記第２平行線路の他方の端部に設けられた第２上側パッドと、
を更に備え、
前記第１上側パッドの前記交差方向における寸法の最大値は、前記第１平行線路の幅よりも大きく、
前記第２上側パッドの前記交差方向における寸法の最大値は、前記第２平行線路の幅よりも大きい、
請求項１記載のデジタル移相回路。

【請求項12】

ビアを介して前記第１上側パッドに接続されるとともに、前記第１電子スイッチが接続される第１下側パッドと、
ビアを介して前記第２上側パッドに接続されるとともに、前記第２電子スイッチが接続される第２下側パッドと、
を更に備え、
前記第１下側パッドの前記交差方向における寸法の最大値は、前記第１上側パッドの前記交差方向における寸法の最大値よりも大きく、
前記第２下側パッドの前記交差方向における寸法の最大値は、前記第２上側パッドの前記交差方向における寸法の最大値よりも大きい、
請求項１１記載のデジタル移相回路。

【請求項13】

前記信号線路の一方の端部と前記第１接地導体との間に設けられた第４電子スイッチを更に備える請求項１記載のデジタル移相回路。

【請求項14】

複数のデジタル移相回路が縦続接続されたデジタル移相器であって、
前記デジタル移相回路の各々は、請求項１から請求項１３の何れか一項に記載のデジタル移相回路であり、
前記デジタル移相回路が隣り合う部分において、前記第１接地導体と前記第２接地導体とが共通化されている、
デジタル移相器。