(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024017588
(43)【公開日】2024-02-08
(54)【発明の名称】差動増幅回路
(51)【国際特許分類】
H03F 3/45 20060101AFI20240201BHJP
H03F 1/34 20060101ALI20240201BHJP
H04B 3/04 20060101ALI20240201BHJP
H04L 25/02 20060101ALI20240201BHJP
H04L 25/03 20060101ALI20240201BHJP
【ＦＩ】
H03F3/45 109
H03F1/34
H04B3/04 C
H04L25/02 V
H04L25/03 C
H04L25/02 R
【審査請求】未請求
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2022120327
(22)【出願日】2022-07-28
(71)【出願人】
【識別番号】302062931
【氏名又は名称】ルネサスエレクトロニクス株式会社
(74)【代理人】
【識別番号】110002066
【氏名又は名称】弁理士法人筒井国際特許事務所
(72)【発明者】
【氏名】森越 信之
【テーマコード（参考）】
5J500
5K029
5K046
【Ｆターム（参考）】
5J500AA01
5J500AA12
5J500AC63
5J500AF14
5J500AF15
5J500AF17
5J500AH10
5J500AH17
5J500AH25
5J500AH26
5J500AH29
5J500AH32
5J500AK02
5J500AK05
5J500AK06
5J500AK09
5J500AK17
5J500AK42
5J500AK47
5J500AM08
5J500AM13
5J500AM21
5J500AS13
5J500AT01
5J500AT03
5J500AT06
5J500DN01
5J500DN14
5J500DN24
5J500DN25
5J500DN27
5J500DP01
5J500ND02
5J500NM02
5J500NN05
5J500NN12
5K029DD24
5K029HH05
5K046AA01
5K046EE59
(57)【要約】
【課題】伝送速度が数１０Ｇｂｐｓ以上の高周波数を含む広帯域において伝送線路の損失を安定的に補償することが可能な２個の零点を有するＣＴＬＥの機能を有する差動増幅回路を提供する。
【解決手段】１段目に第１の差動増幅回路と、２段目にコモンモードフィードバック回路を有する第２の差動増幅回路と、第１の差動増幅回路の差動出力と第２の差動増幅回路の差動入力との間の差動信号にコモンモードフィードバック回路の差動出力の大きさに応じてフィードバックを掛ける帰還差動回路と、を備える差動増幅回路であって、帰還差動回路の差動入力には、コモンモードフィードバック回路の差動出力を、グランドとの間に形成されるフィルタ回路を経由して入力する帰還経路が設けられ、コモンモードフィードバック回路は、第２の差動増幅回路の差動出力を分圧し、コモンモード信号を抽出する分圧抵抗を備え、分圧抵抗はフィルタ回路を構成する抵抗としても機能する。
【選択図】図７
【解決手段】１段目に第１の差動増幅回路と、２段目にコモンモードフィードバック回路を有する第２の差動増幅回路と、第１の差動増幅回路の差動出力と第２の差動増幅回路の差動入力との間の差動信号にコモンモードフィードバック回路の差動出力の大きさに応じてフィードバックを掛ける帰還差動回路と、を備える差動増幅回路であって、帰還差動回路の差動入力には、コモンモードフィードバック回路の差動出力を、グランドとの間に形成されるフィルタ回路を経由して入力する帰還経路が設けられ、コモンモードフィードバック回路は、第２の差動増幅回路の差動出力を分圧し、コモンモード信号を抽出する分圧抵抗を備え、分圧抵抗はフィルタ回路を構成する抵抗としても機能する。
【選択図】図７
【特許請求の範囲】
【請求項1】
１段目に第１の差動増幅回路と、
２段目にコモンモードフィードバック回路を有する第２の差動増幅回路と、
前記第１の差動増幅回路の差動出力と前記第２の差動増幅回路の差動入力との間の差動信号に前記コモンモードフィードバック回路の差動出力の大きさに応じてフィードバックを掛ける帰還差動回路と、を備える差動増幅回路であって、
前記帰還差動回路の差動入力には、前記コモンモードフィードバック回路の差動出力を、グランドとの間に形成されるフィルタ回路を経由して入力する帰還経路が設けられ、
前記コモンモードフィードバック回路は、前記第２の差動増幅回路の差動出力を分圧し、コモンモード信号を抽出する分圧抵抗を備え、前記分圧抵抗は前記フィルタ回路を構成する抵抗としても機能する差動増幅回路。
２段目にコモンモードフィードバック回路を有する第２の差動増幅回路と、
前記第１の差動増幅回路の差動出力と前記第２の差動増幅回路の差動入力との間の差動信号に前記コモンモードフィードバック回路の差動出力の大きさに応じてフィードバックを掛ける帰還差動回路と、を備える差動増幅回路であって、
前記帰還差動回路の差動入力には、前記コモンモードフィードバック回路の差動出力を、グランドとの間に形成されるフィルタ回路を経由して入力する帰還経路が設けられ、
前記コモンモードフィードバック回路は、前記第２の差動増幅回路の差動出力を分圧し、コモンモード信号を抽出する分圧抵抗を備え、前記分圧抵抗は前記フィルタ回路を構成する抵抗としても機能する差動増幅回路。
【請求項2】
前記フィルタ回路は前記グランドとの間に形成されるコンデンサを有するローパスフィルタとして機能し、
前記分圧抵抗の抵抗値を２分割する端子を前記コモンモード信号を抽出するコモンモード信号抽出端子とし、前記コモンモード信号抽出端子と前記分圧抵抗の一端との抵抗値を２分割する端子、及び、前記コモンモード信号抽出端子と前記分圧抵抗の他端との抵抗値を２分割する端子を、前記コモンモードフィードバック回路の差動出力を出力する２つの端子とする請求項１に記載の差動増幅回路。
前記分圧抵抗の抵抗値を２分割する端子を前記コモンモード信号を抽出するコモンモード信号抽出端子とし、前記コモンモード信号抽出端子と前記分圧抵抗の一端との抵抗値を２分割する端子、及び、前記コモンモード信号抽出端子と前記分圧抵抗の他端との抵抗値を２分割する端子を、前記コモンモードフィードバック回路の差動出力を出力する２つの端子とする請求項１に記載の差動増幅回路。
【請求項3】
前記フィルタ回路は前記グランドとの間に形成されるコンデンサを有するローパスフィルタとして機能し、
前記分圧抵抗の抵抗値を２分割する端子を前記コモンモード信号を抽出するコモンモード信号抽出端子とし、前記コモンモード信号抽出端子と前記分圧抵抗の一端との間の第１端子であって、前記コモンモード信号抽出端子までの抵抗値と前記分圧抵抗の一端までの抵抗値との比と、
前記コモンモード信号抽出端子と前記分圧抵抗の他端との間の第２端子であって、前記コモンモード信号抽出端子までの抵抗値と前記分圧抵抗の他端までの抵抗値との比とが等しくなるように設定される、前記第１端子及び前記第２端子を前記コモンモードフィードバック回路の差動出力を出力する２つの端子とする請求項１に記載の差動増幅回路。
前記分圧抵抗の抵抗値を２分割する端子を前記コモンモード信号を抽出するコモンモード信号抽出端子とし、前記コモンモード信号抽出端子と前記分圧抵抗の一端との間の第１端子であって、前記コモンモード信号抽出端子までの抵抗値と前記分圧抵抗の一端までの抵抗値との比と、
前記コモンモード信号抽出端子と前記分圧抵抗の他端との間の第２端子であって、前記コモンモード信号抽出端子までの抵抗値と前記分圧抵抗の他端までの抵抗値との比とが等しくなるように設定される、前記第１端子及び前記第２端子を前記コモンモードフィードバック回路の差動出力を出力する２つの端子とする請求項１に記載の差動増幅回路。
【請求項4】
前記第１端子と前記コンデンサとの間に直列に第１の可変抵抗を設け、前記第２端子と前記コンデンサとの間に直列に第２の可変抵抗を設け、前記第１の可変抵抗及び前記第２の可変抵抗の抵抗値を変化させて、前記フィルタ回路の時定数の調整を可能にする請求項３に記載の差動増幅回路。
【請求項5】
前記第２の差動増幅回路の差動出力に対してゲイン調整回路を設け、前記ゲイン調整回路のゲイン調整に対応して、前記帰還差動回路のバイアス電流の調整を可能にする請求項１に記載の差動増幅回路。
【請求項6】
前記フィルタ回路は、前記第２の差動増幅回路の差動出力の間に形成されるコンデンサを有するローパスフィルタとして機能する請求項１に記載の差動増幅回路。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、差動増幅回路に関し、特に、高速インターフェース向けの受信回路に対して有効な技術に関する。
【背景技術】
【0002】
近年、通信装置や情報処理装置の高速化が進み、プリント回路基板上に、伝送速度が数１０Ｇｂｐｓ（Ｇｉｇａ ｂｉｔ ｐｅｒ ｓｅｃｏｎｄ）のシリアル伝送形式の高速電気信号が実装されるようになった。高速電気信号は、プリント回路基板上の伝送線路を通過する際に、伝送線路損失やランダム雑音等の影響により高速電気信号の高周波成分に歪みが生じるため、アイ・ダイアグラム（Ｅｙｅ Ｄｉａｇｒａｍ）特性が劣化する。なお、Ｅｙｅ Ｄｉａｇｒａｍ特性とは、伝送特性の代表的な評価指標であり、信号を一定期間サンプリングして重ね合わせ表示したものである（横軸：時間、縦軸：振幅）。測定者は、中央のＥｙｅが大きく開いている程、ジッタによる劣化が少なく高品質な伝送と判断することができる。また、Ｅｙｅ Ｄｉａｇｒａｍ特性をアイパターンと称する場合もある。
【0003】
この信号劣化の要因の中で、伝送線路損失等の要因は、送受信ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の内部回路に補正回路を実装することで対処することが可能である。
【0004】
これまで、伝送速度の上限が数Ｇｂｐｓの場合は、補正回路として送信ＩＣにＥｍｐｈａｓｉｓ回路を実装し、受信ＩＣに１個の零点を有するＣＴＬＥ（Ｃｏｎｔｉｎｕｏｕｓ Ｔｉｍｅ Ｌｉｎｅａｒ Ｅｑｕａｌｉｚｅｒ：連続時間線形等化器）の機能を有する差動増幅回路を一段実装することで、Ｅｙｅ Ｄｉａｇｒａｍ特性を良好な状態にすることができた。
【0005】
しかし、伝送速度が数１０Ｇｂｐｓ以上の高周波数で損失が大きくなる伝送線路を補正するには、ＣＴＬＥの機能を有する差動増幅回路が複数段必要であるが、ＣＴＬＥの個数に対応して消費電力が大きくなる。また、ＣＴＬＥの周波数特性が緩やかであるために、ＣＴＬＥの機能を有する差動増幅回路を複数段使用すると、低周波数において補正が過剰になる。
【0006】
そこで、次世代の高速な通信速度に対応するには、ピークゲインが大きく、急峻な周波数特性を有する２個の零点を有するＣＴＬＥの機能を有する差動増幅回路が必須となっている。
【0007】
例えば、特許文献１には、電流モードドライバにおいて、通信速度がより高速になる場合に、電流モードドライバに用いられるコンポーネント間の接続速度及び信号品質を向上させるために、連続時間線形等化器を内蔵する電流モードドライバが開示されている。また、連続時間線形等化器のフィルタ回路の零点を複数設けることが開示されている。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開２０１６－１５８２３８号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
上述したような動作の工夫にもかかわらず、２個の零点を有するＣＴＬＥの技術では、同相発振が発生する可能性が高くなるという課題が存在している。
【0010】
本開示は、このようなことに鑑みてなされたものである。その目的の１つは、消費電力を増やさずに、伝送速度が数１０Ｇｂｐｓ以上の高周波数を含む広帯域において伝送線路の損失を安定的に補償することが可能なＣＴＬＥの機能を含む差動増幅回路を提供することにある。その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【0011】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。代表的な２個の零点を有するＣＴＬＥの機能を有する差動増幅回路は、１段目に第１の差動増幅回路と、２段目にコモンモードフィードバック回路を有する第２の差動増幅回路と、第１の差動増幅回路の差動出力と第２の差動増幅回路の差動入力との間の差動信号にコモンモードフィードバック回路の差動出力の大きさに応じてフィードバックを掛ける帰還差動回路と、を備える差動増幅回路であって、帰還差動回路の差動入力には、コモンモードフィードバック回路の差動出力を、グランドとの間に形成されるフィルタ回路を経由して入力する帰還経路が設けられ、コモンモードフィードバック回路は、第２の差動増幅回路の差動出力を分圧し、コモンモード信号を抽出する分圧抵抗を備え、分圧抵抗はフィルタ回路を構成する抵抗としても機能する。
【発明の効果】
【0012】
一実施形態によれば、消費電力を増やさずに、伝送速度が数１０Ｇｂｐｓ以上の高周波数を含む広帯域において伝送線路の損失を安定的に補償することが可能な２個の零点を有するＣＴＬＥの機能を有する差動増幅回路を提供可能になる。
【図面の簡単な説明】
【0013】
【図1】（Ａ）は、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）－Ｅｘｐｒｅｓｓの実装形態の一例を示す斜視図である。（Ｂ）は、（Ａ）の実装形態の伝送線路の損失周波数特性の一例を示すグラフである。（Ｃ）は、（Ｂ）の低周波数領域における受信端のアイパターンの一例を示す測定図である。（Ｄ）は、（Ｂ）の高周波数領域における受信端のアイパターンの一例を示す測定図である。
【図2】（Ａ）は、受信端における波形歪みを補正する波形等価が適切に実行される原理及びその場合のアイパターンの一例を示す図である。（Ｂ）は、受信端における波形歪みを補正する波形等価が足りない場合の原理及びその場合のアイパターンの一例を示す図である。（Ｃ）は、受信端における波形歪みを補正する波形等価が過剰な場合の原理及びその場合のアイパターンの一例を示す図である。
【図4】（Ａ）は、図３（Ａ）の図において、伝送線路に流れる電気信号が高周波数帯に移動した場合の模式図であるが、外観構成は図３（Ａ）と同一である。（Ｂ）は、（Ａ）の構成において、Ｒｘ１の１つの零点を有するＣＴＬＥの周波数特性だけでは、高周波数帯域においえ波形等価が足りないことを示すグラフである。（Ｃ）は、（Ａ）の構成において、１つの零点を有するＣＴＬＥの機能を持つ受信回路を直列に４段接続した一例を示す模式図である。（Ｄ）は、（Ｃ）の構成において、低周波数帯域で波形等価が過剰になることを示すグラフである。
【発明を実施するための形態】
【0014】
以下の実施形態においては便宜上その必要があるときは、複数のセクションまたは実施形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【0015】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【0016】
また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。
【0017】
以下、本開示の実施形態を図面に基づいて詳細に説明する。なお、実施形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。さらに、図面の寸法比率は説明の都合上誇張されており、実際の比率と異なる場合がある。
【0018】
（ＣＴＬＥによる伝送線路の損失を補償する動作の原理説明）
図１（Ａ）は、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）－Ｅｘｐｒｅｓｓ拡張スロットである拡張スロットＰＣＩｅ１を有するＰＣＢ基板ＰＣＢ１において、ＰＣＢ基板に実装された論理回路モジュールＩＣ１と、拡張カードＢ２に実装された論理回路モジュールＩＣ２とを簡易的に示した斜視図である。なお、ＰＣＩ－Ｅｘｐｒｅｓｓはシリアル転送方式の拡張インターフェースの接続規格であり、ＰＣＩｅと称する場合もある。
図１（Ａ）は、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）－Ｅｘｐｒｅｓｓ拡張スロットである拡張スロットＰＣＩｅ１を有するＰＣＢ基板ＰＣＢ１において、ＰＣＢ基板に実装された論理回路モジュールＩＣ１と、拡張カードＢ２に実装された論理回路モジュールＩＣ２とを簡易的に示した斜視図である。なお、ＰＣＩ－Ｅｘｐｒｅｓｓはシリアル転送方式の拡張インターフェースの接続規格であり、ＰＣＩｅと称する場合もある。
【0019】
論理回路モジュールＩＣ１と論理回路モジュールＩＣ２との間は高速電気信号が伝送される伝送線路ＴＬ１が存在する。論理回路モジュールＩＣ１と論理回路モジュールＩＣ２との間は双方向に電気信号が伝送される。本原理説明では、論理回路モジュールＩＣ１の出力端子の１つであるポイントＰ１から出力された電気信号が論理回路モジュールＩＣ２の入力端子の１つであるポイントＰ２において受信される場合を検討する。
【0020】
図１（Ｂ）は、伝送線路ＴＬ１の周波数に対する伝送線路損失の一例を示したグラフである。伝送線路損失はデシベルを単位として表示しているが、高周波数になるほど、伝送線路ＴＬ１の伝送線路損失が大きくなることが分かる。
【0021】
図１（Ｃ）は、伝送線路ＴＬ１の受信端であるポイントＰ２における、ＰＣＩｅの第一世代（Ｇｅｎ１）を使用した電気信号のアイパターンを示す。中央のアイが４００ｐｓ開いているので、２．５ＧＴ／Ｓ（Ｔｒａｎｓｆｅｒ ｐｅｒ ｓｅｃｏｎｄ）に対して、ジッタによる劣化が少なく高品質な伝送であることが分かる。
【0022】
図１（Ｄ）は、伝送線路ＴＬ１の受信端であるポイントＰ２における、ＰＣＩｅの第四世代（Ｇｅｎ４）を使用した電気信号のアイパターンを示す。中央のアイが開いていないので、１６ＧＴ／Ｓの伝送速度に対して、ジッタによる劣化が大きく低品質であり、電気信号を解読できない伝送であることが分かる。
【0023】
【0024】
図２（Ａ）は、等化器による周波数特性の補正が適切に実施された場合の一例を示す模式図である。図２（Ａ）の伝送線路周波数特性Ｄ１は、高周波数領域において、損失が大きくなっている。また、図２（Ａ）の等化器のゲイン周波数特性Ｅ１は、高周波数領域において、伝送線路の損失に対応してゲインが大きくなっている。したがって、補正後の周波数特性Ｃ１はフラットに近い特性となり、アイパターンＡ１の中央部に大きな開口が生じるので、伝送される電気信号の情報を適切に伝送することが可能になる。
【0025】
図２（Ｂ）は、等化器による周波数特性の補正が不足する場合の一例を示す模式図である。図２（Ｂ）の伝送線路周波数特性Ｄ２は、伝送線路周波数特性Ｄ１と同様に高周波数領域において、損失が大きくなっている。また、図２（Ｂ）の等化器のゲイン周波数特性Ｅ２は、高周波数領域において、伝送線路の損失に対応するゲインが不足している。その結果、補正後の周波数特性Ｃ２は高周波数領域において損失が発生する特性となり、アイパターンＡ２の中央部に小さな開口しか生じないので、ジッタの影響によって伝送される電気信号の情報を適切に伝送するためのマージンが十分に確保することが困難になる。
【0026】
図２（Ｃ）は、等化器による周波数特性の補正が過剰になる場合の一例を示す模式図である。図２（Ｃ）の伝送線路周波数特性Ｄ３は、伝送線路周波数特性Ｄ１と同様に高周波数領域において、損失が大きくなっている。また、図２（Ｃ）の等化器のゲイン周波数特性Ｅ３は、高周波数領域において、伝送線路の損失に対応するゲインが過剰となっている。その結果、補正後の周波数特性Ｃ３は高周波数領域においてゲインが発生する特性となり、アイパターンＡ３の中央部の開口が綺麗に開かないので、ジッタの影響によって伝送される電気信号の情報を適切に伝送するためのマージンが十分に確保することが困難になる。
【0027】
上述した図２（Ａ）、図２（Ｂ）、図２（Ｃ）から分かるように、等化器のゲイン周波数特性による補正量が不足しても、又は、補正量が過剰になっても、アイパターンの中央部の開口が適切に開かないので、波形ひずみを適切に補正することができない。
【0028】
【0029】
図３（Ｂ）は、ゲイン周波数特性Ｅ１を有する等化器の一例として示した、１つの零点を有するＣＴＬＥの機能を有する差動増幅回路の回路図である。図３（Ａ）のＴｘ１の差動出力から伝送線路ＴＬ２を介した差動信号が、ＩＮ＿Ｐ及びＩＮ＿Ｎとして差動増幅回路に入力される。また、コンデンサＣ１（容量値Ｃａ）及び抵抗Ｒ１（抵抗値Ｒａ）によって零点が演算され、周波数補正が実行される。周波数補正された差動出力がＯＵＴ＿Ｎ及びＯＵＴ＿Ｐから出力され、図３（Ａ）のアイパターンＡ１が形成される。
【0030】
【0031】
図４（Ｂ）は、図３（Ａ）の回路構成において、電気信号が十ギガヘルツ近辺まで高周波数化した場合に注目したゲイン周波数特性を示すグラフである。伝送線路の損失は、十ギガヘルツ近辺において大幅に増加するが、１つの零点を有するＣＴＬＥが一段の場合には、十ギガヘルツ近辺における損失を補償するゲインが得られない。したがって、図２（Ｂ）において説明したように、十ギガヘルツ近辺における電気信号のアイパターンは適切な波形にはならない。
【0032】
図４（Ｃ）は、図４（Ｂ）において説明した十ギガヘルツ近辺における伝送線路の損失を補償するために、１つの零点を有するＣＴＬＥを複数（一例として図４（Ｃ）ではＣＴＬＥを四段直列に）接続した場合の回路構成を模式的に示した図である。この回路構成によれば、十ギガヘルツ近辺における伝送線路の損失を補償することが可能になる。
【0033】
図４（Ｄ）は、図４（Ｃ）の回路構成において、電気信号が十ギガヘルツ近辺まで高周波数化した場合に注目したゲイン周波数特性を示すグラフである。伝送線路の周波数特性に四段のＣＴＬＥの周波数特性を加えた補償後の周波数特性の十ギガヘルツ近辺のゲインは０デシベル近辺に収まり、適切なゲインを確保できている。しかし、１つの零点を有するＣＴＬＥが一段の場合の周波数特性を示す曲線が緩やに凸形状になるために、周波数が数ギガヘルツ近辺の低周波数帯域において、ゲインが大きくなり、補正が過剰になってしまう。すなわち、図２（Ｃ）において説明したように、数ギガヘルツ近辺における電気信号のアイパターンが適切な波形にはならない。また、ＣＴＬＥを四段使用することによって、消費電力が大きくなってしまう。
【0034】
図５Ａは、図４（Ｃ）の回路構成における、数ギガヘルツ近辺の低周波数帯域においてゲインの補正が過剰に大きくなり、消費電力が増大するという課題を改良するための２つの零点を有するＣＴＬＥの機能を有する差動増幅回路の構成例を示す図である。２つの零点を有するＣＴＬＥは、急峻で高いゲインを取りやすいので、数十ギガヘルツ（次世代通信速度）の電気信号の伝送線路損失を適切に補償し、消費電力を増大させないことが可能になる。式（１）は、図５Ａに示される２つの零点を有するＣＴＬＥの回路の伝達関数を示す。１つの零点は前述したように、コンデンサＣ１及び抵抗Ｒ１によって演算される。もう１つの零点は、差動出力であるＯＵＴ＿Ｐ及びＯＵＴ＿Ｎの帰還経路にあるコンデンサＣ２、Ｃ３、及び、抵抗Ｒ２、Ｒ３によって演算される。なお、コンデンサＣ２の容量値とコンデンサＣ３の容量値は同一の容量値Ｃｂであることが好ましい。また、抵抗Ｒ２の抵抗値と抵抗Ｒ３の抵抗値は同一の抵抗値Ｒｂであることが好ましい。さらに、コンデンサＣ１の容量値Ｃｂと、コンデンサＣ２及びＣ３の容量値Ｃｂとは異なることが好ましい。さらに、抵抗Ｒ１の抵抗値Ｒａと、抵抗Ｒ２及びＲ３の抵抗値Ｒｂとは異なることが好ましい。
【0035】
図５Ｂは、図５Ａの２つの零点を有するＣＴＬＥの周波数特性、伝送線路の損失の周波数特性、図５Ａの２つの零点を有するＣＴＬＥの周波数特性と伝送線路の損失の周波数特性を加えた周波数特性を示す。また、図５Ｂは、比較のために、図３Ｂの１つの零点を有するＣＴＬＥを四段直列に接続した周波数特性、図３Ｂの１つの零点を有するＣＴＬＥを四段直列に接続した周波数特性と伝送線路の損失の周波数特性を加えた周波数特性を示す。２つの零点を有するＣＴＬＥの周波数特性と伝送線路の損失の周波数特性を加えた周波数特性は、低周波数領域でゲインが過剰にならず、目標とする高周波数の電気信号を適切に補正できることが示されている。しかしながら、図５Ａの２つの零点を有するＣＴＬＥは、同相発振を発生しやすいという課題がある。次に、同相発振を発生しやすいという課題について、図６を用いて説明する。
【0036】
図６は、図５Ａに示される２つの零点を有するＣＴＬＥの同相発振について説明するための図であり、回路構成は、図５ＡのＣＴＬＥと同一である。図６のＣＴＬＥの機能を有する差動増幅回路４０は、第１の差動増幅回路１０、帰還差動回路２０、第２の差動増幅回路３０、抵抗Ｒ２、Ｒ３、及び、コンデンサＣ２、Ｃ３を含む帰還経路を含む。
【0037】
第１の差動増幅回路１０から出力される差動信号（ＭＩＤ＿Ｐ－ＭＩＤ＿Ｎ）が増幅されて、差動増幅回路４０から差動信号（ＯＵＴ＿Ｐ－ＯＵＴ＿Ｎ）が出力される。増幅された信号ＯＵＴ＿Ｐ、及び、信号ＯＵＴ＿Ｎは、トランジスタＭＮ１、トランジスタＭＮ２、トランジスタＭＮ３を含む帰還差動回路２０に帰還されるので、帰還差動回路２０の入力ダイナミックレンジを大きく確保する必要がある。
【0038】
帰還差動回路２０の入力ダイナミックレンジは図６の式（２）で表される。式（２）で示されるように、入力ダイナミックレンジを大きくするには、Iｔａｉｌを大きく、チャンネル幅Ｗ（トランジスタＭＮ１）とチャンネル幅Ｗ（トランジスタＭＮ２）を小さくする必要がある。しかし、式（２）を大きな値とすると、式（３）で示されるトランジスタＭＮ１、及び、トランジスタＭＮ２のＶｇｓが大きくなる。図６の帰還差動回路２０のＶｇｓが大きくなると、トランジスタＭＮ３のＶｄｓが小さくなることが分かる。したがって、トランジスタＭＮ３は飽和領域から非飽和領域へと動作領域が変化してしまうために、トランジスタＭＮ３のドレイン側からみた抵抗値ｒｄ（ＭＮ３）が大きく低下してしまう。その結果、式（４）で示される差動増幅回路４０の同相ゲインが大きくなり、２つの零点を有するＣＴＬＥの機能を有する差動増幅回路４０が同相発振を発生する可能性が非常に高くなるという課題がある。
【0039】
（実施形態１）
図７は本実施形態１に係る２つの零点を有するＣＴＬＥの機能を有する差動増幅回路１０００＿１の回路構成を示した回路図である。図７の差動増幅回路１０００＿１は、第１の差動増幅回路１００、帰還差動回路２００＿１、第２の差動増幅回路３００＿１、並びに、抵抗Ｒ１１～Ｒ１４、及び、コンデンサＣ１１、Ｃ１２を含む帰還経路を含む。また、第２の差動増幅回路３００＿１は、コモンモードフィードバック回路３１０＿１を含む。コモンモードフィードバック回路３１０＿１は、第２の零点に影響を与えずに、トランジスタＭＮ１、トランジスタＭＮ２、トランジスタＭＮ３を含む帰還差動回路２００＿１への帰還信号の振幅レベルを低減する。具体的には、コモンモードフィードバック回路３１０＿１のバイアス点の電圧を変更させずに、帰還信号の振幅レベルを半減している。バイアス点の電圧は（（ＯＵＴ＿Ｐ＋ＯＵＴ＿Ｎ）／２）になるべきであるが、抵抗Ｒ１１～Ｒ１４を直列接続し、抵抗Ｒ１１～Ｒ１４の中点からバイアス点の電圧を引き出すことで、バイアス点の電圧は（（ＯＵＴ＿Ｐ＋ＯＵＴ＿Ｎ）／２）になる。また、帰還信号ＯＵＴ＿Ｐ＿１は出力信号ＯＵＴ＿Ｐの半分になり、帰還信号ＯＵＴ＿Ｎ＿１は出力信号ＯＵＴ＿Ｎの半分になり、帰還差動回路２００＿１のダイナミックレンジを大きくする課題が解消されるので、同相発振を起こす確率を低減することが可能になる。また、第２の零点は、式（６）から演算することが可能である。すなわち、図６における抵抗Ｒ２及び抵抗Ｒ３の代わりに、抵抗Ｒ１１～Ｒ１４が第２の零点を形成する機能を有している。コモンモードフィードバック回路３１０＿１は、コモンモード信号を取り出す分圧抵抗である抵抗Ｒ１１～Ｒ１４を含み、抵抗Ｒ１１～Ｒ１４は第２の零点を形成するＲＣフィルタの抵抗成分として機能する。
図７は本実施形態１に係る２つの零点を有するＣＴＬＥの機能を有する差動増幅回路１０００＿１の回路構成を示した回路図である。図７の差動増幅回路１０００＿１は、第１の差動増幅回路１００、帰還差動回路２００＿１、第２の差動増幅回路３００＿１、並びに、抵抗Ｒ１１～Ｒ１４、及び、コンデンサＣ１１、Ｃ１２を含む帰還経路を含む。また、第２の差動増幅回路３００＿１は、コモンモードフィードバック回路３１０＿１を含む。コモンモードフィードバック回路３１０＿１は、第２の零点に影響を与えずに、トランジスタＭＮ１、トランジスタＭＮ２、トランジスタＭＮ３を含む帰還差動回路２００＿１への帰還信号の振幅レベルを低減する。具体的には、コモンモードフィードバック回路３１０＿１のバイアス点の電圧を変更させずに、帰還信号の振幅レベルを半減している。バイアス点の電圧は（（ＯＵＴ＿Ｐ＋ＯＵＴ＿Ｎ）／２）になるべきであるが、抵抗Ｒ１１～Ｒ１４を直列接続し、抵抗Ｒ１１～Ｒ１４の中点からバイアス点の電圧を引き出すことで、バイアス点の電圧は（（ＯＵＴ＿Ｐ＋ＯＵＴ＿Ｎ）／２）になる。また、帰還信号ＯＵＴ＿Ｐ＿１は出力信号ＯＵＴ＿Ｐの半分になり、帰還信号ＯＵＴ＿Ｎ＿１は出力信号ＯＵＴ＿Ｎの半分になり、帰還差動回路２００＿１のダイナミックレンジを大きくする課題が解消されるので、同相発振を起こす確率を低減することが可能になる。また、第２の零点は、式（６）から演算することが可能である。すなわち、図６における抵抗Ｒ２及び抵抗Ｒ３の代わりに、抵抗Ｒ１１～Ｒ１４が第２の零点を形成する機能を有している。コモンモードフィードバック回路３１０＿１は、コモンモード信号を取り出す分圧抵抗である抵抗Ｒ１１～Ｒ１４を含み、抵抗Ｒ１１～Ｒ１４は第２の零点を形成するＲＣフィルタの抵抗成分として機能する。
【0040】
上述したように、帰還量を半分にしたために、帰還差動回路２００＿１のゲインを維持するためには、図７の式（５）のｇｍを２倍にする必要がある。そのためには、ＩｔａｉｌとＷ（トランジスタＭＮ１及びＭＮ２）を２倍にする必要があるが、式（２）に示すように、ＩｔａｉｌとＷ（トランジスタＭＮ１及びＭＮ２）を２倍にしても帰還差動回路２００＿１のダイナミックレンジ（式（２））において、ＩｔａｉｌとＷ（トランジスタＭＮ１及びＭＮ２）は相殺されるので、帰還差動回路２００＿１のダイナミックレンジには影響がない。さらに、コモンモードフィードバック回路３１０＿１からコモンモード信号を取り出す分圧抵抗である抵抗Ｒ１１～Ｒ１４の各抵抗値を２Ｒｂとすることによって、帰還経路に抵抗Ｒ２及びＲ３を配置した図６のＣＴＬＥに対して、第２の零点（式（６））に対する影響も発生しない。
【0041】
差動増幅回路１０００＿１の構成を回路図に沿って説明すると以下のようになる。２つの零点を有するＣＴＬＥの機能を有する差動増幅回路１０００＿１は、１段目に第１の差動増幅回路１００と、２段目にコモンモードフィードバック回路３１０＿１を有する第２の差動増幅回路３００＿１とを備える。また、差動増幅回路１０００＿１は、第１の差動増幅回路１００の差動出力と第２の差動増幅回路３００＿１の差動入力との間の差動信号（ＭＩＤ＿Ｎ及びＭＩＤ＿Ｐ）にコモンモードフィードバック回路３１０＿１の差動出力（ＯＵＴ＿Ｐ＿１及びＯＵＴ＿Ｎ＿１）の大きさに応じてフィードバックを掛ける帰還差動回路２００＿１を備える。帰還差動回路２００＿１の差動入力には、コモンモードフィードバック回路３１０＿１の差動出力（ＯＵＴ＿Ｐ＿１及びＯＵＴ＿Ｎ＿１）を、グランドとの間に形成されるフィルタ回路（Ｒ１１～Ｒ１４及びＣ１１、Ｃ１２）を経由して入力する帰還経路が設けられる。コモンモードフィードバック回路３１０＿１は、第２の差動増幅回路の差動出力を分圧し、コモンモード信号（コモンモードフィードバック回路３１０＿１のオペアンプのＲｅｆと一対となる入力信号）を抽出する分圧抵抗（Ｒ１１～Ｒ１４）を備え、分圧抵抗（Ｒ１１～Ｒ１４）はフィルタ回路を構成する抵抗としても機能する。
【0042】
さらに、差動増幅回路１０００＿１の構成を回路図に沿って説明すると以下のようになる。フィルタ回路はグランド（ＧＮＤ）との間に形成されるコンデンサ（Ｃ１１及びＣ１２）を有するローパスフィルタとして機能する。分圧抵抗（Ｒ１１～Ｒ１４）の抵抗値を２分割する端子（Ｒ１２とＲ１３との接続点）をコモンモード信号を抽出するコモンモード信号抽出端子とし、コモンモード信号抽出端子と分圧抵抗の一端との抵抗値を２分割する端子（Ｒ１３とＲ１４との接続点、又は、Ｒ１１とＲ１２との接続点）及び、コモンモード信号抽出端子と分圧抵抗の他端との抵抗値を２分割する端子（Ｒ１１とＲ１２との接続点、又は、Ｒ１３とＲ１４との接続点）を、コモンモードフィードバック回路の差動出力（（ＯＵＴ＿Ｐ＿１及びＯＵＴ＿Ｎ＿１））を出力する２つの端子とする。
【0043】
上述した実施形態１に係る差動増幅回路によれば、多段接続する必要がないので、消費電力を増やさずに、伝送速度が数１０Ｇｂｐｓ以上の高周波数を含む広帯域において伝送線路の損失を安定的に補償することが可能な差動増幅回路を提供可能になる。特に、伝送速度が数１０Ｇｂｐｓ以上の高周波数になった場合に、急峻な高ゲインを有しつつ、同相発振を抑制可能な差動増幅回路を提供可能になる。また、コモンバイアスに影響を与えずに帰還信号の振幅を低減することが可能なために、帰還差動回路の入力ダイナミックレンジを確保することが容易になる。その結果、帰還差動回路の入力ダイナミックレンジを大きくする必要がないので、同相発振の問題を低減できる。さらに、コモンモードフィードバック回路を帰還経路の一部として共通化することが可能になる。
【0044】
（実施形態２）
図８は本実施形態２に係る２つの零点を有するＣＴＬＥの機能を有する差動増幅回路１０００＿２の回路構成を示した回路図である。図８のＣＴＬＥの機能を有する差動増幅回路１０００＿２は、第１の差動増幅回路１００、帰還差動回路２００＿１、第２の差動増幅回路３００＿２、抵抗Ｒ１５～Ｒ１８、及び、コンデンサＣ１３、Ｃ１４を含む帰還経路を含む。また、第２の差動増幅回路３００＿２は、コモンモードフィードバック回路３１０＿２を含む。コモンモードフィードバック回路３１０＿２は、トランジスタＭＮ１、トランジスタＭＮ２、トランジスタＭＮ３を含む帰還差動回路２００＿１への帰還信号の振幅レベルを、図６に示す差動増幅回路４０の（１／（α＋１）：αは任意の正の実数）に低減した回路である。図８の式（７）で示されるＲｂ及びＣｂを図６に示す差動増幅回路４０の第２の零点の式（６）のＲｂ及びＣｂとし、式（７）の関係を満たすように、α、Ｒ’ｂ及びＣ’ｂを決定することによって、ＣＴＬＥの第２の零点を移動せずに、帰還信号の振幅レベルを低減することが可能になる。また、バイアス点の電圧は、抵抗Ｒ１５～Ｒ１８を直列接続し、抵抗Ｒ１５～Ｒ１８の中点からバイアス点の電圧を引き出すことで、バイアス点の電圧は（（ＯＵＴ＿Ｐ＋ＯＵＴ＿Ｎ）／２）になる。
図８は本実施形態２に係る２つの零点を有するＣＴＬＥの機能を有する差動増幅回路１０００＿２の回路構成を示した回路図である。図８のＣＴＬＥの機能を有する差動増幅回路１０００＿２は、第１の差動増幅回路１００、帰還差動回路２００＿１、第２の差動増幅回路３００＿２、抵抗Ｒ１５～Ｒ１８、及び、コンデンサＣ１３、Ｃ１４を含む帰還経路を含む。また、第２の差動増幅回路３００＿２は、コモンモードフィードバック回路３１０＿２を含む。コモンモードフィードバック回路３１０＿２は、トランジスタＭＮ１、トランジスタＭＮ２、トランジスタＭＮ３を含む帰還差動回路２００＿１への帰還信号の振幅レベルを、図６に示す差動増幅回路４０の（１／（α＋１）：αは任意の正の実数）に低減した回路である。図８の式（７）で示されるＲｂ及びＣｂを図６に示す差動増幅回路４０の第２の零点の式（６）のＲｂ及びＣｂとし、式（７）の関係を満たすように、α、Ｒ’ｂ及びＣ’ｂを決定することによって、ＣＴＬＥの第２の零点を移動せずに、帰還信号の振幅レベルを低減することが可能になる。また、バイアス点の電圧は、抵抗Ｒ１５～Ｒ１８を直列接続し、抵抗Ｒ１５～Ｒ１８の中点からバイアス点の電圧を引き出すことで、バイアス点の電圧は（（ＯＵＴ＿Ｐ＋ＯＵＴ＿Ｎ）／２）になる。
【0045】
差動増幅回路１０００＿２の詳細構成を回路図に沿って説明すると以下のようになる。フィルタ回路はグランド（ＧＮＤ）との間に形成されるコンデンサ（Ｃ１３及びＣ１４）を有するローパスフィルタとして機能する。分圧抵抗（Ｒ１５～Ｒ１８）の抵抗値を２分割する端子（Ｒ１６とＲ１７との接続点）をコモンモード信号を抽出するコモンモード信号抽出端子とし、コモンモード信号抽出端子と分圧抵抗の一端との間の第１端子（例えば、Ｒ１７とＲ１８との接続点）であって、コモンモード信号抽出端子までの抵抗値と分圧抵抗の一端までの抵抗値との比（１：α）と、コモンモード信号抽出端子と分圧抵抗の他端との間の第２端子（例えば、Ｒ１５とＲ１６との接続点）であって、コモンモード信号抽出端子までの抵抗値と分圧抵抗の他端までの抵抗値との比（１：α）とが等しくなるように設定される、第１端子及び第２端子をコモンモードフィードバック回路３１０＿２の差動出力（（ＯＵＴ＿Ｐ＿２及びＯＵＴ＿Ｎ＿２））を出力する２つの端子とする。
【0046】
上述した実施形態２に係る差動増幅回路によれば、実施形態１に係る差動増幅回路の効果を奏することが可能になる。また、コモンバイアスに影響を与えずに帰還信号の振幅を（１／（α＋１））に低減することが可能なために、帰還差動回路の入力ダイナミックレンジを確保することが容易になる。また、バイアス分圧抵抗αＲ’ｂ及びαＣ’ｂ、Ｒ’ｂ及びＣ’ｂを適切に決定することによって、ＣＴＬＥの第２の零点を移動せずに、帰還信号の振幅レベルを低減することが可能になる。
【0047】
（実施形態３）
図９は本実施形態３に係る２つの零点を有するＣＴＬＥの機能を有する差動増幅回路１０００＿３の回路構成を示した回路図である。図９のＣＴＬＥの機能を有する差動増幅回路１０００＿３は、第１の差動増幅回路１００、帰還差動回路２００＿１、第２の差動増幅回路３００＿３、抵抗Ｒ１５～Ｒ１８、コンデンサＣ１３、Ｃ１４、及び、トランジスタＭＮ４、ＭＮ５を含む帰還経路を含む。また、第２の差動増幅回路３００＿３は、コモンモードフィードバック回路３１０＿２を含む。ＣＴＬＥの機能を有する差動増幅回路１０００＿３の第２の零点を移動したい場合に、コモンモードフィードバック回路３１０＿２の抵抗Ｒ１６及びＲ１７の抵抗値Ｒ’ｂを変更してしまうと、第２の差動増幅回路３００＿３の出力信号（ＯＵＴ＿Ｐ、及び、ＯＵＴ＿Ｎ）のレベルに影響が出てしまう。しかし、帰還経路に含まれるトランジスタＭＮ４、ＭＮ５のＯＮ抵抗の抵抗値Ｒｃを調整することによって、出力信号（ＯＵＴ＿Ｐ、及び、ＯＵＴ＿Ｎ）のレベルに影響を与えずに、帰還差動回路２００＿１の入力ダイナミックレンジを確保し、第２の零点を移動することが可能になる。式（８）のＺ２は、第２の零点を形成する値を示し、αＲ’ｂは、コモンモードフィードバック回路３１０＿２の分圧抵抗の値を示し、Ｃ’ｂは帰還経路のコンデンサＣ１３、Ｃ１４の値を示す。
図９は本実施形態３に係る２つの零点を有するＣＴＬＥの機能を有する差動増幅回路１０００＿３の回路構成を示した回路図である。図９のＣＴＬＥの機能を有する差動増幅回路１０００＿３は、第１の差動増幅回路１００、帰還差動回路２００＿１、第２の差動増幅回路３００＿３、抵抗Ｒ１５～Ｒ１８、コンデンサＣ１３、Ｃ１４、及び、トランジスタＭＮ４、ＭＮ５を含む帰還経路を含む。また、第２の差動増幅回路３００＿３は、コモンモードフィードバック回路３１０＿２を含む。ＣＴＬＥの機能を有する差動増幅回路１０００＿３の第２の零点を移動したい場合に、コモンモードフィードバック回路３１０＿２の抵抗Ｒ１６及びＲ１７の抵抗値Ｒ’ｂを変更してしまうと、第２の差動増幅回路３００＿３の出力信号（ＯＵＴ＿Ｐ、及び、ＯＵＴ＿Ｎ）のレベルに影響が出てしまう。しかし、帰還経路に含まれるトランジスタＭＮ４、ＭＮ５のＯＮ抵抗の抵抗値Ｒｃを調整することによって、出力信号（ＯＵＴ＿Ｐ、及び、ＯＵＴ＿Ｎ）のレベルに影響を与えずに、帰還差動回路２００＿１の入力ダイナミックレンジを確保し、第２の零点を移動することが可能になる。式（８）のＺ２は、第２の零点を形成する値を示し、αＲ’ｂは、コモンモードフィードバック回路３１０＿２の分圧抵抗の値を示し、Ｃ’ｂは帰還経路のコンデンサＣ１３、Ｃ１４の値を示す。
【0048】
上述した実施形態３に係る差動増幅回路によれば、実施形態１に係る差動増幅回路の効果を奏することが可能になる。また、実施形態２に係る差動増幅回路と同様に、コモンバイアスに影響を与えずに帰還信号の振幅を（１／（α＋１））に低減することが可能なために、帰還差動回路の入力ダイナミックレンジを確保することが容易になる。さらに、出力信号のレベルを変化させることなく、第２の零点を移動することが可能になる。
【0049】
（実施形態４）
図１０は本実施形態４に係る２つの零点を有するＣＴＬＥの機能を有する差動増幅回路１０００＿４の回路構成を示した回路図である。図１０のＣＴＬＥの機能を有する差動増幅回路１０００＿４は、第１の差動増幅回路１００、帰還差動回路２００＿２、第２の差動増幅回路３００＿４、抵抗Ｒ１１～Ｒ１４、及び、コンデンサＣ１１、Ｃ１２を含む帰還経路を備える。また、ＣＴＬＥの機能を有する差動増幅回路１０００＿４は、ゲイン調整回路４００も含む。ＣＴＬＥ１０００＿４に接続される外部負荷が変わる場合には、ＣＴＬＥの機能を有する差動増幅回路１０００＿４のゲインも負荷に応じて可変が必要な場合がある。このような場合には、第２の差動増幅回路３００＿４のトランジスタＭＮ５及びＭＮ６の電流を可変にしてゲインを調整することによって、ＣＴＬＥ１０００＿４のゲインを適切に調整することが可能になる。第２の差動増幅回路３００＿４のゲインを可変して、帰還信号（ＯＵＴ＿Ｐ＿２、及び、ＯＵＴ＿Ｎ＿２）の振幅が変わった場合には、以下の処理を実行する。すなわち、トランジスタＭＮ４の出力電流Ｉｔａｉｌを調整することで式（２）に示されるように、帰還差動回路２００＿２の入力ダイナミックレンジを調整することが可能になる。
図１０は本実施形態４に係る２つの零点を有するＣＴＬＥの機能を有する差動増幅回路１０００＿４の回路構成を示した回路図である。図１０のＣＴＬＥの機能を有する差動増幅回路１０００＿４は、第１の差動増幅回路１００、帰還差動回路２００＿２、第２の差動増幅回路３００＿４、抵抗Ｒ１１～Ｒ１４、及び、コンデンサＣ１１、Ｃ１２を含む帰還経路を備える。また、ＣＴＬＥの機能を有する差動増幅回路１０００＿４は、ゲイン調整回路４００も含む。ＣＴＬＥ１０００＿４に接続される外部負荷が変わる場合には、ＣＴＬＥの機能を有する差動増幅回路１０００＿４のゲインも負荷に応じて可変が必要な場合がある。このような場合には、第２の差動増幅回路３００＿４のトランジスタＭＮ５及びＭＮ６の電流を可変にしてゲインを調整することによって、ＣＴＬＥ１０００＿４のゲインを適切に調整することが可能になる。第２の差動増幅回路３００＿４のゲインを可変して、帰還信号（ＯＵＴ＿Ｐ＿２、及び、ＯＵＴ＿Ｎ＿２）の振幅が変わった場合には、以下の処理を実行する。すなわち、トランジスタＭＮ４の出力電流Ｉｔａｉｌを調整することで式（２）に示されるように、帰還差動回路２００＿２の入力ダイナミックレンジを調整することが可能になる。
【0050】
上述した実施形態４に係る差動増幅回路によれば、実施形態１に係る差動増幅回路の効果を奏することが可能になる。また、実施形態４に係る差動増幅回路の出力段に接続される外部負荷が異なる環境であっても、ゲイン調整回路を実施形態４に係る差動増幅回路の出力段に追加することで、ＣＴＬＥとして機能することが可能になる。さらに、実施形態４に係る差動増幅回路の帰還信号の振幅が増大しても、帰還差動回路のＩｔａｉｌを調整することで帰還差動回路の入力ダイナミックレンジを調整することが可能になる。
【0051】
（実施形態５）
図１１は本実施形態５に係る２つの零点を有するＣＴＬＥの機能を有する差動増幅回路１０００＿５の回路構成を示した回路図である。図１１のＣＴＬＥの機能を有する差動増幅回路１０００＿５は、第１の差動増幅回路１００、帰還差動回路２００＿１、第２の差動増幅回路３００＿１、抵抗Ｒ１１～Ｒ１４、及び、コンデンサＣ１５を含む帰還経路を備える。帰還経路のコンデンサをＧＮＤに対して配置する代わりに、帰還信号（ＯＵＴ＿Ｐ＿２、及び、ＯＵＴ＿Ｎ＿２）の間の差動間に配置する。第２の零点を移動させなければ、ＧＮＤに対して配置していたコンデンサ容量の半分のコンデンサ容量を持つコンデンサを差動間に配置することで、本実施形態１に係る２つの零点を有するＣＴＬＥの機能を有する差動増幅回路１０００＿１と同様の機能を発揮することができる。この場合には、帰還経路に配置されるコンデンサの個数、及び、コンデンサの容量を低減できるので、ＣＴＬＥを小型化させることが可能になる。
図１１は本実施形態５に係る２つの零点を有するＣＴＬＥの機能を有する差動増幅回路１０００＿５の回路構成を示した回路図である。図１１のＣＴＬＥの機能を有する差動増幅回路１０００＿５は、第１の差動増幅回路１００、帰還差動回路２００＿１、第２の差動増幅回路３００＿１、抵抗Ｒ１１～Ｒ１４、及び、コンデンサＣ１５を含む帰還経路を備える。帰還経路のコンデンサをＧＮＤに対して配置する代わりに、帰還信号（ＯＵＴ＿Ｐ＿２、及び、ＯＵＴ＿Ｎ＿２）の間の差動間に配置する。第２の零点を移動させなければ、ＧＮＤに対して配置していたコンデンサ容量の半分のコンデンサ容量を持つコンデンサを差動間に配置することで、本実施形態１に係る２つの零点を有するＣＴＬＥの機能を有する差動増幅回路１０００＿１と同様の機能を発揮することができる。この場合には、帰還経路に配置されるコンデンサの個数、及び、コンデンサの容量を低減できるので、ＣＴＬＥを小型化させることが可能になる。
【0052】
上述した実施形態５に係る差動増幅回路によれば、実施形態１に係る差動増幅回路の効果を奏することが可能になる。また、帰還経路のコンデンサをＧＮＤに対して配置する代わりに、帰還信号の間の差動間に配置することによって、コンデンサの個数、及び、コンデンサの容量を低減できるので、ＣＴＬＥを小型化させることが可能になる。
【0053】
以上、本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。また、例えば、上記の実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、上記の実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【0054】
１００ 第１の差動増幅回路
２００＿１、２００＿２ 帰還差動回路
３００＿１、３００＿２、３００＿３ 第２の差動増幅回路
３１０＿１、３１０＿２ コモンモードフィードバック回路
４００ ゲイン調整回路
１０００＿１、１０００＿２、１０００＿３、１０００＿４、１０００＿５ 差動増幅回路
２００＿１、２００＿２ 帰還差動回路
３００＿１、３００＿２、３００＿３ 第２の差動増幅回路
３１０＿１、３１０＿２ コモンモードフィードバック回路
４００ ゲイン調整回路
１０００＿１、１０００＿２、１０００＿３、１０００＿４、１０００＿５ 差動増幅回路
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】