特開 2024-176000 ＤＣ／ＤＣコンバータおよびそのコントローラ回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024176000

(43)【公開日】2024-12-19

(54)【発明の名称】ＤＣ／ＤＣコンバータおよびそのコントローラ回路

(51)【国際特許分類】

   H02M 3/155 20060101AFI20241212BHJP

【ＦＩ】

H02M3/155 H

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2023094173

(22)【出願日】2023-06-07

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】100105924

【弁理士】

【氏名又は名称】森下 賢樹

(74)【代理人】

【識別番号】100133215

【弁理士】

【氏名又は名称】真家 大樹

(72)【発明者】

【氏名】福島 瞬

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AS05

5H730BB13

5H730DD04

5H730EE13

5H730EE58

5H730EE59

5H730FD01

5H730FD38

5H730FD51

5H730FF06

5H730FG11

(57)【要約】

【課題】改良された電流モードのＤＣ／ＤＣコンバータのコントローラ回路を提供する。
【解決手段】エラーアンプ２１０は、ＤＣ／ＤＣコンバータ１００の出力電圧ＶＯＵＴとその目標電圧の誤差を増幅して誤差信号ＥＯＵＴを生成する。電流モードのパルス変調器２２０は、誤差信号ＥＯＵＴとＤＣ／ＤＣコンバータ１００のコイル電流ＩＬを示す電流検出信号ＣＳＮＳとにもとづいて、パルス信号ＴＯＮを生成する。電流リップル検出回路２４０は、コイル電流ＩＬのピークを示すピーク電流検出信号ＰＥＡＫおよびコイル電流ＩＬのボトムを示すバレー電流検出信号ＶＡＬＬＥＹを生成する。
【選択図】図３

【特許請求の範囲】

【請求項1】

ＤＣ／ＤＣコンバータのコントローラ回路であって、
前記ＤＣ／ＤＣコンバータの出力電圧とその目標電圧の誤差を増幅して誤差信号を生成するエラーアンプと、
前記誤差信号と前記ＤＣ／ＤＣコンバータのコイル電流を示す電流検出信号とにもとづいて、パルス信号を生成する電流モードのパルス変調器と、
前記コイル電流のピークを示すピーク電流検出信号および前記コイル電流のボトムを示すバレー電流検出信号を生成する電流リップル検出回路と、
を備える、コントローラ回路。

【請求項2】

前記パルス変調器は、前記誤差信号に前記ピーク電流検出信号と前記バレー電流検出信号の差分にもとづくリップル検出信号の所定係数倍の信号を合成した信号が、前記電流検出信号と等しくなると、前記パルス信号を第１レベルとし、所定時間の経過後に前記パルス信号を第２レベルとする、請求項１に記載のコントローラ回路。

【請求項3】

前記ＤＣ／ＤＣコンバータは、ハイサイドトランジスタおよびローサイドトランジスタを含む同期整流型の降圧コンバータであり、
前記電流リップル検出回路は、
前記パルス信号が前記ハイサイドトランジスタのオンを指示するオンレベルからオフを指示するオフレベルに遷移したことをトリガーとして、前記コイル電流を示す電流検出信号をサンプルホールドして前記ピーク電流検出信号を生成し、
前記パルス信号が前記オフレベルから前記オンレベルに遷移したことをトリガーとして、前記電流検出信号をサンプルホールドして前記バレー電流検出信号を生成する、請求項１に記載のコントローラ回路。

【請求項4】

前記電流リップル検出回路は、
前記パルス信号が前記オンレベルから前記オフレベルに遷移した後、所定時間の間、アサートされる第１サンプルホールド信号と、前記パルス信号が前記オフレベルから前記オンレベルに遷移した後、所定時間の間、アサートされる第２サンプルホールド信号を生成するタイミング発生器と、
前記第１サンプルホールド信号に応じて前記電流検出信号をサンプルホールドして前記ピーク電流検出信号を生成する第１サンプルホールド回路と、
前記第２サンプルホールド信号に応じて前記電流検出信号をサンプルホールドして前記バレー電流検出信号を生成する第２サンプルホールド回路と、
を含む、請求項３に記載のコントローラ回路。

【請求項5】

前記電流リップル検出回路は、
前記第１サンプルホールド回路の後段に接続された少なくともひとつのスイッチドキャパシタフィルタと、
前記第２サンプルホールド回路の後段に接続された少なくともひとつのスイッチドキャパシタフィルタと、
をさらに含む、請求項４に記載のコントローラ回路。

【請求項6】

前記ＤＣ／ＤＣコンバータは、ハイサイドトランジスタおよびローサイドトランジスタを含む同期整流型の降圧コンバータであり、
前記電流リップル検出回路は、
前記パルス信号が前記ハイサイドトランジスタのオンを指示するオンレベルからオフを指示するオフレベルに遷移したことをトリガーとして、前記コイル電流を示す電流検出信号をサンプルホールドして前記ピーク電流検出信号を生成し、
前記パルス信号が前記オフレベルである区間において前記電流検出信号をトラックし、前記パルス信号が前記オンレベルに遷移するとホールドして前記バレー電流検出信号を生成する、請求項１に記載のコントローラ回路。

【請求項7】

前記電流リップル検出回路は、
前記パルス信号が前記オンレベルから前記オフレベルに遷移した後、所定時間の間、アサートされる第１サンプルホールド信号と、前記パルス信号が前記オフレベルである区間においてアサートされる第２サンプルホールド信号を生成するタイミング発生器と、
前記第１サンプルホールド信号に応じて前記電流検出信号をサンプルホールドして前記ピーク電流検出信号を生成する第１サンプルホールド回路と、
前記第２サンプルホールド信号に応じて前記電流検出信号をトラックホールドして前記バレー電流検出信号を生成する第２サンプルホールド回路と、
を含む、請求項６に記載のコントローラ回路。

【請求項8】

前記電流リップル検出回路は、
前記第１サンプルホールド回路の後段に接続されたスイッチドキャパシタフィルタと、
前記第２サンプルホールド回路の後段に接続されたスイッチドキャパシタフィルタと、
をさらに含む、請求項７に記載のコントローラ回路。

【請求項9】

前記パルス変調器は、
前記誤差信号を差動電流に変換するｇｍアンプと、
前記ｇｍアンプの第１出力と、コイル電流の経路上に設けられたインピーダンス素子の一端との間に接続される第１抵抗と、
前記ｇｍアンプの第２出力と、前記インピーダンス素子の他端との間に接続される第２抵抗と、
前記ｇｍアンプの前記第１出力と前記第２出力と、前記ピーク電流検出信号および前記バレー電流検出信号と、を受け、前記ｇｍアンプの前記第１出力と前記第２出力の差分電圧と、前記ピーク電流検出信号と前記バレー電流検出信号の差分の１／２倍の信号と、を比較可能に構成された比較回路と、
を含む、請求項２に記載のコントローラ回路。

【請求項10】

前記比較回路は、
インバータと、
それぞれの出力が前記インバータと共通に接続された複数のｇｍアンプと、
を含む、請求項９に記載のコントローラ回路。

【請求項11】

ひとつの半導体基板に一体集積化される、請求項１から１０のいずれかに記載のコントローラ回路。

【請求項12】

請求項１から１０のいずれかに記載のコントローラ回路を備える、ＤＣ／ＤＣコンバータ。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、ＤＣ／ＤＣコンバータ（スイッチングレギュレータ）に関する。

【背景技術】

【0002】

スマートホンや、タブレットコンピュータなどの民生機器、車載機器、ＯＡ機器、産業機器をはじめとするさまざまな電子機器には、電池電圧や外部電源電圧よりも低い、または高い電源電圧を必要とする回路部品が搭載される。このような回路部品に適切な電源電圧を供給するために、降圧ＤＣ／ＤＣコンバータ（Ｂｕｃｋコンバータ）や昇圧ＤＣ／ＤＣコンバータが利用される。

【0003】

ＤＣ／ＤＣコンバータの制御方式のひとつとして電流モード制御がある。電流モード制御では、ＤＣ／ＤＣコンバータの出力電圧と目標電圧の誤差をエラーアンプによって増幅し、コイル電流をエラーアンプの出力電圧（誤差電圧という）で決まる電流量の近傍に安定化する。つまり、誤差電圧は、コイル電流の目標値を示しており、ＤＣ／ＤＣコンバータの負荷電流に応じて変化する。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０２２－１１３６３６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明者は、電流モードのＤＣ／ＤＣコンバータにおいて、ＣＯＴ（Constant-On-Time）制御あるいは一定オフ時間制御（Constant-Off-Time）を導入するにあたり、以下の課題を認識するに至った。

【0006】

ここでは、電流モードの降圧コンバータにＣＯＴ制御を組み合わせる場合を例として説明する。

【0007】

ＣＯＴ制御では、スイッチングトランジスタがオフである期間（オフ区間）、コイル電流の検出値Ｖ_ＣＳが、エラーアンプの出力である誤差電圧ＥＯＵＴと比較される。コイル電流の検出値Ｖ_ＣＳが誤差電圧ＥＯＵＴより低くなると、スイッチングトランジスタがターンオンする。そして一定のオン時間の経過後に、スイッチングトランジスタがターンオフする。

【0008】

この制御では、誤差電圧ＥＯＵＴは、コイル電流のボトムレベル（バレー電流）を規定していることになる。したがって電流モードのコンバータでは、誤差電圧ＥＯＵＴをクランプすることにより、電流制限をかけることが可能である。

【0009】

ここでコイル電流はリップルをもち、リップル幅は、ＤＣ／ＤＣコンバータの入力電圧、出力電圧に依存して変化する。したがって、誤差電圧ＥＯＵＴをある電圧レベルＶＣＬにてクランプした場合に、バレー電流は、電圧レベルＶＣＬに応じた電流レベルに制限されることとなるが、そのときのコイル電流の平均値（実効値）は、リップル幅によって変化してしまい、アプリケーションの設計を困難としている。

【0010】

本開示は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、改良された電流モードのＤＣ／ＤＣコンバータのコントローラ回路の提供にある。

【課題を解決するための手段】

【0011】

本開示のある態様は、ＤＣ／ＤＣコンバータのコントローラ回路に関する。コントローラ回路は、ＤＣ／ＤＣコンバータの出力電圧とその目標電圧の誤差を増幅して誤差信号を生成するエラーアンプと、誤差信号とＤＣ／ＤＣコンバータのコイル電流を示す電流検出信号とにもとづいて、パルス信号を生成する電流モードのパルス変調器と、コイル電流のピークを示すピーク電流検出信号およびコイル電流のボトムを示すバレー電流検出信号を生成する電流リップル検出回路と、を備える。

【0012】

なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

【発明の効果】

【0013】

本開示のある態様によれば、改良された電流モードのＤＣ／ＤＣコンバータのコントローラ回路が可能となる。

【図面の簡単な説明】

【0014】

【図1】図１は、比較技術に係るＤＣ／ＤＣコンバータの回路図である。

【図2】図２は、図１のＤＣ／ＤＣコンバータの動作波形図である。

【図3】図３は、実施形態に係るコントローラ回路を備えるＤＣ／ＤＣコンバータのブロック図である。

【図4】図４は、図３のＤＣ／ＤＣコンバータの動作波形図である。

【図5】図５は、電流リップル検出回路のブロック図である。

【図6】図６は、実施形態に係るコントローラ回路を備える電流モードのＣＯＴ方式のＤＣ／ＤＣコンバータの回路図である。

【図7】図７は、一実施例に係るコントローラ回路の一部の回路図である。

【図8】図８は、図７の電流リップル検出回路の動作波形図である。

【図9】図９は、変形例１に係る電流リップル検出回路の構成例を示す回路図である。

【図10】図１０は、変形例１に係る電流リップル検出回路の動作波形図である。

【図11】図１１は、変形例２に係る電流リップル検出回路の回路図である。

【図12】図１２は、変形例３に係るコントローラ回路の回路図である。

【図13】図１３は、図１２のコントローラ回路の動作波形図である。

【図14】図１４は、変形例４に係るＤＣ／ＤＣコンバータの回路図である。

【発明を実施するための形態】

【0015】

（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。またこの概要は、考えられるすべての実施形態の包括的な概要ではなく、実施形態の欠くべからざる構成要素を限定するものではない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。

【0016】

この概要は、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。その唯一の目的は、後で提示するより詳細な説明の前置きとして、１つまたは複数の実施形態のいくつかの概念を簡略化した形で提示することである。

【0017】

一実施形態に係るＤＣ／ＤＣコンバータのコントローラ回路は、ＤＣ／ＤＣコンバータの出力電圧とその目標電圧の誤差を増幅して誤差信号を生成するエラーアンプと、誤差信号とＤＣ／ＤＣコンバータのコイル電流を示す電流検出信号とにもとづいて、パルス信号を生成する電流モードのパルス変調器と、コイル電流のピークを示すピーク電流検出信号およびコイル電流のボトムを示すバレー電流検出信号を生成する電流リップル検出回路と、を備える。

【0018】

この態様によると、ピーク電流検出信号とバレー電流検出信号を生成することで、それらの差分であるリップル電流の情報を、ＤＣ／ＤＣコンバータの制御に利用することができる。

【0019】

一実施形態において、パルス変調器は、誤差信号にピーク電流検出信号とバレー電流検出信号の差分にもとづくリップル検出信号の所定係数倍の信号を合成した信号が、電流検出信号と等しくなると、パルス信号を第１レベルとし、所定時間の経過後にパルス信号を第２レベルとしてもよい。この構成によれば、誤差信号にもとづいて、コイル電流の平均値を制御することができる。

【0020】

一実施形態において、ＤＣ／ＤＣコンバータは、ハイサイドトランジスタおよびローサイドトランジスタを含む同期整流型の降圧コンバータであってもよい。電流リップル検出回路は、パルス信号がハイサイドトランジスタのオンを指示するオンレベルからオフを指示するオフレベルに遷移したことをトリガーとして、コイル電流を示す電流検出信号をサンプルホールドしてピーク電流検出信号を生成し、パルス信号がオフレベルからオンレベルに遷移したことをトリガーとして、電流検出信号をサンプルホールドしてバレー電流検出信号を生成してもよい。

【0021】

一実施形態において、電流検出信号は、検出対象の電流の経路上に設けられたインピーダンス素子の第１端に発生する第１電圧と、第２端に発生する第２電圧と、を含んでもよい。

【0022】

一実施形態において、電流リップル検出回路は、パルス信号がオンレベルからオフレベルに遷移した後、所定時間の間、アサートされる第１サンプルホールド信号と、パルス信号がオフレベルからオンレベルに遷移した後、所定時間の間、アサートされる第２サンプルホールド信号を生成するタイミング発生器と、第１サンプルホールド信号に応じて電流検出信号をサンプルホールドしてピーク電流検出信号を生成する第１サンプルホールド回路と、第２サンプルホールド信号に応じて電流検出信号をサンプルホールドしてバレー電流検出信号を生成する第２サンプルホールド回路と、を含んでもよい。

【0023】

一実施形態において、電流リップル検出回路は、第１サンプルホールド回路の後段に接続された少なくともひとつのスイッチドキャパシタフィルタと、第２サンプルホールド回路の後段に接続された少なくともひとつのスイッチドキャパシタフィルタと、をさらに含んでもよい。

【0024】

一実施形態において、ＤＣ／ＤＣコンバータは、ハイサイドトランジスタおよびローサイドトランジスタを含む同期整流型の降圧コンバータであってもよい。電流リップル検出回路は、パルス信号がハイサイドトランジスタのオンを指示するオンレベルからオフを指示するオフレベルに遷移したことをトリガーとして、コイル電流を示す電流検出信号をサンプルホールドしてピーク電流検出信号を生成し、パルス信号がオフレベルである区間において電流検出信号をトラックし、パルス信号がオンレベルに遷移するとホールドしてバレー電流検出信号を生成してもよい。

【0025】

一実施形態において、電流リップル検出回路は、パルス信号がオンレベルからオフレベルに遷移した後、所定時間の間、アサートされる第１サンプルホールド信号と、パルス信号がオフレベルである区間においてアサートされる第２サンプルホールド信号を生成するタイミング発生器と、第１サンプルホールド信号に応じて電流検出信号をサンプルホールドしてピーク電流検出信号を生成する第１サンプルホールド回路と、第２サンプルホールド信号に応じて電流検出信号をトラックホールドしてバレー電流検出信号を生成する第２サンプルホールド回路と、を含んでもよい。

【0026】

一実施形態において、電流リップル検出回路は、第１サンプルホールド回路の後段に接続されたスイッチドキャパシタフィルタと、第２サンプルホールド回路の後段に接続されたスイッチドキャパシタフィルタと、をさらに含んでもよい。

【0027】

一実施形態において、パルス変調器は、誤差信号を差動電流に変換するｇｍアンプと、ｇｍアンプの第１出力と、コイル電流の経路上に設けられたインピーダンス素子の一端との間に接続される第１抵抗と、ｇｍアンプの第２出力と、インピーダンス素子の他端との間に接続される第２抵抗と、ｇｍアンプの第１出力と第２出力と、ピーク電流検出信号およびバレー電流検出信号と、を受け、ｇｍアンプの第１出力と第２出力の差分電圧と、ピーク電流検出信号とバレー電流検出信号の差分の１／２倍の信号と、を比較可能に構成された比較回路と、を含んでもよい。

【0028】

一実施形態において、比較回路は、インバータと、それぞれの出力がインバータと共通に接続された複数のｇｍアンプと、を含んでもよい。

【0029】

一実施形態において、コントローラ回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

【0030】

（実施形態）
以下、本開示を、好適な実施形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、発明あるいは開示を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも発明あるいは開示の本質的なものであるとは限らない。

【0031】

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

【0032】

同様に、「部材Ｃが、部材Ａと部材Ｂの間に接続された状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

【0033】

はじめに、比較技術を参照して、電流モードのＤＣ／ＤＣコンバータに、ＣＯＴ（固定オン時間）制御を組み入れたときの問題点を説明する。

【0034】

図１は、比較技術に係るＤＣ／ＤＣコンバータ１００Ｒの回路図である。ＤＣ／ＤＣコンバータ１００Ｒは、入力ライン１０２の入力電圧ＶＩＮを降圧し、目標電圧レベルに安定化された出力電圧ＶＯＵＴを出力ライン１０４に発生する同期整流型の降圧コンバータである。

【0035】

ＤＣ／ＤＣコンバータ１００Ｒは、コントローラ回路６００とその周辺回路を含む。周辺回路は、インダクタＬ１、出力キャパシタＣ１、抵抗Ｒ１１，Ｒ１２を含む。

【0036】

抵抗Ｒ１１，Ｒ１２は、出力電圧ＶＯＵＴを分圧し、フィードバックピンＦＢに供給する。エラーアンプ６１０は、ＦＢピンの電圧（フィードバック電圧ＦＢ）と基準電圧ＶＲＥＦ１の誤差を増幅し、誤差信号ＥＯＵＴを生成する。

【0037】

パルス変調器６２０は、誤差信号ＥＯＵＴと、インダクタＬ１に流れるコイル電流ＩＬを示す電流検出信号ＣＳＮＳと、にもとづいて、ＣＯＴ制御によってパルス信号ＴＯＮを生成する。パルス変調器６２０は、コンパレータ６２２およびワンショット回路６２４を含みうる。コンパレータ６２２は、誤差信号ＥＯＵＴと電流検出信号ＣＳＮＳを比較し、電流検出信号ＣＮＳが誤差信号ＥＯＵＴまで低くなると、比較信号ＣＯＭＰをアサートする。ワンショット回路６２４は、比較信号ＣＯＭＰにもとづいてパルス信号ＴＯＮを生成する。パルス信号ＴＯＮは、比較信号ＣＯＭＰのアサートに応答して、Ｍ１のオン、Ｍ２のオフを指示するオンレベルに遷移し、所定オン時間の経過後に、Ｍ１のオフ、Ｍ２のオンを指示するオフレベルに遷移する。

【0038】

ドライバ回路６３０は、パルス信号ＴＯＮにもとづいて、ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２を駆動する。

【0039】

図２は、図１のＤＣ／ＤＣコンバータ１００Ｒの動作波形図である。図２には、入力電圧ＶＩＮ、コイル電流ＩＬ、パルス信号ＴＯＮが示される。電流モードのＣＯＴ制御では、コイル電流ＩＬのボトムレベル（バレー電流Ｉｖａｌｌｅｙ）が、誤差信号ＥＯＵＴによって規定される。誤差信号ＥＯＵＴは、出力電圧ＶＯＵＴが目標レベルに近づくようにフィードバック制御されている。この例では、オン区間の長さｔｏｎは、パルス信号ＴＯＮの周波数が一定となるように入力電圧ＶＩＮに応じて調節されているが、入力電圧ＶＩＮによらない一定であってもよい。

【0040】

ここでコイル電流ＩＬはリップルをもち、リップル幅は、ＤＣ／ＤＣコンバータの入力電圧ＶＩＮに依存して変化する。したがって、コイル電流ＩＬの平均値Ｉｄｃは、誤差電圧ＥＯＵＴのみでなく、入力電圧ＶＩＮにも依存する。この性質が、アプリケーションの設計を複雑なものとしている。

【0041】

たとえば電流モードのＣＯＴ制御では、誤差電圧ＥＯＵＴは、コイル電流のボトムレベル（バレー電流）を規定するため、誤差電圧ＥＯＵＴをクランプすることにより、電流制限をかけることが可能である。ところが、入力電圧ＶＩＮが変化すると、コイル電流ＩＬの平均値Ｉｄｃおよびピークが変化するため、コイル電流ＩＬの実質的なクランプレベルを設定することができない。

【0042】

さらに、誤差信号ＥＯＵＴが、コイル電流の平均値Ｉｄｃを示すように回路が構成されていれば、誤差信号ＥＯＵＴにもとづく電流制限が正確かつ容易となろう。あるいは、誤差信号ＥＯＵＴにもとづいて負荷電流（ＤＣ／ＤＣコンバータの出力電流）を正確にモニターすることができよう。

【0043】

続いて、実施形態に係るコントローラ回路２００について説明する。

【0044】

図３は、実施形態に係るコントローラ回路２００を備えるＤＣ／ＤＣコンバータ１００のブロック図である。コントローラ回路２００は、エラーアンプ２１０、パルス変調器２２０、ドライバ回路２３０、電流リップル検出回路２４０を備える。

【0045】

抵抗Ｒ１１，Ｒ１２は、出力電圧ＶＯＵＴを分圧し、フィードバックピンＦＢに供給する。エラーアンプ２１０は、ＦＢピンの電圧（フィードバック電圧ＦＢ）と基準電圧ＶＲＥＦ１の誤差を増幅し、誤差信号ＥＯＵＴを生成する。エラーアンプ２１０は、ｇｍアンプ（トランスコンダクタンスアンプ）２１２および位相補償回路２１４を含みうる。

【0046】

パルス変調器２２０は、誤差信号ＥＯＵＴと、インダクタＬ１に流れるコイル電流ＩＬを示す電流検出信号ＣＳＮＳと、にもとづいて、ＣＯＴ制御によってパルス信号ＴＯＮを生成する。

【0047】

ドライバ回路２３０は、パルス信号ＴＯＮにもとづいて、ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２を駆動する。

【0048】

電流リップル検出回路２４０は、電流検出信号ＣＳＮＳのピーク（ピーク電流）を示すピーク電流検出信号ＰＥＡＫと、電流検出信号ＣＳＮＳのボトム（バレー電流）を示すバレー電流検出信号ＶＡＬＬＥＹと、を生成する。ピーク電流検出信号ＰＥＡＫとバレー電流検出信号ＶＡＬＬＥＹの差分は、コイル電流ＩＬのリップル幅Ｉｒｉｐｐｌｅを示す。つまり電流リップル検出回路２４０は、コイル電流ＩＬのリップル情報ＲＩＰＰＬＥを生成可能となっている。このリップル情報ＲＩＰＰＬＥは、パルス変調器２２０の制御に利用される。電流リップル検出回路２４０は、ピーク電流検出信号ＰＥＡＫとバレー電流検出信号ＶＡＬＬＥＹの差分を計算して、電流リップル情報ＲＩＰＰＬＥを生成し、パルス変調器２２０に供給してもよい。あるいは、電流リップル検出回路２４０は、ピーク電流検出信号ＰＥＡＫとバレー電流検出信号ＶＡＬＬＥＹをパルス変調器２２０に供給し、パルス変調器２２０において、ピーク電流検出信号ＰＥＡＫとバレー電流検出信号ＶＡＬＬＥＹの差分を計算して、電流リップル情報ＲＩＰＰＬＥを生成してもよい。

【0049】

パルス変調器２２０は、誤差信号ＥＯＵＴを電流リップル情報ＲＩＰＰＬＥの所定係数（α＜１）倍の信号ＲＩＰＰＬＥ×αと合成した信号が、電流検出信号ＣＳＮＳと等しくなると、パルス信号ＴＯＮを第１レベルに遷移させ、所定時間の経過後に第２レベルに遷移させる。

【0050】

パルス変調器２２０は、電流モードのＣＯＴ制御（ボトム検出オン時間固定制御）を行ってもよい。その場合、パルス変調器２２０は、誤差信号ＥＯＵＴから信号ＲＩＰＰＬＥ×αを減算した値が、電流検出信号ＣＳＮＳの値と等しくなると、パルス信号ＴＯＮを、ハイサイドトランジスタＭ１のオンを指示する第１レベル（オンレベル）に遷移させ、所定時間ｔｏｎの経過後に、ハイサイドトランジスタＭ１のオフを指示する第２レベル（オフレベル）に遷移させる。所定時間ｔｏｎは、一定の長さであってもよいし、入力電圧ＶＩＮに応じて変化してもよい。αは、好ましくは１／２であるが、１／２からずれた値を用いてもよい。

【0051】

つまり、パルス変調器２２０は、３つの信号ＥＯＵＴ，ＣＳＮＳ，ＲＩＰＰＬＥにもとづいて、下の関係式が成り立ったかを監視し、この関係式が成り立つと、パルス信号ＴＯＮをオンレベルに遷移させる。
ＥＯＵＴ－ＲＩＰＰＬＥ×α＞ＣＳＮＳ …（１）

【0052】

したがって、パルス変調器２２０は、（i）ＥＯＵＴ－ＲＩＰＰＬＥ×αとＣＳＮＳを比較してもよいし、（ii）ＥＯＵＴを、ＲＩＰＰＬＥ×α＋ＣＳＮＳを比較してもよいし、(iii)ＣＳＮＳ－ＥＯＵＴを、－ＲＩＰＰＬＥ×αと比較してもよいし、(iv)ＥＯＵＴ－ＣＳＮＳを、ＲＩＰＰＬＥ×αと比較してもよい。これらはすべて等価である。

【0053】

以上がコントローラ回路２００の構成である。続いてその動作を説明する。

【0054】

図４は、図３のＤＣ／ＤＣコンバータ１００の動作波形図である。コントローラ回路２００においては、関係式（１）が成り立つタイミングで、パルス信号ＴＯＮがオンレベルとなり、ハイサイドトランジスタＭ１がターンオンする。α＝１／２である場合、誤差信号ＥＯＵＴよりも１／２×Ｉｒｉｐｐｌｅ相当低い信号ＥＯＵＴ２が、バレー電流Ｉｖａｌｌｅｙを規定することとなる。このとき、元の誤差信号ＥＯＵＴは、コイル電流ＩＬの平均値Ｉｄｃを示すこととなる。つまり、誤差信号ＥＯＵＴによって、コイル電流ＩＬの平均値Ｉｄｃを制御することができる。

【0055】

これにより、たとえば誤差信号ＥＯＵＴを所定レベルにクランプすることにより、電流制限をかける場合に、クランプレベルを、コイル電流ＩＬの平均値に対して定めることができる。

【0056】

あるいは、誤差信号ＥＯＵＴが、コイル電流ＩＬの平均値を示すことになるため、誤差信号ＥＯＵＴにもとづいて、負荷電流ＩＯＵＴを間接的にモニターすることが可能となる。

【0057】

続いて、電流リップル検出回路２４０の構成について説明する。

【0058】

図５は、電流リップル検出回路２４０のブロック図である。電流リップル検出回路２４０は、タイミング発生器２４２、第１サンプルホールド回路２４４、第２サンプルホールド回路２４６を備える。

【0059】

電流リップル検出回路２４０は、パルス信号ＴＯＮがオンレベルからオフレベルに遷移したことをトリガーとして電流検出信号ＣＳＮＳをサンプルホールドしてピーク電流検出信号ＰＥＡＫを生成する。また電流リップル検出回路２４０は、パルス信号ＴＯＮがオフレベルからオンレベルに遷移したことをトリガーとして、電流検出信号ＣＳＮＳをサンプルホールドして、バレー電流検出信号ＶＡＬＬＥＹを生成する。

【0060】

この例に電流検出信号ＣＳＮＳは、検出対象の電流の経路上に設けられたインピーダンス素子ＲＳＮＳの第１端に発生する第１電圧ＣＳＰと、第２端に発生する第２電圧ＣＳＮと、を含む。インピーダンス素子ＲＳＮＳは、インダクタＬ１と直列に接続されたセンス抵抗であってもよいし、ローサイドトランジスタＭ２と直列に接続されたセンス抵抗であってもよい。あるいはローサイドトランジスタＭ２のオン抵抗を、インピーダンス素子ＲＳＮＳとして利用してもよい。

【0061】

タイミング発生器２４２は、パルス信号ＴＯＮにもとづいて、第１サンプルホールド信号ＳＨ１および第２サンプルホールド信号ＳＨ２を生成する。具体的にはタイミング発生器２４２は、パルス信号ＴＯＮがオンレベルからオフレベルに遷移した後、所定時間の間、第１サンプルホールド信号ＳＨ１をアサートする。またパルス信号ＴＯＮがオフレベルからオンレベルに遷移した後、所定時間の間、第２サンプルホールド信号ＳＨ２をアサートする。

【0062】

第１サンプルホールド回路２４４は、第１サンプルホールド信号ＳＨ１に応じて電流検出信号ＣＳＮＳをサンプルホールドしてピーク電流検出信号ＰＥＡＫを生成する。第２サンプルホールド回路２４６は、第２サンプルホールド信号ＳＨ２に応じて電流検出信号ＣＳＮＳをサンプルホールドしてバレー電流検出信号ＶＡＬＬＥＹを生成する。

【0063】

続いてパルス変調器２２０の構成例を説明する。

【0064】

図６は、実施形態に係るコントローラ回路２００を備える電流モードのＣＯＴ方式のＤＣ／ＤＣコンバータ１００の回路図である。この例では電流検出用のインピーダンス素子（センス抵抗）ＲＳＮＳは、インダクタＬ１と直列に接続されている。コントローラ回路２００のＣＳＰピン、ＣＳＮピンは、センス抵抗ＲＳＮＳの両端と接続されている。

【0065】

パルス変調器２２０は、コンパレータ２２２およびワンショット回路２２４を備える。コンパレータ２２２は、３つの信号ＥＯＵＴ，ＣＳＮＳ，ＲＩＰＰＬＥにもとづいて、関係式（１）が成り立ったかを監視し、この関係式が成り立つと、比較信号ＣＯＭＰをアサートする。
ＥＯＵＴ－ＲＩＰＰＬＥ×α＞ＣＳＮＳ …（１）

【0066】

ワンショット回路２２４は、比較信号ＣＯＭＰがアサートされてから、オン時間ｔｏｎの間、オンレベル（たとえばハイ）となるパルス信号ＴＯＮを生成する。

【0067】

コンパレータ２２２は、ＥＯＵＴ－ＣＳＮＳを、ＲＩＰＰＬＥ×αと比較する。

【0068】

コンパレータ２２２は、ｇｍアンプ２２６、抵抗Ｒ２１，Ｒ２２、比較回路２２８を備える。ｇｍアンプ２２６は、誤差信号ＥＯＵＴを差動電流Ｉｄｉｆｆに変換する。抵抗Ｒ２１は、ｇｍアンプ２２６の一方の出力とＣＰＳピンの間に接続され、抵抗Ｒ２２は、ｇｍアンプ２２６の他方の出力とＣＰＮピンの間に接続される。抵抗Ｒ２１，Ｒ２２の抵抗値は等しくＲである。

【0069】

ｇｍアンプ２２６の出力には、ＥＯＵＴ－ＣＳＮＳに相当する差分電圧ΔＶが発生する。比較回路２２８は、差分電圧ΔＶと、電流リップル情報ＲＩＰＰＬＥを受け、差分電圧ΔＶがＲＩＰＰＬＥ／２と等しくなると、比較信号ＣＯＭＰをアサートする。

【0070】

続いて電流リップル検出回路２４０および比較回路２２８の構成例を説明する。

【0071】

図７は、一実施例に係るコントローラ回路２００Ａの一部の回路図である。

【0072】

電流リップル検出回路２４０Ａを参照する。第１サンプルホールド回路２４４Ａは、キャパシタＣ１Ｐ，Ｃ１ＮおよびスイッチＳＷ１Ｐ，ＳＷ１Ｎを含む。スイッチＳＷ１Ｐ，ＳＷ１Ｎは、第１サンプルホールド信号ＳＨ１がアサートされる期間、オンとなり、ネゲートされる期間、オフとなる。第２サンプルホールド回路２４６Ａは、キャパシタＣ２Ｐ，Ｃ２ＮおよびスイッチＳＷ２Ｐ，ＳＷ２Ｎを含む。スイッチＳＷ２Ｐ，ＳＷ２Ｎは、第２サンプルホールド信号ＳＨ２がアサートされる期間、オンとなり、ネゲートされる期間、オフとなる。

【0073】

図８は、図７の電流リップル検出回路２４０Ａの動作波形図である。キャパシタＣ１Ｐの電圧ＩＮＰ１と、キャパシタＣ１Ｎの電圧ＩＮＮ１の差分が、ピーク電流検出信号ＰＥＡＫとなる。キャパシタＣ２Ｐの電圧ＩＮＰ２とキャパシタＣ２Ｎの電圧ＩＮＮ２の差分が、バレー電流検出信号ＶＡＬＬＥＹとなる。

【0074】

図７に戻る。比較回路２２８Ａは、第１ｇｍアンプｇｍ１、第２ｇｍアンプｇｍ２、第３ｇｍアンプｇｍ３およびバッファ（インバータ）２２９を含む。第１ｇｍアンプｇｍ１は、差分電圧ΔＶに応じた電流信号Ｉｇｍ１を生成する。第２ｇｍアンプｇｍ２は、ピーク電流検出信号ＰＥＡＫに応じた電流信号Ｉｇｍ２を生成する。第３ｇｍアンプｇｍ３は、バレー電流検出信号ＶＡＬＬＥＹに応じた電流信号Ｉｇｍ３を生成する。ｇｍアンプｇｍ１およびｇｍ３には、入力が逆極性で入力されており、電流信号Ｉｇｍ１およびＩｇｍ３は、ｇｍ２と逆向きに流れる。第２ｇｍアンプｇｍ２および第３ｇｍアンプｇｍ３のトランスコンダクタンスは、第１ｇｍアンプｇｍ１のトランスコンダクタンスの１／２倍に設定される。

【0075】

ＣＭＯＳバッファ２２９の入力ノードには、３つのｇｍアンプｇｍ１～ｇｍ３の出力電流Ｉｇｍ１，Ｉｇｍ２，Ｉｇｍ３の量に応じた電圧が発生する。具体的には－Ｉｇｍ１＋（Ｉｇｍ２－Ｉｇｍ３）／２が正であるとき、ＣＭＯＳバッファ２２９の入力電圧は上昇し、ＣＭＯＳバッファ２２９のしきい値電圧より高くなり、比較信号ＣＯＭＰがハイレベル（アサート）に遷移する。Ｉｇｍ１は、ΔＶ＝ＥＯＵＴ－ＣＳＮＳに対応しており、Ｉｇｍ２－Ｉｇｍ３は、ＲＩＰＰＬＥに対応している。つまり、比較回路２２８Ａによれば、ＥＯＵＴ－ＣＳＮＳと、ＲＩＰＰＬＥ／２を比較することができる。

【0076】

続いてコントローラ回路２００の変形例を説明する。

【0077】

（変形例１）
図８の制御では、ローサイドトランジスタＭ２がオフの期間においても、インピーダンス素子ＲＳＮＳに電流が流れている必要がある。したがって、インピーダンス素子ＲＳＮＳの配置箇所に制約があり、ローサイドトランジスタＭ２と直列にインピーダンス素子ＲＳＮＳを設けたり、ローサイドトランジスタＭ２のオン抵抗を、インピーダンス素子ＲＳＮＳとして利用したりすることができない。

【0078】

ローサイドトランジスタＭ２と直列にインピーダンス素子ＲＳＮＳを設けたり、ローサイドトランジスタＭ２のオン抵抗を、インピーダンス素子ＲＳＮＳとして利用したい場合には、変形例１を採用することができる。

【0079】

図９は、変形例１に係る電流リップル検出回路２４０Ｂの構成例を示す回路図である。電流リップル検出回路２４０Ｂは、パルス信号ＴＯＮがオフレベルである区間において電流検出信号ＣＳＮＳをトラックし、パルス信号ＴＯＮがオンレベルに遷移するとホールドしてバレー電流検出信号ＶＡＬＬＥＹを生成する。この変形例では、タイミング発生器２４２Ｂは、パルス信号ＴＯＮがオフレベルである区間において、第２サンプルホールド信号ＳＨ２をアサートする。

【0080】

電流リップル検出回路２４０Ｂは、第１サンプルホールド回路２４４Ｂ、第２サンプルホールド回路２４６Ｂに加えて、スイッチドキャパシタフィルタ２４８Ｂを含む。スイッチドキャパシタフィルタ２４８は、第２サンプルホールド信号ＳＨ２の反転信号／ＳＨ２に応じて制御される。

【0081】

図１０は、変形例１に係る電流リップル検出回路２４０Ｂの動作波形図である。スイッチドキャパシタフィルタ２４８のキャパシタの容量値を、第２サンプルホールド回路２４６のキャパシタの容量値に比べて十分に小さくすることにより、スイッチドキャパシタフィルタ２４８の出力の差分ＩＮＰ２－ＩＮＮ２は、バレー電流検出信号ＶＡＬＬＥＹを示す。

【0082】

（変形例２）
これまで説明した電流リップル検出回路２４０（２４０Ａ，２４０Ｂ）が生成するピーク電流検出信号ＰＥＡＫおよびバレー電流検出信号ＶＡＬＬＥＹは、直前のサイクルにおける電流にもとづいたものであった。こうして得られた電流情報にもとづいてパルス信号ＴＯＮを発生すると、ＤＣ／ＤＣコンバータの応答に対して非常に大きな補正が繰り返されることとなり、回路動作が不安定となる場合もある。

【0083】

そこで、第１サンプルホールド回路２４４、第２サンプルホールド回路２４６の後段に、検出信号を平滑化するフィルタを挿入するとよい。フィルタは、ＲＣフィルタのようなアナログフィルタや、スイッチドキャパシタフィルタを用いることができる。

【0084】

図１１は、変形例２に係る電流リップル検出回路２４０Ｃの回路図である。電流リップル検出回路２４０Ｃは、第１サンプルホールド回路２４４、第２サンプルホールド回路２４６、スイッチドキャパシタフィルタ２５０，２５２，２５４，２５６を備える。スイッチドキャパシタフィルタ２５０，２５４は、第２サンプルホールド信号ＳＨ２の反転信号／ＳＨ２によって制御され、スイッチドキャパシタフィルタ２５２，２５６は、第２サンプルホールド信号ＳＨ２によって制御される。フィルタ回路のカットオフ周波数は、スイッチドキャパシタフィルタの段数を増やすほど低くなり、また最終段のスイッチドキャパシタフィルタ２５２，２５６のキャパシタの容量値を大きくするほど低くなる。

【0085】

（変形例３）
図１２は、変形例３に係るコントローラ回路２００Ｄの回路図である。電流リップル検出回路２４０Ｄの基本構成は、図１１の電流リップル検出回路２４０Ｃと同様であるが、サンプルホールド回路およびスイッチドキャパシタフィルタの構成が異なっている。具体的にはサンプルホールド回路２４４Ｄは、１個のキャパシタＣ２１および２個のスイッチＳＷ１Ｐ，ＳＷ１Ｎを含む。スイッチドキャパシタフィルタ２５０Ｄは、１個のキャパシタＣ２２および２個のスイッチＳＷ２Ｐ，ＳＷ２Ｎを含む。スイッチドキャパシタフィルタ２５２Ｄは、１個のキャパシタＣ２２および１個のスイッチＳＷ２Ｐを含む。第２サンプルホールド回路２４６Ｄ、スイッチドキャパシタフィルタ２５４Ｄ、２５６Ｄも、同様に構成される。

【0086】

比較回路２２８Ｄは、第１ｇｍアンプｇｍ１、第４ｇｍアンプｇｍ４、ＣＭＯＳバッファ２２９を含む。第４ｇｍアンプｇｍ４は、図７の第２ｇｍアンプｇｍ２および第３ｇｍアンプｇｍ３を１個にまとめたものである。

【0087】

図１３は、図１２のコントローラ回路２００Ｄの動作波形図である。ＣＳＰ－ＣＳＮは、電流検出信号ＣＳＮＳに相当する。また、ＩＮＮ２－ＩＮＰ２は、ΔＶ＝ＥＯＵＴ－ＣＳＮＳに相当する。またＩＮＮ１－ＩＮＰ１は、リップル情報ＲＩＰＰＬＥ（＝ＰＥＡＫ－ＶＡＬＬＥＹ）に相当する。

【0088】

コイル電流ＩＬは、センス抵抗ＲＳＮＳにおいて電圧に変換され、電圧降下ＣＳＰ－ＣＳＮが発生する。抵抗Ｒ２１およびＲ２２に流れる電流の差は、ｇｍアンプ２２６のトランスコンダクタンスｇｍ０に比例し、
ｇｍ０×（ＥＯＵＴ－ＶＲＥＦ２）
となる。したがって、
ＩＮＮ２－ＩＮＰ２＝ＣＳＰ－ＣＮＳ－ｇｍ０×（ＥＯＵＴ－ＶＲＥＦ２）
となる。この信号と、０．５×（ＩＮＰ１－ＩＮＮ１）が比較されるため、
（ＩＮＮ２－ＩＮＰ２）＋０．５×（ＩＮＰ１－ＩＮＮ１）＜０
より、
ｇｍ０×Ｒ×（ＥＯＵＴ－ＶＲＥＦ２）＞（ＣＳＰ－ＣＮＳ）＋０．５×（ＩＮＮ１－ＩＮＰ１）
を満たすと、比較信号ＣＯＭＰがアサートされ、パルス信号ＴＯＮがオンレベルとなる。これにより、ハイサイドトランジスタＭ１がオン、ローサイドトランジスタＭ２がオフとなり、スイッチングノードＳＷがハイになり、コイル電流ＩＬが上昇する。

【0089】

スイッチングノードＳＷがローからハイになるタイミングでは、ＣＳＰ－ＣＳＮにバレー電流の情報が、ＩＮＮ１－ＩＮＰ１には、リップル電流Ｉｒｉｐｐｌｅを平滑化した情報が保存されているため、ＥＯＵＴ－ＶＲＥＦ２の差電圧によって、コイル電流の平均電流を制御できることがわかる。

【0090】

（変形例４）
図１４は、変形例４に係るＤＣ／ＤＣコンバータ１００Ｅの回路図である。変形例４に係るコントローラ回路２００Ｅでは、センス抵抗ＲＳＮＳが、ローサイドトランジスタＭ２と直列に接続されている。その他は、図６と同様である。

【0091】

（変形例５）
これまでの説明では、ボトム検出オン時間固定制御を説明したが、本開示はそれに限定されず、ピーク検出オフ時間固定制御にも適用可能である。また、降圧コンバータのみでなく、昇圧コンバータや昇降圧コンバータにも適用可能である。またハイサイドトランジスタＭ１およびローサイドトランジスタＭ２は、外付けのディスクリート部品であってもよい。

【0092】

実施形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにさまざまな変形例が存在すること、またそうした変形例も本開示に含まれ、また本発明の範囲を構成しうることは当業者に理解されるところである。

【0093】

（付記）
本明細書には以下の技術が開示される。

【0094】

（項目１）
ＤＣ／ＤＣコンバータのコントローラ回路であって、
前記ＤＣ／ＤＣコンバータの出力電圧とその目標電圧の誤差を増幅して誤差信号を生成するエラーアンプと、
前記誤差信号と前記ＤＣ／ＤＣコンバータのコイル電流を示す電流検出信号とにもとづいて、パルス信号を生成する電流モードのパルス変調器と、
前記コイル電流のピークを示すピーク電流検出信号および前記コイル電流のボトムを示すバレー電流検出信号を生成する電流リップル検出回路と、
を備える、コントローラ回路。

【0095】

（項目２）
前記パルス変調器は、前記誤差信号に前記ピーク電流検出信号と前記バレー電流検出信号の差分にもとづくリップル検出信号の所定係数倍の信号を合成した信号が、前記電流検出信号と等しくなると、前記パルス信号を第１レベルとし、所定時間の経過後に前記パルス信号を第２レベルとする、項目１に記載のコントローラ回路。

【0096】

（項目３）
前記ＤＣ／ＤＣコンバータは、ハイサイドトランジスタおよびローサイドトランジスタを含む同期整流型の降圧コンバータであり、
前記電流リップル検出回路は、
前記パルス信号が前記ハイサイドトランジスタのオンを指示するオンレベルからオフを指示するオフレベルに遷移したことをトリガーとして、前記コイル電流を示す電流検出信号をサンプルホールドして前記ピーク電流検出信号を生成し、
前記パルス信号が前記オフレベルから前記オンレベルに遷移したことをトリガーとして、前記電流検出信号をサンプルホールドして前記バレー電流検出信号を生成する、項目１に記載のコントローラ回路。

【0097】

（項目４）
前記電流リップル検出回路は、
前記パルス信号が前記オンレベルから前記オフレベルに遷移した後、所定時間の間、アサートされる第１サンプルホールド信号と、前記パルス信号が前記オフレベルから前記オンレベルに遷移した後、所定時間の間、アサートされる第２サンプルホールド信号を生成するタイミング発生器と、
前記第１サンプルホールド信号に応じて前記電流検出信号をサンプルホールドして前記ピーク電流検出信号を生成する第１サンプルホールド回路と、
前記第２サンプルホールド信号に応じて前記電流検出信号をサンプルホールドして前記バレー電流検出信号を生成する第２サンプルホールド回路と、
を含む、項目３に記載のコントローラ回路。

【0098】

（項目５）
前記電流リップル検出回路は、
前記第１サンプルホールド回路の後段に接続された少なくともひとつのスイッチドキャパシタフィルタと、
前記第２サンプルホールド回路の後段に接続された少なくともひとつのスイッチドキャパシタフィルタと、
をさらに含む、項目４に記載のコントローラ回路。

【0099】

（項目６）
前記ＤＣ／ＤＣコンバータは、ハイサイドトランジスタおよびローサイドトランジスタを含む同期整流型の降圧コンバータであり、
前記電流リップル検出回路は、
前記パルス信号が前記ハイサイドトランジスタのオンを指示するオンレベルからオフを指示するオフレベルに遷移したことをトリガーとして、前記コイル電流を示す電流検出信号をサンプルホールドして前記ピーク電流検出信号を生成し、
前記パルス信号が前記オフレベルである区間において前記電流検出信号をトラックし、前記パルス信号が前記オンレベルに遷移するとホールドして前記バレー電流検出信号を生成する、項目１に記載のコントローラ回路。

【0100】

（項目７）
前記電流リップル検出回路は、
前記パルス信号が前記オンレベルから前記オフレベルに遷移した後、所定時間の間、アサートされる第１サンプルホールド信号と、前記パルス信号が前記オフレベルである区間においてアサートされる第２サンプルホールド信号を生成するタイミング発生器と、
前記第１サンプルホールド信号に応じて前記電流検出信号をサンプルホールドして前記ピーク電流検出信号を生成する第１サンプルホールド回路と、
前記第２サンプルホールド信号に応じて前記電流検出信号をトラックホールドして前記バレー電流検出信号を生成する第２サンプルホールド回路と、
を含む、項目６に記載のコントローラ回路。

【0101】

（項目８）
前記電流リップル検出回路は、
前記第１サンプルホールド回路の後段に接続されたスイッチドキャパシタフィルタと、
前記第２サンプルホールド回路の後段に接続されたスイッチドキャパシタフィルタと、
をさらに含む、項目７に記載のコントローラ回路。

【0102】

（項目９）
前記パルス変調器は、
前記誤差信号を差動電流に変換するｇｍアンプと、
前記ｇｍアンプの第１出力と、コイル電流の経路上に設けられたインピーダンス素子の一端との間に接続される第１抵抗と、
前記ｇｍアンプの第２出力と、前記インピーダンス素子の他端との間に接続される第２抵抗と、
前記ｇｍアンプの前記第１出力と前記第２出力と、前記ピーク電流検出信号および前記バレー電流検出信号と、を受け、前記ｇｍアンプの前記第１出力と前記第２出力の差分電圧と、前記ピーク電流検出信号と前記バレー電流検出信号の差分の１／２倍の信号と、を比較可能に構成された比較回路と、
を含む、項目２に記載のコントローラ回路。

【0103】

（項目１０）
前記比較回路は、
インバータと、
それぞれの出力が前記インバータと共通に接続された複数のｇｍアンプと、
を含む、項目９に記載のコントローラ回路。

【0104】

（項目１１）
ひとつの半導体基板に一体集積化される、項目１から１０のいずれかに記載のコントローラ回路。

【0105】

（項目１２）
項目１から１１のいずれかに記載のコントローラ回路を備える、ＤＣ／ＤＣコンバータ。

【符号の説明】

【0106】

１００ ＤＣ／ＤＣコンバータ
１０２ 入力ライン
１０４ 出力ライン
Ｍ１ ハイサイドトランジスタ
Ｍ２ ローサイドトランジスタ
Ｌ１ インダクタ
Ｃ１ 出力キャパシタ
２００ コントローラ回路
２１０ エラーアンプ
２１２ ｇｍアンプ
２１４ 位相補償回路
２２０ パルス変調器
２２２ コンパレータ
２２４ ワンショット回路
２２６ ｇｍアンプ
Ｒ２１，Ｒ２２ 抵抗
２２８ 比較回路
２３０ ドライバ回路
２４０ 電流リップル検出回路
２４２ タイミング発生器
２４４ 第１サンプルホールド回路
２４６ 第２サンプルホールド回路
２４８，２５０，２５２，２５４ スイッチドキャパシタフィルタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】