特開 2024-176020 データ処理装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024176020

(43)【公開日】2024-12-19

(54)【発明の名称】データ処理装置

(51)【国際特許分類】

   G06F 13/14 20060101AFI20241212BHJP

   G06F 3/00 20060101ALI20241212BHJP

   G06F 13/42 20060101ALI20241212BHJP

   G06F 11/07 20060101ALI20241212BHJP

【ＦＩ】

G06F13/14 330E

G06F3/00 W

G06F13/42 310

G06F11/07 193

G06F11/07 140T

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023094209

(22)【出願日】2023-06-07

(71)【出願人】

【識別番号】000114215

【氏名又は名称】ミネベアミツミ株式会社

(74)【代理人】

【識別番号】110001771

【氏名又は名称】弁理士法人虎ノ門知的財産事務所

(72)【発明者】

【氏名】杉田 和彦

【テーマコード（参考）】

5B042

【Ｆターム（参考）】

5B042KK17

5B042MC08

(57)【要約】

【課題】ノイズや電源変動によりシリアルクロックが正常な波形でなくなって異常が発生しても早期に復旧させることのできるデータ処理装置を提供すること。
【解決手段】実施形態のデータ処理装置は、マスターユニットと複数のスレーブユニットとを備え、Ｉ２Ｃの規格により前記マスターユニットと前記スレーブユニットとの間でデータ通信を行うデータ処理装置である。前記マスターユニットは、シリアルデータラインが所定の時間にわたってＬレベルであることを検出する検出手段と、前記検出手段により前記シリアルデータラインが所定の時間にわたってＬレベルであることが検出された場合に、前記シリアルデータラインがＨレベルになるまでシリアルクロックラインにダミークロックを出力し、または所定回数に達するまでシリアルクロックラインにダミークロックを出力する出力手段とを備える。
【選択図】図５

【特許請求の範囲】

【請求項1】

マスターユニットと複数のスレーブユニットとを備え、Ｉ２Ｃの規格により前記マスターユニットと前記スレーブユニットとの間でデータ通信を行うデータ処理装置であって、
前記マスターユニットは、
シリアルデータラインが所定の時間にわたってＬレベルであることを検出する検出手段と、
前記検出手段により前記シリアルデータラインが所定の時間にわたってＬレベルであることが検出された場合に、前記シリアルデータラインがＨレベルになるまでシリアルクロックラインにダミークロックを出力し、または所定回数に達するまでシリアルクロックラインにダミークロックを出力する出力手段と、
を備えるデータ処理装置。

【請求項2】

前記マスターユニットは、更に、前記ダミークロックに続いてスタートコンディションおよびストップコンディションを出力する第２の出力手段を備える、
請求項１に記載のデータ処理装置。

【請求項3】

前記マスターユニットは、インターバルタイマを用いてシリアルデータラインが所定の時間にわたってＬレベルであることを検出する、
請求項１に記載のデータ処理装置。

【請求項4】

前記マスターユニットは、インプットキャプチャを用いてシリアルデータラインが所定の時間にわたってＬレベルであることを検出する、
請求項１に記載のデータ処理装置。

【請求項5】

前記検出手段により検出される所定の時間は、正常な動作では発生しない前記シリアルデータラインがＬレベルとなる時間を超え、他の処理に影響を与えない時間を超えない範囲で決定される、
請求項１に記載のデータ処理装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、データ処理装置に関する。

【背景技術】

【0002】

マイコン等のマスターユニットとセンサまたはＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）等のスレーブユニットとの間のシリアルデータ通信方式としてＩ２Ｃ（Inter-Integrated Circuit）が知られている（例えば、特許文献１～５を参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００５－８４７９２号公報

【特許文献2】特開２０１７－３８８２５号公報

【特許文献3】特開平９―２６５４３６号公報

【特許文献4】特開２０１６－９５６２９号公報

【特許文献5】特表２００２－５３４７３４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、上述のＩ２Ｃにおいては、マスターユニットがスレーブユニット側からデータを読み出す際に、ノイズや電源変動によりシリアルクロックが正常な波形でなくなると、シリアルデータラインがＬレベルに固定され、その後のデータ通信ができなくなる場合があった。

【0005】

本発明は、上記に鑑みてなされたものであって、ノイズや電源変動によりシリアルクロックが正常な波形でなくなって異常が発生しても早期に復旧させることのできるデータ処理装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

上述した課題を解決し、目的を達成するために、本発明の一態様に係るデータ処理装置は、マスターユニットと複数のスレーブユニットとを備え、Ｉ２Ｃの規格により前記マスターユニットと前記スレーブユニットとの間でデータ通信を行うデータ処理装置である。前記マスターユニットは、シリアルデータラインが所定の時間にわたってＬレベルであることを検出する検出手段と、前記検出手段により前記シリアルデータラインが所定の時間にわたってＬレベルであることが検出された場合に、前記シリアルデータラインがＨレベルになるまでシリアルクロックラインにダミークロックを出力し、または所定回数に達するまでシリアルクロックラインにダミークロックを出力する出力手段とを備える。

【0007】

本発明の一態様に係るデータ処理装置は、ノイズや電源変動によりシリアルクロックが正常な波形でなくなって異常が発生しても早期に復旧させることができる。

【図面の簡単な説明】

【0008】

【図1】図１は、比較例のデータ処理装置の構成例を示す図である。

【図2】図２は、マスターユニットがスレーブユニット側からデータを正常に読込む処理のタイムチャートの例である。

【図3】図３は、マスターユニットがスレーブユニット側からデータを読込む際に異常が発生する場合のタイムチャートの例（１）である。

【図4】図４は、マスターユニットがスレーブユニット側からデータを読込む際に異常が発生する場合のタイムチャートの例（２）である。

【図5】図５は、異常への対策を施したデータ処理装置の構成例を示す図（１）である。

【図6】図６は、異常への対策を施したデータ処理装置の構成例を示す図（２）である。

【図7】図７は、異常への対策を施したデータ処理装置の処理例を示すフローチャート（１）である。

【図8】図８は、インターバルタイマによる異常の検出の例を示す図である。

【図9】図９は、マスターユニットがスレーブユニット側からデータを読込む際に異常が発生した場合の対策を含むタイムチャートの例である。

【図10】図１０は、異常への対策を施したデータ処理装置の処理例を示すフローチャート（２）である。

【図11】図１１は、インプットキャプチャによる異常の検出の例を示す図である。

【発明を実施するための形態】

【0009】

以下、実施形態に係るデータ処理装置について図面を参照して説明する。なお、この実施形態によりこの発明が限定されるものではない。また、図面における各要素の寸法の関係、各要素の比率などは、現実と異なる場合がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。また、１つの実施形態や変形例に記載された内容は、原則として他の実施形態や変形例にも同様に適用される。

【0010】

（比較例）
図１は、比較例のデータ処理装置１の構成例を示す図である。図１において、データ処理装置１は、マイコン等のマスターユニット２と、センサやＥＥＰＲＯＭ等のＩＣ（Integrated Circuit）等による複数のスレーブユニット３１、３２、・・とを含んでいる。マスターユニット２、スレーブユニット３１、３２、・・は、それぞれ接地ラインＧＮＤおよび電源ラインＶＤＤに接続されるとともに、互いにシリアルクロックラインＳＣＬが接続され、シリアルデータラインＳＤＡも互いに接続されている。シリアルクロックラインＳＣＬと電源ラインＶＤＤとの間、およびシリアルデータラインＳＤＡと電源ラインＶＤＤとの間には、それぞれプルアップ抵抗Ｒ１、Ｒ２が接続されている。マスターユニット２およびスレーブユニット３１、３２、・・の出力端子はオープンドレインとなっており、ラインに接続されたいずれかの出力端子が短絡状態ではＬレベルとなり、ラインに接続された全ての出力端子が開放状態ではプルアップ抵抗Ｒ１、Ｒ２によりＨレベルとなる。

【0011】

図２は、マスターユニット２がスレーブユニット側からデータを正常に読込む処理のタイムチャートの例である。例えば、スレーブアドレス「４５Ｈ」のスレーブユニット３１から読込みを行い、スレーブユニット３１がデータ「４７Ｈ」を出力するものとしている。

【0012】

図２において、例えば時刻ｔ１でマスターユニット２からシリアルクロックラインＳＣＬおよびシリアルデータラインＳＤＡに所定の信号パターンによりスタートコンディションが出力されると、続く時刻ｔ２～ｔ８でシリアルクロックラインＳＣＬのクロックに合わせてシリアルデータラインＳＤＡにスレーブアドレス「４５Ｈ」に相当する「１０００１０１」（１＝Ｈレベル、０＝Ｌレベル）がマスターユニット２から出力される。続いて、時刻ｔ９ではシリアルクロックラインＳＣＬのクロックに合わせてシリアルデータラインＳＤＡに読込み（ＲＥＡＤ）に相当する「１」がマスターユニット２から出力される。

【0013】

続いて、スレーブアドレス「４５Ｈ」に対応するスレーブユニット３１から、時刻ｔ１０でシリアルクロックラインＳＣＬのクロックに合わせてシリアルデータラインＳＤＡに確認（ＡＣＫ）に相当する「０」が出力され、続いて、時刻ｔ１１～ｔ１８でシリアルクロックラインＳＣＬのクロックに合わせてデータ「４７Ｈ」に相当する「０１０００１１１」がスレーブユニット３１から出力される。続いて、時刻ｔ１９ではＩ２Ｃの通信仕様に基づき、読込み（ＲＥＡＤ）の場合は「１」（ＮＡＫ）が出力される。そして、時刻ｔ２０でマスターユニット２からシリアルクロックラインＳＣＬおよびシリアルデータラインＳＤＡに所定の信号パターンによりストップコンディションが出力され、一連の通信を完了する。

【0014】

図３は、マスターユニット２がスレーブユニット側からデータを読込む際に異常が発生する場合のタイムチャートの例である。スレーブアドレス「４５Ｈ」のスレーブユニット３１から読込みを行い、スレーブユニット３１がデータ「４７Ｈ」を出力しようとするのは図２と同様である。

【0015】

図３において、時刻ｔ１３の直前までの処理は図２と同様であるが、時刻ｔ１３～ｔ１９にかけて、ノイズや電源変動によりシリアルクロックラインＳＣＬのクロックが正常な波形でなくなると、スレーブユニット３１からは出力しようとしたデータのビット「０」が維持されたままとなってしまう。すなわち、マスターユニット２は時刻ｔ１９でＮＡＫが正常な「１」とならないことで異常を検出し、仕様により異なるが一般的にはリトライを行う。しかし、スレーブユニット３１がシリアルデータラインＳＤＡにデータ（READ DATA）の「０」（LOW）を出力しているため、バスビジー（BUS BUSY）状態（SDA＝LOW）になり、リトライ処理ができなくなる。そのため、その後のデータ通信ができなくなる。

【0016】

図４は、マスターユニット２がスレーブユニット側からデータを読込む際に異常が発生する場合のタイムチャートの他の例である。スレーブアドレス「４５Ｈ」のスレーブユニット３１から読込みを行い、スレーブユニット３１がデータ「４７Ｈ」を出力しようとするのは図２と同様である。

【0017】

図４において、時刻ｔ１０の直前までの処理は図２と同様であるが、時刻ｔ１０でノイズや電源変動によりシリアルクロックラインＳＣＬのクロックが正常な波形でなくなると、スレーブユニット３１からは出力しようとした確認（ＡＣＫ）の「０」が時刻ｔ１０ではなく次のシリアルクロックラインＳＣＬの立ち上がりの時刻ｔ１１で読み込まれる。また、シリアルクロックラインＳＣＬの立ち下がりでシリアルデータラインＳＤＡのデータが次にシフトするが、シリアルクロックラインＳＣＬのクロックが来ないためにシリアルデータラインＳＤＡは「０」が維持されたままとなってしまう。その後にマスターユニット２側からスレーブユニット側にデータを送信しようとしても、バスビジー（BUS BUSY）状態（SDA＝LOW）になっているため送信ができなくなる。そのため、その後のデータ通信ができなくなる。

【0018】

（対策例）
図５は、異常への対策を施したデータ処理装置１の構成例を示す図である。図１の比較例の構成と異なるのは、マスターユニット２の汎用入出力端子（ＧＰＩＯ：General Purpose Input/Output）が「ＳＤＡ ＬＯＷ（ＧＰＩＯ）端子」としてシリアルデータラインＳＤＡに接続され、インターバルタイマまたはインプットキャプチャによりシリアルデータラインＳＤＡが「０」（Ｌレベル）に固定されてしまったのを異常として検出するようにしている点である。また、マスターユニット２のシリアルクロックラインＳＣＬは、ソフトウェア的に汎用入出力端子（ＧＰＩＯ）に切り換えが行われるようになっており、異常検出時にシリアルクロックラインＳＣＬにダミークロックを出力し、続いてスタートコンディションとストップコンディションとをシリアルクロックラインＳＣＬおよびシリアルデータラインＳＤＡにより出力するようにしている。なお、ダミークロックだけで異常状態から正常状態に戻すことができる製品に対しては、スタートコンディションとストップコンディションの出力を省略することができる。

【0019】

図６は、異常への対策を施したデータ処理装置１の他の構成例を示す図である。図５の構成と異なるのは、マスターユニット２の汎用入出力端子が「ＳＣＬ（ＧＰＩＯ）端子」としてシリアルクロックラインＳＣＬに接続されており、異常検出時にシリアルクロックラインＳＣＬにダミークロックを出力し、スタートコンディションとストップコンディションとをシリアルクロックラインＳＣＬおよびシリアルデータラインＳＤＡにより出力するようにしている。なお、ダミークロックだけで異常状態から正常状態に戻すことができる製品に対しては、スタートコンディションとストップコンディションの出力を省略することができる。

【0020】

図７は、異常への対策を施したデータ処理装置１の処理例を示すフローチャートであり、シリアルデータラインＳＤＡが「０」（Ｌレベル）に固定されてしまう異常をインターバルタイマを用いて検出する例である。なお、使用されるマスターユニット２の端子は異なるが、図５および図６に共通の処理例である。

【0021】

図７において、図示の処理は例えば１００μsec毎に起動される。マスターユニット２は処理を開始すると、シリアルデータラインＳＤＡがＬ（ＬＯＷ）レベルであるか否か判断する（ステップＳ１１）。

【0022】

マスターユニット２はシリアルデータラインＳＤＡがＬ（ＬＯＷ）レベルでないと判断した場合（ステップＳ１１のＮｏ）、変数ＴＩＭＥＲを０msecに相当するカウント値「０」にセットし（ステップＳ１２）、処理を終了する。

【0023】

また、マスターユニット２はシリアルデータラインＳＤＡがＬ（ＬＯＷ）レベルであると判断した場合（ステップＳ１１のＹｅｓ）、変数ＴＩＭＥＲに１００μsecに相当するカウント値「１」を加算する（ステップＳ１３）。

【0024】

次いで、マスターユニット２は変数ＴＩＭＥＲが異常と判断する時間として例えば５msecに相当するカウント値「５０」に到達（経過）したか否か判断する（ステップＳ１４）。なお、異常と判断する時間は、正常な動作では発生しないシリアルデータラインＳＤＡがＬレベルとなる時間を超えるものであり、他の処理に影響を与えない時間を超えない範囲で決定される。

【0025】

マスターユニット２は変数ＴＩＭＥＲが異常とする時間として例えば５msecに相当するカウント値「５０」に到達（経過）していないと判断した場合（ステップＳ１４のＮｏ）、処理を終了する。

【0026】

また、マスターユニット２は変数ＴＩＭＥＲが異常とする時間として例えば５msecに相当するカウント値「５０」に到達（経過）したと判断した場合（ステップＳ１４のＹｅｓ）、シリアルクロックラインＳＣＬにダミークロックを出力する（ステップＳ１５）。

【0027】

次いで、マスターユニット２はダミークロックが最大回数に達したか否か判断する（ステップＳ１６）。

【0028】

マスターユニット２はダミークロックが最大回数に達していないと判断した場合（ステップＳ１６のＮｏ）、シリアルデータラインＳＤＡがＨ（ＨＩＧＨ）レベルになったか否か判断する（ステップＳ１７）。

【0029】

マスターユニット２はシリアルデータラインＳＤＡがＨ（ＨＩＧＨ）レベルになっていないと判断した場合（ステップＳ１７のＮｏ）、シリアルクロックラインＳＣＬへのダミークロックの出力（ステップＳ１５）を続ける。

【0030】

また、マスターユニット２はダミークロックが最大回数に達したと判断した場合（ステップＳ１６のＹｅｓ）またはシリアルデータラインＳＤＡがＨ（ＨＩＧＨ）レベルになったと判断した場合（ステップＳ１７のＹｅｓ）、スタートコンディションを出力し（ステップＳ１８）、続いてストップコンディションを出力し（ステップＳ１９）、処理を終了する。

【0031】

これにより、シリアルデータラインＳＤＡがＬレベルに固定されていたのが解消し、その後のデータ通信ができなくなる不都合が解消される。

【0032】

図８は、インターバルタイマによる異常の検出の例を示す図である。図８において、例えば時刻ｔ０１でシリアルデータラインＳＤＡがＬレベルになると、シリアルデータラインＳＤＡがＨレベルになるまで、図７の処理が起動する１００μsecずつ変数ＴＩＭＥＲが加算されていく。また、時刻ｔ０３でシリアルデータラインＳＤＡがＬレベルになると、時刻ｔ０４で変数ＴＩＭＥＲが５msecに到達し、異常として検出される。

【0033】

図９は、マスターユニット２がスレーブユニット側からデータを読込む際に異常が発生した場合の対策を含むタイムチャートの例である。スレーブアドレス「４５Ｈ」のスレーブユニット３１から読込みを行い、スレーブユニット３１がデータ「４７Ｈ」を出力しようとするのは図２～図４と同様である。

【0034】

図９において、時刻ｔ１と、時刻ｔ２、ｔ３の間、時刻ｔ６、ｔ７の間、時刻ｔ９、ｔ１０の間、時刻ｔ１２、ｔ１３の間でシリアルデータラインＳＤＡが「０」（Ｌレベル）になると、図７における変数ＴＩＭＥＲがカウント「０」の状態から加算されていく。

【0035】

そして、時刻ｔ１２、ｔ１３の間からシリアルデータラインＳＤＡの「０」（Ｌレベル）の状態が５msecに達すると（時刻ｔ１０１）、異常と判断される。その結果、時刻ｔ１０１からシリアルクロックラインＳＣＬにダミークロックが出力される。また、時刻ｔ１０３でスタートコンディションが出力され、時刻ｔ１０４でストップコンディションが出力される。これにより、異常状態から正常状態に復帰し、その後のデータ通信が正常に行われる。

【0036】

図１０は、異常への対策を施したデータ処理装置１の他の処理例を示すフローチャートであり、シリアルデータラインＳＤＡが「０」（Ｌレベル）に固定されてしまう異常をインプットキャプチャを用いて検出する例である。なお、使用されるマスターユニット２の端子は異なるが、図５および図６に共通の処理例である。

【0037】

図１０において、図示の処理は周期的に起動される場合と割込みが発生して起動される場合とがある。周期的に起動される場合は、例えばインターバルタイマにより短い所定時間ごとに起動される。この場合、割込みが使用されないため、割込み負荷に影響しないというメリットがある。

【0038】

マスターユニット２は処理を開始すると、オーバーフロー割込み要求フラグがある（立っている）か否か判断する（ステップＳ２１）。オーバーフロー割込み要求フラグは、シリアルデータラインＳＤＡが「０」（Ｌレベル）になって所定時間（例えば、５msec）が経過した場合に立つ。

【0039】

マスターユニット２はオーバーフロー割込み要求フラグがないと判断した場合（ステップＳ２１のＮｏ）、処理を終了する。

【0040】

マスターユニット２はオーバーフロー割込み要求フラグがあると判断した場合（ステップＳ２１のＹｅｓ）、割込み要求フラグをクリアする（ステップＳ２２）。

【0041】

次いで、マスターユニット２はシリアルクロックラインＳＣＬにダミークロックを出力する（ステップＳ２３）。

【0042】

次いで、マスターユニット２はダミークロックが最大回数に達したか否か判断する（ステップＳ２４）。

【0043】

マスターユニット２はダミークロックが最大回数に達していないと判断した場合（ステップＳ２４のＮｏ）、シリアルデータラインＳＤＡがＨ（ＨＩＧＨ）レベルになったか否か判断する（ステップＳ２５）。

【0044】

マスターユニット２はシリアルデータラインＳＤＡがＨ（ＨＩＧＨ）レベルになっていないと判断した場合（ステップＳ２５のＮｏ）、シリアルクロックラインＳＣＬへのダミークロックの出力（ステップＳ２３）を続ける。

【0045】

また、マスターユニット２はダミークロックが最大回数に達したと判断した場合（ステップＳ２４のＹｅｓ）またはシリアルデータラインＳＤＡがＨ（ＨＩＧＨ）レベルになったと判断した場合（ステップＳ２５のＹｅｓ）、スタートコンディションを出力し（ステップＳ２６）、続いてストップコンディションを出力し（ステップＳ２７）、処理を終了する。

【0046】

これにより、シリアルデータラインＳＤＡがＬレベルに固定されていたのが解消し、その後のデータ通信ができなくなる不都合が解消される。

【0047】

図１１は、インプットキャプチャによる異常の検出の例を示す図である。マスターユニット２は、シリアルデータラインＳＤＡがＬレベルになった時点（時刻ｔ０１、ｔ０３）でカウントを開始し、所定のカウント値になった時点（時刻ｔ０４）にインプットキャプチャオーバーフローフラグ（オーバーフロー割込み要求フラグ）を立てる。例えば、１カウントを５０nsecとした場合、１０００００カウントで５msecとなる。１カウントの時間はマイコンのペリフェラル機能を使用して変更することができる。

【0048】

また、図１０の処理が、割込みが発生して起動される場合については次のようになる。この場合の割込みは、図１１のインプットキャプチャオーバーフローフラグに基づく割込みである。この場合、割込みの要因を判定する必要がある場合と、割込みの要因を判定する必要がない場合とがある。例えば、割込みのベクターアドレスが一つで割込み要因が一つの場合は、割込みの要因を判定する必要がない。また、割込みフラグをクリアする必要がある場合と、割込みフラグをクリアする必要がない（割込みフラグが自動にクリアされる）場合とがある。例えば、割込みのベクターアドレスが一つで割込み要因が一つの場合で、割込みを許可し割込みが発生した場合は、割込み要求フラグは自動的にクリアされるのが一般的である。また、割込みのベクターアドレスが一つ、割込み要因が２つの場合で、割込みを許可し割込みが発生した場合は、割込み発生後にどの割込み要因で割込みが発生したかを判定する必要がある。

【0049】

割込みの要因を判定する必要があり、割込みフラグをクリアする必要がある場合は、図１０の処理と同様になる。また、割込みの要因を判定する必要があり、割込みフラグをクリアする必要がない場合は、ステップＳ２２の処理は不要となる。また、割込みの要因を判定する必要がなく、割込みフラグをクリアする必要がある場合は、ステップＳ２１の処理は不要となる。また、割込みの要因を判定する必要がなく、割込みフラグをクリアする必要がない場合は、ステップＳ２１、Ｓ２２の処理は不要となる。

【0050】

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。

【0051】

以上のように、実施形態に係るデータ処理装置は、マスターユニットと複数のスレーブユニットとを備え、Ｉ２Ｃの規格により前記マスターユニットと前記スレーブユニットとの間でデータ通信を行うデータ処理装置であって、前記マスターユニットは、シリアルデータラインが所定の時間にわたってＬレベルであることを検出する検出手段と、前記検出手段により前記シリアルデータラインが所定の時間にわたってＬレベルであることが検出された場合に、前記シリアルデータラインがＨレベルになるまでシリアルクロックラインにダミークロックを出力し、または所定回数に達するまでシリアルクロックラインにダミークロックを出力する出力手段と、を備える。これにより、ノイズや電源変動によりシリアルクロックが正常な波形でなくなって異常が発生しても早期に復旧させることができる。

【0052】

また、前記マスターユニットは、更に、前記ダミークロックに続いてスタートコンディションおよびストップコンディションを出力する第２の出力手段を備える。これにより、ダミークロックだけで異常状態から正常状態に戻すことができない製品に対しても対応することができる。

【0053】

また、前記マスターユニットは、インターバルタイマを用いてシリアルデータラインが所定の時間にわたってＬレベルであることを検出する。これにより、異常検出のための時間測定を容易に行うことができる。

【0054】

また、前記マスターユニットは、インプットキャプチャを用いてシリアルデータラインが所定の時間にわたってＬレベルであることを検出する。これにより、異常検出のための時間測定を容易に行うことができる。

【0055】

また、前記検出手段により検出される所定の時間は、正常な動作では発生しない前記シリアルデータラインがＬレベルとなる時間を超え、他の処理に影響を与えない時間を超えない範囲で決定される。これにより、異常への対応を適切なものとすることができる。

【0056】

また、上記実施の形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。よって、本発明のより広範な態様は、上記の実施の形態に限定されるものではなく、様々な変更が可能である。

【符号の説明】

【0057】

１ データ処理装置，２ マスターユニット，３１、３２ スレーブユニット，ＳＣＬ シリアルクロックライン，ＳＤＡ シリアルデータライン，ＧＮＤ 接地ライン，ＶＤＤ 電源ライン，Ｒ１ プルアップ抵抗，Ｒ２ プルアップ抵抗

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】