知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024176572
(43)【公開日】2024-12-19
(54)【発明の名称】多層配線基板、半導体装置およびその設計方法
(51)【国際特許分類】
H05K 3/46 20060101AFI20241212BHJP
H01L 23/12 20060101ALI20241212BHJP
H01L 23/14 20060101ALI20241212BHJP
【ＦＩ】
H05K3/46 Q
H05K3/46 B
H05K3/46 T
H01L23/12 N
H01L23/14 R
H01L23/12 501B
【審査請求】未請求
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2023095242
(22)【出願日】2023-06-09
(71)【出願人】
【識別番号】000003193
【氏名又は名称】ＴＯＰＰＡＮホールディングス株式会社
(74)【代理人】
【識別番号】110000062
【氏名又は名称】弁理士法人第一国際特許事務所
(72)【発明者】
【氏名】小林 茜
【テーマコード（参考）】
5E316
【Ｆターム（参考）】
5E316AA12
5E316AA38
5E316AA43
5E316CC04
5E316CC05
5E316CC06
5E316CC09
5E316CC31
5E316CC32
5E316CC33
5E316CC34
5E316CC35
5E316CC36
5E316CC37
5E316CC38
5E316CC39
5E316DD23
5E316DD24
5E316EE31
5E316FF13
5E316FF14
5E316GG15
5E316GG17
5E316GG28
5E316HH11
5E316JJ02
(57)【要約】
【課題】反りを抑えた半導体装置を提供することを目的とする。
【解決手段】
本発明の一態様によると、コア基板を有し、コア基板の両面に導体層と絶縁樹脂層を複数形成した多層配線基板と、多層配線基板の少なくとも一方の面に接続端子を介して実装された半導体素子を備える半導体装置において、コア基板を構成するコア樹脂の線膨張係数をＹｐｐｍ／℃、絶縁樹脂層の線膨張係数をＸｐｐｍ／℃としたとき、１０≦Ｘ≦２５、０．５≦Ｙ、Ｙ≦―０．２３Ｘ＋１１を満たす。これによって、温度サイクル試験において反りを抑えることが可能となる。コア樹脂と絶縁樹脂層の線膨張係数を選択し、反りを抑えた信頼性の高い半導体素子を実装できる多層配線基板を提供する。
【選択図】図１
【解決手段】
本発明の一態様によると、コア基板を有し、コア基板の両面に導体層と絶縁樹脂層を複数形成した多層配線基板と、多層配線基板の少なくとも一方の面に接続端子を介して実装された半導体素子を備える半導体装置において、コア基板を構成するコア樹脂の線膨張係数をＹｐｐｍ／℃、絶縁樹脂層の線膨張係数をＸｐｐｍ／℃としたとき、１０≦Ｘ≦２５、０．５≦Ｙ、Ｙ≦―０．２３Ｘ＋１１を満たす。これによって、温度サイクル試験において反りを抑えることが可能となる。コア樹脂と絶縁樹脂層の線膨張係数を選択し、反りを抑えた信頼性の高い半導体素子を実装できる多層配線基板を提供する。
【選択図】図１
【特許請求の範囲】
【請求項1】
はんだバンプを介したフリップチップ接続で半導体素子を実装可能な多層配線基板であって、
前記多層配線基板は、コア基板と、前記コア基板の両面に有機絶縁材料を使用した絶縁樹脂層と、導体材料を使用した配線層とが、交互に積層された多層構造を有しており、
前記多層配線基板を構成する前記コア基板のコア樹脂の線膨張係数をＹｐｐｍ／℃、前記絶縁樹脂層の線膨張係数をＸｐｐｍ／℃としたとき、以下の式（１）及び式（２）の条件を満たす多層配線基板。
１０≦Ｘ≦２５ ・・・・・・（１）
Ｙ≦―０．２３Ｘ＋１１ ・・・（２）
前記多層配線基板は、コア基板と、前記コア基板の両面に有機絶縁材料を使用した絶縁樹脂層と、導体材料を使用した配線層とが、交互に積層された多層構造を有しており、
前記多層配線基板を構成する前記コア基板のコア樹脂の線膨張係数をＹｐｐｍ／℃、前記絶縁樹脂層の線膨張係数をＸｐｐｍ／℃としたとき、以下の式（１）及び式（２）の条件を満たす多層配線基板。
１０≦Ｘ≦２５ ・・・・・・（１）
Ｙ≦―０．２３Ｘ＋１１ ・・・（２）
【請求項2】
請求項１に記載の多層配線基板において、
前記コア樹脂の厚さは、０．４ｍｍから２．０ｍｍであることを特徴とする多層配線基板。
前記コア樹脂の厚さは、０．４ｍｍから２．０ｍｍであることを特徴とする多層配線基板。
【請求項3】
請求項２に記載の多層配線基板において、
前記多層配線基板は、平面形状が２０ｍｍ×２０ｍｍの矩形状であり、コア樹脂の厚さが１．２ｍｍであり、導体層の合計の厚さが１５μｍであり、絶縁樹脂層の合計の厚さが３０μｍであり、ソルダーレジスト層１７の表裏合計の厚さが１５μｍであり、半導体素子が実装される側の導体層と絶縁樹脂層において、配線部とビア部の占める体積割合を３１％とし、半導体素子が実装されない側の導体層と絶縁樹脂層において、配線部とビア部の占める体積割合を２９％であることを特徴とする多層配線基板。
前記多層配線基板は、平面形状が２０ｍｍ×２０ｍｍの矩形状であり、コア樹脂の厚さが１．２ｍｍであり、導体層の合計の厚さが１５μｍであり、絶縁樹脂層の合計の厚さが３０μｍであり、ソルダーレジスト層１７の表裏合計の厚さが１５μｍであり、半導体素子が実装される側の導体層と絶縁樹脂層において、配線部とビア部の占める体積割合を３１％とし、半導体素子が実装されない側の導体層と絶縁樹脂層において、配線部とビア部の占める体積割合を２９％であることを特徴とする多層配線基板。
【請求項4】
請求項３に記載の多層配線基板において、
前記絶縁樹脂層には、無機材料からなるフィラーが含まれており、
前記コア樹脂は、ガラス繊維を用いて強化されている繊維強化複合材料からなることを特徴とする多層配線基板。
前記絶縁樹脂層には、無機材料からなるフィラーが含まれており、
前記コア樹脂は、ガラス繊維を用いて強化されている繊維強化複合材料からなることを特徴とする多層配線基板。
【請求項5】
請求項１から４のいずれか一項に記載の多層配線基板に半導体素子を実装した半導体装置。
【請求項6】
コア基板と、前記コア基板の両面に絶縁樹脂層を形成した多層配線基板の設計方法において、
前記多層配線基板を構成する前記コア基板のコア樹脂の線膨張係数をＹｐｐｍ／℃、前記絶縁樹脂層の線膨張係数をＸｐｐｍ／℃としたとき、以下の式（１）及び式（２）の条件を満たすように前記コア樹脂および前記絶縁樹脂層を選択する多層配線基板の設計方法。
１０≦Ｘ≦２５ ・・・・・・（１）
Ｙ≦―０．２３Ｘ＋１１ ・・・（２）
前記多層配線基板を構成する前記コア基板のコア樹脂の線膨張係数をＹｐｐｍ／℃、前記絶縁樹脂層の線膨張係数をＸｐｐｍ／℃としたとき、以下の式（１）及び式（２）の条件を満たすように前記コア樹脂および前記絶縁樹脂層を選択する多層配線基板の設計方法。
１０≦Ｘ≦２５ ・・・・・・（１）
Ｙ≦―０．２３Ｘ＋１１ ・・・（２）
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体素子（チップ）等の電子部品を実装可能な多層配線基板、半導体素子を実装した半導体装置及びその設計方法に関する。
【背景技術】
【0002】
近年、半導体装置の高機能化に伴い、半導体素子が大型化し、半導体素子を実装するＦＣ－ＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ－Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）用等の多層配線基板も大型化している。そして、多層配線基板からなる半導体装置は大型化することによって、加熱および冷却時に生じる反りが大きくなる傾向がある。
【0003】
この結果、半導体装置に反りが生じると、半導体素子と多層配線基板との接合部が破断しやすくなるという問題が生じる。特に、温度サイクル試験等、熱負荷のかかる場合において、反りによる接合部の破断が問題となっている。
【0004】
特許文献１には、多層基板に設けられた面状のグランド電極の少なくとも一部に複数の孔を形成することにより、多層基板に形成される電極の配線密度を調整し、多層基板の反りを低減する技術が開示されている。具体的には、複数の絶縁体層Ｌ１～Ｌ６と電極２，３とを積層した積層体を用いて形成された多層基板１において、電極２，３は少なくとも、各絶縁体層Ｌ１～Ｌ６のいずれかに設けられた面状のグランド電極２を備え、グランド電極２の少なくとも一部に複数の孔４を形成することにより、多層基板１に形成される電極２，３の配線密度を調整し、多層基板１の反りを低減する多層基板および多層基板を備えたモジュールが開示されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】国際公開第２０１３／０５４８０８号
【発明の概要】
【発明が解決しようとする課題】
【0006】
特許文献１では、多層基板の配線密度を調整するため、グランド電極に複数の孔を形成している。このため、多層基板の反りを低減するためには、グランド電極に配置する孔の数、大きさを、個々の配線基板において決定する必要があり、設計工程が煩雑となる。
【0007】
本発明は、かかる従来技術における課題に鑑み創作されたもので、多層配線基板を構成するコア基板のコア樹脂、絶縁樹脂層の線膨張係数を選択することによって、反りを抑制することができる多層配線基板、半導体装置及びその設計方法を提供することを目的とする。
【課題を解決するための手段】
【0008】
上記の課題を解決するため、本発明の代表的な多層配線基板の一つは、
はんだバンプを介したフリップチップ接続で半導体素子を実装可能な多層配線基板であって、
前記多層配線基板は、コア基板と、前記コア基板の両面に有機絶縁材料を使用した絶縁樹脂層と、導体材料を使用した配線層とが、交互に積層された多層構造を有しており、
前記多層配線基板のコア基板を構成するコア樹脂の線膨張係数をＹｐｐｍ／℃、絶縁樹脂層の線膨張係数をＸｐｐｍ／℃としたとき、１０≦Ｘ≦２５、Ｙ≦―０．２３Ｘ＋１１を満たしている。
はんだバンプを介したフリップチップ接続で半導体素子を実装可能な多層配線基板であって、
前記多層配線基板は、コア基板と、前記コア基板の両面に有機絶縁材料を使用した絶縁樹脂層と、導体材料を使用した配線層とが、交互に積層された多層構造を有しており、
前記多層配線基板のコア基板を構成するコア樹脂の線膨張係数をＹｐｐｍ／℃、絶縁樹脂層の線膨張係数をＸｐｐｍ／℃としたとき、１０≦Ｘ≦２５、Ｙ≦―０．２３Ｘ＋１１を満たしている。
【発明の効果】
【0009】
本発明によれば、多層配線基板を構成するコア基板のコア樹脂、絶縁樹脂層の線膨張係数を選択することによって、反りを抑制することができる多層配線基板、半導体装置及びその設計方法を提供することが可能となる。
【図面の簡単な説明】
【0010】
【発明を実施するための形態】
【0011】
以下、図面を参照して実施形態について説明する。図面の寸法比率は、説明の都合上実際の比率と異なる場合や、層数や構成の一部が図面から省略される場合がある。そのため、本発明は、必ずしも図面に開示された位置、大きさ、形状、範囲などに限定されない。
【0012】
なお、本開示において、「面」とは、板状部材の面のみならず、板状部材に含まれる層について、板状部材の面と略平行な層の界面も指すことがある。また、「上面」、「下面」とは、板状部材や板状部材に含まれる層を図示した場合の、図面上の上方又は下方に示される面を意味する。なお、「上面」、「下面」については、「第１面」、「第２面」と称することもある。
また、コア基板から遠い側の面を外面と称することがある。
また、コア基板から遠い側の面を外面と称することがある。
【0013】
また、「上方」とは、板状部材又は層を水平に載置した場合の垂直上方の方向を意味する。さらに、「上方」及びこれと反対の「下方」については、これらを「Ｚ軸プラス方向」、「Ｚ軸マイナス方向」ということがあり、水平方向については、「Ｘ軸方向」、「Ｙ軸方向」ということがある。
【0014】
また、「層」という場合、必ずしも物体が均一に形成された状態を指す必要はない。間隙を持つパターンを有する物体や、個片化された物体のまとまりであってもよい。たとえば、コア基板の主面に平行な面のうち、同一の面に形成された複数の導体を指して「導体層」という場合がある。
【0015】
＜第１の実施形態＞
図１を参照して第１の実施形態について説明する。図１は、本発明の第１の実施形態に係る多層配線基板を示す断面図である。
なお、本開示における多層配線基板には、はんだバンプを介したフリップチップ接続を適用して、半導体素子を実装することが可能である。
図１を参照して第１の実施形態について説明する。図１は、本発明の第１の実施形態に係る多層配線基板を示す断面図である。
なお、本開示における多層配線基板には、はんだバンプを介したフリップチップ接続を適用して、半導体素子を実装することが可能である。
【0016】
図１において、多層配線基板１００は、コア基板１と複数の絶縁樹脂層１１と、複数の導体層１３とを備える。
（コア基板）
第１の実施形態において、コア基板１は、コア樹脂１’、表裏面を電気的に接続するためのスルーホール３、スルーホール内に充填された穴埋め樹脂４、導体層２３、導体層（パッド部）４３などを含んでいる。コア樹脂１’は、例えば、繊維強化複合材料で形成されている。繊維強化複合材料は、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布にエポキシ系樹脂等の熱硬化性絶縁樹脂を含浸させた材料である。コア樹脂１’を繊維強化複合材料とすることによって、エポキシ系樹脂等の熱硬化性絶縁樹脂を単体で用いた場合よりも、強度、寸法安定性等を向上させることが可能である。
また、含侵させるエポキシ系樹脂等の熱硬化性絶縁樹脂には、有機または無機材料からなるフィラーが含まれていてもよい。本第１の実施形態においては、ガラスクロスにエポキシ系樹脂を含浸させた、ガラスエポキシ材料を用いている。なお、各図において、ガラスクロス，フィラー等の図示は省略されている。
（コア基板）
第１の実施形態において、コア基板１は、コア樹脂１’、表裏面を電気的に接続するためのスルーホール３、スルーホール内に充填された穴埋め樹脂４、導体層２３、導体層（パッド部）４３などを含んでいる。コア樹脂１’は、例えば、繊維強化複合材料で形成されている。繊維強化複合材料は、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布にエポキシ系樹脂等の熱硬化性絶縁樹脂を含浸させた材料である。コア樹脂１’を繊維強化複合材料とすることによって、エポキシ系樹脂等の熱硬化性絶縁樹脂を単体で用いた場合よりも、強度、寸法安定性等を向上させることが可能である。
また、含侵させるエポキシ系樹脂等の熱硬化性絶縁樹脂には、有機または無機材料からなるフィラーが含まれていてもよい。本第１の実施形態においては、ガラスクロスにエポキシ系樹脂を含浸させた、ガラスエポキシ材料を用いている。なお、各図において、ガラスクロス，フィラー等の図示は省略されている。
【0017】
第１の実施形態において、コア樹脂１’の厚さは、０．４ｍｍ～２．０ｍｍであることが望ましい。コア樹脂１’の厚さが０．４ｍｍ未満の場合、剛性が小さく、反りが生じやすくなる。一方、コア樹脂１’の厚さが２ｍｍより大きくなると、スルーホール３が形成しにくくなったり、スルーホール３が長くなることによって電気特性が悪化したりするおそれがある。
【0018】
（絶縁樹脂層）
絶縁樹脂層１１は、熱硬化性樹脂、熱可塑性樹脂、感光性樹脂またはそれらを混合した樹脂から構成することができる。例えば、エポキシ樹脂、アクリル樹脂、フェノール樹脂、メラミン樹脂、シリコーン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂、マレイミド樹脂、液晶ポリマー、フッ素樹脂、またはこれらの２つ以上の組み合わせからなり、無機フィラーまたは有機フィラーを含有しても良い。無機フィラーには、シリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料を用いることができる。フィラーを含有させることにより、絶縁樹脂層１１の線膨張係数を低下させることが可能となる。無機フィラーは有機フィラーに比べて線膨張係数を低下させる効果が大きいためより好ましい。
絶縁樹脂層１１は、熱硬化性樹脂、熱可塑性樹脂、感光性樹脂またはそれらを混合した樹脂から構成することができる。例えば、エポキシ樹脂、アクリル樹脂、フェノール樹脂、メラミン樹脂、シリコーン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂、マレイミド樹脂、液晶ポリマー、フッ素樹脂、またはこれらの２つ以上の組み合わせからなり、無機フィラーまたは有機フィラーを含有しても良い。無機フィラーには、シリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料を用いることができる。フィラーを含有させることにより、絶縁樹脂層１１の線膨張係数を低下させることが可能となる。無機フィラーは有機フィラーに比べて線膨張係数を低下させる効果が大きいためより好ましい。
【0019】
第１の実施形態においては、コア樹脂１’の線膨張係数をＹｐｐｍ／℃、絶縁樹脂層１１の線膨張係数をＸｐｐｍ／℃としたとき、Ｘ及びＹが以下の式（１）および式（２）に示す条件を満たすように選択している。
１０≦Ｘ≦２５ ・・・・・・・・・（１）
Ｙ≦―０．２３Ｘ＋１１ ・・・・・（２）
コア樹脂１’の線膨張係数Ｙおよび絶縁樹脂層１１の線膨張係数Ｘが式（１）に示す条件を満たす材料を選択して用いることにより、温度サイクル試験における反り量を小さくすることが可能となる。具体的には、温度サイクル試験の最低温度における反り量の絶対値を多層配線基板１００に実装する半導体素子サイズの０．５％未満とすることが可能となる。
なお、式（１）の導出方法については、後述する。
１０≦Ｘ≦２５ ・・・・・・・・・（１）
Ｙ≦―０．２３Ｘ＋１１ ・・・・・（２）
コア樹脂１’の線膨張係数Ｙおよび絶縁樹脂層１１の線膨張係数Ｘが式（１）に示す条件を満たす材料を選択して用いることにより、温度サイクル試験における反り量を小さくすることが可能となる。具体的には、温度サイクル試験の最低温度における反り量の絶対値を多層配線基板１００に実装する半導体素子サイズの０．５％未満とすることが可能となる。
なお、式（１）の導出方法については、後述する。
【0020】
温度サイクル試験の最低温度における反り量の絶対値が半導体素子サイズの０．５％以上となると、多層配線基板１００のはんだバンプ２０にかかる負荷が大きくなり、クラック等の破断が起こるおそれがある。多層配線基板１００に半導体素子を実装した後の温度変化によって、半導体素子３４とアンダーフィル樹脂３５、アンダーフィル樹脂３５と多層配線基板１００の界面における剥離、アンダーフィル樹脂３５のクラック等が発生するおそれがある。
【0021】
なお、線膨張係数（ＣＴＥ：ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ）とは、所定の温度範囲における温度の上昇に対応して長さの変化する割合を表す値である。線膨張係数は、熱機械分析装置を用いた測定によって得られる。第１の実施形態において、絶縁樹脂層１１の線膨張係数は、熱機械分析装置を用いた測定によって得られる。本実施形態では、３０℃～１２０℃の温度範囲から取得した。また、コア樹脂１’の線膨張係数は、３０℃～２４０℃の温度範囲から取得した。
【0022】
絶縁樹脂層１１の線膨張係数が１０ｐｐｍ／℃未満、２５ｐｐｍ／℃より大きいと、導体層１３に使用する銅の線膨張係数１７ｐｐｍ／℃との差によって生じる応力が原因となる剥離、クラックが発生するおそれがある。このため、第１の実施形態においては、絶縁樹脂層１１の線膨張係数は、１０～２５ｐｐｍ／℃となる材料を選択し、これに応じて、コア樹脂１’の線膨張係数が上記式（１）の条件を満たすように選択して、多層配線基板を設計している。
【0023】
絶縁樹脂層１１の引張弾性率（ヤング率）は、特に限定されない。なお、引張弾性率とは、材料の弾性としての特性を反映しており、材料の変形しにくさを表す値である。引張弾性率は、引張試験機を用いた測定によって得られる。加熱しながら測定することによって、所望の温度の貯蔵弾性率を測定することができる。
【0024】
なお、多層配線基板１００を構成する他の要素については、第２の実施形態及び実施例の説明に後述する。
【0025】
＜第２の実施形態＞
次に、図２および図３を参照して、第２の実施形態である半導体装置について説明する。
図２は、第２の実施形態における半導体装置２００の断面図である。また、図３は、第２の実施形態における半導体装置２００の平面図である。
第２の実施形態は、第１の実施形態で説明した多層配線基板の一方の面に、半導体素子３４を実装している点で、第１の実施形態と相違している。
次に、図２および図３を参照して、第２の実施形態である半導体装置について説明する。
図２は、第２の実施形態における半導体装置２００の断面図である。また、図３は、第２の実施形態における半導体装置２００の平面図である。
第２の実施形態は、第１の実施形態で説明した多層配線基板の一方の面に、半導体素子３４を実装している点で、第１の実施形態と相違している。
【0026】
図２において、半導体素子３４は、多層配線基板１００のはんだバンプ２０によって接合され、半導体素子３４と多層配線基板１００の間には、アンダーフィル樹脂３５が充填されている。
また、図３において、点線Ａで示される領域は半導体素子３４が実装されている領域をしめ示している。
なお、以下の説明において、上述の第１実施形態と同一又は同等の構成要素については同一の符号を付し、その説明を簡略又は省略する。
また、図３において、点線Ａで示される領域は半導体素子３４が実装されている領域をしめ示している。
なお、以下の説明において、上述の第１実施形態と同一又は同等の構成要素については同一の符号を付し、その説明を簡略又は省略する。
【0027】
（半導体素子）
半導体素子３４（シリコンチップ）には、ＩＣ、ＬＳＩ等を用いることができる。はんだバンプ２０には、Ｓｎ、Ｓｎ－Ｐｂ、Ｓｎ－Ａｇ、Ｓｎ－Ｃｕ、Ｓｎ－Ａｇ－Ｃｕ、Ｓｎ－Ｂｉ等のはんだが用いられる。
半導体素子３４（シリコンチップ）には、ＩＣ、ＬＳＩ等を用いることができる。はんだバンプ２０には、Ｓｎ、Ｓｎ－Ｐｂ、Ｓｎ－Ａｇ、Ｓｎ－Ｃｕ、Ｓｎ－Ａｇ－Ｃｕ、Ｓｎ－Ｂｉ等のはんだが用いられる。
【0028】
（アンダーフィル樹脂）
アンダーフィル樹脂３５としては、例えば、エポキシ樹脂、ウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料を用いることができる。
アンダーフィル樹脂３５としては、例えば、エポキシ樹脂、ウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料を用いることができる。
【0029】
（反りシミュレーション）
図１に示した半導体装置２００と同様の構造を有する半導体装置について、反りのシミュレーションを実行した。
図１に示した半導体装置２００と同様の構造を有する半導体装置について、反りのシミュレーションを実行した。
【0030】
＜式（１）、（２）の導出＞
（有限要素法）
本開示では、有限要素法による構造解析にて、反りシミュレーションを実施した。有限要素法（ｆｉｎｉｔｅ ｅｌｅｍｅｎｔ ｍｅｔｈｏｄ、ＦＥＭ）は、構造を有限個の要素に仮想的に分割して数値解析する方法であり、数値解析とは、微分方程式を近似的に解くことである。また、構造解析とは、形状・材料・境界条件（荷重・拘束）などを入力し、数値解析を用いて変位、応力、ひずみを得る方法である。
静的構造問題では、荷重と変位、変位とひずみ、応力とひずみの方程式を組み立てて解き、基礎式は、Ｆ＝ｋｘ（Ｆ：荷重、ｋ：剛性、ｘ：変位）で表される。有限要素法による構造解析は、計算機と専用ソフトを用いて実施することが一般的である。本発明では、構造解析ソフトＡＮＳＹＳ Ｍｅｃｈａｎｉｃａｌを使用した。
（有限要素法）
本開示では、有限要素法による構造解析にて、反りシミュレーションを実施した。有限要素法（ｆｉｎｉｔｅ ｅｌｅｍｅｎｔ ｍｅｔｈｏｄ、ＦＥＭ）は、構造を有限個の要素に仮想的に分割して数値解析する方法であり、数値解析とは、微分方程式を近似的に解くことである。また、構造解析とは、形状・材料・境界条件（荷重・拘束）などを入力し、数値解析を用いて変位、応力、ひずみを得る方法である。
静的構造問題では、荷重と変位、変位とひずみ、応力とひずみの方程式を組み立てて解き、基礎式は、Ｆ＝ｋｘ（Ｆ：荷重、ｋ：剛性、ｘ：変位）で表される。有限要素法による構造解析は、計算機と専用ソフトを用いて実施することが一般的である。本発明では、構造解析ソフトＡＮＳＹＳ Ｍｅｃｈａｎｉｃａｌを使用した。
【0031】
図４に示すような棒の片方が固定された構造において、温度変化によって実線から点線の構造に形状が変化したとき、長さの変化Δｌは、線膨張係数αと長さｌ温度差ΔＴの積（Δｌ＝αｌΔＴ）で示される。また、図５に示すような棒の両端が固定された構造において温度変化が生じたとき、棒の両端が固定されているので形状は変化しないが、熱応力が発生する。熱応力σｔは、線膨張係数αと引張弾性率Eと温度差ΔＴの積で表される（σｔ＝αΔＴＥ）。つまり、温度変化による変形、応力においては、線膨張係数αが関与する。
今回、本発明者らは、多層配線基板において、反りを発生させる主たる要因として、引張弾性率を捨象し、線膨張係数のみに注目し、線膨張率の制御によって反りが制御できるとの仮説を立てた。具体的には、例えば、厚さ２ｍｍの多層配線基板１００においては、コア樹脂１’の厚さは１．２ｍｍ、絶縁樹脂層１１の合計の厚さは０．４６ｍｍであることを前提として、厚みが大きい材料であるコア樹脂１’および絶縁樹脂層１１の線膨張係数に着目した。
今回、本発明者らは、多層配線基板において、反りを発生させる主たる要因として、引張弾性率を捨象し、線膨張係数のみに注目し、線膨張率の制御によって反りが制御できるとの仮説を立てた。具体的には、例えば、厚さ２ｍｍの多層配線基板１００においては、コア樹脂１’の厚さは１．２ｍｍ、絶縁樹脂層１１の合計の厚さは０．４６ｍｍであることを前提として、厚みが大きい材料であるコア樹脂１’および絶縁樹脂層１１の線膨張係数に着目した。
【0032】
（シミュレーションモデル）
図３に示すように、Ａの領域に半導体素子を実装した場合の半導体装置についてモデル化を行った（以下、「半導体装置モデルＭ」と称する。）。
半導体装置モデルＭとしては、平面形状は、２０ｍｍ×２０ｍｍの矩形状とし、半導体素子の厚さを０．５５ｍｍ、コア樹脂１’の厚さを１．２ｍｍ、導体層１３の合計の厚さを１５μｍ、絶縁樹脂層１１の合計の厚さを３０μｍ、ソルダーレジスト層１７の表裏合計の厚さを１５μｍとした。そして、このような半導体装置モデルＭにおいて、半導体素子側の導体層と絶縁樹脂層において、配線部とビア部の占める体積割合を３１％とし、多層配線基板１００のもう一方の側の導体層と絶縁樹脂層において、配線部とビア部の占める体積割合を２９％とした。そして、半導体装置モデルＭにおいて温度サイクル試験（－５５℃～１２５℃）をおこなった場合の、－５５℃における反りを構造解析ソフトＡＮＳＹＳ Ｍｅｃｈａｎｉｃａｌを用いてシミュレーションした。
なお、反りシミュレーションでは、反りの発生する方向として、プラス方向とは、図６（ａ）に示されるように半導体装置モデルＭの中央部が下がり、端部が上がることを意味することし、マイナス方向とは、図６（ｂ）に示されるように半導体装置モデルＭの中央部が上がり、端部が下がることを意味する。
図３に示すように、Ａの領域に半導体素子を実装した場合の半導体装置についてモデル化を行った（以下、「半導体装置モデルＭ」と称する。）。
半導体装置モデルＭとしては、平面形状は、２０ｍｍ×２０ｍｍの矩形状とし、半導体素子の厚さを０．５５ｍｍ、コア樹脂１’の厚さを１．２ｍｍ、導体層１３の合計の厚さを１５μｍ、絶縁樹脂層１１の合計の厚さを３０μｍ、ソルダーレジスト層１７の表裏合計の厚さを１５μｍとした。そして、このような半導体装置モデルＭにおいて、半導体素子側の導体層と絶縁樹脂層において、配線部とビア部の占める体積割合を３１％とし、多層配線基板１００のもう一方の側の導体層と絶縁樹脂層において、配線部とビア部の占める体積割合を２９％とした。そして、半導体装置モデルＭにおいて温度サイクル試験（－５５℃～１２５℃）をおこなった場合の、－５５℃における反りを構造解析ソフトＡＮＳＹＳ Ｍｅｃｈａｎｉｃａｌを用いてシミュレーションした。
なお、反りシミュレーションでは、反りの発生する方向として、プラス方向とは、図６（ａ）に示されるように半導体装置モデルＭの中央部が下がり、端部が上がることを意味することし、マイナス方向とは、図６（ｂ）に示されるように半導体装置モデルＭの中央部が上がり、端部が下がることを意味する。
【0033】
表１に反りシミュレーション結果を示す。
表１は、絶縁樹脂層１１の線膨張係数およびコア樹脂１’の線膨張係数を変化させたときの反りを示している。表１に示した反り値は，全て負の値であり，マイナス方向に反りが生じている。
ここで，絶縁樹脂層１１の線膨張係数をＸｐｐｍ／℃，コア樹脂１’の線膨張係数をＹｐｐｍ／℃としたとき，反り量の絶対値は半導体素子サイズの０．５％未満となる条件を解析した結果、以下の式（１）及び式（２）の条件を得ることができた。
１０≦Ｘ≦２５ ・・・・・・・・・（１）
Ｙ≦―０．２３Ｘ＋１１ ・・・・・（２）
【表1】
ここで，絶縁樹脂層１１の線膨張係数をＸｐｐｍ／℃，コア樹脂１’の線膨張係数をＹｐｐｍ／℃としたとき，反り量の絶対値は半導体素子サイズの０．５％未満となる条件を解析した結果、以下の式（１）及び式（２）の条件を得ることができた。
１０≦Ｘ≦２５ ・・・・・・・・・（１）
Ｙ≦―０．２３Ｘ＋１１ ・・・・・（２）
【0034】
（検証）
上記式（１）、式（２）によって定められた条件設定の妥当性を検証するため、絶縁樹脂層１１の線膨張係数Ｘ，コア層の線膨張係数Ｙに様々な値を設定してシミュレーションを行い、以下の実施例１～９及び比較例１，２の結果を得た。
上記式（１）、式（２）によって定められた条件設定の妥当性を検証するため、絶縁樹脂層１１の線膨張係数Ｘ，コア層の線膨張係数Ｙに様々な値を設定してシミュレーションを行い、以下の実施例１～９及び比較例１，２の結果を得た。
【0035】
実施例１においては、コア樹脂１’の線膨張係数を６．５ｐｐｍ／℃、絶縁樹脂層１１の線膨張係数を１０ｐｐｍ／℃、絶縁樹脂層１１のヤング率を１０ＧＰａとした。このとき、半導体装置モデルＭには、マイナス方向に８９μｍの反りが生じた。
【0036】
実施例２においては、コア樹脂１’の線膨張係数を５ｐｐｍ／℃、絶縁樹脂層１１の線膨張係数を１０ｐｐｍ／℃、絶縁樹脂層１１のヤング率を１０ＧＰａとした。このとき、半導体装置モデルＭには、マイナス方向に８２μｍの反りが生じる。
【0037】
実施例３においては、コア樹脂１’の線膨張係数を５ｐｐｍ／℃、絶縁樹脂層１１の線膨張係数を２０ｐｐｍ／℃、絶縁樹脂層１１のヤング率を１０ＧＰａとした。このとき、半導体装置モデルＭには、マイナス方向に９３μｍの反りが生じる。
【0038】
実施例４においては、コア樹脂１’の線膨張係数を０．５ｐｐｍ／℃、絶縁樹脂層１１の線膨張係数を１０ｐｐｍ／℃、絶縁樹脂層１１のヤング率を１０ＧＰａとした。このとき、半導体装置モデルＭには、マイナス方向に６１μｍの反りが生じる。
【0039】
実施例５においては、コア樹脂１’の線膨張係数を０．５ｐｐｍ／℃、絶縁樹脂層１１の線膨張係数を２５ｐｐｍ／℃、絶縁樹脂層１１のヤング率を１０ＧＰａとした。このとき、半導体装置モデルＭには、マイナス方向に７７μｍの反りが生じる。
【0040】
実施例６においては、コア樹脂１’の線膨張係数を５ｐｐｍ／℃、絶縁樹脂層１１の線膨張係数を１０ｐｐｍ／℃、絶縁樹脂層１１のヤング率を４ＧＰａとした。このとき、半導体装置モデルＭには、マイナス方向に７９μｍの反りが生じる。
【0041】
実施例７においては、コア樹脂１’の線膨張係数を５ｐｐｍ／℃、絶縁樹脂層１１の線膨張係数を１０ｐｐｍ／℃、絶縁樹脂層１１のヤング率を１６ＧＰａとした。このとき、半導体装置モデルＭには、マイナス方向に８５μｍの反りが生じる。
【0042】
実施例８においては、コア樹脂１’の線膨張係数を０．５ｐｐｍ／℃、絶縁樹脂層１１の線膨張係数を２５ｐｐｍ／℃、絶縁樹脂層１１のヤング率を４ＧＰａとした。このとき、半導体装置モデルＭには、マイナス方向に６９μｍの反りが生じる。
【0043】
実施例９においては、コア樹脂１’の線膨張係数を０．５ｐｐｍ／℃、絶縁樹脂層１１の線膨張係数を２５ｐｐｍ／℃、絶縁樹脂層１１のヤング率を１６ＧＰａとした。このとき、半導体装置モデルＭには、マイナス方向に８３μｍの反りが生じる。
【0044】
比較例１においては、コア樹脂１’の線膨張係数を８ｐｐｍ／℃、絶縁樹脂層１１の線膨張係数を３０ｐｐｍ／℃、絶縁樹脂層１１のヤング率を１０ＧＰａとした。このとき、半導体装置モデルＭには、マイナス方向に１１７μｍの反りが生じる。
【0045】
比較例２においては、コア樹脂１’の線膨張係数を１１ｐｐｍ／℃、絶縁樹脂層１１の線膨張係数を１５ｐｐｍ／℃、絶縁樹脂層１１のヤング率を１０ＧＰａとした。このとき、半導体装置モデルＭには、マイナス方向に１１６μｍの反りが生じる。
【0046】
シミュレーション結果を表２示す。
コア樹脂１’の線膨張係数Ｙが、計算値Ｙ’（＝―０．２３Ｘ＋１１）より小さい実施例１～９において、反りは半導体素子サイズの０．５％未満となった。一方、コア樹脂１’の線膨張係数Ｙが、計算値Ｙ’より大きい比較例１、２では、反りは半導体素子サイズの０．５％より大きくなった。さらにまた、実施例１～９では、絶縁樹脂層１１の引張弾性率（ヤング率）を変化させているが、１０≦Ｘ≦２５、Ｙ≦―０．２３Ｘ＋１１を満たす場合においては、引張弾性率（ヤング率）とは無関係に、反りは半導体素子サイズの０．５％未満となることが検証できた。
【表2】
【0047】
このように本開示のシミュレーションを用いることにより、引張弾性率（ヤング率）とは無関係に、絶縁樹脂層の線膨張係数およびコア樹脂の線膨張係数を制御することによって、温度サイクル試験における反りを抑えることが可能となり、信頼性の高い半導体装置を提供することができることが判明した。
【0048】
【0049】
（コア基板の製造工程）
まず、多層配線基板の製造に用いる絶縁樹脂層１１の線膨張係数Ｘｐｐｍ／℃およびコア樹脂１’の線膨張係数Ｙｐｐｍ／℃を以下の式（１）、式（２）の条件に合致するように材料を選択しておく。
１０≦Ｘ≦２５ ・・・・・・・・・（１）
Ｙ≦―０．２３Ｘ＋１１ ・・・・・（２）
次に、両面に銅箔２が貼付されたコア樹脂１’に、ドリル等で表裏面を電気的に接続するためのスルーホール３を形成する（図７（ａ））。
まず、多層配線基板の製造に用いる絶縁樹脂層１１の線膨張係数Ｘｐｐｍ／℃およびコア樹脂１’の線膨張係数Ｙｐｐｍ／℃を以下の式（１）、式（２）の条件に合致するように材料を選択しておく。
１０≦Ｘ≦２５ ・・・・・・・・・（１）
Ｙ≦―０．２３Ｘ＋１１ ・・・・・（２）
次に、両面に銅箔２が貼付されたコア樹脂１’に、ドリル等で表裏面を電気的に接続するためのスルーホール３を形成する（図７（ａ））。
【0050】
次に、銅箔２の表面およびスルーホール３の壁面に、無電解めっきおよび電解めっきにより導体層２３を形成する（図７（ｂ）。導体層２３の無電解めっきにおいては、シード層１３ａと同様の材料を用いることができる。また、導体層２３の電解めっきにおいては、めっき層１３ｂと同様の材料を用いることができる。
【0051】
次に、スルーホール３内を穴埋め樹脂４で埋める。スルーホール３からはみ出した不要な穴埋め樹脂４はバフ研磨等により除去する（図７（ｃ））。なお、図７（ｂ）に示す工程で、スルーホール３を完全にめっきで埋める場合、本工程は省略される。
【0052】
次に、全面に無電解めっきと電解めっきにより導体層３３を形成する（図７（ｄ））。なお、図７（ｂ）に示す工程で、スルーホール３を完全にめっきで埋める場合や、穴埋め樹脂上に導体層３３が不要な場合は、本工程は省略してもよい。
【0053】
次に、レジストを塗布またはラミネートし、導体層２３、３３のうち、導体として残す部分にフォトリソグラフィーにてレジストパターン６形成する（図７（ｅ）。
【0054】
次に、レジストパターン６が形成されていない導体層２３、３３の部分をエッチングにて除去し、複数の導体を形成する（図７（ｆ））。
【0055】
次に、レジストパターン６を除去することで、パッド部４３を備えるコア基板１が形成される（図７（ｇ））。パッド部４３は、コア基板１に積層される配線基板と電気的に接続される。
以上、コア基板１の作製方法を説明したが、これは一例であり他の方法で作製してもよい。
以上、コア基板１の作製方法を説明したが、これは一例であり他の方法で作製してもよい。
【0056】
（多層配線基板の製造工程）
次に、作製したコア基板１に絶縁樹脂と導体を複数積層し、多層配線基板１００を作製する工程を説明する。なお、絶縁樹脂と導体は、コア基板１の両面に積層される。
次に、作製したコア基板１に絶縁樹脂と導体を複数積層し、多層配線基板１００を作製する工程を説明する。なお、絶縁樹脂と導体は、コア基板１の両面に積層される。
【0057】
【0058】
まず、コア基板１上に絶縁樹脂層１１を形成する。ここで採用する絶縁樹脂層１１は、熱硬化性樹脂であっても感光性樹脂であってもよいが。上述した式（２）の線膨張率の条件を満たした材料を選択する。この絶縁樹脂層１１に対して、下層の電気的接続用のパッド部４３が露出するように、熱硬化性樹脂の場合はＵＶやＣＯ２などのレーザー、感光性樹脂の場合はフォトリソグラフィーにてビア開口８を形成する（図８（ａ））。
【0059】
次に、絶縁樹脂層１１の外面、ビア開口８の壁面、およびビア開口８の底面に当たるパッド部４３に無電解めっきやスパッタにてシード層１３ａを形成する（図８（ｂ））。
【0060】
（シード層）
シード層１３ａは、絶縁樹脂層１１上に積層される。シード層１３ａを構成する材料は特に制限されないが、無電解めっき法で形成する場合、例えば、Ｃｕ、Ｐｄ、Ａｌ、Ｓｎ、ＮｉおよびＣｒなどの金属材料を用いることができる。スパッタリング法で形成する場合、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＡＺＯ（Ａｌｕｍｉｎｕｍ－ｄｏｐｅｄ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯ、ＰＺＴ（チタン酸ジルコン酸鉛）、ＴｉＮ、Ｃｕ３Ｎ４、Ｃｕ合金、またはこれらの２種以上を組み合わせた材料を用いることができる。
シード層１３ａは、絶縁樹脂層１１上に積層される。シード層１３ａを構成する材料は特に制限されないが、無電解めっき法で形成する場合、例えば、Ｃｕ、Ｐｄ、Ａｌ、Ｓｎ、ＮｉおよびＣｒなどの金属材料を用いることができる。スパッタリング法で形成する場合、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＡＺＯ（Ａｌｕｍｉｎｕｍ－ｄｏｐｅｄ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯ、ＰＺＴ（チタン酸ジルコン酸鉛）、ＴｉＮ、Ｃｕ３Ｎ４、Ｃｕ合金、またはこれらの２種以上を組み合わせた材料を用いることができる。
【0061】
次に、シード層１３ａ上にレジストを塗布またはラミネートし露光現像することで、めっき層１３ｂのパターンに対応するレジストパターン１６を形成する（図８（ｃ））。
【0062】
次に、レジストパターン１６が形成されたシード層１３ａに、電解めっきによりめっき層１３ｂを形成する（図８（ｄ））。
めっき層１３ｂは、シード層１３ａの絶縁樹脂層１１と反対側の面に積層される。めっき層１３ｂを構成する材料は、主に金属であり、種類は特に制限されないが、例えば、ＣｕおよびＣｕ合金、ＡｇおよびＡｇ合金、Ｓｎ、Ｐｄ、Ａｕ、Ｎｉ、Ｃｒ、Ｐｔ、Ｆｅまたはこれらの２種以上を組み合わせた材料を用いることができる。
次に、レジストパターン１６を除去する（図５（ｅ））。
めっき層１３ｂは、シード層１３ａの絶縁樹脂層１１と反対側の面に積層される。めっき層１３ｂを構成する材料は、主に金属であり、種類は特に制限されないが、例えば、ＣｕおよびＣｕ合金、ＡｇおよびＡｇ合金、Ｓｎ、Ｐｄ、Ａｕ、Ｎｉ、Ｃｒ、Ｐｔ、Ｆｅまたはこれらの２種以上を組み合わせた材料を用いることができる。
次に、レジストパターン１６を除去する（図５（ｅ））。
【0063】
次に、レジストパターン１６が除去されたことによって露出したシード層１３ａ（めっき層１３ｂに覆われていないシード層１３ａ）を、エッチングにより除去する（図５（ｆ））。
これによって、導体層１３が形成される。つまり導体層１３は、下層の絶縁樹脂層１１側から順に、シード層１３ａおよびめっき層１３ｂを有する。
なお、導体層１３には、配線、ビア、パッド、シールド、グランド、ダミーなどの様々なパターンが含まれ得るが、図８および図９においては配線、ビア、パッド部を示す。隣接する導体１３’は絶縁樹脂層１１の面方向に離間して形成されている。
これによって、導体層１３が形成される。つまり導体層１３は、下層の絶縁樹脂層１１側から順に、シード層１３ａおよびめっき層１３ｂを有する。
なお、導体層１３には、配線、ビア、パッド、シールド、グランド、ダミーなどの様々なパターンが含まれ得るが、図８および図９においては配線、ビア、パッド部を示す。隣接する導体１３’は絶縁樹脂層１１の面方向に離間して形成されている。
【0064】
次に、導体層１３と、下層の絶縁樹脂層１１とを覆うように絶縁樹脂層１１を積層する。なお、所望の層数の回路が形成された場合には、この工程は省略される。
【0065】
以上の工程を、所望の層数の回路が形成できるまで繰り返し行う（図９（ｇ））。
【0066】
所望の層数の回路を形成後、最外層にソルダーレジスト層１７を、塗布またはラミネートで形成する（図９（ｈ））。
【0067】
フォトリソグラフィーなどによりパッド部５３上にソルダーレジスト開口１８を形成する（図９（ｉ））。ソルダーレジスト層１７は、例えば、感光性のエポキシ系樹脂であり、無機フィラーを含有していても良い。非感光の熱硬化性樹脂を使用する場合は、ＵＶレーザーやＣＯ２レーザー、フォトリソグラフィーなどによりソルダーレジスト開口１８を形成する。
【0068】
次に、ソルダーレジスト開口１８内のパッド５３上に、表面処理層１９を形成する（図９（ｊ））。
【0069】
次に、半導体素子３４実装側のソルダーレジスト開口１８内に、はんだバンプ２０を形成することで多層配線基板１００を形成することができる（図６（ｋ））。はんだバンプ２０は、はんだペーストを用いる場合はスクリーン印刷で形成でき、はんだボールを用いる場合は、フラックスをスクリーン印刷後にボール振込にてはんだボールを搭載し、それぞれリフローにて溶融させて形成できる。
【0070】
（半導体素子の実装）
次に、多層配線基板１００に半導体素子３４（シリコンチップ）を実装し、図２に示す半導体装置２００を得る。半導体装置２００において、半導体素子３４の電極端子は、はんだバンプ２０等の導電性材料を介して多層配線基板１００上の対応するパッド部５３に電気的に接続されている（フリップチップ実装）。さらに、実装した半導体素子３４と多層配線基板１００との間の空隙には、熱硬化性のエポキシ系樹脂等のアンダーフィル樹脂３５が充填されており、加熱硬化によって半導体素子３４と多層配線基板１００との機械的な接合が確保されている。
次に、多層配線基板１００に半導体素子３４（シリコンチップ）を実装し、図２に示す半導体装置２００を得る。半導体装置２００において、半導体素子３４の電極端子は、はんだバンプ２０等の導電性材料を介して多層配線基板１００上の対応するパッド部５３に電気的に接続されている（フリップチップ実装）。さらに、実装した半導体素子３４と多層配線基板１００との間の空隙には、熱硬化性のエポキシ系樹脂等のアンダーフィル樹脂３５が充填されており、加熱硬化によって半導体素子３４と多層配線基板１００との機械的な接合が確保されている。
【0071】
一方、半導体素子３４実装面側と反対側のソルダーレジスト層１７から露出するパッド部５３には、外部接続端子として用いられるはんだバンプ２０が半導体素子３４実装後に形成される。このはんだバンプ２０を介して多層配線基板１００はマザーボード等に実装される。
【0072】
上述の実施形態は一例であって、その他、具体的な細部構造などについては適宜に変更可能であることは勿論である。
なお、本開示においては、以下の態様も含まれている。
なお、本開示においては、以下の態様も含まれている。
【0073】
（態様１）
はんだバンプを介したフリップチップ接続で半導体素子を実装可能な多層配線基板であって、
前記多層配線基板は、コア基板と、前記コア基板の両面に有機絶縁材料を使用した絶縁樹脂層と、導体材料を使用した配線層とが、交互に積層された多層構造を有しており、
前記多層配線基板を構成するコア基板のコア樹脂の線膨張係数をＹｐｐｍ／℃、前記絶縁樹脂層の線膨張係数をＸｐｐｍ／℃としたとき、以下の式（１）及び式（２）の条件を満たす多層配線基板。
１０≦Ｘ≦２５ ・・・・・・（１）
Ｙ≦―０．２３Ｘ＋１１ ・・・（２）
はんだバンプを介したフリップチップ接続で半導体素子を実装可能な多層配線基板であって、
前記多層配線基板は、コア基板と、前記コア基板の両面に有機絶縁材料を使用した絶縁樹脂層と、導体材料を使用した配線層とが、交互に積層された多層構造を有しており、
前記多層配線基板を構成するコア基板のコア樹脂の線膨張係数をＹｐｐｍ／℃、前記絶縁樹脂層の線膨張係数をＸｐｐｍ／℃としたとき、以下の式（１）及び式（２）の条件を満たす多層配線基板。
１０≦Ｘ≦２５ ・・・・・・（１）
Ｙ≦―０．２３Ｘ＋１１ ・・・（２）
【0074】
（態様２）
態様１に記載の多層配線基板において、
前記コア樹脂の厚さは、０．４ｍｍから２．０ｍｍであることを特徴とする多層配線基板。
態様１に記載の多層配線基板において、
前記コア樹脂の厚さは、０．４ｍｍから２．０ｍｍであることを特徴とする多層配線基板。
【0075】
（態様３）
態様１または２に記載の多層配線基板において、
前記多層配線基板は、平面形状が２０ｍｍ×２０ｍｍの矩形状であり、コア樹脂の厚さが１．２ｍｍであり、導体層の合計の厚さが１５μｍであり、絶縁樹脂層の合計の厚さが３０μｍであり、ソルダーレジスト層１７の表裏合計の厚さが１５μｍであり、半導体素子が実装される側の導体層と絶縁樹脂層において、配線部とビア部の占める体積割合を３１％とし、半導体素子が実装されない側の導体層と絶縁樹脂層において、配線部とビア部の占める体積割合を２９％であることを特徴とする多層配線基板。
態様１または２に記載の多層配線基板において、
前記多層配線基板は、平面形状が２０ｍｍ×２０ｍｍの矩形状であり、コア樹脂の厚さが１．２ｍｍであり、導体層の合計の厚さが１５μｍであり、絶縁樹脂層の合計の厚さが３０μｍであり、ソルダーレジスト層１７の表裏合計の厚さが１５μｍであり、半導体素子が実装される側の導体層と絶縁樹脂層において、配線部とビア部の占める体積割合を３１％とし、半導体素子が実装されない側の導体層と絶縁樹脂層において、配線部とビア部の占める体積割合を２９％であることを特徴とする多層配線基板。
【0076】
（態様４）
態様１～３のいずれか一つに記載の多層配線基板において、
前記絶縁樹脂には、無機材料からなるフィラーが含まれており、
前記コア樹脂は、ガラス繊維を用いて強化されている繊維強化複合材料からなることを特徴とする多層配線基板。
態様１～３のいずれか一つに記載の多層配線基板において、
前記絶縁樹脂には、無機材料からなるフィラーが含まれており、
前記コア樹脂は、ガラス繊維を用いて強化されている繊維強化複合材料からなることを特徴とする多層配線基板。
【0077】
（態様５）
態様１から４のいずれか一つに記載の多層配線基板に半導体素子を実装した半導体装置。
態様１から４のいずれか一つに記載の多層配線基板に半導体素子を実装した半導体装置。
【0078】
（態様６）
コア基板と、前記コア基板の両面に絶縁樹脂層を形成した多層配線基板の設計方法において、
前記多層配線基板を構成する前記コア基板のコア樹脂の線膨張係数をＹｐｐｍ／℃、前記絶縁樹脂層の線膨張係数をＸｐｐｍ／℃としたとき、以下の式（１）及び式（２）の条件を満たすように前記コア樹脂および前記絶縁樹脂層を選択する多層配線基板の設計方法。
１０≦Ｘ≦２５ ・・・・・・（１）
Ｙ≦―０．２３Ｘ＋１１ ・・・（２）
コア基板と、前記コア基板の両面に絶縁樹脂層を形成した多層配線基板の設計方法において、
前記多層配線基板を構成する前記コア基板のコア樹脂の線膨張係数をＹｐｐｍ／℃、前記絶縁樹脂層の線膨張係数をＸｐｐｍ／℃としたとき、以下の式（１）及び式（２）の条件を満たすように前記コア樹脂および前記絶縁樹脂層を選択する多層配線基板の設計方法。
１０≦Ｘ≦２５ ・・・・・・（１）
Ｙ≦―０．２３Ｘ＋１１ ・・・（２）
【符号の説明】
【0079】
１ コア基板
１’ コア樹脂
２ 銅箔
３ スルーホール
４ 穴埋め樹脂
６、１６ レジストパターン
８ ビア開口
１１ 絶縁樹脂層
１３、２３、３３ 導体層
１３ａ シード層
１３ｂ めっき層
１６ レジストパターン
１７ ソルダーレジスト層
１８ ソルダーレジスト開口
１９ 表面処理層
２０ はんだバンプ
３４ 半導体素子
３５ アンダーフィル樹脂
４３、５３ パッド部
１００ 多層配線基板
２００ 半導体装置
A 反りシミュレーションモデル領域
１’ コア樹脂
２ 銅箔
３ スルーホール
４ 穴埋め樹脂
６、１６ レジストパターン
８ ビア開口
１１ 絶縁樹脂層
１３、２３、３３ 導体層
１３ａ シード層
１３ｂ めっき層
１６ レジストパターン
１７ ソルダーレジスト層
１８ ソルダーレジスト開口
１９ 表面処理層
２０ はんだバンプ
３４ 半導体素子
３５ アンダーフィル樹脂
４３、５３ パッド部
１００ 多層配線基板
２００ 半導体装置
A 反りシミュレーションモデル領域
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】