知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024176797
(43)【公開日】2024-12-19
(54)【発明の名称】窒化物半導体モジュール
(51)【国際特許分類】
H01L 21/338 20060101AFI20241212BHJP
【ＦＩ】
H01L29/80 H
【審査請求】未請求
【請求項の数】12
【出願形態】ＯＬ
(21)【出願番号】P 2023095603
(22)【出願日】2023-06-09
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105957
【弁理士】
【氏名又は名称】恩田 誠
(74)【代理人】
【識別番号】100068755
【弁理士】
【氏名又は名称】恩田 博宣
(72)【発明者】
【氏名】大嶽 浩隆
【テーマコード（参考）】
5F102
【Ｆターム（参考）】
5F102FA04
5F102GB01
5F102GC01
5F102GD01
5F102GJ04
5F102GL04
5F102GL07
5F102GQ01
(57)【要約】
【課題】窒化物半導体モジュールの放熱性を高める。
【解決手段】窒化物半導体モジュール１００は、トランジスタ５１を含むチップ１０１を備えている。チップ１０１は、半導体基板１２と、半導体基板１２の上に形成され、ＧａＮによって構成された電子走行層と、電子走行層の上に形成され、ＧａＮによって構成された電子供給層とを備えている。トランジスタは、電子供給層の上に形成されたゲート電極、ソース電極、およびドレイン電極を含んで構成されている。半導体基板１２は、１００μｍ以下の厚さを有するＧａＮ基板である。
【選択図】図２
【解決手段】窒化物半導体モジュール１００は、トランジスタ５１を含むチップ１０１を備えている。チップ１０１は、半導体基板１２と、半導体基板１２の上に形成され、ＧａＮによって構成された電子走行層と、電子走行層の上に形成され、ＧａＮによって構成された電子供給層とを備えている。トランジスタは、電子供給層の上に形成されたゲート電極、ソース電極、およびドレイン電極を含んで構成されている。半導体基板１２は、１００μｍ以下の厚さを有するＧａＮ基板である。
【選択図】図２
【特許請求の範囲】
【請求項1】
トランジスタを含むチップを備え、
前記チップは、
基板上面、および前記基板上面と反対側を向く基板下面を有する半導体基板と、
前記半導体基板の前記基板上面の上に形成され、ＧａＮによって構成された電子走行層と、
前記電子走行層の上に形成され、前記電子走行層よりも大きなバンドギャップを有するＧａＮによって構成された電子供給層と、を備え、
前記トランジスタは、前記電子供給層の上に形成されたゲート電極、ソース電極、およびドレイン電極を含み、
前記半導体基板は、１００μｍ以下の厚さを有するＧａＮ基板である、窒化物半導体モジュール。
前記チップは、
基板上面、および前記基板上面と反対側を向く基板下面を有する半導体基板と、
前記半導体基板の前記基板上面の上に形成され、ＧａＮによって構成された電子走行層と、
前記電子走行層の上に形成され、前記電子走行層よりも大きなバンドギャップを有するＧａＮによって構成された電子供給層と、を備え、
前記トランジスタは、前記電子供給層の上に形成されたゲート電極、ソース電極、およびドレイン電極を含み、
前記半導体基板は、１００μｍ以下の厚さを有するＧａＮ基板である、窒化物半導体モジュール。
【請求項2】
前記チップは、複数の前記トランジスタを含む、請求項１に記載の窒化物半導体モジュール。
【請求項3】
前記チップを覆う封止部材を含み、
前記封止部材により形成され、前記基板上面と同じ側を向くモジュール上面と、前記基板下面と同じ側を向くモジュール下面とを有し、
前記半導体基板の厚さは、前記電子供給層の上面から前記モジュール上面までの距離よりも薄い、請求項１に記載の窒化物半導体モジュール。
前記封止部材により形成され、前記基板上面と同じ側を向くモジュール上面と、前記基板下面と同じ側を向くモジュール下面とを有し、
前記半導体基板の厚さは、前記電子供給層の上面から前記モジュール上面までの距離よりも薄い、請求項１に記載の窒化物半導体モジュール。
【請求項4】
前記チップを覆う封止部材を含み、
前記封止部材により形成され、前記基板上面と同じ側を向くモジュール上面と、前記基板下面と同じ側を向くモジュール下面とを有し、
前記半導体基板の厚さ方向において、前記チップのチップ下面は、前記モジュール上面よりも前記モジュール下面に近い位置に配置されている、請求項１に記載の窒化物半導体モジュール。
前記封止部材により形成され、前記基板上面と同じ側を向くモジュール上面と、前記基板下面と同じ側を向くモジュール下面とを有し、
前記半導体基板の厚さ方向において、前記チップのチップ下面は、前記モジュール上面よりも前記モジュール下面に近い位置に配置されている、請求項１に記載の窒化物半導体モジュール。
【請求項5】
前記チップを覆う封止部材を含み、
前記封止部材により形成され、前記基板上面と同じ側を向くモジュール上面と、前記基板下面と同じ側を向くモジュール下面とを有し、
前記基板下面に取り付けられ、前記モジュール下面に露出する放熱部材を備える、請求項１に記載の窒化物半導体モジュール。
前記封止部材により形成され、前記基板上面と同じ側を向くモジュール上面と、前記基板下面と同じ側を向くモジュール下面とを有し、
前記基板下面に取り付けられ、前記モジュール下面に露出する放熱部材を備える、請求項１に記載の窒化物半導体モジュール。
【請求項6】
前記放熱部材は、１５０μｍ以下の厚さを有する、請求項５に記載の窒化物半導体モジュール。
【請求項7】
前記電子走行層は、ＧａＮ層であり、
前記電子供給層は、ＡｌＧａＮ層である、請求項１に記載の窒化物半導体モジュール。
前記電子供給層は、ＡｌＧａＮ層である、請求項１に記載の窒化物半導体モジュール。
【請求項8】
前記トランジスタは、前記電子供給層上に形成され、アクセプタ型不純物を含むＧａＮによって構成されたゲート層を備え、
前記ゲート電極は、前記ゲート層の上に形成されている、請求項１に記載の窒化物半導体モジュール。
前記ゲート電極は、前記ゲート層の上に形成されている、請求項１に記載の窒化物半導体モジュール。
【請求項9】
前記電子走行層は、ＧａＮ層であり、
前記電子供給層は、ＡｌＧａＮ層であり、
前記ゲート層は、前記アクセプタ型不純物を含むＧａＮ層である、請求項８に記載の窒化物半導体モジュール。
前記電子供給層は、ＡｌＧａＮ層であり、
前記ゲート層は、前記アクセプタ型不純物を含むＧａＮ層である、請求項８に記載の窒化物半導体モジュール。
【請求項10】
前記トランジスタをオンオフ制御する制御回路を備える、請求項１に記載の窒化物半導体モジュール。
【請求項11】
複数の前記トランジスタを用いて構成されているブリッジ回路を含む、請求項２に記載の窒化物半導体モジュール。
【請求項12】
前記複数のトランジスタは、互いに直列に接続されたハイサイドトランジスタとローサイドトランジスタを備えるハーフブリッジ回路を構成し、
前記ハイサイドトランジスタと前記ローサイドトランジスタをオンオフ制御する制御回路を含む、請求項１１に記載の窒化物半導体モジュール。
前記ハイサイドトランジスタと前記ローサイドトランジスタをオンオフ制御する制御回路を含む、請求項１１に記載の窒化物半導体モジュール。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、窒化物半導体モジュールに関する。
【背景技術】
【0002】
現在、窒化ガリウム（ＧａＮ）等のＩＩＩ族窒化物半導体（以下、単に「窒化物半導体」と言う場合がある）を用いた高電子移動度トランジスタ（ＨＥＭＴ）の製品化が進んでいる。ＨＥＭＴは、半導体ヘテロ接合の界面付近に形成された二次元電子ガス（２ＤＥＧ）を導電経路（チャネル）として使用する。ＨＥＭＴを利用したパワーデバイスは、典型的なシリコン（Ｓｉ）パワーデバイスと比較して低オン抵抗および高速・高周波動作を可能にしたデバイスとして認知されている。
【0003】
例えば、特許文献１に記載の窒化物半導体装置は、シリコン基板と、窒化ガリウム（ＧａＮ）層によって構成された電子走行層と、窒化アルミニウムガリウム（ＡｌＧａＮ）層によって構成された電子供給層とを含む。これら電子走行層と電子供給層とのヘテロ接合の界面付近において電子走行層中に２ＤＥＧが形成される。また、特許文献１の窒化物半導体装置では、アクセプタ型不純物を含むゲート層（例えばｐ型ＧａＮ層）が、電子供給層上であってゲート電極の直下の位置に設けられている。この構成では、ゲート層の直下の領域において、ゲート層が電子走行層と電子供給層との間のヘテロ接合界面付近における伝導帯のバンドエネルギーを持ち上げることによりゲート層の直下のチャネルが消失し、ノーマリーオフが実現される。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１７－７３５０６号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
基板上に形成された窒化物半導体層を用いて構成される素子を備える窒化物半導体装置の場合、素子から発生した熱は、主に基板を経由して外部へ放熱される。そのため、窒化物半導体装置の温度上昇を抑制するためには、基板からの放熱性を高めることが重要である。
【課題を解決するための手段】
【0006】
本開示の一態様である窒化物半導体モジュールは、トランジスタを含むチップを備え、前記チップは、基板上面、および前記基板上面と反対側を向く基板下面を有する半導体基板と、前記半導体基板の前記基板上面の上に形成され、ＧａＮによって構成された電子走行層と、前記電子走行層の上に形成され、前記電子走行層よりも大きなバンドギャップを有するＧａＮによって構成された電子供給層と、を備え、前記トランジスタは、前記電子供給層の上に形成されたゲート電極、ソース電極、およびドレイン電極を含み、前記半導体基板は、１００μｍ以下の厚さを有するＧａＮ基板である。
【発明の効果】
【0007】
本開示の窒化物半導体モジュールによれば、放熱性を高めることができる。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
以下、添付図面を参照して本開示における半導体モジュールの実施形態を説明する。
なお、説明を簡単かつ明確にするために、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。
なお、説明を簡単かつ明確にするために、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。
【0010】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図していない。
【0011】
＜第１実施形態＞
［半導体モジュールの概略構造］
図１は、第１実施形態に係る例示的な窒化物半導体モジュール（以下、半導体モジュールと記載する。）１００の概略平面図である。図２は、図１の２－２線断面図である。
［半導体モジュールの概略構造］
図１は、第１実施形態に係る例示的な窒化物半導体モジュール（以下、半導体モジュールと記載する。）１００の概略平面図である。図２は、図１の２－２線断面図である。
【0012】
図１及び図２に示すように、半導体モジュール１００は、たとえば、面実装型のパッケージとすることができる。半導体モジュール１００は、モジュール上面１００ｓと、モジュール上面１００ｓと反対側を向くモジュール下面１００ｒとを含む。
【0013】
半導体モジュール１００は、後述するトランジスタ５１を含むチップ１０１と、チップ１０１に電気的に接続される第１導電端子１０２Ａ、第２導電端子１０２Ｂ、および第３導電端子１０２Ｃと、放熱部材１０３と、チップ１０１を封止する封止部材１０４とを含む。理解を容易にするために、図１及び図２において、封止部材１０４は、その外形線のみを図示している。
【0014】
チップ１０１は、チップ上面１０１ｓと、チップ上面１０１ｓと反対側を向くチップ下面１０１ｒとを含む。チップ上面１０１ｓは、モジュール上面１００ｓと同じ側を向く面である。チップ下面１０１ｒは、モジュール下面１００ｒと同じ側を向く面である。チップ１０１の平面視における形状、換言すると平面視におけるチップ上面１０１ｓおよびチップ下面１０１ｒの形状は、たとえば、矩形状である。チップ１０１は、半導体基板１２と、窒化物半導体層５０と、トランジスタ５１と、絶縁体層６０と、電極パッド７０と、下面電極８０とを含む。図２では、電極パッド７０および下面電極８０の図示を省略している。
【0015】
半導体基板１２は、ＧａＮで形成されている基板である。半導体基板１２は、たとえば、Ｎ空孔がドナーとして機能したｎ－型ＧａＮで形成されている基板である。キャリア密度は、たとえば１×１０１６ｃｍ－３以上とすることができる。
【0016】
半導体基板１２は、基板上面１２ｓと、基板上面１２ｓと反対側を向く基板下面１２ｒとを含む。基板上面１２ｓは、チップ上面１０１ｓと同じ側を向く面である。基板下面１２ｒは、チップ下面１０１ｒと同じ側を向く面である。
【0017】
図１および図２に示される互いに直交するＸＹＺ軸のＺ軸方向は、半導体基板１２の厚さ方向である。なお、本明細書において使用される「平面視」という用語は、明示的に別段の記載がない限り、Ｚ軸方向に沿って上方から半導体モジュール１００を視ることをいう。半導体基板１２の厚さの詳細は、後述する。
【0018】
窒化物半導体層５０は、半導体基板１２の基板上面１２ｓの上に形成されている。トランジスタ５１は、窒化物半導体層５０を用いて構成されている。窒化物半導体層５０およびトランジスタ５１の詳細は、後述する。
【0019】
図４に示すように、下面電極８０は、半導体基板１２の基板下面１２ｒに形成されている。下面電極８０は、後述するソース電極２８に電気的に接続されている。下面電極８０は、たとえば、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ニッケルバナジウム合金（ＮｉＶ）、銀（Ａｇ）、金（Ａｕ）のうち少なくとも１つを含む任意の導体材料によって構成することができる。下面電極８０は、１つまたは複数の金属層によって構成されてよい。たとえば、下面電極８０の一例は、半導体基板１２の基板下面１２ｒ側から順にＴｉ層／Ｎｉ層／Ａｕ層の３層が積層された電極である。また、下面電極８０は、半導体基板１２の基板下面１２ｒ側から順に、Ｔｉ層／Ｎｉ層／Ａｕ層／Ａｇ層の４層が積層された電極、またはＴｉ層／ＮｉＶ層／Ａｇ層の３層が積層された電極であってもよい。下面電極８０は、チップ１０１のチップ下面１０１ｒを構成している。
【0020】
また、下面電極８０は、省略されてもよい。この場合、半導体基板１２は、後述するソース電極２８に電気的に接続される。たとえば、半導体基板１２とソース電極２８との間に配置される窒化物半導体層５０に、半導体基板１２の基板上面１２ｓとソース電極２８とに接するビアを形成することにより、半導体基板１２とソース電極２８とを電気的に接続する。下面電極８０が省略されている場合、チップ１０１のチップ下面１０１ｒは、たとえば、半導体基板１２の基板下面１２ｒにより構成されてよい。
【0021】
絶縁体層６０は、窒化物半導体層５０の上に形成されている。絶縁体層６０は、たとえば窒化シリコン（ＳｉＮ）、二酸化シリコン（ＳｉＯ２）、酸窒化シリコン（ＳｉＯＮ）、アルミナ（Ａｌ２Ｏ３）、ＡｌＮ、および酸窒化アルミニウム（ＡｌＯＮ）のうちいずれか１つを含む材料によって構成され得る。一例では、絶縁体層６０は、ＳｉＮを含む材料によって形成されている。
【0022】
電極パッド７０は、絶縁体層６０の上面に形成されている。電極パッド７０は、単数又は複数のソースパッド７１、単数又は複数のドレインパッド７２、および単数又は複数のゲートパッド７３を含む。
【0023】
図２においては、電極パッド７０の図示を省略している。ソースパッド７１は、後述するソース電極２８に電気的に接続されている。ドレインパッド７２は、後述するドレイン電極３０に電気的に接続されている。ゲートパッド７３は、後述するゲート電極２４に電気的に接続されている。電極パッドの各々は、たとえば、Ｔｉ、窒化チタン（ＴｉＮ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、ＡｌＣｕ合金、Ｎｉ、Ａｕのうち少なくとも１つを含む任意の導体材料によって構成することができる。電極パッド７０の一例は、金属層と、金属層を被覆するめっき層とを含む。金属層は、たとえば、絶縁体層６０の上面側から順にＴｉ層／ＴｉＮ層／ＡｌＣｕ層／ＴｉＮ層の４層が積層された構造である。めっき層は、たとえば、金属層側から順にＣｕ層／Ｎｉ層／Ａｕ層が積層された構造である。
【0024】
図２に示す一例では、チップ１０１は、複数のソースパッド７１と、複数のドレインパッド７２と、複数のゲートパッド７３とを含む。複数のソースパッド７１および複数のドレインパッド７２の各々は、Ｙ軸方向に延びる矩形状に形成されるとともに、間隔をあけてＸ軸方向に交互に並ぶように配置されている。ゲートパッド７３は、複数のソースパッド７１および複数のドレインパッド７２のうちＸ軸方向の両側に配置されているパッド（図１では、共にドレインパッド７２）のＹ軸方向に間隔をあけて並ぶように配置されている。
【0025】
第１導電端子１０２Ａ、第２導電端子１０２Ｂ、および第３導電端子１０２Ｃは、チップ１０１の電極パッド７０に電気的に接続されている。詳述すると、第１導電端子１０２Ａは、導電性接合材（図示略）を介してソースパッド７１の上面に接合されている。第２導電端子１０２Ｂは、導電性接合材（図示略）を介してドレインパッド７２の上面に接合されている。第３導電端子１０２Ｃは、ワイヤ１０２Ｄを介してゲートパッド７３の上面に接合されている。
【0026】
第１導電端子１０２Ａ、第２導電端子１０２Ｂ、および第３導電端子１０２Ｃは、たとえば、ＣｕまたはＣｕを含む合金により形成されている。上記導電性接合材には、はんだまたは導電性ペーストを用いることができる。はんだは、たとえば、錫（Ｓｎ）－銀（Ａｇ）－銅（Ｃｕ）系等の鉛（Ｐｂ）フリーはんだであってもよいし、Ｓｎ－Ｐｂ－Ａｇ系等の鉛含有はんだであってもよい。導電性ペーストの一例はＡｇペーストである。ワイヤ１０２Ｄは、ワイヤボンディング装置によって形成されるボンディングワイヤであり、たとえば金（Ａｕ），Ａｌ，Ｃｕ等の導体によって形成されている。
【0027】
第１導電端子１０２Ａおよび第２導電端子１０２Ｂの各々は、たとえば、ブリッジ形状を有している。第１導電端子１０２Ａ、第２導電端子１０２Ｂ、および第３導電端子１０２Ｃの各々は、封止部材１０４からモジュール下面１００ｒに部分的に露出する外部接続面（それぞれの下面）を有している。第１導電端子１０２Ａ、第２導電端子１０２Ｂ、および第３導電端子１０２Ｃの各々の外部接続面は、半導体モジュール１００が図示しない実装基板に実装された際に、実装基板に電気的に接続される。
【0028】
放熱部材１０３は、チップ１０１のチップ下面１０１ｒに取り付けられている。チップ下面１０１ｒに対する放熱部材１０３の取り付け方法は、特に限定されない。一例では、放熱部材１０３は、接合材（図示略）を用いて取り付けられている。接合材としては、たとえば、はんだ、Ａｇペースト等の金属材料、および熱硬化性樹脂、光硬化性樹脂等の樹脂系材料が挙げられる。また、別の一例では、放熱部材１０３は、拡散接合または固相拡散接合によりチップ１０１のチップ下面１０１ｒに接合されている。
【0029】
放熱部材１０３は、封止部材１０４からモジュール下面１００ｒに部分的に露出する露出面を含む。放熱部材１０３の形状は、露出面を有する形状であれば特に限定されない。放熱部材１０３は、たとえば、板状の放熱板である。放熱部材１０３は、熱伝達性の良い材料により形成されている。放熱部材１０３は、たとえばセラミックス、金属から構成されている。セラミックスは、たとえばアルミナ（Ａｌ２Ｏ３）を主成分として含む。
【0030】
封止部材１０４は、半導体モジュール１００のパッケージ外形を画定し得る。封止部材１０４は、チップ１０１とともに、第１導電端子１０２Ａの一部、第２導電端子１０２Ｂの一部、第３導電端子１０２Ｃの一部、および放熱部材１０３の一部を封止する。封止部材１０４は、エポキシ樹脂、アクリル樹脂、フェノール樹脂等の絶縁性樹脂材料によって形成されていてよい。一例では、封止部材１０４は、絶縁性樹脂材料をモールドすることによって形成され得る。封止部材１０４は、半導体基板１２を形成している材料（ＧａＮ）よりも熱伝導性が低い材料によって形成されている。なお、チップ１０１のチップ上面１０１ｓおよびチップ下面１０１ｒは、封止部材１０４により形成されている。
【0031】
［窒化物半導体層およびトランジスタの詳細］
（トランジスタの概略構造）
チップ１０１は、平面視において、トランジスタ５１が形成されているアクティブ領域と、トランジスタ５１が形成されていない非アクティブ領域とを含む。
（トランジスタの概略構造）
チップ１０１は、平面視において、トランジスタ５１が形成されているアクティブ領域と、トランジスタ５１が形成されていない非アクティブ領域とを含む。
【0032】
図３は、アクティブ領域に形成されているトランジスタ５１の概略平面図である。図３では、絶縁体層６０および電極パッド７０が省略されている。図４は、トランジスタ５１の概略断面図であり、図３の４－４線断面図である。一例では、トランジスタ５１は、ＧａＮを用いたＨＥＭＴであってよい。以下では、図４を参照して、トランジスタ５１の断面構造について説明した後、図３を参照してトランジスタ５１の平面構造について説明する。
【0033】
図４に示すように、トランジスタ５１は、半導体基板１２と、半導体基板１２上に形成された窒化物半導体層５０とを含む。窒化物半導体層５０は、半導体基板１２の基板上面１２ｓ上にエピタキシャル成長されている。窒化物半導体層５０は、半導体基板１２上に形成された電子走行層１６と、電子走行層１６上に形成された電子供給層１８とを含む。
【0034】
電子走行層１６は、ＧａＮによって構成されているＧａＮ層である。電子走行層１６の一例は、アンドープのＧａＮ層である。電子走行層１６の厚さの詳細は、後述する。電子走行層１６におけるリーク電流を抑制するために、電子走行層１６の一部に不純物を導入して電子走行層１６の表層領域以外を半絶縁性にしてもよい。その場合、不純物は、例えばＣであり、電子走行層１６中の不純物のピーク濃度は、例えば１×１０１９ｃｍ－３以上である。
【0035】
電子供給層１８は、電子走行層１６よりも大きなバンドギャップを有する窒化物半導体によって構成されている。電子供給層１８は、たとえばＡｌＧａＮ層である。この場合、Ａｌ組成が大きいほどバンドギャップが大きくなるため、ＡｌＧａＮ層である電子供給層１８は、ＧａＮ層である電子走行層１６よりも大きなバンドギャップを有する。一例では、電子供給層１８は、ＡｌｘＧａ１－ｘＮによって構成され、ｘは０．１＜ｘ＜０．４であり、より好ましくは、０．２＜ｘ＜０．３である。電子供給層１８の厚さは、たとえば、５ｎｍ以上２０ｎｍ以下である。
【0036】
電子走行層１６と電子供給層１８とは、互いに異なる格子定数を有する窒化物半導体によって構成されている。したがって、電子走行層１６を構成するＧａＮ層と電子供給層１８を構成するＧａＮ層（たとえば、ＡｌＧａＮ層）とは、格子不整合系のヘテロ接合を形成する。電子走行層１６および電子供給層１８の自発分極と、ヘテロ接合界面付近の電子供給層１８が受ける応力に起因するピエゾ分極とによって、ヘテロ接合界面付近における電子走行層１６の伝導帯のエネルギーレベルはフェルミ準位よりも低くなる。これにより、電子走行層１６と電子供給層１８とのヘテロ接合界面に近い位置（例えば、界面から数ｎｍ程度の範囲内）において電子走行層１６内には二次元電子ガス（２ＤＥＧ）２０が広がっている。
【0037】
窒化物半導体層５０は、電子走行層１６および電子供給層１８以外のその他の層を有していてもよい。たとえば、窒化物半導体層５０は、半導体基板１２と電子走行層１６との間に配置される中間層を有していてもよい。中間層の一例は、電子走行層１６のエピタキシャル成長を容易にするために設けられるバッファ層であって、電子走行層１６のエピタキシャル成長を容易にすることができる任意の材料によって構成され得る。中間層の別の一例は、上下方向のリーク電流、すなわち、半導体基板１２と後述するドレイン電極３０との間のリーク電流を抑制するために設けられる高抵抗層であって、電子走行層１６のエピタキシャル成長が可能な任意の材料によって構成され得る。高抵抗層は、たとえば、電子走行層１６よりも抵抗が高い層である。
【0038】
トランジスタ５１は、電子供給層１８の上に形成されたゲート層２２と、ゲート層２２上に形成されたゲート電極２４と、パッシベーション層２６とを含む。パッシベーション層２６は、電子供給層１８、ゲート層２２、およびゲート電極２４の上に形成されるとともに、第１開口部２６Ａおよび第２開口部２６Ｂを含む。また、トランジスタ５１は、第１開口部２６Ａを介して電子供給層１８の上面１８Ａに接するソース電極２８と、第２開口部２６Ｂを介して電子供給層１８の上面１８Ａに接するドレイン電極３０とを含む。
【0039】
ゲート層２２は、パッシベーション層２６の第１開口部２６Ａと第２開口部２６Ｂとの間に位置しており、第１開口部２６Ａおよび第２開口部２６Ｂの各々から離間している。ゲート層２２は、第２開口部２６Ｂよりも第１開口部２６Ａの近くに位置している。ゲート層２２の厚さは、たとえば、５０ｎｍ以上２００ｎｍ以下である。
【0040】
ゲート層２２は、電子供給層１８よりも小さなバンドギャップを有するとともに、アクセプタ型不純物を含む窒化物半導体によって構成されている。ゲート層２２は、たとえばＡｌＧａＮ層である電子供給層１８よりも小さなバンドギャップを有する任意の材料によって構成され得る。一例では、ゲート層２２は、アクセプタ型不純物がドーピングされたＧａＮ層（ｐ型ＧａＮ層）である。
【0041】
アクセプタ型不純物は、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、およびＣのうち少なくとも１つを含むことができる。アクセプタ型不純物の一例は、Ｍｇである。ゲート層２２中のアクセプタ型不純物の最大濃度は、たとえば１×１０１８ｃｍ－３以上、または１×１０１９ｃｍ－３以上である。ゲート層２２中のアクセプタ型不純物の最大濃度は、たとえば１×１０２０ｃｍ－３以下である。
【0042】
上記のように、ゲート層２２にアクセプタ型不純物が含まれることによって、電子走行層１６および電子供給層１８のエネルギーレベルが引き上げられる。このため、ゲート層２２の直下の領域において、電子走行層１６と電子供給層１８との間のヘテロ接合界面付近における電子走行層１６の伝導帯のエネルギーレベルは、フェルミ準位とほぼ同じか、またはそれよりも大きくなる。したがって、ゲート電極２４に電圧を印加していないゼロバイアス時において、ゲート層２２の直下の領域における電子走行層１６には、２ＤＥＧ２０が形成されない。一方、ゲート層２２の直下の領域以外の領域における電子走行層１６には、２ＤＥＧ２０が形成されている。
【0043】
このように、アクセプタ型不純物がドーピングされたゲート層２２の存在によってゲート層２２の直下の領域で２ＤＥＧ２０が消滅している。その結果、トランジスタのノーマリーオフ動作が実現される。ゲート電極２４に適切なオン電圧が印加されると、ゲート電極２４の直下の領域における電子走行層１６に２ＤＥＧ２０によるチャネルが形成されるため、ソース－ドレイン間が導通する。
【0044】
ゲート電極２４は、１つまたは複数の金属層によって構成されている。ゲート電極２４は、一例では窒化チタン（ＴｉＮ）層である。あるいは、ゲート電極２４は、Ｔｉを含む材料によって形成された第１金属層と、第１金属層上に積層され、ＴｉＮを含む材料によって形成された第２金属層とによって構成されていてもよい。ゲート電極２４は、ゲート層２２とショットキー接合を形成することができる。ゲート電極２４は、平面視でゲート層２２よりも小さい領域に形成され得る。ゲート電極２４の厚さは、たとえば、５０ｎｍ以上２００ｎｍ以下である。
【0045】
パッシベーション層２６は、電子供給層１８上に形成されている。パッシベーション層２６は、電子供給層１８の上面１８Ａを覆っているともいえる。パッシベーション層２６は、たとえば窒化シリコン（ＳｉＮ）、二酸化シリコン（ＳｉＯ２）、酸窒化シリコン（ＳｉＯＮ）、アルミナ（Ａｌ２Ｏ３）、ＡｌＮ、および酸窒化アルミニウム（ＡｌＯＮ）のうちいずれか１つを含む材料によって構成され得る。一例では、パッシベーション層２６は、ＳｉＮを含む材料によって形成されている。パッシベーション層２６のうちゲート層２２およびゲート電極２４を覆う部分は、ゲート層２２およびゲート電極２４の上面に沿って形成されているため、非平坦な上面を有する。パッシベーション層２６は、たとえば、２００ｎｍ以下の厚さを有する。ここで、パッシベーション層２６の厚さは、たとえば、電子供給層１８に接する部分の厚さであってよいし、ゲート電極２４の上面に接する部分の厚さであってもよい。
【0046】
ソース電極２８およびドレイン電極３０は、電子供給層１８の上面１８Ａにおいて、ゲート層２２を挟むように配置されている。電子供給層１８の上面１８Ａにおいて、ゲート層２２、ソース電極２８およびドレイン電極３０は、Ｘ軸方向に並んでいる。
【0047】
ソース電極２８およびドレイン電極３０は、１つまたは複数の金属層によって構成され得る。たとえば、ソース電極２８およびドレイン電極３０は、Ｔｉ層、ＴｉＮ層、Ａｌ層、ＡｌＳｉＣｕ層、およびＡｌＣｕ層等を含む群から選択された２つ以上の金属層の組み合わせによって構成され得る。ソース電極２８の少なくとも一部は、第１開口部２６Ａ内に充填されており、第１開口部２６Ａを介して電子供給層１８直下の２ＤＥＧ２０とオーミック接触している。同様に、ドレイン電極３０の少なくとも一部は、第２開口部２６Ｂ内に充填されており、第２開口部２６Ｂを介して電子供給層１８直下の２ＤＥＧ２０とオーミック接触している。
【0048】
上で述べたとおり、ソース電極２８は、絶縁体層６０内に形成された配線（図示略）を介して、ソースパッド７１に電気的に接続されている。ドレイン電極３０は、絶縁体層６０内に形成された配線（図示略）を介して、ドレインパッド７２に電気的に接続されている。ゲート電極２４は、絶縁体層６０内に形成された配線（図示略）を介して、ゲートパッド７３に電気的に接続されている。また、絶縁体層６０は、パッシベーション層２６、ソース電極２８、およびドレイン電極３０の上に形成されている。絶縁体層６０は、パッシベーション層２６、ソース電極２８、およびドレイン電極３０を覆っているともいえる。
【0049】
（トランジスタの平面構造）
次に、図３を参照して、トランジスタ５１の平面構造について説明する。図３では、パッシベーション層２６、ソース電極２８の図示は省略されており、パッシベーション層２６の第１開口部２６Ａおよび第２開口部２６Ｂが破線で描かれている。
次に、図３を参照して、トランジスタ５１の平面構造について説明する。図３では、パッシベーション層２６、ソース電極２８の図示は省略されており、パッシベーション層２６の第１開口部２６Ａおよび第２開口部２６Ｂが破線で描かれている。
【0050】
トランジスタ５１は、アクティブ領域内において、トランジスタ動作に寄与する第１アクティブ領域と、トランジスタ動作に寄与しない第２アクティブ領域（図示略）を有する。一例では、第１アクティブ領域と第２アクティブ領域とは、Ｙ軸方向に交互に配置されている。
【0051】
トランジスタ５１の第１アクティブ領域において、ソース電極２８（図４参照）と、ゲート電極２４と、ドレイン電極３０とは電子供給層１８（図４参照）上でＸ軸方向に隣り合って配置されている。Ｘ軸方向に隣り合うソース電極２８、ゲート電極２４、およびドレイン電極３０の組み合わせは、１つのＨＥＭＴセル５１ＨＣを構成する。図３の例では、アクティブ領域において、Ｘ方向に２つのＨＥＭＴセル５１ＨＣが配置されている。なお、実際には、より多くのＨＥＭＴセル５１ＨＣが各アクティブ領域に配置され得る。ＨＥＭＴセル５１ＨＣの数は特に限定されるものでなく、単数であってもよいし、複数であってもよい。チップ１０１は、同一基板上に形成された複数のトランジスタ５１（ＨＥＭＴセル５１ＨＣ）を有していてもよい。
【0052】
【0053】
図２に示すように、半導体モジュール１００の厚さＴ１は、たとえば、９００μｍ以上である。半導体モジュール１００の厚さＴ１は、たとえば、１５００μｍ以下である。
チップ１０１の厚さＴ２は、たとえば、８０μｍ以上である。チップ１０１の厚さＴ２は、たとえば、１４０μｍ以下である。
チップ１０１の厚さＴ２は、たとえば、８０μｍ以上である。チップ１０１の厚さＴ２は、たとえば、１４０μｍ以下である。
【0054】
窒化物半導体層５０の上面（電子供給層１８の上面１８Ａ）からモジュール上面１００ｓまでの距離を厚さＴ３とする。厚さＴ３は、たとえば、４００μｍ以上である。厚さＴ３は、たとえば、５５０μｍ以下である。
【0055】
図４に示すように、チップ１０１の半導体基板１２の厚さＴ４は、１００μｍ以下である。半導体基板１２の厚さＴ４は、８０μｍ以下であってもよい。また、半導体基板１２の厚さＴ４は、たとえば、６０μｍ以上である。
【0056】
半導体基板１２の厚さＴ４の一例は、窒化物半導体層５０の上面（電子供給層１８の上面１８Ａ）からモジュール上面１００ｓまでの距離である厚さＴ３よりも薄い。厚さＴ３に対する半導体基板１２の厚さＴ４の比率（Ｔ４／Ｔ３）は、たとえば、０．２５以下である。また、厚さＴ３と半導体基板１２の厚さＴ４との差（Ｔ３－Ｔ４）は、たとえば、４８０μｍ以上である。
【0057】
図４に示すように、窒化物半導体層５０を構成する電子走行層１６の厚さＴ５は、たとえば、１．２μｍ以上である。電子走行層１６の厚さＴ５は、たとえば、６μｍ以下である。窒化物半導体層５０の一例は、ｎ型ＧａＮで形成されている半導体基板１２の上に電子走行層１６が形成されるとともに、半導体基板１２と電子走行層１６との間にバッファ層等の中間層が介在していない。この場合、電子走行層１６を厚く形成すること、たとえば、厚さＴ５を１２００μｍ以上にすることにより、電子走行層１６に発生している２ＤＥＧ２０と半導体基板１２との間の絶縁性を確保できる。これにより、電子走行層１６を通過して半導体基板１２へと流れるリーク電流を抑制できる。
【0058】
半導体基板１２と窒化物半導体層５０の合計厚さ、すなわち、半導体基板１２の基板下面１２ｒから電子供給層１８の上面１８Ａまでの距離Ｄ１は、たとえば、１０６μｍ以下である。また、距離Ｄ１は、たとえば、６１μｍ以上である。
【0059】
図２に示すように、放熱部材１０３の厚さＴ６は、たとえば、１５０μｍ以下である。放熱部材１０３の厚さは、たとえば、１００μｍ以上である。放熱部材１０３の厚さＴ６を薄くすること、たとえば、１５０μｍ以下にすることにより、放熱部材１０３の放熱性が向上する。一例の放熱部材１０３の厚さＴ６は、半導体基板１２の厚さＴ４よりも厚い。また、別の一例の放熱部材１０３の厚さＴ６は、半導体基板１２の厚さＴ４よりも薄い。
【0060】
半導体モジュール１００の厚さ方向において、チップ１０１のチップ下面１０１ｒは、半導体モジュール１００のモジュール上面１００ｓよりもモジュール下面１００ｒに近い位置に配置されている。換言すると、チップ下面１０１ｒとモジュール下面１００ｒとの間の距離Ｄ２は、チップ下面１０１ｒとモジュール上面１００ｓとの間の距離Ｄ３よりも短い。
【0061】
［作用］
次に、実施形態の半導体モジュール１００の作用を説明する。
半導体モジュール１００は、トランジスタ５１を含むチップ１０１を備えている。チップ１０１は、基板上面１２ｓおよび基板下面１２ｒを有する半導体基板１２と、基板上面１２ｓの上に形成されるとともにＧａＮにより形成されている電子走行層１６および電子供給層１８とを備える。トランジスタ５１は、電子走行層１６および電子供給層１８と、電子供給層１８の上に形成されているゲート電極２４、ソース電極２８、およびドレイン電極３０とを含んで構成されている。
次に、実施形態の半導体モジュール１００の作用を説明する。
半導体モジュール１００は、トランジスタ５１を含むチップ１０１を備えている。チップ１０１は、基板上面１２ｓおよび基板下面１２ｒを有する半導体基板１２と、基板上面１２ｓの上に形成されるとともにＧａＮにより形成されている電子走行層１６および電子供給層１８とを備える。トランジスタ５１は、電子走行層１６および電子供給層１８と、電子供給層１８の上に形成されているゲート電極２４、ソース電極２８、およびドレイン電極３０とを含んで構成されている。
【0062】
上記構成のチップ１０１の場合、トランジスタ５１から発生した熱は、半導体基板１２を経由して外部へ放熱される。詳述すると、半導体モジュール１００は、半導体基板１２の基板下面１２ｒに接合されるとともに、モジュール下面１００ｒに露出する放熱部材１０３を備えている。トランジスタ５１から発生した熱は、半導体基板１２および放熱部材１０３を経由して半導体モジュール１００のモジュール下面１００ｒから外部へ放熱される。したがって、半導体モジュール１００は、片面放熱型のモジュールといえる。
【0063】
ここで、チップ１０１は、半導体基板１２として、ＧａＮ基板、すなわち、半導体基板１２の上に形成される電子走行層１６および電子供給層１８と同種の材料により構成される基板を用いている。これにより、その他の基板を用いた従来構造と比較して、半導体基板１２の厚さを薄くできる。具体的には、半導体基板１２の厚さを１００μｍ以下にできる。
【0064】
詳述すると、半導体基板１２を構成する材料と、その上に形成される電子走行層１６および電子供給層１８を構成する材料とが異種材料である場合、両材料の線膨張係数の差に起因して、チップ１０１を反らせようとする応力が発生する。そのため、半導体基板には、上記応力に抗する強度を確保できる厚さが必要になる。たとえば、Ｓｉ基板を用いた場合には、Ｓｉ基板の厚さを２００μｍ以上にする必要がある。
【0065】
一方、半導体基板１２を構成する材料と、その上に形成される電子走行層１６を構成する材料とが共に同種材料（ＧａＮ系材料）である場合、両材料の線膨張係数の差が小さくなる、または線膨張係数の差が無くなる。そのため、線膨張係数の差に起因する、チップ１０１を反らせようとする応力が小さくなる、または当該応力が発生しなくなる。これにより、半導体基板１２に要求される強度を低くできる。その結果、相対的に強度の低い半導体基板１２、すなわち、厚さが１００μｍ以下である半導体基板１２を用いることが可能になる。
【0066】
そして、厚さが１００μｍ以下である薄い半導体基板１２を用いることにより、半導体基板１２の厚さ方向に熱が流れる際の熱抵抗を小さくできる。これにより、チップ１０１において、トランジスタ５１から発生した熱が半導体基板１２を経由して外部へ放熱される際の熱抵抗が小さくなる。その結果、半導体モジュール１００の放熱性が向上する。
【0067】
また、従来構成の半導体基板に用いられているＳｉの熱伝導率は、１．５Ｗ／ｃｍ・Ｋである。これに対して、ＧａＮの熱伝導率は、２Ｗ／ｃｍ・Ｋであり、Ｓｉの熱伝導率よりも高い。そのため、ＧａＮ基板を用いた場合には、Ｓｉ基板を用いた場合と比較して、半導体基板１２を構成する材料の熱伝導率が高くなることに基づく放熱性の向上効果も得られる。
【0068】
参考として、半導体基板１２としてＧａＮ基板を用いたチップ１０１の熱抵抗と、Ｓｉ基板を用いたチップ１０１の熱抵抗をシミュレートにより比較した。熱抵抗は、電子供給層１８の上面１８Ａにおける特定の第１点と、半導体基板１２の基板下面１２ｒにおける特定の第２点との間の熱抵抗を求めた。まず、厚さ２００μｍのＳｉ基板を用いるとともに、平面視における面積が１０ｍｍ２であるチップ１０１を含む半導体モジュールの第１モデルを構築し、その熱抵抗を算出した。次に、厚さ８０μｍのＧａＮ基板を用いた点を除いて第１モデルと同じ構成である第２モデルを構築し、その熱抵抗を算出した。その結果、Ｓｉ基板を用いた第１モデルの熱抵抗は、０．１３℃／Ｗであった。これに対して、ＧａＮ基板を用いた第２モデルの熱抵抗は、０．０４℃／Ｗであり、第１モデルの熱抵抗の１／３以下になった。
【0069】
［効果］
第１実施形態の半導体モジュール１００によれば、以下の効果が得られる。
（１－１）
半導体モジュール１００は、トランジスタ５１を含むチップ１０１を備えている。チップ１０１は、半導体基板１２と、半導体基板１２の上に形成され、ＧａＮによって構成された電子走行層１６と、電子走行層１６の上に形成され、ＧａＮによって構成された電子供給層１８とを備えている。トランジスタ５１は、電子供給層１８の上に形成されたゲート電極２４、ソース電極２８、およびドレイン電極３０を含んで構成されている。半導体基板１２は、１００μｍ以下の厚さを有するＧａＮ基板である。
第１実施形態の半導体モジュール１００によれば、以下の効果が得られる。
（１－１）
半導体モジュール１００は、トランジスタ５１を含むチップ１０１を備えている。チップ１０１は、半導体基板１２と、半導体基板１２の上に形成され、ＧａＮによって構成された電子走行層１６と、電子走行層１６の上に形成され、ＧａＮによって構成された電子供給層１８とを備えている。トランジスタ５１は、電子供給層１８の上に形成されたゲート電極２４、ソース電極２８、およびドレイン電極３０を含んで構成されている。半導体基板１２は、１００μｍ以下の厚さを有するＧａＮ基板である。
【0070】
上記構成によれば、半導体基板１２として、ＧａＮ基板を用いたことにより、半導体基板１２の厚さを１００μｍ以下にできる。これにより、トランジスタ５１から発生した熱が半導体基板１２を経由して外部へ放熱される際の熱抵抗が小さくなる。その結果、半導体モジュール１００の放熱性が向上する。半導体モジュール１００の放熱性が向上することにより、チップ１０１の発熱量が小さくなる。これにより、トランジスタ５１に流すことのできるドレイン電流の上限（許容電流）を大きくすることが可能になる。
【0071】
（１－２）
また、半導体基板１２がＧａＮ基板である場合、バッファ層を介することなく、半導体基板１２の上に、ＧａＮ層である電子走行層１６および電子供給層１８をエピタキシャル成長により形成できる。たとえば、半導体基板１２の基板上面１２ｓに接して電子供給層１８が形成されている。
また、半導体基板１２がＧａＮ基板である場合、バッファ層を介することなく、半導体基板１２の上に、ＧａＮ層である電子走行層１６および電子供給層１８をエピタキシャル成長により形成できる。たとえば、半導体基板１２の基板上面１２ｓに接して電子供給層１８が形成されている。
【0072】
この場合、バッファ層が省略されることにより、電子供給層１８の上面１８Ａから半導体基板１２までの距離を短くできる。これにより、トランジスタ５１から発生した熱が電子走行層１６、および半導体基板１２を経由して外部へ放熱される放熱経路を短くできる。この点においても、トランジスタ５１から発生した熱が上記放熱経路を通じて外部へ放熱される際の熱抵抗が小さくなる。その結果、半導体モジュール１００の放熱性が更に向上する。
【0073】
なお、ｎ型ＧａＮで形成されている半導体基板１２の上に、バッファ層を介することなく電子走行層１６を配置する場合、２ＤＥＧ２０と半導体基板１２との間の絶縁性を確保するために、アンドープのＧａＮで形成されている電子走行層１６を厚く形成することがある。この場合においても、電子走行層１６の厚さの増加分よりも、バッファ層が省略されることによる厚さの減少分の方が大きいため、バッファ層を有する構成と比較して、電子供給層１８の上面１８Ａから半導体基板１２までの距離を短くできる。
【0074】
（１－３）
チップ１０１は、複数のトランジスタ５１（ＨＥＭＴセル５１ＨＣ）を備えている。トランジスタ５１の各々は、ゲート電極２４、ソース電極２８、およびドレイン電極３０が電子供給層１８の上に形成されている横型トランジスタである。横型トランジスタであるトランジスタ５１は、複数を密集させて配置することによるチップ１０１の小型化を図ることができるが、隣接するトランジスタ５１の各々から発生する熱が互いに干渉することによりチップ１０１の発熱量が大きくなりやすい。そのため、複数のトランジスタ５１を備えるチップ１０１に、１００μｍ以下の厚さを有するＧａＮ基板を用いることは特に有効である。
チップ１０１は、複数のトランジスタ５１（ＨＥＭＴセル５１ＨＣ）を備えている。トランジスタ５１の各々は、ゲート電極２４、ソース電極２８、およびドレイン電極３０が電子供給層１８の上に形成されている横型トランジスタである。横型トランジスタであるトランジスタ５１は、複数を密集させて配置することによるチップ１０１の小型化を図ることができるが、隣接するトランジスタ５１の各々から発生する熱が互いに干渉することによりチップ１０１の発熱量が大きくなりやすい。そのため、複数のトランジスタ５１を備えるチップ１０１に、１００μｍ以下の厚さを有するＧａＮ基板を用いることは特に有効である。
【0075】
（１－４）
半導体モジュール１００は、チップ１０１を覆う封止部材１０４を含む。半導体モジュール１００は、基板上面１２ｓと同じ側を向くモジュール上面１００ｓと、基板下面１２ｒと同じ側を向くモジュール下面１００ｒとを有する。半導体基板１２の厚さＴ４は、電子供給層１８の上面１８Ａからモジュール上面１００ｓまでの距離である厚さＴ３よりも薄い。この場合、半導体基板１２の厚さＴ４が薄いことにより、トランジスタ５１、特に、電子供給層１８の付近から発生した熱が半導体基板１２を経由して外部へ放熱される際の熱抵抗が更に小さくなる。
半導体モジュール１００は、チップ１０１を覆う封止部材１０４を含む。半導体モジュール１００は、基板上面１２ｓと同じ側を向くモジュール上面１００ｓと、基板下面１２ｒと同じ側を向くモジュール下面１００ｒとを有する。半導体基板１２の厚さＴ４は、電子供給層１８の上面１８Ａからモジュール上面１００ｓまでの距離である厚さＴ３よりも薄い。この場合、半導体基板１２の厚さＴ４が薄いことにより、トランジスタ５１、特に、電子供給層１８の付近から発生した熱が半導体基板１２を経由して外部へ放熱される際の熱抵抗が更に小さくなる。
【0076】
（１－５）
半導体基板１２の厚さ方向において、チップ１０１のチップ下面１０１ｒは、半導体モジュール１００のモジュール上面１００ｓよりもモジュール下面１００ｒに近い位置に配置されている。この場合、トランジスタ５１から発生した熱を、半導体基板１２を経由してモジュール下面１００ｒから放熱する片面放熱の経路を短くできる。これにより、トランジスタ５１から発生した熱が半導体基板１２を経由して外部へ放熱される際の熱抵抗が更に小さくなる。
半導体基板１２の厚さ方向において、チップ１０１のチップ下面１０１ｒは、半導体モジュール１００のモジュール上面１００ｓよりもモジュール下面１００ｒに近い位置に配置されている。この場合、トランジスタ５１から発生した熱を、半導体基板１２を経由してモジュール下面１００ｒから放熱する片面放熱の経路を短くできる。これにより、トランジスタ５１から発生した熱が半導体基板１２を経由して外部へ放熱される際の熱抵抗が更に小さくなる。
【0077】
（１－６）
トランジスタ５１は、電子供給層１８上に形成され、アクセプタ型不純物を含むＧａＮによって構成されたゲート層２２を備える。ゲート電極２４は、ゲート層２２の上に形成されている。すなわち、トランジスタ５１は、ノーマリーオフ型である。この場合、ゲート電極２４に電圧を印加していないゼロバイアス時において、ゲート層２２の直下の領域における電子走行層１６には、２ＤＥＧ２０が形成されない。一方、ゲート層２２の直下の領域以外の領域における電子走行層１６には、２ＤＥＧ２０が形成されている。ゲート電極２４にオン電圧が印加されると、ゲート電極２４の直下の領域における電子走行層１６に２ＤＥＧ２０によるチャネルが形成される。
トランジスタ５１は、電子供給層１８上に形成され、アクセプタ型不純物を含むＧａＮによって構成されたゲート層２２を備える。ゲート電極２４は、ゲート層２２の上に形成されている。すなわち、トランジスタ５１は、ノーマリーオフ型である。この場合、ゲート電極２４に電圧を印加していないゼロバイアス時において、ゲート層２２の直下の領域における電子走行層１６には、２ＤＥＧ２０が形成されない。一方、ゲート層２２の直下の領域以外の領域における電子走行層１６には、２ＤＥＧ２０が形成されている。ゲート電極２４にオン電圧が印加されると、ゲート電極２４の直下の領域における電子走行層１６に２ＤＥＧ２０によるチャネルが形成される。
【0078】
ここで、ゲート電極２４にオン電圧が印加された場合に、電子走行層１６におけるゲート層２２の直下の領域に発生する２ＤＥＧ２０は、ゲート層２２の直下の領域以外の領域に発生する２ＤＥＧ２０よりも少なくなる。そのため、電子走行層１６におけるゲート層２２の直下の領域は、ゲート層２２の直下の領域以外の領域と比較して、抵抗が大きくなる結果、発熱量が大きくなる。したがって、チップ１０１が備えるトランジスタ５１が、ゲート層２２を有するノーマリーオフ型である場合、ゲート層２２を有さないノーマリーオン型である場合と比較して、チップ１０１の発熱量が大きくなりやすい。そのため、ノーマリーオフ型のトランジスタ５１を備えるチップ１０１に、１００μｍ以下の厚さを有するＧａＮ基板を用いることは特に有効である。
【0079】
＜第２実施形態＞
第２実施形態の半導体モジュール２００は、制御回路を含む点が第１実施形態と異なる。その他の構成については、第１実施形態と同様である。以下では、第１実施形態と同様な構成要素については説明を省略し、第１実施形態と異なる構成要素について説明する。
第２実施形態の半導体モジュール２００は、制御回路を含む点が第１実施形態と異なる。その他の構成については、第１実施形態と同様である。以下では、第１実施形態と同様な構成要素については説明を省略し、第１実施形態と異なる構成要素について説明する。
【0080】
図５は、第２実施形態に係る例示的な半導体モジュール１００の概略平面図である。
［半導体モジュールの概略構造］
図５に示すように、半導体モジュール２００は、モジュール上面２００ｓと、モジュール上面２００ｓと反対側を向くモジュール下面（図示略）とを含む。
［半導体モジュールの概略構造］
図５に示すように、半導体モジュール２００は、モジュール上面２００ｓと、モジュール上面２００ｓと反対側を向くモジュール下面（図示略）とを含む。
【0081】
半導体モジュール２００は、トランジスタ５１を含むチップ１０１と、チップ１０１に電気的に接続される第１導電端子１０２Ａおよび第２導電端子１０２Ｂと、放熱部材１０３とを含む。これらの各構成は、第１実施形態と同様である。
【0082】
半導体モジュール２００は、制御回路を含む制御チップ２０１と、制御チップ２０１に電気的に接続される複数の第４導電端子１０２Ｅと、制御用放熱部材２０２と、チップ１０１および制御チップ２０１を封止する封止部材２０３とを更に含む。
【0083】
第４導電端子１０２Ｅは、封止部材２０３からモジュール下面に部分的に露出する外部接続面（それぞれの下面）を有している。第４導電端子１０２Ｅを形成する材料としては、第１導電端子１０２Ａを形成する材料と同様の材料が挙げられる。
【0084】
制御チップ２０１は、モジュール上面２００ｓと同じ側を向くチップ上面２０１ｓを含む。制御チップ２０１は、チップ上面２０１ｓに形成されている第１電極パッド８１および複数の第２電極パッド８２を備えている。第１電極パッド８１は、ワイヤ８１Ａを介してチップ１０１のゲートパッド７３の上面に接合されている。複数の第２電極パッド８２の各々は、ワイヤ８２Ａを介してそれぞれ異なる第４導電端子１０２Ｅに接合されている。第１電極パッド８１および第２電極パッド８２を形成する材料としては、電極パッド７０を形成する材料と同様の材料が挙げられる。ワイヤ８１Ａ，８２Ａを形成する材料としては、ワイヤ１０２Ｄを形成する材料と同様の材料が挙げられる。
【0085】
制御用放熱部材２０２は、制御チップ２０１のチップ下面に対して取り付けられている。チップ下面に対する制御用放熱部材２０２の取り付け方法は、特に限定されない。制御用放熱部材２０２の取り付け方法としては、放熱部材１０３について記載した方法と同様の方法が挙げられる。制御用放熱部材２０２は、封止部材２０３からモジュール下面に部分的に露出する露出面（図示略）を含む。制御用放熱部材２０２を形成する材料としては、放熱部材１０３を形成する材料と同様の材料が挙げられる。
【0086】
封止部材２０３は、半導体モジュール２００のパッケージ外形を画定し得る。封止部材２０３は、チップ１０１および制御チップ２０１とともに、第１導電端子１０２Ａの一部、第２導電端子１０２Ｂの一部、第４導電端子１０２Ｅの一部、放熱部材１０３の一部、および制御用放熱部材２０２の一部を封止する。封止部材２０３を形成する材料としては、封止部材１０４を形成する材料と同様の材料が挙げられる。
【0087】
制御チップ２０１の制御回路は、トランジスタ５１を駆動する駆動信号を生成する。駆動信号は、トランジスタ５１のゲート電極２４に印加される。制御回路は、トランジスタ５１をオンオフ制御する。
【0088】
［効果］
第２実施形態の半導体モジュール２００は、第１実施形態の半導体モジュール１００と同様の効果を奏する。
第２実施形態の半導体モジュール２００は、第１実施形態の半導体モジュール１００と同様の効果を奏する。
【0089】
＜第３実施形態＞
第３実施形態の半導体モジュール３００は、ブリッジ回路を有するブリッジモジュールとして具体化されている点が第２実施形態と異なる。本実施形態では、一例として、ハーフブリッジ回路を有するハーフブリッジモジュールとして具体化された半導体モジュール３００について説明する。
第３実施形態の半導体モジュール３００は、ブリッジ回路を有するブリッジモジュールとして具体化されている点が第２実施形態と異なる。本実施形態では、一例として、ハーフブリッジ回路を有するハーフブリッジモジュールとして具体化された半導体モジュール３００について説明する。
【0090】
［半導体モジュールの回路構成］
図６は、半導体モジュール３００の概略回路図である。半導体モジュール３００は、ハーフブリッジ回路３０１と制御回路Ｃとを含む。ハーフブリッジ回路３０１は、第１トランジスタ３０２と、第２トランジスタ３０３とを含む。制御回路Ｃは、第１トランジスタ３０２および第２トランジスタ３０３の駆動を制御する。
図６は、半導体モジュール３００の概略回路図である。半導体モジュール３００は、ハーフブリッジ回路３０１と制御回路Ｃとを含む。ハーフブリッジ回路３０１は、第１トランジスタ３０２と、第２トランジスタ３０３とを含む。制御回路Ｃは、第１トランジスタ３０２および第２トランジスタ３０３の駆動を制御する。
【0091】
第１トランジスタ３０２と第２トランジスタ３０３とは互いに直列に接続されている。第１トランジスタ３０２は、ハーフブリッジ回路３０１のハイサイドトランジスタ（制御用トランジスタ）として機能し、第２トランジスタ３０３は、ハーフブリッジ回路３０１のローサイドトランジスタ（同期整流用トランジスタ）として機能する。
【0092】
ハイサイドトランジスタとして設けられた第１トランジスタ３０２は、ソース端子３０２Ｓ、ドレイン端子３０２Ｄ、およびゲート端子３０２Ｇを含み、ドレイン端子３０２Ｄは入力端子Ｔ１０に接続され、ソース端子３０２Ｓは出力端子Ｔ２０に接続されている。入力端子Ｔ１０には、入力電圧ＶINが印加される。
【0093】
ローサイドトランジスタとして設けられた第２トランジスタ３０３は、ソース端子３０３Ｓ、ドレイン端子３０３Ｄ、およびゲート端子３０３Ｇを含み、ドレイン端子３０３Ｄは出力端子Ｔ２０に接続され、ソース端子３０３ＳはグランドＧＮＤに接続されている。したがって、第１トランジスタ３０２と第２トランジスタ３０３とは、入力端子Ｔ１０とグランドＧＮＤとの間に直列に接続されており、第１トランジスタ３０２と第２トランジスタ３０３との間の接続ノードが出力端子Ｔ２０に接続されている。
【0094】
制御回路Ｃは、ハイサイドドライバ３１０およびローサイドドライバ３２０を含む。ハイサイドドライバ３１０は、第１トランジスタ３０２を駆動するハイサイド制御信号ＶGHを生成する。ハイサイド制御信号ＶGHは、第１トランジスタ３０２のゲート端子３０２Ｇに印加される。ローサイドドライバ３２０は、第２トランジスタ３０３を駆動するローサイド制御信号ＶGLを生成する。ローサイド制御信号ＶGLは、第２トランジスタ３０３のゲート端子３０３Ｇに印加される。
【0095】
制御回路Ｃは、ハイサイド制御信号ＶGHとローサイド制御信号ＶGLとに基づいて第１トランジスタ３０２と第２トランジスタ３０３とを相補にオンオフ制御して出力端子Ｔ２０にスイッチ電圧ＶSWを生成する。なお、出力端子Ｔ２０には、たとえばコイルおよびインダクタなどを含む図示しない負荷回路が接続されている。
【0096】
第１トランジスタ３０２がオン状態、第２トランジスタ３０３がオフ状態にあるとき、第１トランジスタ３０２を介して入力端子Ｔ１０から負荷回路（出力端子Ｔ２０）に向けてスイッチ電流ＩSWが流れ、入力電圧ＶINに基づくスイッチ電圧ＶSWが出力端子Ｔ２０に出力される。第１トランジスタ３０２がオフ状態、第２トランジスタ３０３がオン状態にあるとき、第２トランジスタ３０３を介して負荷回路（出力端子Ｔ２０）からグランドＧＮＤに向けてスイッチ電流ＩSWが流れ、スイッチ電圧ＶSWが０Ｖに引き下げられる。
【0097】
［半導体モジュールの概略構造］
図７に示すように、半導体モジュール３００は、モジュール上面３００ｓと、モジュール上面３００ｓと反対側を向くモジュール下面（図示略）とを含む。
図７に示すように、半導体モジュール３００は、モジュール上面３００ｓと、モジュール上面３００ｓと反対側を向くモジュール下面（図示略）とを含む。
【0098】
半導体モジュール３００は、第１トランジスタ３０２および第２トランジスタ３０３を含むチップ３３１と、チップ３３１に電気的に接続される第５導電端子３３２Ａ、第６導電端子３３２Ｂ、および第７導電端子３３２Ｃと、チップ３３１に接合される放熱部材３３５とを含む。半導体モジュール３００は、制御回路Ｃを含む制御チップ３３３と、制御チップ３３３に電気的に接続される複数の第８導電端子３３２Ｄと、制御用放熱部材２０２と、チップ３３１および制御チップ３３３を封止する封止部材３３７とを更に含む。理解を容易にするために、図７において、封止部材３３７は、その外形線のみを図示している。
【0099】
チップ３３１は、モジュール上面３００ｓと同じ側を向くチップ上面３３１ｓを含む。チップ３３１の平面視における形状、換言すると平面視におけるチップ上面３３１ｓの形状は、たとえば、矩形状である。チップ３３１は、半導体基板１２と、窒化物半導体層５０（図８参照）と、第１トランジスタ３０２（図８参照）および第２トランジスタ３０３（図８参照）と、絶縁体層６０（図示略）と、電極パッド３７０と、下面電極８０とを含む。半導体基板１２、下面電極８０（図８参照）、および絶縁体層６０は、第１実施形態と同様である。窒化物半導体層５０の詳細は、後述する。
【0100】
電極パッド３７０は、チップ上面３３１ｓに形成されている。電極パッド３７０は、単数又は複数のソースパッド３７１Ｈ、単数又は複数のドレインパッド３７２Ｈ、および単数又は複数のゲートパッド３７３Ｈを含む。ソースパッド３７１Ｈは、第１トランジスタ３０２の後述するソース電極２８Ｈに電気的に接続されている。ドレインパッド３７２Ｈは、第１トランジスタ３０２の後述するドレイン電極３０Ｈに電気的に接続されている。ゲートパッド３７３Ｈは、第１トランジスタ３０２の後述するゲート電極２４Ｈに電気的に接続されている。
【0101】
また、電極パッド３７０は、単数又は複数のソースパッド３７１Ｌ、単数又は複数のドレインパッド３７２Ｌ、および単数又は複数のゲートパッド３７３Ｌを含む。ソースパッド３７１Ｌは、第２トランジスタ３０３の後述するソース電極２８Ｌに電気的に接続されている。ドレインパッド３７２Ｌは、第２トランジスタ３０３の後述するドレイン電極３０Ｌに電気的に接続されている。ゲートパッド３７３Ｌは、第２トランジスタ３０３の後述するゲート電極２４Ｌに電気的に接続されている。電極パッド３７０を形成する材料は、第１実施形態の電極パッド７０を形成する材料と同様である。
【0102】
図７に示す一例では、チップ３３１は、複数のソースパッド３７１Ｈと、複数のドレインパッド３７２Ｈと、ゲートパッド３７３Ｈと、複数のソースパッド３７１Ｌと、複数のドレインパッド３７２Ｌと、ゲートパッド３７３Ｌとを含む。
【0103】
複数のソースパッド３７１Ｈおよび複数のドレインパッド３７２Ｈの各々は、Ｙ軸方向に延びる矩形状に形成されるとともに、チップ上面３３１ｓにおける＋Ｙ軸方向側の領域において、Ｘ軸方向に交互に並ぶように配置されている。ゲートパッド３７３Ｈは、複数のソースパッド３７１Ｈおよび複数のドレインパッド３７２Ｈよりもチップ上面３３１ｓの外周に近い位置に配置されている。詳述すると、ゲートパッド３７３Ｈは、－Ｘ軸方向の端に配置されているパッド（図７では、ソースパッド３７１Ｈ）の＋Ｙ軸方向に間隔をあけて並ぶように配置されている。
【0104】
複数のソースパッド３７１Ｌおよび複数のドレインパッド３７２Ｌの各々は、Ｙ軸方向に延びる矩形状に形成されるとともに、チップ上面３３１ｓにおける－Ｙ軸方向側の領域において、間隔をあけてＸ軸方向に交互に並ぶように配置されている。また、ソースパッド３７１Ｌの各々は、ドレインパッド３７２Ｈの－Ｙ軸方向側に間隔をあけて並ぶように配置されている。ドレインパッド３７２Ｌの各々は、ソースパッド３７１Ｈの－Ｙ軸方向側に間隔をあけて並ぶように配置されている。ゲートパッド３７３Ｌは、複数のソースパッド３７１Ｌおよび複数のドレインパッド３７２Ｌよりもチップ上面３３１ｓの外周に近い位置に配置されている。詳述すると、ゲートパッド３７３Ｌは、－Ｘ軸方向の端に配置されているパッド（図７では、ドレインパッド３７２Ｌ）の－Ｙ軸方向に間隔をあけて並ぶように配置されている。
【0105】
第５導電端子３３２Ａ、第６導電端子３３２Ｂ、および第７導電端子３３２Ｃは、チップ３３１の電極パッド３７０に電気的に接続されている。詳述すると、第５導電端子３３２Ａは、導電性接合材（図示略）を介してドレインパッド３７２Ｈの上面に接合されている。第６導電端子３３２Ｂは、導電性接合材（図示略）を介してソースパッド３７１Ｌの上面に接合されている。第７導電端子３３２Ｃは、導電性接合材（図示略）を介してソースパッド３７１Ｈの上面およびドレインパッド３７２Ｌの上面の両方に接合されている。
【0106】
第５導電端子３３２Ａ、第６導電端子３３２Ｂ、および第７導電端子３３２Ｃの各々は、たとえば、ブリッジ形状を有している。第５導電端子３３２Ａ、第６導電端子３３２Ｂ、および第７導電端子３３２Ｃの各々は、封止部材３３７からモジュール下面に部分的に露出する外部接続面（それぞれの下面）を有している。第５導電端子３３２Ａの外部接続面は、図６における入力端子Ｔ１０に相当する。第６導電端子３３２Ｂの外部接続面は、図６におけるグランドＧＮＤに相当する。第７導電端子３３２Ｃの外部接続面は、図６における出力端子Ｔ２０に相当する。
【0107】
制御チップ３３３は、モジュール上面３００ｓと同じ側を向くチップ上面３３３ｓを含む。制御チップ３３３の平面視における形状、換言すると平面視におけるチップ上面３３３ｓの形状は、たとえば、矩形状である。
【0108】
制御チップ３３３は、チップ上面３３３ｓに形成されている第３電極パッド３３５Ａ、第４電極パッド３３５Ｂ、および複数の第５電極パッド３３５Ｃを備えている。第３電極パッド３３５Ａは、ワイヤ３３６Ａを介してチップ３３１のゲートパッド３７３Ｈの上面に接合されている。第４電極パッド３３５Ｂは、ワイヤ３３６Ｂを介してチップ３３１のゲートパッド３７３Ｌの上面に接合されている。複数の第５電極パッド３３５Ｃの各々は、ワイヤ３３６Ｃを介してそれぞれ異なる複数の第８導電端子３３２Ｄに接合されている。複数の第８導電端子３３２Ｄの各々は、封止部材３３７からモジュール下面に部分的に露出する外部接続面（それぞれの下面）を有している。
【0109】
（第１トランジスタおよび第２トランジスタの概略構造）
図８は、第１トランジスタ３０２および第２トランジスタ３０３の概略断面図である。
第１トランジスタ３０２および第２トランジスタ３０３は、共通の半導体基板１２と、半導体基板１２上に形成された共通の窒化物半導体層５０とを含む。窒化物半導体層５０は、半導体基板１２の基板上面１２ｓ上にエピタキシャル成長されている。窒化物半導体層５０は、半導体基板１２上に形成された電子走行層１６と、電子走行層１６上に形成された電子供給層１８とを含む。半導体基板１２および窒化物半導体層５０は、第１実施形態と同様である。
図８は、第１トランジスタ３０２および第２トランジスタ３０３の概略断面図である。
第１トランジスタ３０２および第２トランジスタ３０３は、共通の半導体基板１２と、半導体基板１２上に形成された共通の窒化物半導体層５０とを含む。窒化物半導体層５０は、半導体基板１２の基板上面１２ｓ上にエピタキシャル成長されている。窒化物半導体層５０は、半導体基板１２上に形成された電子走行層１６と、電子走行層１６上に形成された電子供給層１８とを含む。半導体基板１２および窒化物半導体層５０は、第１実施形態と同様である。
【0110】
第１トランジスタ３０２は、電子供給層１８の上に形成されたゲート層２２Ｈと、ゲート層２２Ｈ上に形成されたゲート電極２４Ｈとを含む。第２トランジスタ３０３は、電子供給層１８の上に形成されたゲート層２２Ｌと、ゲート層２２Ｌ上に形成されたゲート電極２４Ｌとを含む。
【0111】
第１トランジスタ３０２および第２トランジスタ３０３は、パッシベーション層２６を含む。パッシベーション層２６は、電子供給層１８、ゲート層２２Ｈ，２２Ｌ、およびゲート電極２４Ｈ，２４Ｌの上に形成されるとともに、第１開口部２６ＡＨ、２６ＡＬおよび第２開口部２６ＢＨ，２６ＢＬを含む。
【0112】
第１開口部２６ＡＨ、２６ＡＬおよび第２開口部２６ＢＨ，２６ＢＬは、＋Ｘ方向に向かって、第１開口部２６ＡＬ、第２開口部２６ＢＬ、第１開口部２６ＡＨ、第２開口部２６ＢＨの順で間隔をあけて配置されている。一例では、Ｘ方向において、第１開口部２６ＡＬと第２開口部２６ＢＬとの間の距離は、第１開口部２６ＡＨと第２開口部２６ＢＨとの間の距離と等しい。第２開口部２６ＢＬと第１開口部２６ＡＨとの間の距離は、第１開口部２６ＡＬと第２開口部２６ＢＬとの間の距離および第１開口部２６ＡＨと第２開口部２６ＢＨとの間の距離よりも短い。
【0113】
第１トランジスタ３０２は、第１開口部２６ＡＨを介して電子供給層１８の上面１８Ａに接するソース電極２８Ｈと、第２開口部２６ＢＨを介して電子供給層１８の上面１８Ａに接するドレイン電極３０Ｈとを含む。第１トランジスタ３０２のゲート層２２Ｈは、パッシベーション層２６の第１開口部２６ＡＨと第２開口部２６ＢＨとの間に位置しており、第１開口部２６ＡＨおよび第２開口部２６ＢＨの各々から離間している。ソース電極２８Ｈおよびドレイン電極３０Ｈは、電子供給層１８の上面１８Ａにおいて、ゲート層２２Ｈを挟むように配置されている。電子供給層１８の上面１８Ａにおいて、ゲート層２２Ｈ、ソース電極２８Ｈおよびドレイン電極３０Ｈは、Ｘ軸方向に並んでいる。第１トランジスタ３０２の構成の詳細は、第１実施形態のトランジスタ５１と同様である。ソース電極２８Ｈは、ソースパッド３７１Ｈに電気的に接続されている。ドレイン電極３０Ｈは、ドレインパッド３７２Ｈに電気的に接続されている。ゲート電極２４Ｈは、ゲートパッド３７３Ｈに電気的に接続されている。
【0114】
第２トランジスタ３０３は、第１開口部２６ＡＬを介して電子供給層１８の上面１８Ａに接するソース電極２８Ｌと、第２開口部２６ＢＬを介して電子供給層１８の上面１８Ａに接するドレイン電極３０Ｌとを含む。第２トランジスタ３０３のゲート層２２Ｌは、パッシベーション層２６の第１開口部２６ＡＬと第２開口部２６ＢＬとの間に位置しており、第１開口部２６ＡＬおよび第２開口部２６ＢＬの各々から離間している。ソース電極２８Ｌおよびドレイン電極３０Ｌは、電子供給層１８の上面１８Ａにおいて、ゲート層２２Ｌを挟むように配置されている。電子供給層１８の上面１８Ａにおいて、ゲート層２２Ｌ、ソース電極２８Ｌおよびドレイン電極３０Ｌは、Ｘ軸方向に並んでいる。ソース電極２８Ｌは、ソースパッド３７１Ｌに電気的に接続されている。ドレイン電極３０Ｌは、ドレインパッド３７２Ｌに電気的に接続されている。ゲート電極２４Ｌは、ゲートパッド３７３Ｌに電気的に接続されている。
【0115】
［効果］
第３実施形態の半導体モジュール３００は、第１実施形態の半導体モジュール１００と同様の効果を奏する。また、第３実施形態の半導体モジュール３００によれば、以下の効果が得られる。
第３実施形態の半導体モジュール３００は、第１実施形態の半導体モジュール１００と同様の効果を奏する。また、第３実施形態の半導体モジュール３００によれば、以下の効果が得られる。
【0116】
（３－１）
チップ３３１は、複数のトランジスタ（第１トランジスタ３０２および第２トランジスタ３０３）を用いて構成されているブリッジ回路を含む。ブリッジ回路の一例は、互いに直列に接続された第１トランジスタ３０２（ハイサイドトランジスタ）と第２トランジスタ３０３（ローサイドトランジスタ）を備えるハーフブリッジ回路３０１である。半導体モジュール３００は、複数のトランジスタ（第１トランジスタ３０２および第２トランジスタ３０３）をオンオフ制御する制御回路Ｃを含む。
チップ３３１は、複数のトランジスタ（第１トランジスタ３０２および第２トランジスタ３０３）を用いて構成されているブリッジ回路を含む。ブリッジ回路の一例は、互いに直列に接続された第１トランジスタ３０２（ハイサイドトランジスタ）と第２トランジスタ３０３（ローサイドトランジスタ）を備えるハーフブリッジ回路３０１である。半導体モジュール３００は、複数のトランジスタ（第１トランジスタ３０２および第２トランジスタ３０３）をオンオフ制御する制御回路Ｃを含む。
【0117】
ブリッジ回路の場合、高周波動作させるため、およびチップ３３１の小型化のために、複数のトランジスタを近接させて配置することになる。そのため、隣接する複数のトランジスタの各々から発生する熱が互いに干渉することによりチップ３３１の発熱量が大きくなりやすい。そのため、ブリッジ回路を備えるチップ１０１に、１００μｍ以下の厚さを有するＧａＮ基板を用いることは特に有効である。
【0118】
＜変更例＞
上記各実施形態は例えば以下のように変更できる。上記各実施形態と以下の各変更例は、技術的な矛盾が生じない限り、互いに組み合せることができる。なお、以下の変更例において、上記各実施形態と共通する部分については、上記各実施形態と同一の符号を付してその説明を省略する。
上記各実施形態は例えば以下のように変更できる。上記各実施形態と以下の各変更例は、技術的な矛盾が生じない限り、互いに組み合せることができる。なお、以下の変更例において、上記各実施形態と共通する部分については、上記各実施形態と同一の符号を付してその説明を省略する。
【0119】
・トランジスタ５１は、ゲート層２２を有さないノーマリーオン型であってもよい。第１トランジスタ３０２および第２トランジスタ３０３についても同様である。
本開示で使用される「～上に」という用語は、文脈によって明らかにそうでないことが示されない限り、「～上に」と「～の上方に」との双方の意味を含む。したがって、「第１層が第２層上に形成される」という表現は、或る実施形態では第１層が第２層に接触して第２層上に直接配置され得るが、他の実施形態では第１層が第２層に接触することなく第２層の上方に配置され得ることが意図される。すなわち、「～上に」という用語は、第１層と第２層との間に他の層が形成される構造を排除しない。
本開示で使用される「～上に」という用語は、文脈によって明らかにそうでないことが示されない限り、「～上に」と「～の上方に」との双方の意味を含む。したがって、「第１層が第２層上に形成される」という表現は、或る実施形態では第１層が第２層に接触して第２層上に直接配置され得るが、他の実施形態では第１層が第２層に接触することなく第２層の上方に配置され得ることが意図される。すなわち、「～上に」という用語は、第１層と第２層との間に他の層が形成される構造を排除しない。
【0120】
本開示で使用されるＺ方向は必ずしも鉛直方向である必要はなく、鉛直方向に完全に一致している必要もない。したがって、本開示による種々の構造は、本明細書で説明されるＺ方向の「上」および「下」が鉛直方向の「上」および「下」であることに限定されない。たとえば、Ｘ軸方向が鉛直方向であってもよく、またはＹ軸方向が鉛直方向であってもよい。
【0121】
本開示における「第１」、「第２」、「第３」等の用語は、単に対象物を区別するために用いられており、対象物を順位づけするものではない。
＜付記＞
本開示から把握できる技術的思想を以下に記載する。なお、限定する意図ではなく理解の補助のために、付記に記載される構成要素には、実施形態中の対応する構成要素の参照符号が付されている。参照符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、参照符号で示される構成要素に限定されるべきではない。
＜付記＞
本開示から把握できる技術的思想を以下に記載する。なお、限定する意図ではなく理解の補助のために、付記に記載される構成要素には、実施形態中の対応する構成要素の参照符号が付されている。参照符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、参照符号で示される構成要素に限定されるべきではない。
【0122】
［付記１］
トランジスタ（５１，３０２、３０３）を含むチップ（１０１、３３１）を備え、
前記チップ（１０１、３３１）は、
基板上面（１２ｓ）、および前記基板上面（１２ｓ）と反対側を向く基板下面（１２ｒ）を有する半導体基板（１２）と、
前記半導体基板（１２）の前記基板上面（１２ｓ）の上に形成され、ＧａＮによって構成された電子走行層（１６）と、
前記電子走行層（１６）の上に形成され、前記電子走行層（１６）よりも大きなバンドギャップを有するＧａＮによって構成された電子供給層（１８）と、を備え、
前記トランジスタ（５１，３０２、３０３）は、前記電子供給層（１８）の上に形成されたゲート電極（２４）、ソース電極（２８）、およびドレイン電極（３０）を含み、
前記半導体基板（１２）は、１００μｍ以下の厚さを有するＧａＮ基板である、窒化物半導体モジュール（１００，２００，３００）。
トランジスタ（５１，３０２、３０３）を含むチップ（１０１、３３１）を備え、
前記チップ（１０１、３３１）は、
基板上面（１２ｓ）、および前記基板上面（１２ｓ）と反対側を向く基板下面（１２ｒ）を有する半導体基板（１２）と、
前記半導体基板（１２）の前記基板上面（１２ｓ）の上に形成され、ＧａＮによって構成された電子走行層（１６）と、
前記電子走行層（１６）の上に形成され、前記電子走行層（１６）よりも大きなバンドギャップを有するＧａＮによって構成された電子供給層（１８）と、を備え、
前記トランジスタ（５１，３０２、３０３）は、前記電子供給層（１８）の上に形成されたゲート電極（２４）、ソース電極（２８）、およびドレイン電極（３０）を含み、
前記半導体基板（１２）は、１００μｍ以下の厚さを有するＧａＮ基板である、窒化物半導体モジュール（１００，２００，３００）。
【0123】
［付記２］
前記チップ（１０１、３３１）は、複数の前記トランジスタ（５１，３０２、３０３）を含む、付記１に記載の窒化物半導体モジュール。
前記チップ（１０１、３３１）は、複数の前記トランジスタ（５１，３０２、３０３）を含む、付記１に記載の窒化物半導体モジュール。
【0124】
［付記３］
前記チップ（１０１、３３１）を覆う封止部材（２６，２０３）を含み、
前記封止部材（２６，２０３）により形成され、前記基板上面（１２ｓ）と同じ側を向くモジュール上面（１００ｓ，２００ｓ，３００ｓ）と、前記基板下面（１２ｒ）と同じ側を向くモジュール下面（１００ｒ，２００ｒ，３００ｒ）とを有し、
前記半導体基板（１２）の厚さ（Ｔ４）は、前記電子供給層（１８）の上面（１８Ａ）から前記モジュール上面（１００ｓ，２００ｓ，３００ｓ）までの距離（Ｔ３）よりも薄い、付記１または付記２に記載の窒化物半導体モジュール（１００，２００，３００）。
前記チップ（１０１、３３１）を覆う封止部材（２６，２０３）を含み、
前記封止部材（２６，２０３）により形成され、前記基板上面（１２ｓ）と同じ側を向くモジュール上面（１００ｓ，２００ｓ，３００ｓ）と、前記基板下面（１２ｒ）と同じ側を向くモジュール下面（１００ｒ，２００ｒ，３００ｒ）とを有し、
前記半導体基板（１２）の厚さ（Ｔ４）は、前記電子供給層（１８）の上面（１８Ａ）から前記モジュール上面（１００ｓ，２００ｓ，３００ｓ）までの距離（Ｔ３）よりも薄い、付記１または付記２に記載の窒化物半導体モジュール（１００，２００，３００）。
【0125】
［付記４］
前記チップ（１０１、３３１）を覆う封止部材（２６，２０３）を含み、
前記封止部材（２６，２０３）により形成され、前記基板上面（１２ｓ）と同じ側を向くモジュール上面（１００ｓ，２００ｓ，３００ｓ）と、前記基板下面（１２ｒ）と同じ側を向くモジュール下面（１００ｒ，２００ｒ，３００ｒ）とを有し、
前記半導体基板（１２）の厚さ方向において、前記チップ（１０１、３３１）のチップ下面（１０１ｒ、３３１ｒ）は、前記モジュール上面（１００ｓ，２００ｓ，３００ｓ）よりも前記モジュール下面（１００ｒ，２００ｒ，３００ｒ）に近い位置に配置されている、付記１～３のいずれか１つに記載の窒化物半導体モジュール（１００，２００，３００）。
前記チップ（１０１、３３１）を覆う封止部材（２６，２０３）を含み、
前記封止部材（２６，２０３）により形成され、前記基板上面（１２ｓ）と同じ側を向くモジュール上面（１００ｓ，２００ｓ，３００ｓ）と、前記基板下面（１２ｒ）と同じ側を向くモジュール下面（１００ｒ，２００ｒ，３００ｒ）とを有し、
前記半導体基板（１２）の厚さ方向において、前記チップ（１０１、３３１）のチップ下面（１０１ｒ、３３１ｒ）は、前記モジュール上面（１００ｓ，２００ｓ，３００ｓ）よりも前記モジュール下面（１００ｒ，２００ｒ，３００ｒ）に近い位置に配置されている、付記１～３のいずれか１つに記載の窒化物半導体モジュール（１００，２００，３００）。
【0126】
［付記５］
前記チップ（１０１、３３１）を覆う封止部材（２６，２０３）を含み、
前記封止部材（２６，２０３）により形成され、前記基板上面（１２ｓ）と同じ側を向くモジュール上面（１００ｓ，２００ｓ，３００ｓ）と、前記基板下面（１２ｒ）と同じ側を向くモジュール下面（１００ｒ，２００ｒ，３００ｒ）とを有し、
前記基板下面（１２ｒ）に取り付けられ、前記モジュール下面（１００ｒ，２００ｒ，３００ｒ）に露出する放熱部材（１０３）を備える、付記１～４のいずれか１つに記載の窒化物半導体モジュール（１００，２００，３００）。
前記チップ（１０１、３３１）を覆う封止部材（２６，２０３）を含み、
前記封止部材（２６，２０３）により形成され、前記基板上面（１２ｓ）と同じ側を向くモジュール上面（１００ｓ，２００ｓ，３００ｓ）と、前記基板下面（１２ｒ）と同じ側を向くモジュール下面（１００ｒ，２００ｒ，３００ｒ）とを有し、
前記基板下面（１２ｒ）に取り付けられ、前記モジュール下面（１００ｒ，２００ｒ，３００ｒ）に露出する放熱部材（１０３）を備える、付記１～４のいずれか１つに記載の窒化物半導体モジュール（１００，２００，３００）。
【0127】
［付記６］
前記放熱部材（２６，２０３）は、１５０μｍ以下の厚さを有する、付記５に記載の窒化物半導体モジュール（１００，２００，３００）。
前記放熱部材（２６，２０３）は、１５０μｍ以下の厚さを有する、付記５に記載の窒化物半導体モジュール（１００，２００，３００）。
【0128】
［付記７］
前記電子走行層（１６）は、ＧａＮ層であり、
前記電子供給層（１８）は、ＡｌＧａＮ層である、付記１～６のいずれか１つに記載の窒化物半導体モジュール。
前記電子走行層（１６）は、ＧａＮ層であり、
前記電子供給層（１８）は、ＡｌＧａＮ層である、付記１～６のいずれか１つに記載の窒化物半導体モジュール。
【0129】
［付記８］
前記トランジスタ（５１，３０２、３０３）は、前記電子供給層（１８）上に形成され、アクセプタ型不純物を含むＧａＮによって構成されたゲート層（２２）を備え、
前記ゲート電極（２４）は、前記ゲート層（２２）の上に形成されている、付記１～７のいずれか１つに記載の窒化物半導体モジュール（１００，２００，３００）。
前記トランジスタ（５１，３０２、３０３）は、前記電子供給層（１８）上に形成され、アクセプタ型不純物を含むＧａＮによって構成されたゲート層（２２）を備え、
前記ゲート電極（２４）は、前記ゲート層（２２）の上に形成されている、付記１～７のいずれか１つに記載の窒化物半導体モジュール（１００，２００，３００）。
【0130】
［付記９］
前記電子走行層（１６）は、ＧａＮ層であり、
前記電子供給層（１８）は、ＡｌＧａＮ層であり、
前記ゲート層（２２）は、前記アクセプタ型不純物を含むＧａＮ層である、付記８に記載の窒化物半導体モジュール（１００，２００，３００）。
前記電子走行層（１６）は、ＧａＮ層であり、
前記電子供給層（１８）は、ＡｌＧａＮ層であり、
前記ゲート層（２２）は、前記アクセプタ型不純物を含むＧａＮ層である、付記８に記載の窒化物半導体モジュール（１００，２００，３００）。
【0131】
［付記１０］
前記トランジスタ（５１，３０２、３０３）をオンオフ制御する制御回路（Ｃ１，Ｃ２）を備える、付記１～９のいずれか１つに記載の窒化物半導体モジュール（２００，３００）。
前記トランジスタ（５１，３０２、３０３）をオンオフ制御する制御回路（Ｃ１，Ｃ２）を備える、付記１～９のいずれか１つに記載の窒化物半導体モジュール（２００，３００）。
【0132】
［付記１１］
前記チップ（１０１、３３１）は、複数の前記トランジスタ（５１，３０２、３０３）を含み、
複数の前記トランジスタ（３０２、３０３）を用いて構成されているブリッジ回路（３０１）を含む、付記１～９のいずれか１つに記載の窒化物半導体モジュール（３００）。
前記チップ（１０１、３３１）は、複数の前記トランジスタ（５１，３０２、３０３）を含み、
複数の前記トランジスタ（３０２、３０３）を用いて構成されているブリッジ回路（３０１）を含む、付記１～９のいずれか１つに記載の窒化物半導体モジュール（３００）。
【0133】
［付記１２］
前記複数のトランジスタ（３０２、３０３）は、互いに直列に接続されたハイサイドトランジスタ（３０２）とローサイドトランジスタ（３０３）を備えるハーフブリッジ回路（３０１）を構成し、
前記ハイサイドトランジスタ（３０２）と前記ローサイドトランジスタ（３０３）をオンオフ制御する制御回路（Ｃ２）を含む、付記１１に記載の窒化物半導体モジュール（３００）。
前記複数のトランジスタ（３０２、３０３）は、互いに直列に接続されたハイサイドトランジスタ（３０２）とローサイドトランジスタ（３０３）を備えるハーフブリッジ回路（３０１）を構成し、
前記ハイサイドトランジスタ（３０２）と前記ローサイドトランジスタ（３０３）をオンオフ制御する制御回路（Ｃ２）を含む、付記１１に記載の窒化物半導体モジュール（３００）。
【0134】
［付記１３］
前記半導体基板（１２）の上に形成された窒化物半導体層（５０）と、
前記窒化物半導体層（５０）を含んで構成された複数のトランジスタ（３０２、３０３）と、を備えるチップであって、
複数の前記トランジスタ（３０２、３０３）は、互いに直列に接続されたハイサイドトランジスタ（３０２）とローサイドトランジスタ（３０３）を備えるハーフブリッジ回路（３０１）を構成し、
前記半導体基板（１２）の厚さ方向に直交するチップ上面（１０１ｓ）に形成され、前記ハイサイドトランジスタ（３０２）のソース電極（２８Ｈ）に電気的に接続されている単数又は複数のソースパッド（３７１Ｈ）、前記ハイサイドトランジスタ（３０２）のドレイン電極（３０Ｈ）に電気的に接続されている単数又は複数のドレインパッド（３７２Ｈ）、および前記ハイサイドトランジスタ（３０２）のゲート電極（２４Ｈ）に電気的に接続されている単数又は複数のゲートパッド（３７３Ｈ）と、
前記チップ上面（１０１ｓ）に形成され、前記ローサイドトランジスタ（３０３）のソース電極（２８Ｌ）に電気的に接続されている複数のソースパッド（３７１Ｌ）、ローサイドトランジスタ（３０３）のドレイン電極（３０Ｌ）に電気的に接続されている複数のドレインパッド（３７２Ｌ）、およびローサイドトランジスタ（３０３）のゲート電極（２４Ｌ）に電気的に接続されているゲートパッド（３７３Ｌ）と、を含み、
複数の前記ソースパッド（３７１Ｈ）および複数のドレインパッド（３７２Ｈ）の各々は、前記チップ上面（１０１ｓ）における第１方向一方側（＋Ｙ軸方向側）の領域において、前記チップ上面（１０１ｓ）における前記第１方向に直交する第２方向（Ｘ軸方向）に交互に並ぶように配置され、
複数の前記ソースパッド（３７１Ｈ）および複数の前記ドレインパッド（３７２Ｈ）の各々は、前記チップ上面（１０１ｓ）における前記第１方向他方側（－Ｙ軸方向側）の領域において、前記チップ上面（１０１ｓ）における前記第２方向（Ｘ軸方向）に交互に並ぶように配置され、
複数の前記ソースパッド（３７１Ｈ）の各々は、前記ドレインパッド（３７２Ｈ）の前記第１方向他方側（－Ｙ軸方向側）に間隔をあけて並ぶように配置され、複数の前記ドレインパッド（３７２Ｌ）の各々は、前記ソースパッド（３７１Ｈ）の前記第１方向他方側（－Ｙ軸方向側）に間隔をあけて並ぶように配置されている、チップ。
前記半導体基板（１２）の上に形成された窒化物半導体層（５０）と、
前記窒化物半導体層（５０）を含んで構成された複数のトランジスタ（３０２、３０３）と、を備えるチップであって、
複数の前記トランジスタ（３０２、３０３）は、互いに直列に接続されたハイサイドトランジスタ（３０２）とローサイドトランジスタ（３０３）を備えるハーフブリッジ回路（３０１）を構成し、
前記半導体基板（１２）の厚さ方向に直交するチップ上面（１０１ｓ）に形成され、前記ハイサイドトランジスタ（３０２）のソース電極（２８Ｈ）に電気的に接続されている単数又は複数のソースパッド（３７１Ｈ）、前記ハイサイドトランジスタ（３０２）のドレイン電極（３０Ｈ）に電気的に接続されている単数又は複数のドレインパッド（３７２Ｈ）、および前記ハイサイドトランジスタ（３０２）のゲート電極（２４Ｈ）に電気的に接続されている単数又は複数のゲートパッド（３７３Ｈ）と、
前記チップ上面（１０１ｓ）に形成され、前記ローサイドトランジスタ（３０３）のソース電極（２８Ｌ）に電気的に接続されている複数のソースパッド（３７１Ｌ）、ローサイドトランジスタ（３０３）のドレイン電極（３０Ｌ）に電気的に接続されている複数のドレインパッド（３７２Ｌ）、およびローサイドトランジスタ（３０３）のゲート電極（２４Ｌ）に電気的に接続されているゲートパッド（３７３Ｌ）と、を含み、
複数の前記ソースパッド（３７１Ｈ）および複数のドレインパッド（３７２Ｈ）の各々は、前記チップ上面（１０１ｓ）における第１方向一方側（＋Ｙ軸方向側）の領域において、前記チップ上面（１０１ｓ）における前記第１方向に直交する第２方向（Ｘ軸方向）に交互に並ぶように配置され、
複数の前記ソースパッド（３７１Ｈ）および複数の前記ドレインパッド（３７２Ｈ）の各々は、前記チップ上面（１０１ｓ）における前記第１方向他方側（－Ｙ軸方向側）の領域において、前記チップ上面（１０１ｓ）における前記第２方向（Ｘ軸方向）に交互に並ぶように配置され、
複数の前記ソースパッド（３７１Ｈ）の各々は、前記ドレインパッド（３７２Ｈ）の前記第１方向他方側（－Ｙ軸方向側）に間隔をあけて並ぶように配置され、複数の前記ドレインパッド（３７２Ｌ）の各々は、前記ソースパッド（３７１Ｈ）の前記第１方向他方側（－Ｙ軸方向側）に間隔をあけて並ぶように配置されている、チップ。
【0135】
［付記１４］
前記ゲートパッド（３７３Ｈ）は、複数の前記ソースパッド（３７１Ｈ）および複数の前記ドレインパッド（３７２Ｈ）よりも外周に近い位置に配置され、
前記ゲートパッド（３７３Ｌ）は、複数の前記ソースパッド（３７１Ｌ）および複数の前記ドレインパッド（３７２Ｌ）よりも外周に近い位置に配置されている、付記１３に記載のチップ。
前記ゲートパッド（３７３Ｈ）は、複数の前記ソースパッド（３７１Ｈ）および複数の前記ドレインパッド（３７２Ｈ）よりも外周に近い位置に配置され、
前記ゲートパッド（３７３Ｌ）は、複数の前記ソースパッド（３７１Ｌ）および複数の前記ドレインパッド（３７２Ｌ）よりも外周に近い位置に配置されている、付記１３に記載のチップ。
【0136】
なお、付記１３および付記１４に記載のチップが備える半導体基板（１２）の厚さおよび半導体基板（１２）を形成する材料は特に限定されない。
【符号の説明】
【0137】
Ｃ…制御回路
Ｄ１，Ｄ２，Ｄ３…距離
Ｔ１～Ｔ６…厚さ
Ｔ１０…入力端子
Ｔ２０…出力端子
１２…半導体基板
１２ｒ…基板下面
１２ｓ…基板上面
１６…電子走行層
１８…電子供給層
１８Ａ…上面
２０…二次元電子ガス
２２，２２Ｈ，２２Ｌ…ゲート層
２４，２４Ｈ，２４Ｌ…ゲート電極
２６…パッシベーション層
２６Ａ，２６ＡＨ，２６ＡＬ…第１開口部
２６Ｂ，２６ＢＨ，２６ＢＬ…第２開口部
２８，２８Ｈ，２８Ｌ…ソース電極
３０，３０Ｈ，３０Ｌ…ドレイン電極
５０…窒化物半導体層
５１…トランジスタ
５１ＨＣ…ＨＥＭＴセル
６０…絶縁体層
７０…電極パッド
７１…ソースパッド
７２…ドレインパッド
７３…ゲートパッド
８０…下面電極
８１…第１電極パッド
８１Ａ，８２Ａ…ワイヤ
８２…第２電極パッド
１００…半導体モジュール
１００ｒ…モジュール下面
１００ｓ…モジュール上面
１０１…チップ
１０１ｒ…チップ下面
１０１ｓ…チップ上面
１０２Ａ…第１導電端子
１０２Ｂ…第２導電端子
１０２Ｃ…第３導電端子
１０２Ｄ…ワイヤ
１０２Ｅ…第４導電端子
１０３…放熱部材
１０４…封止部材
２００…半導体モジュール
２００ｓ…モジュール上面
２０１…制御チップ
２０１ｓ…チップ上面
２０２…制御用放熱部材
２０３…封止部材
３００…半導体モジュール
３００ｓ…モジュール上面
３０１…ハーフブリッジ回路
３０２…第１トランジスタ
３０２Ｄ，３０３Ｄ…ドレイン端子
３０２Ｇ，３０３Ｇ…ゲート端子
３０２Ｓ，３０３Ｓ…ソース端子
３１０…ハイサイドドライバ
３２０…ローサイドドライバ
３３１…チップ
３３１ｓ…チップ上面
３３２Ａ…第５導電端子
３３２Ｂ…第６導電端子
３３２Ｃ…第７導電端子
３３２Ｄ…第８導電端子
３３３…制御チップ
３３３ｓ…チップ上面
３３５…放熱部材
３３５Ａ…第３電極パッド
３３５Ｂ…第４電極パッド
３３５Ｃ…第５電極パッド
３３６Ａ，３３６Ｂ，３３６Ｃ…ワイヤ
３３７…封止部材
３７０…電極パッド
３７１Ｈ，３７１Ｌ…ソースパッド
３７２Ｈ，３７２Ｌ…ドレインパッド
３７３Ｈ，３７３Ｌ…ゲートパッド
Ｄ１，Ｄ２，Ｄ３…距離
Ｔ１～Ｔ６…厚さ
Ｔ１０…入力端子
Ｔ２０…出力端子
１２…半導体基板
１２ｒ…基板下面
１２ｓ…基板上面
１６…電子走行層
１８…電子供給層
１８Ａ…上面
２０…二次元電子ガス
２２，２２Ｈ，２２Ｌ…ゲート層
２４，２４Ｈ，２４Ｌ…ゲート電極
２６…パッシベーション層
２６Ａ，２６ＡＨ，２６ＡＬ…第１開口部
２６Ｂ，２６ＢＨ，２６ＢＬ…第２開口部
２８，２８Ｈ，２８Ｌ…ソース電極
３０，３０Ｈ，３０Ｌ…ドレイン電極
５０…窒化物半導体層
５１…トランジスタ
５１ＨＣ…ＨＥＭＴセル
６０…絶縁体層
７０…電極パッド
７１…ソースパッド
７２…ドレインパッド
７３…ゲートパッド
８０…下面電極
８１…第１電極パッド
８１Ａ，８２Ａ…ワイヤ
８２…第２電極パッド
１００…半導体モジュール
１００ｒ…モジュール下面
１００ｓ…モジュール上面
１０１…チップ
１０１ｒ…チップ下面
１０１ｓ…チップ上面
１０２Ａ…第１導電端子
１０２Ｂ…第２導電端子
１０２Ｃ…第３導電端子
１０２Ｄ…ワイヤ
１０２Ｅ…第４導電端子
１０３…放熱部材
１０４…封止部材
２００…半導体モジュール
２００ｓ…モジュール上面
２０１…制御チップ
２０１ｓ…チップ上面
２０２…制御用放熱部材
２０３…封止部材
３００…半導体モジュール
３００ｓ…モジュール上面
３０１…ハーフブリッジ回路
３０２…第１トランジスタ
３０２Ｄ，３０３Ｄ…ドレイン端子
３０２Ｇ，３０３Ｇ…ゲート端子
３０２Ｓ，３０３Ｓ…ソース端子
３１０…ハイサイドドライバ
３２０…ローサイドドライバ
３３１…チップ
３３１ｓ…チップ上面
３３２Ａ…第５導電端子
３３２Ｂ…第６導電端子
３３２Ｃ…第７導電端子
３３２Ｄ…第８導電端子
３３３…制御チップ
３３３ｓ…チップ上面
３３５…放熱部材
３３５Ａ…第３電極パッド
３３５Ｂ…第４電極パッド
３３５Ｃ…第５電極パッド
３３６Ａ，３３６Ｂ，３３６Ｃ…ワイヤ
３３７…封止部材
３７０…電極パッド
３７１Ｈ，３７１Ｌ…ソースパッド
３７２Ｈ，３７２Ｌ…ドレインパッド
３７３Ｈ，３７３Ｌ…ゲートパッド
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】