ホーム > 特許ランキング > 株式会社タムラ製作所
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024177231
(43)【公開日】2024-12-19
(54)【発明の名称】ゲート駆動回路
(51)【国際特許分類】
H03K 17/06 20060101AFI20241212BHJP
H03K 17/567 20060101ALI20241212BHJP
【ＦＩ】
H03K17/06
H03K17/567
【審査請求】有
【請求項の数】4
【出願形態】ＯＬ
(21)【出願番号】P 2024169714
(22)【出願日】2024-09-29
(62)【分割の表示】P 2021548864の分割
【原出願日】2020-09-17
(31)【優先権主張番号】P 2019177768
(32)【優先日】2019-09-27
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】390005223
【氏名又は名称】株式会社タムラ製作所
(74)【代理人】
【識別番号】100109014
【弁理士】
【氏名又は名称】伊藤 充
(74)【代理人】
【識別番号】100141988
【弁理士】
【氏名又は名称】松本 浩一郎
(74)【代理人】
【識別番号】100182154
【弁理士】
【氏名又は名称】吉田 淳一
(72)【発明者】
【氏名】小川紘生
(57)【要約】
【課題】より簡易な回路構成で、ＮチャネルＭＯＳＦＥＴを用いたゲート駆動回路のハイサイドドライバを提供することである。
【解決手段】電力半導体スイッチを駆動する回路であって、電源のプラス側Ｖｄｃにドレイン端子を接続し、電力半導体スイッチを駆動する信号のＯＵＴ端子にソース端子を接続したメインスイッチＮチャネルＭＯＳＦＥＴと、Ｖｄｃから電荷を蓄積する電荷蓄積回路と、電荷蓄積回路の出力端子と、Ｖｄｃとの電圧差を検出し、電荷蓄積回路の出力端子電圧が電源のプラス側Ｖｃｃの電圧より一定電圧以上高くなったことを検出した場合、前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子に前記電荷蓄積回路の出力電圧の一部又は全部を印加する電圧検出機能付きスイッチと、を備えたハイサイドドライバ回路である。
【選択図】図１Ａ
【解決手段】電力半導体スイッチを駆動する回路であって、電源のプラス側Ｖｄｃにドレイン端子を接続し、電力半導体スイッチを駆動する信号のＯＵＴ端子にソース端子を接続したメインスイッチＮチャネルＭＯＳＦＥＴと、Ｖｄｃから電荷を蓄積する電荷蓄積回路と、電荷蓄積回路の出力端子と、Ｖｄｃとの電圧差を検出し、電荷蓄積回路の出力端子電圧が電源のプラス側Ｖｃｃの電圧より一定電圧以上高くなったことを検出した場合、前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子に前記電荷蓄積回路の出力電圧の一部又は全部を印加する電圧検出機能付きスイッチと、を備えたハイサイドドライバ回路である。
【選択図】図１Ａ
【特許請求の範囲】
【請求項1】
電力半導体スイッチを駆動する回路であって、
前記回路の電源のプラス側Ｖｄｃにドレイン端子を接続し、前記電力半導体スイッチを駆動する信号を出力する端子であるＯＵＴ端子にソース端子を接続したメインスイッチＮチャネルＭＯＳＦＥＴと、
前記回路の電源のプラス側Ｖｄｃと前記ＯＵＴ端子との間に接続され、前記回路の電源のプラス側Ｖｄｃと前記ＯＵＴ端子との間の電圧に基づき前記回路の電源のプラス側Ｖｄｃから電流を注入して電荷を蓄積し、出力端子から蓄積した電荷を放出する電荷蓄積回路と、
前記電荷蓄積回路の前記出力端子と、前記回路の電源のプラス側Ｖｄｃとの電圧差を検出して動作する電圧検出機能付きスイッチと、
を備え、
前記電圧検出機能付きスイッチは、前記電荷蓄積回路の出力端子電圧が前記回路の電源のプラス側Ｖｄｃの電圧より一定電圧以上高くなったことを検出した場合、前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子に前記電荷蓄積回路の出力電圧の一部又は全部を印加し、前記メインスイッチＮチャネルＭＯＳＦＥＴをＯＮ動作させるハイサイドドライバ。
前記回路の電源のプラス側Ｖｄｃにドレイン端子を接続し、前記電力半導体スイッチを駆動する信号を出力する端子であるＯＵＴ端子にソース端子を接続したメインスイッチＮチャネルＭＯＳＦＥＴと、
前記回路の電源のプラス側Ｖｄｃと前記ＯＵＴ端子との間に接続され、前記回路の電源のプラス側Ｖｄｃと前記ＯＵＴ端子との間の電圧に基づき前記回路の電源のプラス側Ｖｄｃから電流を注入して電荷を蓄積し、出力端子から蓄積した電荷を放出する電荷蓄積回路と、
前記電荷蓄積回路の前記出力端子と、前記回路の電源のプラス側Ｖｄｃとの電圧差を検出して動作する電圧検出機能付きスイッチと、
を備え、
前記電圧検出機能付きスイッチは、前記電荷蓄積回路の出力端子電圧が前記回路の電源のプラス側Ｖｄｃの電圧より一定電圧以上高くなったことを検出した場合、前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子に前記電荷蓄積回路の出力電圧の一部又は全部を印加し、前記メインスイッチＮチャネルＭＯＳＦＥＴをＯＮ動作させるハイサイドドライバ。
【請求項2】
請求項１記載のハイサイドドライバであって、
前記メインスイッチＮチャネルＭＯＳＦＥＴと並列に接続された起動用ＰチャネルＭＯＳＦＥＴであって、前記電源のプラス側Ｖｄｃにソース端子を接続し、前記ＯＵＴ端子にドレイン端子を接続した前記起動用ＰチャネルＭＯＳＦＥＴと、
前記電力半導体スイッチをＯＮ動作させるための信号が入力するＯＮ信号入力端子であって、前記起動用ＰチャネルＭＯＳＦＥＴのゲート端子に接続するＯＮ信号入力端子と、
を備え、
前記ＯＮ信号入力端子に前記電力半導体スイッチをＯＮ動作させるための信号が入力した場合に、前記起動用ＰチャネルＭＯＳＦＥＴがＯＮ動作し、
前記起動用ＰチャネルＭＯＳＦＥＴがＯＮ動作することによって、前記ＯＵＴ端子の電圧が上昇し、
前記電圧検出機能付きスイッチが、前記電荷蓄積回路の出力端子電圧が、前記回路の電源のプラス側Ｖｄｃの電圧より一定電圧以上高くなったことを検出し、前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子に前記電荷蓄積回路の出力電圧の一部又は全部を印加し、前記メインスイッチＮチャネルＭＯＳＦＥＴをＯＮ動作させるハイサイドドライバ。
前記メインスイッチＮチャネルＭＯＳＦＥＴと並列に接続された起動用ＰチャネルＭＯＳＦＥＴであって、前記電源のプラス側Ｖｄｃにソース端子を接続し、前記ＯＵＴ端子にドレイン端子を接続した前記起動用ＰチャネルＭＯＳＦＥＴと、
前記電力半導体スイッチをＯＮ動作させるための信号が入力するＯＮ信号入力端子であって、前記起動用ＰチャネルＭＯＳＦＥＴのゲート端子に接続するＯＮ信号入力端子と、
を備え、
前記ＯＮ信号入力端子に前記電力半導体スイッチをＯＮ動作させるための信号が入力した場合に、前記起動用ＰチャネルＭＯＳＦＥＴがＯＮ動作し、
前記起動用ＰチャネルＭＯＳＦＥＴがＯＮ動作することによって、前記ＯＵＴ端子の電圧が上昇し、
前記電圧検出機能付きスイッチが、前記電荷蓄積回路の出力端子電圧が、前記回路の電源のプラス側Ｖｄｃの電圧より一定電圧以上高くなったことを検出し、前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子に前記電荷蓄積回路の出力電圧の一部又は全部を印加し、前記メインスイッチＮチャネルＭＯＳＦＥＴをＯＮ動作させるハイサイドドライバ。
【請求項3】
請求項１又は２記載のハイサイドドライバであって、
前記電圧検出機能付きスイッチは、
前記電圧検出機能付きスイッチが、前記電荷蓄積回路の出力端子電圧が、前記回路の電源のプラス側Ｖｄｃの電圧より一定電圧以上高くなったことを検出した場合、ＯＮ動作して、前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子に前記電荷蓄積回路の出力電圧の一部または全部を印加する内部スイッチ、
を備えるハイサイドドライバ。
前記電圧検出機能付きスイッチは、
前記電圧検出機能付きスイッチが、前記電荷蓄積回路の出力端子電圧が、前記回路の電源のプラス側Ｖｄｃの電圧より一定電圧以上高くなったことを検出した場合、ＯＮ動作して、前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子に前記電荷蓄積回路の出力電圧の一部または全部を印加する内部スイッチ、
を備えるハイサイドドライバ。
【請求項4】
請求項１から３のいずれか１項に記載のハイサイドドライバであって、
前記電力半導体スイッチをＯＦＦ動作させるための信号を入力するＯＦＦ信号入力端子と、
前記回路の電源のプラス側Ｖｄｃと、前記ＯＦＦ信号入力端子との間に接続された電圧変換回路であって、前記回路の電源のプラス側Ｖｄｃと、前記ＯＦＦ信号入力端子との間の電圧を分圧、及び／又は、一定値を差し引いて電圧変換する電圧変換回路と、
前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子と、ゲート電荷引き抜き用ＭＯＳＦＥＴとの間に設けられ、前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子から前記ゲート電荷引き抜き用ＭＯＳＦＥＴへ向かう方向にのみ電流を流す逆流防止回路と、
ドレイン端子を前記逆流防止回路に接続し、ソース端子を前記ＯＦＦ信号入力端子に接続し、ゲート端子を前記電圧変換回路が変換した電圧を出力する出力端子に接続する前記ゲート電荷引き抜き用ＭＯＳＦＥＴと、
を備え、前記ゲート電荷引き抜き用ＭＯＳＦＥＴの前記ドレイン端子は、前記逆流防止回路を介して前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子に接続しており、
前記ＯＦＦ信号入力端子に、前記電力半導体スイッチをＯＦＦ動作させるための信号が入力され、前記ＯＦＦ信号入力端子の電圧が、前記回路の電源のプラス側Ｖｄｃから下降した場合、前記電圧変換回路の前記変換した電圧を出力する出力端子の出力電圧が上昇し、前記電荷引き抜き用ＭＯＳＦＥＴがＯＮ動作し、前記メインスイッチＮチャネルＭＯＳＦＥＴがＯＦＦ動作するハイサイドドライバ。
前記電力半導体スイッチをＯＦＦ動作させるための信号を入力するＯＦＦ信号入力端子と、
前記回路の電源のプラス側Ｖｄｃと、前記ＯＦＦ信号入力端子との間に接続された電圧変換回路であって、前記回路の電源のプラス側Ｖｄｃと、前記ＯＦＦ信号入力端子との間の電圧を分圧、及び／又は、一定値を差し引いて電圧変換する電圧変換回路と、
前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子と、ゲート電荷引き抜き用ＭＯＳＦＥＴとの間に設けられ、前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子から前記ゲート電荷引き抜き用ＭＯＳＦＥＴへ向かう方向にのみ電流を流す逆流防止回路と、
ドレイン端子を前記逆流防止回路に接続し、ソース端子を前記ＯＦＦ信号入力端子に接続し、ゲート端子を前記電圧変換回路が変換した電圧を出力する出力端子に接続する前記ゲート電荷引き抜き用ＭＯＳＦＥＴと、
を備え、前記ゲート電荷引き抜き用ＭＯＳＦＥＴの前記ドレイン端子は、前記逆流防止回路を介して前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子に接続しており、
前記ＯＦＦ信号入力端子に、前記電力半導体スイッチをＯＦＦ動作させるための信号が入力され、前記ＯＦＦ信号入力端子の電圧が、前記回路の電源のプラス側Ｖｄｃから下降した場合、前記電圧変換回路の前記変換した電圧を出力する出力端子の出力電圧が上昇し、前記電荷引き抜き用ＭＯＳＦＥＴがＯＮ動作し、前記メインスイッチＮチャネルＭＯＳＦＥＴがＯＦＦ動作するハイサイドドライバ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ＩＧＢＴ等の電力半導体スイッチを駆動するゲート駆動回路に関する。
【背景技術】
【0002】
大電力のインバータやＤＣＤＣコンバータなどの電力機器は、高周波大電力スイッチング素子を使用する場合が多い。高周波大電力スイッチング素子としては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）またはＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が多く使用されている。このような素子の駆動端子（例えば、ゲート端子）の入力特性は容量性である場合が多く、駆動時に大電流を流さなければならない。
そのため、これら高周波大電力スイッチング素子を駆動する目的の回路が種々提案されている。このような回路は、しばしばゲート駆動回路と呼ばれる。本発明はこのゲート駆動回路に用いられる改良されたハイサイドドライバに関する。
そのため、これら高周波大電力スイッチング素子を駆動する目的の回路が種々提案されている。このような回路は、しばしばゲート駆動回路と呼ばれる。本発明はこのゲート駆動回路に用いられる改良されたハイサイドドライバに関する。
【0003】
従来の技術とその問題点
上述したような高周波大電力スイッチング素子を駆動する従来のゲート駆動回路の例が、図７、図８に示されている。
図７に示すゲート駆動回路３は、ＩＧＢＴ２をＯＮに駆動する素子として、ＰチャネルＭＯＳＦＥＴ１（以下、Ｑ１と称する）を使用する回路である。Ｑ１は、そのゲート電圧をソース電圧より低電圧にすることでＯＮ動作する。その結果、Ｑ１は導通して、ドレイン端子にＶｃｃ電圧が表れる。このＶｃｃ電圧は、抵抗１１を介して、出力端子７を経由してＩＧＢＴ２のゲート端子に印加される。
上述したような高周波大電力スイッチング素子を駆動する従来のゲート駆動回路の例が、図７、図８に示されている。
図７に示すゲート駆動回路３は、ＩＧＢＴ２をＯＮに駆動する素子として、ＰチャネルＭＯＳＦＥＴ１（以下、Ｑ１と称する）を使用する回路である。Ｑ１は、そのゲート電圧をソース電圧より低電圧にすることでＯＮ動作する。その結果、Ｑ１は導通して、ドレイン端子にＶｃｃ電圧が表れる。このＶｃｃ電圧は、抵抗１１を介して、出力端子７を経由してＩＧＢＴ２のゲート端子に印加される。
【0004】
従って、図７のＩＮ端子５をＬＯＷとすることによってＱ１をＯＮ動作させることができる。そして、Ｑ１がＯＮ動作すると、上述したように、ＩＧＢＴ２をＯＮ動作させることができる。
このように、図７に示す回路構成のゲート駆動回路３によれば、ＩＮ端子５の入力電位によって、ＩＧＢＴ２をＯＮ動作（またはＯＦＦ動作）させることができる。
しかし、一般にＰチャネルＭＯＳＦＥＴは、ＮチャネルＭＯＳＦＥＴより品種も少なくＯＮ抵抗も大きい傾向にあり、図７のＱ１はＮチャネルＭＯＳＦＥＴを使用した方がＩＧＢＴ２をＯＮ動作させる回路としては性能の向上が期待できる。
このように、図７に示す回路構成のゲート駆動回路３によれば、ＩＮ端子５の入力電位によって、ＩＧＢＴ２をＯＮ動作（またはＯＦＦ動作）させることができる。
しかし、一般にＰチャネルＭＯＳＦＥＴは、ＮチャネルＭＯＳＦＥＴより品種も少なくＯＮ抵抗も大きい傾向にあり、図７のＱ１はＮチャネルＭＯＳＦＥＴを使用した方がＩＧＢＴ２をＯＮ動作させる回路としては性能の向上が期待できる。
【0005】
そのような事情から、図８に示す回路構成のゲート駆動回路も使用されてきた。この回路構成においては、図８のＱ１ａとしてＮチャネルＭＯＳＦＥＴを用いて構成したゲート駆動回路３ａである。ＮチャネルＭＯＳＦＥＴをＯＮ動作させるには、そのゲート電位をソース電位より高い電圧にしなければならい。一方、図８のＱ１ａのソース電圧は、ゲート駆動回路３ａの電源のプラス側電圧Ｖｃｃ近辺まで上昇する。プラス側電圧Ｖｃｃは、図８において、プラス側電圧端子４に供給されており、図７でも同様に、プラス側電圧Ｖｃｃはプラス側電圧端子４に供給されている。
【0006】
そこで、次に説明するようなブートストラップ回路とレベルシフト回路を構成して、図８のＱ１ａのゲート電位をソース電位より高い電圧まで上昇させるための高電位を作り出している。
図８に示す回路構成の例では、ダイオード１２（以下、Ｄ１と称する）、キャパシタ１３（以下、Ｃ１と称する）との直列回路を、図８のように、ＯＵＴ端子７と、プラス側電圧端子４との間に接続する。そして、ＯＵＴ端子７がＧＮＤ電位の時にＣ１に電荷を蓄えて、ＩＮ端子５をＨｉｇｈにしてＱ１ａがＯＮ動作するときはレベルシフト用フォトカプラ１０（以下、ＰＣ１と称する）の出力側トランジスタをＯＮ動作させて、Ｃ１に充電した電荷をＱ１ａのゲート端子に印加する。これによって、Ｑ１ａがＯＮ動作してＯＵＴ端子７の電圧が上昇すると、Ｃ１とＤ１のカソード側とが接続する点の端子電圧はＶｃｃより高電圧となり、Ｑ１ａのゲート端子にＶｃｃより高い電圧を印加することができる。
図８に示す回路構成の例では、ダイオード１２（以下、Ｄ１と称する）、キャパシタ１３（以下、Ｃ１と称する）との直列回路を、図８のように、ＯＵＴ端子７と、プラス側電圧端子４との間に接続する。そして、ＯＵＴ端子７がＧＮＤ電位の時にＣ１に電荷を蓄えて、ＩＮ端子５をＨｉｇｈにしてＱ１ａがＯＮ動作するときはレベルシフト用フォトカプラ１０（以下、ＰＣ１と称する）の出力側トランジスタをＯＮ動作させて、Ｃ１に充電した電荷をＱ１ａのゲート端子に印加する。これによって、Ｑ１ａがＯＮ動作してＯＵＴ端子７の電圧が上昇すると、Ｃ１とＤ１のカソード側とが接続する点の端子電圧はＶｃｃより高電圧となり、Ｑ１ａのゲート端子にＶｃｃより高い電圧を印加することができる。
【0007】
このような方式によれば、Ｑ１ａを駆動する高い電位にある電源はＤ１とＣ１によって比較的簡単に作ることができる。しかし、その高圧電源を使用してＱ１ａをＯＮ動作するには、回路上の工夫が必要であると考えられる。例えば、フォトカプラ（図８におけるＰＣ１）などの絶縁素子を使用し、高圧電源をＩＮ端子５の入力電位と絶縁するか、又は、レベルシフト回路などを用いて、高圧電源から電圧レベルをシフトしたスイッチを別に設けるような工夫である。このような工夫を施さなければ、ＩＮ端子５の入力電位を用いてＱ１ａをＯＮ／ＯＦＦさせる回路を作ることは困難であると考えられる。
【0008】
先行特許技術
例えば、後述する特許文献１（特許第６３０３０６０号公報）には、ＰチャネルＭＯＳＦＥＴと、ＮチャネルＭＯＳＦＥＴとを用いたゲート駆動回路が開示されている。特に、入力信号が、レベルシフト回路を介してＰチャネルＭＯＳＦＥＴに供給されることを特徴とする回路構成が開示されている。
例えば、後述する特許文献１（特許第６３０３０６０号公報）には、ＰチャネルＭＯＳＦＥＴと、ＮチャネルＭＯＳＦＥＴとを用いたゲート駆動回路が開示されている。特に、入力信号が、レベルシフト回路を介してＰチャネルＭＯＳＦＥＴに供給されることを特徴とする回路構成が開示されている。
【0009】
後述する特許文献２（特開２００６－２７０３８２号公報）には、ハイサイドドライバにフローティング電源から電源を供給する構成において、高速動作が可能なレベルシフト回路を利用することを特徴とする回路構成が開示されている。
【0010】
後述する特許文献３（特開２０００－２８６６８７号公報）には、ハイサイドドライバにフローティング電源から電源を供給する構成において、チップ面積や消費電力の増大を招くことなく誤動作を防止することが可能なレベルシフト回路を利用することを特徴とする回路構成が開示されている。
【先行技術文献】
【特許文献】
【0011】
【特許文献1】特許第６３０３０６０号公報
【特許文献2】特開２００６－２７０３８２号公報
【特許文献3】特開２０００－２８６６８７号公報
【発明の概要】
【発明が解決しようとする課題】
【0012】
上述したように、ゲート駆動回路において、メインスイッチとしてＰチャネルＭＯＳＦＥＴを用いた場合は性能が不足すると考えられるのでＮチャネルＭＯＳＦＥＴを使用する場合は多く、また、ＮチャネルＭＯＳＦＥＴを駆動するための電位の高い電源も比較的簡単に作ることができる。しかし、その高圧電源を使用してＮチャネルＭＯＳＦＥＴを駆動するには入力信号との電圧差を解消するための絶縁部品や電圧シフト回路が必要となり、回路が煩雑かつ高価になり、ＮチャネルＭＯＳＦＥＴを採用することによる十分な改善効果を得ることができない場合も考えられる。
本発明は、このような問題に鑑みなされたものであり、その目的は、より簡易な回路構成で、ＮチャネルＭＯＳＦＥＴを用いたゲート駆動回路のハイサイドドライバを提供することである。
本発明は、このような問題に鑑みなされたものであり、その目的は、より簡易な回路構成で、ＮチャネルＭＯＳＦＥＴを用いたゲート駆動回路のハイサイドドライバを提供することである。
【課題を解決するための手段】
【0013】
（１）本発明は、上記課題を解決するために、電力半導体スイッチを駆動する回路であって、前記回路の電源のプラス側Ｖｄｃにドレイン端子を接続し、前記電力半導体スイッチを駆動する信号を出力する端子であるＯＵＴ端子にソース端子を接続したメインスイッチＮチャネルＭＯＳＦＥＴと、前記回路の電源のプラス側Ｖｄｃから電流を注入して電荷を蓄積する電荷蓄積回路と、前記電荷蓄積回路の出力端子と、前記回路の電源のプラス側Ｖｄｃとの電圧差を検出して動作する電圧検出機能付きスイッチと、を備え、前記電圧検出機能付きスイッチは、前記電荷蓄積回路の出力端子電圧が前記回路の電源のプラス側Ｖｄｃの電圧より一定電圧以上高くなったことを検出した場合、前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子に前記電荷蓄積回路の出力電圧の一部又は全部を印加し、前記メインスイッチＮチャネルＭＯＳＦＥＴをＯＮ動作させるハイサイドドライバである。
【0014】
（２）また、本発明は、上記（１）記載のハイサイドドライバであって、前記メインスイッチＮチャネルＭＯＳＦＥＴと並列に接続された起動用ＰチャネルＭＯＳＦＥＴであって、前記電源のプラス側Ｖｄｃにソース端子を接続し、前記ＯＵＴ端子にドレイン端子を接続した前記起動用ＰチャネルＭＯＳＦＥＴと、前記電力半導体スイッチをＯＮ動作させるための信号が入力するＯＮ信号入力端子であって、前記起動用ＰチャネルＭＯＳＦＥＴのゲート端子に接続するＯＮ信号入力端子と、を備え、前記ＯＮ信号入力端子に前記電力半導体スイッチをＯＮ動作させるための信号が入力した場合に、前記起動用ＰチャネルＭＯＳＦＥＴがＯＮ動作し、前記起動用ＰチャネルＭＯＳＦＥＴがＯＮ動作することによって、前記ＯＵＴ端子の電圧が上昇し、前記電圧検出機能付きスイッチが、前記電荷蓄積回路の出力端子電圧が、前記回路の電源のプラス側Ｖｄｃの電圧より一定電圧以上高くなったことを検出し、前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子に前記電荷蓄積回路の出力電圧の一部又は全部を印加し、前記メインスイッチＮチャネルＭＯＳＦＥＴをＯＮ動作させるハイサイドドライバである。
【0015】
（３）また、本発明は、上記（１）又は（２）記載のハイサイドドライバであって、前記電圧検出機能付きスイッチは、前記電圧検出機能付きスイッチが、前記電荷蓄積回路の出力端子電圧が、前記回路の電源のプラス側Ｖｄｃの電圧より一定電圧以上高くなったことを検出した場合、ＯＮ動作して、前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子に前記電荷蓄積回路の出力電圧の一部または全部を印加する内部スイッチ、を備えるハイサイドドライバである。
【0016】
（４）また、本発明は、上記（１）から（３）のいずれか１項に記載のハイサイドドライバであって、前記電力半導体スイッチをＯＦＦ動作させるための信号を入力するＯＦＦ信号入力端子と、前記回路の電源のプラス側Ｖｄｃと、前記ＯＦＦ信号入力端子との間に接続された電圧変換回路であって、前記回路の電源のプラス側Ｖｄｃと、前記ＯＦＦ信号入力端子との間の電圧を分圧、及び／又は、一定値を差し引いて電圧変換する電圧変換回路と、前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子と、ゲート電荷引き抜き用ＭＯＳＦＥＴとの間に設けられ、前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子から前記ゲート電荷引き抜き用ＭＯＳＦＥＴへ向かう方向にのみ電流を流す逆流防止回路と、ドレイン端子を前記逆流防止回路に接続し、ソース端子を前記ＯＦＦ信号入力端子に接続し、ゲート端子を前記電圧変換回路が変換した電圧を出力する出力端子に接続する前記ゲート電荷引き抜き用ＭＯＳＦＥＴと、を備え、前記ゲート電荷引き抜き用ＭＯＳＦＥＴの前記ドレイン端子は、前記逆流防止回路を介して前記メインスイッチＮチャネルＭＯＳＦＥＴのゲート端子に接続しており、前記ＯＦＦ信号入力端子に、前記電力半導体スイッチをＯＦＦ動作させるための信号が入力され、前記ＯＦＦ信号入力端子の電圧が、前記回路の電源のプラス側Ｖｄｃから下降した場合、前記電圧変換回路の前記変換した電圧を出力する出力端子の出力電圧が上昇し、前記電荷引き抜き用ＭＯＳＦＥＴがＯＮ動作し、前記メインスイッチＮチャネルＭＯＳＦＥＴがＯＦＦ動作するハイサイドドライバである。
【発明の効果】
【0017】
本発明によれば、絶縁素子等を用いる必要がなくなり、従来より簡易な構成のハイサイドドライバを提供することができ、また、そのハイサイドドライバを用いてゲート駆動回路を構成することができる。
【図面の簡単な説明】
【0018】
【図1A】本実施形態において、原理１の回路構成を示す説明図である。
【図1B】本実施形態において、原理１の変形例の回路構成を示す説明図である。
【図2】本実施形態において、原理２の回路構成を示す説明図である。
【図3】ＩＧＢＴ等がＯＮ動作に移行する際のゲート電圧の変化を表すグラフである。
【図4】本実施形態において、原理３の回路構成を示す説明図である。
【図5A】電荷蓄積回路の具体例を示す図である。
【図5B】電荷蓄積回路の具体例を示す図である。
【図6A】本実施形態において、具体的なゲート駆動回路の回路構成の一例を示す回路図である。
【図6B】本実施形態において、原理１の変形例を用いた場合の具体的なゲート駆動回路の回路構成の一例を示す回路図である。
【図7】ＰチャネルＭＯＳＦＥＴを用いた従来のゲート駆動回路の回路図である。
【図8】ＰチャネルＭＯＳＦＥＴに代えてＮチャネルＭＯＳＦＥＴを用いた従来のゲート駆動回路の回路図である。
【発明を実施するための形態】
【0019】
以下、本発明の好適な実施形態を図面に基づき説明する。
まず、本発明の原理を３種説明してから、本発明の具体的な実施形態であるゲート駆動回路のハイサイドドライバを説明する。
まず、本発明の原理を３種説明してから、本発明の具体的な実施形態であるゲート駆動回路のハイサイドドライバを説明する。
【0020】
１．原理１
図１Ａは、本実施形態において、上記課題を解決するための原理１を説明するブロック図である。図１Ａは、本原理１に係るゲート駆動回路２６が描かれているとともに、ゲート駆動回路２６によって駆動されるＩＧＢＴ２７も描かれている。また、理解しやすい説明のために、特徴的な構成であるハイサイドドライバを中心に描いており、ゲート駆動回路の従来の同様の回路構成部分は従来と同様の作用であるため省略して図示されていない部分もある。
図１Ａは、本実施形態において、上記課題を解決するための原理１を説明するブロック図である。図１Ａは、本原理１に係るゲート駆動回路２６が描かれているとともに、ゲート駆動回路２６によって駆動されるＩＧＢＴ２７も描かれている。また、理解しやすい説明のために、特徴的な構成であるハイサイドドライバを中心に描いており、ゲート駆動回路の従来の同様の回路構成部分は従来と同様の作用であるため省略して図示されていない部分もある。
【0021】
図１Ａに示すように、本原理１の説明図（図１Ａ）におけるゲート駆動回路２６は、メインスイッチであるＮチャネルＭＯＳＦＥＴ２１（以下、Ｑ２１と称する）の他に、電荷蓄積回路２３と、電圧検出機能付きスイッチ２２と、を備えている。Ｑ２１は、文字通り、請求の範囲のメインスイッチＮチャネルＭＯＳＦＥＴの好適な一例に相当する。
まず、図１Ａにおいて、ＯＵＴ端子２５は出力端子であり、その出力電圧は、ＧＮＤより低電位な電圧と、プラス側電圧Ｖｄｃとの間の電圧をスイングする。図１Ａのゲート駆動回路２６のメインスイッチであるＱ２１のソース端子はＯＵＴ端子２５に接続し、そのドレイン端子はプラス側電圧Ｖｄｃに接続する。Ｑ２１のゲート電圧がＯＵＴ端子２５（すなわちソース端子）よりＶｇｓｏｎ（一定値）だけ高い電圧になると、Ｑ２１がＯＮ動作して、ＯＵＴ端子２５に出力電圧（＝およそＶｄｃ電圧）が出力される。ただし、ここでＶｇｓｏｎとは、Ｑ２１のゲート閾値電圧を意味する。
まず、図１Ａにおいて、ＯＵＴ端子２５は出力端子であり、その出力電圧は、ＧＮＤより低電位な電圧と、プラス側電圧Ｖｄｃとの間の電圧をスイングする。図１Ａのゲート駆動回路２６のメインスイッチであるＱ２１のソース端子はＯＵＴ端子２５に接続し、そのドレイン端子はプラス側電圧Ｖｄｃに接続する。Ｑ２１のゲート電圧がＯＵＴ端子２５（すなわちソース端子）よりＶｇｓｏｎ（一定値）だけ高い電圧になると、Ｑ２１がＯＮ動作して、ＯＵＴ端子２５に出力電圧（＝およそＶｄｃ電圧）が出力される。ただし、ここでＶｇｓｏｎとは、Ｑ２１のゲート閾値電圧を意味する。
【0022】
電荷蓄積回路２３は、電荷を蓄積するが、電荷を蓄積するためのピンと、電荷を放出するときのピンとが異なっている。
まず、ＯＵＴ端子２５（に接続するｃピン）が低電位（＝およそＧＮＤまたはＧＮＤより低電位な電圧）となった時に、プラス側電圧Ｖｄｃに接続したａピンから電流の供給を受けて電荷を蓄積する。そして、蓄積された電荷は、ＯＵＴ端子２５の電位に重畳して、Ｖｄｃに逆流することなくｂピンから出力される。従って、ｂピンの電位は、ＯＵＴ端子２５の電位（Ｑ１のソース電位）より蓄積した電荷に対応する電圧分だけ電位が高くなる。ｂピンは、次に述べる電圧検出機能付きスイッチ２２のｅピンに接続している。電荷蓄積回路２３の具体例が図５ａ、図５ｂに示されており、これらについては後に詳述する。これら具体例は、代表的な例を挙げたものであり、他の回路構成でもよい。
まず、ＯＵＴ端子２５（に接続するｃピン）が低電位（＝およそＧＮＤまたはＧＮＤより低電位な電圧）となった時に、プラス側電圧Ｖｄｃに接続したａピンから電流の供給を受けて電荷を蓄積する。そして、蓄積された電荷は、ＯＵＴ端子２５の電位に重畳して、Ｖｄｃに逆流することなくｂピンから出力される。従って、ｂピンの電位は、ＯＵＴ端子２５の電位（Ｑ１のソース電位）より蓄積した電荷に対応する電圧分だけ電位が高くなる。ｂピンは、次に述べる電圧検出機能付きスイッチ２２のｅピンに接続している。電荷蓄積回路２３の具体例が図５ａ、図５ｂに示されており、これらについては後に詳述する。これら具体例は、代表的な例を挙げたものであり、他の回路構成でもよい。
【0023】
次に、図１Ａにおける電圧検出機能付きスイッチ２２は、ｄピンがプラス側電圧端子２４（Ｖｄｃ）に接続され、ｅピンが電荷蓄積回路２３のｂピンに接続され、ｆピンがＱ２１のゲート端子に接続している。このような接続関係の下、電圧検出機能付きスイッチ２２は、ｄピン（つまりプラス側電圧Ｖｄｃ）とｅピン間の電圧を監視している。この監視の結果、ｅピンの電圧がｄピンの電圧より所定の値以上高くなったとき、すなわち、ｅピンの電圧がＶｄｃより所定の電圧だけ高くなったとき、自身に内蔵したスイッチをＯＮ動作させ、ｅピンの電圧をｆピンに供給する。電荷蓄積回路２３に蓄積した電荷に対応する電圧はｂピンからｅピンに供給されているから、電圧検出機能付きスイッチ２２に内蔵したスイッチをＯＮ動作させることで、その蓄積した電荷に対応する電圧の一部又は全部をＱ２１のゲート－ソース間に印加することができる。その結果、Ｑ２１のゲート（ソース間）にはＶｄｃより高い電圧が印加されることとなり、Ｑ２１のゲート－ソース間電圧がＶｇｓｏｎ以上であれば、Ｑ２１がＯＮ動作する。
【0024】
ＯＵＴ端子２５が低電位からＶｄｃに向かって上昇すると、電荷蓄積回路２３は、すでに蓄積した電荷によりｂピン－ｃピン間の電圧をＯＵＴ端子２５の電圧に重畳してｂピンから出力する。これはｃピンが、ＯＵＴ端子２５に接続されているからである。このように重畳して出力される電圧は、ＯＵＴ端子２５の電圧に重畳しているから、ＯＵＴ端子２５の電位が上昇すれば、それに伴ってｂピンの電圧も上昇する。ＯＵＴ端子２５の電圧がさらにＶｄｃに近づくと、電圧検出機能付きスイッチ２２のｅピンの電圧がｄピンの電圧（つまりプラス側電圧Ｖｄｃ）を超えて上昇する。その超えた電圧差が所定の値に達すると、電圧検出機能付きスイッチ２２に内蔵のスイッチがＯＮ動作して、Ｑ２１のゲート端子に電荷蓄積回路２３の出力電圧の一部又は全部を印加する。つまり、内蔵のスイッチは、機能的にはｅピンとｆピンとを結ぶスイッチであり、この内蔵のスイッチがＯＮ動作することによって、電荷蓄積回路２３の出力電圧（ｂピン＝ｅピン）の全部又は一部が、ｆピン（＝Ｑ２１のゲート端子）に供給される。なお、ここで言う内蔵のスイッチは、請求の範囲の内部スイッチの好適な一例に相当する。
【0025】
ここで、電荷蓄積回路２３が蓄積した電荷によりｂピンに出力する電圧（ｂピン－ｃピン間電圧）をＶＣＨとし、電圧検出機能付きスイッチ２２に設定されたＶｄｃを超えた電圧差の所定の値（閾値電圧）をＶＤＥＴとする。
すると、電圧検出機能付きスイッチ２２に内蔵したスイッチがＯＮ動作するＯＵＴ端子２５の電圧ＶＯＯＮ は、下記の式（１）で示される。Ｑ２１がＯＮ動作すると、ＯＵＴ端子２５の出力電圧は、Ｑ２１がＯＮ動作することで急速に電圧が上昇し、最終的に大略Ｖｄｃとなる。
ＶＯＯＮ ＝ ＶＤＥＴ － ＶＣＨ ＋ Ｖｄｃ （１）
ただし、Ｑ２１がＯＮ動作するゲート端子とソース端子間の電圧をＶｇｓｏｎとし、ｋを定数として、下記の式（２）が成立しているものとする。
ＶＣＨ ＞＝ ｋ × Ｖｇｓｏｎ （２）
ここで、ｋは、電荷蓄積回路２３の出力電圧のＱ２１のゲート端子に印加される割合を示す定数である。ｋは、１以下の定数である。電荷蓄積回路２３の出力電圧の全部がＱ２１のゲート端子に印加されるときは、ｋ＝１となる。電荷蓄積回路２３の出力電圧の１／２がＱ２１のゲート端子に印加されるときは、ｋ＝１／２となる。このように、電荷蓄積回路２３の出力電圧の一部又は全部がＱ２１のゲート端子に印加される。
すると、電圧検出機能付きスイッチ２２に内蔵したスイッチがＯＮ動作するＯＵＴ端子２５の電圧ＶＯＯＮ は、下記の式（１）で示される。Ｑ２１がＯＮ動作すると、ＯＵＴ端子２５の出力電圧は、Ｑ２１がＯＮ動作することで急速に電圧が上昇し、最終的に大略Ｖｄｃとなる。
ＶＯＯＮ ＝ ＶＤＥＴ － ＶＣＨ ＋ Ｖｄｃ （１）
ただし、Ｑ２１がＯＮ動作するゲート端子とソース端子間の電圧をＶｇｓｏｎとし、ｋを定数として、下記の式（２）が成立しているものとする。
ＶＣＨ ＞＝ ｋ × Ｖｇｓｏｎ （２）
ここで、ｋは、電荷蓄積回路２３の出力電圧のＱ２１のゲート端子に印加される割合を示す定数である。ｋは、１以下の定数である。電荷蓄積回路２３の出力電圧の全部がＱ２１のゲート端子に印加されるときは、ｋ＝１となる。電荷蓄積回路２３の出力電圧の１／２がＱ２１のゲート端子に印加されるときは、ｋ＝１／２となる。このように、電荷蓄積回路２３の出力電圧の一部又は全部がＱ２１のゲート端子に印加される。
【0026】
例えば、電荷蓄積回路２３の蓄積電荷によるｂピンの電圧ＶＣＨをＶＣＨ ＝ Ｖｄｃとして、電圧検出機能付きスイッチ２２の閾値電圧をＶＤＥＴ ＝ Ｖｄｃ／２とすると、式（１）から、Ｑ２１がＯＮ動作するＯＵＴ端子２５の電圧ＶＯＯＮは、ＶＯＯＮ ＝ Ｖｄｃ／２となる。ＯＵＴ端子２５の出力電圧がＶＯＯＮ ＝ Ｖｄｃ／２に達すると、電圧検出機能付きスイッチ２２の内蔵スイッチがＯＮ動作して、（１／ｋ）×ＶＣＨなる電圧がＱ２１のゲート端子－ソース端子間に印加される。従って、上記式（２）が成立すれば、Ｑ２１はＯＮ動作する。
【0027】
以上説明したように、図１Ａに示す構成のハイサイドドライバは、電圧シフト回路やフォトカプラのような絶縁素子を使用することなく、自身の出力電圧であるＯＵＴ端子２５の電圧が一定以上になったとき、自律的にＯＮ動作し、ＯＮ動作の状態を保持する機能を持つ。
なお、図１Ａに示すように、ｆピンはＱ２１のゲート端子に接続するが、このゲート端子とソース端子との間に抵抗２９を設けてもよいが、必須の構成ではない。
なお、図１Ａに示すように、ｆピンはＱ２１のゲート端子に接続するが、このゲート端子とソース端子との間に抵抗２９を設けてもよいが、必須の構成ではない。
【0028】
１．２ 原理１の変形例
上述した原理１においては、電荷蓄積回路１２は、その端子ｃがＯＵＴ端子２５に接続されている。したがって、ＯＵＴ端子２５における電圧の上昇は端子ｃに印加されている。これに対して、図１Ｂに示すように、電化蓄積回路１２のｃ端子を、ＯＵＴ端子２５ではなく、ＯＦＦ信号入力端子３４に接続してもよい。ここで、ＯＦＦ信号入力端子３４及びそこに入力される信号の詳細は、後述する図４、原理３の説明において説明している。
図１Ａで説明した原理１による回路の場合は、後述する図２に示すように、起動のための起動用ＰチャネルＭＯＳＦＥＴを組み合わせることが好ましい。このような構成によって、ＩＧＢＴをより合理的に駆動することができる。詳細は２．原理２で後述する。
これに対して、図１Ｂに示されている原理１の変形例（図１Ｂ）によれば、図１Ａに示す回路構成と異なり、ＰチャネルＭＯＳＦＥＴを組み合わせる必要がなくなり、より簡便な回路構成とすることもできる。ただし、駆動対象であるＩＧＢＴを連続的にＯＮ動作させなければいけない場合を除く。
上述した原理１においては、電荷蓄積回路１２は、その端子ｃがＯＵＴ端子２５に接続されている。したがって、ＯＵＴ端子２５における電圧の上昇は端子ｃに印加されている。これに対して、図１Ｂに示すように、電化蓄積回路１２のｃ端子を、ＯＵＴ端子２５ではなく、ＯＦＦ信号入力端子３４に接続してもよい。ここで、ＯＦＦ信号入力端子３４及びそこに入力される信号の詳細は、後述する図４、原理３の説明において説明している。
図１Ａで説明した原理１による回路の場合は、後述する図２に示すように、起動のための起動用ＰチャネルＭＯＳＦＥＴを組み合わせることが好ましい。このような構成によって、ＩＧＢＴをより合理的に駆動することができる。詳細は２．原理２で後述する。
これに対して、図１Ｂに示されている原理１の変形例（図１Ｂ）によれば、図１Ａに示す回路構成と異なり、ＰチャネルＭＯＳＦＥＴを組み合わせる必要がなくなり、より簡便な回路構成とすることもできる。ただし、駆動対象であるＩＧＢＴを連続的にＯＮ動作させなければいけない場合を除く。
【0029】
２．原理２
図２は、本実施形態の他の原理２を説明する図であり、上述した図１Ａのハイサイドドライバに、小容量の半導体スイッチ（起動用ＰチャネルＭＯＳＦＥＴ）を組み合わせたものである。これによって、ＩＧＢＴをより合理的に駆動することができるゲート駆動回路のハイサイドドライバを提供することができる。
図２は、本実施形態の他の原理２を説明する図であり、上述した図１Ａのハイサイドドライバに、小容量の半導体スイッチ（起動用ＰチャネルＭＯＳＦＥＴ）を組み合わせたものである。これによって、ＩＧＢＴをより合理的に駆動することができるゲート駆動回路のハイサイドドライバを提供することができる。
【0030】
ＩＧＢＴの動作
ＩＧＢＴなどの半導体スイッチのゲート回路は、ＯＦＦ動作からＯＮ動作に移行する過程で、大略３つの状態を経由する。図３にその過程を模式的に表したグラフが示されている。このグラフは、時間とともにゲート電圧が上昇していく様子を示すグラフである。まず、領域ＡではＩＧＢＴはＯＦＦ動作の状態であり、ゲート電圧だけが上昇している領域である。
ＩＧＢＴなどの半導体スイッチのゲート回路は、ＯＦＦ動作からＯＮ動作に移行する過程で、大略３つの状態を経由する。図３にその過程を模式的に表したグラフが示されている。このグラフは、時間とともにゲート電圧が上昇していく様子を示すグラフである。まず、領域ＡではＩＧＢＴはＯＦＦ動作の状態であり、ゲート電圧だけが上昇している領域である。
【0031】
領域Ｂは、ＩＧＢＴがＯＦＦ動作からＯＮ動作に移行する時間帯である。この領域では、ゲート電圧の上昇は一時的に緩やかになる。この領域Ｂにおいては、ＯＮ動作への遷移が進んでおり、ＩＧＢＴのコレクタ電位が下降していく時間帯である。この領域Ｂにおいては、ＩＧＢＴの帰還容量の電荷の放電電流を賄う必要のある時間帯であるので、領域Ｂは大きな駆動電流が必要な時間帯である。一般にＩＧＢＴのゲート駆動回路の出力電流は有限であるので、帰還容量の電荷が放電されるまでに一定の時間が必要である。その時間帯がこの領域Ｂであると考えてもよい。
領域Ｃは、ＩＧＢＴのコレクタ端子－エミッタ端子間電圧はほぼ飽和（コレクタ電位は十分に下がっている）状態である。この領域Ｃは、ゲート電圧だけがさらに上昇してＩＧＢＴのＯＮ動作の状態をより確実にする領域である。
領域Ｃは、ＩＧＢＴのコレクタ端子－エミッタ端子間電圧はほぼ飽和（コレクタ電位は十分に下がっている）状態である。この領域Ｃは、ゲート電圧だけがさらに上昇してＩＧＢＴのＯＮ動作の状態をより確実にする領域である。
【0032】
図２（原理２）の考え方
ＩＧＢＴを高速でＯＦＦ動作からＯＮ動作の状態にスイッチングするには、領域Ａや領域Ｃと比較して、領域Ｂにおいて十分に大きな駆動電流が必要であると考えられる。図２で示した原理のゲート駆動回路のハイサイドドライバは、このようなＩＧＢＴの特性に鑑み、より早くゲート電圧を上昇させるために要求を合理的に満たす回路の一つとして本願発明者が独自に発明したものである。
図２の構成は、図１の構成と概ね同様であるが、新たに起動用ＰチャネルＭＯＳＦＥＴ３０が加えられ、ＯＮ信号がこの起動用ＰチャネルＭＯＳＦＥＴ３０（以下、Ｑ２２と称する）に加えられている点が異なっている。Ｑ２２は、請求の範囲の起動用ＰチャネルＭＯＳＦＥＴの好適な一例に相当する。Ｑ２２のソース端子は、Ｖｄｃ（プラス側電圧端子２４）に接続されており、ドレイン端子は、ＯＵＴ端子２５に接続する。Ｖｄｃとゲート端子の間には抵抗２９ｂが接続されており、ゲート端子には、ＯＮ信号が供給されている。
ＩＧＢＴを高速でＯＦＦ動作からＯＮ動作の状態にスイッチングするには、領域Ａや領域Ｃと比較して、領域Ｂにおいて十分に大きな駆動電流が必要であると考えられる。図２で示した原理のゲート駆動回路のハイサイドドライバは、このようなＩＧＢＴの特性に鑑み、より早くゲート電圧を上昇させるために要求を合理的に満たす回路の一つとして本願発明者が独自に発明したものである。
図２の構成は、図１の構成と概ね同様であるが、新たに起動用ＰチャネルＭＯＳＦＥＴ３０が加えられ、ＯＮ信号がこの起動用ＰチャネルＭＯＳＦＥＴ３０（以下、Ｑ２２と称する）に加えられている点が異なっている。Ｑ２２は、請求の範囲の起動用ＰチャネルＭＯＳＦＥＴの好適な一例に相当する。Ｑ２２のソース端子は、Ｖｄｃ（プラス側電圧端子２４）に接続されており、ドレイン端子は、ＯＵＴ端子２５に接続する。Ｖｄｃとゲート端子の間には抵抗２９ｂが接続されており、ゲート端子には、ＯＮ信号が供給されている。
【0033】
以下、図２の回路構成の動作を説明する。
図２に示すＯＮ信号入力端子２８がＬＯＷとなると、Ｑ２２がＯＦＦ動作の状態からＯＮ動作に移行していく。すると、ＯＵＴ端子２５の電圧がＶｄｃに向かって上昇し始める。この時間帯は図３の領域Ａにあたる。なお、図２では省略しているが、図２のＯＵＴ端子には、駆動対象であるＩＧＢＴが接続されているものとする。ここでいう領域対象Ａとは、その駆動対象であるＩＧＢＴの領域Ａという意味である。
さて、ＯＵＴ端子の電圧（図示していないＩＧＢＴのゲート電圧）が駆動対象であるＩＧＢＴのゲート閾値電圧に達すると、上述したように領域Ｂに突入する。このときゲート駆動回路のＱ２１がＯＮ動作するように、電荷蓄積回路２３のｂピンの電圧ＶＣＨ と電圧検出機能付きスイッチの閾値電圧ＶＤＥＴを上述した式（１）及び式（２）に基づいて適切に設定する。
図２に示すＯＮ信号入力端子２８がＬＯＷとなると、Ｑ２２がＯＦＦ動作の状態からＯＮ動作に移行していく。すると、ＯＵＴ端子２５の電圧がＶｄｃに向かって上昇し始める。この時間帯は図３の領域Ａにあたる。なお、図２では省略しているが、図２のＯＵＴ端子には、駆動対象であるＩＧＢＴが接続されているものとする。ここでいう領域対象Ａとは、その駆動対象であるＩＧＢＴの領域Ａという意味である。
さて、ＯＵＴ端子の電圧（図示していないＩＧＢＴのゲート電圧）が駆動対象であるＩＧＢＴのゲート閾値電圧に達すると、上述したように領域Ｂに突入する。このときゲート駆動回路のＱ２１がＯＮ動作するように、電荷蓄積回路２３のｂピンの電圧ＶＣＨ と電圧検出機能付きスイッチの閾値電圧ＶＤＥＴを上述した式（１）及び式（２）に基づいて適切に設定する。
【0034】
適切に設定するとは、ＩＧＢＴが領域Ｂに突入した際に、Ｑ２１がＯＮ動作するように設定するとの意味である。具体的には、駆動対象であるＩＧＢＴが領域Ｂに突入するゲート電圧が、式（１）ＶＯＯＮに相当し、Ｖｄｃは設計上決定されており、ＶＣＨは式（２）から、Ｑ２１のＶｇｓｏｎから係数ｋを用いて定められる。したがって、これらの値から、式（１）のＶＤＥＴが求められる。このような計算で各電圧値を設定すればよい。
【0035】
このように設定されたハイサイドドライバは、駆動対象であるＩＧＢＴが領域Ｂに入るとＱ２１がＯＮ動作をするので、大きな電流を駆動対象であるＩＧＢＴのゲート端子に供給することができ、駆動対象であるＩＧＢＴを高速で駆動することができる。ハイサイドドライバの電荷蓄積回路２３は蓄積した電荷を放電しきると、Ｑ２１のＯＮ動作が維持できずＱ２１はＯＦＦ動作の状態となるが、蓄積電荷量の放電時定数を、駆動対象であるＩＧＢＴが領域Ｂ（図３参照）を通過する時間に対して長く設定すれば、ＩＧＢＴをＯＮ動作させるための要求は満たすことが可能である。駆動対象であるＩＧＢＴが領域Ｃ（図３参照）に突入してしまえば、駆動対象のＩＧＢＴのゲート端子に大電流を供給する必要がなくなるので、領域ＣにおいてはＰチャネルＭＯＳＦＥＴであるＱ２２が電流を供給すれば足りる。つまり、ＩＧＢＴを十分に駆動することができる。
【0036】
このように、図２に示す回路構成によれば、大電流に対応できるＮチャネルＭＯＳＦＥＴ（つまり、Ｑ２１）を領域Ｂにおける電流供給に使用し、電流値はＮチャネルＭＯＳＦＥＴには劣るが電源電圧Ｖｄｃを簡単な回路で印加できるＰチャネルＭＯＳＦＥＴ（つまりＱ２２）を領域Ａ及び領域Ｃで使用することによって、ＩＧＢＴの合理的な高速スイッチングを実現している。
なお、メインスイッチのＮチャネルＭＯＳＦＥＴ（Ｑ２１）を駆動するにあたっては、フォトカプラや電圧シフト回路等を使用せずに駆動できるという図１と共通する特徴は、図２でも効率よく利用できる。本発明（原理２）は、駆動対象であるＩＧＢＴの高速駆動に適し、かつ回路構成がシンプルで、安価なゲート駆動回路を提供することができる。
なお、メインスイッチのＮチャネルＭＯＳＦＥＴ（Ｑ２１）を駆動するにあたっては、フォトカプラや電圧シフト回路等を使用せずに駆動できるという図１と共通する特徴は、図２でも効率よく利用できる。本発明（原理２）は、駆動対象であるＩＧＢＴの高速駆動に適し、かつ回路構成がシンプルで、安価なゲート駆動回路を提供することができる。
【0037】
３．原理３
これまで、原理１（図１Ａ）や、原理２（図２）においては、駆動対象であるＩＧＢＴをＯＦＦ動作からＯＮ動作の状態に移行する際の動作に特徴を有する回路を主として説明してきた。一方、駆動対象であるＩＧＢＴがＯＮ動作からＯＦＦ動作に移行するタイミングでは、通常、別の回路が動作してＩＧＢＴのゲート回路の電荷を引き抜き始める必要がある。このときＩＧＢＴのＯＦＦ動作を妨げてはならない。
本原理３（図４）を示す回路構成は、これらの要求を満たす耐ノイズ性能の高い回路構成である。図４に示す回路構成は、図１に示す回路構成に、電圧変換回路３１と、ゲート電荷引き抜き用ＭＯＳＦＥＴ３２（以下、Ｑ３２と称する）と、逆流防止回路３３とを加えた回路構成である。
これまで、原理１（図１Ａ）や、原理２（図２）においては、駆動対象であるＩＧＢＴをＯＦＦ動作からＯＮ動作の状態に移行する際の動作に特徴を有する回路を主として説明してきた。一方、駆動対象であるＩＧＢＴがＯＮ動作からＯＦＦ動作に移行するタイミングでは、通常、別の回路が動作してＩＧＢＴのゲート回路の電荷を引き抜き始める必要がある。このときＩＧＢＴのＯＦＦ動作を妨げてはならない。
本原理３（図４）を示す回路構成は、これらの要求を満たす耐ノイズ性能の高い回路構成である。図４に示す回路構成は、図１に示す回路構成に、電圧変換回路３１と、ゲート電荷引き抜き用ＭＯＳＦＥＴ３２（以下、Ｑ３２と称する）と、逆流防止回路３３とを加えた回路構成である。
【0038】
電圧変換回路３１のｇピンは、Ｖｄｃに接続され、ｉピンはＯＦＦ信号入力端子３４に接続され、ｈピンはＱ３２のゲート端子に接続される。Ｑ３２のソース端子はＯＦＦ信号入力端子３４に接続され、ドレイン端子は逆流防止回路３３に接続する。ｈピンは、電圧変換回路３１のいわば出力端子であり、請求の範囲の出力端子の好適な一例に相当する。
逆流防止回路３３の一方端はＱ３２のドレイン端子に接続され、他方端は、電圧検出機能付きスイッチ２２のｆ端子すなわちＱ２１のゲート端子に接続される。逆流防止回路３３は、例えば、ダイオードと抵抗との直列回路でよく、ダイオードのカソード側がＱ３２のドレイン端子に接続され、アノード側が電圧検出機能付きスイッチ２２のｆピンに接続されてよい。
逆流防止回路３３の一方端はＱ３２のドレイン端子に接続され、他方端は、電圧検出機能付きスイッチ２２のｆ端子すなわちＱ２１のゲート端子に接続される。逆流防止回路３３は、例えば、ダイオードと抵抗との直列回路でよく、ダイオードのカソード側がＱ３２のドレイン端子に接続され、アノード側が電圧検出機能付きスイッチ２２のｆピンに接続されてよい。
【0039】
駆動対象であるＩＧＢＴのＯＦＦ動作を妨げないためには、Ｑ２１を急速にＯＦＦ動作状態にしなければならない。駆動対象であるＩＧＢＴがＯＮ動作からＯＦＦ動作の状態に移行する場合はＩＧＢＴのコレクタ電流が急速に減少するため、発生する磁束によるノイズやコレクタ回路の配線インダクタンス等によるスパイクノイズがシステムに発生する。これらのノイズは、制御回路や駆動回路に重畳して回路を構成する素子が誤動作する場合がある。従って、Ｑ２１をＯＮ動作からＯＦＦ動作状態に移行するための回路構成は、特にノイズによる誤動作を防止し、ノイズに対する耐量を高くとることが要求される。
【0040】
図４は、ゲート駆動回路のメインスイッチであるＮチャネルＭＯＳＦＥＴ２１（Ｑ２１）をＯＦＦ動作させる場合のノイズ耐量の高い回路構成を示す。ここで示す回路構成は、ＯＦＦ信号入力端子３４を、ゲート電荷引き抜き用ＭＯＳＦＥＴ３２（Ｑ３２）のソース端子に接続しているところに特徴がある。つまり、ＯＦＦ信号入力端子３４をＱ３２のゲート端子でなく、ソース端子に接続するという特徴的な構成を採用している。電圧変換回路３１は、ｇピンとｉピンとの間の電圧を分圧する、及び／又は、一定値を差し引く等の処理によって電圧を変換する電圧変換機能を有している。すなわち、電圧変換回路は、ｇピンとｉピンとの間の電圧を、所定の仕組みで変換し、ｈピンとｉピンとの間に、この変換した電圧を出力する。但し、出力する電圧は正電圧とする。すなわち、ｈピンは、請求の範囲の出力端子の好適な一例である。
【0041】
後述する例では、電圧変換機能は、一定電圧を差し引く処理を例として説明するが、抵抗等を用いて分圧（抵抗分圧）してもよい。例えば式で記述すれば以下のようになる。
ｈピン-ｉピン電圧 ＝ ｇピン-ｉピン電圧 - 一定電圧
ｈピン-ｉピン電圧 ＝ （ｇピン-ｉピン電圧） × ｔ
のように表してもよい。ここで、比例定数ｔは ０＜ｔ＝＜１ の範囲の数としてよい。また、上記両方の処理を適用してもよい。すなわち、一定値を差し引いてから、分圧してもよい。また、分圧してから、一定値を差し引いてもよい。
ｈピン-ｉピン電圧 ＝ ｇピン-ｉピン電圧 - 一定電圧
ｈピン-ｉピン電圧 ＝ （ｇピン-ｉピン電圧） × ｔ
のように表してもよい。ここで、比例定数ｔは ０＜ｔ＝＜１ の範囲の数としてよい。また、上記両方の処理を適用してもよい。すなわち、一定値を差し引いてから、分圧してもよい。また、分圧してから、一定値を差し引いてもよい。
【0042】
ＯＦＦ信号入力端子３４の電圧がＶｄｃ近辺にある場合は、ｇピンとｉピン間の電圧はほぼ０Ｖであるので、ｈピンとｉピンとの間の電圧もほぼ０Ｖであり、Ｑ３２はＯＦＦ動作となっている。ＯＦＦ信号入力端子３４の電圧がＶｄｃから下降方向に変化すると、ｇピンとｉピン間に電圧（電位差）が発生するので、ｈピンとｉピン間には、その電圧を変換した電圧が発生する。
【0043】
ＯＦＦ信号入力端子３４の電圧がさらに低下すると、ｇピンとｉピン間の電圧（差）がさらに増大する。それに伴いｈピンとｉピン間の電圧も上昇して、Ｑ３２のゲート閾値電圧を超えるとＱ３２がＯＮ動作する。Ｑ３２がＯＮ動作すると、Ｑ２１のゲート電荷は逆流防止回路３３を経てＯＦＦ信号入力端子３４の電位に放電される。その結果、Ｑ２１のゲート電位はＯＦＦ信号入力端子３４の電位から、逆流防止回路３３で発生する電圧降下分だけ高い電圧の値となる。
このＱ２１のゲート電位を、Ｑ２１のゲート閾値電圧（Ｖｇｓｏｎ）より低く設定しておけば、Ｑ２１はＯＦＦ動作する。そして、この動作の結果、本ブートストスラップ回路は不図示のＩＧＢＴ（ＯＵＴ端子２５に接続する駆動対象であるＩＧＢＴ）のＯＦＦ動作を妨げない状態となる。
このＱ２１のゲート電位を、Ｑ２１のゲート閾値電圧（Ｖｇｓｏｎ）より低く設定しておけば、Ｑ２１はＯＦＦ動作する。そして、この動作の結果、本ブートストスラップ回路は不図示のＩＧＢＴ（ＯＵＴ端子２５に接続する駆動対象であるＩＧＢＴ）のＯＦＦ動作を妨げない状態となる。
【0044】
Ｑ２１をＯＦＦ動作することによって、駆動対象であるＩＧＢＴのＯＦＦ動作を妨げない状態となるが、この状態を維持するためには、ＯＵＴ端子２５がＬｏｗ電圧になった状態でもＱ２１のＯＦＦ動作の状態を維持しなければならない。したがって、ＯＵＴ端子２５のＬｏｗ電圧をＶＯｌｏｗとし、逆流防止回路２２の電圧降下分をＶｄｒとすると、Ｑ２１をＯＦＦ動作させるためのＯＦＦ信号入力端子３４の入力電圧ＶＩＮｌｏｗは、下記式（４）を満たさなければならない。また、式（４）を満たすＶＩＮｌｏｗは、Ｑ３２をＯＮ動作させる必要性から、Ｑ３２のゲート閾値電圧をＶｇｓｏｎＱ３２とし、さらに電圧変換回路３１の変換式を式（３）で表されるとしたときに、式（５）も満たす必要がある。なお、ＯＦＦ信号入力端子３４の入力電圧そのものは、ＶＩＮと表す。また、Ｖｍは、電圧変換回路３１における変換の際に使用される一定の電圧を表す。また、Ｑ２１のゲート閾値電圧を、Ｖｇｓｏｎで表すことは、原理１と同様である。
【0045】
従って、下記の４項目の条件を仮定すると、条件中の式（４）と式（５）を満たすことが、図４に示す本ハイサイドドライバが駆動対象であるＩＧＢＴのＯＦＦ動作を妨げないための条件となる。
（項目１．）Ｑ３２のゲート閾値電圧を、ＶｇｓｏｎＱ３２と表す。
（項目２．）電圧変換回路３１の変換式は、ｈピン－ｉピン間の電圧をＶｈｉとすると、下記（３）式で表される。
Ｖｈｉ ＝ Ｖｄｃ － ＶＩＮ － Ｖｍ （３）
（項目３．）逆流防止回路３３の電圧降下値をＶｄｒとする。
（項目４．）Ｑ２１がＯＦＦ動作の状態になった時のＯＵＴ端子２５の電圧をＶＯｌｏｗとする。すると、上述した（４）式と（５）式とは以下の通りとなる。
ＶＩＮｌｏｗ ＜ ＶＯｌｏｗ － Ｖｄｒ ＋ Ｖｇｓｏｎ （４）
ＶＩＮｌｏｗ ＜ Ｖｄｃ － Ｖｍ － ＶｇｓｏｎＱ３２ （５）
（項目１．）Ｑ３２のゲート閾値電圧を、ＶｇｓｏｎＱ３２と表す。
（項目２．）電圧変換回路３１の変換式は、ｈピン－ｉピン間の電圧をＶｈｉとすると、下記（３）式で表される。
Ｖｈｉ ＝ Ｖｄｃ － ＶＩＮ － Ｖｍ （３）
（項目３．）逆流防止回路３３の電圧降下値をＶｄｒとする。
（項目４．）Ｑ２１がＯＦＦ動作の状態になった時のＯＵＴ端子２５の電圧をＶＯｌｏｗとする。すると、上述した（４）式と（５）式とは以下の通りとなる。
ＶＩＮｌｏｗ ＜ ＶＯｌｏｗ － Ｖｄｒ ＋ Ｖｇｓｏｎ （４）
ＶＩＮｌｏｗ ＜ Ｖｄｃ － Ｖｍ － ＶｇｓｏｎＱ３２ （５）
【0046】
ここで、ＯＦＦ信号入力端子３４の入力電圧がＶｄｃ（＝１５Ｖ）近傍にあり、Ｑ３２がＯＦＦ動作しており、Ｑ２１がＯＮ動作しており、その結果ＯＵＴ端子２５の出力電圧が大略Ｖｄｃ近傍にある状態を前提とする。この前提の下、駆動対象であるＩＧＢＴをＯＦＦ動作する指令があり、ＯＵＴ端子２５を－５Ｖ以下にしなければならない状態を考える。すなわち、ＶＯｌｏｗ ＝＜ －５Ｖという条件である。
この指令を妨げないようにするには、逆流防止回路３３の電圧降下値Ｖｄｒ ＝ ２Ｖ、Ｖｇｓｏｎ ＝ ４Ｖとすれば、上記式（４）からＶＩＮｌｏｗ ＜ －３Ｖ となる。さらに、Ｑ３２のゲート閾値電圧をＶｇｓｏｎＱ３２ ＝ ４Ｖ、及びＶＩＮｌｏｗ ＝ －３Ｖと仮定すると、上記式（５）から、電圧変換回路３１の変換式の定数Ｖｍ ＜ １４Ｖ が求められる。
この指令を妨げないようにするには、逆流防止回路３３の電圧降下値Ｖｄｒ ＝ ２Ｖ、Ｖｇｓｏｎ ＝ ４Ｖとすれば、上記式（４）からＶＩＮｌｏｗ ＜ －３Ｖ となる。さらに、Ｑ３２のゲート閾値電圧をＶｇｓｏｎＱ３２ ＝ ４Ｖ、及びＶＩＮｌｏｗ ＝ －３Ｖと仮定すると、上記式（５）から、電圧変換回路３１の変換式の定数Ｖｍ ＜ １４Ｖ が求められる。
【0047】
このように、図４に示す本ハイサイドドライバは、ＯＦＦ信号入力端子３４をＭＯＳＦＥＴ３２（Ｑ３２）のソース端子と接続している。そのため、ＯＦＦ信号入力端子３４の電圧をＶｄｃからＶＩＮｌｏｗまで可変しないと、本回路の状態が駆動対象であるＩＧＢＴのＯＦＦ動作を妨げない状態にまで変化しない。
すなわち、上述した各電圧の具体例では、ＯＦＦ信号入力端子３４は＋１５Ｖから－３Ｖまで可変しなければＩＧＢＴのＯＦＦ動作を妨げない状態に状態変化しないのである。このことは、図４の本ハイサイドドライバが状態変化をするのに１８Ｖの電圧変化が必要であり、逆の見方をすると１８Ｖ未満の電圧変化（ノイズ）に対しては状態を変化させないことを意味する。すなわち、ノイズ耐量が非常に高いと言える。
すなわち、上述した各電圧の具体例では、ＯＦＦ信号入力端子３４は＋１５Ｖから－３Ｖまで可変しなければＩＧＢＴのＯＦＦ動作を妨げない状態に状態変化しないのである。このことは、図４の本ハイサイドドライバが状態変化をするのに１８Ｖの電圧変化が必要であり、逆の見方をすると１８Ｖ未満の電圧変化（ノイズ）に対しては状態を変化させないことを意味する。すなわち、ノイズ耐量が非常に高いと言える。
【0048】
従来、実用化されている回路では、Ｑ２１をＯＦＦ動作させようとすると、その入力信号は、ゲート電荷引き抜き用ＭＯＳＦＥＴ３２（Ｑ３２）のゲート端子に入力し、Ｑ３２のソース端子は固定電位たとえばＶｅｅ（マイナス側電圧）に接続する場合が多い。このような場合は、入力信号は、初期はＶｅｅで、状態変化を起こすには（すなわち、Ｑ２１をＯＦＦ動作させるためには）、Ｑ３２のゲート端子にＶｅｅ＋５Ｖ程度の電圧を印加して、Ｑ３２をＯＮ動作させてＱ２１をＯＦＦ動作させる方法が一般的である。
【0049】
しかし、このような構成ではＱ３２のゲート－ソース間の電圧は、０Ｖから５Ｖの変化でＱ３２をＯＮ動作させ、ハイサイドドライバの状態を変化させてしまう。特に、ＭＯＳＦＥＴのゲート端子は、入力インピーダンスが高くノイズが乗り易い。その点、原理３で示す本回路（図４）は３倍以上の電圧差をとることができ、耐ノイズ特性に関しては、従来の手法に比較して明らかに優位である。
【0050】
４．電荷蓄積回路の例
これまで説明してきた電荷蓄積回路２３の具体例が、図５Ａ、図５Ｂに示されている。図１、図２、図４で示したように、電荷蓄積回路２３は、ａピン、ｂピン、ｃピンを有している。図５Ａの例１で示す回路は、ａピンとｃピンとの間に、ダイオードＤ１と、キャパシタＣ１との直列回路が設けられており、ダイオードＤ１とキャパシタＣ１との接続点はｂピンに接続している。このような回路構成によって、ａピンがｃピンよりダイオードＤ１の電圧降下より高い場合には、キャパシタＣ１に電荷が蓄積され、その結果、キャパシタＣ１に電圧が発生する。この電圧がｂピン（とｃピンとの間）に表れる。すでに説明したように、ｂピンに表れる電圧は、電圧検出機能付きスイッチ２２のｅピンに接続されており、電圧検出機能付きスイッチ２２を介して、Ｑ２１のゲート端子に供給される。
これまで説明してきた電荷蓄積回路２３の具体例が、図５Ａ、図５Ｂに示されている。図１、図２、図４で示したように、電荷蓄積回路２３は、ａピン、ｂピン、ｃピンを有している。図５Ａの例１で示す回路は、ａピンとｃピンとの間に、ダイオードＤ１と、キャパシタＣ１との直列回路が設けられており、ダイオードＤ１とキャパシタＣ１との接続点はｂピンに接続している。このような回路構成によって、ａピンがｃピンよりダイオードＤ１の電圧降下より高い場合には、キャパシタＣ１に電荷が蓄積され、その結果、キャパシタＣ１に電圧が発生する。この電圧がｂピン（とｃピンとの間）に表れる。すでに説明したように、ｂピンに表れる電圧は、電圧検出機能付きスイッチ２２のｅピンに接続されており、電圧検出機能付きスイッチ２２を介して、Ｑ２１のゲート端子に供給される。
【0051】
図５Ａの例２で示す回路は、例１の回路に対して、ツェナダイオードＤ２をダイオードＤ１に直列に接続した回路である。この結果、ツェナダイオードＤ２の電圧降下分だけ、低い電圧でキャパシタＣ１を充電する（電荷を蓄積する）ことができる。
図５Ａの例３で示す回路は、例１の回路に対して、抵抗Ｒ１をダイオードＤ１に直列に接続した回路である。この結果、抵抗Ｒ１の値によって充電電流を制限することができる。
図５Ａの例４で示す回路は、例１の回路に対して、ツェナダイオードＤ２と、抵抗Ｒ１とをダイオードＤ１に直列に接続した回路である。この結果、ツェナダイオードＤ２の電圧降下分だけ、低い電圧でキャパシタＣ１を充電する（電荷を蓄積する）とともに、抵抗Ｒ１の値によって充電電流を制限することができる。
図５Ａの例３で示す回路は、例１の回路に対して、抵抗Ｒ１をダイオードＤ１に直列に接続した回路である。この結果、抵抗Ｒ１の値によって充電電流を制限することができる。
図５Ａの例４で示す回路は、例１の回路に対して、ツェナダイオードＤ２と、抵抗Ｒ１とをダイオードＤ１に直列に接続した回路である。この結果、ツェナダイオードＤ２の電圧降下分だけ、低い電圧でキャパシタＣ１を充電する（電荷を蓄積する）とともに、抵抗Ｒ１の値によって充電電流を制限することができる。
【0052】
図５Ｂの例５で示す回路は、例１の回路に対して、抵抗Ｒ２をキャパシタＣ１に並列に接続した回路である。この結果、キャパシタＣ１に蓄積した電荷を放電することができ、ｂピンに出力する電圧を時間の経過とともに下げることができる。
図５Ｂの例６で示す回路は、例５の回路に対して、抵抗Ｒ３を、ダイオードＤ１とキャパシタＣ１との接続点と、ｂピンとの間に設けた回路である。この結果、抵抗Ｒ３の値によって、ｂピンから放電される電流の値を制限することができる。
図５Ｂの例７で示す回路は、例６の回路に対して、ツェナダイオードＤ３を、ｃピンとｂピントの間に接続し、抵抗Ｒ１を除去した回路である。この結果、抵抗Ｒ３の値によって、ｂピンから放電される電流の値を制限し、また、ｂピンから出力する電圧を、ツェナダイオードＤ３に生じる電圧降下の電圧まで制限することができる。
図５Ｂの例６で示す回路は、例５の回路に対して、抵抗Ｒ３を、ダイオードＤ１とキャパシタＣ１との接続点と、ｂピンとの間に設けた回路である。この結果、抵抗Ｒ３の値によって、ｂピンから放電される電流の値を制限することができる。
図５Ｂの例７で示す回路は、例６の回路に対して、ツェナダイオードＤ３を、ｃピンとｂピントの間に接続し、抵抗Ｒ１を除去した回路である。この結果、抵抗Ｒ３の値によって、ｂピンから放電される電流の値を制限し、また、ｂピンから出力する電圧を、ツェナダイオードＤ３に生じる電圧降下の電圧まで制限することができる。
【0053】
５．本発明の具体的な実施の形態
図６Ａには、本発明の具体的な実施形態の一例であるゲート駆動回路の回路構成が示されている。特に、破線で囲んだ範囲が、本実施形態において特徴的な回路であるゲート駆動回路４０である。Ｑ２１は、メインスイッチとしてのＰチャネルＭＯＳＦＥＴである。ＰチャネルＭＯＳＦＥＴであるＱ４４、ダイオードＤ４、抵抗Ｒ３、抵抗Ｒ５は、電圧検出機能付きスイッチ２２を構成する。Ｑ４４は、請求の範囲の内部スイッチの好適な一例に相当する。
図６Ａには、本発明の具体的な実施形態の一例であるゲート駆動回路の回路構成が示されている。特に、破線で囲んだ範囲が、本実施形態において特徴的な回路であるゲート駆動回路４０である。Ｑ２１は、メインスイッチとしてのＰチャネルＭＯＳＦＥＴである。ＰチャネルＭＯＳＦＥＴであるＱ４４、ダイオードＤ４、抵抗Ｒ３、抵抗Ｒ５は、電圧検出機能付きスイッチ２２を構成する。Ｑ４４は、請求の範囲の内部スイッチの好適な一例に相当する。
【0054】
電荷蓄積回路２３は、ダイオードＤ２、ダイオードＤ３、キャパシタＣ１で構成されている。これらの回路の動作は、上で説明した通りである。Ｑ２２は、小容量の半導体スイッチで、図２のＱ２２に相当し、図２のＱ２２と同様に動作する。Ｑ３２は、図４のＱ３２に相当し、図４のＱ３２と同様に動作する。また、図６Ａの電圧変換回路３１は、ダイオードＤ１、抵抗Ｒ２、抵抗Ｒ１で構成し、図４の電圧変換回路３１と同様に動作する。逆流防止回路３３は、ダイオードＤ５、抵抗Ｒ４で構成し、図４の逆流防止回路３３と同様に動作する。
【0055】
図６Ａに示すゲート駆動回路４０のハイサイドドライバは単一のモジュールで構成され、本モジュールの信号入力は、ＩＮ、及び反転ＩＮ（図６Ａ中では、ＩＮの上部にバーを付した記号で表している）の２種の信号である。なお、反転ＩＮは、ＩＮ信号の反転信号である（図６Ａ参照）。
ＯＵＴ端子２５、及びＩＮ端子４５は、大略ＶｅｅからＶｄｃまでスイングするとする。また、反転ＩＮ端子４６は、ＶｄｃからＶｄｃとＶｅｅの中間の電圧までスイングする。
ゲート駆動回路４０の外部の回路も図６Ａには示されている。制御ＩＣ５０は、電力半導体スイッチのＯＮ／ＯＦＦを制御する装置である。この制御ＩＣ５０には、電源としてＶｄｃとＶｅｅが供給されている。制御ＩＣ５０は、この電源によって稼働し、ＩＮ信号を作り出し、ゲート駆動回路４０のＩＮ端子４５に供給する（図６Ａ参照）。インバータ５１は、このＩＮ信号を反転し、反転ＩＮ信号を作り出し、ゲート駆動回路４０の反転ＩＮ端子４６に供給する。
ＯＵＴ端子２５、及びＩＮ端子４５は、大略ＶｅｅからＶｄｃまでスイングするとする。また、反転ＩＮ端子４６は、ＶｄｃからＶｄｃとＶｅｅの中間の電圧までスイングする。
ゲート駆動回路４０の外部の回路も図６Ａには示されている。制御ＩＣ５０は、電力半導体スイッチのＯＮ／ＯＦＦを制御する装置である。この制御ＩＣ５０には、電源としてＶｄｃとＶｅｅが供給されている。制御ＩＣ５０は、この電源によって稼働し、ＩＮ信号を作り出し、ゲート駆動回路４０のＩＮ端子４５に供給する（図６Ａ参照）。インバータ５１は、このＩＮ信号を反転し、反転ＩＮ信号を作り出し、ゲート駆動回路４０の反転ＩＮ端子４６に供給する。
【0056】
ＯＵＴ端子２５の電位が大略Ｖｅｅのとき、ＩＮ端子４５もＶｅｅの電位にあり、Ｑ３２がＯＮ動作してＱ２１をＯＦＦ動作させている。この状態は、ＩＮ端子４５の電圧が、上述した式（４）及び式（５）の条件を満たしており、駆動対象であるＩＧＢＴ（不図示）のＯＦＦ動作を妨げない状態にある。このとき、電荷蓄積回路２３のキャパシタＣ１は、ＶｄｃからダイオードＤ３、ダイオードＤ２を経てＶｅｅに流れる電流により充電される。キャパシタＣ１の充電電圧ＶＣ１は下記式（６）で表される。なお、ＶＣ１は、定電圧ダイオードＤ３のツェナー電圧Ｖｚｄ３により調整が可能である。ただし、ダイオードＤ２の順方向電圧降下をＶＦＤ２とする。
ＶＣ１ ＝ Ｖｄｃ - Ｖｅｅ - Ｖｚｄ３ - ＶＦＤ２ （６）
すでに説明した式（１）のＶＣＨは、ＶＣ１に等しい。この等式を（７）式とする。
ＶＣ１ ＝ ＶＣＨ （７）
ＶＣ１ ＝ Ｖｄｃ - Ｖｅｅ - Ｖｚｄ３ - ＶＦＤ２ （６）
すでに説明した式（１）のＶＣＨは、ＶＣ１に等しい。この等式を（７）式とする。
ＶＣ１ ＝ ＶＣＨ （７）
【0057】
このＶＣ１（＝ ＶＣＨ）は、Ｑ２１にゲート閾値電圧を十分に超えるゲート電圧を印加する必要性から、式（２）を満たすように選定する。ＩＮ端子４５が Ｈｉｇｈ（≒Ｖｄｃ）となり、Ｑ３２がＯＦＦ動作して、反転ＩＮ端子４６がＬｏｗ（≒ＶｄｃとＶｅｅの中間電位）となると、小容量の半導体スイッチであるＰチャネルＭＯＳＦＥＴであるＱ２２がＯＮ動作する。Ｑ２２がＯＮ動作すると、ＯＵＴ端子２５の電圧は上昇を開始する。ただし、この期間は、まだ駆動対象であるＩＧＢＴがＯＦＦ動作の状態で、ＩＧＢＴのゲート電圧だけが上昇している期間である（上述した図３の領域Ａを参照されたい）。ＯＵＴ端子２５の電圧が上昇を続けると、電荷蓄積回路２３が蓄積した電荷によりｂピン電圧がＶｄｃを超えて、さらに上昇を続ける。これに伴い、電圧検出機能付きスイッチ２２のｅピン－ｄピン間の電圧が上昇する。
【0058】
電圧検出機能付きスイッチ２２は、ｅピン－ｄピン間の電圧がその閾値である電圧ＶＤＥＴに達すると、すなわち、ＯＵＴ端子２５の電圧が式（１）を満たすと、自己のスイッチであるＱ４４をＯＮ動作させる。Ｑ４４のＯＮ動作に伴い、メインスイッチＮチャネルＭＯＳＦＥＴであるＱ２１のゲート端子－ソース端子間に、電荷蓄積回路２３の蓄積電圧ＶＣ１に定数ｋを乗じた電圧が印加され、Ｑ２１が急速にＯＦＦ動作からＯＮ動作の状態に移行する。Ｑ２１がＯＮ動作に移行した時期は、ＩＧＢＴがＯＦＦ動作からＯＮ動作の状態に移行している状態で、ＩＧＢＴの帰還容量に伴うゲート電流の増大を賄うための大電流をＱ２１が受け持つ（図３の領域Ｂを参照）。キャパシタＣ１の電荷量と放電時定数は、図３の領域Ｂの時間帯を賄えるように選定する。キャパシタＣ１の電荷が放電して、Ｑ２１がＯＦＦ動作した後は、Ｑ２２がＩＧＢＴのゲート電圧を確保する（図３の領域Ｃ参照）。
【0059】
次に、ＩＧＢＴがＯＮ動作している状態で、システムより当該ＩＧＢＴをＯＦＦ動作させる指令が来ると、ＩＮ端子４５がＬｏｗへ移行をはじめ、反転ＩＮ端子４６はＨｉｇｈに移行する。反転ＩＮ端子４６がＨｉｇｈとなることで、Ｑ２２はＯＦＦ動作する。本実施形態のゲート駆動回路４０は、ＩＧＢＴのＯＦＦ動作を妨げないようにＱ２１をＯＮ動作からＯＦＦ動作の状態への移行を開始する。ＩＮ端子４５がＶｄｃからＶｅｅに向かって下降すると、電圧変換回路３１のｇピンとｉピン間に電圧が発生する。それに伴い電圧変換回路３１の出力であるｈピン－ｉピン間に、対応する出力電圧が出力する。
【0060】
ＩＮ端子４５の電圧低下が進行して電圧変換回路３１の出力電圧がＱ３２のゲート閾値電圧を超えると、Ｑ３２がＯＮ動作して、メインスイッチＮチャネルＭＯＳＦＥＴ（Ｑ２１）のゲート電荷を逆流防止回路３３を経て引き抜く。その結果、Ｑ２１のゲート電位は、ＩＮ端子４５の電位に逆流防止回路３３の電圧降下分を加えた電圧になる。電圧変換回路３１の変換式は、Ｒ１ ＞＞ Ｒ２ とすれば下記式（８）で表現される。なお、Ｖｈｉは、電圧変換回路３１の出力であるｈピン－ｉピン間電圧である。また、式（３）のＶｍは、下記式（８）のＶｚＤ１に相当する。
Ｖｈｉ ＝ Ｖｄｃ - ＶＩＮ - ＶｚＤ１ （８）
Ｖｈｉ ＝ Ｖｄｃ - ＶＩＮ - ＶｚＤ１ （８）
【0061】
Ｑ３２がＯＮ動作するための条件は、すでに説明した式（５）で示される。ＩＧＢＴがＯＦＦ動作しているときのＯＵＴ端子２５のＬｏｗ電圧をＶＯｌｏｗとすると、ＯＵＴ端子２５の電圧が低下してもＱ２１のＯＦＦ動作の状態を維持するＩＮ端子４５の電圧は、上述した式（４）で表される。
【0062】
図６Ａの変形例
図６Ａで示した具体的な実施の形態は、電荷蓄積回路１２の端子ｃがＯＵＴ端子２５に接続する構成、すなわち図１Ａ（原理１）に示す回路構成を利用した例である。
これに対して、図１Ｂ（原理１の変形例）に示す回路構成を利用してもよい。このように、図１Ｂの構成を利用した具体的な実施形態の回路図が図６Ｂに示されている。すなわち、図６Ｂに示すように、電荷蓄積回路１２の端子ｃがＯＵＴ端子２５ではなく、ＩＮ端子４５に接続されている。
このような構成を採用することによって、「１．２ 原理１の変形例」で説明したように、ＰチャネルＭＯＳＦＥＴを組み合わせる必要がなくなり、より簡便な回路構成とすることもできる。これは、図６Ｂで言えば、抵抗Ｒ７と、Ｑ２２とからなる回路が必ずしも必要ではなくなると言うことを意味している。
図６Ａで示した具体的な実施の形態は、電荷蓄積回路１２の端子ｃがＯＵＴ端子２５に接続する構成、すなわち図１Ａ（原理１）に示す回路構成を利用した例である。
これに対して、図１Ｂ（原理１の変形例）に示す回路構成を利用してもよい。このように、図１Ｂの構成を利用した具体的な実施形態の回路図が図６Ｂに示されている。すなわち、図６Ｂに示すように、電荷蓄積回路１２の端子ｃがＯＵＴ端子２５ではなく、ＩＮ端子４５に接続されている。
このような構成を採用することによって、「１．２ 原理１の変形例」で説明したように、ＰチャネルＭＯＳＦＥＴを組み合わせる必要がなくなり、より簡便な回路構成とすることもできる。これは、図６Ｂで言えば、抵抗Ｒ７と、Ｑ２２とからなる回路が必ずしも必要ではなくなると言うことを意味している。
【0063】
６．効果その他
以上説明したように、本実施形態におけるハイサイドドライバ及びそれを備えたゲート駆動回路によれば、次のような効果を奏する。
電圧検出機能付きスイッチ２２を用いて、電荷蓄積回路２３が作る電圧をメインスイッチに供給している。したがって、出力電圧の電圧によって自律的にＯＮ動作するので、電圧シフト回路や、絶縁素子等を用いる必要がなくなり、回路構成を簡易にすることができる。
また、駆動対象である電力半導体スイッチの動作特性に鑑みて、より合理的な駆動方法を採用したので、電力半導体スイッチの高速駆動に適し、かつ回路構成がシンプルで、安価なゲート駆動回路を提供することができる。
また、駆動対象である電力半導体スイッチがＯＦＦ動作する際に、そのＯＦＦ動作を妨げない回路を提供することができる。さらに、従来の回路に比べて、対ノイズ性に優れた回路を提供することができる。
また、以上説明した実施形態は、本発明の実現手段としての一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は変更されるべきものであり、本発明は本実施形態の態様に限定されるものではない。例えば、上述した実施形態においては、駆動対象である電力半導体スイッチとしてＩＧＢＴを主として説明したが、他の電力半導体スイッチでも適用することができる。
また、電荷蓄積回路や、電圧検出機能付きスイッチ回路の構成は、一例であり、同様の機能を備えた他の回路を用いてもよい。さらに、本実施形態（本発明）では、ＭＯＳＦＥＴを主たる構成要素として利用しているが、同様の作用効果を奏するものであれば、他の構成を利用してもよい。例えば、各種半導体スイッチや、他の材料を用いたスイッチを利用してもよい。
以上説明したように、本実施形態におけるハイサイドドライバ及びそれを備えたゲート駆動回路によれば、次のような効果を奏する。
電圧検出機能付きスイッチ２２を用いて、電荷蓄積回路２３が作る電圧をメインスイッチに供給している。したがって、出力電圧の電圧によって自律的にＯＮ動作するので、電圧シフト回路や、絶縁素子等を用いる必要がなくなり、回路構成を簡易にすることができる。
また、駆動対象である電力半導体スイッチの動作特性に鑑みて、より合理的な駆動方法を採用したので、電力半導体スイッチの高速駆動に適し、かつ回路構成がシンプルで、安価なゲート駆動回路を提供することができる。
また、駆動対象である電力半導体スイッチがＯＦＦ動作する際に、そのＯＦＦ動作を妨げない回路を提供することができる。さらに、従来の回路に比べて、対ノイズ性に優れた回路を提供することができる。
また、以上説明した実施形態は、本発明の実現手段としての一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は変更されるべきものであり、本発明は本実施形態の態様に限定されるものではない。例えば、上述した実施形態においては、駆動対象である電力半導体スイッチとしてＩＧＢＴを主として説明したが、他の電力半導体スイッチでも適用することができる。
また、電荷蓄積回路や、電圧検出機能付きスイッチ回路の構成は、一例であり、同様の機能を備えた他の回路を用いてもよい。さらに、本実施形態（本発明）では、ＭＯＳＦＥＴを主たる構成要素として利用しているが、同様の作用効果を奏するものであれば、他の構成を利用してもよい。例えば、各種半導体スイッチや、他の材料を用いたスイッチを利用してもよい。
【符号の説明】
【0064】
１ ＰチャネルＭＯＳＦＥＴ
１ａ ＮチャネルＭＯＳＦＥＴ
２ ＩＧＢＴ
３、３ａ ゲート駆動回路
４ プラス側電圧端子
５ ＩＮ端子
６、８ ＧＮＤ端子
７ ＯＵＴ端子
９、１０、１１ 抵抗
１０ フォトカプラ
１２ ダイオード
１３ キャパシタ
２１ ＮチャネルＭＯＳＦＥＴ
２２ 電圧検出機能付きスイッチ
２３ 電荷蓄積回路
２４ プラス側電圧端子
２５ ＯＵＴ端子
２６、２６ｂ ゲート駆動回路
２７ ＩＧＢＴ
２８ ＯＮ信号入力端子
２９、２９ｂ 抵抗
３０ 起動用ＰチャネルＭＯＳＦＥＴ
３１ 電圧変換回路
３２ ＭＯＳＦＥＴ
３３ 逆流防止回路
３４ ＯＦＦ信号入力端子
４０ ゲート駆動回路
５０ 制御ＩＣ
５１ インバータ
１ａ ＮチャネルＭＯＳＦＥＴ
２ ＩＧＢＴ
３、３ａ ゲート駆動回路
４ プラス側電圧端子
５ ＩＮ端子
６、８ ＧＮＤ端子
７ ＯＵＴ端子
９、１０、１１ 抵抗
１０ フォトカプラ
１２ ダイオード
１３ キャパシタ
２１ ＮチャネルＭＯＳＦＥＴ
２２ 電圧検出機能付きスイッチ
２３ 電荷蓄積回路
２４ プラス側電圧端子
２５ ＯＵＴ端子
２６、２６ｂ ゲート駆動回路
２７ ＩＧＢＴ
２８ ＯＮ信号入力端子
２９、２９ｂ 抵抗
３０ 起動用ＰチャネルＭＯＳＦＥＴ
３１ 電圧変換回路
３２ ＭＯＳＦＥＴ
３３ 逆流防止回路
３４ ＯＦＦ信号入力端子
４０ ゲート駆動回路
５０ 制御ＩＣ
５１ インバータ
【図1A】
【図1B】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図6A】
【図6B】
【図7】
【図8】