知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024177463
(43)【公開日】2024-12-19
(54)【発明の名称】積層セラミックコンデンサ
(51)【国際特許分類】
H01G 4/30 20060101AFI20241212BHJP
【ＦＩ】
H01G4/30 512
H01G4/30 201M
H01G4/30 201N
H01G4/30 201L
H01G4/30 201D
H01G4/30 515
H01G4/30 516
H01G4/30 201K
【審査請求】有
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2024174945
(22)【出願日】2024-10-04
(62)【分割の表示】P 2021156685の分割
【原出願日】2021-09-27
(71)【出願人】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】100145713
【弁理士】
【氏名又は名称】加藤 竜太
(74)【代理人】
【識別番号】100165157
【弁理士】
【氏名又は名称】芝 哲央
(72)【発明者】
【氏名】出倉 敬史
(72)【発明者】
【氏名】池上 尚文
(57)【要約】
【課題】高周波数領域においてもＥＳＬが高くなることが抑えられて高周波数化に対応可能な積層セラミックコンデンサを提供する。
【解決手段】積層方向Ｔに積層される複数の誘電体セラミック層１５を含むとともに、積層方向Ｔにおいて相対する一対の主面１２としての第１の主面１２ａ及び第２の主面１２ｂと、幅方向Ｗにおいて相対する一対の側面１３としての第１の側面１３ａ及び第２の側面１３ｂと、長さ方向Ｌにおいて相対する一対の端面１４としての第１の端面１４ａ及び第２の端面１４ｂと、を有する積層体１１と、一対の外部電極２０と、を備え、誘電体セラミック層１５は、Ｃａ、Ｚｒ、Ｔｉのうちの少なくともいずれか１つを含み、一対の外部電極２０は、第１の側面１３ａに配置される第１の外部電極２０ａと、第２の側面１３ｂに配置される第２の外部電極２０ｂと、を含み、長さ方向Ｌは、積層方向Ｔ及び幅方向Ｗよりも長い寸法を有する。
【選択図】図３
【解決手段】積層方向Ｔに積層される複数の誘電体セラミック層１５を含むとともに、積層方向Ｔにおいて相対する一対の主面１２としての第１の主面１２ａ及び第２の主面１２ｂと、幅方向Ｗにおいて相対する一対の側面１３としての第１の側面１３ａ及び第２の側面１３ｂと、長さ方向Ｌにおいて相対する一対の端面１４としての第１の端面１４ａ及び第２の端面１４ｂと、を有する積層体１１と、一対の外部電極２０と、を備え、誘電体セラミック層１５は、Ｃａ、Ｚｒ、Ｔｉのうちの少なくともいずれか１つを含み、一対の外部電極２０は、第１の側面１３ａに配置される第１の外部電極２０ａと、第２の側面１３ｂに配置される第２の外部電極２０ｂと、を含み、長さ方向Ｌは、積層方向Ｔ及び幅方向Ｗよりも長い寸法を有する。
【選択図】図３
【特許請求の範囲】
【請求項1】
積層方向に交互に積層される誘電体セラミック層と内部電極とを含むとともに、前記積層方向Ｔにおいて相対する一対の主面としての第１の主面及び第２の主面と、前記積層方向Ｔに直交する幅方向Ｗにおいて相対する一対の側面としての第１の側面及び第２の側面と、前記積層方向Ｔ及び前記幅方向Ｗに直交する長さ方向Ｌにおいて相対する一対の端面としての第１の端面及び第２の端面と、を有する積層体と、
一対の外部電極と、を備え、
前記積層体は、複数の内部電極層を有し、
前記誘電体セラミック層は、Ｃａ、Ｚｒのうちの少なくともいずれか１つを含み、
前記誘電体セラミック層は、
（Ｃａ１－ｘ－ｙ、Ｓｒｘ、Ｂａｙ）ｍ（Ｚｒ１－ｚ－α、Ｔｉｚ、Ｈｆα）Ｏ３（但し、ｘは０以上１以下、ｙは０以上０．４以下、ｍは１．０以上１．１以下、ｚは０以上０．２以下、及びαは０以上０．３以下）であり、かつ、前記積層方向Ｔの厚みが２．０μｍ以上４０μｍ以下であり、
前記一対の外部電極は、前記第１の側面に配置される第１の外部電極と、前記第２の側面に配置される第２の外部電極と、を含み、
前記第１の外部電極は、
前記第１の側面から前記第１の主面、前記第２の主面、前記第１の端面及び前記第２の端面に回り込むように配置され、
前記第２の外部電極は、
前記第２の側面から前記第１の主面、前記第２の主面、前記第１の端面及び前記第２の端面に回り込むように配置され、
前記複数の内部電極層は、
前記第１の側面に引き出されて前記第１の外部電極に接続される第１の内部電極層と、
前記第２の側面に引き出されて前記第２の外部電極に接続される第２の内部電極層と、
のみを含み、
前記第１の内部電極層及び前記第２の内部電極層は、Ｃｕであり、
前記第１の内部電極層は、前記第１の内部電極層のみと前記積層方向Ｔに重畳し、
前記第２の内部電極層は、前記第２の内部電極層のみと前記積層方向Ｔに重畳し、
前記長さ方向Ｌは、前記積層方向Ｔ及び前記幅方向Ｗよりも長い寸法を有し、
前記積層体の前記長さ方向Ｌの寸法が、３６０μｍ以上１０７８μｍ以下であり、
前記積層体の前記幅方向Ｗの寸法が、１６２μｍ以上５２８μｍ以下である、積層セラミックコンデンサ。
一対の外部電極と、を備え、
前記積層体は、複数の内部電極層を有し、
前記誘電体セラミック層は、Ｃａ、Ｚｒのうちの少なくともいずれか１つを含み、
前記誘電体セラミック層は、
（Ｃａ１－ｘ－ｙ、Ｓｒｘ、Ｂａｙ）ｍ（Ｚｒ１－ｚ－α、Ｔｉｚ、Ｈｆα）Ｏ３（但し、ｘは０以上１以下、ｙは０以上０．４以下、ｍは１．０以上１．１以下、ｚは０以上０．２以下、及びαは０以上０．３以下）であり、かつ、前記積層方向Ｔの厚みが２．０μｍ以上４０μｍ以下であり、
前記一対の外部電極は、前記第１の側面に配置される第１の外部電極と、前記第２の側面に配置される第２の外部電極と、を含み、
前記第１の外部電極は、
前記第１の側面から前記第１の主面、前記第２の主面、前記第１の端面及び前記第２の端面に回り込むように配置され、
前記第２の外部電極は、
前記第２の側面から前記第１の主面、前記第２の主面、前記第１の端面及び前記第２の端面に回り込むように配置され、
前記複数の内部電極層は、
前記第１の側面に引き出されて前記第１の外部電極に接続される第１の内部電極層と、
前記第２の側面に引き出されて前記第２の外部電極に接続される第２の内部電極層と、
のみを含み、
前記第１の内部電極層及び前記第２の内部電極層は、Ｃｕであり、
前記第１の内部電極層は、前記第１の内部電極層のみと前記積層方向Ｔに重畳し、
前記第２の内部電極層は、前記第２の内部電極層のみと前記積層方向Ｔに重畳し、
前記長さ方向Ｌは、前記積層方向Ｔ及び前記幅方向Ｗよりも長い寸法を有し、
前記積層体の前記長さ方向Ｌの寸法が、３６０μｍ以上１０７８μｍ以下であり、
前記積層体の前記幅方向Ｗの寸法が、１６２μｍ以上５２８μｍ以下である、積層セラミックコンデンサ。
【請求項2】
前記第１の内部電極層と、前記第２の内部電極層とは、前記長さ方向Ｌ及び前記幅方向Ｗに沿った略同一の面内に並列して配置されている、請求項１に記載の積層セラミックコンデンサ。
【請求項3】
前記複数の内部電極層は、複数の前記第１の内部電極層が前記積層方向Ｔに積層された第１の内部電極層群と、複数の前記第２の内部電極層が前記積層方向Ｔに積層された第２の内部電極層群と、含む、請求項１または２に記載の積層セラミックコンデンサ。
【請求項4】
積層方向に交互に積層される誘電体セラミック層と内部電極とを含むとともに、前記積層方向Ｔにおいて相対する一対の主面としての第１の主面及び第２の主面と、前記積層方向Ｔに直交する幅方向Ｗにおいて相対する一対の側面としての第１の側面及び第２の側面と、前記積層方向Ｔ及び前記幅方向Ｗに直交する長さ方向Ｌにおいて相対する一対の端面としての第１の端面及び第２の端面と、を有する積層体と、
一対の外部電極と、を備え、
前記積層体は、複数の内部電極層を有し、
前記誘電体セラミック層は、Ｃａ、Ｚｒのうちの少なくともいずれか１つを含み、
前記誘電体セラミック層は、
（Ｃａ１－ｘ－ｙ、Ｓｒｘ、Ｂａｙ）ｍ（Ｚｒ１－ｚ－α、Ｔｉｚ、Ｈｆα）Ｏ３（但し、ｘは０以上１以下、ｙは０以上０．４以下、ｍは１．０以上１．１以下、ｚは０以上０．２以下、及びαは０以上０．３以下）であり、かつ、前記積層方向Ｔの厚みが２．０μｍ以上４０μｍ以下であり、
前記一対の外部電極は、前記第１の側面に配置される第１の外部電極と、前記第２の側面に配置される第２の外部電極と、を含み、
前記第１の外部電極は、
前記第１の側面から前記第１の主面、前記第２の主面、前記第１の端面及び前記第２の端面に回り込むように配置され、
前記第２の外部電極は、
前記第２の側面から前記第１の主面、前記第２の主面、前記第１の端面及び前記第２の端面に回り込むように配置され、
前記複数の内部電極層は、
前記第１の側面に引き出されて前記第１の外部電極に接続される第１の内部電極層と、
前記第２の側面に引き出されて前記第２の外部電極に接続される第２の内部電極層と、
前記積層方向において、前記積層方向に隣り合う前記第１の内部電極層と前記第１の内部電極層との間、及び前記積層方向に隣り合う前記第２の内部電極層と前記第２の内部電極層との間、に配置される第３の内部電極層と、を有し、
前記第１の内部電極層及び前記第２の内部電極層は、Ｃｕであり、
前記長さ方向Ｌは、前記積層方向Ｔ及び前記幅方向Ｗよりも長い寸法を有し、
前記積層体の前記長さ方向Ｌの寸法が、３６０μｍ以上１０７８μｍ以下であり、
前記積層体の前記幅方向Ｗの寸法が、１６２μｍ以上５２８μｍ以下である、積層セラミックコンデンサ。
一対の外部電極と、を備え、
前記積層体は、複数の内部電極層を有し、
前記誘電体セラミック層は、Ｃａ、Ｚｒのうちの少なくともいずれか１つを含み、
前記誘電体セラミック層は、
（Ｃａ１－ｘ－ｙ、Ｓｒｘ、Ｂａｙ）ｍ（Ｚｒ１－ｚ－α、Ｔｉｚ、Ｈｆα）Ｏ３（但し、ｘは０以上１以下、ｙは０以上０．４以下、ｍは１．０以上１．１以下、ｚは０以上０．２以下、及びαは０以上０．３以下）であり、かつ、前記積層方向Ｔの厚みが２．０μｍ以上４０μｍ以下であり、
前記一対の外部電極は、前記第１の側面に配置される第１の外部電極と、前記第２の側面に配置される第２の外部電極と、を含み、
前記第１の外部電極は、
前記第１の側面から前記第１の主面、前記第２の主面、前記第１の端面及び前記第２の端面に回り込むように配置され、
前記第２の外部電極は、
前記第２の側面から前記第１の主面、前記第２の主面、前記第１の端面及び前記第２の端面に回り込むように配置され、
前記複数の内部電極層は、
前記第１の側面に引き出されて前記第１の外部電極に接続される第１の内部電極層と、
前記第２の側面に引き出されて前記第２の外部電極に接続される第２の内部電極層と、
前記積層方向において、前記積層方向に隣り合う前記第１の内部電極層と前記第１の内部電極層との間、及び前記積層方向に隣り合う前記第２の内部電極層と前記第２の内部電極層との間、に配置される第３の内部電極層と、を有し、
前記第１の内部電極層及び前記第２の内部電極層は、Ｃｕであり、
前記長さ方向Ｌは、前記積層方向Ｔ及び前記幅方向Ｗよりも長い寸法を有し、
前記積層体の前記長さ方向Ｌの寸法が、３６０μｍ以上１０７８μｍ以下であり、
前記積層体の前記幅方向Ｗの寸法が、１６２μｍ以上５２８μｍ以下である、積層セラミックコンデンサ。
【請求項5】
前記複数の内部電極層は、前記幅方向における前記第１の内部電極層と前記第２の内部電極層との間において、当該第１の内部電極層及び第２の内部電極層と略同一の面内に並列して配置され、前記第１の外部電極及び前記第２の外部電極のいずれにも接続されない少なくとも１つの第３の内部電極層を有する、請求項４に記載の積層セラミックコンデンサ。
【請求項6】
前記誘電体セラミック層の厚みは、２μｍ以上４０μｍ以下である、請求項１または４に記載の積層セラミックコンデンサ。
【請求項7】
前記内部電極層の厚みは、０．５μｍ以上２．５μｍ以下である、請求項１または４に記載の積層セラミックコンデンサ。
【請求項8】
前記主面と、当該主面に前記積層方向Ｔで最も近い前記内部電極層との間の前記積層方向Ｔの距離ＤＴは、１０μｍ以上３００μｍ以下である、請求項１または４に記載の積層セラミックコンデンサ。
【請求項9】
前記端面と、前記内部電極層との間の前記長さ方向Ｌの距離ＤＬは、５μｍ以上１００μｍ以下である、請求項１または４に記載の積層セラミックコンデンサ。
【請求項10】
前記積層体は、
前記端面と前記側面との間において前記積層方向Ｔに延在する４つの第１の稜線部と、
前記主面と前記側面との間において前記長さ方向Ｌに延在する４つの第２の稜線部と、
前記主面と前記端面との間において前記幅方向Ｗに延在する４つの第３の稜線部と、を有し、
前記第１の稜線部の曲率半径は１０～２５μｍであり、
前記第２の稜線部の曲率半径は１０～２５μｍであり、
前記第３の稜線部の曲率半径は１０～２５μｍである、請求項１または４に記載の積層セラミックコンデンサ。
前記端面と前記側面との間において前記積層方向Ｔに延在する４つの第１の稜線部と、
前記主面と前記側面との間において前記長さ方向Ｌに延在する４つの第２の稜線部と、
前記主面と前記端面との間において前記幅方向Ｗに延在する４つの第３の稜線部と、を有し、
前記第１の稜線部の曲率半径は１０～２５μｍであり、
前記第２の稜線部の曲率半径は１０～２５μｍであり、
前記第３の稜線部の曲率半径は１０～２５μｍである、請求項１または４に記載の積層セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、積層セラミックコンデンサに関する。
【背景技術】
【0002】
従来、ＣａＺｒＯ３（ジルコン酸カルシウム）を主成分とする誘電体セラミック層と、Ｃｕ等の卑金属を含む内部電極とを備えた積層セラミックコンデンサが知られている（例えば特許文献１等）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１９－１５３７７８号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
近年、信号の伝送速度が上昇するにともなって、交流回路に実装される積層セラミックコンデンサにも例えば数百ＭＨｚ～数ＧＨｚ程度といった高周波対応が求められてきている。しかしながら従来の積層セラミックコンデンサでは、高周波数領域における信号伝送を行うとＥＳＬ（等価直列インダクタンス）が高くなるという特性があった。
【0005】
そこで本発明は、高周波数領域においてもＥＳＬが高くなることが抑えられて高周波数化に対応可能な積層セラミックコンデンサを提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明に係る積層セラミックコンデンサは、積層方向Ｔに積層される複数の誘電体セラミック層を含むとともに、前記積層方向Ｔにおいて相対する一対の主面としての第１の主面及び第２の主面と、前記積層方向Ｔに直交する幅方向Ｗにおいて相対する一対の側面としての第１の側面及び第２の側面と、前記積層方向Ｔ及び前記幅方向Ｗに直交する長さ方向Ｌにおいて相対する一対の端面としての第１の端面及び第２の端面と、を有する略直方体形状の積層体と、一対の外部電極と、を備え、前記誘電体セラミック層は、Ｃａ、Ｚｒ、Ｔｉのうちの少なくともいずれか１つを含み、前記一対の外部電極は、前記第１の側面に配置される第１の外部電極と、前記第２の側面に配置される第２の外部電極と、を含み、前記長さ方向Ｌは、前記積層方向Ｔ及び前記幅方向Ｗよりも長い寸法を有する。
【発明の効果】
【0007】
本発明によれば、高周波数領域においてもＥＳＬが高くなることが抑えられて高周波数化に対応可能な積層セラミックコンデンサを提供することができる。
【図面の簡単な説明】
【0008】
【図1】第１実施形態に係る積層セラミックコンデンサの外観斜視図である。
【図5】第１実施形態の積層セラミックコンデンサを基板に実装する構造の一例を示す一部断面図である。
【図6】第２実施形態に係る積層セラミックコンデンサのＷＴ断面図である。
【図7】第３実施形態に係る積層セラミックコンデンサのＷＴ断面図である。
【図8】第４実施形態に係る積層セラミックコンデンサのＷＴ断面図である。
【発明を実施するための形態】
【0009】
以下、図面を参照しながら実施形態について説明する。
（第１実施形態）
図１は、第１実施形態に係る積層セラミックコンデンサ１０の概略斜視図である。図２は、図１に示すII－II線に沿った断面図である。図３は、図１に示すIII－III線に沿った断面図である。図４は、図２に示すIV－IV線に沿った断面図である。
（第１実施形態）
図１は、第１実施形態に係る積層セラミックコンデンサ１０の概略斜視図である。図２は、図１に示すII－II線に沿った断面図である。図３は、図１に示すIII－III線に沿った断面図である。図４は、図２に示すIV－IV線に沿った断面図である。
【0010】
図１に示すように、第１実施形態の積層セラミックコンデンサ１０は、全体として略直方体形状を有している。この積層セラミックコンデンサ１０は、略直方体形状を有する積層体１１と、一対の外部電極２０と、を備えている。
【0011】
図１ないし図３において、矢印Ｔは、積層セラミックコンデンサ１０及び積層体１１の積層方向を示している。図１、図２及び図４において、矢印Ｌは、積層セラミックコンデンサ１０及び積層体１１の、積層方向Ｔに直交する長さ方向を示している。図１、図３及び図４において、矢印Ｗは、積層セラミックコンデンサ１０及び積層体１１の、積層方向Ｔ及び長さ方向Ｌに直交する幅方向を示している。第１実施形態の積層セラミックコンデンサ１０は、長さ方向Ｌが最も長く、幅方向Ｗが積層方向Ｔよりも長い。
図２はＬＴ断面を示し、図３はＷＴ断面を示し、図４はＬＷ断面を示している。
図２はＬＴ断面を示し、図３はＷＴ断面を示し、図４はＬＷ断面を示している。
【0012】
積層体１１は、積層方向Ｔにおいて相対する一対の主面１２としての第１の主面１２ａ及び第２の主面１２ｂと、積層方向Ｔに直交する幅方向Ｗにおいて相対する一対の側面１３としての第１の側面１３ａ及び第２の側面１３ｂと、積層方向Ｔ及び幅方向Ｗに直交する長さ方向Ｌにおいて相対する一対の端面１４としての第１の端面１４ａ及び第２の端面１４ｂと、を有する。
【0013】
図１及び図３に示すように、一対の外部電極２０は、積層体１１の幅方向Ｗの両端部の外表面を覆うように互いに離間して設けられている。一対の外部電極２０のそれぞれは、導電膜により形成されている。一対の外部電極２０は、第１の側面１３ａに配置される第１の外部電極２０ａと、第２の側面１３ｂに配置される第２の外部電極２０ｂと、を含む。
【0014】
図３及び図４に示すように、外部電極２０は、側面１３を覆う部分２１と、側面１３を覆う部分２１から主面１２及び端面１４に回り込んでこれら主面１２及び端面１４を覆う部分２２と、を含む。以下では、側面１３を覆う部分２１を側面被覆部２１といい、主面１２及び端面１４を覆う部分２２を端面被覆部２２という場合がある。
【0015】
第１の外部電極２０ａ及び第２の外部電極２０ｂのそれぞれは、例えば、焼結金属層とめっき層との積層膜により構成される。焼結金属層は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等のペーストを焼き付けることで形成される。めっき層は、例えば、Ｎｉめっき層とこれを覆うＳｎめっき層とにより構成される。めっき層は、これに代えてＣｕめっき層やＡｕめっき層であってもよい。また、第１の外部電極２０ａ及び第２の外部電極２０ｂのそれぞれは、めっき層のみによって形成されていてもよく、さらには、導電性樹脂ペーストを利用してもよい。
【0016】
【0017】
図２及び図３に示すように、誘電体セラミック層１５は、内部電極層１６の間に挟まれた複数の第１の誘電体セラミック層１５ａと、積層方向Ｔの両端に配置され、第１の誘電体セラミック層１５ａよりも厚みの大きい一対の第２の誘電体セラミック層１５ｂと、長さ方向Ｌの両端に配置され、内部電極層１６を長さ方向Ｌに挟む一対の第３の誘電体セラミック層１５ｃと、を有する。図２において破線Ｇは、第３の誘電体セラミック層１５ｃと、第１の誘電体セラミック層１５ａまたは第２の誘電体セラミック層１５ｂとの仮想的な境界を示している。
【0018】
第１実施形態の誘電体セラミック層１５は、Ｃａ、Ｚｒ、Ｔｉのうちの少なくともいずれか１つを含むセラミック材料を主成分とする。具体的には、例えば、Ｃａ及びＺｒを含む一般式ＡＢＯ３で表されるペロブスカイト構造を有するセラミック材料を主成分とする。そのようなペロブスカイト構造を有するセラミック材料としては、例えば、ＣａＺｒＯ３（ジルコン酸カルシウム）やＴｉＯ２（酸化チタン）が挙げられるが、これらに限定されない。また、誘電体セラミック層１５を形成するセラミック材料の主成分としては、Ｃａ、Ｚｒ、Ｔｉの全てを含んでもよい。また、ＣａＺｒＯ３において、ＺｒＯ３またはＺｒの一部をＴｉで置換したＣａ（Ｚｒ０．９Ｔｉ０．１）Ｏ３等を用いてもよい。
【0019】
また、誘電体セラミック層１５を形成するセラミック材料としては、（Ｃａ１－ｘ－ｙ、Ｓｒｘ、Ｂａｙ）ｍ（Ｚｒ１－ｚ－α、Ｔｉｚ、Ｈｆα）Ｏ３（但し、ｘは０以上１以下、ｙは０以上０．４以下、ｍは１．０以上１．１以下、ｚは０以上０．２以下、及びαは０以上０．３以下）等を用いてもよい。
【0020】
誘電体セラミック層１５を形成するセラミック材料には、目的に応じて添加物が添加される。そのような添加物としては、例えば、Ｍｎ、Ｍｇ、Ｄｙ、Ｃｒ、あるいは、Ｖ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｙ等の希土類元素の酸化物、あるいは、Ｃｏ、Ｎｉ、Ｌｉ、Ｂ、Ｎａ、Ｋ及びＳｉの酸化物、あるいは、ガラス等が挙げられる。
【0021】
内部電極層１６は、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、ＡｇとＰｄの合金、及びＡｕ等の金属を含有する導電薄膜である。積層セラミックコンデンサ１０の周波数特性を良好なものにするために、内部電極層１６として、Ｃｕを用いることが好ましい。内部電極層１６は、さらに誘電体セラミック層１５に含まれるセラミックと同一組成系の誘電体粒子を含んでいてもよい。
【0022】
図２及び図３に示すように、第１実施形態の積層体１１は、積層方向Ｔに等間隔に配置された３つの内部電極層１６を有する。積層体１１は、３つの内部電極層１６のそれぞれが第１の誘電体セラミック層１５ａを介して対向している内層部１１Ａと、内層部１１Ａを積層方向Ｔに挟むように配設された一対の外層部１１Ｂと、を有する。内層部１１Ａにおいては、３つの内部電極層１６が第１の誘電体セラミック層１５ａを介して交互に積層されている。
【0023】
図３に示すように、３つの内部電極層１６は、１つの第１の内部電極層１６ａと、２つの第２の内部電極層１６ｂと、を含む。１つの第１の内部電極層１６ａは、積層方向Ｔの中央部に配置されている。第１の内部電極層１６ａは、積層体１１の側面１３のうちの第１の側面１３ａに引き出され、第１の外部電極２０ａに電気的に接続されている。２つの第２の内部電極層１６ｂのそれぞれは、積層方向Ｔにおいて第１の内部電極層１６ａの両側に配置されている。各第２の内部電極層１６ｂは、第２の側面１３ｂに引き出され、第２の外部電極２０ｂに電気的に接続されている。すなわち内層部１１Ａにおいては、第１の外部電極２０ａに接続される１つの第１の内部電極層１６ａと、第２の外部電極２０ｂに接続される２つの第２の内部電極層１６ｂとが、第１の誘電体セラミック層１５ａを介して積層方向Ｔに交互に積層されている。これにより、第１の外部電極２０ａと第２の外部電極２０ｂとの間は、２つのコンデンサ要素が電気的に並列に接続された構造となっている。
【0024】
図４に示すように、積層体１１は、端面１４と側面１３との間において積層方向Ｔ（図４の紙面表裏方向）に延在する４つの第１の稜線部１７ａを有する。図３に示すように、積層体１１は、主面１２と側面１３との間において長さ方向Ｌ（図３の紙面表裏方向）に延在する４つの第２の稜線部１７ｂを有する。図２に示すように、積層体１１は、主面１２と端面１４との間において幅方向Ｗ（図２の紙面表裏方向）に延在する４つの第３の稜線部１７ｃを有する。
【0025】
第１実施形態の積層セラミックコンデンサ１０は、例えば、誘電体セラミック層１５となるセラミックグリーンシート等のセラミック材料及び内部電極層１６となる導電ペースト等の導電材料が積層されて積層体１１が形成される。そして、積層体１１が焼成され、この後、外部電極２０が焼き付けやめっき等により形成されて、積層セラミックコンデンサ１０が製造される。なお、外部電極２０の形成は、めっきを除いて、その一部あるいは全てが積層体１１の焼成と同時に焼き付けされて形成されてもよい。
【0026】
図２及び図３に示すように、内層部１１Ａの２つの誘電体セラミック層１５、すなわち内部電極層１６に積層方向Ｔで挟まれる２つの第１の誘電体セラミック層１５ａのそれぞれの積層方向Ｔの厚みＥＴは、２μｍ以上４０μｍ以下であることが好ましい。
【0027】
第１の内部電極層１６ａ及び第２の内部電極層１６ｂのそれぞれの厚みは、ともに０．５μｍ以上２．５μｍ以下であることが好ましい。
【0028】
図２及び図３に示すように、主面１２と、主面１２に積層方向Ｔで最も近い内部電極層１６との間、すなわち、第１の主面１２ａと第１の主面１２ａ側の第２の内部電極層１６ｂとの間、及び第２の主面１２ｂと第２の主面１２ｂ側の第２の内部電極層１６ｂとの間の、積層方向Ｔの距離ＤＴは、それぞれ１０μｍ以上３００μｍ以下であることが好ましい。
【0029】
図２及び図４に示すように、端面１４と、内部電極層１６との間、すなわち、第１の端面１４ａと第１の内部電極層１６ａ及び第２の内部電極層１６ｂとの間、ならびに第２の端面１４ｂと第１の内部電極層１６ａ及び第２の内部電極層１６ｂとの間の、長さ方向Ｌの距離ＤＬは、それぞれ５μｍ以上１００μｍ以下であることが好ましく、５μｍ以上４０μｍ以下であればより好ましい。
【0030】
図４に示す各第１の稜線部１７ａの曲率半径は、１０～２５μｍが好ましい。図３に示す各第２の稜線部１７ｂの曲率半径は、１０～２５μｍが好ましい。図２に示す各第３の稜線部１７ｃの曲率半径は、１０～２５μｍが好ましい。
【0031】
図５は、第１実施形態の積層セラミックコンデンサ１０を基板３０に実装した状態の一例を示している。積層セラミックコンデンサ１０は、一対の外部電極２０のそれぞれが、基板３０上にＸ方向に離間して配置された一対のランド３１に半田付けされている。基板３０の表面３０ａは、所定の実装領域を残してソルダーレジストによる絶縁膜３２で被覆されている。基板３０の表面３０ａには、配線３３が形成されている。配線３３は離間部３４を間に挟んで不連続の状態となっており、離間部３４の両側に、配線３３が絶縁膜３２で被覆されない部分である一対のランド３１が露出している。一対のランド３１は、Ｘ方向に互いに離間して基板３０の表面３０ａに配置されている。
【0032】
積層セラミックコンデンサ１０は、幅方向ＷがＸ方向にほぼ平行で、積層方向Ｔが基板３０の表面３０ａに直交する上下方向Ｚにほぼ沿っている。これにより、積層体１１の主面１２のうちの第２の主面１２ｂが、基板３０の表面３０ａにほぼ平行に対向している。積層セラミックコンデンサ１０は、一方の外部電極２０（第１の外部電極２０ａ）が一方のランド３１に半田３５を介して接続され、他方の外部電極２０（第２の外部電極２０ｂ）が他方のランド３１に半田３５を介して接続されている。
【0033】
以上説明した第１実施形態に係る積層セラミックコンデンサ１０は、積層方向Ｔに積層される複数の誘電体セラミック層１５を含むとともに、積層方向Ｔにおいて相対する一対の主面１２としての第１の主面１２ａ及び第２の主面１２ｂと、積層方向Ｔに直交する幅方向Ｗにおいて相対する一対の側面１３としての第１の側面１３ａ及び第２の側面１３ｂと、積層方向Ｔ及び幅方向Ｗに直交する長さ方向Ｌにおいて相対する一対の端面１４としての第１の端面１４ａ及び第２の端面１４ｂと、を有する略直方体形状の積層体１１と、一対の外部電極２０と、を備え、誘電体セラミック層１５は、Ｃａ、Ｚｒ、Ｔｉのうちの少なくともいずれか１つを含み、一対の外部電極２０は、第１の側面１３ａに配置される第１の外部電極２０ａと、第２の側面１３ｂに配置される第２の外部電極２０ｂと、を含み、長さ方向Ｌは、積層方向Ｔ及び幅方向Ｗよりも長い寸法を有する。
【0034】
これにより、長さ方向Ｌが幅方向Ｗよりも長いので内部電極層の幅方向長さが短くなり、内部電極層の両側の一対の外部電極の間の距離が短くなる。その結果、内部電極層１６を流れる電流の経路が短くなるため、低容量化の実現及びＥＳＬの抑制を図ることができ、その結果、高周波信号に対応可能となる。
【0035】
第１実施形態に係る積層セラミックコンデンサ１０において、積層体１１は、複数の内部電極層１６を有し、複数の内部電極層１６は、第１の側面１３ａに引き出されて第１の外部電極２０ａに接続される第１の内部電極層１６ａと、第２の側面１３ｂに引き出されて第２の外部電極２０ｂに接続される第２の内部電極層１６ｂと、を含むことが好ましい。
【0036】
これにより、積層体１１の第１の側面１３ａ及び第２の側面１３ｂのそれぞれに接続される内部電極層１６を的確に配置して高周波数化に対向可能な積層セラミックコンデンサを構成することができる。
【0037】
第１実施形態に係る積層セラミックコンデンサ１０において、誘電体セラミック層１５の厚みは、２μｍ以上４０μｍ以下であることが好ましい。
【0038】
誘電体セラミック層１５の厚みが２μｍ以上４０μｍ以下と比較的大きいため、第１実施形態に係る積層セラミックコンデンサ１０の低容量化が実現される。よって第１実施形態に係る積層セラミックコンデンサ１０は、高周波数領域においてもＥＳＬが高くなることが抑えられ、低容量なコンデンサが要求される高周波回路に対して一層対応可能となる。
【0039】
第１実施形態に係る積層セラミックコンデンサ１０において、内部電極層１６の厚みは、０．５μｍ以上２．５μｍ以下であることが好ましい。
【0040】
内部電極層１６の厚みが０．５μｍ以上２．５μｍ以下と比較的大きいため、ＥＳＲを低減することができる。
【0041】
第１実施形態に係る積層セラミックコンデンサ１０においては、積層体１１の主面１２と、この主面１２に積層方向Ｔで最も近い内部電極層１６との間の積層方向Ｔの距離ＤＴは、１０μｍ以上３００μｍ以下であることが好ましい。
【0042】
これにより、内部電極層の積層方向外側の誘電体セラミック層の厚みが比較的大きくなるため低容量化が実現され、高周波数領域においてもＥＳＬが高くなることが抑えられ、高周波数化に対応可能となる。
【0043】
第１実施形態に係る積層セラミックコンデンサ１０においては、積層体１１の端面１４と、内部電極層１６との間の長さ方向Ｌの距離ＤＬは、５μｍ以上１００μｍ以下であることが好ましく、５μｍ以上４０μｍ以下であればより好ましい。
【0044】
これにより、内部電極層１６の長さ方向Ｌの大きさを適切に調整してＥＳＬ及びＥＳＲを低減できるとともに、高周波数化に対応可能となる。また、端面１４を誘電体セラミック層１５により保護できるとともに、内部電極層１６の長さ方向Ｌの寸法を調整して最大化することができ、これにより、低容量化の実現及びＥＳＬの抑制、ならびに高周波信号に対応可能となる。
【0045】
第１実施形態に係る積層セラミックコンデンサ１０において、積層体１１は、端面１４と側面１３との間において積層方向Ｔに延在する４つの第１の稜線部１７ａと、主面１２と側面１３との間において長さ方向Ｌに延在する４つの第２の稜線部１７ｂと、主面１２と端面１４との間において幅方向Ｗに延在する４つの第３の稜線部１７ｃと、を有し、第１の稜線部１７ａの曲率半径は１０～２５μｍであり、第２の稜線部１７ｂの曲率半径は１０～２５μｍであり、第３の稜線部１７ｃの曲率半径は１０～２５μｍであることが好ましい。
【0046】
図５に示したように、基板３０上に積層セラミックコンデンサ１０を半田付けにより実装する際、半田３５から一対の外部電極２０に作用する張力のバランスが崩れ、一方の外部電極２０がランド３１から離れて積層セラミックコンデンサ１０が起立するいわゆるツームストン現象が生じる場合がある。しかし、第１実施形態の積層セラミックコンデンサ１０によれば、上記のような各稜線部の曲率半径を有することにより、ツームストン現象の発生を抑えることができる。また、各稜線部が適宜に面取りされた状態となり、欠けが生じにくい。
【0047】
次に、図６～図８により、上記第１実施形態の一部を変更した第２実施形態、第３実施形態及び第４実施形態を説明する。これら実施形態は、内部電極層１６の形態が第１実施形態と異なっており、他の構成は同じである。したがって、第１実施形態と共通の構成要素には同一の符号を付して説明を省略し、相違点を中心に説明する。
なお、図６～図８においては、上記第１実施形態と同様に、矢印Ｗは幅方向を示し、矢印Ｔは積層方向を示している。
なお、図６～図８においては、上記第１実施形態と同様に、矢印Ｗは幅方向を示し、矢印Ｔは積層方向を示している。
【0048】
（第２実施形態）
図６は、第２実施形態に係る積層セラミックコンデンサ１０のＷＴ断面を示している。この積層セラミックコンデンサ１０は、第１の外部電極２０ａに接続される第１の内部電極層１６ａと、第２の外部電極２０ｂに接続される第２の内部電極層１６ｂとを、１つずつ有する。これら第１の内部電極層１６ａ及び第２の内部電極層１６ｂは、いずれもその幅が、積層体１１の幅の半分の長さより短く、長さ方向Ｌ及び幅方向Ｗに沿った略同一の面内（ＬＷ断面内）に並列して配置されている。長さ方向Ｌは、図６において紙面表裏方向である。第１の内部電極層１６ａ及び第２の内部電極層１６ｂは、積層方向Ｔのほぼ中央部に配置され、両者の間には幅方向に間隔が空いている。
図６は、第２実施形態に係る積層セラミックコンデンサ１０のＷＴ断面を示している。この積層セラミックコンデンサ１０は、第１の外部電極２０ａに接続される第１の内部電極層１６ａと、第２の外部電極２０ｂに接続される第２の内部電極層１６ｂとを、１つずつ有する。これら第１の内部電極層１６ａ及び第２の内部電極層１６ｂは、いずれもその幅が、積層体１１の幅の半分の長さより短く、長さ方向Ｌ及び幅方向Ｗに沿った略同一の面内（ＬＷ断面内）に並列して配置されている。長さ方向Ｌは、図６において紙面表裏方向である。第１の内部電極層１６ａ及び第２の内部電極層１６ｂは、積層方向Ｔのほぼ中央部に配置され、両者の間には幅方向に間隔が空いている。
【0049】
第２実施形態に係る積層セラミックコンデンサ１０においては、第１の内部電極層１６ａと、第２の内部電極層１６ｂとは、長さ方向Ｌ及び幅方向Ｗに沿った略同一の面内に並列して配置されている。
【0050】
これにより、内部電極層１６が積層方向Ｔに重畳しないため、第２実施形態に係る積層セラミックコンデンサ１０の低容量化が実現される。よって、第２実施形態に係る積層セラミックコンデンサ１０は、低容量なコンデンサが要求される高周波回路に対して一層対応可能となる。
【0051】
（第３実施形態）
図７は、第３実施形態に係る積層セラミックコンデンサ１０のＷＴ断面を示している。この積層セラミックコンデンサ１０は、第２実施形態と同様の第１の内部電極層１６ａ及び第２の内部電極層１６ｂのそれぞれを、３つずつ備える。すなわち第３実施形態の内部電極層１６は、３つの第１の内部電極層１６ａが積層方向Ｔに積層された第１の内部電極層群１６Ｆ１と、３つの第２の内部電極層１６ｂが積層方向Ｔに積層された第２の内部電極層群Ｆ２と、含んでいる。
図７は、第３実施形態に係る積層セラミックコンデンサ１０のＷＴ断面を示している。この積層セラミックコンデンサ１０は、第２実施形態と同様の第１の内部電極層１６ａ及び第２の内部電極層１６ｂのそれぞれを、３つずつ備える。すなわち第３実施形態の内部電極層１６は、３つの第１の内部電極層１６ａが積層方向Ｔに積層された第１の内部電極層群１６Ｆ１と、３つの第２の内部電極層１６ｂが積層方向Ｔに積層された第２の内部電極層群Ｆ２と、含んでいる。
【0052】
第１の内部電極層群１６Ｆ１の３つの第１内部電極層１６ａ及び第２の内部電極層群Ｆ２の３つの内部電極層１６ｂのそれぞれは、積層方向Ｔに等間隔をあけて配置されている。上・中・下の３層に配置された幅方向Ｗに隣接する各一対の第１内部電極層１６ａ及び第２の内部電極層１６ｂは、長さ方向Ｌ及び幅方向Ｗに沿った略同一の面内（ＬＷ断面内）に並列して配置されている。
【0053】
なお、第１の内部電極層群１６Ｆ１が備える第１内部電極層１６ａの数、及び第２の内部電極層群Ｆ２が備える第２の内部電極層１６ｂの数は、同数であれば３つに限定されず、例えば、１以上５０以下程度の数であればよい。
【0054】
第３実施形態に係る積層セラミックコンデンサ１０においては、複数の内部電極層１６は、複数の第１の内部電極層１６ａが積層方向Ｔに積層された第１の内部電極層群１６Ｆ１と、複数の第２の内部電極層１６ｂが積層方向Ｔに積層された第２の内部電極層群Ｆ２と、を含んでいる。
【0055】
これにより、積層される内部電極層１６によって所要の静電容量が確保されるとともに、ＥＳＲの低減を図ることができる。
【0056】
（第４実施形態）
図８は、第４実施形態に係る積層セラミックコンデンサ１０のＷＴ断面を示している。この積層セラミックコンデンサ１０においては、上記第３実施形態と同様に積層方向Ｔに３層の第１の内部電極層１６ａ及び第２の内部電極層１６ｂを有するが、中層の第１の内部電極層１６ａ及び第２の内部電極層１６ｂはいずれも幅方向の長さが、上層及び下層のそれらよりも短い。そして、幅が短い中層の第１の内部電極層１６ａと第２の内部電極層１６ｂとの間に、１つの第３の内部電極層１６ｃが配置されている。すなわち中層には、第１の内部電極層１６ａ、第２の内部電極層１６ｂ及び第３の内部電極層１６ｃが略同一のＬＷ断面内に並列している。第３の内部電極層１６ｃは、幅方向Ｗのほぼ中央部に配置されており、第３の内部電極層１６ｃと、第１の内部電極層１６ａ及び第２の内部電極層１６ｂとの間には、幅方向に間隔が空いている。第３の内部電極層１６ｃは、第１の外部電極２０ａ及び前記第２の外部電極２０ｂのいずれにも接続されていない。
図８は、第４実施形態に係る積層セラミックコンデンサ１０のＷＴ断面を示している。この積層セラミックコンデンサ１０においては、上記第３実施形態と同様に積層方向Ｔに３層の第１の内部電極層１６ａ及び第２の内部電極層１６ｂを有するが、中層の第１の内部電極層１６ａ及び第２の内部電極層１６ｂはいずれも幅方向の長さが、上層及び下層のそれらよりも短い。そして、幅が短い中層の第１の内部電極層１６ａと第２の内部電極層１６ｂとの間に、１つの第３の内部電極層１６ｃが配置されている。すなわち中層には、第１の内部電極層１６ａ、第２の内部電極層１６ｂ及び第３の内部電極層１６ｃが略同一のＬＷ断面内に並列している。第３の内部電極層１６ｃは、幅方向Ｗのほぼ中央部に配置されており、第３の内部電極層１６ｃと、第１の内部電極層１６ａ及び第２の内部電極層１６ｂとの間には、幅方向に間隔が空いている。第３の内部電極層１６ｃは、第１の外部電極２０ａ及び前記第２の外部電極２０ｂのいずれにも接続されていない。
【0057】
なお、外部電極２０に接続されず、幅方向において第１内部電極層１６ａと第２の内部電極層１６ｂとの間に配置される第３の内部電極層１６ｃの数は１つに限定されず、１以上５０以下程度の複数あってもよい。
【0058】
第４実施形態に係る積層セラミックコンデンサ１０においては、複数の内部電極層１６は、幅方向Ｗにおける第１の内部電極層１６ａと第２の内部電極層１６ｂとの間において、第１の内部電極層１６ａ及び第２の内部電極層１６ｂと略同一の面内に並列して配置され、第１の外部電極２０ａ及び第２の外部電極２０ｂのいずれにも接続されない少なくとも１つの第３の内部電極層１６ｃを有している。
【0059】
これにより、第３の内部電極層１６ｃを介して複数のコンデンサ要素を直列接続することができるため、第４実施形態に係る積層セラミックコンデンサ１０の低容量化が実現される。よって、第４実施形態に係る積層セラミックコンデンサ１０は、低容量化が進み、低容量なコンデンサが要求される高周波回路信号に対して一層対応可能となる。
【0060】
以下に、実施形態に係る積層セラミックコンデンサ１０の寸法例を提示するが、これら寸法に限定はされない。
積層セラミックコンデンサ１０の全体的な概略寸法は、例えば、幅方向Ｗが０．３ｍｍ以上０．６ｍｍ以下、長さ方向Ｌが０．６ｍｍ以上１ｍｍ以下、積層方向Ｔが０．２ｍｍ以上０．９ｍｍ以下であるが、これらに限定されない。
積層セラミックコンデンサ１０の全体的な概略寸法は、例えば、幅方向Ｗが０．３ｍｍ以上０．６ｍｍ以下、長さ方向Ｌが０．６ｍｍ以上１ｍｍ以下、積層方向Ｔが０．２ｍｍ以上０．９ｍｍ以下であるが、これらに限定されない。
【0061】
表１に、さらに具体的なサンプル１～１２の寸法を示す。表１において、「コンデンサ寸法」は外部電極２０を含めた積層セラミックコンデンサとしての外形寸法、「積層体寸法」は外部電極２０を除く積層体１１の外形寸法、外部電極の厚みにおいて「側面」は側面被覆部２１の厚み、「端面」は端面被覆部２２の厚み、「ＤＬ」は端面１４と内部電極層１６との間の長さ方向Ｌの距離、「内部電極層の長さ」は内部電極層１６の長さ方向Ｌの寸法である。サンプル１～１２の誘電体セラミック層１５の材料は、ＣａＺｒＯ３（ジルコン酸カルシウム）である。なお、寸法公差として、±１０％を含む。
【0062】
【表1】
【0063】
以上、実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、より低容量のコンデンサを目的とした場合、積層体１１においては内部電極層１６を省略し、誘電体セラミック層１５を介して一対の外部電極２０間をコンデンサの構造としてもよい。その場合、積層体１１は、積層方向Ｔに積層された複数の誘電体セラミック層１５を備えており、それら複数の誘電体セラミック層１５は積層方向Ｔにおいて互いに直接接している。
例えば、より低容量のコンデンサを目的とした場合、積層体１１においては内部電極層１６を省略し、誘電体セラミック層１５を介して一対の外部電極２０間をコンデンサの構造としてもよい。その場合、積層体１１は、積層方向Ｔに積層された複数の誘電体セラミック層１５を備えており、それら複数の誘電体セラミック層１５は積層方向Ｔにおいて互いに直接接している。
【符号の説明】
【0064】
１０ 積層セラミックコンデンサ
１１ 積層体
１２ 一対の主面
１２ａ 第１の主面
１２ｂ 第２の主面
１３ 側面
１３ａ 第１の側面
１３ｂ 第２の側面
１４ 端面
１４ａ 第１の端面
１４ｂ 第２の端面
１５ 誘電体セラミック層
１６ 内部電極層
１６ａ 第１の内部電極層
１６ｂ 第２の内部電極層
１６ｃ 第３の内部電極層
１６Ｆ１ 第１の内部電極層群
１６Ｆ２ 第２の内部電極層群
１７ａ 第１の稜線部
１７ｂ 第２の稜線部
１７ｃ 第３の稜線部
２０ 外部電極
２０ａ 第１の外部電極
２０ｂ 第２の外部電極
Ｌ 長さ方向
Ｗ 幅方向
Ｔ 積層方向
１１ 積層体
１２ 一対の主面
１２ａ 第１の主面
１２ｂ 第２の主面
１３ 側面
１３ａ 第１の側面
１３ｂ 第２の側面
１４ 端面
１４ａ 第１の端面
１４ｂ 第２の端面
１５ 誘電体セラミック層
１６ 内部電極層
１６ａ 第１の内部電極層
１６ｂ 第２の内部電極層
１６ｃ 第３の内部電極層
１６Ｆ１ 第１の内部電極層群
１６Ｆ２ 第２の内部電極層群
１７ａ 第１の稜線部
１７ｂ 第２の稜線部
１７ｃ 第３の稜線部
２０ 外部電極
２０ａ 第１の外部電極
２０ｂ 第２の外部電極
Ｌ 長さ方向
Ｗ 幅方向
Ｔ 積層方向
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】