特開2024-177672IP Force 特許公報全文掲載

ホーム > 特許ランキング > 富士電機株式会社 > 特開2024-177672

技術分野

この発明は、半導体装置

要約特許出願時に添付された[要約書]

【課題】コンタクト抵抗を低下させることができる半導体装置を提供すること。
【解決手段】つなぎ領域４３における半導体基板１０のおもて面上に、ゲートランナー３４およびゲートパッドが設けられている。ゲート電極９を埋め込んだ一部の第１トレンチ７は、活性領域４１から第１方向Ｘに延びて、深さ方向Ｚにゲートランナー３４の凸部３４ａのランナー接続領域５１に対向し接続されている。ゲートランナー３４の凸部３４ａは第１方向Ｘにおいてランナー接続領域５１から見て当該第１トレンチ７とは反対側に凹部３４ｂを有し、当該凹部３４ｂにおいて層間絶縁膜１１にコンタクトホール１１ｂが設けられている。コンタクトホール１１ｂ内において半導体基板１０のおもて面に、ＰｉＮダイオードを形成するｐ+型コンタクト領域６が露出する。コンタクトホール１１ｂに、ＳＢＤを構成する導電層２２が埋め込まれている。
【選択図】図３

発明が解決しようとする課題[発明の詳細な説明]から抜粋

しかしながら、上述した従来の炭化珪素半導体装置では、第１トレンチ２０７の内部に埋め込むように堆積したポリシリコンをエッチバックし、当該ポリシリコンを第１トレンチ２０７の内部にのみ残すことでゲート電極２０９を形成する場合、次の問題が生じる。図１５，１６は、従来の炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。図１５には、活性領域２４１、エッジ終端領域２４２、つなぎ領域２４３およびゲートパッド領域２４４のレイアウトを示す。図１６には、トレンチ側壁ＳＢＤ２２０およびＰｉＮダイオード２３０（図１６にはそれぞれ「ＳＢＤ」および「ＰｉＮ」と図示）の形成領域のレイアウトを示す。

課題を解決するための手段[発明の詳細な説明]から抜粋

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。すなわち、炭化珪素からなる半導体基板を備える半導体装置であって、前記半導体基板のおもて面上に設けられたソースパッドと、前記ソースパッドと電気的に接続された導電層と、前記半導体基板のおもて面上に設けられるゲートランナーと、内部に前記ゲートランナーと接続された導電部を有する第１トレンチと、前記第１ト・・・　続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本発明にかかる半導体装置によれば、コンタクト抵抗を低下させることができるという効果を奏する。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 実施の形態１にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。
【図2】 実施の形態１にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。
【図3】 図１，２の矩形枠Ａで囲む領域を拡大して示す平面図である。
【図4】 図１のつなぎ領域を拡大して示す平面図である。
【図5】 図３の切断線Ｂ１－Ｂ２における断面構造を示す断面図である。
【図6】 実施の形態２にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。
【図7】 図６の切断線Ｄ１－Ｄ２における断面構造を示す断面図である。
【図8】 実施の形態３にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。
【図9】 図８の切断線Ｅ１－Ｅ２における断面構造を示す断面図である。
【図10】 実施の形態４にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。
【図11】 図１０の切断線Ｆ１－Ｆ２における断面構造を示す断面図である。
【図12】 実施の形態５にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。
【図13】 図１２のつなぎ領域を拡大して示す平面図である。
【図14】 従来の炭化珪素半導体装置の構造を示す断面図である。
【図15】 従来の炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。
【図16】 従来の炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。
【図17】 図１５，１６の矩形枠ＡＡで囲む領域を拡大して示す平面図である。
【図18】 図１５のつなぎ領域を拡大して示す平面図である。
【図19】 図１７の切断線ＢＢ１－ＢＢ３における断面構造を示す断面図である。
【図20】 同一の半導体基板に配置されたＰｉＮダイオードおよびユニポーラ素子間の距離とバイポーラ電流との関係を示す特性図である。
【図21】 図２０の検証に用いた試料の断面構造を示す断面図である。

選択図 図3出願人が指定した本件の代表的な図

１ ｎ+型ドレイン領域 ２ ｎ-型ドリフト領域 ３ ｎ型電流拡散領域 ４ ｐ型ベース領域 ５ ｎ+型ソース領域 ６ ｐ+型コンタクト領域 ７，７ａ ＭＳＯＦＥＴのゲートトレンチ（第１トレンチ） ７ｂ 連結トレンチ ８ ゲート絶縁膜 ９ ゲート電極 １０ 半導体基板 １１ 層間絶縁膜 １１ａ，１１ｂ，１１ｂ’ ソースコンタクトホール １２ ソース電極 １３ バリアメタル １４ ソースパッド １５ ドレイン電極 １６，３１，３２ ｐ+型領域 ２０ トレンチ側壁ＳＢＤ ２０’ 平面ＳＢＤ ２１，２１ａ，２１ｂ トレンチ側壁ＳＢＤのトレンチ（第２トレンチ） ２２ 導電層 ２３ ｎ型領域 ３０ ＰｉＮダイオード ３３ フィールド酸化膜 ３４ ゲートランナー ３４ａ，３４ａ’ ゲートランナーの凸部 ３４ｂ ゲートランナーの凸部の凹部 ３４ｃ ゲートランナーの凸部の角部 ３５ ゲートパッド ４０，５０，６０，７０，８０ 炭化珪素半導体装置 ４１ 活性領域 ４１ａ 活性領域の凹部 ４２ エッジ終端領域 ４３ つなぎ領域 ４３ａ つなぎ領域の凸部 ４４ ゲートパッド領域 ５２ つなぎ領域の凸部に近い位置 ６１ ｎ-型炭化珪素層 ６２ ｐ型炭化珪素層 Ｘ 半導体基板のおもて面に平行な方向（第１方向） Ｙ 半導体基板のおもて面に平行な方向で、第１方向と直交する方向（第２方向） Ｚ 深さ方向 ｗ１，ｗ２ ソースコンタクトホールの幅

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.