知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024177894
(43)【公開日】2024-12-24
(54)【発明の名称】素子チップの製造方法および接合体の製造方法
(51)【国際特許分類】
H01L 21/301 20060101AFI20241217BHJP
H01L 21/3065 20060101ALI20241217BHJP
H01L 21/60 20060101ALI20241217BHJP
B23K 26/364 20140101ALI20241217BHJP
【ＦＩ】
H01L21/78 Q
H01L21/78 B
H01L21/78 L
H01L21/78 S
H01L21/302 101C
H01L21/60 311S
B23K26/364
【審査請求】未請求
【請求項の数】14
【出願形態】ＯＬ
(21)【出願番号】P 2023096289
(22)【出願日】2023-06-12
(71)【出願人】
【識別番号】314012076
【氏名又は名称】パナソニックＩＰマネジメント株式会社
(74)【代理人】
【識別番号】110002745
【氏名又は名称】弁理士法人河崎特許事務所
(72)【発明者】
【氏名】置田 尚吾
【テーマコード（参考）】
4E168
5F004
5F044
5F063
【Ｆターム（参考）】
4E168AD01
4E168DA45
4E168DA46
4E168DA47
4E168JA12
4E168JA13
5F004AA11
5F004BB13
5F004BB18
5F004DA01
5F004DA18
5F004DA26
5F004DB03
5F004EA28
5F044KK01
5F044KK17
5F044KK19
5F044LL15
5F063AA04
5F063AA15
5F063AA43
5F063BA07
5F063BA28
5F063BA43
5F063BA45
5F063CB02
5F063CB06
5F063CB12
5F063CB18
5F063CB22
5F063CB27
5F063DD25
5F063DD42
5F063DD44
5F063DD48
5F063DD59
5F063DF04
5F063DF06
5F063DF19
5F063DF20
5F063DF24
5F063FF05
(57)【要約】
【課題】表面が平坦な素子チップを得る。
【解決手段】素子チップの製造方法は、第１層２および第２層３を備えかつ分割領域を備える基板１を準備する工程と、第２層３の上面を平坦化する工程と、平坦化された上面に保護層４を形成することで、第２層３と保護層４との間の境界６を形成する工程と、レーザ光の照射により分割領域における保護層４および第２層３を除去することで、分割領域に、第１層２に達する溝５を形成すると共に、溝５の側壁に、少なくとも境界６を被覆するように、保護層４および第２層３の組成物を含む堆積物Ｄを堆積させる工程と、堆積物Ｄを除去することで、側壁に境界６を露出させる工程と、その後、溝５をプラズマに晒して第１層２をエッチングすることで、基板１を、複数の素子チップに分割する工程と、を備える。
【選択図】図６
【解決手段】素子チップの製造方法は、第１層２および第２層３を備えかつ分割領域を備える基板１を準備する工程と、第２層３の上面を平坦化する工程と、平坦化された上面に保護層４を形成することで、第２層３と保護層４との間の境界６を形成する工程と、レーザ光の照射により分割領域における保護層４および第２層３を除去することで、分割領域に、第１層２に達する溝５を形成すると共に、溝５の側壁に、少なくとも境界６を被覆するように、保護層４および第２層３の組成物を含む堆積物Ｄを堆積させる工程と、堆積物Ｄを除去することで、側壁に境界６を露出させる工程と、その後、溝５をプラズマに晒して第１層２をエッチングすることで、基板１を、複数の素子チップに分割する工程と、を備える。
【選択図】図６
【特許請求の範囲】
【請求項1】
第１主面および第２主面を備え、半導体層である第１層と、前記第１層の前記第１主面側に形成されかつ絶縁体を含む第２層と、を備える基板であって、複数の素子領域と、前記素子領域を画定する分割領域と、を備える基板を準備する準備工程と、
前記基板の前記第１主面側を研摩することで、前記第２層の上面を平坦化する平坦化工程と、
平坦化された前記上面に保護層を形成することで、前記第２層と前記保護層との間の境界を形成する保護層形成工程と、
前記分割領域に前記第１主面側からレーザ光を照射して、前記分割領域における前記保護層および前記第２層を除去することで、前記分割領域に、前記保護層および前記第２層を貫通しかつ前記第１層に達する溝を形成すると共に、前記溝の側壁に、少なくとも前記境界を被覆するように、前記レーザ光の照射により除去された前記保護層および前記第２層の組成物を含む堆積物を堆積させるレーザグルービング工程と、
前記堆積物を除去することで、前記側壁に前記境界を露出させる堆積物除去工程と、
前記堆積物除去工程の後、前記第２主面を支持部材で支持した状態で、前記溝をプラズマに晒して前記第１層をエッチングすることで、前記基板を、前記素子領域を備える複数の素子チップに分割するプラズマダイシング工程と、
を備える、素子チップの製造方法。
前記基板の前記第１主面側を研摩することで、前記第２層の上面を平坦化する平坦化工程と、
平坦化された前記上面に保護層を形成することで、前記第２層と前記保護層との間の境界を形成する保護層形成工程と、
前記分割領域に前記第１主面側からレーザ光を照射して、前記分割領域における前記保護層および前記第２層を除去することで、前記分割領域に、前記保護層および前記第２層を貫通しかつ前記第１層に達する溝を形成すると共に、前記溝の側壁に、少なくとも前記境界を被覆するように、前記レーザ光の照射により除去された前記保護層および前記第２層の組成物を含む堆積物を堆積させるレーザグルービング工程と、
前記堆積物を除去することで、前記側壁に前記境界を露出させる堆積物除去工程と、
前記堆積物除去工程の後、前記第２主面を支持部材で支持した状態で、前記溝をプラズマに晒して前記第１層をエッチングすることで、前記基板を、前記素子領域を備える複数の素子チップに分割するプラズマダイシング工程と、
を備える、素子チップの製造方法。
【請求項2】
前記堆積物除去工程は、高周波電力を印加可能なステージを備えるプラズマ処理装置の前記ステージに載置された前記基板をプラズマに晒すことによりそれぞれ行われ、前記ステージに第１高周波電力が印加された状態で行われる第１除去ステップと、前記第１除去ステップの後、前記ステージに第２高周波電力が印加された状態で行われる第２除去ステップと、を含み、
前記第２高周波電力は、前記第１高周波電力よりも大きい、請求項１に記載の素子チップの製造方法。
前記第２高周波電力は、前記第１高周波電力よりも大きい、請求項１に記載の素子チップの製造方法。
【請求項3】
前記第１除去ステップは、フッ化炭素と酸素を含む第１原料ガスを供給しながら発生させた第１プラズマにより行われ、
前記第２除去ステップは、フッ化炭素と酸素と希ガスを含む第２原料ガスを供給しながら発生させた第２プラズマにより行われ、
前記第２原料ガスに含まれる前記希ガスの割合は、前記第１原料ガスに含まれる前記希ガスの割合よりも大きい、請求項２に記載の素子チップの製造方法。
前記第２除去ステップは、フッ化炭素と酸素と希ガスを含む第２原料ガスを供給しながら発生させた第２プラズマにより行われ、
前記第２原料ガスに含まれる前記希ガスの割合は、前記第１原料ガスに含まれる前記希ガスの割合よりも大きい、請求項２に記載の素子チップの製造方法。
【請求項4】
前記堆積物除去工程は、前記保護層および前記第２層をエッチング可能なプラズマにより行われ、
前記堆積物除去工程により、前記境界における前記溝の幅が拡張される、請求項１に記載の素子チップの製造方法。
前記堆積物除去工程により、前記境界における前記溝の幅が拡張される、請求項１に記載の素子チップの製造方法。
【請求項5】
前記レーザグルービング工程で形成される前記溝は、底面に向かうにつれて幅狭になるように傾斜した形状を有し、
前記堆積物除去工程により、前記境界における前記溝の側面の傾斜角度が小さくなる、請求項１に記載の素子チップの製造方法。
前記堆積物除去工程により、前記境界における前記溝の側面の傾斜角度が小さくなる、請求項１に記載の素子チップの製造方法。
【請求項6】
前記保護層は、水溶性樹脂を含む、請求項１～５のいずれか１項に記載の素子チップの製造方法。
【請求項7】
前記プラズマダイシング工程の後、前記保護層を水を含む洗浄液に接触させることで前記保護層を除去する保護層除去工程をさらに備える、請求項６に記載の素子チップの製造方法。
【請求項8】
素子チップを準備する素子チップ準備工程と、
第２基板を準備する第２基板準備工程と、
前記素子チップを前記第２基板に接合する接合工程と、
を備え、
前記素子チップ準備工程は、
第１主面および第２主面を備え、半導体層である第１層と、前記第１層の前記第１主面側に形成されかつ絶縁体を含む第２層と、を備える第１基板であって、複数の素子領域と、前記素子領域を画定する分割領域と、を備える第１基板を準備する準備工程と、
前記第１基板の前記第１主面側を研摩することで、前記第２層の上面を平坦化する平坦化工程と、
平坦化された前記上面に保護層を形成することで、前記第２層と前記保護層との間の境界を形成する保護層形成工程と、
前記分割領域に前記第１主面側からレーザ光を照射して、前記分割領域における前記保護層および前記第２層を除去することで、前記分割領域に、前記保護層および前記第２層を貫通しかつ前記第１層に達する溝を形成すると共に、前記溝の側壁に、少なくとも前記境界を被覆するように、前記レーザ光の照射により除去された前記保護層および前記第２層の組成物を含む堆積物を堆積させるレーザグルービング工程と、
前記堆積物を除去することで、前記側壁に前記境界を露出させる堆積物除去工程と、
前記堆積物除去工程の後、前記第２主面を支持部材で支持した状態で、前記溝をプラズマに晒して前記第１層をエッチングすることで、前記第１基板を、前記素子領域を備える複数の前記素子チップに分割するプラズマダイシング工程と、
前記プラズマダイシング工程の後、前記保護層を除去する保護層除去工程と、
を有し、
前記接合工程では、前記素子チップの前記第１主面側を前記第２基板に密着させて接合する、接合体の製造方法。
第２基板を準備する第２基板準備工程と、
前記素子チップを前記第２基板に接合する接合工程と、
を備え、
前記素子チップ準備工程は、
第１主面および第２主面を備え、半導体層である第１層と、前記第１層の前記第１主面側に形成されかつ絶縁体を含む第２層と、を備える第１基板であって、複数の素子領域と、前記素子領域を画定する分割領域と、を備える第１基板を準備する準備工程と、
前記第１基板の前記第１主面側を研摩することで、前記第２層の上面を平坦化する平坦化工程と、
平坦化された前記上面に保護層を形成することで、前記第２層と前記保護層との間の境界を形成する保護層形成工程と、
前記分割領域に前記第１主面側からレーザ光を照射して、前記分割領域における前記保護層および前記第２層を除去することで、前記分割領域に、前記保護層および前記第２層を貫通しかつ前記第１層に達する溝を形成すると共に、前記溝の側壁に、少なくとも前記境界を被覆するように、前記レーザ光の照射により除去された前記保護層および前記第２層の組成物を含む堆積物を堆積させるレーザグルービング工程と、
前記堆積物を除去することで、前記側壁に前記境界を露出させる堆積物除去工程と、
前記堆積物除去工程の後、前記第２主面を支持部材で支持した状態で、前記溝をプラズマに晒して前記第１層をエッチングすることで、前記第１基板を、前記素子領域を備える複数の前記素子チップに分割するプラズマダイシング工程と、
前記プラズマダイシング工程の後、前記保護層を除去する保護層除去工程と、
を有し、
前記接合工程では、前記素子チップの前記第１主面側を前記第２基板に密着させて接合する、接合体の製造方法。
【請求項9】
前記堆積物除去工程は、高周波電力を印加可能なステージを備えるプラズマ処理装置の前記ステージに載置された前記第１基板をプラズマに晒すことによりそれぞれ行われ、前記ステージに第１高周波電力が印加された状態で行われる第１除去ステップと、前記第１除去ステップの後、前記ステージに第２高周波電力が印加された状態で行われる第２除去ステップと、を含み、
前記第２高周波電力は、前記第１高周波電力よりも大きい、請求項８に記載の接合体の製造方法。
前記第２高周波電力は、前記第１高周波電力よりも大きい、請求項８に記載の接合体の製造方法。
【請求項10】
前記第１除去ステップは、フッ化炭素と酸素を含む第１原料ガスを供給しながら発生させた第１プラズマにより行われ、
前記第２除去ステップは、フッ化炭素と酸素と希ガスを含む第２原料ガスを供給しながら発生させた第２プラズマにより行われ、
前記第２原料ガスに含まれる前記希ガスの割合は、前記第１原料ガスに含まれる前記希ガスの割合よりも大きい、請求項９に記載の接合体の製造方法。
前記第２除去ステップは、フッ化炭素と酸素と希ガスを含む第２原料ガスを供給しながら発生させた第２プラズマにより行われ、
前記第２原料ガスに含まれる前記希ガスの割合は、前記第１原料ガスに含まれる前記希ガスの割合よりも大きい、請求項９に記載の接合体の製造方法。
【請求項11】
前記堆積物除去工程は、前記保護層および前記第２層をエッチング可能なプラズマにより行われ、
前記堆積物除去工程により、前記境界における前記溝の幅が拡張される、請求項８に記載の接合体の製造方法。
前記堆積物除去工程により、前記境界における前記溝の幅が拡張される、請求項８に記載の接合体の製造方法。
【請求項12】
前記レーザグルービング工程で形成される前記溝は、底面に向かうにつれて幅狭になるように傾斜した形状を有し、
前記堆積物除去工程により、前記境界における前記溝の側面の傾斜角度が小さくなる、請求項８に記載の接合体の製造方法。
前記堆積物除去工程により、前記境界における前記溝の側面の傾斜角度が小さくなる、請求項８に記載の接合体の製造方法。
【請求項13】
前記保護層は、水溶性樹脂を含む、請求項８～１２のいずれか１項に記載の接合体の製造方法。
【請求項14】
前記保護層除去工程では、前記保護層を水を含む洗浄液に接触させることで前記保護層を除去する、請求項１３に記載の接合体の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、素子チップの製造方法および接合体の製造方法に関する。
【背景技術】
【0002】
従来、基板をプラズマダイシングすることで複数の素子チップを製造する技術が知られている（例えば、特許文献１）。特許文献１の素子チップの製造方法は、複数の素子領域および当該素子領域を画定する分割領域を備える基板を準備する工程と、基板の上面にマスク層を形成する工程と、レーザ光の照射によって分割領域に対応するマスク層を除去する工程と、基板の分割領域をプラズマに晒すことで、素子領域に対応する複数の素子チップを得る工程とを備える。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００５－１９１０３９号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
近年、素子チップと素子チップの各々の表面同士、または素子チップと基板の各々の表面同士を直接的に接合する、いわゆるハイブリッド接合技術の開発が進められている。ハイブリッド接合技術は、接合距離を短縮できる点で有利である一方、素子チップなどの表面が高度に平坦であることが求められる。このような状況において、本開示は、表面が平坦な素子チップを得ることを目的の１つとする。
【課題を解決するための手段】
【0005】
本開示に係る一局面は、素子チップの製造方法に関する。当該製造方法は、第１主面および第２主面を備え、半導体層である第１層と、前記第１層の前記第１主面側に形成されかつ絶縁体を含む第２層と、を備える基板であって、複数の素子領域と、前記素子領域を画定する分割領域と、を備える基板を準備する準備工程と、前記基板の前記第１主面側を研摩することで、前記第２層の上面を平坦化する平坦化工程と、平坦化された前記上面に保護層を形成することで、前記第２層と前記保護層との間の境界を形成する保護層形成工程と、前記分割領域に前記第１主面側からレーザ光を照射して、前記分割領域における前記保護層および前記第２層を除去することで、前記分割領域に、前記保護層および前記第２層を貫通しかつ前記第１層に達する溝を形成すると共に、前記溝の側壁に、少なくとも前記境界を被覆するように、前記レーザ光の照射により除去された前記保護層および前記第２層の組成物を含む堆積物を堆積させるレーザグルービング工程と、前記堆積物を除去することで、前記側壁に前記境界を露出させる堆積物除去工程と、前記堆積物除去工程の後、前記第２主面を支持部材で支持した状態で、前記溝をプラズマに晒して前記第１層をエッチングすることで、前記基板を、前記素子領域を備える複数の素子チップに分割するプラズマダイシング工程と、を備える。
【0006】
本開示に係る別の一局面は、接合体の製造方法に関する。当該製造方法は、素子チップを準備する素子チップ準備工程と、第２基板を準備する第２基板準備工程と、前記素子チップを前記第２基板に接合する接合工程と、を備え、前記素子チップ準備工程は、第１主面および第２主面を備え、半導体層である第１層と、前記第１層の前記第１主面側に形成されかつ絶縁体を含む第２層と、を備える第１基板であって、複数の素子領域と、前記素子領域を画定する分割領域と、を備える第１基板を準備する準備工程と、前記第１基板の前記第１主面側を研摩することで、前記第２層の上面を平坦化する平坦化工程と、平坦化された前記上面に保護層を形成することで、前記第２層と前記保護層との間の境界を形成する保護層形成工程と、前記分割領域に前記第１主面側からレーザ光を照射して、前記分割領域における前記保護層および前記第２層を除去することで、前記分割領域に、前記保護層および前記第２層を貫通しかつ前記第１層に達する溝を形成すると共に、前記溝の側壁に、少なくとも前記境界を被覆するように、前記レーザ光の照射により除去された前記保護層および前記第２層の組成物を含む堆積物を堆積させるレーザグルービング工程と、前記堆積物を除去することで、前記側壁に前記境界を露出させる堆積物除去工程と、前記堆積物除去工程の後、前記第２主面を支持部材で支持した状態で、前記溝をプラズマに晒して前記第１層をエッチングすることで、前記第１基板を、前記素子領域を備える複数の前記素子チップに分割するプラズマダイシング工程と、前記プラズマダイシング工程の後、前記保護層を除去する保護層除去工程と、を有し、前記接合工程では、前記素子チップの前記第１主面側を前記第２基板に密着させて接合する。
【発明の効果】
【0007】
本開示によれば、表面が平坦な素子チップを得ることができる。
【図面の簡単な説明】
【0008】
【図1】準備工程を説明するための断面図であって、第１基板の一例が示されている。
【図2】平坦化工程を説明するための断面図であって、第１基板の第１主面が平坦化されている。
【図3】保護層形成工程を説明するための断面図であって、第２層の上面に保護層が形成されている。
【図4】レーザグルービング工程を説明するための断面図であって、溝が形成されると共に当該溝の側面に堆積物が堆積している。
【図5】堆積物除去工程の第１除去ステップを説明するための断面図であって、主に溝の底面の堆積物が除去されている。
【図6】堆積物除去工程の第２除去ステップを説明するための断面図であって、主に境界周辺の堆積物が除去されている。
【図7】プラズマダイシング工程を説明するための断面図であって、複数の素子チップが示されている。
【図8】保護層除去工程を説明するための断面図であって、保護層が除去されている。
【図9】第２基板準備工程および接合工程を説明するための断面図であって、素子チップが第２基板に接合される様子が示されている。
【図10】プラズマ処理装置の一例を示す模式図である。
【発明を実施するための形態】
【0009】
本開示に係る素子チップの製造方法および接合体の製造方法の実施形態について例を挙げて以下に説明する。しかしながら、本開示は以下に説明する例に限定されない。以下の説明では、具体的な数値や材料を例示する場合があるが、本開示の効果が得られる限り、他の数値や材料を適用してもよい。
【0010】
（素子チップの製造方法）
本開示に係る素子チップの製造方法は、プラズマエッチングにより基板を個片化することで複数の素子チップを得る方法である。本開示に係る素子チップの製造方法は、準備工程と、平坦化工程と、保護層形成工程と、レーザグルービング工程と、堆積物除去工程と、プラズマダイシング工程とを備える。
本開示に係る素子チップの製造方法は、プラズマエッチングにより基板を個片化することで複数の素子チップを得る方法である。本開示に係る素子チップの製造方法は、準備工程と、平坦化工程と、保護層形成工程と、レーザグルービング工程と、堆積物除去工程と、プラズマダイシング工程とを備える。
【0011】
準備工程では、第１主面および第２主面を備える基板であって、半導体層である第１層と、第１層の第１主面側に形成されかつ絶縁体を含む第２層と、を備える基板を準備する。基板は、複数の素子領域と、素子領域を画定する分割領域と、を備える。第１層と第２層とは、互いに隣接していてもよい。第１層が含む半導体材料は、特に限定されず、例えば、Ｓｉ、ＳｉＣ、ＧａＮ、またはＧａＡｓであってもよい。第２層には、例えば、ＳｉＯ2、ＳｉＮ、ＳｉＣＮなどの絶縁膜およびＣｕ、Ａｌなどの金属が含まれてもよい。各素子領域の形状は、特に限定されず、例えば、矩形、多角形、または円形であってもよい。分割領域の幅も特に限定されず、目的に応じて適宜設定され得る。
【0012】
平坦化工程では、基板の第１主面側を研摩することで、第２層の上面を平坦化する。平坦化工程では、例えば、化学機械研摩（ＣＭＰ）によって第２層の上面を平坦化してもよい。第２層の上面（あるいは、最表面）は、ＳｉＯ2またはＳｉＯＮを含んでもよい。
【0013】
保護層形成工程では、平坦化された第２層の上面に保護層を形成することで、第２層と保護層との間に境界を形成する。保護層は、水溶性または非水溶性の樹脂材料を含んでもよい。保護層の厚さは、特に限定されず、プラズマダイシング工程において完全には除去されない程度であればよい。非水溶性の樹脂材料としては、例えば、フォトレジスト材料を例示することができる。
【0014】
レーザグルービング工程では、分割領域に第１主面側からレーザ光を照射して、分割領域における保護層および第２層を除去する。それにより、分割領域に、保護層および第２層を貫通しかつ第１層に達する溝を形成すると共に、当該溝の側壁に、少なくとも上記境界を被覆するように、レーザ光の照射により除去された保護層および第２層の組成物を含む堆積物（あるいは、デブリ）を堆積させる。レーザ光は、ピコ秒オーダやフェムト秒オーダの超短パルスレーザ光であってもよいが、製造コストの観点から、ナノ妙オーダの短パルスレーザ光であることが好ましい。レーザ光は、保護層および第２層に吸収される一方、第１層には吸収されなくてもよい。
【0015】
ここで、鋭意研究の結果として、第２層と保護層との間の境界やその近傍を覆う堆積物が、後に得られる素子チップの表面における微小な突起（あるいは、バリ）の形成に寄与するという知見が得られた。そのような微小な突起は、数十～数百ｎｍのサイズを有することが多く、ハイブリッド接合における界面接合を妨げる要因になり得る。
【0016】
これに対し、堆積物除去工程では、堆積物を除去することで、溝の側壁に上記境界を露出させる。堆積物の除去は、プラズマ処理により行われてもよい。このように、第２層と保護層との間の境界やその近傍の堆積物を除去することにより、後に得られる素子チップの表面における微小な突起の形成を抑制することができる。
【0017】
プラズマダイシング工程では、堆積物除去工程の後、第２主面を支持部材で支持した状態で、溝をプラズマに晒して第１層をエッチングすることで、基板を、素子領域を備える複数の素子チップに分割する。当該プラズマエッチングは、保護層をマスクとして行われ得る。第１層のエッチングには、ボッシュプロセスが用いられてもよい。支持部材は、環状のフレームと、フレームに取り付けられかつ基板が貼着される保持シートとを有してもよい。後に得られる素子チップは、上述のとおり、その表面に微小な突起がほとんど形成されない。あるいは、素子チップの表面に微小な突起が形成されたとしても、そのサイズは数ｎｍ以下であり、ハイブリッド接合における界面接合の妨げになりにくい。
【0018】
堆積物除去工程は、高周波電力を印加可能なステージを備えるプラズマ処理装置のステージに載置された基板をプラズマに晒すことによりそれぞれ行われ、ステージに第１高周波電力が印加された状態で行われる第１除去ステップと、第１除去ステップの後、ステージに第２高周波電力が印加された状態で行われる第２除去ステップと、を含んでもよい。第２高周波電力は、第１高周波電力よりも大きくてもよい。例えば、第１高周波電力は、２０Ｗ以上、１００Ｗ以下であってもよく、第２高周波電力は、１５０Ｗ以上、６００Ｗ以下であってもよい。
【0019】
第１除去ステップは、フッ化炭素と酸素を含む第１原料ガスを供給しながら発生させた第１プラズマにより行われてもよい。第２除去ステップは、フッ化炭素と酸素と希ガスを含む第２原料ガスを供給しながら発生させた第２プラズマにより行われてもよい。第２原料ガスに含まれる希ガスの割合は、第１原料ガスに含まれる希ガスの割合よりも大きくてもよい。第１原料ガスは、希ガスを含まなくてもよい。第２除去ステップは、相対的に大きな第２高周波電力がステージに印加された状態で、相対的に多くの希ガスを含む第２原料ガスを供給しながら発生させた第２プラズマにより行われる。そのため、溝の側壁における堆積物がスパッタ作用によって効果的に除去され、第２層と保護層との間の境界が露出しやすい。
【0020】
堆積物除去工程は、保護層および第２層をエッチング可能なプラズマにより行われてもよい。保護層および第２層をエッチング可能なプラズマとしては、例えば、フッ化炭素と酸素と希ガスを含む原料ガスを供給しながら発生させたプラズマを用いることができる。原料ガスはさらに、ＳＦ6を含んでもよい。堆積物除去工程により、第２層と保護層との間の境界における溝の幅が拡張されてもよい。境界における溝の幅とは、溝の深さ方向における境界の位置における溝の幅のことをいう。溝の幅は、堆積物除去工程の前後で、５０ｎｍ以上、２０００ｎｍ以下拡張されてもよい。
【0021】
レーザグルービング工程で形成される溝は、底面に向かうにつれて幅狭になるように傾斜した形状を有してもよい。堆積物除去工程により、第２層と保護層との間の境界における溝の側面の傾斜角度が小さくなってもよい。境界における溝の側面の傾斜角度とは、境界における溝の側面の接線と、境界が存在する平面とがなす鋭角のことをいう。当該傾斜角度は、堆積物除去工程の前には、６５°以上、９０°以下であってもよく、堆積物除去工程の後には、６０°以上、８８°以下であってもよい。
【0022】
保護層は、水溶性樹脂を含んでもよい。この場合、素子チップの製造における環境負荷を低減することが可能となる。水溶性樹脂としては、例えば、ポリ酢酸ビニルまたはそのケン化物（ポリ酢酸ビニルの部分ケン化物、ポリビニルアルコールなど）、ポリアクリル酸、ポリメタクリル酸、ポリアクリルアミド、２－アクリルアミド－２－メチルプロパンスルホン酸、ポリビニルピロリドン、ポリスチレンスルホン酸、ポリエチレンオキサイド、水溶性ポリエステル、オキサゾール系水溶性ポリマー（オキサゾール－２－エチル－４，５－ジヒドロホモポリマーなど）、またはこれらの塩（アルカリ金属塩、アンモニウム塩など）などが挙げられる。
【0023】
素子チップの製造方法は、プラズマダイシング工程の後、保護層を水を含む洗浄液（例えば、水）に接触させることで保護層を除去する保護層除去工程をさらに備えてもよい。保護層を除去する際、第２層と保護層との間の境界に堆積物が残存していると、上述の数十～数百ｎｍの微小な突起が素子チップの表面に形成され得る。しかし、本開示に係る素子チップの製造方法は、上述の堆積物除去工程を備えるため、そのような微小な突起がほとんど形成されないか、形成されたとしても数ｎｍの大きさに留めることができる。
【0024】
（接合体の製造方法）
本開示に係る接合体の製造方法は、プラズマエッチングによって基板を個片化することで得られる素子チップを、第２基板に接合することで接合体を製造する方法である。本開示に係る接合体の製造方法は、素子チップ準備工程と、第２基板準備工程と、接合工程とを備える。
本開示に係る接合体の製造方法は、プラズマエッチングによって基板を個片化することで得られる素子チップを、第２基板に接合することで接合体を製造する方法である。本開示に係る接合体の製造方法は、素子チップ準備工程と、第２基板準備工程と、接合工程とを備える。
【0025】
素子チップ準備工程は、本開示に係る素子チップの製造方法と同様、準備工程と、平坦化工程と、保護層形成工程と、レーザグルービング工程と、堆積物除去工程と、プラズマダイシング工程とを有し、かつ保護層除去工程をさらに有する。保護層除去工程以外の各工程は、本開示に係る素子チップの製造方法における「基板」を「第１基板」に置き換えて、当該製造方法における各工程と同様に行われてもよい。保護層除去工程では、プラズマダイシング工程の後、保護層を除去する。その際、堆積物除去工程によって、数十～数百ｎｍの微小な突起が素子チップの表面に形成されることが抑制され得る。素子チップの表面は、プラズマを用いた親水化処理が施されてもよい。
【0026】
第２基板準備工程では、第２基板を準備する。第２基板の表面には、ＳｉＯ2またはＳＩＯＮで構成された領域と、Ｃｕ、Ａｌなどの金属で構成された領域とが含まれてもよい。第２基板の表面は、プラズマを用いた親水化処理が施されてもよい。
【0027】
接合工程では、素子チップを第２基板に接合する。接合工程では、素子チップの第１主面側を第２基板に密着させて接合する。接合工程は、ハイブリッド接合によって行われてもよい。素子チップの表面に数十～数百ｎｍの微小な突起が存在しないため、当該接合を良好に行うことができる。
【0028】
堆積物除去工程は、高周波電力を印加可能なステージを備えるプラズマ処理装置のステージに載置された基板をプラズマに晒すことによりそれぞれ行われ、ステージに第１高周波電力が印加された状態で行われる第１除去ステップと、第１除去ステップの後、ステージに第２高周波電力が印加された状態で行われる第２除去ステップと、を含んでもよい。
【0029】
第１除去ステップは、フッ化炭素と酸素を含む第１原料ガスを供給しながら発生させた第１プラズマにより行われてもよい。第２除去ステップは、フッ化炭素と酸素と希ガスを含む第２原料ガスを供給しながら発生させた第２プラズマにより行われてもよい。第２原料ガスに含まれる希ガスの割合は、第１原料ガスに含まれる希ガスの割合よりも大きくてもよい。
【0030】
堆積物除去工程は、保護層および第２層をエッチング可能なプラズマにより行われてもよい。保護層および第２層をエッチング可能なプラズマとしては、例えば、フッ化炭素と酸素と希ガスを含む原料ガスを供給しながら発生させたプラズマを用いることができる。原料ガスはさらに、ＳＦ6を含んでもよい。堆積物除去工程により、第２層と保護層との間の境界における溝の幅が拡張されてもよい。
【0031】
レーザグルービング工程で形成される溝は、底面に向かうにつれて幅狭になるように傾斜した形状を有してもよい。堆積物除去工程により、第２層と保護層との間の境界における溝の側面の傾斜角度が小さくなってもよい。
【0032】
保護層は、水溶性樹脂を含んでもよい。水溶性樹脂としては、例えば、ポリ酢酸ビニルまたはそのケン化物（ポリ酢酸ビニルの部分ケン化物、ポリビニルアルコールなど）、ポリアクリル酸、ポリメタクリル酸、ポリアクリルアミド、２－アクリルアミド－２－メチルプロパンスルホン酸、ポリビニルピロリドン、ポリスチレンスルホン酸、ポリエチレンオキサイド、水溶性ポリエステル、オキサゾール系水溶性ポリマー（オキサゾール－２－エチル－４，５－ジヒドロホモポリマーなど）、またはこれらの塩（アルカリ金属塩、アンモニウム塩など）などが挙げられる。
【0033】
保護層除去工程では、保護層を水を含む洗浄液に接触させることで保護層を除去してもよい。
【0034】
以上のように、本開示によれば、所定領域の堆積物を除去することで、ハイブリッド接合に適した表面が平坦な素子チップを得ることができる。さらに、本開示によれば、そのような素子チップを備える接合体をハイブリッド接合によって製造することが可能である。
【0035】
以下では、本開示に係る素子チップの製造方法および接合体の製造方法の一例について、図面を参照して具体的に説明する。以下で説明する一例の素子チップの製造方法および接合体の製造方法の工程には、上述した工程を適用できる。以下で説明する一例の素子チップの製造方法および接合体の製造方法の工程は、上述した記載に基づいて変更できる。また、以下で説明する事項を、上記の実施形態に適用してもよい。以下で説明する一例の素子チップの製造方法および接合体の製造方法の工程のうち、本開示に係る素子チップの製造方法および接合体の製造方法に必須ではない工程は省略してもよい。なお、以下で示す図は模式的なものであり、実際の部材の形状や数を正確に反映するものではない。
【0036】
本実施形態の接合体の製造方法は、プラズマエッチングによって基板を個片化することで得られる素子チップを、第２基板に接合することで接合体を製造する方法である。接合体の製造方法は、図１～図９に示すように、素子チップ１０を準備する素子チップ準備工程と、第２基板５０を準備する第２基板準備工程と、素子チップ１０を第２基板５０に接合する接合工程とを備える。
【0037】
素子チップ準備工程は、本開示に係る素子チップの製造方法に対応し得る工程であって、準備工程と、平坦化工程と、保護層形成工程と、レーザグルービング工程と、堆積物除去工程と、プラズマダイシング工程と、保護層除去工程とを有する。
【0038】
準備工程では、図１に示すように、第１主面１ａおよび第２主面１ｂを備える第１基板１であって、半導体層である第１層２と、第１層２の第１主面１ａ側に形成されかつ絶縁体を含む第２層３と、を備える第１基板１を準備する。第１基板１は、複数の素子領域ＥＡと、素子領域ＥＡを画定する分割領域ＤＡと、を備える。本実施形態では、第２層３の上面（最表面）は、ＳｉＯ2を含むが、これに限られるものではない。素子領域ＥＡに対応する第２層３には、少なくとも１つの金属電極３ａが配置される。分割領域ＤＡに対応する第２層３には、少なくとも１つの金属電極３ｂが配置される。第２層３の上面からは、例えば、素子領域ＥＡに対応する金属電極３ａの一部が突出している。
【0039】
平坦化工程では、図２に示すように、第１基板１の第１主面１ａ側を研摩することで、第２層３の上面を平坦化する。本実施形態では、ＣＭＰによって第２層３の上面を平坦化するが、これに限られるものではない。
【0040】
保護層形成工程では、図３に示すように、平坦化された第２層３の上面に保護層４を形成することで、第２層３と保護層４との間に境界６を形成する。本実施形態の保護層４は、水溶性樹脂を含むが、これに限られるものではない。保護層形成工程からは、第１基板１の第２主面１ｂが支持部材２０（例えば、樹脂製の保持シート）に支持された状態で行われてもよい。
【0041】
レーザグルービング工程では、図４に示すように、分割領域ＤＡに第１主面１ａ側からレーザ光（図示せず）を照射して、分割領域ＤＡにおける保護層４および第２層３を除去する。それにより、分割領域ＤＡに、保護層４および第２層３を貫通しかつ第１層２に達する溝５を形成すると共に、当該溝５の側壁に、少なくとも境界６を被覆するように、レーザ光の照射により除去された保護層４および第２層３の組成物を含む堆積物Ｄを堆積させる。本実施形態では、溝５の側壁の略全体にわたって堆積物Ｄを堆積させる。レーザグルービング工程で形成される溝５は、底面に向かうにつれて（図４で下方に向かうにつれて）幅狭になるように傾斜した形状を有する。
【0042】
なお、図４において、境界６の近傍に微小な突起を図示してあるが、これは本開示の技術内容の理解を促すための便宜的なものである。すなわち、そのような微小な突起は、従来の製造方法において保護層４を除去した後に素子チップの表面に結果的に形成されるのであり、境界６の周辺に堆積した堆積物Ｄの一部が残存して形成されるものと推察される。つまり、微小な突起は、図４の状態では、堆積物Ｄの一部をなしており、このように明確に存在するものではないと推察される。
【0043】
堆積物除去工程では、図５および図６に示すように、堆積物Ｄを除去することで、溝５の側壁に境界６を露出させる。堆積物除去工程は、高周波電力を印加可能なステージを備えるプラズマ処理装置３０（後述）のステージ３５に載置された第１基板１をプラズマに晒すことによりそれぞれ行われ、ステージ３５に第１高周波電力が印加された状態で行われる第１除去ステップ（従来のデブリクリーニング工程に対応し得る。）と、第１除去ステップの後、ステージ３５に第１高周波電力よりも大きい第２高周波電力が印加された状態で行われる第２除去ステップと、を含む。第１除去ステップは、フッ化炭素と酸素を含む第１原料ガスを供給しながら発生させた第１プラズマにより行われ、第２除去ステップは、フッ化炭素と酸素と希ガス（例えば、Ａｒ）を含む第２原料ガスを供給しながら発生させた第２プラズマにより行われる。第２原料ガスに含まれる希ガスの割合は、第１原料ガスに含まれる希ガスの割合よりも大きい。第２プラズマは、保護層４および第２層３をエッチング可能なプラズマの一例である。図５および図６に示すように、堆積物除去工程により、境界６における溝５の幅が拡張される（Ｗ１＜Ｗ２）と共に、境界６における溝５の側面の傾斜角度が小さくなる（θ１＞θ２）。
【0044】
プラズマダイシング工程では、図７に示すように、堆積物除去工程の後、第２主面１ｂを支持部材２０で支持した状態で、溝５をプラズマに晒して第１層２をエッチングすることで、第１基板１を、素子領域ＥＡを備える複数の素子チップ１０に分割する。
【0045】
保護層除去工程では、図８に示すように、プラズマダイシング工程の後、保護層４を除去する。本実施形態の保護層除去工程では、保護層４を水を含む洗浄液（例えば、水）に接触させることで保護層４を除去するが、これに限られるものではない。保護層除去工程では、保護層４の表面に残存する堆積物Ｄが保護層４と共に除去され得る。
【0046】
第２基板準備工程で準備される第２基板５０は、半導体層５１と、半導体層５１の上面に設けられかつ絶縁体を含む配線層５２とを備えてもよい。配線層５２の最表面には、絶縁体（例えば、ＳｉＯ2）および金属電極５２ａが露出している。
【0047】
接合工程では、図９に示すように、素子チップ準備工程で準備した素子チップ１０の第１主面１ａ側を、第２基板準備工程で準備した第２基板５０に密着させて接合する。このとき、素子チップ１０の第１主面１ａには数十～数百ｎｍの突起が存在しないため、当該接合が良好に行われ得る。なお、接合工程に先立って、素子チップ１０の第１主面１ａと、第２基板５０の表面とを、それぞれプラズマなどを用いて親水化処理しておくことが好ましい。
【0048】
堆積物除去工程およびプラズマダイシング工程では、図１０に示すプラズマ処理装置３０（プラズマエッチング装置３０）を用いてもよい。プラズマ処理装置３０は、頂部に誘電体窓が設けられ、処理室３４を画定するチャンバ３１と、チャンバ３１の上側に設けられた上部電極としてのアンテナ３２と、アンテナ３２に電気的に接続された第１高周波電源３３と、処理室３４の底部側に設けられ、第１基板１が載置される下部電極としてのステージ３５と、ステージ３５に電気的に接続された第２高周波電源３６とを備える。チャンバ３１に設けられたガス導入口３７は、原料ガス源３８に流体的に接続される。チャンバ３１に設けられた排気口３９は、真空ポンプを含む真空排気部４０に流体的に接続される。
【0049】
図１０に示すプラズマ処理装置３０では、第１基板１をステージ３５に載置した後、処理室３４を真空排気部４０によって減圧すると共に、原料ガス源３８から処理室３４に原料ガスを供給する。その後、アンテナ３２に対して第１高周波電源３３から高周波電力を供給し、処理室３４にプラズマを発生させて第１基板１に照射する。プラズマ中のラジカルやイオンの物理化学的作用により、溝５の底部に露出している第１層２が除去され得る。なお、ステージ３５に対して第２高周波電源３６から高周波電力を供給することで、第１基板１に対するラジカルやイオンの衝突速度を制御することが可能である。
【0050】
堆積物除去工程における処理条件は、例えば、以下のとおりである。プロセスガスとして、ＳＦ6を５ｓｃｃｍ以上、５０ｓｃｃｍ以下で、Ｃ4Ｆ8を５ｓｃｃｍ以上、５０ｓｃｃｍ以下で、Ａｒを４０ｓｃｃｍ以上、５００ｓｃｃｍ以下で、Ｏ2を５ｓｃｃｍ以上、５０ｓｃｃｍ以下で、チャンバ３１に供給する。チャンバ３１内の圧力は１Ｐａ以上、５Ｐａ以下であり、アンテナ３２に印加される高周波電力は１５００Ｗ以上、５０００Ｗ以下であり、ステージ３５に印加される高周波電力は１００Ｗ以上、１０００Ｗ以下である。処理時間は、２０秒以上、１８０秒以下である。なお、この例の処理条件では、フッ素含有ガスとしてＳＦ6とＣ4Ｆ8を用いるが、ＣＦ4を用いてもよい。
【0051】
また、堆積物除去工程は、第１除去ステップと第２除去ステップを含んでもよい。第１除去ステップの処理条件は、例えば、以下のとおりである。プロセスガスとして、ＣＦ4を５０ｓｃｃｍ以上、２００ｓｃｃｍ以下で、Ｏ2を５０ｓｃｃｍ以上、２００ｓｃｃｍ以下で、チャンバ３１に供給する。チャンバ３１内の圧力は３Ｐａ以上、８Ｐａ以下であり、アンテナ３２に印加される高周波電力は１５００Ｗ以上、５０００Ｗ以下であり、ステージ３５に印加される高周波電力は２０Ｗ以上、１００Ｗ以下である。処理時間は、３０秒以上、１２０秒以下である。第２除去ステップの処理条件は、例えば、以下のとおりである。プロセスガスとして、Ａｒを２００ｓｃｃｍ以上、４００ｓｃｃｍ以下で、ＣＦ4を３０ｓｃｃｍ以上、１２０ｓｃｃｍ以下で、Ｏ2を１５ｓｃｃｍ以上、６０ｓｃｃｍ以下で、チャンバ３１に供給する。チャンバ３１内の圧力は１Ｐａ以上、５Ｐａ以下であり、アンテナ３２に印加される高周波電力は１５００Ｗ以上、４０００Ｗ以下であり、ステージ３５に印加される高周波電力は１５０Ｗ以上、６００Ｗ以下である。処理時間は、１５秒以上、６０秒以下である。
【0052】
プラズマダイシング工程は、保護膜堆積ステップと保護膜除去ステップと基板エッチングステップとを複数回繰り返すことにより行われてもよい。保護膜堆積ステップにおける処理条件は、例えば、以下のとおりである。プロセスガスとして、Ｃ4Ｆ8を１５０ｓｃｃｍ以上、６００ｓｃｃｍ以下で、チャンバ３１に供給する。チャンバ３１内の圧力は８Ｐａ以上、１６Ｐａ以下であり、アンテナ３２に印加される高周波電力は２０００Ｗ以上、８０００Ｗ以下であり、ステージ３５に印加される高周波電力は１５Ｗ以上、８０Ｗ以下である。処理時間は、１秒以上、５秒以下である。保護膜除去ステップにおける処理条件は、例えば、以下のとおりである。プロセスガスとして、ＳＦ6を２００ｓｃｃｍ以上、８００ｓｃｃｍ以下で、チャンバ３１に供給する。チャンバ３１内の圧力は４Ｐａ以上、１２Ｐａ以下であり、アンテナ３２に印加される高周波電力は２０００Ｗ以上、８０００Ｗ以下であり、ステージ３５に印加される高周波電力は１５０Ｗ以上、６００Ｗ以下である。処理時間は、１秒以上、５秒以下である。基板エッチングステップにおける処理条件は、例えば、以下のとおりである。プロセスガスとして、ＳＦ6を２００ｓｃｃｍ以上、８００ｓｃｃｍ以下で、チャンバ３１に供給する。チャンバ３１内の圧力は２０Ｐａ以上、４０Ｐａ以下であり、アンテナ３２に印加される高周波電力は２５００Ｗ以上、１００００Ｗ以下であり、ステージ３５に印加される高周波電力は２０Ｗ以上、１００Ｗ以下である。処理時間は、２秒以上、１０秒以下である。保護膜堆積ステップ、保護膜除去ステップ、および基板エッチングステップの繰り返し回数は、例えば、２０回以上、５０回以下である。
【0053】
《付記》
以上の実施形態の記載により、下記の技術が開示される。
（技術１）
第１主面および第２主面を備え、半導体層である第１層と、前記第１層の前記第１主面側に形成されかつ絶縁体を含む第２層と、を備える基板であって、複数の素子領域と、前記素子領域を画定する分割領域と、を備える基板を準備する準備工程と、
前記基板の前記第１主面側を研摩することで、前記第２層の上面を平坦化する平坦化工程と、
平坦化された前記上面に保護層を形成することで、前記第２層と前記保護層との間の境界を形成する保護層形成工程と、
前記分割領域に前記第１主面側からレーザ光を照射して、前記分割領域における前記保護層および前記第２層を除去することで、前記分割領域に、前記保護層および前記第２層を貫通しかつ前記第１層に達する溝を形成すると共に、前記溝の側壁に、少なくとも前記境界を被覆するように、前記レーザ光の照射により除去された前記保護層および前記第２層の組成物を含む堆積物を堆積させるレーザグルービング工程と、
前記堆積物を除去することで、前記側壁に前記境界を露出させる堆積物除去工程と、
前記堆積物除去工程の後、前記第２主面を支持部材で支持した状態で、前記溝をプラズマに晒して前記第１層をエッチングすることで、前記基板を、前記素子領域を備える複数の素子チップに分割するプラズマダイシング工程と、
を備える、素子チップの製造方法。
（技術２）
前記堆積物除去工程は、高周波電力を印加可能なステージを備えるプラズマ処理装置の前記ステージに載置された前記基板をプラズマに晒すことによりそれぞれ行われ、前記ステージに第１高周波電力が印加された状態で行われる第１除去ステップと、前記第１除去ステップの後、前記ステージに第２高周波電力が印加された状態で行われる第２除去ステップと、を含み、
前記第２高周波電力は、前記第１高周波電力よりも大きい、技術１に記載の素子チップの製造方法。
（技術３）
前記第１除去ステップは、フッ化炭素と酸素を含む第１原料ガスを供給しながら発生させた第１プラズマにより行われ、
前記第２除去ステップは、フッ化炭素と酸素と希ガスを含む第２原料ガスを供給しながら発生させた第２プラズマにより行われ、
前記第２原料ガスに含まれる前記希ガスの割合は、前記第１原料ガスに含まれる前記希ガスの割合よりも大きい、技術２に記載の素子チップの製造方法。
（技術４）
前記堆積物除去工程は、前記保護層および前記第２層をエッチング可能なプラズマにより行われ、
前記堆積物除去工程により、前記境界における前記溝の幅が拡張される、技術１～３のいずれか１つに記載の素子チップの製造方法。
（技術５）
前記レーザグルービング工程で形成される前記溝は、底面に向かうにつれて幅狭になるように傾斜した形状を有し、
前記堆積物除去工程により、前記境界における前記溝の側面の傾斜角度が小さくなる、技術１～４のいずれか１つに記載の素子チップの製造方法。
（技術６）
前記保護層は、水溶性樹脂を含む、技術１～５のいずれか１つに記載の素子チップの製造方法。
（技術７）
前記プラズマダイシング工程の後、前記保護層を水を含む洗浄液に接触させることで前記保護層を除去する保護層除去工程をさらに備える、技術６に記載の素子チップの製造方法。
（技術８）
素子チップを準備する素子チップ準備工程と、
第２基板を準備する第２基板準備工程と、
前記素子チップを前記第２基板に接合する接合工程と、
を備え、
前記素子チップ準備工程は、
第１主面および第２主面を備え、半導体層である第１層と、前記第１層の前記第１主面側に形成されかつ絶縁体を含む第２層と、を備える第１基板であって、複数の素子領域と、前記素子領域を画定する分割領域と、を備える第１基板を準備する準備工程と、
前記第１基板の前記第１主面側を研摩することで、前記第２層の上面を平坦化する平坦化工程と、
平坦化された前記上面に保護層を形成することで、前記第２層と前記保護層との間の境界を形成する保護層形成工程と、
前記分割領域に前記第１主面側からレーザ光を照射して、前記分割領域における前記保護層および前記第２層を除去することで、前記分割領域に、前記保護層および前記第２層を貫通しかつ前記第１層に達する溝を形成すると共に、前記溝の側壁に、少なくとも前記境界を被覆するように、前記レーザ光の照射により除去された前記保護層および前記第２層の組成物を含む堆積物を堆積させるレーザグルービング工程と、
前記堆積物を除去することで、前記側壁に前記境界を露出させる堆積物除去工程と、
前記堆積物除去工程の後、前記第２主面を支持部材で支持した状態で、前記溝をプラズマに晒して前記第１層をエッチングすることで、前記第１基板を、前記素子領域を備える複数の前記素子チップに分割するプラズマダイシング工程と、
前記プラズマダイシング工程の後、前記保護層を除去する保護層除去工程と、
を有し、
前記接合工程では、前記素子チップの前記第１主面側を前記第２基板に密着させて接合する、接合体の製造方法。
（技術９）
前記堆積物除去工程は、高周波電力を印加可能なステージを備えるプラズマ処理装置の前記ステージに載置された前記第１基板をプラズマに晒すことによりそれぞれ行われ、前記ステージに第１高周波電力が印加された状態で行われる第１除去ステップと、前記第１除去ステップの後、前記ステージに第２高周波電力が印加された状態で行われる第２除去ステップと、を含み、
前記第２高周波電力は、前記第１高周波電力よりも大きい、技術８に記載の接合体の製造方法。
（技術１０）
前記第１除去ステップは、フッ化炭素と酸素を含む第１原料ガスを供給しながら発生させた第１プラズマにより行われ、
前記第２除去ステップは、フッ化炭素と酸素と希ガスを含む第２原料ガスを供給しながら発生させた第２プラズマにより行われ、
前記第２原料ガスに含まれる前記希ガスの割合は、前記第１原料ガスに含まれる前記希ガスの割合よりも大きい、技術９に記載の接合体の製造方法。
（技術１１）
前記堆積物除去工程は、前記保護層および前記第２層をエッチング可能なプラズマにより行われ、
前記堆積物除去工程により、前記境界における前記溝の幅が拡張される、技術８～１０のいずれか１つに記載の接合体の製造方法。
（技術１２）
前記レーザグルービング工程で形成される前記溝は、底面に向かうにつれて幅狭になるように傾斜した形状を有し、
前記堆積物除去工程により、前記境界における前記溝の側面の傾斜角度が小さくなる、技術８～１１のいずれか１つに記載の接合体の製造方法。
（技術１３）
前記保護層は、水溶性樹脂を含む、技術８～１２のいずれか１つに記載の接合体の製造方法。
（技術１４）
前記保護層除去工程では、前記保護層を水を含む洗浄液に接触させることで前記保護層を除去する、技術１３に記載の接合体の製造方法。
以上の実施形態の記載により、下記の技術が開示される。
（技術１）
第１主面および第２主面を備え、半導体層である第１層と、前記第１層の前記第１主面側に形成されかつ絶縁体を含む第２層と、を備える基板であって、複数の素子領域と、前記素子領域を画定する分割領域と、を備える基板を準備する準備工程と、
前記基板の前記第１主面側を研摩することで、前記第２層の上面を平坦化する平坦化工程と、
平坦化された前記上面に保護層を形成することで、前記第２層と前記保護層との間の境界を形成する保護層形成工程と、
前記分割領域に前記第１主面側からレーザ光を照射して、前記分割領域における前記保護層および前記第２層を除去することで、前記分割領域に、前記保護層および前記第２層を貫通しかつ前記第１層に達する溝を形成すると共に、前記溝の側壁に、少なくとも前記境界を被覆するように、前記レーザ光の照射により除去された前記保護層および前記第２層の組成物を含む堆積物を堆積させるレーザグルービング工程と、
前記堆積物を除去することで、前記側壁に前記境界を露出させる堆積物除去工程と、
前記堆積物除去工程の後、前記第２主面を支持部材で支持した状態で、前記溝をプラズマに晒して前記第１層をエッチングすることで、前記基板を、前記素子領域を備える複数の素子チップに分割するプラズマダイシング工程と、
を備える、素子チップの製造方法。
（技術２）
前記堆積物除去工程は、高周波電力を印加可能なステージを備えるプラズマ処理装置の前記ステージに載置された前記基板をプラズマに晒すことによりそれぞれ行われ、前記ステージに第１高周波電力が印加された状態で行われる第１除去ステップと、前記第１除去ステップの後、前記ステージに第２高周波電力が印加された状態で行われる第２除去ステップと、を含み、
前記第２高周波電力は、前記第１高周波電力よりも大きい、技術１に記載の素子チップの製造方法。
（技術３）
前記第１除去ステップは、フッ化炭素と酸素を含む第１原料ガスを供給しながら発生させた第１プラズマにより行われ、
前記第２除去ステップは、フッ化炭素と酸素と希ガスを含む第２原料ガスを供給しながら発生させた第２プラズマにより行われ、
前記第２原料ガスに含まれる前記希ガスの割合は、前記第１原料ガスに含まれる前記希ガスの割合よりも大きい、技術２に記載の素子チップの製造方法。
（技術４）
前記堆積物除去工程は、前記保護層および前記第２層をエッチング可能なプラズマにより行われ、
前記堆積物除去工程により、前記境界における前記溝の幅が拡張される、技術１～３のいずれか１つに記載の素子チップの製造方法。
（技術５）
前記レーザグルービング工程で形成される前記溝は、底面に向かうにつれて幅狭になるように傾斜した形状を有し、
前記堆積物除去工程により、前記境界における前記溝の側面の傾斜角度が小さくなる、技術１～４のいずれか１つに記載の素子チップの製造方法。
（技術６）
前記保護層は、水溶性樹脂を含む、技術１～５のいずれか１つに記載の素子チップの製造方法。
（技術７）
前記プラズマダイシング工程の後、前記保護層を水を含む洗浄液に接触させることで前記保護層を除去する保護層除去工程をさらに備える、技術６に記載の素子チップの製造方法。
（技術８）
素子チップを準備する素子チップ準備工程と、
第２基板を準備する第２基板準備工程と、
前記素子チップを前記第２基板に接合する接合工程と、
を備え、
前記素子チップ準備工程は、
第１主面および第２主面を備え、半導体層である第１層と、前記第１層の前記第１主面側に形成されかつ絶縁体を含む第２層と、を備える第１基板であって、複数の素子領域と、前記素子領域を画定する分割領域と、を備える第１基板を準備する準備工程と、
前記第１基板の前記第１主面側を研摩することで、前記第２層の上面を平坦化する平坦化工程と、
平坦化された前記上面に保護層を形成することで、前記第２層と前記保護層との間の境界を形成する保護層形成工程と、
前記分割領域に前記第１主面側からレーザ光を照射して、前記分割領域における前記保護層および前記第２層を除去することで、前記分割領域に、前記保護層および前記第２層を貫通しかつ前記第１層に達する溝を形成すると共に、前記溝の側壁に、少なくとも前記境界を被覆するように、前記レーザ光の照射により除去された前記保護層および前記第２層の組成物を含む堆積物を堆積させるレーザグルービング工程と、
前記堆積物を除去することで、前記側壁に前記境界を露出させる堆積物除去工程と、
前記堆積物除去工程の後、前記第２主面を支持部材で支持した状態で、前記溝をプラズマに晒して前記第１層をエッチングすることで、前記第１基板を、前記素子領域を備える複数の前記素子チップに分割するプラズマダイシング工程と、
前記プラズマダイシング工程の後、前記保護層を除去する保護層除去工程と、
を有し、
前記接合工程では、前記素子チップの前記第１主面側を前記第２基板に密着させて接合する、接合体の製造方法。
（技術９）
前記堆積物除去工程は、高周波電力を印加可能なステージを備えるプラズマ処理装置の前記ステージに載置された前記第１基板をプラズマに晒すことによりそれぞれ行われ、前記ステージに第１高周波電力が印加された状態で行われる第１除去ステップと、前記第１除去ステップの後、前記ステージに第２高周波電力が印加された状態で行われる第２除去ステップと、を含み、
前記第２高周波電力は、前記第１高周波電力よりも大きい、技術８に記載の接合体の製造方法。
（技術１０）
前記第１除去ステップは、フッ化炭素と酸素を含む第１原料ガスを供給しながら発生させた第１プラズマにより行われ、
前記第２除去ステップは、フッ化炭素と酸素と希ガスを含む第２原料ガスを供給しながら発生させた第２プラズマにより行われ、
前記第２原料ガスに含まれる前記希ガスの割合は、前記第１原料ガスに含まれる前記希ガスの割合よりも大きい、技術９に記載の接合体の製造方法。
（技術１１）
前記堆積物除去工程は、前記保護層および前記第２層をエッチング可能なプラズマにより行われ、
前記堆積物除去工程により、前記境界における前記溝の幅が拡張される、技術８～１０のいずれか１つに記載の接合体の製造方法。
（技術１２）
前記レーザグルービング工程で形成される前記溝は、底面に向かうにつれて幅狭になるように傾斜した形状を有し、
前記堆積物除去工程により、前記境界における前記溝の側面の傾斜角度が小さくなる、技術８～１１のいずれか１つに記載の接合体の製造方法。
（技術１３）
前記保護層は、水溶性樹脂を含む、技術８～１２のいずれか１つに記載の接合体の製造方法。
（技術１４）
前記保護層除去工程では、前記保護層を水を含む洗浄液に接触させることで前記保護層を除去する、技術１３に記載の接合体の製造方法。
【産業上の利用可能性】
【0054】
本開示は、素子チップの製造方法および接合体の製造方法に利用できる。
【符号の説明】
【0055】
１：第１基板
１ａ：第１主面
１ｂ：第２主面
２：第１層
３：第２層
３ａ：金属電極
３ｂ：金属電極
４：保護層
５：溝
６：境界
１０：素子チップ
２０：支持部材
３０：プラズマ処理装置
３１：チャンバ
３２：アンテナ
３３：第１高周波電源
３４：処理室
３５：ステージ
３６：第２高周波電源
３７：ガス導入口
３８：原料ガス源
３９：排気口
４０：真空排気部
５０：第２基板
５１：半導体層
５２：配線層
５２ａ：金属電極
Ｄ：堆積物
ＤＡ：分割領域
ＥＡ：素子領域
Ｗ１，Ｗ２：溝の幅
θ１，θ２：溝側面の傾斜角度
１ａ：第１主面
１ｂ：第２主面
２：第１層
３：第２層
３ａ：金属電極
３ｂ：金属電極
４：保護層
５：溝
６：境界
１０：素子チップ
２０：支持部材
３０：プラズマ処理装置
３１：チャンバ
３２：アンテナ
３３：第１高周波電源
３４：処理室
３５：ステージ
３６：第２高周波電源
３７：ガス導入口
３８：原料ガス源
３９：排気口
４０：真空排気部
５０：第２基板
５１：半導体層
５２：配線層
５２ａ：金属電極
Ｄ：堆積物
ＤＡ：分割領域
ＥＡ：素子領域
Ｗ１，Ｗ２：溝の幅
θ１，θ２：溝側面の傾斜角度
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】