知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024178070
(43)【公開日】2024-12-24
(54)【発明の名称】液晶表示装置
(51)【国際特許分類】
G02F 1/1345 20060101AFI20241217BHJP
G02F 1/1368 20060101ALI20241217BHJP
【ＦＩ】
G02F1/1345
G02F1/1368
【審査請求】未請求
【請求項の数】15
【出願形態】ＯＬ
(21)【出願番号】P 2023096632
(22)【出願日】2023-06-12
(71)【出願人】
【識別番号】520487808
【氏名又は名称】シャープディスプレイテクノロジー株式会社
(74)【代理人】
【識別番号】110003926
【氏名又は名称】弁理士法人イノベンティア
(72)【発明者】
【氏名】森永 潤一
(72)【発明者】
【氏名】吉田 昌弘
【テーマコード（参考）】
2H092
2H192
【Ｆターム（参考）】
2H092GA14
2H092GA29
2H092GA35
2H092HA04
2H092JA24
2H092JB69
2H092NA23
2H192AA24
2H192BB13
2H192BB53
2H192BB73
2H192BB84
2H192BC31
2H192DA24
2H192DA71
2H192DA82
2H192EA22
2H192EA43
2H192FA34
2H192FA37
2H192FA39
2H192FA46
2H192FB03
2H192FB22
2H192FB42
2H192FB46
2H192JA33
(57)【要約】
【課題】ソース引き出し線の長さの差異に起因する寄生容量の影響を抑制し、より優れた表示品位で画像を表示することが可能な液晶表示装置を提供する。
【解決手段】液晶表示装置は、ソースドライバと、複数のソースバスラインとソースドライバとをそれぞれ接続する複数のソース引き出し線と、複数のソースバスラインと交差し、共通電位に接続された複数の容量配線とを備える。各容量配線は、複数のソースバスラインと重っている。複数のソース引き出し線は、第１ソース引き出し線および第１ソース引き出し線よりも寄生容量が大きい第２ソース引き出し線を含み、第１および第２ソース引き出し線は、第１および第２ソースバスラインとそれぞれ接続され、第２ソースバスラインと複数の容量配線とが形成する寄生容量は、第１ソースバスラインと複数の容量配線とが形成する寄生容量よりも小さい。
【選択図】図２
【解決手段】液晶表示装置は、ソースドライバと、複数のソースバスラインとソースドライバとをそれぞれ接続する複数のソース引き出し線と、複数のソースバスラインと交差し、共通電位に接続された複数の容量配線とを備える。各容量配線は、複数のソースバスラインと重っている。複数のソース引き出し線は、第１ソース引き出し線および第１ソース引き出し線よりも寄生容量が大きい第２ソース引き出し線を含み、第１および第２ソース引き出し線は、第１および第２ソースバスラインとそれぞれ接続され、第２ソースバスラインと複数の容量配線とが形成する寄生容量は、第１ソースバスラインと複数の容量配線とが形成する寄生容量よりも小さい。
【選択図】図２
【特許請求の範囲】
【請求項1】
表示領域および前記表示領域の外側に位置する非表示領域を含む主面を有する基板と、
前記表示領域に位置し、第１方向に伸びる複数のゲートバスラインと、
前記表示領域に位置し、前記複数のゲートバスラインと交差する方向に伸びる複数のソースバスラインであって、少なくとも１つの第１ソースバスラインおよび少なくとも１つの第２ソースバスラインを含む複数のソースバスラインと、
前記表示領域において２次元に配列され、前記複数のゲートバスラインのうちの隣接する一対のゲートバスライン、および、前記複数のソースバスラインのうちの隣接する一対のソースバスラインにそれぞれ囲まれた複数の画素と、
前記非表示領域に配置された少なくとも１つのソースドライバと、
前記複数のソースバスラインの一端と前記ソースドライバとをそれぞれ接続する複数のソース引き出し線と、
前記表示領域に位置し、前記少なくとも１つの第１ソースバスラインおよび前記少なくとも１つの第２ソースバスラインとそれぞれ交差するように配置された複数の容量配線であって、共通電位に接続された複数の容量配線と、
を備え、
各容量配線は、前記第１方向に伸びる第１部分と、前記少なくとも１つの第１ソースバスラインおよび前記少なくとも１つの第２ソースバスラインと交差する位置において、前記ソースバスラインの伸びる方向に沿ってそれぞれ伸び、前記ソースバスラインと重っている複数の第２部分とを有し、
前記複数のソース引き出し線は、少なくとも１つの第１ソース引き出し線および少なくとも１つの第２ソース引き出し線を含み、
前記少なくとも１つの第１ソース引き出し線は、前記少なくとも１つの第１ソースバスラインと接続され、前記少なくとも１つの第２ソース引き出し線は、前記少なくとも１つの第２ソースバスラインと接続され、
前記少なくとも１つの第２ソース引き出し線は、前記少なくとも１つの第１ソース引き出し線よりも長く、
前記第２ソースバスラインと前記複数の容量配線の１つとが重なる面積は、前記第１ソースバスラインと前記複数の容量配線の１つとが重なる面積よりも小さい、
液晶表示装置。
前記表示領域に位置し、第１方向に伸びる複数のゲートバスラインと、
前記表示領域に位置し、前記複数のゲートバスラインと交差する方向に伸びる複数のソースバスラインであって、少なくとも１つの第１ソースバスラインおよび少なくとも１つの第２ソースバスラインを含む複数のソースバスラインと、
前記表示領域において２次元に配列され、前記複数のゲートバスラインのうちの隣接する一対のゲートバスライン、および、前記複数のソースバスラインのうちの隣接する一対のソースバスラインにそれぞれ囲まれた複数の画素と、
前記非表示領域に配置された少なくとも１つのソースドライバと、
前記複数のソースバスラインの一端と前記ソースドライバとをそれぞれ接続する複数のソース引き出し線と、
前記表示領域に位置し、前記少なくとも１つの第１ソースバスラインおよび前記少なくとも１つの第２ソースバスラインとそれぞれ交差するように配置された複数の容量配線であって、共通電位に接続された複数の容量配線と、
を備え、
各容量配線は、前記第１方向に伸びる第１部分と、前記少なくとも１つの第１ソースバスラインおよび前記少なくとも１つの第２ソースバスラインと交差する位置において、前記ソースバスラインの伸びる方向に沿ってそれぞれ伸び、前記ソースバスラインと重っている複数の第２部分とを有し、
前記複数のソース引き出し線は、少なくとも１つの第１ソース引き出し線および少なくとも１つの第２ソース引き出し線を含み、
前記少なくとも１つの第１ソース引き出し線は、前記少なくとも１つの第１ソースバスラインと接続され、前記少なくとも１つの第２ソース引き出し線は、前記少なくとも１つの第２ソースバスラインと接続され、
前記少なくとも１つの第２ソース引き出し線は、前記少なくとも１つの第１ソース引き出し線よりも長く、
前記第２ソースバスラインと前記複数の容量配線の１つとが重なる面積は、前記第１ソースバスラインと前記複数の容量配線の１つとが重なる面積よりも小さい、
液晶表示装置。
【請求項2】
前記第２ソース引き出し線は、前記第１ソース引き出し線よりも長く、
前記各容量配線の前記複数の第２部分のうち、前記第２ソースバスラインと重なる第２部分の前記第２ソースバスラインに沿った長さは、前記第１ソースバスラインと重なる第２部分の前記第１ソースバスラインに沿った長さよりも小さい、請求項１に記載の液晶表示装置。
前記各容量配線の前記複数の第２部分のうち、前記第２ソースバスラインと重なる第２部分の前記第２ソースバスラインに沿った長さは、前記第１ソースバスラインと重なる第２部分の前記第１ソースバスラインに沿った長さよりも小さい、請求項１に記載の液晶表示装置。
【請求項3】
前記複数のソース引き出し線は、少なくとも１つの第３ソース引き出し線をさらに含み、
前記複数のソースバスラインは、前記少なくとも１つの第３ソース引き出し線が接続された少なくとも１つの第３ソースバスラインをさらに含み、
前記少なくとも１つの第３ソース引き出し線は、前記少なくとも１つの第２ソース引き出し線よりも長く、
前記第３ソースバスラインは、前記複数の容量配線と交差していない、請求項１に記載の液晶表示装置。
前記複数のソースバスラインは、前記少なくとも１つの第３ソース引き出し線が接続された少なくとも１つの第３ソースバスラインをさらに含み、
前記少なくとも１つの第３ソース引き出し線は、前記少なくとも１つの第２ソース引き出し線よりも長く、
前記第３ソースバスラインは、前記複数の容量配線と交差していない、請求項１に記載の液晶表示装置。
【請求項4】
前記表示領域に配置された複数のダミー配線をさらに備え、
各ダミー配線は、前記第１方向に伸びており、前記第３ソースバスラインに隣接して、前記複数の容量配線の１つの延長線上に位置しており、いずれのソースバスラインとも交差していない、請求項３に記載の液晶表示装置。
各ダミー配線は、前記第１方向に伸びており、前記第３ソースバスラインに隣接して、前記複数の容量配線の１つの延長線上に位置しており、いずれのソースバスラインとも交差していない、請求項３に記載の液晶表示装置。
【請求項5】
前記複数のソース引き出し線は、少なくとも１つの第３ソース引き出し線をさらに含み、
前記複数のソースバスラインは、前記少なくとも１つの第３ソース引き出し線に接続された少なくとも１つの第３ソースバスラインをさらに含み、
前記少なくとも１つの第３ソース引き出し線は、前記少なくとも１つの第２ソース引き出し線よりも長く、
各容量配線の前記第１部分は、前記第３ソースバスラインと交差するように伸びており、
前記第３ソースバスラインと前記複数の容量配線の１つとが重なる面積は、前記第２ソースバスラインと前記複数の容量配線の１つとが重なる面積よりも小さい、請求項１に記載の液晶表示装置。
前記複数のソースバスラインは、前記少なくとも１つの第３ソース引き出し線に接続された少なくとも１つの第３ソースバスラインをさらに含み、
前記少なくとも１つの第３ソース引き出し線は、前記少なくとも１つの第２ソース引き出し線よりも長く、
各容量配線の前記第１部分は、前記第３ソースバスラインと交差するように伸びており、
前記第３ソースバスラインと前記複数の容量配線の１つとが重なる面積は、前記第２ソースバスラインと前記複数の容量配線の１つとが重なる面積よりも小さい、請求項１に記載の液晶表示装置。
【請求項6】
前記各容量配線は、前記第３ソースバスラインと交差する位置において、前記第３ソースバスラインの伸びる方向に沿って伸びる第２部分を有していない、請求項５に記載の液晶表示装置。
【請求項7】
前記複数の画素のそれぞれは、画素電極と、前記画素電極に接続されたＴＦＴとを含み、
前記画素電極は、前記複数のソースバスラインに沿って伸びた複数のスリット状の開口部を有し、
各容量配線は、前記複数の画素のうち前記第１方向に配列された画素の前記画素電極の複数の開口部の折れ曲がる位置と重なるように前記表示領域に配置されている、請求項１に記載の液晶表示装置。
前記画素電極は、前記複数のソースバスラインに沿って伸びた複数のスリット状の開口部を有し、
各容量配線は、前記複数の画素のうち前記第１方向に配列された画素の前記画素電極の複数の開口部の折れ曲がる位置と重なるように前記表示領域に配置されている、請求項１に記載の液晶表示装置。
【請求項8】
複数の開口部のそれぞれは、前記一対のゲートバスラインにそれぞれ近接した第１屈曲部および第２屈曲部と、前記第１屈曲部と第２屈曲部との間に位置する第３屈曲部とを有する請求項７に記載の液晶表示装置。
【請求項9】
各容量配線は、第１方向に配列された画素における前記第１屈曲部または前記第２屈曲部と重なるように前記表示領域に配置されている、請求項８に記載の液晶表示装置。
【請求項10】
各容量配線は、第１方向に配列された画素における前記第３屈曲部と重なるように前記表示領域に配置されており、
前記複数の第２部分は、前記第１屈曲部および前記第２屈曲部に向かって前記第１部分からそれぞれ伸びている、請求項８に記載の液晶表示装置。
前記複数の第２部分は、前記第１屈曲部および前記第２屈曲部に向かって前記第１部分からそれぞれ伸びている、請求項８に記載の液晶表示装置。
【請求項11】
前記表示領域において、前記画素電極と重なるように配置された共通電極をさらに備え、
前記複数の容量配線は、前記表示領域において前記共通電極と電気的に接続されている、請求項１から１０のいずれかに記載の液晶表示装置。
前記複数の容量配線は、前記表示領域において前記共通電極と電気的に接続されている、請求項１から１０のいずれかに記載の液晶表示装置。
【請求項12】
前記複数の容量配線のそれぞれは、前記表示領域において、複数箇所で前記共通電極と電気的に接続されている、請求項１１に記載の液晶表示装置。
【請求項13】
前記複数の容量配線は、前記非表示領域に達するように伸びており、
前記複数の容量配線は、前記非表示領域において、共通電位を供給する配線に接続されている、請求項１から１０のいずれかに記載の液晶表示装置。
前記複数の容量配線は、前記非表示領域において、共通電位を供給する配線に接続されている、請求項１から１０のいずれかに記載の液晶表示装置。
【請求項14】
前記複数の容量配線と前記複数のゲートバスラインとは、同じ金属層を含む、請求項１に記載の液晶表示装置。
【請求項15】
前記少なくとも１つの第１ソース引き出し線、前記少なくとも１つの第２ソース引き出し線および前記少なくとも１つの第３ソース引き出し線のうち、少なくともいずれか２つは平面視において一部が互いに重なっている、請求項３または５のいずれかに記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、液晶表示装置に関する。
【背景技術】
【0002】
液晶表示装置は、表示領域の画素に接続された複数のゲートバスラインと複数のソースバスラインとを備えている。このうち、ソースバスラインは、表示領域の周囲に配置されたソースドライバとソース引き出し線によって接続されている。
【0003】
複数のソースバスラインが配置される間隔と、ソースドライバの端子の間隔が異なるため、ソース引き出し線の長さは互いに異なっており、長さに応じて抵抗や寄生容量の大きさも異なる。このため、ソースバスラインの位置によって、ソースバスラインに印加されるデータ信号の鈍り方にも差異が生じ、表示品位が低下することがある。例えば、均一な色で表示領域全体を表示するように、画像信号が入力される場合でも、ストライプ状の輝度ムラが生じることがある。
【0004】
特許文献１は、このような不具合を抑制するため、データ線（ソースバスライン）とは別な共通線を配置し、寄生容量を調節することを開示している。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特表２０１９－５３６０９３号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
本開示は、ソース引き出し線の長さの差異に起因する抵抗および寄生容量の影響を抑制し、より優れた表示品位で画像を表示することが可能な液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【0007】
本開示の実施形態に係る液晶表示装置は、表示領域および前記表示領域の外側に位置する非表示領域を含む主面を有する基板と、前記表示領域に位置し、第１方向に伸びる複数のゲートバスラインと、前記表示領域に位置し、前記複数のゲートバスラインと交差する方向に伸びる複数のソースバスラインであって、少なくとも１つの第１ソースバスラインおよび少なくとも１つの第２ソースバスラインを含む複数のソースバスラインと、前記表示領域において２次元に配列され、前記複数のゲートバスラインのうちの隣接する一対のゲートバスライン、および、前記複数のソースバスラインのうちの隣接する一対のソースバスラインにそれぞれ囲まれた複数の画素と、前記非表示領域に配置された少なくとも１つのソースドライバと、前記複数のソースバスラインの一端と前記ソースドライバとをそれぞれ接続する複数のソース引き出し線と、前記表示領域に位置し、前記少なくとも１つの第１ソースバスラインおよび前記少なくとも１つの第２ソースバスラインとそれぞれ交差するように配置された複数の容量配線であって、共通電位に接続された複数の容量配線と、を備え、各容量配線は、前記第１方向に伸びる第１部分と、前記少なくとも１つの第１ソースバスラインおよび前記少なくとも１つの第２ソースバスラインと交差する位置において、前記ソースバスラインの伸びる方向に沿ってそれぞれ伸び、前記ソースバスラインと重っている複数の第２部分とを有し、前記複数のソース引き出し線は、少なくとも１つの第１ソース引き出し線および前記第１ソース引き出し線よりも寄生容量が大きい少なくとも１つの第２ソース引き出し線を含み、前記少なくとも１つの第１ソース引き出し線は、前記少なくとも１つの第１ソースバスラインと接続され、前記少なくとも１つの第２ソース引き出し線は、前記少なくとも１つの第２ソースバスラインと接続され、前記第２ソースバスラインと前記複数の容量配線とが形成する寄生容量は、前記第１ソースバスラインと前記複数の容量配線とが形成する寄生容量よりも小さい。
【発明の効果】
【0008】
本開示の一実施形態によれば、ソース引き出し線の長さの差異に起因する抵抗および寄生容量の影響を抑制し、より優れた表示品位で画像を表示することが可能な液晶表示装置が提供される。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
特許文献１に開示された液晶表示装置は、各画素単位においてゲートバスラインと平行に伸びる第２サブラインと、ソースバスラインと平行に伸び、各画素単位の第２サブラインを接続している第１サブラインとを含む共通線を備えている。第２サブラインはソースバスラインと絶縁層を介して重なっており、第２サブラインとソースバスラインとが重なる面積によって、寄生容量の大きさを調節することが可能である。
【0011】
特許文献１によれば、大きい抵抗値を有するソース引き出し線に接続されたソースバスラインの寄生容量を、小さい抵抗値を有するソース引き出し線に接続されたソースバスラインの寄生容量よりも小さくすることによって、帯状の輝度ムラの発生を回避できると説明されている。
【0012】
しかし、本願発明者が特許文献１の液晶表示装置を検討したところ、この構造によれば、共通線がフローティング状態にあり、また、第１サブラインがゲートバスラインと交差していることにより、新たな課題が生じると考えられる。具体的には、ソースバスラインに印加されるデータ信号やゲートバスラインに印加される走査信号が変化すると、ソースバスラインと共通線とによる容量およびゲートバスラインと共通線とによる容量、ならびに画素電極と共通線との容量を介して、画素電極の電位に影響を与え得る。本願発明者はこのような課題に鑑み、新規な液晶表示装置を想到した。
【0013】
以下、本開示の実施形態を図面に基づいて説明する。本開示は、以下の実施形態に限定されず、本開示の構成を充足する範囲内で、適宜設計変更を行うことが可能である。また、以下の説明において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、実施形態および変形例に記載された各構成は、本開示の要旨を逸脱しない範囲において適宜組み合わされてもよいし、変更されてもよい。説明を分かりやすくするために、以下で参照する図面においては、構成が簡略化または模式化して示されていたり、一部の構成部材が省略されていたりする場合がある。また、各図に示された構成部材間の寸法比は、必ずしも実際の寸法比を示すものではない。
【0014】
［第１実施形態］
図１は、本実施形態による液晶表示装置の構成例を示す模式的な断面図である。液晶表示装置１０１は、液晶パネル５０と、制御装置９０とを備える。また、液晶パネル５０は、アクティブマトリクス基板４０と、対向基板８０と液晶層８１とを備える。
図１は、本実施形態による液晶表示装置の構成例を示す模式的な断面図である。液晶表示装置１０１は、液晶パネル５０と、制御装置９０とを備える。また、液晶パネル５０は、アクティブマトリクス基板４０と、対向基板８０と液晶層８１とを備える。
【0015】
アクティブマトリクス基板４０は、主面１０ａを有する基板１０を含む。主面１０ａは、表示領域ＤＲと、表示領域ＤＲを囲むように表示領域ＤＲの周囲に位置する非表示領域ＮＲを有する。表示領域ＤＲは画像表示に寄与する領域であり、非表示領域は画像表示を行わない領域である。
【0016】
以下において詳述するように、アクティブマトリクス基板４０は、複数のゲートバスラインと複数のソースバスラインと、容量配線と、複数の画素電極とを含む。各画素電極は、複数のゲートバスラインの１つおよび複数のソースバスラインの１つに画素トランジスタを介して接続されている。
【0017】
アクティブマトリクス基板４０と対向基板８０とは、非表示領域ＮＲに配置されたシール８２によって、所定の間隔を設けて貼り合わせられており、アクティブマトリクス基板４０と対向基板８０との間であって、シール８２に囲まれる領域内に液晶層８１が配置されている。本実施形態では、対向基板８０に含まれる基板２１の液晶層８１側の面には、カラーフィルタが設けられている。ただし、カラーフィルタは、アクティブマトリクス基板４０に含まれる基板１０の液晶層８１側の面に設けられていてもよい。
【0018】
後述するように、液晶パネル５０は、少なくとも１つのゲートドライバと複数のソースドライバとをさらに含む。ゲートドライバおよびソースドライバは、基板１０の表示領域ＤＲ以外の領域に配置され、ゲートバスラインおよびソースバスラインをそれぞれ駆動する。本実施形態では、ゲートドライバおよびソースドライバは、非表示領域ＮＲに配置されている。
【0019】
制御装置９０は、基板９１および基板９１に実装されたタイミングコントローラ９２を含む。本実施形態では、基板９１はフレキシブル基板であり、タイミングコントローラ９２が基板９１上に実装され、基板９１の端子がアクティブマトリクス基板４０と接続されている。タイミングコントローラ９２は、外部のホストコンピュータから映像信号を受け取り、走査信号およびデータ信号を生成する。生成した走査信号およびデータ信号はゲートドライバおよびソースドライバに出力される。
【0020】
液晶表示装置１０１は、一対の偏光板９６と、バックライト９５とをさらに備えている。一対の偏光板９６は、アクティブマトリクス基板４０および対向基板８０を挟むように位置している。バックライト９５は、一対の偏光板９６の１つと対向するように配置されている。
【0021】
図２は、アクティブマトリクス基板４０の一例を示す模式的平面図である。基板１０の主面１０ａは、前述したように表示領域ＤＲと、非表示領域ＮＲとを有している。表示領域ＤＲは、本実施形態では、ｘ軸方向が長手方向である矩形形状を有している。しかし、表示領域は、長円形、多角形、矩形のｘ軸方向に並ぶ上側の２つの角を丸めた形状など、他の形状を有していてもよい。非表示領域ＮＲは、表示領域ＤＲの周囲に位置している。本実施形態では、非表示領域ＮＲは、表示領域を囲んでいる。
【0022】
複数のゲートバスラインＧＬは、それぞれｘ軸方向（第１方向）に伸びており、ｙ軸方向（第２方向）に配列されている。また、複数のソースバスラインＳＬは、それぞれｙ軸方向に伸びており、ｘ軸方向に配列されている。
【0023】
複数の容量配線ＣＬは、複数のソースバスラインＳＬのうちの一部と交差するように、表示領域ＤＲに配置されている。
【0024】
図３は、画素ＰＸの構成例を示す回路図である。各画素ＰＸは、複数のソースバスラインＳＬのうち一対のソースバスラインＳＬおよび前記複数のゲートバスラインＧＬのうち一対のゲートバスラインＧＬに囲まれた領域にそれぞれ配置されている。画素ＰＸは、薄膜トランジスタ（ＴＦＴ）などのスイッチング素子と画素電極ＰＥとを含む。具体的には、ＴＦＴのゲート電極がゲートバスラインＧＬに接続され、ソース電極がソースバスラインＳＬに接続され、ドレイン電極が画素電極に接続されている。
【0025】
再び図２を参照する。少なくとも１つのゲートドライバ６０および複数のソースドライバ７０のそれぞれは、表示領域ＤＲより外側に配列されている。本実施形態では、アクティブマトリクス基板４０は、ｘ軸方向において、表示領域ＤＲを挟んで非表示領域ＮＲに配置された一対のゲートドライバ６０を備えている。
【0026】
本実施形態では、ゲートドライバ６０は、基板１０に一体的に（モノリシックに）形成されている。例えば、ゲートドライバ６０は、複数のＴＦＴを含み、これらのＴＦＴと、画素ＰＸのＴＦＴとは同時に形成されている。ゲートドライバ６０は、ベアチップやパッケージ化されたチップで構成され、基板１０の非表示領域ＮＲに実装されていてもよい。
【0027】
複数のゲートバスラインＧＬの両端は、非表示領域ＮＲまで達しており、ゲートドライバ６０と接続されている。
【0028】
複数のソースドライバ７０は、ベアチップやパッケージ化されたチップで構成され、基板１０の非表示領域ＮＲに実装されている。複数のソースバスラインＳＬの一端はそれぞれ非表示領域ＮＲにまで伸ばされており、複数のソースバスラインＳＬの一端とソースドライバ７０とは、基板１０に形成された複数のソース引き出し線ＬＬによってそれぞれ接続されている。本実施形態では、ソースドライバ７０は４つの要素として示されているが、ソースドライバ７０の数は、１から３または５以上であってもよい。
【0029】
複数のソース引き出し線ＬＬのそれぞれは、ソースドライバ７０の複数の端子のそれぞれと接続されているが、ソースドライバ７０の端子の間隔とソースバスラインＳＬのｘ軸方向における配列間隔は異なっている。より具体的には、ソースドライバ７０の端子の間隔は、ソースバスラインＳＬのｘ軸方向における配列間隔よりも狭い。このため、複数のソース引き出し線ＬＬの少なくとも一部の長さ、すなわち、ソース引き出し線７０とソースドライバ７０との接続部分からソース引き出し線７０とソースバスラインＳＬとの接続部分までのソース引き出し線７０に沿った距離は、他のソース引き出し線ＬＬと異なっている。以下、この距離を、単にソース引き出し線の長さともいう。
【0030】
本実施形態では、複数のソース引き出し線ＬＬは、少なくとも１つの第１ソース引き出し線ＬＬ１、少なくとも１つの第２ソース引き出し線ＬＬ２および少なくとも１つの第３ソース引き出し線ＬＬ３を含む。第１ソース引き出し線ＬＬ１、第２ソース引き出し線ＬＬ２および第３ソース引き出し線ＬＬ３の長さをそれぞれｌ１、ｌ２、ｌ３とすると、ｌ１＜ｌ２＜ｌ３の関係を満たしている。また、第１ソース引き出し線ＬＬ１、第２ソース引き出し線ＬＬ２および第３ソース引き出し線ＬＬ３の寄生容量をそれぞれｃ１、ｃ２、ｃ３とすると、各ソース引き出し線の長さに依存して、ｃ１＜ｃ２＜ｃ３の関係を満たしている。これらの寄生容量には、隣接または重畳する２本のソース引き出し線ＬＬの間で形成される寄生容量や、ソース引き出し線ＬＬと後述する共通電極とが非表示領域ＮＲにおいて重畳する部分で形成される寄生容量が含まれる。
【0031】
また、第１ソース引き出し線ＬＬ１、第２ソース引き出し線ＬＬ２および第３ソース引き出し線ＬＬ３の抵抗をそれぞれｒ１、ｒ２、ｒ３とすると、各ソース引き出し線の長さに依存して、ｒ１＜ｒ２＜ｒ３の関係を満たしている。ソース引き出し線ＬＬの寄生容量および抵抗が大きいと時定数（寄生容量と抵抗の積）が大きくなり、ソースドライバ７０からソース引き出し線ＬＬを介してソースバスラインＳＬに供給されるデータ信号の鈍りが大きくなりやすく、ストライプ状の輝度ムラが生じやすい。データ信号の鈍りに起因する輝度ムラは、データ信号の補正や共通電極に供給する共通信号を調整することで、緩和することができる場合もあるが、データ信号の鈍り方の差異の大きい場合や、データ信号の鈍り方に差異が生じるソースバスラインＳＬの数が多いの場合は、データ信号補正や共通信号を調整は困難である。
【0032】
複数のソース引き出し線ＬＬは、第１ソース引き出し線ＬＬ１、第２ソース引き出し線ＬＬ２および第３ソース引き出し線ＬＬ３をそれぞれ１つ以上含んでいればよく、各ソース引き出し線を２以上含んでいてもよい。
【0033】
複数のソースバスラインＳＬは、少なくとも１つの第１ソースバスラインＳＬ１と、少なくとも１つの第１ソースバスラインＳＬ１と、少なくとも１つの第３ソースバスラインＳＬ３とを含む。第１ソースバスラインＳＬ１は第１ソース引き出し線ＬＬ１と接続され、第２ソースバスラインＳＬ２は第２ソース引き出し線ＬＬ２と接続され、第３ソースバスラインＳＬ３は第３ソース引き出し線ＬＬ３と接続されている。
【0034】
複数のソースバスラインＳＬの一部は、容量配線ＣＬと交差することによって、寄生容量を形成する。第１ソースバスラインＳＬ１と複数の容量配線ＣＬとが形成する寄生容量をｃｃ１とし、第２ソースバスラインＳＬ２と複数の容量配線ＣＬとが形成する寄生容量ｃｃ２とした場合、ｃｃ１は、ｃｃ２よりも大きくなっている。つまり、ｃｃ１＞ｃｃ２の関係を満たしている。これにより、第１ソース引き出し線ＬＬ１と、第２ソース引き出し線ＬＬ２との長さが異なることによって生じる寄生容量の差異を、接続された第１ソースバスラインＳＬ１および第２ソースバスラインＳＬ２の寄生容量を異ならせることによって、小さくすることができる。以下、アクティブマトリクス基板４０の構造を具体的に説明する。
【0035】
図４は、アクティブマトリクス基板４０の１画素分の主要な構造を示す平面図である。図４において、主な金属層や導電層、および半導体層が示されている。図５および図６は、図４のＡ－Ａ線およびＢ－Ｂ線の位置における液晶パネル５０の断面構造を示す。
【0036】
Ａ－Ａ線断面では、アクティブマトリクス基板４０において、基板１０上にゲートバスラインＧＬの一部であるゲート電極１１が配置され、ゲート電極１１およびゲートバスラインＧＬを覆って基板１０上にゲート絶縁層１２が配置されている。ゲート絶縁層１２上には、半導体層１３が位置している。半導体層１３上にドレイン電極１５と、ソースバスラインＳＬの一部であるソース電極１４とが位置している。
【0037】
ソース電極１４を含むソースバスラインＳＬ、ドレイン電極１５および半導体層１３を覆って絶縁層１６がゲート絶縁層１２上に配置されている。さらに、絶縁層１６上には平坦化層１７が配置され、平坦化層１７上に共通電極１８が配置されている。
【0038】
共通電極１８を覆って平坦化層１７上に絶縁層１９が配置されている。また絶縁層１９上には画素電極ＰＥが位置している（図６）。ゲートバスラインＧＬおよびソースバスラインＳＬは、それぞれ銅、チタン、アルミニウム、モリブデン、タングステンなどの中から選択される１種類の金属材料からなる単層膜または異なる種類の金属材料からなる積層膜や合金とされることで導電性および遮光性を有している。また、共通電極１８および画素電極ＰＥは、透明な導電材料（例えば、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）など）からなる。また、液晶表示装置１０１が反射型や半透過型の場合、共通電極１８および画素電極ＰＥに、アルミニウムや銀などの反射率の高い金属材料が含まれる場合もある。
【0039】
また、対向基板８０において、基板２１上にブラックマトリクス２２が配置され、さらに、カラーフィルタ２３が配置されている。カラーフィルタ２３は、例えば、画素ごとに赤、青、緑のいずれかの色を有しており、図５および図６では、緑色のカラーフィルタ２３Ｇおよび赤色のカラーフィルタ２３Ｒが示されている。カラーフィルタ２３上にはオーバーコート層２４が配置されている。
【0040】
Ａ－Ａ線およびＢ－Ｂ線はいずれもブラックマトリクス２２で覆われる位置にあるため、図５および図６は、カラーフィルタ２３は、ブラックマトリクス２２上に位置しているが、画素の開口領域では、ブラックマトリクス２２は配置されておらず、カラーフィルタ２３は、基板２１上に形成されている。
【0041】
図４に示すように、ゲートバスラインＧＬは、ｘ軸方向に伸びており、各画素ＰＸ（破線で囲む領域）内に向かってゲート電極１１が伸びている。
【0042】
ソースバスラインＳＬは、各画素ＰＸにおいて、ＴＦＴと隣接する領域ではｙ軸と平行に伸びている。また、ソース電極１４が各画素ＰＸ内に向かって伸びている。ソースバスラインＳＬは、各画素のｙ軸方向の中央において屈曲部ＳＬｃを有している。屈曲部ＳＬｃにおいて、ソースバスラインＳＬの伸びる方向が変化することによって、各画素の開口部に隣接する領域では、ソースバスラインＳＬは、Ｖ時（くの字）形状を有している。ソースバスラインＳＬは、ｙ軸に対して、例えば、３°以上２０°以下の角度を為して屈曲部ＳＬｃにおいて屈曲しつつ、全体としてｙ軸と平行に伸びている。
【0043】
画素電極ＰＥは、ｙ軸方向に伸び、ｘ軸方向に配列された複数のスリット状の開口部ＰＥＯを有している。各開口部ＰＥＯは、一対のゲートバスラインＧＬにそれぞれ近接した第１屈曲部ＰＥＯ１および第２屈曲部ＰＥＯ２と、第１屈曲部ＰＥＯ１と第２屈曲部ＰＥＯ２との間に位置する第３屈曲部ＰＥＯ３とを有する。第１屈曲部ＰＥＯ１、第２屈曲部ＰＥＯ２および第３屈曲部ＰＥＯ３において、スリットの伸びる方向が変化している。
【0044】
画素電極ＰＥは、ドレイン電極１５と、絶縁層１９と平坦化層１７および絶縁層１６に設けられたコンタクトホールを介して接続されている。ここでは、ある画素電極ＰＥが接続されるドレイン電極１５を備えたＴＦＴに対応するゲートバスラインＧＬに近接する屈曲部を第２屈曲部ＰＥＯ２とし、ある画素電極ＰＥが接続されるドレイン電極１５を備えたＴＦＴに対応するゲートバスラインＧＬに隣接するゲートバスラインＧＬに近接する屈曲部を第１屈曲部ＰＥＯ１とする。
【0045】
共通電極１８は、平面視において、少なくとも各画素電極ＰＥの開口部ＰＥＯ全体と連続的に重なっている。本実施形態では、共通電極１８は各画素ＰＸ全体に広がっており、隣接する画素ＰＸの共通電極１８と接続されている。これにより、共通電極１８は表示領域ＤＲ全体を覆っている。共通電極１８には、各画素ＰＸにおいて、上述した画素電極ＰＥとドレイン電極１５との接続のため、ドレイン電極１５の一部を露出する開口１８ａが設けられている。図２に示すように、共通電極１８は、非表示領域ＮＲにおいて、共通配線ＲＬと接続されており、制御装置９０から共通電位が供給されている。
【0046】
対向基板８０とアクティブマトリクス基板４０との間にはスペーサ２０が配置されている。また、対向基板８０とアクティブマトリクス基板４０との間の空隙に液晶層８１が配置されている。
【0047】
以上のような構成の画素において、画素電極ＰＥに対してＴＦＴを介してデータ信号が書き込まれると、画素電極ＰＥと重畳する共通電極１８との間に電位差が生じる。そして、画素電極ＰＥが有する開口部ＰＥＯの開口縁と共通電極１８との間には、アレイ基板４０の主面に沿う成分に加えて、アレイ基板４０の主面に対する法線方向の成分を含むフリンジ電界（斜め電界）が生じる。このフリンジ電界を利用することで液晶層８１に含まれる液晶分子の配向方向を制御することができる。つまり、本実施形態に係る液晶パネル１０１は、動作モードがＦＦＳ（Fringe Field Switching）モードとされている。
【0048】
アクティブマトリクス基板４０の非表示領域ＮＲに配置されたソース引き出し線ＬＬは、種々の態様によって構成することができる。図７から図１１は、ソース引き出し線ＬＬの断面構造を示す模式図である。図７に示すように、複数のソース引き出し線ＬＬは、例えば、基板１０上であってゲート絶縁層１２の下に配置されていてもよい。この場合、ソース引き出し線ＬＬは、ゲートバスラインＧＬおよび容量配線ＣＬを構成している金属層と同じ金属層によって構成することができる。
【0049】
図８および図９に示すように、複数のソース引き出し線ＬＬは、例えば、基板１０上であってゲート絶縁層１２の下に配置された配線ＬＬＡと、ゲート絶縁層１２上であって絶縁層１６の下に配置された配線ＬＬＢとを含んでいてもよい。この場合、配線ＬＬＡは上述したように構成することができる。また、配線ＬＬＢは、ソースバスラインＳＬおよびドレイン電極１５を構成している金属層と同じ金属層によって構成することができる。この場合、配線ＬＬＡと配線ＬＬＢとは、積層方向において、重なっていてもよいし、配線ＬＬＢは、配線ＬＬＡと重ならないようにｘ軸方向にずれていてもよい。
【0050】
また、図１０および図１１に示すように、複数のソース引き出し線ＬＬは、例えば、基板１０上であってゲート絶縁層１２の下に配置された配線ＬＬＡと、ゲート絶縁層１２上であって絶縁層１６の下に配置された配線ＬＬＢと、絶縁層１６上であって絶縁層１９の下に配置された配線ＬＬＣとを含んでいてもよい。この場合、配線ＬＬＡおよび配線ＬＬＢは上述したように構成することができる。配線ＬＬＣは、例えば、共通電極１８を構成している導電層や金属層と同じ導電層や金属層によって構成することができる。また、配線ＬＬＣを、共通電極１８と直接接するように設けられた金属層（このような金属層は共通電極１８の表示領域ＤＲ内での抵抗分布を低減するために設けられることがある）と同じ金属層によって構成することもできる。さらに、配線ＬＬＣを配線ＬＬＡの下層に追加で設けた絶縁層と基板１０との間に配置する構成としてもよい。配線ＬＬＡ、配線ＬＬＢおよび配線ＬＬＣは、積層方向において、重なっていてもよいし、互いに一部が重ならないように、配線ＬＬＢおよび配線ＬＬＣが配線ＬＬＡに対してｘ軸方向にずれていてもよい。
【0051】
このように、ソース引き出し線ＬＬの一部を１または複数の異なる金属層で構成することによって、異なる金属層で構成したソース引き出し線ＬＬを高さ方向の異なるレベルに配置できる。よって、例えば、複数のソース引き出し線ＬＬの配列ピッチを狭くしても、ソース引き出し線ＬＬが互いに接触することが抑制できる。また、ソース引き出し線ＬＬの幅を大きくして、ソース引き出し線ＬＬの抵抗を小さくすることができる。
【0052】
また、複数のソース引き出し線ＬＬの少なくとも一部が、平面視において、部分的に、あるいは、全体的に重なることによって、寄生容量が形成される。このため、他のソース引き出し線ＬＬと重なるソース引き出し線ＬＬの寄生容量は、他のソース引き出し線ＬＬと重ならないソース引き出し線ＬＬの寄生容量よりも大きくなりやすい。なお、複数のソース引き出し線ＬＬの一部または全部に、ソース引き出し線ＬＬ間の重なりによる寄生容量を適宜付加することで、ソース引き出し線ＬＬの寄生容量を調節することもできる。
【0053】
【0054】
容量配線ＣＬは、ｘ軸方向に伸びる第１部分ＣＬ１と、ソースバスラインＳＬと交差する位置において、ソースバスラインＳＬの伸びる方向に沿ってそれぞれ伸び、ソースバスラインＳＬと重っている複数の第２部分ＣＬ２とを有している。容量配線ＣＬは、例えば、ゲート電極１１およびゲートバスラインＧＬと同じ金属層で形成されており、同じ金属層を含んでいてもよい。この場合、容量配線ＣＬはゲートバスラインＧＬと交差せず、また、ソースバスラインＳＬと容量配線ＣＬとの間にはゲート絶縁層１２が位置している。
【0055】
容量配線ＣＬは、ゲート電極１１およびゲートバスラインＧＬとは異なる金属層を用いて形成することもできる。例えば、共通電極１８の抵抗分布の低減のための配線として、あるいは、液晶表示装置がタッチセンサ機能を備える場合のタッチセンサ用配線として、ゲートバスラインＧＬ、ソースバスラインＳＬ、共通電極１８および画素電極ＰＥのいずれに対しても絶縁層を介して異なる層に、金属層を用いて形成された配線を設ける場合がある。この金属層と同じ金属層によって、容量配線ＣＬを構成することもできる。
【0056】
容量配線ＣＬは、ｘ軸方向に配列された画素ＰＸにおける画素電極ＰＥの開口部ＰＥＯの第１屈曲部ＰＥＯ１または第２屈曲部ＰＥＯ２と重なる位置に配置されていることが好ましい。本実施形態では、容量配線ＣＬは、ｘ軸方向に並ぶ画素ＰＸにおける第１屈曲部ＰＥＯ１に配置されている。
【0057】
図４および図６に示すように、容量配線ＣＬは、平坦化層１７および絶縁層１６に設けられたコンタクトホール１７ｈを介して共通電極１８と接続されている。各容量配線ＣＬと共通電極１８とを接続するコンタクトホール１７ｈは、表示領域ＤＲにおいて、少なくとも１か所で設けられていればばよいが、容量配線ＣＬとの接続の冗長性と、共通電極１８の抵抗分布の低減のために、容量配線ＣＬの両端付近を含む複数箇所に設けられていてもよい。また、コンタクトホール１７ｈが形成される領域では、液晶の配向方向が乱れやすく、残像などの原因となるため、ブラックマトリクス２２と重なる領域に設けることが好ましい。スペーサ２０の近傍は液晶の配向方向が乱れやすく、スペーサ２０と重なるように、対向基板８０の基板２１上にブラックマトリクス２２が設けられている。ブラックマトリクス２２が占める面積が大きくならないように、コンタクトホール１７ｈをスペーサ２０の近傍に配置してもよい。
【0058】
容量配線ＣＬの第２部分ＣＬ２のソースバスラインＳＬに沿った長さは、第２部分ＣＬ２が重なるソースバスラインＳＬの種類によって異なる。図１３および図１４に示すように、前記第１ソースバスラインＳＬ１と重なる第２部分ＣＬ２の前記第１ソースバスラインに沿った長さをｌｌ１とし、第２ソースバスラインＳＬ２と重なる第２部分ＣＬ２の前記第１ソースバスラインに沿った長さをｌｌ２とした場合、ｌｌ１＞ｌｌ２の関係を満たしている。
【0059】
第２部分ＣＬ２の伸びる方向に垂直な第２部分ＣＬ２の幅は、ソースバスラインＳＬの幅と同じであってもよいし、異なっていてもよい。寄生容量を効率的に発生させるという観点では、第２部分ＣＬ２の幅は、ソースバスラインＳＬの幅と同じであることが好ましい。また、製造工程において、ソースバスラインＳＬの幅や第２部分ＣＬ２の幅にばらつきが生じたり、第２部分ＣＬ２に対するソースバスラインＳＬの位置ずれが生じる場合があるため、これらを考慮して、ソースバスラインＳＬの幅に対して、第２部分ＣＬ２の幅を例えば１～２μｍ程度大きくしておいてもよい。
【0060】
また、図１５に示すように、容量配線ＣＬは第３ソースバスラインＳＬ３とは交差していない。このため、第３ソースバスラインＳＬ３が容量配線ＣＬと交差することにより生成する寄生容量はゼロである。一方、本実施形態では、アクティブマトリクス基板４０は、第３ソースバスラインＳＬ３に隣接して、複数のダミー配線ＤＬを備えている。各ダミー配線ＤＬは、ｘ軸方向に伸びており、第３ソースバスラインＳＬ３に隣接している。また複数の容量配線ＣＬの１つの延長線上に位置しており、いずれのソースバスラインＳＬとも交差していない。
【0061】
ダミー配線ＤＬは、ソースバスラインＳＬと交差しないことによって、ソースバスラインＳＬの寄生容量の増大には、ほとんど寄与しない。一方、ダミー配線ＤＬを容量配線ＣＬの１つの延長線上に位置することによって、容量配線ＣＬが配置された画素と、容量配線ＣＬが配置されない画素における開口率の差異を小さくすることができる。
【0062】
上述したように、第１ソース引き出し線ＬＬ１の長さＬ１よりも第２ソース引き出し線ＬＬ２の長さｌ２の方が大きいため、第２ソース引き出し線ＬＬ２の抵抗ｒ２は、第１ソース引き出し線ＬＬ１の抵抗ｒ１よりも大きく（ｒ１＜ｒ２）、第２ソース引き出し線ＬＬ２の寄生容量ｃ２は、第１ソース引き出し線ＬＬ１の寄生容量ｃ１よりも大きい（ｃ１＜ｃ２）。
【0063】
一方、各容量配線ＣＬにおいて、第１ソースバスラインＳＬ１と重なる第２部分ＣＬ２の長さｌｌ１は、第２ソースバスラインＳＬ２と重なる第２部分ＣＬ２の長さｌｌ２よりも長い（ｌｌ１＞ｌｌ２）。ここで、第２部分ＣＬ２と重なる部分において、第１ソースバスラインＳＬ１の幅と第２ソースバスラインＳＬ２の幅は同じである。このため、ソースバスラインＳＬと第２部分ＣＬ２とが重なる面積は、第２部分ＣＬ２の長さに比例し、第２ソースバスラインＳＬ２と第２部分ＣＬ２とが重なる面積は、第１ソースバスラインＳＬ１と第２部分ＣＬ２とが重なる面積よりも小さい。つまり、第２ソースバスラインＳＬ２と各容量配線ＣＬが重なる面積は、第１ソースバスラインＳＬ１と各容量配線ＣＬが重なる面積よりも小さい。このため、第２ソースバスラインＳＬ２と複数の容量配線ＣＬとが形成する寄生容量ｃｃ２は、第１ソースバスラインと複数の容量配線ＣＬとが形成する寄生容量ｃｃ１よりも小さい（ｃｃ１＞ｃｃ２）。
【0064】
第１ソース引き出し線ＬＬ１および第２ソース引き出し線ＬＬ２はそれぞれ第１ソースバスラインＳＬ１および第２ソースバスラインＳＬ２に接続されている。このため、第１ソース引き出し線ＬＬ１と第２ソース引き出し線ＬＬ２との寄生容量の差を小さくするように、容量配線ＣＬは、第１ソースバスラインＳＬ１および第２ソースバスラインＳＬ２との間でそれぞれ寄生容量を形成している。
【0065】
なお、第１ソースバスラインＳＬ１の寄生容量を第２ソースバスラインＳＬ２の寄生容量よりも大きくする手段としては、第２部分ＣＬ２と重なる部分において、第１ソースバスラインＳＬ１の幅を第２ソースバスラインＳＬ２の幅よりも大きくすることも考えられる。しかし、この場合、第１ソースバスラインＳＬ１の抵抗が第２ソースバスラインＳＬ２の抵抗よりも小さくなり、この抵抗値の差に起因してデータ信号の鈍り方に差異が生じる場合がある。さらに、共通電極１８が画素電極ＰＥよりも上層（液晶層８１に近い側）に配置される構成の液晶表示装置の場合、第１ソースバスラインＳＬ１と第１ソースバスラインＳＬ１に隣接する画素電極ＰＥとの間の寄生容量が、第２ソースバスラインＳＬ２と第２ソースバスラインＳＬ１に隣接する画素電極ＰＥとの間の寄生容量よりも大きくなることによって、シャドーイングなどの表示不良が生じやすくなる場合もある。よって、上記したように、第２部分ＣＬ２と重なる部分において、第１ソースバスラインＳＬ１の幅と第２ソースバスラインＳＬ２の幅は同じであることが好ましい。
【0066】
また、容量配線ＣＬは、共通電極１８に接続され、一定の電位に維持される。このため、液晶表示装置の駆動によって画素電極やソースバスラインにデータ信号が印加されても、容量配線による寄生容量の変化が抑制される。
【0067】
この容量配線ＣＬは、ｘ軸方向に配列された画素における第１屈曲部ＰＥＯ１または第２屈曲部ＰＥＯ２に配置されている。画素電極ＰＥのスリット状開口部ＰＥＯの屈曲部では、液晶の配向方向が乱れることにより画素に印加する電圧に応じた正しい階調で光を透過させること難しく、各画素への輝度の寄与が少ない。したがって、第１屈曲部ＰＥＯ１または第２屈曲部ＰＥＯ２に容量配線ＣＬを配置することによって、画素の開口率は低下するものの、実質的な画素の輝度への影響を抑制することができる。
【0068】
また、第２ソース引き出し線ＬＬ２の長さｌ２よりも第３ソース引き出し線ＬＬ３の長さｌ３の方が大きいため、第３ソース引き出し線ＬＬ３の抵抗ｒ３は、第２ソース引き出し線ＬＬ２の抵抗ｒ２よりも大きく（ｒ２＜ｒ３）、第３ソース引き出し線ＬＬ３の寄生容量ｃ３は、第２ソース引き出し線ＬＬ２の寄生容量ｃ２よりも大きい（ｃ２＜ｃ３）。
【0069】
これに対し、各容量配線ＣＬは、第３ソースバスラインＳＬ３とは重なっていない。このため、第３ソースバスラインＳＬ３と複数の容量配線ＣＬとが形成する寄生容量ｃｃ３は、第２ソースバスラインと複数の容量配線ＣＬとが形成する寄生容量ｃｃ２よりも小さい（ｃｃ２＞ｃｃ３）。
【0070】
第２ソース引き出し線ＬＬ２および第３ソース引き出し線ＬＬ３が、第２ソースバスラインＳＬ２および第３ソースバスラインＳＬ３にそれぞれ接続されることによって、第２ソース引き出し線ＬＬ２と第３ソース引き出し線ＬＬ３との寄生容量の差を小さくするように、容量配線ＣＬは、第２ソースバスラインＳＬ２との間で寄生容量を形成していると言える。
【0071】
（第２実施形態）
図１６は、本実施形態の液晶表示装置１０２におけるアクティブマトリクス基板４０の一例を示す平面図である。本実施形態の液晶表示装置は、各容量配線ＣＬが第３ソースバスラインＳＬ３とも交差している点で、第１実施形態の液晶表示装置１０１と異なっている。
図１６は、本実施形態の液晶表示装置１０２におけるアクティブマトリクス基板４０の一例を示す平面図である。本実施形態の液晶表示装置は、各容量配線ＣＬが第３ソースバスラインＳＬ３とも交差している点で、第１実施形態の液晶表示装置１０１と異なっている。
【0072】
図１６に示すように、各容量配線ＣＬは、第１ソースバスラインＳＬ１、第２ソースバスラインＳＬ２および第３ソースバスラインＳＬ３のすべてと交差している。具体的には、各容量配線ＣＬは、表示領域に配置されたすべてのソースバスラインＳＬと交差するように、表示領域ＤＲのｘ軸方向における一端から他端まで伸びている。本実施形態では、液晶表示装置１０２は、ダミー配線ＤＬは備えていない。
【0073】
図１７、図１８および図１９は、容量配線ＣＬとソースバスラインＳＬとの位置を示す平面図である。図１７および図１８に示すように、容量配線ＣＬは、第１実施形態と同様、第１ソースバスラインＳＬ１と第２ソースバスラインＳＬ２との交差位置において、第２部分ＣＬ２を有している。
【0074】
図１９に示すように、各容量配線ＣＬの第１部分ＣＬ１は、第３ソースバスラインＳＬ３と交差している。各容量配線ＣＬは、第３ソースバスラインＳｌ３と交差する位置において、第３ソースバスラインの伸びる方向に沿って伸びる第２部分を有していない。ここで、容量配線ＣＬと重なる部分において、第２ソースバスラインＳＬ２の幅と第３ソースバスラインＳＬ３の幅は同じである。よって、第３ソースバスラインＳＬ３と容量配線ＣＬとが重なる面積は、第２ソースバスラインＳＬ２と容量配線ＣＬとが重なる面積よりも小さい。このため、第３ソースバスラインと複数の容量配線ＣＬとが形成する寄生容量ｃｃ３は、第２ソースバスラインと複数の容量配線ＣＬとが形成する寄生容量ｃｃ２よりも小さい（ｃｃ２＞ｃｃ３）。
【0075】
したがって、第１実施形態と同様、第２ソース引き出し線ＬＬ２と第３ソース引き出し線ＬＬ３との寄生容量の差を小さくするように、容量配線ＣＬは、第２ソースバスラインＳＬ２および第３ソースバスラインＳＬ３との間でそれぞれ寄生容量を形成している。
【0076】
上記実施形態では、各容量配線ＣＬは、ｘ軸方向に並ぶ画素ＰＸにおける第１屈曲部ＰＥＯ１に配置されているが、各容量配線ＣＬは、第２屈曲部ＰＥＯ２に配置されていてもよい。
【0077】
【0078】
各容量配線ＣＬの第１部分ＣＬ１は、ｘ軸方向に配列された画素ＰＸにおける画素電極ＰＥの開口部ＰＥＯの第２屈曲部ＰＥＯ２と重なる位置に配置されている。第２部分ＣＬ２は、第１部分ＣＬ１からソースバスラインＳＬの伸びる方向に沿って、各画素の中心に向かって伸びている。
【0079】
第２屈曲部ＰＥＯ２は、ＴＦＴのドレイン電極１５に近接している。画素電極ＰＥは、絶縁層１９と平坦化層１７および絶縁層１６に設けられたコンタクトホールを介してドレイン電極１５と接続されている。このため、ドレイン電極１５の上方では、コンタクトホールの影響によって液晶の配向が乱れている。各容量配線ＣＬが、第２屈曲部ＰＥＯ２と重なる位置に配置されていることによって、各容量配線ＣＬは、コンタクトホールによる液晶の配向が乱れている領域を覆うことができる。よって、第１の実施形態で説明した画素電極ＰＥのスリット状開口の屈曲による液晶の乱れが生じている領域に加え、コンタクトホールによる液晶の乱れが生じている領域の少なくとも一部を遮光することができる。このことにより、残像が生じ難く、コントラストの高い表示を得ることができる。
【0080】
（第３実施形態）
図２４は、本実施形態の液晶表示装置におけるアクティブマトリクス基板４０の一例を示す平面図である。図２５は、各画素の画素電極ＰＥ、ソースバスラインＳＬ、ゲートバスラインおよび容量配線ＣＬを示す平面図である。また、図２６、図２７および図２８は、各画素のソースバスラインＳＬおよび容量配線ＣＬを示す平面図である。
図２４は、本実施形態の液晶表示装置におけるアクティブマトリクス基板４０の一例を示す平面図である。図２５は、各画素の画素電極ＰＥ、ソースバスラインＳＬ、ゲートバスラインおよび容量配線ＣＬを示す平面図である。また、図２６、図２７および図２８は、各画素のソースバスラインＳＬおよび容量配線ＣＬを示す平面図である。
【0081】
本実施形態の液晶表示装置は、各容量配線ＣＬが画素電極ＰＥの開口部ＰＥＯの第３屈曲部ＰＥＯ３に配置されている点で第１実施形態の液晶表示装置１０１と異なっている。
【0082】
図２６に示すように、各容量配線ＣＬは、第１部分ＣＬ１が、第１方向に配列された画素における開口部ＰＥＯの第３屈曲部ＰＥＯ３と重なるように配置されている。また、各容量配線ＣＬの第１部分ＣＬ１は、第１ソースバスラインＳＬ１、第２ソースバスラインＳＬ２および第３ソースバスラインＳＬ３と交差するようにｘ軸方向に伸びている。つまり、各容量配線ＣＬは複数のソースバスラインＳＬと交差するようにｘ軸方向に伸びている。図２４に示すように、各容量配線ＣＬは、その両端が非表示領域ＮＲにまで伸びており、非表示領域において、それぞれ共通配線ＲＬと接続されており、制御装置９０から共通電位が供給されている。なお、本実施形態においても、第１実施形態や第２実施形態と同様に、表示領域ＤＲにおいて、容量配線ＣＬと共通電極１８とを接続するコンタクトホールを設けてもよい。
【0083】
図２６および図２７に示すように、各容量配線ＣＬは、第１ソースバスラインおよび第２ソースバスラインと交差する位置において、ソースバスラインの伸びる方向に沿ってそれぞれ伸び、ソースバスラインと重っている第２部分ＣＬ２を有する。第２部分ＣＬ２は、第１屈曲部ＰＥＯ１および第２屈曲部ＰＥＯ２に向かって第１部分ＣＬ１からそれぞれ伸びている。図２６および図２７に示す形態では、このように、第２部分ＣＬ２は、第１屈曲部ＰＥＯ１および第２屈曲部ＰＥＯ２の両方に向かって伸びているが、第２部分ＣＬ２は、一方にのみ伸びていてもよい。
【0084】
図２８に示すように、容量配線ＣＬは、第３ソースバスラインＳＬ３と重なる位置では、第２部分ＣＬ２を有していない。
【0085】
各容量配線ＣＬにおいて、第１ソースバスラインＳＬ１と重なる第２部分ＣＬ２の長さｌｌ１は、第２ソースバスラインＳＬ２と重なる第２部分ＣＬ２の長さｌｌ２よりも長い（ｌｌ１＞ｌｌ２）。ここで、第２部分ＣＬ２と重なる部分において、第１ソースバスラインＳＬ１の幅と第２ソースバスラインＳＬ２の幅は同じである。よって、第２ソースバスラインＳＬ２と第２部分ＣＬ２とが重なる面積は、第１ソースバスラインＳＬ１と第２部分ＣＬ２とが重なる面積よりも小さい。このため、第２ソースバスラインＳＬ２と複数の容量配線ＣＬとが形成する寄生容量ｃｃ２は、第１ソースバスラインと複数の容量配線ＣＬとが形成する寄生容量ｃｃ１よりも小さい（ｃｃ１＞ｃｃ２）。ここで、第２部分の長さとは、第１屈曲部ＰＥＯ１への伸びる第２部分の長さおよび第２屈曲部ＰＥＯ２へ伸びる第２部分の長さの合計の長さであり、第１部分ＣＬ１は含まない。
また、各容量配線ＣＬは、第３ソースバスラインＳＬ３と交差する位置において、第３ソースバスラインの伸びる方向に沿って伸びる第２部分を有していない。ここで、第２部分ＣＬ２と重なる部分において、第２ソースバスラインＳＬ２の幅と第３ソースバスラインＳＬ３の幅は同じである。よって、第３ソースバスラインＳＬ３と容量配線ＣＬとが重なる面積は、第２ソースバスラインＳＬ２と容量配線ＣＬとが重なる面積よりも小さい。このため、第３ソースバスラインと複数の容量配線ＣＬとが形成する寄生容量ｃｃ３は、第２ソースバスラインと複数の容量配線ＣＬとが形成する寄生容量ｃｃ２よりも小さい（ｃｃ２＞ｃｃ３）。
また、各容量配線ＣＬは、第３ソースバスラインＳＬ３と交差する位置において、第３ソースバスラインの伸びる方向に沿って伸びる第２部分を有していない。ここで、第２部分ＣＬ２と重なる部分において、第２ソースバスラインＳＬ２の幅と第３ソースバスラインＳＬ３の幅は同じである。よって、第３ソースバスラインＳＬ３と容量配線ＣＬとが重なる面積は、第２ソースバスラインＳＬ２と容量配線ＣＬとが重なる面積よりも小さい。このため、第３ソースバスラインと複数の容量配線ＣＬとが形成する寄生容量ｃｃ３は、第２ソースバスラインと複数の容量配線ＣＬとが形成する寄生容量ｃｃ２よりも小さい（ｃｃ２＞ｃｃ３）。
【0086】
本実施形態の液晶表示装置も第１および第２実施形態と同様、ソース引き出し線の長さが異なることによって生じる寄生容量の差異を、接続されたソースバスラインの寄生容量を異ならせることによって、小さくすることができる。また、容量配線が共通電位に接続されているため、表示装置の駆動によって画素電極やソースバスラインに階調信号が印加されても、容量配線の寄生容量の変化が抑制される。また、容量配線ＣＬの第１部分は、液晶の配向が乱れる第３屈曲部ＰＥＯ３と重なるように配置されているので、実質的な開口率の低下が抑制される。
［他の形態］
本開示の液晶表示装置は、上記実施形態に限られず、種々の改変が可能である。まず、上記各実施形態では、容量配線ＣＬは、長さが異なる２種（第１および第２）の第２部分ＣＬ２を有していたが、容量配線ＣＬは、３種以上の長さが異なる第２部分ＣＬ２を有していてもよい。また、ソース引き出し線ＬＬは、長さが異なる３種の引き出し配線を含んでいるが、４または４種以上の長さが異なる引き出し配線を含んでいてもよい。例えば、容量配線ＣＬが、ｍ種の長さが異なる第２部分ＣＬ２を有しており、ソース引き出し線ＬＬは、長さが異なるｎ種の引き出し配線を含んでいてもよい。ここでｍは２以上の整数であり、ｎは３以上の整数である。また、ｍとｎとは同じ数字であってもよいし、異なっていてもよい。
［他の形態］
本開示の液晶表示装置は、上記実施形態に限られず、種々の改変が可能である。まず、上記各実施形態では、容量配線ＣＬは、長さが異なる２種（第１および第２）の第２部分ＣＬ２を有していたが、容量配線ＣＬは、３種以上の長さが異なる第２部分ＣＬ２を有していてもよい。また、ソース引き出し線ＬＬは、長さが異なる３種の引き出し配線を含んでいるが、４または４種以上の長さが異なる引き出し配線を含んでいてもよい。例えば、容量配線ＣＬが、ｍ種の長さが異なる第２部分ＣＬ２を有しており、ソース引き出し線ＬＬは、長さが異なるｎ種の引き出し配線を含んでいてもよい。ここでｍは２以上の整数であり、ｎは３以上の整数である。また、ｍとｎとは同じ数字であってもよいし、異なっていてもよい。
【0087】
この場合、長さが異なる任意２つの第２部分と重なる２本のソースバスラインの一方を第１ソースバスラインＳＬ１とし、他方を第２ソースバスラインＳＬ２とする。また、第１ソースバスラインＳＬ１および第２ソースバスラインＳＬ２に接続されたたソース引き出し線ＬＬを、それぞれ、第１ソース引き出し線ＬＬ１および第２ソース引き出し線ＬＬ２とする。このように決定された第１ソースバスラインＳＬ１および第１ソース引き出し線ＬＬ１が、第２ソースバスラインＳＬ２および第２ソース引き出し線ＬＬ２との間で、上述した関係を満たしていれば、液晶表示装置は各実施形態で説明した効果を奏することができる。
【0088】
また、この場合、第３ソースバスラインＳＬ３は、上述した構造、つまり、第１実施形態であれば、容量配線ＣＬと交差していないソースバスラインのいずれか少なくとも１つであり、第３ソース引き出し線ＬＬ３はそのソースバスラインに接続されたソース引き出し線である。このように決定される第３ソースバスラインＳＬ３および第３ソース引き出し線ＬＬ３が第２ソースバスラインＳＬ２および第２ソース引き出し線ＬＬ２との間で上述した関係を満たしていれば、液晶表示装置は各実施形態で説明した効果を奏することができる。
【0089】
また、各実施形態で説明した液晶表示装置の各構成要素の形状や配置は一例であって、各構成要素は、他の形状を有していてよいし、他の態様で配置されていてもよい。
【0090】
本開示の液晶表示装置は以下のようにも説明することができる。
【0091】
第１の構成に係る液晶表示装置は、
表示領域および表示領域の外側に位置する非表示領域を含む主面を有する基板と、
表示領域に位置し、第１方向に伸びる複数のゲートバスラインと、
表示領域に位置し、複数のゲートバスラインと交差する方向に伸びる複数のソースバスラインであって、少なくとも１つの第１ソースバスラインおよび少なくとも１つの第２ソースバスラインを含む複数のソースバスラインと、
表示領域において２次元に配列され、複数のゲートバスラインのうちの隣接する一対のゲートバスライン、および、複数のソースバスラインのうちの隣接する一対のソースバスラインにそれぞれ囲まれた複数の画素と、
非表示領域に配置された少なくとも１つのソースドライバと、
複数のソースバスラインの一端とソースドライバとをそれぞれ接続する複数のソース引き出し線と、
表示領域に位置し、少なくとも１つの第１ソースバスラインおよび少なくとも１つの第２ソースバスラインとそれぞれ交差するように配置された複数の容量配線であって、共通電位に接続された複数の容量配線と、
を備え、
各容量配線は、第１方向に伸びる第１部分と、少なくとも１つの第１ソースバスラインおよび少なくとも１つの第２ソースバスラインと交差する位置において、ソースバスラインの伸びる方向に沿ってそれぞれ伸び、ソースバスラインと重っている複数の第２部分とを有し、
複数のソース引き出し線は、少なくとも１つの第１ソース引き出し線および少なくとも１つの第２ソース引き出し線を含み、
少なくとも１つの第１ソース引き出し線は、少なくとも１つの第１ソースバスラインと接続され、少なくとも１つの第２ソース引き出し線は、少なくとも１つの第２ソースバスラインと接続され、
前記少なくとも１つの第２ソース引き出し線は、前記少なくとも１つの第１ソース引き出し線よりも長く、
第２ソースバスラインと複数の容量配線の１つとが重なる面積は、第１ソースバスラインと複数の容量配線の１つとが重なる面積よりも小さい。
表示領域および表示領域の外側に位置する非表示領域を含む主面を有する基板と、
表示領域に位置し、第１方向に伸びる複数のゲートバスラインと、
表示領域に位置し、複数のゲートバスラインと交差する方向に伸びる複数のソースバスラインであって、少なくとも１つの第１ソースバスラインおよび少なくとも１つの第２ソースバスラインを含む複数のソースバスラインと、
表示領域において２次元に配列され、複数のゲートバスラインのうちの隣接する一対のゲートバスライン、および、複数のソースバスラインのうちの隣接する一対のソースバスラインにそれぞれ囲まれた複数の画素と、
非表示領域に配置された少なくとも１つのソースドライバと、
複数のソースバスラインの一端とソースドライバとをそれぞれ接続する複数のソース引き出し線と、
表示領域に位置し、少なくとも１つの第１ソースバスラインおよび少なくとも１つの第２ソースバスラインとそれぞれ交差するように配置された複数の容量配線であって、共通電位に接続された複数の容量配線と、
を備え、
各容量配線は、第１方向に伸びる第１部分と、少なくとも１つの第１ソースバスラインおよび少なくとも１つの第２ソースバスラインと交差する位置において、ソースバスラインの伸びる方向に沿ってそれぞれ伸び、ソースバスラインと重っている複数の第２部分とを有し、
複数のソース引き出し線は、少なくとも１つの第１ソース引き出し線および少なくとも１つの第２ソース引き出し線を含み、
少なくとも１つの第１ソース引き出し線は、少なくとも１つの第１ソースバスラインと接続され、少なくとも１つの第２ソース引き出し線は、少なくとも１つの第２ソースバスラインと接続され、
前記少なくとも１つの第２ソース引き出し線は、前記少なくとも１つの第１ソース引き出し線よりも長く、
第２ソースバスラインと複数の容量配線の１つとが重なる面積は、第１ソースバスラインと複数の容量配線の１つとが重なる面積よりも小さい。
【0092】
第２の構成に係る液晶表示装置は、第１の構成において、
第２ソース引き出し線は、第１ソース引き出し線よりも長く、
各容量配線の複数の第２部分のうち、第２ソースバスラインと重なる第２部分の第２ソースバスラインに沿った長さは、第１ソースバスラインと重なる第２部分の第１ソースバスラインに沿った長さよりも小さくてもよい。
第２ソース引き出し線は、第１ソース引き出し線よりも長く、
各容量配線の複数の第２部分のうち、第２ソースバスラインと重なる第２部分の第２ソースバスラインに沿った長さは、第１ソースバスラインと重なる第２部分の第１ソースバスラインに沿った長さよりも小さくてもよい。
【0093】
第３の構成に係る液晶表示装置は、第１の構成において、
複数のソース引き出し線は、少なくとも１つの第３ソース引き出し線をさらに含み、
複数のソースバスラインは、少なくとも１つの第３ソース引き出し線が接続された少なくとも１つの第３ソースバスラインをさらに含み、
前記少なくとも１つの第３ソース引き出し線は、前記少なくとも１つの第２ソース引き出し線よりも長く、
第３ソースバスラインは、複数の容量配線と交差していなくてもよい。
複数のソース引き出し線は、少なくとも１つの第３ソース引き出し線をさらに含み、
複数のソースバスラインは、少なくとも１つの第３ソース引き出し線が接続された少なくとも１つの第３ソースバスラインをさらに含み、
前記少なくとも１つの第３ソース引き出し線は、前記少なくとも１つの第２ソース引き出し線よりも長く、
第３ソースバスラインは、複数の容量配線と交差していなくてもよい。
【0094】
第４の構成に係る液晶表示装置は、第３の構成において、
表示領域に配置された複数のダミー配線をさらに備え、
各ダミー配線は、第１方向に伸びており、第３ソースバスラインに隣接して、複数の容量配線の１つの延長線上に位置しており、いずれのソースバスラインとも交差していなくてもよい。
表示領域に配置された複数のダミー配線をさらに備え、
各ダミー配線は、第１方向に伸びており、第３ソースバスラインに隣接して、複数の容量配線の１つの延長線上に位置しており、いずれのソースバスラインとも交差していなくてもよい。
【0095】
第５の構成に係る液晶表示装置は、第１の構成において、
複数のソース引き出し線は、少なくとも１つの第３ソース引き出し線をさらに含み、
複数のソースバスラインは、少なくとも１つの第３ソース引き出し線に接続された少なくとも１つの第３ソースバスラインをさらに含み、
前記少なくとも１つの第３ソース引き出し線は、前記少なくとも１つの第２ソース引き出し線よりも長く、
各容量配線の第１部分は、第３ソースバスラインと交差するように伸びており、
第３ソースバスラインと複数の容量配線の１つとが重なる面積は、第２ソースバスラインと複数の容量配線の１つとが重なる面積よりも小さくてもよい。
複数のソース引き出し線は、少なくとも１つの第３ソース引き出し線をさらに含み、
複数のソースバスラインは、少なくとも１つの第３ソース引き出し線に接続された少なくとも１つの第３ソースバスラインをさらに含み、
前記少なくとも１つの第３ソース引き出し線は、前記少なくとも１つの第２ソース引き出し線よりも長く、
各容量配線の第１部分は、第３ソースバスラインと交差するように伸びており、
第３ソースバスラインと複数の容量配線の１つとが重なる面積は、第２ソースバスラインと複数の容量配線の１つとが重なる面積よりも小さくてもよい。
【0096】
第６の構成に係る液晶表示装置は、第５の構成において、
各容量配線は、第３ソースバスラインと交差する位置において、第３ソースバスラインの伸びる方向に沿って伸びる第２部分を有していなくてもよい。
各容量配線は、第３ソースバスラインと交差する位置において、第３ソースバスラインの伸びる方向に沿って伸びる第２部分を有していなくてもよい。
【0097】
第７の構成に係る液晶表示装置は、第１または第２の構成において、
複数の画素のそれぞれは、画素電極と、画素電極に接続されたＴＦＴとを含み、
画素電極は、複数のソースバスラインに沿って伸びた複数のスリット状の開口部を有し、
各容量配線は、複数の画素のうち第１方向に配列された画素の画素電極の複数の開口部の折れ曲がる位置と重なるように表示領域に配置されていてもよい。
複数の画素のそれぞれは、画素電極と、画素電極に接続されたＴＦＴとを含み、
画素電極は、複数のソースバスラインに沿って伸びた複数のスリット状の開口部を有し、
各容量配線は、複数の画素のうち第１方向に配列された画素の画素電極の複数の開口部の折れ曲がる位置と重なるように表示領域に配置されていてもよい。
【0098】
第８の構成に係る液晶表示装置は、第７の構成において、
複数の開口部のそれぞれは、一対のゲートバスラインにそれぞれ近接した第１屈曲部および第２屈曲部と、第１屈曲部と第２屈曲部との間に位置する第３屈曲部とを有していてもよい。
複数の開口部のそれぞれは、一対のゲートバスラインにそれぞれ近接した第１屈曲部および第２屈曲部と、第１屈曲部と第２屈曲部との間に位置する第３屈曲部とを有していてもよい。
【0099】
第９の構成に係る液晶表示装置は、第８の構成において、
各容量配線は、第１方向に配列された画素における第１屈曲部または第２屈曲部と重なるように表示領域に配置されていてもよい。
各容量配線は、第１方向に配列された画素における第１屈曲部または第２屈曲部と重なるように表示領域に配置されていてもよい。
【0100】
第１０の構成に係る液晶表示装置は、第８の構成において、
各容量配線は、第１方向に配列された画素における第３屈曲部と重なるように表示領域に配置されており、
複数の第２部分は、第１屈曲部および第２屈曲部に向かって第１部分からそれぞれ伸びていてもよい。
各容量配線は、第１方向に配列された画素における第３屈曲部と重なるように表示領域に配置されており、
複数の第２部分は、第１屈曲部および第２屈曲部に向かって第１部分からそれぞれ伸びていてもよい。
【0101】
第１１の構成に係る液晶表示装置は、第１から第１０の構成のいずれか１つにおいて、
表示領域において、画素電極と重なるように配置された共通電極をさらに備え、
複数の容量配線は、表示領域において共通電極と電気的に接続されていてもよい。
表示領域において、画素電極と重なるように配置された共通電極をさらに備え、
複数の容量配線は、表示領域において共通電極と電気的に接続されていてもよい。
【0102】
第１２の構成にかかる液晶表示装置は、第１１の構成において、複数の容量配線のそれぞれは、表示領域において、複数箇所で共通電極と電気的に接続されていてもよい。
【0103】
第１３の構成に係る液晶表示装置は、第１から第１２の構成において、
複数の容量配線は、非表示領域に達するように伸びており、
複数の容量配線は、非表示領域において、共通電位を供給する配線に接続されていてもよい。
複数の容量配線は、非表示領域に達するように伸びており、
複数の容量配線は、非表示領域において、共通電位を供給する配線に接続されていてもよい。
【0104】
第１４の構成に係る液晶表示装置は、第１０構成において、
複数の容量配線と複数のゲートバスラインとは、同じ金属層を含んでいてもよい。
複数の容量配線と複数のゲートバスラインとは、同じ金属層を含んでいてもよい。
【0105】
第１５の構成に係る液晶表示装置は、第３または第５の構成において、
少なくとも１つの第１ソース引き出し線、少なくとも１つの第２ソース引き出し線および少なくとも１つの第３ソース引き出し線のうち、少なくともいずれか２つは平面視において一部が互いに重なっていてもよい。
少なくとも１つの第１ソース引き出し線、少なくとも１つの第２ソース引き出し線および少なくとも１つの第３ソース引き出し線のうち、少なくともいずれか２つは平面視において一部が互いに重なっていてもよい。
【符号の説明】
【0106】
１０…基板、１０ａ…主面、１１…ゲート電極、１２…ゲート絶縁層、１３…半導体層、１４…ソース電極、１５…ドレイン電極、１６…絶縁層、１７…平坦化層、１７ｈ…コンタクトホール、１８…共通電極、１８ａ…開口、１９…絶縁層、２０…スペーサ、２１…基板、２２…ブラックマトリクス、２３，２３Ｇ，２３Ｒ…フィルタ、２４…オーバーコート層、４０…アクティブマトリクス基板、５０…液晶パネル、６０…ゲートドライバ、７０…ソースドライバ、８０…対向基板、８１…液晶層、８２…シール、９０…制御装置、９１…基板、９２…タイミングコントローラ、９５…バックライト、９６…偏光板、１０１…液晶表示装置、１０２…液晶表示装置
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
