特開 2024-17824 多層基板及び多層基板の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024017824

(43)【公開日】2024-02-08

(54)【発明の名称】多層基板及び多層基板の製造方法

(51)【国際特許分類】

   H05K 3/46 20060101AFI20240201BHJP

   H01L 23/12 20060101ALI20240201BHJP

【ＦＩ】

H05K3/46 B

H05K3/46 Q

H01L23/12 N

H01L23/12 501B

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2022120730

(22)【出願日】2022-07-28

(71)【出願人】

【識別番号】504112447

【氏名又は名称】ＦＩＣＴ株式会社

(74)【代理人】

【識別番号】110001726

【氏名又は名称】弁理士法人綿貫国際特許・商標事務所

(72)【発明者】

【氏名】飯田 憲司

(72)【発明者】

【氏名】酒井 泰治

【テーマコード（参考）】

5E316

【Ｆターム（参考）】

5E316AA12

5E316AA15

5E316AA32

5E316AA43

5E316BB16

5E316CC09

5E316CC10

5E316CC32

5E316CC37

5E316CC38

5E316DD17

5E316DD24

5E316EE33

5E316FF07

5E316FF14

5E316GG15

5E316GG17

5E316GG22

5E316JJ02

(57)【要約】

【課題】小径化した半導体素子実装用のパッドへのニッケル金めっきが球形にならず、プローブの接触を良好にする。
【解決手段】複数の絶縁層２２と、各絶縁層２２内にパターン化して形成された複数の金属層２７とを有し、各金属層２７間はビアによって層間接続され、一方の面側に半導体素子実装用のパッド２１が複数形成され、他方の面側に外部接続用のパッド２４が形成された多層基板２０であって、各半導体素子実装用のパッド２１は、一方の面側に配置されている絶縁層２２の表面と同一表面となるように形成されている。
【選択図】図１

【特許請求の範囲】

【請求項1】

複数の絶縁層と、各絶縁層内にパターン化して形成された複数の金属層とを有し、各金属層間はビアによって層間接続され、一方の面側に半導体素子実装用のパッドが複数形成され、他方の面側に外部接続用のパッドが形成された多層基板であって、
各前記半導体素子実装用のパッドは、一方の面側に配置されている絶縁層の表面と同一表面となるように形成されていることを特徴とする多層基板。

【請求項2】

各前記外部接続用のパッドは、導電性ペーストによって構成されていることを特徴とする請求項１記載の多層基板。

【請求項3】

各前記半導体素子実装用のパッドの径は２５μｍ～３０μｍであり、且つ隣接する各前記半導体素子実装用のパッド中心同士の間隔は４０μｍ以下であることを特徴とする請求項１又は請求項２記載の多層基板。

【請求項4】

所定の絶縁層内に形成されたビアと、該ビアよりも他方の面側に位置する絶縁層内に形成された金属層とは一体に形成されており、一体に形成されたビアと金属層の一方の面側はシードメタル層によって覆われていることを特徴とする請求項１記載の多層基板。

【請求項5】

複数の絶縁層と、各絶縁層内にパターン化して形成された複数の金属層とを有し、各金属層間はビアによって層間接続され、一方の面側に半導体素子実装用のパッドが複数形成され、他方の面側に外部接続用のパッドが形成された多層基板を製造する製造方法であって、
最初に一方の面側の半導体素子実装用のパッドを形成し、半導体素子実装用のパッド同士の間隔よりも広くなるように、最後に他方の面側の外部接続用のパッドを形成しており、
半導体素子実装用のパッドを形成する工程は、
支持体の上面に、半導体素子実装用のパッドとしての金属層を形成する工程と、
前記支持体の上面に、前記金属層が埋没するように絶縁層を形成する工程と、を含み、
前記半導体素子実装用のパッドの表面が一方の面側に配置されている絶縁層の表面と同一表面となるように形成することを特徴とする多層基板の製造方法。

【請求項6】

前記支持体は、ガラス板の表面に金属層が形成されたものであることを特徴とする請求項５記載の多層基板の製造方法。

【請求項7】

各前記絶縁層に、前記金属層に連通するビア穴を形成する工程と、
前記ビア穴を含む絶縁層上にスパッタリングによりシードメタル層を形成する工程と、
前記シードメタル層に電解めっきを施してビアと金属層とを形成する工程と、
前記シードメタル層上に形成された金属層を所定パターンにエッチングする工程と、を含むことを特徴とする請求項５記載の多層基板の製造方法。

【請求項8】

最後に他方の面側の外部接続用のパッドを形成する際に、他方の面側の絶縁層にビア穴を形成し、該ビア穴内に導電性ペーストを充填することで導電性ペーストを外部接続用のパッドとして形成することを特徴とする請求項５記載の多層基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、多層基板及び多層基板の製造方法に関する。

【背景技術】

【0002】

半導体素子を搭載するインターポーザは、多層基板によって構成されており、インターポーザの一方の面は半導体素子を実装するための半導体素子実装用パッドが設けられ、他方の面はマザーボード等の外部への接続のための外部接続用パッドが設けられている（例えば、特許文献１：特許第５５６６２００号）。

【0003】

また、特許文献１のインターポーザでは、半導体素子実装用パッドは平面視して円形に形成され、その径は５０～１００μｍであり、その配列ピッチは９０～１５０μｍに設定されることが記載されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特許第５５６６２００号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

半導体素子の小型化、高性能化に伴い、半導体素子のバンプ（電極）の大きさが小径化しており、さらに、バンプ同士の距離が短く狭ピッチ化している。このため、インターポーザの半導体素子実装用パッドも小径化、狭ピッチ化を進める必要がある。

【0006】

なお、インターポーザの半導体素子実装用パッドは、耐食性、接点特性等を確保するため銅の表面にニッケル（Ｎｉ－Ａｕ）金めっきを施して形成することが一般的である。
しかし、絶縁層表面から突出して小径化した半導体素子実装用パッドにニッケル金めっきを施すと、ニッケル金めっきが球形に近い形状になり、検査時にプローブカードによるプローブを接触させようとしてもプローブが外れてずれ落ちてしまうという危険性がある。また、半導体素子実装用パッドの側面にもニッケル金めっきが側方に突出するように施されるため、半導体素子実装用パッド同士を狭ピッチ化することができないという課題もある。

【課題を解決するための手段】

【0007】

そこで、本発明は上記課題を解決すべくなされ、その目的とするところは、半導体素子実装用のパッドが小径化、狭ピッチ化しても問題なく検査を実施することができる多層基板、及び半導体素子実装用のパッドを小径化・狭ピッチ化できる多層基板の製造方法を提供することにある。

【0008】

本発明にかかる多層基板によれば、複数の絶縁層と、各絶縁層内にパターン化して形成された複数の金属層とを有し、各金属層間はビアによって層間接続され、一方の面側に半導体素子実装用のパッドが複数形成され、他方の面側に外部接続用のパッドが形成された多層基板であって、各前記半導体素子実装用のパッドは、一方の面側に配置されている絶縁層の表面と同一表面となるように形成されていることを特徴としている。
この構成を採用することによって、半導体素子実装用のパッドは絶縁層の表面から突出することがないので、半導体素子実装用のパッドにニッケル金めっきを施した場合であっても、ニッケル金めっきが球形にならず、プローブがパッドから外れてしまうことを防止することができる。

【0009】

また、各前記外部接続用のパッドは、導電性ペーストによって構成されていることを特徴としてもよい。
この構成によれば、本発明の多層基板を、マザーボード等の他の多層基板に積層する際に接着層を必要とせず、他の多層基板への積層時の時間短縮を図ることができる。

【0010】

また、各前記半導体素子実装用のパッドの径は２５μｍ～３０μｍであり、且つ隣接する各前記半導体素子実装用のパッド中心同士の間隔は４０μｍ以下であることを特徴としてもよい。

【0011】

また、所定の絶縁層内に形成されたビアと、該ビアよりも他方の面側に位置する絶縁層内に形成された金属層とは一体に形成されており、一体に形成されたビアと金属層の一方の面側はシードメタル層によって覆われていることを特徴としてもよい。

【0012】

本発明にかかる多層基板の製造方法によれば、複数の絶縁層と、各絶縁層内にパターン化して形成された複数の金属層とを有し、各金属層間はビアによって層間接続され、一方の面側に半導体素子実装用のパッドが複数形成され、他方の面側に外部接続用のパッドが形成された多層基板を製造する製造方法であって、最初に一方の面側の半導体素子実装用のパッドを形成し、半導体素子実装用のパッド同士の間隔よりも広くなるように、最後に他方の面側の外部接続用のパッドを形成しており、半導体素子実装用のパッドを形成する工程は、支持体の上面に、半導体素子実装用のパッドとしての金属層を形成する工程と、前記支持体の上面に、前記金属層が埋没するように絶縁層を形成する工程と、を含み、前記半導体素子実装用のパッドの表面が一方の面側に配置されている絶縁層の表面と同一表面となるように形成することを特徴としている。
この方法を採用することによって、最初にファインピッチの半導体素子実装用のパッドを形成するため、多層基板のうねりを早い段階で防止することができ、フラットな多層基板を製造することができる。
また、半導体素子実装用のパッドは絶縁層の表面から突出することがないので、小径化した半導体素子実装用のパッドにニッケル金めっきを施した場合であっても、ニッケル金めっきが球形にならず、プローブがパッドから外れてしまうことを防止できる多層基板を製造することができる。さらに、半導体素子実装用のパッドの側面が絶縁層から露出しないため、ニッケル金めっきが半導体素子実装用のパッドの側面に形成されることなく、隣接する半導体素子実装用のパッド同士の間隔を狭ピッチ化することができる。

【0013】

また、前記支持体は、ガラス板の表面に金属層が形成されたものであることを特徴としてもよい。

【0014】

また、各前記絶縁層に、前記金属層に連通するビア穴を形成する工程と、前記ビア穴を含む絶縁層上にスパッタリングによりシードメタル層を形成する工程と、前記シードメタル層に電解めっきを施してビアと金属層とを形成する工程と、前記シードメタル層上に形成された金属層を所定パターンにエッチングする工程と、を含むことを特徴としてもよい。
この方法によれば、無電解めっきによるビア及び金属層の形成を行わないため、パラジウムの析出が無く、金属パターン間の絶縁特性を良好に維持できる。

【0015】

最後に他方の面側の外部接続用のパッドを形成する際に、他方の面側の絶縁層にビア穴を形成し、該ビア穴内に導電性ペーストを充填することで導電性ペーストを外部接続用のパッドとして形成することを特徴としてもよい。
この方法によれば、多層基板をマザーボード等の他の多層基板に積層する際に接着層を必要とせず、他の多層基板への積層時の時間短縮を図ることができる。

【発明の効果】

【0016】

本発明によれば、半導体素子実装用のパッドは絶縁層の表面から突出することがないので、小径化した半導体素子実装用のパッドへのニッケル金めっきが球形にならず、プローブの接触を良好にすることができる。
また、半導体素子実装用のパッドは絶縁層の表面から突出することがない多層基板を製造できるので、半導体素子実装用のパッドの小径化、狭ピッチ化を図ることができる。

【図面の簡単な説明】

【0017】

【図1】多層基板の一例を示す概略断面図である。

【図2】多層基板の製造方法の一例を示す概略断面図（その１）である。

【図3】多層基板の製造方法の一例を示す概略断面図（その２）である。

【図4】多層基板の製造方法の一例を示す概略断面図（その３）である。

【図5】多層基板の製造方法の一例を示す概略断面図（その４）である。

【図6】多層基板の製造方法の一例を示す概略断面図（その５）である。

【図7】多層基板の製造方法の一例を示す概略断面図（その６）である。

【図8】多層基板の製造方法の一例を示す概略断面図（その７）である。

【図9】多層基板の製造方法の一例を示す概略断面図（その８）である。

【図10】多層基板の製造方法の一例を示す概略断面図（その９）である。

【図11】多層基板の製造方法の一例を示す概略断面図（その１０）である。

【図12】多層基板の製造方法の一例を示す概略断面図（その１１）である。

【図13】多層基板の製造方法の一例を示す概略断面図（その１２）である。

【図14】多層基板の製造方法の一例を示す概略断面図（その１３）である。

【図15】多層基板の製造方法の一例を示す概略断面図（その１４）である。

【図16】多層基板の製造方法の一例を示す概略断面図（その１５）である。

【図17】完成した多層基板から樹脂フィルムと支持体を剥離したところを示す概略断面図である。

【図18】半導体素子実装用のパッド表面のニッケル金めっきを示す概略断面図である。

【図19】比較例としての半導体素子実装用のパッド表面のニッケル金めっきを示す概略断面図である。

【発明を実施するための形態】

【0018】

（多層基板）
図１に半導体素子を搭載可能な多層基板の概略断面図を示す。
本実施形態における多層基板２０は、一方の面側に半導体素子１０を搭載可能とするため、半導体素子１０の半導体素子実装用のパッド２１が複数形成されている。また、多層基板２０の他方の面側に外部接続用のパッド２４が形成されている。外部接続用のパッド２４に接続されるのは、マザーボード等の他の多層基板４０である。

【0019】

多層基板２０は、複数の絶縁層２２と、複数の絶縁層２２それぞれの半導体素子搭載側に埋没したパターン化された金属層２７と、金属層２７同士を電気的に接続するビア２８とを有している。
半導体素子実装用のパッド２１同士の間隔は狭ピッチであり、外部接続用のパッド２４同士の間隔は半導体素子実装用のパッド２１同士の間隔よりも広ピッチになるように、層間の金属層２７とビア２８がそれぞれのパッドを連結するように構成されている。

【0020】

絶縁層２２としては、エポキシ樹脂又はポリイミド等を主原料とした熱硬化性樹脂による樹脂フィルムを採用することができる。
また、層間の一対の金属層２７とビア２８は、半導体素子搭載側の絶縁層２２内に形成されたビア２８と、このビア２８より外部接続側の絶縁層２２内に埋め込まれた金属層２７とが、一体となって凸字状に形成されている。さらに、一体となって凸字状に形成された金属層２７とビア２８の半導体素子搭載側はシードメタル３０によって覆われている。
ビア２８は、半導体素子搭載側が小径で外部接続側が大径となるよう、側面視すると台形形状となっている。

【0021】

シードメタル３０は、銅をスパッタリングにて形成したものを採用することができる。このシードメタル３０を電極として金属層２７及びビア２８を電解めっきによって形成することができる。すなわち、本実施形態における多層基板２０は、無電解めっきを実施せずに金属層２７及びビア２８を形成することができるため、無電解めっきのパラジウムの析出の問題がなくなり、絶縁抵抗を良好に維持することができる。

【0022】

また、半導体素子実装用のパッド２１は、一方の面側の絶縁層２２の表面と同一表面となるように形成されている。すなわち、半導体素子実装用のパッド２１は、一方の面側の絶縁層２２の表面から突出していない。
半導体素子実装用のパッド２１には、半導体素子１０のバンプ１１が接続されるため、ニッケル金めっきが施されている。半導体素子実装用のパッド２１は、一方の面側の絶縁層２２の表面から突出していないため、ニッケル金めっきは球形にならず、なだらかに半導体素子実装用のパッド２１の表面を覆うようになる。
このため、多層基板２０の検査時に、プローブカードによるプローブを接触させようとした際にプローブが外れてずれ落ちてしまうことを防止できる。

【0023】

本実施形態における多層基板２０は、半導体素子実装用のパッド２１の小径化や、狭ピッチ化に対応している。
多層基板２０は、具体的には半導体素子実装用のパッド２１の幅（径）Ａを２５～３０μｍとすることができる。これは、半導体素子実装用のパッド２１は、一方の面側の絶縁層２２の表面と同一表面となるように形成されていることに起因し、半導体素子実装用のパッド２１にニッケル金めっきを施しても球形にならないため、小径化しても検査時にプローブが外れたりすることないためである。また球形のニッケル金めっきが隣接する半導体素子実装用のパッド２１に接近するようなことがないためである。

【0024】

多層基板２０は、具体的には半導体素子実装用のパッド２１の中心から隣接する半導体素子実装用のパッド２１の中心までの間隔（ピッチ）Ｂを４０μｍ以下にすることができる。これは、パラジウムの析出が無いため、パッド間のピッチを短くしても、析出したパラジウムによって隣接するパッド間で短絡してしまうようなことが発生しないためである。また、球形のニッケル金めっきにならないため、隣接する半導体素子実装用のパッド２１に形成されたニッケル金メッキが互いに近接するようなことがないためである。

【0025】

（多層基板の製造方法）
続いて、多層基板２０の製造方法について説明する。
本実施形態における多層基板２０の製造方法は、最初に半導体素子搭載側から形成していくことに特徴がある。
上述したように、多層基板２０の半導体素子実装用のパッド２１同士の間隔は狭ピッチであり、外部接続用のパッド２４同士の間隔は半導体素子実装用のパッド２１同士の間隔よりも広ピッチになる。狭ピッチの層から形成していくことにより、多層基板２０の製造において基板のうねりを早い段階で防止することができる。

【0026】

図２に示すように、まず、多層基板２０のベースとなる支持体５０を形成する。支持体５０は、数ｍｍ～数ｃｍ程度の厚さのガラス板５２と、ガラス板５２の表面に形成された金属層５４とを有する。ガラス板５２の表面は平面状に形成されており、金属層５４はスパッタリング等によりガラス板５２の表面に形成される。金属層５４としては、銅、ニッケル等を採用することができる。

【0027】

次に、図３に示すように、支持体５０の金属層５４の表面にレジスト層５６を形成する。レジスト層５６の形成は、レジストをスピンコーターやスリットコーター等で塗布することによって形成してもよいし、フィルム状のドライフィルムレジスト（ＤＦＲ）を貼り付けて形成してもよい。

【0028】

そして、図４に示すように、支持体５０の金属層５４の表面に形成したレジスト層５６を、所定のパターンで感光させて不要部分を除去し、所定パターンのレジスト層５６として形成する。続いて、所定パターンのレジスト層５６が形成されていない箇所において、金属層５４を電極として銅を電解めっきすることにより半導体素子実装用のパッド２１を形成する。

【0029】

次に、図５に示すように、レジスト層５６を剥離する。
レジスト層５６を剥離した後に、図６に示すように、半導体素子実装用のパッド２１と支持体５０の金属層５４の表面に絶縁層２２を形成する。絶縁層２２としては、絶縁性の樹脂フィルムを貼り付けることにより形成することができる。絶縁性の樹脂フィルムとしては、熱硬化性のフィルムを採用することができる。

【0030】

次に、図７に示すように、絶縁層２２に、半導体素子実装用のパッド２１の表面に到達するような貫通穴６２を形成する。
貫通穴４８の形成はレーザ加工によって行うことができる。レーザで貫通穴６２を形成する場合のレーザの種類としては、ＣＯ₂レーザ、ＵＶレーザなどがあげられるが、適宜選択することができる。また、レーザ出力についても特に制限はなく、適宜選択することができる。

【0031】

そして、図８に示すように、絶縁層２２の表面及び貫通穴６２の内壁面に銅のシードメタル６４を形成する。銅のシードメタル６４の形成はスパッタリングで行われる。
次に、シードメタル６４の表面にレジスト層６８を形成する。レジスト層６８の形成は、レジストをスピンコーターやスリットコーター等で塗布することによって形成してもよいし、フィルム状のドライフィルムレジスト（ＤＦＲ）を貼り付けて形成してもよい。
そして、図９に示すように、シードメタル６４の表面に形成したレジスト層６８を、所定のパターンで感光させて不要部分を除去し、所定パターンのレジスト層６８として形成する。

【0032】

続いて、図１０に示すように、所定パターンのレジスト層６８が形成されていない箇所において、シードメタル６４を電極として銅を電解めっきすることにより、貫通穴６２内に銅のビア２８が形成され、平坦面にはパターン化された銅の金属層２７が形成される。
このように、ビア２８と、ビア２８の上方に位置する金属層２７は、下方に向けて凸となる凸字状として一体的に形成される。また、貫通穴６２は、レーザによって下方に向けて小径となるように加工されているため、ビア２８は下方に向けて小径となるような台形形状になっている。

【0033】

次に、図１１に示すように、レジスト層６８を剥離する。そして、シードメタル６４も、金属層２７をマスクとしてエッチングにより剥離する。このため、ビア２８と金属層２７の下側表面を覆うように、下方に向けて凸字状となったシードメタル３０が残存する。

【0034】

そして、図１２に示すように、絶縁層２２と金属層２７の表面に、さらに絶縁層２２を形成する。この絶縁層２２の形成は、図６に示した絶縁層２２の形成と同じ工程を実行するものであり、絶縁層２２として絶縁性の樹脂フィルムを貼り付けることにより形成することができる。また、絶縁性の樹脂フィルムとしては、熱硬化性のフィルムを採用することができる。

【0035】

図６に示す絶縁層２２の形成から図１２に示す絶縁層２２の形成までを中間層１層分の形成工程とし、この中間層１層分の形成工程を、所定の層数となるまで繰り返し実行する。

【0036】

図６～図１２に示す中間層１層分の形成工程を繰り返し実行し、例えば、中間層１層分の形成工程を３回繰り返した場合、図１３のように、ビア２８と金属層２７の組み合わせが３層形成され、最上面に絶縁層２２が形成された状態となる。

【0037】

所望の層数を形成した後、図１４に示すように、絶縁層２２の表面に、保護用の樹脂フィルム７０を貼り付ける。樹脂フィルム７０としてはどのような物であってもよいが、例えばＰＥＴフィルム等を用いることができる。

【0038】

次に、図１５に示すように、樹脂フィルム７０及び絶縁層２２に、最上層の金属層２７の表面に到達するような貫通穴７２を形成する。
貫通穴７２の形成はレーザ加工によって行うことができる。レーザで貫通穴７２を形成する場合のレーザの種類としては、ＣＯ₂レーザ、ＵＶレーザなどがあげられるが、適宜選択することができる。また、レーザ出力についても特に制限はなく、適宜選択することができる。

【0039】

次に、図１６に示すように、貫通穴７２に導電性ペースト７６を充填する。
導電性ペースト７６としては、導電性フィラーとバインダー樹脂とを含有するものを採用することができる。
導電性フィラーとしては、例えば銅、金、銀、パラジウム、ニッケル、錫、ビスマスなどの金属粒子が挙げられる。これらの金属粒子は、１種類で用いるか、または２種類以上を混合させてもよい。
バインダー樹脂としては、例えば熱硬化性樹脂の一種であるエポキシ樹脂を採用することができる。ただし、エポキシ樹脂に限定するものではなく、ポリイミド樹脂などを採用してもよい。また、バインダー樹脂としては、熱硬化性樹脂ではなく、熱可塑性樹脂であってもよい。

【0040】

そして、図１７に示すように、樹脂フィルム７０を剥離し、支持体５０を構成するガラス板５２と金属層５４を剥離する。
樹脂フィルム７０を剥離することにより、導電性ペースト７６が絶縁層２２の表面から樹脂フィルム７０の厚さ分突出し、外部接続用のパッド２４として構成される。

【0041】

また、ガラス板５２と金属層５４を剥離することによって、半導体素子実装用のパッド２１が露出する。半導体素子実装用のパッド２１には、半導体素子１０のバンプ１１を接続するためにニッケル金めっき７７を施す。
図１８に示すように、半導体素子実装用のパッド２１は、絶縁層２２から突出せずに同一表面となるように形成されているため、ニッケル金めっき７７が球形にならず、なだらかに半導体素子実装用のパッド２１の表面を覆う。

【0042】

また、比較例として図１９に半導体素子実装用のパッド２１が、絶縁層２２から突出している場合を示す。
半導体素子実装用のパッド２１が、絶縁層２２から突出している場合は、ニッケル金めっき７７が球形に近い形状になり、検査時にプローブカードによるプローブを接触させようとしてもプローブが外れてずれ落ちてしまうが、本実施形態のように半導体素子実装用のパッド２１を絶縁層２２から突出せずに同一表面に形成することにより、ニッケル金めっき７７が球形にならず、プローブが外れてずれ落ちてしまうことがない。

【0043】

また、図１９の比較例で示したように、絶縁層２２の表面から突出した半導体素子実装用のパッド２１のニッケル金めっき７７が球形に近くなると、半導体素子実装用のパッド２１の側面にもニッケル金めっき７７が形成されるため、隣接する半導体素子実装用のパッド２１の間隔を狭くする狭ピッチ化に対応できない。しかし、本実施形態のように半導体素子実装用のパッド２１を絶縁層２２から突出せずに同一表面に形成することにより、半導体素子実装用のパッド２１の狭ピッチ化を図ることができる。

【0044】

さらに、上述してきた多層基板２０の製造方法では、最初に狭ピッチの半導体素子実装用のパッド２１を形成し、半導体素子実装用のパッド２１よりも広いピッチの外部接続用のパッド２４は最後に形成するため、多層基板のうねりを早い段階で防止することができ、フラットな多層基板を製造することができる。
このように、狭ピッチから広ピッチに向けて多層基板２０を製造した後、半導体素子１０の実装及び他の多層基板４０との積層を実施する際には、製造した多層基板２０を上下ひっくり返して行う。

【0045】

また、上述してきた多層基板の製造方法では、無電解めっきを用いずに金属層やビアの形成を行えるため、無電解めっきの媒体としてのパラジウムを使用しない。このため、パラジウムの析出の問題がなくなり、絶縁抵抗を良好に維持することができる。

【符号の説明】

【0046】

１０ 半導体素子
１１ バンプ
２０ 多層基板
２１ 半導体素子実装用のパッド
２２ 絶縁層
２４ 外部接続用のパッド
２７ 金属層
２８ ビア
３０ シードメタル
４０ 他の多層基板
４８ 貫通穴
５０ 支持体
５２ ガラス板
５４ 金属層
５６ レジスト層
６２ 貫通穴
６４ シードメタル
６８ レジスト層
７０ 樹脂フィルム
７２ 貫通穴
７６ 導電性ペースト

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】