知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024178447
(43)【公開日】2024-12-24
(54)【発明の名称】電子部品搭載基板およびその製造方法
(51)【国際特許分類】
H05K 3/46 20060101AFI20241217BHJP
H01L 23/12 20060101ALI20241217BHJP
【ＦＩ】
H05K3/46 Q
H05K3/46 N
H05K3/46 B
H01L23/12 N
【審査請求】有
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2024169354
(22)【出願日】2024-09-27
(62)【分割の表示】P 2022210862の分割
【原出願日】2017-07-31
(71)【出願人】
【識別番号】000002897
【氏名又は名称】大日本印刷株式会社
(74)【代理人】
【識別番号】100120031
【弁理士】
【氏名又は名称】宮嶋 学
(74)【代理人】
【識別番号】100127465
【弁理士】
【氏名又は名称】堀田 幸裕
(74)【代理人】
【識別番号】100120385
【弁理士】
【氏名又は名称】鈴木 健之
(72)【発明者】
【氏名】倉持 悟
(57)【要約】 （修正有）
【課題】厚みを抑制することができるとともに製造工数を削減することができる電子部品搭載基板およびその製造方法を提供する。
【解決手段】第１の側の第１面１１と、第１の側と反対の第２の側の第２面１２とを有し、第１面１１から第２面１２まで貫通する貫通孔１３が設けられた基板１０と、貫通孔１３の内部に位置し、部分的に第２面１２よりも第２の側に突出し、少なくとも部分的にはんだを含有する貫通電極２０と、第１面１１上に位置し、貫通電極２０に電気的に接続された電子部品３０と、を備える。
【選択図】図１
【解決手段】第１の側の第１面１１と、第１の側と反対の第２の側の第２面１２とを有し、第１面１１から第２面１２まで貫通する貫通孔１３が設けられた基板１０と、貫通孔１３の内部に位置し、部分的に第２面１２よりも第２の側に突出し、少なくとも部分的にはんだを含有する貫通電極２０と、第１面１１上に位置し、貫通電極２０に電気的に接続された電子部品３０と、を備える。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１の側の第１面と、前記第１の側と反対の第２の側の第２面とを有し、前記第１面から前記第２面まで貫通する貫通孔が設けられた基板と、
前記貫通孔の内部に位置し、部分的に前記第２面よりも前記第２の側に突出し、少なくとも部分的にはんだを含有する貫通電極と、
前記第１面上に位置し、前記貫通電極に電気的に接続された電子部品と、
前記第１面上、前記貫通電極上および前記電子部品上に位置し、絶縁性を有する絶縁層と、
部分的に前記絶縁層に対して前記第１の側に位置し、前記貫通電極および前記電子部品に電気的に接続された導電層と、を備え、
前記絶縁層は、前記第１の側において部分的に前記導電層と接し、かつ、前記第２の側において部分的に前記基板と接している、電子部品搭載基板。
前記貫通孔の内部に位置し、部分的に前記第２面よりも前記第２の側に突出し、少なくとも部分的にはんだを含有する貫通電極と、
前記第１面上に位置し、前記貫通電極に電気的に接続された電子部品と、
前記第１面上、前記貫通電極上および前記電子部品上に位置し、絶縁性を有する絶縁層と、
部分的に前記絶縁層に対して前記第１の側に位置し、前記貫通電極および前記電子部品に電気的に接続された導電層と、を備え、
前記絶縁層は、前記第１の側において部分的に前記導電層と接し、かつ、前記第２の側において部分的に前記基板と接している、電子部品搭載基板。
【請求項2】
前記貫通電極は、銅を含有するはんだ粉を含有する、請求項１に記載の電子部品搭載基板。
【請求項3】
前記貫通電極は、
銅を含有するはんだを部分的に含有し、
第１導電層と、
前記第１導電層上に位置し、前記はんだを含有する第２導電層と、を有する、請求項１に記載の電子部品搭載基板。
銅を含有するはんだを部分的に含有し、
第１導電層と、
前記第１導電層上に位置し、前記はんだを含有する第２導電層と、を有する、請求項１に記載の電子部品搭載基板。
【請求項4】
前記貫通電極は、前記第２導電層上に位置する第３導電層を更に有する、請求項３に記載の電子部品搭載基板。
【請求項5】
前記導電層は、
前記絶縁層上に位置する第１部分と、
前記第１部分から前記第１電極まで前記絶縁層を貫通する第２部分と、
前記第１部分から前記電子部品の前記第２電極まで前記絶縁層を貫通する第３部分と、
を有する、請求項１乃至４のいずれか１項に記載の電子部品搭載基板。
前記絶縁層上に位置する第１部分と、
前記第１部分から前記第１電極まで前記絶縁層を貫通する第２部分と、
前記第１部分から前記電子部品の前記第２電極まで前記絶縁層を貫通する第３部分と、
を有する、請求項１乃至４のいずれか１項に記載の電子部品搭載基板。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、電子部品搭載基板およびその製造方法に関する。
【背景技術】
【0002】
従来から、電子部品が搭載された電子部品搭載基板に関する種々の技術が提案されている。例えば、特許文献１には、配線基板とＩＣチップとをインターポーザによって中継する技術が開示されている。特許文献１に記載の技術では、ガラス基板と、ガラス基板の上面から下面まで貫通するフィルドビア導体とを有するインターポーザによって、上面側に配置されたＩＣチップと下面側に配置された配線基板とを電気的に接続している。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１４－１３９９６３号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、特許文献１に記載の技術では、ガラス基板の厚みがフィルドビア導体の厚みと同じであるため、インターポーザの厚みを抑制することが困難であるといった問題があった。また、特許文献１に記載の技術では、フィルドビア導体を配線基板と電気的に接続するため、フィルドビア導体の下端に、基板接続用端子を介してフィルドビア導体と別体のはんだバンプを設ける必要があった。このため、特許文献１に記載の技術では、製造工数を削減することが困難であるといった問題もあった。
【0005】
本開示は、以上の点を考慮してなされたものであり、厚みを抑制することができるとともに製造工数を削減することができる電子部品搭載基板およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記の課題を解決するために、本開示の一態様では、
第１の側の第１面と、前記第１の側と反対の第２の側の第２面とを有し、前記第１面から前記第２面まで貫通する貫通孔が設けられた基板と、
前記貫通孔の内部に位置し、部分的に前記第２面よりも前記第２の側に突出し、少なくとも部分的にはんだを含有する貫通電極と、
前記第１面上に位置し、前記貫通電極に電気的に接続された電子部品と、を備える、電子部品搭載基板が提供される。
第１の側の第１面と、前記第１の側と反対の第２の側の第２面とを有し、前記第１面から前記第２面まで貫通する貫通孔が設けられた基板と、
前記貫通孔の内部に位置し、部分的に前記第２面よりも前記第２の側に突出し、少なくとも部分的にはんだを含有する貫通電極と、
前記第１面上に位置し、前記貫通電極に電気的に接続された電子部品と、を備える、電子部品搭載基板が提供される。
【0007】
前記貫通電極は、はんだ粉を含有してもよい。
【0008】
前記貫通電極は、
部分的に前記はんだを含有し、
前記貫通孔の側壁上に位置し、部分的に前記第２面よりも前記第２の側に突出した第１導電層と、
前記第１導電層上に位置し、前記はんだを含有する第２導電層と、を有してもよい。
部分的に前記はんだを含有し、
前記貫通孔の側壁上に位置し、部分的に前記第２面よりも前記第２の側に突出した第１導電層と、
前記第１導電層上に位置し、前記はんだを含有する第２導電層と、を有してもよい。
【0009】
前記貫通電極は、前記第２導電層上に位置する第３導電層を更に有してもよい。
【0010】
前記電子部品は、前記第１の側に露出した電極を有し、
前記電子部品搭載基板は、
前記第１面上、前記貫通電極上および前記電子部品上に位置し、絶縁性を有する絶縁層と、
部分的に前記絶縁層上に位置し、前記貫通電極および前記電子部品の前記電極に電気的に接続された導電層と、を更に備えてもよい。
前記電子部品搭載基板は、
前記第１面上、前記貫通電極上および前記電子部品上に位置し、絶縁性を有する絶縁層と、
部分的に前記絶縁層上に位置し、前記貫通電極および前記電子部品の前記電極に電気的に接続された導電層と、を更に備えてもよい。
【0011】
前記導電層は、
前記絶縁層上に位置する第１部分と、
前記第１部分から前記貫通電極まで前記絶縁層を貫通する第２部分と、
前記第１部分から前記電子部品の前記電極まで前記絶縁層を貫通する第３部分と、を有してもよい。
前記絶縁層上に位置する第１部分と、
前記第１部分から前記貫通電極まで前記絶縁層を貫通する第２部分と、
前記第１部分から前記電子部品の前記電極まで前記絶縁層を貫通する第３部分と、を有してもよい。
【0012】
前記基板は、ガラスを含有してもよい。
【0013】
本開示の他の一態様では、
第１の側の第１面と、前記第１の側と反対の第２の側の第２面とを有する基板を準備する工程と、
前記基板に、前記第１面から前記第２の側に向かって凹部を形成する工程と、
前記凹部の内部に、少なくとも部分的にはんだを含有する電極を形成する工程と、
前記第１面上に電子部品を搭載し、前記電子部品を前記電極と電気的に接続する工程と、
前記電極が部分的に前記第２面よりも前記第２の側に突出するように前記第２面側から前記基板を削ることで、前記凹部を、前記第１面から前記第２面まで貫通する貫通孔へと加工し、前記電極を、前記貫通孔の内部に位置し、部分的に前記第２面よりも前記第２の側に突出し、少なくとも部分的にはんだを含有する貫通電極へと加工する工程と、を備える、電子部品搭載基板の製造方法が提供される。
第１の側の第１面と、前記第１の側と反対の第２の側の第２面とを有する基板を準備する工程と、
前記基板に、前記第１面から前記第２の側に向かって凹部を形成する工程と、
前記凹部の内部に、少なくとも部分的にはんだを含有する電極を形成する工程と、
前記第１面上に電子部品を搭載し、前記電子部品を前記電極と電気的に接続する工程と、
前記電極が部分的に前記第２面よりも前記第２の側に突出するように前記第２面側から前記基板を削ることで、前記凹部を、前記第１面から前記第２面まで貫通する貫通孔へと加工し、前記電極を、前記貫通孔の内部に位置し、部分的に前記第２面よりも前記第２の側に突出し、少なくとも部分的にはんだを含有する貫通電極へと加工する工程と、を備える、電子部品搭載基板の製造方法が提供される。
【0014】
前記電極を形成する工程は、前記凹部の内部にはんだペーストを充填する工程を有してもよい。
【0015】
前記電極を形成する工程は、
前記凹部の内面上に第１導電層を形成する工程と、
前記第１導電層上に、前記はんだを含有する第２導電層を形成する工程と、を有してもよい。
前記凹部の内面上に第１導電層を形成する工程と、
前記第１導電層上に、前記はんだを含有する第２導電層を形成する工程と、を有してもよい。
【0016】
前記電極を形成する工程は、前記第２導電層上に第３導電層を形成する工程を更に有してもよい。
【0017】
前記電子部品は、前記第１の側に露出した電極を有し、
前記第１面上に前記電子部品を搭載し、前記電子部品を前記凹部の内部の前記電極と電気的に接続する工程は、
前記電子部品を前記第１面に接着する工程と、
前記第１面上、前記凹部の内部の前記電極上および前記電子部品上に、絶縁性を有する絶縁層を形成する工程と、
前記絶縁層上に位置する第１部分と、前記第１部分から前記凹部の内部の前記電極まで前記絶縁層を貫通する第２部分と、前記第１部分から前記電子部品の前記電極まで前記絶縁層を貫通する第３部分と、を有する導電層を形成する工程と、を有してもよい。
前記第１面上に前記電子部品を搭載し、前記電子部品を前記凹部の内部の前記電極と電気的に接続する工程は、
前記電子部品を前記第１面に接着する工程と、
前記第１面上、前記凹部の内部の前記電極上および前記電子部品上に、絶縁性を有する絶縁層を形成する工程と、
前記絶縁層上に位置する第１部分と、前記第１部分から前記凹部の内部の前記電極まで前記絶縁層を貫通する第２部分と、前記第１部分から前記電子部品の前記電極まで前記絶縁層を貫通する第３部分と、を有する導電層を形成する工程と、を有してもよい。
【発明の効果】
【0018】
本開示によれば、厚みを抑制することができるとともに製造工数を削減することができる。
【図面の簡単な説明】
【0019】
【図1】本実施形態による電子部品搭載基板を示す断面図である。
【図2】本実施形態による電子部品搭載基板の製造方法を示す断面図である。
【図5】本実施形態の第１の変形例による電子部品搭載基板を示す断面図である。
【図6】本実施形態の第１の変形例による電子部品搭載基板の製造方法を示す断面図である。
【図11】本実施形態の第２の変形例による電子部品搭載基板を示す断面図である。
【図12】本実施形態の第３の変形例による電子部品搭載基板を示す断面図である。
【図14】電子部品搭載基板が搭載される製品の例を示す図である。
【発明を実施するための形態】
【0020】
以下、本開示の実施形態に係る電子部品搭載基板の構成及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」など用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
【0021】
（電子部品搭載基板１）
以下、本開示の実施の形態について説明する。まず、本実施の形態に係る電子部品搭載基板１の構成について説明する。本実施形態の電子部品搭載基板１は、例えば、マザーボードと電子部品とを中継するインターポーザ基板として用いることができる。図１は、本実施形態による電子部品搭載基板１を示す断面図である。
以下、本開示の実施の形態について説明する。まず、本実施の形態に係る電子部品搭載基板１の構成について説明する。本実施形態の電子部品搭載基板１は、例えば、マザーボードと電子部品とを中継するインターポーザ基板として用いることができる。図１は、本実施形態による電子部品搭載基板１を示す断面図である。
【0022】
図１に示すように、電子部品搭載基板１は、基板１０と、貫通電極２０と、電子部品３０と、絶縁層の一例である有機層４０と、導電層５０と、を備える。以下、電子部品搭載基板１の各構成要素について説明する。
【0023】
（基板１０）
基板１０は、第１の側の一例である厚み方向Ｄにおける上側Ｄ１の第１面１１と、第１の側と反対の第２の側の一例である厚み方向Ｄにおける下側Ｄ２の第２面１２とを含む。なお、上側Ｄ１および下側Ｄ２は、あくまで図１における方向を表現したものに過ぎず、電子部品搭載基板１の向きによっては、上側Ｄ１と下側Ｄ２が逆転することもある。また、基板１０には、第１面１１から第２面１２まで貫通する複数の貫通孔１３が設けられている。
基板１０は、第１の側の一例である厚み方向Ｄにおける上側Ｄ１の第１面１１と、第１の側と反対の第２の側の一例である厚み方向Ｄにおける下側Ｄ２の第２面１２とを含む。なお、上側Ｄ１および下側Ｄ２は、あくまで図１における方向を表現したものに過ぎず、電子部品搭載基板１の向きによっては、上側Ｄ１と下側Ｄ２が逆転することもある。また、基板１０には、第１面１１から第２面１２まで貫通する複数の貫通孔１３が設けられている。
【0024】
基板１０は、一定の絶縁性を有する無機材料を含んでいる。例えば、基板１０は、ガラス基板、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ(Ａｌ２Ｏ３)基板、窒化アルミ(ＡｌＮ)基板、酸化ジリコニア(ＺｒＯ２)基板など、又は、これらの基板が積層されたものである。基板１０は、アルミニウム基板、ステンレス基板など、導電性を有する材料から構成された基板を部分的に含んでいてもよい。
【0025】
基板１０で用いるガラスの例としては、無アルカリガラスなどを挙げることができる。無アルカリガラスとは、ナトリウムやカリウムなどのアルカリ成分を含まないガラスである。無アルカリガラスは、例えば、アルカリ成分の代わりにホウ酸を含む。また、無アルカリガラスは、例えば、酸化カルシウムや酸化バリウムなどのアルカリ土類金属酸化物を含む。ガラスを含有する基板は、例えばカメラモジュール用の電子部品搭載基板１などの透明性が要求される電子部品搭載基板１に好適に用いることができる。また、ガラスを含有する基板は、カメラモジュール用の電子部品搭載基板１の他、サーバ、スーパーピュータなど、高性能のＬＳＩを実装する基板としても用いられる。これは、シリコン基板と比較して信号の伝送損失が少なく、ＧＨｚ帯域の信号処理に適しているためである。
【0026】
図１の例において、貫通孔１３は、基板１０の厚み方向Ｄに垂直な断面において円形状を有する。また、貫通孔１３の内径すなわち厚み方向Ｄに垂直な断面の幅は、第１面１１から第２面１２に向かうにしたがって減少している。貫通孔１３の内径は、第１面１１から第２面１２に向かうにしたがって一定の減少率で一次関数的に減少してもよく、または、二次関数的に減少してもよい。第１面１１から第２面１２に向かうにしたがって内径が減少する貫通孔１３は、レーザ照射とウェットエッチングとの組合せによって無理なく加工することができる。なお、貫通孔１３の内径は、一定でもよく、第１面１１から第２面１２に向かうにしたがって増加してもよく、厚み方向Ｄの中央部に向かうにしたがって減少または増加してもよい。また、貫通孔２３の厚み方向Ｄに垂直な断面の形状は、円形状に限らず、例えば、多角形状であってもよい。
【0027】
（貫通電極２０）
貫通電極２０は、貫通孔１３の内部に位置し、且つ導電性を有する部材である。図１の例において、貫通電極２０は、貫通孔１３の内部に充填されている。
貫通電極２０は、貫通孔１３の内部に位置し、且つ導電性を有する部材である。図１の例において、貫通電極２０は、貫通孔１３の内部に充填されている。
【0028】
貫通電極２０は、下側Ｄ２の所定範囲の部分２０ａが第２面１２よりも下側Ｄ２に突出している。すなわち、貫通電極２０は、部分的に第２面１２よりも下側Ｄ２に突出している。以下、貫通電極２０の下側Ｄ２の所定範囲の部分２０ａのことを、突出部２０ａとも呼ぶ。
【0029】
図１の例において、貫通電極２０は、はんだ粉を含有する。はんだ粉の粒径は、例えば、０．５μｍ～３μｍである。はんだは、スズＳｎを主成分として含有する。はんだは、更に銀Ａｇおよび銅Ｃｕの少なくとも一方を含有してもよい。
【0030】
突出部２０ａは、酸化防止のためにフラックスを塗布した状態で還元雰囲気下においてリフローして球状に変形させることで、マザーボードに電気的に接続されるはんだバンプとして適正に機能することができる。
【0031】
貫通電極２０がはんだを含有し、第２面１２から突出した突出部２０ａを有することで、貫通電極２０の下側Ｄ２にマザーボートとの電気的接続のために貫通電極２０と別体のはんだバンプを設ける工程を省略することが可能となる。
【0032】
貫通電極２０は、例えば、はんだ粉にフラックスを加えて適当な粘度にしたはんだペーストを印刷充填することによって形成してもよい。
【0033】
（電子部品３０）
電子部品３０は、第１面１１上に位置し、後述する導電層５０を介して貫通電極２０に電気的に接続されている。電子部品３０は、導電層５０および貫通電極２０を通じて電気信号を送信または受信する。
電子部品３０は、第１面１１上に位置し、後述する導電層５０を介して貫通電極２０に電気的に接続されている。電子部品３０は、導電層５０および貫通電極２０を通じて電気信号を送信または受信する。
【0034】
電子部品３０は、上側Ｄ１に露出した電極３０ａすなわち端子を有する。電子部品３０は、例えば、ＬＳＩ(Large-Scale Integration)、ＭＥＭＳ(Micro Electro Mechanical Systems)およびディスクリート部品などのデバイスチップである。
【0035】
電子部品３０は、その下側Ｄ２の端面３０ｂにおいて、貫通電極２０から電気的に絶縁された状態で第１面１１に接している。以下、電子部品３０の下側Ｄ２の端面３０ｂのことを、下端面３０ｂとも呼ぶ。より具体的には、電子部品３０の下端面３０ｂは、ダイアタッチメント材などの図示しない接着材を介して第１面１１に接着されている。
【0036】
（有機層４０）
有機層４０は、第１面１１上、貫通電極２０上および電子部品３０上に位置し、有機材料を含み、且つ絶縁性を有する層である。
有機層４０は、第１面１１上、貫通電極２０上および電子部品３０上に位置し、有機材料を含み、且つ絶縁性を有する層である。
【0037】
有機層４０は、０．００３以下、好ましくは０．００２以下、より好ましくは０．００１以下の誘電正接を有する有機材料を含んでもよい。有機層４０の有機材料としては、ポリイミド、エポキシ樹脂などを用いることができる。誘電正接の小さい有機材料を用いて有機層４０を構成することにより、貫通電極２０および導電層５０を通るべき電気信号の一部が有機層４０を通ってしまうことを抑制することができる。これにより、電子部品搭載基板１の帯域を高周波側に広げることができる。
【0038】
有機層４０は、例えば、有機材料を含有する感光性フィルムを用いた露光処理および現像処理によって形成してもよく、または、有機材料を含有する液をスピンコートで塗布し、乾燥させることによって形成してもよい。
【0039】
（導電層５０）
導電層５０は、部分的に有機層４０上に位置し、貫通電極２０および電子部品３０の電極３０ａに電気的に接続された、導電性を有する層である。
導電層５０は、部分的に有機層４０上に位置し、貫通電極２０および電子部品３０の電極３０ａに電気的に接続された、導電性を有する層である。
【0040】
導電層５０は、有機層４０上に位置する第１部分５１と、第１部分５１から貫通電極２０まで有機層４０を貫通する第２部分５２と、第１部分５１から電子部品３０の電極３０ａまで有機層４０を貫通する第３部分５３とを有する。第２部分５２および第３部分５３は、ポストと呼ぶこともできる。第２部分５２により、導電層５０は、貫通電極２０に電気的に接続されている。第３部分５３により、導電層５０は、電子部品３０に電気的に接続されている。
【0041】
このように、導電層５０を介して電子部品３０と貫通電極２０とを電気的に接続することで、バンプを要することなく簡便に電子部品３０を実装することができる。なお、導電層５０は、電子部品３０および貫通電極２０から電気的に絶縁された部分を有していてもよい。
【0042】
導電層５０は、シード層と、シード層上に位置するめっき層とを有していてもよい。シード層は、電解めっき処理によってめっき層を形成する電解めっき工程の際に、めっき液中の金属イオンを析出させてめっき層を成長させるための土台となる、導電性を有する層である。シード層の材料としては、銅などの導電性を有する材料を用いることができる。シード層の材料は、めっき層の材料と同一であってもよく、異なっていてもよい。例えば、シード層は、チタンと銅を順に積層した積層膜や、クロムなどであってもよい。シード層は、例えば、スパッタリング法、蒸着法、無電解めっき法などによって形成してもよい。めっき層は、めっき処理によって形成される、導電性を有する層である。めっき層は、銅を含有する。めっき層は、銅と、銅以外の金属、例えば、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムとの合金を含有していてもよく、または、銅と銅以外の金属とを積層したものであってもよい。
【0043】
【0044】
（凹部１３０の形成工程）
図２は、本実施形態による電子部品搭載基板１の製造方法を示す断面図である。まず、基板１０を準備する。基板１０の加工に耐え得る十分な機械的強度を発揮できるようにするため、図２に示される加工前の基板１０は、図１に示される加工後の基板１０よりも厚みが厚い。例えば、加工後の基板１０の厚みを１００μｍにする場合、加工前の基板１０の厚みは４００～７００μｍにしてもよい。基板１０を準備した後、第１面１１側から基板１０にレーザ光を照射することで、図２に示すように、第１面１１から下側Ｄ２に向かって凹部１３０を形成する。凹部１３０は、一部に貫通孔１３の形状を有しており、後述する基板１０の薄化工程において凹部１３０の内底面が除去されることで貫通孔１３へと加工される。
図２は、本実施形態による電子部品搭載基板１の製造方法を示す断面図である。まず、基板１０を準備する。基板１０の加工に耐え得る十分な機械的強度を発揮できるようにするため、図２に示される加工前の基板１０は、図１に示される加工後の基板１０よりも厚みが厚い。例えば、加工後の基板１０の厚みを１００μｍにする場合、加工前の基板１０の厚みは４００～７００μｍにしてもよい。基板１０を準備した後、第１面１１側から基板１０にレーザ光を照射することで、図２に示すように、第１面１１から下側Ｄ２に向かって凹部１３０を形成する。凹部１３０は、一部に貫通孔１３の形状を有しており、後述する基板１０の薄化工程において凹部１３０の内底面が除去されることで貫通孔１３へと加工される。
【0045】
凹部１３０を形成するためのレーザとしては、エキシマレーザ、Ｎｄ：ＹＡＧレーザ、フェムト秒レーザ等を用いることができる。Ｎｄ：ＹＡＧレーザを採用する場合、波長が１０６４ｎｍの基本波、波長が５３２ｎｍの第２高調波、波長が３５５ｎｍの第３高調波等を用いることができる。
【0046】
また、凹部１３０を形成するため、レーザ照射とウェットエッチングとを適宜組み合わせることもできる。具体的には、まず、レーザ照射によって基板１０のうち凹部１３０を形成すべき領域に変質層を形成する。変質層を形成した後、基板１０をフッ化水素などに浸漬して、変質層をエッチングする。これによって、基板１０に凹部１３０を形成することができる。その他にも、凹部１３０は、基板１０に研磨材を吹き付けるブラスト処理によって形成してもよく、また、レジスト層をマスクとして、反応性イオンエッチング法や深掘り反応性イオンエッチング法などのドライエッチング法またはウェットエッチング法によって形成してもよい。
【0047】
（電極２００の形成工程）
凹部１３０を形成した後、図２に示すように、凹部１３０の内部に電極２００を形成する。電極２００は、図１に示す貫通電極２０と同一の構成であるが、この時点では貫通孔１３の内部に位置していないため、電極２００と呼ぶ。図２の例において、電極２００は、凹部１３０の内部にはんだペーストを印刷充填することで形成することができる。このとき、はんだペーストを真空状態において印刷することで、電極２００にボイドが発生することを抑制することができる。また、はんだペーストとしては、例えば、Sn（９６．５）-Ag（３．０）-Cu（０．５）のはんだ粉末にフラックス（ロジン樹脂、溶剤、添加剤）を含有するものを用いることができる。
凹部１３０を形成した後、図２に示すように、凹部１３０の内部に電極２００を形成する。電極２００は、図１に示す貫通電極２０と同一の構成であるが、この時点では貫通孔１３の内部に位置していないため、電極２００と呼ぶ。図２の例において、電極２００は、凹部１３０の内部にはんだペーストを印刷充填することで形成することができる。このとき、はんだペーストを真空状態において印刷することで、電極２００にボイドが発生することを抑制することができる。また、はんだペーストとしては、例えば、Sn（９６．５）-Ag（３．０）-Cu（０．５）のはんだ粉末にフラックス（ロジン樹脂、溶剤、添加剤）を含有するものを用いることができる。
【0048】
（電子部品３０の搭載工程）
図３は、図２に続く本実施形態による電子部品搭載基板１の製造方法を示す断面図である。電極２００を形成した後、図３に示すように、第１面１１上に電子部品３０を搭載する。具体的には、第１面１１に電子部品３０の搭載位置を示すアライメントマークを形成したうえで、搭載位置に例えばフィルム状のダイアタッチメント材を配置する。なお、アライメントマークは、電極２００の形成工程において電極２００と同じ材料で形成してもよく、または、貫通電極２０の形成工程と異なる工程において貫通電極２０と異なる材料で形成してもよい。ダイアタッチメント材を配置した後、アライメントマークを確認しながら、電子部品３０をその電極３０ａを含む回路面を上側Ｄ１に向けたフェイスアップの状態で搭載位置に載置する。これにより、ダイアタッチメント材の粘着力によって電子部品３０を第１面１１に接着すなわち仮止めすることができる。
図３は、図２に続く本実施形態による電子部品搭載基板１の製造方法を示す断面図である。電極２００を形成した後、図３に示すように、第１面１１上に電子部品３０を搭載する。具体的には、第１面１１に電子部品３０の搭載位置を示すアライメントマークを形成したうえで、搭載位置に例えばフィルム状のダイアタッチメント材を配置する。なお、アライメントマークは、電極２００の形成工程において電極２００と同じ材料で形成してもよく、または、貫通電極２０の形成工程と異なる工程において貫通電極２０と異なる材料で形成してもよい。ダイアタッチメント材を配置した後、アライメントマークを確認しながら、電子部品３０をその電極３０ａを含む回路面を上側Ｄ１に向けたフェイスアップの状態で搭載位置に載置する。これにより、ダイアタッチメント材の粘着力によって電子部品３０を第１面１１に接着すなわち仮止めすることができる。
【0049】
（有機層４０の形成工程）
電子部品３０を搭載した後、図３に示すように、第１面１１上、電極２００上および電子部品３０上に、有機層４０を形成する。このとき、図３に示すように、電極２００まで厚み方向Ｄに有機層４０を貫通する第１貫通孔４０ａと、電子部品３０の電極３０ａまで厚み方向Ｄに有機層４０を貫通する第２貫通孔４０ｂとを、有機層４０と同時に形成する。例えば、まず、有機材料を含む感光層と、基材とを有するフィルムを、基板１０の第１面１１側に貼り付ける。次いで、フィルムに露光処理及び現像処理を施す。これによって、フィルムの感光層からなり、第１貫通孔４０ａおよび第２貫通孔４０ｂが形成された有機層４０を、基板１０の第１面１１側に形成することができる。
電子部品３０を搭載した後、図３に示すように、第１面１１上、電極２００上および電子部品３０上に、有機層４０を形成する。このとき、図３に示すように、電極２００まで厚み方向Ｄに有機層４０を貫通する第１貫通孔４０ａと、電子部品３０の電極３０ａまで厚み方向Ｄに有機層４０を貫通する第２貫通孔４０ｂとを、有機層４０と同時に形成する。例えば、まず、有機材料を含む感光層と、基材とを有するフィルムを、基板１０の第１面１１側に貼り付ける。次いで、フィルムに露光処理及び現像処理を施す。これによって、フィルムの感光層からなり、第１貫通孔４０ａおよび第２貫通孔４０ｂが形成された有機層４０を、基板１０の第１面１１側に形成することができる。
【0050】
（導電層５０の形成工程）
図４は、図３に続く本実施形態による電子部品搭載基板１の製造方法を示す断面図である。有機層４０を形成した後、図４に示すように、有機層４０上に導電層５０を形成する。このとき、第１貫通孔４０ａの内部に第２部分５２を形成し、第２貫通孔４０ｂの内部に第３部分５３を形成する。導電層５０を形成することで、導電層５０を介して電子部品３０と電極２００とが電気的に接続される。導電層５０は、レジスト層をマスクとしたフォトリソグラフィによるシード層およびめっき層のパターニングによって形成してもよい。
図４は、図３に続く本実施形態による電子部品搭載基板１の製造方法を示す断面図である。有機層４０を形成した後、図４に示すように、有機層４０上に導電層５０を形成する。このとき、第１貫通孔４０ａの内部に第２部分５２を形成し、第２貫通孔４０ｂの内部に第３部分５３を形成する。導電層５０を形成することで、導電層５０を介して電子部品３０と電極２００とが電気的に接続される。導電層５０は、レジスト層をマスクとしたフォトリソグラフィによるシード層およびめっき層のパターニングによって形成してもよい。
【0051】
（基板１０の薄化工程）
導電層５０を形成した後、図１に示した突出部２０ａが第２面１２より下側Ｄ２に突出するように、第２面１２側から基板１０を削る基板１０の薄化工程を行う。薄化工程では、まず、砥石を用いた物理研磨によって基板１０の厚みが電極２００の厚みと同じになるまで第２面１２側から基板１０を削る。
導電層５０を形成した後、図１に示した突出部２０ａが第２面１２より下側Ｄ２に突出するように、第２面１２側から基板１０を削る基板１０の薄化工程を行う。薄化工程では、まず、砥石を用いた物理研磨によって基板１０の厚みが電極２００の厚みと同じになるまで第２面１２側から基板１０を削る。
【0052】
物理研磨の後、電極２００の材料であるはんだに対する基板１０の材料の選択比が高い薬液を用いたウェットエッチングによって、突出部２０ａが第２面１２よりも突出するまで基板１０を削る。基板１０の材料がガラスである場合、薬液としては、例えば、フッ酸系の薬液を好適に用いることができる。
【0053】
突出部２０ａが突出するまで基板１０を削ることで、凹部１３０の内底面が除去され、凹部１３０が基板１０を貫通する貫通孔１３へと加工される。また、電極２００が貫通孔１３の内部に位置する貫通電極２０へと加工される。このとき、ウェットエッチングによる基板１０のエッチング時間を調整することで、突出部２０ａの突出量を簡便に調整することができる。例えば、貫通電極２０の厚みが１５０μｍであるのに対して、基板１０を１００μｍの厚みになるまで削ることで、第２面１２から突出部２０ａを５０μｍ突出させることができる。
【0054】
以上の工程により、図１に示した電子部品搭載基板１が得られる。以下、本実施形態によってもたらされる作用について説明する。
【0055】
本実施形態によれば、基板１０の厚みを貫通電極２０の厚みより薄くすることができる。基板１０の厚みを薄くすることができることで、電子部品搭載基板１の厚みを抑制することができる。
【0056】
また、本実施形態によれば、貫通電極２０が、はんだを含有し、かつ、部分的に基板１０の第２面１２から突出していることで、貫通電極２０がはんだバンプを兼ねることができる。貫通電極２０がはんだバンプを兼ねることで、貫通電極２０と別体のはんだバンプを形成する工程を省略することができる。すなわち、本実施形態によれば、電子部品搭載基板１の製造工数を削減することができる。
【0057】
また、本実施形態によれば、従来のフリップチップボンディング方式と異なり、バンプの形成を要することなく配線技術で電子部品３０を実装することができる。これにより、電子部品３０を基板１０上に簡便に搭載することができる。
【0058】
また、本実施形態によれば、貫通電極２０を有することで、第１面１１側および第２面１２側の双方から電子部品３０にアクセスすることができる。これにより、電気信号の伝送効率を向上させることができる。
【0059】
また、ガラスを含有する基板１０を用いれば、信号の伝送損失を低減させることができる。
【0060】
（第１の変形例）
次に、はんだめっきによる貫通電極２０を備えた電子部品搭載基板１の第１の変形例について説明する。図５は、本実施形態の第１の変形例による電子部品搭載基板１を示す断面図である。図１では、はんだペーストによる貫通電極２０を備えた電子部品搭載基板１の例について説明した。これに対して、第１の変形例の電子部品搭載基板１は、はんだめっきによる貫通電極２０を備える。
次に、はんだめっきによる貫通電極２０を備えた電子部品搭載基板１の第１の変形例について説明する。図５は、本実施形態の第１の変形例による電子部品搭載基板１を示す断面図である。図１では、はんだペーストによる貫通電極２０を備えた電子部品搭載基板１の例について説明した。これに対して、第１の変形例の電子部品搭載基板１は、はんだめっきによる貫通電極２０を備える。
【0061】
具体的には、図５に示すように、第１の変形例による電子部品搭載基板１において、貫通電極２０は、第１導電層の一例であるシード層２１と、第２導電層の一例であるはんだめっき層２２とを有する。
【0062】
シード層２１は、貫通孔１３の側壁１３１上に位置し、突出部２０ａにおいて部分的に第２面１２よりも下側Ｄ２に突出している、導電性を有する層である。シード層２１は、例えば、銅またはチタンを主成分として含有する単層構造を有していてもよく、または、チタンを主成分として含有する層と、銅を主成分として含有する層との積層構造を有していてもよい。
【0063】
はんだめっき層２２は、シード層２１上に位置し、はんだを含有する、導電性を有する層である。はんだめっき層２２としては、例えば、Sn（９６．５）-Ag（３．０）-Cu（０．５）の三元系めっきを用いることができる。
【0064】
【0065】
図６は、本実施形態の第１の変形例による電子部品搭載基板１の製造方法を示す断面図である。図６に示すように、第１の変形例では、電極２００の形成工程において、まず、凹部１３０の内面上および第１面１１上にシード層２１を形成する。シード層２１は、例えば、スパッタリング法、蒸着法、または無電解めっき法などによって形成する。
【0066】
図７は、図６に続く本実施形態の第１の変形例による電子部品搭載基板１の製造方法を示す断面図である。シード層２１を形成した後、図７に示すように、シード層２１上にはんだめっき層２２を形成する。はんだめっき層２２は、例えば、電解めっき法によって形成する。
【0067】
図８は、図７に続く本実施形態の第１の変形例による電子部品搭載基板１の製造方法を示す断面図である。はんだめっき層２２を形成した後、図８に示すように、第１面１１より上側Ｄ１に位置するシード層２１およびはんだめっき層２２を除去する。シード層２１およびはんだめっき層２２は、例えば、ＣＭＰすなわち化学機械研磨によって除去する。その後の工程は、図３および図４と同様である。
【0068】
以下、第１の変形例による電子部品搭載基板１の製造方法の他の一例について、図２乃至図４の製造方法との相違点に限定して説明する。図９は、本実施形態の第１の変形例による電子部品搭載基板１の図６乃至図８と異なる製造方法を示す断面図である。図９の例では、第１面１１上に形成されたシード層２１上に、例えば、フォトリソグラフィによってドライフィルムを加工することでレジスト層６を形成する。
【0069】
図１０は、図９に続く本実施形態の第１の変形例による電子部品搭載基板の製造方法を示す断面図である。レジスト層６を形成した後、図１０に示すように、レジスト層６をマスクとして、レジスト層６で覆われていない凹部１３０の内表面上のシード層２１上に、例えば、電解めっき法によってはんだめっき層２２を形成する。
【0070】
【0071】
第１の変形例によれば、貫通電極２０の突出部２０ａをリフローによってはんだバンプへと加工する際に、シード層２１が溶融してはんだめっき層２２と混合することで、はんだとシード層２１の金属との合金層を形成することができる。合金層を形成することで、貫通電極２０の突出部２０ａによるはんだバンプの導電率および機械的強度を高めることができる。導電率および機械的強度が高められたはんだバンプを用いることで、貫通電極２０とマザーボードの電極との電気的および機械的な接続を良好に行うことができる。なお、貫通電極２０とマザーボードの電極との電気的および機械的な接続をさらに良好に行うため、シード層２１とマザーボードの電極とは、例えば銅などの同一の材料を含有することが望ましい。
【0072】
（第２の変形例）
次に、はんだめっきによる貫通電極２０を備えた電子部品搭載基板１の第２の変形例について説明する。図１１は、本実施形態の第２の変形例による電子部品搭載基板１を示す断面図である。
次に、はんだめっきによる貫通電極２０を備えた電子部品搭載基板１の第２の変形例について説明する。図１１は、本実施形態の第２の変形例による電子部品搭載基板１を示す断面図である。
【0073】
図１１に示すように、第２の変形例による電子部品搭載基板１において、貫通電極２０は、図５の構成に加えて、更に、第３導電層の一例である金属めっき層２３を有する。金属めっき層２３は、はんだめっき層２２上に位置する。金属めっき層２３は、例えば、銅などの導電層５０やシード層２１と同一の金属を含有していてもよい。金属めっき層２３は、例えば、電解めっき法で形成してもよい。
【0074】
第２の変形例によれば、はんだめっき層２２の形成工程において凹部１３０をはんだで十分に充填し切れない場合においても、はんだめっき層２２上に金属めっき層２３を形成することで、貫通電極２０全体としての寸法精度および電気的接続の信頼性を確保することができる。
【0075】
（第３の変形例）
次に、電子部品３０を積層する第３の変形例について説明する。図１２は、本実施形態の第３の変形例による電子部品搭載基板１を示す断面図である。図１３は、図１２と異なる本実施形態の第３の変形例による電子部品搭載基板１を示す断面図である。
次に、電子部品３０を積層する第３の変形例について説明する。図１２は、本実施形態の第３の変形例による電子部品搭載基板１を示す断面図である。図１３は、図１２と異なる本実施形態の第３の変形例による電子部品搭載基板１を示す断面図である。
【0076】
図１に示した本実施形態の電子部品搭載基板１は、フェイスアップで搭載された電子部品３０上に導電層５０を備えるため、電子部品３０上に他の電子部品を積層することにも適している。
【0077】
例えば、図１２に示すように、導電層５０上にバンプを介してフェイスダウンの状態で２層目の電子部品３０＿２を電気的に接続し、電子部品３０＿２を２層目の有機層４０＿２で封止することも可能である。
【0078】
また、図１３に示すように、１層目の電子部品搭載基板１上に、同じ構造の２層目の電子部品搭載基板１＿２を積層することも可能である。なお、図１３の例において、１層目の電子部品搭載基板１の導電層５０上には、２層目の電子部品搭載基板１＿２が、その貫通電極２０の突出部２０ａをリフローによって加工したはんだバンプＢ＿２０ａを介して電気的に接続されている。また、図示は省略するが、１層目の電子部品搭載基板１と２層目の電子部品搭載基板１＿２との間は、有機層で封止されていることが望ましい。
【0079】
（通電極基板が搭載される製品の例）
図１４は、本実施形態に係る電子部品搭載基板１が搭載されることができる製品の例を示す図である。本実施形態に係る電子部品搭載基板１は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ１１０、タブレット端末１２０、携帯電話１３０、スマートフォン１４０、デジタルビデオカメラ１５０、デジタルカメラ１６０、デジタル時計１７０、サーバ１８０等に搭載される。
図１４は、本実施形態に係る電子部品搭載基板１が搭載されることができる製品の例を示す図である。本実施形態に係る電子部品搭載基板１は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ１１０、タブレット端末１２０、携帯電話１３０、スマートフォン１４０、デジタルビデオカメラ１５０、デジタルカメラ１６０、デジタル時計１７０、サーバ１８０等に搭載される。
【符号の説明】
【0080】
１ 電子部品搭載基板
１０ 基板
１１ 第１面
１２ 第２面
２０ 貫通電極
３０ 電子部品
１０ 基板
１１ 第１面
１２ 第２面
２０ 貫通電極
３０ 電子部品
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
