特開 2024-179060 記録素子基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024179060

(43)【公開日】2024-12-26

(54)【発明の名称】記録素子基板

(51)【国際特許分類】

   B41J 2/14 20060101AFI20241219BHJP

   B41J 2/05 20060101ALI20241219BHJP

【ＦＩ】

B41J2/14 201

B41J2/05

B41J2/14 613

【審査請求】有

【請求項の数】23

【出願形態】ＯＬ

(21)【出願番号】P 2023097566

(22)【出願日】2023-06-14

(71)【出願人】

【識別番号】000001007

【氏名又は名称】キヤノン株式会社

(74)【代理人】

【識別番号】110001243

【氏名又は名称】弁理士法人谷・阿部特許事務所

(72)【発明者】

【氏名】三浦 洋介

【テーマコード（参考）】

2C057

【Ｆターム（参考）】

2C057AF01

2C057AF21

2C057AG46

2C057AG90

2C057AK01

2C057AL03

2C057AL25

2C057AM03

2C057AM40

2C057AN01

2C057AN05

2C057AQ02

2C057BA13

(57)【要約】

【課題】従来と比べて、配線抵抗が低減し、レイアウトが改善され、高周波化に対応可能な記録素子基板の構成を提供する。
【解決手段】本発明の一実施形態は、液体を吐出するための複数の記録素子であって、第１方向に配列されて記録素子列をなす前記複数の記録素子と、前記液体を加熱する発熱素子と、前記発熱素子を駆動するドライバと、前記ドライバを制御するデータ処理回路と、前記データ処理回路に送る信号が外部から入力される複数のＰＡＤであって、前記第１方向に配列されてＰＡＤ列をなす前記複数のＰＡＤと、を有し、前記データ処理回路が、前記第１方向と直交する第２方向における、前記記録素子列と前記ＰＡＤ列との間に、少なくとも２系統以上設けられる、ことを特徴とする記録素子基板である。
【選択図】図３

【特許請求の範囲】

【請求項1】

液体を吐出するための複数の記録素子であって、第１方向に配列されて記録素子列をなす前記複数の記録素子と、
前記液体を加熱する発熱素子と、
前記発熱素子を駆動するドライバと、
前記ドライバを制御するデータ処理回路と、
前記データ処理回路に送る信号が外部から入力される複数のＰＡＤであって、前記第１方向に配列されてＰＡＤ列をなす前記複数のＰＡＤと、
を有し、
前記データ処理回路が、前記第１方向と直交する第２方向における、前記記録素子列と前記ＰＡＤ列との間に、少なくとも２系統以上設けられる、
ことを特徴とする記録素子基板。

【請求項2】

前記記録素子に向けた前記液体が供給される複数の供給口であって、前記第１方向に配列されて供給口列をなす前記複数の供給口を更に有する、
請求項１に記載の記録素子基板。

【請求項3】

前記記録素子列１つあたり、２つの供給口列が設けられ、
前記２つの供給口列は夫々、前記第２方向において、当該記録素子列を挟んで異なる位置となるように設けられる、
請求項１又は２に記載の記録素子基板。

【請求項4】

前記発熱素子は、前記第２方向における、前記記録素子列と前記供給口列との間に設けられる、
請求項３に記載の記録素子基板。

【請求項5】

複数の前記発熱素子が設けられ、
複数の前記発熱素子の夫々に対する加熱エリアが決まっており、
複数の前記加熱エリアは夫々、略同一のレイアウトを有する、
請求項１又は２に記載の記録素子基板。

【請求項6】

前記複数の加熱エリアの夫々に含まれる前記記録素子の数が等しい、
請求項５に記載の記録素子基板。

【請求項7】

前記ドライバは、前記複数の加熱エリアの夫々に対して１つとなるように設けられる、
請求項６に記載の記録素子基板。

【請求項8】

複数の前記ドライバが設けられ、
複数の前記ドライバの夫々と、前記データ処理回路との間の配線が、個別配線となっている、
請求項７に記載の記録素子基板。

【請求項9】

前記発熱素子は、ポリシリコンからなる、
請求項１又は２に記載の記録素子基板。

【請求項10】

前記発熱素子は、ポリシリコンからなる発熱部と、アルミニウムからなるバイパス部と、当該発熱部と当該バイパス部とを接続するプラグと、を有する、
請求項９に記載の記録素子基板。

【請求項11】

前記プラグは、タングステンから成る、
請求項１０に記載の記録素子基板。

【請求項12】

前記ドライバは、前記第２方向において、前記供給口列を基準としたときの前記記録素子列の側と逆側の領域に配置されている、
請求項２に記載の記録素子基板。

【請求項13】

前記データ処理回路は、第１データ処理回路と、第２データ処理回路である、
請求項１又は２に記載の記録素子基板。

【請求項14】

前記複数のＰＡＤのうち１つである第１ＰＡＤから入力されたデータを解析し、該解析に基づき、第１データ処理回路にデータを送る第１データ解析部と、
前記第１ＰＡＤと異なる第２ＰＡＤから入力されたデータを解析し、該解析に基づき、第２データ処理回路にデータを送る第２データ解析部と、
を更に有する、
請求項１３に記載の記録素子基板。

【請求項15】

前記複数のＰＡＤのうち１つである第３ＰＡＤであって、リセット信号が入力される前記第３ＰＡＤを更に有し、
前記第１データ処理回路に前記リセット信号が入力された場合、前記第１データ処理回路のシフトレジスタに保持されている値がリセットされ、
前記第２データ処理回路に前記リセット信号が入力された場合、前記第２データ処理回路のシフトレジスタに保持されている値がリセットされる、
請求項１４に記載の記録素子基板。

【請求項16】

複数の前記記録素子列を有し、
複数の前記記録素子列は夫々、前記第２方向における異なる位置に設けられる、
請求項１又は２に記載の記録素子基板。

【請求項17】

前記記録素子基板の形状は、長辺と短辺とから成る矩形の形状である、
請求項１又は２に記載の記録素子基板。

【請求項18】

液体を吐出するための記録素子と、
前記液体を加熱する発熱素子と、
前記発熱素子を駆動するドライバと、
前記ドライバを制御するデータ処理回路と、
前記発熱素子を駆動するための第１信号が前記発熱素子に転送されるかを判断し、当該判断の結果に基づいて、前記データ処理回路のシフトレジスタに当該第１信号を格納させる解析部と、
を有し、
前記記録素子を駆動する信号は、一定の周期で転送され、
前記解析部は、前記第１信号が転送されるかを前記一定の周期で判断し、
前記第１信号及び前記記録素子を駆動するための第２信号が、少なくとも２本以上の伝送路を用いて転送される、
ことを特徴とする記録素子基板。

【請求項19】

信号が外部から入力されるＰＡＤを更に有する、
請求項１８に記載の記録素子基板。

【請求項20】

前記解析部の数は、前記伝送路の数と等しく、
前記ＰＡＤの数は、前記伝送路の数と同じかそれより多い、
請求項１９に記載の記録素子基板。

【請求項21】

前記データ処理回路は、第１データ処理回路と、第２データ処理回路とを含み、
前記解析部は、前記第１データ処理回路に接続する第１解析部と、前記第２データ処理回路に接続する第２解析部とを含み、
複数の前記ＰＡＤは、前記第１解析部に接続する第１ＰＡＤと、前記第２解析部に接続する第２ＰＡＤと、リセット信号が入力される第３ＰＡＤとを含む、
請求項２０に記載の記録素子基板。

【請求項22】

前記第１信号を転送するか否かを示すデータは、バイト単位で送信される、
請求項２１に記載の記録素子基板。

【請求項23】

前記一定の周期は、数ｋＨｚ～数十ｋＨｚである、
請求項１８乃至２２の何れか１項に記載の記録素子基板。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、液体を吐出して記録を行う記録装置が有する記録素子基板の技術に関する。

【背景技術】

【0002】

インク等の液体を吐出して記録を行う記録装置に用いられる記録素子基板では、近年の高画質化、高機能化の要求に伴い、該記録素子基板の温度を制御する温度制御が行われている。また、この要求に応えるため、記録素子基板のノズル数の増加やノズル駆動の高周波化の傾向がある。

【0003】

記録素子基板では、温度によって吐出される液滴の量や吐出速度がばらつく。そのため、基板温度の温度分布が生じた場合、その温度分布がそのまま画像のむらになり画像品質が低下する。

【0004】

特許文献１は、基板の温度分布を補正する方法として、記録素子基板内にサブヒータのドライバを特定のエリア内に搭載し、そのエリアを１又は複数任意に選択し加熱することで、基板内の温度むらを抑制する方法が開示している。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０１７-２１３８７４号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、特許文献１の構成は、外部からのデータ入力により、サブヒータを選択駆動するためのデータが格納されるデータ処理回路が１系統しか存在しない構成となっており、この構成では、前述した高画質化、高機能化の要求に充分応えることができない。

【0007】

データ処理回路が１系統の構成では、データ処理回路から全てのサブヒータを駆動するスイッチへ接続する配線が長くなり、基板上のレイアウトが複雑となる。また、かかる構成に対するデータの入力に関し、基本的には１つの伝送路にしか対応できない。そうなると、駆動するサブヒータ数が多いと入力されるデータ数が増えるため、高周波化に対応できなくなる。

【0008】

そこで本開示は、従来と比べて、配線抵抗が低減し、レイアウトが改善され、高周波化に対応可能な記録素子基板の構成を提供することを目的とする。

【課題を解決するための手段】

【0009】

本発明の一実施形態は、液体を吐出するための複数の記録素子であって、第１方向に配列されて記録素子列をなす前記複数の記録素子と、前記液体を加熱する発熱素子と、前記発熱素子を駆動するドライバと、前記ドライバを制御するデータ処理回路と、前記データ処理回路に送る信号が外部から入力される複数のＰＡＤであって、前記第１方向に配列されてＰＡＤ列をなす前記複数のＰＡＤと、を有し、前記データ処理回路が、前記第１方向と直交する第２方向における、前記記録素子列と前記ＰＡＤ列との間に、少なくとも２系統以上設けられる、ことを特徴とする記録素子基板である。

【発明の効果】

【0010】

本開示によれば、従来と比べて、配線抵抗が低減し、レイアウトが改善され、高周波化に対応可能な記録素子基板の構成を提供することが可能である。

【図面の簡単な説明】

【0011】

【図1】液体吐出ヘッドの斜視図

【図2】記録素子基板の平面図

【図3】記録素子基板のレイアウトを示す図

【図4】サブヒータ駆動用回路の構成を示す図

【図5】サブヒータ制御信号が記録素子基板内で生成される場合のブロック図

【図6】記録素子基板における配線層の４層構造を示す図

【図7】サブヒータの詳細な構成を示す図

【図8】ヒータ周辺の詳細な構成を示す図（サブヒータ材がポリシリコンのケース）

【図9】ヒータ周辺の詳細な構成を示す図（サブヒータ材がヒータ材のケース）

【図10】液体吐出ヘッドの構成を示すブロック図

【図11】記録素子基板に入力されるデータ及び信号のタイミングチャート

【図12】送信１回分の印刷データ（パケット）Ｄｔの構成を示す図

【図13】付帯情報特定部（Ｉｎｆ１２）の内容を示す図

【図14】本実施形態における印刷データの構成を示す図

【図15】サブヒータ選択データの構成を示す図

【図16】記録素子基板に対するデータ入力を説明するための図

【図17】２伝送路を使用することの効果を説明するための図

【発明を実施するための形態】

【0012】

［第１実施形態］
以下、図面を参照しながら、本実施形態における液体吐出ヘッド及び該液体吐出ヘッドを構成する記録素子基板について説明する。尚、以下の実施形態は、特許請求の範囲に係る発明を必要以上に限定する趣旨ではない。また、以下の実施形態には複数の特徴が記載されているが、該複数の特徴の全てが、本開示の課題解決に必須のものとは限らず、また、該複数の特徴は任意に組み合わせても良い。さらに、添付図面においては、同一又は同様の構成に同一の参照番号を付し、重複した説明は省略する場合がある。

【0013】

図１は、本実施形態における液体吐出ヘッドの外観を示す簡易斜視図である。図１（ａ）は、複数の記録素子基板１０１が並んで配置された液体吐出ヘッド１００を示す。この液体吐出ヘッドは一般的に「ラインヘッド」と呼ばれる形態である。

【0014】

図１（ｂ）は、図１（ａ）と別の形態として、２個の記録素子基板１０１が並んで配置された液体吐出ヘッド１００を示す。この液体吐出ヘッドは一般的に「シリアルヘッド」と呼ばれる形態である。尚、本例では、液体吐出ヘッドが２個の記録素子基板を有するケースを示しているが、シリアルヘッド形態の液体吐出ヘッドは一般的に、１個又は２個の記録素子基板を有する。

【0015】

図２は、本実施形態における記録素子基板１０１の形状を示す平面図である。図２（ａ）の記録素子基板１０１は、形状が平行四辺形であり、電気の入出力箇所であるＰＡＤ１０２が、当該平行四辺形の長い方の２辺のうち１辺に沿って複数設けられた結果、ＰＡＤ列が当該１辺と平行に形成されている。ＰＡＤ１０２は、後述するデータ処理回路（図３参照）に送る信号を、外部から記録素子基板１０１に入力するための電極である。

【0016】

図２（ｂ）の記録素子基板１０１は、形状が平行四辺形であり、複数のＰＡＤ１０２が、当該平行四辺形の長い方の２辺のそれぞれに沿って設けられた結果、２つのＰＡＤ列が形成されている。

【0017】

図２（ｃ）の記録素子基板１０１は、形状が長方形であり、複数のＰＡＤ１０２が、当該長方形の長い方の２辺のうち１辺に沿って設けられた結果、ＰＡＤ列が当該１辺と平行に形成されている。

【0018】

図２（ｄ）の記録素子基板１０１は、形状が長方形であり、複数のＰＡＤ１０２が、当該長方形の長い方の２辺のそれぞれに沿って設けられた結果、２つのＰＡＤ列が形成されている。

【0019】

尚、記録素子基板の形状は、図２（ａ）～図２（ｄ）の形状が一般的であるが、これらに限定されない。例えば、形状が台形でも良いし、ＰＡＤ１０２の配置も様々である。記録素子基板の形状は、長辺と短辺から成る矩形の形状であれば良い。

【0020】

図３は、本実施形態における記録素子基板のレイアウトを示す図である。記録素子基板１０１の基板端部において、複数のＰＡＤ１０２がＹ方向に並べて設けられている。これらのＰＡＤ１０２には、インクを吐出するノズルを選択するためのデータを受信する信号端子や電源端子等が含まれる。

【0021】

記録素子基板１０１は複数のヒータ１０３を有する。ヒータ１０３は、インク等の液体を吐出するための記録素子である。本例では、複数のヒータ１０３はＹ方向に配列されており、ヒータ列（記録素子列ともいう）として、Ａ列～Ｄ列が設けられている。

【0022】

記録素子基板１０１には、ノズルから吐出するインクを供給するためのインク供給口１０６がヒータ列に沿って設けられており、インク供給口１０６から流入したインクは、ヒータ１０３上部に供給される。

【0023】

ヒータ１０３の直上には吐出口２０５（図８（ｂ）、図９（ｂ）参照）が配されており、ヒータ１０３に任意のタイミングで電流を流し、インクを加熱ないし発泡させ、吐出口２０５よりインク滴を吐出する。尚、本実施形態では、インク吐出用の素子としてヒータを例に挙げているが、ピエゾ素子などを用いインクを加圧することで吐出する構成でも良い。

【0024】

記録素子基板には複数のサブヒータ１０５が設けられている。サブヒータ１０５は記録素子基板１０１やインクの温度を制御するための素子であり、具体的には加熱ないし保温する温度調節用の発熱素子である。サブヒータドライバ１０８はサブヒータ１０５に接続されており、サブヒータ１０５に流す電流のＯＮ／ＯＦＦ制御（ＯＮからＯＦＦ又はＯＦＦからＯＮにする制御）を行う。尚、本実施形態のサブヒータ１０５周りの詳細な構成は、図７を用いて後述する。

【0025】

データ処理回路１１０とサブヒータドライバ１０８との間の配線については、データ処理回路－サブヒータドライバ間接続配線１１１のように引き回されている。複数のサブヒータ１０５のそれぞれを駆動するための信号である「サブヒータ制御信号」がデータ処理回路１１０に格納されている。本例のサブヒータ制御信号は具体的に、Ａ列用のＳＨ_Ａ１～ＳＨ_Ａ５、Ｂ列用のＳＨ_Ｂ１～ＳＨ_Ｂ５、Ｃ列用のＳＨ_Ｃ１～ＳＨ_Ｃ５、Ｄ列用のＳＨ_Ｄ１～ＳＨ_Ｄ５である。サブヒータ制御信号ＳＨ_Ａ１～ＳＨ_Ｄ５はそれぞれ、任意のタイミングで対応するサブヒータドライバへ送信される。図示するように、データ処理回路１１０と、複数のサブヒータドライバ１０８それぞれとの間の配線は、全て個別配線となっている。

【0026】

本実施形態では、ＰＡＤ１０２の列と、記録素子列（具体的にはＡ列）との間に、２つのデータ処理回路１１０を設けることで、記録素子基板１０１を２つの配線系統とする。この構成にすることで、各サブヒータへの個別配線レイアウト領域が基本的には約半分となり、配線レイアウトが改善される。また配線長も短くできるため、ノイズによる誤動作のリスクも低減する。また、本例では、記録素子基板１０１が２系統のデータ処理回路１１０を有するケースを示したが、データ処理回路１１０の系統数は２に限定されず、データ処理回路が少なくとも２系統以上設けられれば良い。

【0027】

図４は、サブヒータ１０５を駆動する回路の図であり、図３に対応する回路構成を示す。図４中、ＰＡＤ１０２ａは＋電源ＰＡＤであり、ＰＡＤ１０２ｂはＧＮＤＰＡＤである。

【0028】

図６に示すように、本実施形態の記録素子基板の配線層は、アルミウム（以下Ａｌ）４層から成る４層構造となっている。尚、本明細書では、この４層について、最下層を第１層とし、中間層を下から上に第２層、第３層とし、最上層を第４層とする。

【0029】

最上層である第４層２０３ａには、ヒータ１０４やサブヒータ１０５のＧＮＤ配線が設けられている。最上層寄りの中間層である第３層２０３ｂには、ヒータ１０４やサブヒータ１０５の＋電源配線が設けられている。

【0030】

最下層寄りの中間層である第２層２０３ｃ及び最下層である第１層２０３ｄには、ロジック配線が設けられている。このロジック配線は、前述したデータ処理回路－サブヒータドライバ間接続配線１１１などに用いられる。本実施形態の記録素子基板は、＋電源ＰＡＤから第３層２０３ｂの＋電源配線を経由してサブヒータへ通電し、第４層２０３ａのＧＮＤ配線を経由してＧＮＤＰＡＤであるＰＡＤ１０２ｂへ抜けていく構成である。尚、これらの電源用ＰＡＤは、インク液滴の吐出に使用するヒータ１０４の電源用ＰＡＤとして使用しても良い。

【0031】

サブヒータ制御信号ＳＨ_Ａ１～ＳＨ_Ｄ５により制御されるサブヒータドライバ１０８が、サブヒータを駆動する。これにより、記録素子基板１０１内の２０か所ある任意の加熱エリア１０７が加熱される。尚、記録素子基板内を本例（図３）よりも精度良く温度制御したい場合には、２０か所以上の加熱エリアを設けて良い。図３に示すように、あるヒータ列（Ａ列～Ｄ列の何れか）に着目すると、複数のインク供給口１０６がヒータ列の伸長方向に沿って配置されて供給口列をなし、この供給口列は、ヒータ列を挟むように２列形成されている。また、サブヒータドライバ１０８は、インク供給口１０６を基準としたとき、図中の左右方向において、この２列のインク供給口の更に外側に配置される。尚、サブヒータ制御信号ＳＨ_Ａ１～ＳＨ_Ｄ５は、ＰＡＤ１０２から直接供給されても良いし、記録素子基板１０１内でデータ信号から変換されて生成されても良い。

【0032】

任意の１つの加熱エリアに着目すると、記録素子列１つあたり２つの供給口列が設けられ、サブヒータドライバ１０８は、Ｘ方向において、２つの供給口列のうち相対的に近い方の供給口列を基準としたときの記録素子列の側と、逆側の領域に配置されている。

【0033】

ここで図５に、サブヒータ制御信号が記録素子基板内で生成される場合のブロック図を示す。図５の方式の場合、画像データと同時に制御信号データをＰＡＤ１０２経由でデータ処理回路１１０に送れば、データ処理回路１１０にて該制御信号データに基づきサブヒータ制御信号が生成される。このように、図５の方式によれば、サブヒータ制御信号を供給するためのＰＡＤ１０２を特別増加する必要なくサブヒータ制御が可能となる。

【0034】

図３では、複数のサブヒータ１０５がチップ長辺方向（図中Ｙ方向）に並んで配置されており、Ｙ方向と直交するＸ方向において、インク供給口１０６とヒータ１０３との間にサブヒータ１０５が配置されている。この配置によって、ヒータ１０３近傍のインクが加熱されるため、サブヒータ１０５を設けないときより効率的に、吐出するインクを加熱できる。記録素子基板内に複数ある加熱エリア１０７内のサブヒータのレイアウトは略同一であって、基本的には全て同じである。複数の加熱エリア１０７の夫々に含まれるヒータ１０４の数は等しい。そのため、基本的には、各エリアのサブヒータによる発熱量は全て等しくなり、記録素子基板１０１内の温度分布を一様にする温度制御が可能となる。但し、記録素子基板の端部などで温度差が発生し易いことを考慮し、エリア毎にサブヒータの発熱量を変える場合には、サブヒータのレイアウトを調整することでエリア毎に温度調整すれば良い。

【0035】

図７は、本実施形態におけるサブヒータ１０５の構成を示す図である。詳しくは、図７（ａ）は、サブヒータの上面図であり、図７（ｂ）～７（ｆ）は、サブヒータの断面図である。尚、ここではサブヒータ材のとしてポリシリコン（Ｐｏｌｙ－Ｓｉと記載）を使用しているが、サブヒータ材はポリシリコンに限らない。

【0036】

図７（ａ）では、加熱エリア１０７のサブヒータ１０５は、５か所の発熱部２０９と、４か所のバイパス部２０８とで構成されている。このバイパス部２０８は、図７（ｂ）に示すように、Ａｌ配線２０３とプラグ２０６とで構成されている。バイパス部２０８の抵抗値は、サブヒータ１０５と比べて１／１００～１／１０００と充分に小さく、本例では０オームと見積もっている。尚、バイパス部２０８は、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、チタン（Ｔｉ）及びその化合物の少なくとも１つから構成することが可能である。

【0037】

プラグ２０６は、例えばタングステン（Ｗ）で構成することが可能である。サブヒータ１０５のＰｏｌｙ－Ｓｉ配線に対して、相対的に低抵抗なＡｌ配線２０３を接続したことにより、加熱エリア１０７を流れる電流は、図７（ｂ）の矢印２１２に示す通り、発熱部２０９とバイパス部２０８とを交互に流れる。サブヒータ１０５の中では、隣接するＡｌ配線２０３の間に位置する部分に殆どの電流が流れるので、この部分が発熱部２０９として機能し熱を発生する。このように、Ａｌ配線２０３は、任意の発熱部２０９に対する両端となるように接続され、サブヒータ１０５の中の発熱部以外の部分と並列に接続される。以上説明した構成により、加熱エリア１０７では、サブヒータ１０５が通電された場合に、このサブヒータ１０５を流れる電流の経路における途中でプラグ２０６を介してＡｌ配線２０３に電流が流れる。
本実施形態におけるサブヒータ１０５は、加熱エリア１０７に対して、熱を発生する発熱部２０９が分散して配置された構成となっているので、加熱エリア１０７を均一に加熱できないとも思える。しかし、隣接する発熱部２０９と発熱部２０９との間は、金属で構成された熱抵抗の低いバイパス部２０８によって接続されており、これにより、発熱部２０９で発生した熱がバイパス部２０８を介して拡散するので、加熱エリア１０７は均一に加熱される。

【0038】

尚、より均一に加熱エリア１０７を加熱したい場合には、バイパス部２０８の長さを短くし、発熱部２０９の長さと幅との比を維持したまま、面積を拡大すればよい。但し、この場合、回路や基板の面積を縮小する効果（シュリンク効果）は低下する。

【0039】

逆に、発熱部２０９の長さと幅とを縮小し、かつバイパス部２０８の長さを長くすれば、高いシュリンク効果を得られるが、この場合には配線に流れる電流密度が上がるため、エレクトロマイグレーション等による断線が懸念される。「エレクトロマイグレーション」は、集積回路内部の金属配線に電流を流すことにより金属原子が移動する現象を指す。アルミ配線では電子の流れる方向にアルミ原子が移動し、陰極側にボイドが発生しオープン故障になり、陽極側ではヒロックやウィスカが成長し、最終的にはショート故障に至ってしまう。

【0040】

図７（ｃ）は、エレクトロマイグレーションによって断線した例を示す。プラグ２０６は電流が集中するため、Ａｌ配線２０３との接点部分で比較的エレクトロマイグレーションは起こり易い。通常は、このような不良が起こらない電流範囲となるよう回路設計され、さらにＡｌ配線２０３とプラグ２０６との間にバリアメタルを挟む等の対策がなされている。本実施形態では、仮にＡｌ配線２０３において断線が起こってしまっても、サブヒータ１０５は加熱エリア１０７の範囲に亘って配線されているため、電流はサブヒータ１０５のＰｏｌｙ－Ｓｉ配線へ迂回する結果、サブヒート機能は失われない。このような配線方法により、サブヒート駆動の高信頼性が得られる。但し、断線すると抵抗が上がるため発熱量は落ちる。従って、万一断線が発生した場合は、該発生したエリアのサブヒータは極力駆動を抑えることが望ましい。

【0041】

矢印２１２の電流経路に示すように、サブヒータ１０５の抵抗が高いため電流は抵抗の低いＡｌ配線２０３を流れようとする。そのため、図７（ｂ）に示すように、端部のＡｌ配線２０３において２列のプラグ２０６が設けられていても、発熱部２０９から見て手前側のプラグに電流は流れる。しかし、サブヒータ両端の電源の取り出し口に関しては断線するとサブヒート機能が失われてしまうので、プラグ２０６を２列以上設けることで、仮に手前側で断線したとしても奥側のプラグ経由で電流が流れるようにしている。かかる構成により、サブヒータ両端における完全な断線を防ぐことが可能になる。尚、Ａｌ配線２０３においても同様の効果が得られるため、プラグ２０６の代わりに（またはプラグ２０６と共に）、Ａｌ配線２０３を２列以上配置しても良い。

【0042】

図７（ｄ）では、図７（ｂ）と比べてＡｌ配線長が長い。このような設計にすることで、図中の矢印で示すように、プラグの位置を変更するだけで、発熱量を調整することが可能になる。例えば、Ａｌ配線２０３の端部に近づくようプラグ２０６を配置した場合（つまり外側に配置した場合）、発熱部の長さが短くなり、抵抗が下がるので、発熱量を上げる方向に調整できる。逆に、Ａｌ配線２０３の端部から遠ざかるようプラグを配置した場合（つまり内側に配置した場合）、抵抗値が上がるため、発熱量を下げる方向に調整できる。図７（ｄ）の構成を採用した場合、マスク１枚のみで設計変更できるため、サブヒータの発熱量を変更する際のコストダウンが可能となる。

【0043】

図７（ｅ）は、あえてバイパス部でサブヒータのＰｏｌｙ－Ｓｉ配線をカットした構成を示す。この構成では、前述したバイパスのメリットは生かせないが、レイアウトの自由度は増す。

【0044】

図７（ｆ）は、前述したＡｌ４層構造のサブヒータ断面を示す。サブヒータ１０５が駆動されると、第３層２０３ｂに設けられたＡｌ配線経由で電流が流れ込み、加熱エリア１０７を通って、最終的に、最上層である第４層２０３ａに設けられたＡｌ配線経由で電流が流れ出る。

【0045】

図８（ａ）は、図３で示した記録素子基板１０１におけるヒータ１０３近傍を拡大した平面図である。尚、図８（ａ）では、簡単のため、サブヒータドライバ１０８を省略している。

【0046】

図８（ａ）に示すように、ヒータ１０３とインク供給口１０６とに対するインク流路が、ノズル材によって区画されており、２つのヒータ１０３に対して、図中の左右両側に１個ずつインク供給口１０６が設けられている。この構成によりインク吐出後のインクリフィルが両側のインク供給口１０６からなされるため、吐出周波数が上がり、印刷のスループットを向上することが可能となっている。また本実施形態では、前述したように、発熱量を下げることなくサブヒータの幅を縮めることができるため、ヒータ１０３とインク供給口１０６との間にサブヒータ１０５を配置しても吐出周波数に影響を与えない。
図８（ｂ）は、図８（ａ）の断面線Ａ－Ａ’における断面図（ヒータ１０３をインク流路方向に切った図）である。図８（ｃ）は、図８（ａ）の断面線Ｂ－Ｂ’における断面図（サブヒータ１０５を長手方向に切った図）である。

【0047】

図８（ａ）～（ｃ）に示す例では、サブヒータ１０５がバイパス部２０８と発熱部２０９とから構成されている。また、図８（ｂ）に示すように、サブヒータ１０５はポリシリコン配線で最下層に設けられている。さらに、図８（ｂ）及び図８（ｃ）に示すように、Ａｌ配線２０３は４層あり、その上にヒータ層が積層されている。そしてそれらの配線はプラグ２０６によって接続され、絶縁膜２０２に覆われている。その上層にノズル材が積層され、インク流路２０７及び吐出口２０５が形成されている。尚、本例では、Ａｌ配線２０３は第４層でバイパスされているが、第４層以外でバイパスされても良い。

【0048】

図８（ｂ）に示すように、サブヒータ１０５は、インクが吐出されるヒータ１０３から離れているが、サブヒート加熱する位置としては、吐出するインクにより近いヒータ１０３付近が理想的である。そこで本実施形態では、バイパス部２０８（図８（ｃ））をヒータ近くに設け、さらによりヒータ１０３に近い上層のＡｌ配線でバイパスすることにより、サブヒータ１０５の発熱部で発生した熱を、よりヒータ近傍に伝える構成としている。この構成によって、吐出するインクにより近い部分でのサブヒート加熱が可能になり、インク加熱によるインク粘度低下を実現でき、それによるインクリフィルの高速化が可能になり、印刷のスループットをさらに向上することが可能となる。また、この構成により、高粘度インクの吐出が可能になるので、高画質化につながり、インク選択の自由度が上がる。

【0049】

図９（ａ）は、図８（ａ）と同様、ヒータ１０３近傍を拡大した平面図であるが、サブヒータ材としてポリシリコンでなく、ヒータ１０３と同じ膜を使用したケースを示している。図９（ｂ）は、図９（ａ）の断面線Ａ－Ａ’における断面図（ヒータ１０３をインク流路方向に切った図）である。図９（ｃ）は、図９（ａ）の断面線Ｂ－Ｂ’における断面図（サブヒータ１０５を長手方向に切った図）である。

【0050】

一般的に、インク吐出用のヒータ１０３のヒータ材の抵抗値は、ポリシリコンより高い。従って、図９（ｃ）に示すように、サブヒータ材として抵抗値の低いポリシリコンを使用する図８（ｃ）のケースと比べてバイパス部２０８の数を増やすことで、サブヒータ４０５全体の抵抗値を調整する必要がある。しかし、図９の構成は、図８の構成と異なり、サブヒータ４０５がヒータ１０３に近く、サブヒータ４０５の発熱部２０９がヒータ１０３近傍に配置される構成となっている。そのため、図８の構成よりも、吐出されるインクの近傍を加熱でき、図８と比べて大きな昇温効果が得られる。

【0051】

以下、図１０～図１３を用いて、サブヒータ駆動をするためのデータ構成について説明する。

【0052】

図１０は、ヘッド基板１４及び複数の記録素子基板１０１を有する液体吐出ヘッドについてのブロック図である。複数の記録素子基板１０１のそれぞれには、印刷データＤｔの他、制御基板から送信されるクロック信号Ｃｋ及びラッチ信号Ｌｔがフレキシブル基板１６を通して入力される。クロック信号Ｃｋは、この信号波形のライズエッジ（ローレベルからハイレベルへの遷移）と、フォールエッジ（ハイレベルからローレベルへの遷移）との少なくとも１つにより、２以上の要素間の同期を図ることを可能とする。ラッチ信号Ｌｔは、この信号波形のライズエッジ又はフォールエッジにより、印刷データＤｔを構成する個々の信号を不図示のラッチ回路にてラッチすることを可能とする。尚、図１０は、ラインヘッド構成を示しているが、本実施形態の液体吐出ヘッドは勿論シリアルヘッド構成でも良い。

【0053】

図１１は、送信１回分の印刷データＤｔ、並びに、これと共に記録素子基板１０１に入力されるクロック信号Ｃｋ及びラッチ信号Ｌｔを示す。印刷データＤｔは、シリアル伝送方式により所定の単位で送信され、送信１回分のデータはパケット等と称される。印刷データＤｔの詳細については後述するが、複数の情報部ｉｎｆ１１、ｉｎｆ１２等（特に区別しない場合には単に「情報部ｉｎｆ」と記載する。）を含み、個々の情報部ｉｎｆは、複数の信号を含んで構成される。例えば、ｍ及びｎを１以上の整数として、情報部ｉｎｆ１１は、信号ａ（０）、ａ（１）、ａ（２）・・・、ａ（ｍ）を含むｍビットデータとし、情報部ｉｎｆ１２は、信号ｂ（０）、ｂ（１）、ｂ（２）・・・、ｂ（ｎ）を含むｎビットデータとする。尚、ビットデータは複数の信号で構成され、個々の信号の値はビット値とも表現可能である。

【0054】

図１１の例では、時刻ｔ０、ｔ１、ｔ２等におけるクロック信号Ｃｋのライズエッジ／フォールエッジにより上記信号ａ（０）等が順に入力され、その後、ラッチ信号Ｌｔがライズエッジを形成する時刻ｔｐにおいて該送信された信号ａ（０）等がラッチされる。以上説明したように、送信１回分の印刷データＤｔは、あるラッチ信号Ｌｔのフォールエッジから次のラッチ信号Ｌｔのライズエッジまで、で画定される。

【0055】

図１２は、送信１回分の印刷データＤｔの構成の例を示す。印刷データＤｔは、第１データ部Ｄ１を含んでおり、また、付随的に第２データ部Ｄ２を含み得る。データ部Ｄ１は、複数の情報部ｉｎｆ１１～ｉｎｆ１５を含んで構成され、そのデータ長（データサイズ）は固定されているものとする。これに対し、データ部Ｄ２は、複数の付帯情報部ｉｎｆ２１～ｉｎｆ２８を包含可能に構成され、そのデータ長は可変とする。

【0056】

先ず、データ部Ｄ１についてする。

【0057】

情報部ｉｎｆ１１は、印刷データＤｔのヘッダの一態様（スタートコンディション）を形成し、通信の開始を示す通知データを構成する。

【0058】

情報部ｉｎｆ１２は、データ部Ｄ２に含まれ得る複数の付帯情報部ｉｎｆ２１～ｉｎｆ２８のそれぞれの有無を示す。前述の通り、データ部Ｄ２のデータ長は、複数の付帯情報部ｉｎｆ２１～ｉｎｆ２８のそれぞれの有無に応じて可変である。

【0059】

情報部ｉｎｆ１３は、どのヒータを駆動するか選択するためのデータを構成する。各画像データ１ブロックに対して各ヒータ１列が割り当てられる。

【0060】

情報部ｉｎｆ１４は、ヒータを駆動するための信号のパルス波形や駆動のタイミングを定義するための定義用データを構成する。

【0061】

情報部ｉｎｆ１５は、印刷データＤｔの送信が適切に実行されたか否かを診断するための診断用データを構成する。

【0062】

次に、データ部Ｄ２についてする。

【0063】

本実施形態では、付帯情報部として、付帯情報部ｉｎｆ２１（サブヒータ選択データ）のみ具体的に定義している。ｉｎｆ２２以降については、例えば、温度センサ選択データ、テスト波形選択データ、吐出有無確認データなどを当てはめて良い。

【0064】

このように、データ部Ｄ１には、現に印刷を実行するために必要な情報ないし印刷動作そのものに直接的に関連する情報が包含される。一方、データ部Ｄ２には、印刷実行前の準備段階で必要な情報ないし印刷動作に間接的に関連する情報が包含される。

【0065】

図１３は、付帯情報特定部である情報部ｉｎｆ１２の内容を示す。本実施形態では、情報部ｉｎｆ１２は８ビットデータである。第１ビットは付帯情報部ｉｎｆ２１の有無を示し、第２ビットは付帯情報部ｉｎｆ２２の有無を示し、第３～第８ビットも同様、夫々に対応する付帯情報部ｉｎｆの有無を示す。本実施形態では、個々のビットは「０」又は「１」の２値をとるものとし、「０」は有ること、又は、動作しないことを示し、「１」は無いこと、又は、動作することを示す。例えば、第１ビットが「０」の場合、データ部Ｄ２は付帯情報部ｉｎｆ２１を含むものとし、また、第１ビットが「１」の場合、データ部Ｄ２は付帯情報部ｉｎｆ２１を含まないものとする。

【0066】

前述の通り、近年、記録装置の高画質化、高機能化が求められ、記録素子基板１０１のヒータ数、サブヒータ数が増加し転送するデータ数も増加している。その上、ヒータ駆動の高周波化、データ転送速度の増量が要求され、データ転送の周期（ＬＴ－ＬＴ間）が短くなってきている。そのため本実施形態では、印刷データを２つ以上に分割して、該分割した印刷データを２本の伝送路を用いて転送するものとする。これは本実施形態の特徴の１つである。

【0067】

図１４は、本実施形態における印刷データの構成として、転送する印刷データを２つに分割し、該分割した印刷データを２本の伝送路で送信するケースの構成を示している。

【0068】

図１４に示すように、画像データはヒータ列（Ａ列～Ｄ列）毎に分割される。分割された画像データのうち、Ａ列用の画像データは、第１印刷データＤｔ１の情報部ｉｎｆ１３₁を構成し、Ｂ列用の画像データは、第１印刷データＤｔ１の情報部ｉｎｆ１３₂を構成する。また、Ｃ列用の画像データは、第２印刷データＤｔ２の情報部ｉｎｆ１３₁を構成し、Ｄ列用の画像データは、第２印刷データＤｔ２の情報部ｉｎｆ１３₂を構成する。

【0069】

また、サブヒータ選択データも半分に分割され、該分割された一方は、第１印刷データＤｔ１の付帯情報部ｉｎｆ２１を構成し、他方は、第２印刷データＤｔ２の付帯情報部ｉｎｆ２１を構成する。かかるデータ構成とすることで、印刷データＤｔに含まれるデータ数を減らすことが可能となり、ヒータ駆動の高周期化に対応することが可能となる。

【0070】

図１５は、図１４の付帯情報部ｉｎｆ２１を構成するサブヒータ選択データの詳細を示す。図１５に示すサブヒータ選択データは、図３で示した記録素子基板１０１に対応している。つまり、図３の記録素子基板１０１には、２０か所の加熱エリア１０７があり、それぞれの加熱エリア１０７に対して１系統のサブヒータが設けられるので、記録素子基板１０１は、合計２０系統のサブヒータを有する。従って、図１５に示すように、Ｄｔ１のサブヒータ選択データ１として、１０系統のサブヒータに対するサブヒータ制御信号が転送される。また、Ｄｔ２のサブヒータ選択データ２として、残り１０系統のサブヒータに対するサブヒータ制御信号が転送される。尚、サブヒータ選択データはバイト単位で送るため、データ枠に余りが出る（図中に「不定」と記載）。これらに対しては、「１」と「０」との何れが割り当てられても動作に影響ない。

【0071】

基本的に、分割されたＤｔを送る伝送路の数、分割されたサブヒータ選択データを送る伝送路の数、サブヒータを選択するデータ処理回路の系統数を同数とした設計が、データ転送の効率や回路・配線レイアウトの効率が良いとされる。従って、本例の記録素子基板１０１は、後述する通り（図１６参照）、Ｄｔ及びサブヒータ選択データを送る２本の伝送路を有するように構成される。但し、本実施形態がこの構成に限定される訳ではない。伝送路は２本以上であっても良い。

【0072】

図１６は、サブヒータを選択的に駆動する際の記録素子基板１０１に対するＤｔの入力態様を示す図である。

【0073】

図１６に示すように、第１印刷データＤｔ１はＤｔ１ＰＡＤ３３１から入力され、第２印刷データＤｔ２はＤｔ２ＰＡＤ３３２から入力される。第１印刷データＤｔ１及び第２印刷データＤｔ２が入力されると、複数の付帯情報部ｉｎｆ（付帯データとする）が付帯データ解析部３３０に入力されることとなる。尚、第１印刷データＤｔ１及び第２印刷データＤｔ２について、特に区別する必要がなければＤｔと総称する。

【0074】

印刷データＤｔの入力後、付帯データ解析部３３０は、ＤｔのＩｎｆ１２の第１ビットを参照することで、サブヒータ選択データの有無を判断する。そして、付帯データ解析部３３０が、サブヒータ選択データが有ると判断した場合には、付帯情報部Ｉｎｆ２１のデータ（サブヒータ選択データ）を、データ処理回路１１０のシフトレジスタに格納させる。その後、ＬＴ信号が入力されたタイミングで、サブヒータ制御信号が、サブヒータ１０５のサブヒータドライバ１０８へ転送される。

【0075】

また、シフトレジスタに保持される値をリセット（「０」にする）するリセット信号が、ＲＥＳＥＴＰＡＤ３３３から入力可能である。リセット信号は、記録装置の駆動開始時やエラーが発生した際に使われる。

【0076】

図１７（ａ）は、記録素子基板１０１に２伝送路を配置したときの効果を説明するための図である。図１７（ａ）は、信号及び転送される印刷データのタイミングチャートであり、下段（２伝送路と記載）が、本実施形態の構成（図１６参照）に対応する。尚、参考のため、図１７（ａ）の上段（１伝送路と記載）に、従来の構成に対応するタイミングチャートも示している。図１７（ａ）に示すように、Ｄｔ１（又はＤｔ２）の付帯情報特定部は、一定の周期（具体的には、数ｋＨｚ～数十ｋＨｚ）で送られている。付帯データ解析部３３０は、この付帯情報特定部を用いることで、一定の周期で、サブヒータの制御信号がサブヒータドライバに転送されるか判断する。

【0077】

前述の通り、図１６に示す記録素子基板１０１は、２０系統のサブヒータを有し、それぞれにサブヒータに対する制御信号を送る必要があるので、送信する印刷データは２０ビットである。また、サブヒータ選択データは、バイト単位で送信される。従って、１伝送路の場合、サブヒータ選択データを３回に分けて送る必要がある（サブヒータ選択データ（１バイト目）、サブヒータ選択データ（２バイト目）、サブヒータ選択データ（３バイト目））。

【0078】

これに対し、本実施形態のように２伝送路を採用した場合、各伝送路でサブヒータ選択データを２回に分けて送れば良い（サブヒータ選択データ（１バイト目）、サブヒータ選択データ（２バイト目））。従って、ラッチ信号間の期間を１バイト分短縮できるので、高周波化に資する。

【0079】

尚、図１７（ａ）に示すように、Ｄｔ１とＤｔ２とでサブヒータ選択データの数を揃えることが原則だが、図１７（ｂ）に示すように、Ｄｔ１とＤｔ２とでサブヒータ選択データの数を異ならせても良い。本例では、記録素子基板１０１が２０系統のサブヒータを有するので、Ｄｔ１とＤｔ２とで合計３バイト確保すれば、全てのサブヒータ選択データを送信することができる。但し、本実施形態の効果を達成するためには、Ｄｔ１とＤｔ２との夫々におけるトータルのデータ数（ビット数）を揃える必要があるので、図１７（ｂ）に示すように、付帯データを挿入する必要がある。

【0080】

本実施形態では、ヒータ数やサブヒータ数を限定して説明したが、ヒータ数やサブヒータ数は上述したものに限定されない。

【0081】

［その他の実施形態］
本開示は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

【0082】

［本開示の技術的特徴］
本開示は、以下の構成を含む。

【0083】

（構成１）液体を吐出するための複数の記録素子であって、第１方向に配列されて記録素子列をなす前記複数の記録素子と、前記液体を加熱する発熱素子と、前記発熱素子を駆動するドライバと、前記ドライバを制御するデータ処理回路と、前記データ処理回路に送る信号が外部から入力される複数のＰＡＤであって、前記第１方向に配列されてＰＡＤ列をなす前記複数のＰＡＤと、を有し、前記データ処理回路が、前記第１方向と直交する第２方向における、前記記録素子列と前記ＰＡＤ列との間に、少なくとも２系統以上設けられる、ことを特徴とする記録素子基板。
（構成２）前記記録素子に向けた前記液体が供給される複数の供給口であって、前記第１方向に配列されて供給口列をなす前記複数の供給口を更に有する、構成１に記載の記録素子基板。
（構成３）前記記録素子列１つあたり、２つの供給口列が設けられ、前記２つの供給口列は夫々、前記第２方向において、当該記録素子列を挟んで異なる位置となるように設けられる、構成１又は２に記載の記録素子基板。
（構成４）前記発熱素子は、前記第２方向における、前記記録素子列と前記供給口列との間に設けられる、構成１乃至３の何れか１つに記載の記録素子基板。
（構成５）複数の前記発熱素子が設けられ、複数の前記発熱素子の夫々に対する加熱エリアが決まっており、複数の前記加熱エリアは夫々、略同一のレイアウトを有する、構成１乃至４の何れか１つに記載の記録素子基板。
（構成６）前記複数の加熱エリアの夫々に含まれる前記記録素子の数が等しい、構成１乃至５の何れか１つに記載の記録素子基板。
（構成７）前記ドライバは、前記複数の加熱エリアの夫々に対して１つとなるように設けられる、構成１乃至６の何れか１つに記載の記録素子基板。
（構成８）複数の前記ドライバが設けられ、複数の前記ドライバの夫々と、前記データ処理回路との間の配線が、個別配線となっている、構成１乃至７の何れか１つに記載の記録素子基板。
（構成９）前記発熱素子は、ポリシリコンからなる、構成１乃至８の何れか１つに記載の記録素子基板。
（構成１０）前記発熱素子は、ポリシリコンからなる発熱部と、アルミニウムからなるバイパス部と、当該発熱部と当該バイパス部とを接続するプラグと、を有する、構成１乃至９の何れか１つに記載の記録素子基板。
（構成１１）前記プラグは、タングステンから成る、構成１乃至１０の何れか１つに記載の記録素子基板。
（構成１２）前記ドライバは、前記第２方向において、前記供給口列を基準としたときの前記記録素子列の側と逆側の領域に配置されている、構成１乃至１１の何れか１つに記載の記録素子基板。
（構成１３）前記データ処理回路は、第１データ処理回路と、第２データ処理回路である、構成１乃至１２の何れか１つに記載の記録素子基板。
（構成１４）前記複数のＰＡＤのうち１つである第１ＰＡＤから入力されたデータを解析し、該解析に基づき、第１データ処理回路にデータを送る第１データ解析部と、前記第１ＰＡＤと異なる第２ＰＡＤから入力されたデータを解析し、該解析に基づき、第２データ処理回路にデータを送る第２データ解析部と、を更に有する、構成１乃至１３の何れか１つに記載の記録素子基板。
（構成１５）前記複数のＰＡＤのうち１つである第３ＰＡＤであって、リセット信号が入力される前記第３ＰＡＤを更に有し、前記第１データ処理回路に前記リセット信号が入力された場合、前記第１データ処理回路のシフトレジスタに保持されている値がリセットされ、前記第２データ処理回路に前記リセット信号が入力された場合、前記第２データ処理回路のシフトレジスタに保持されている値がリセットされる、構成１乃至１４の何れか１つに記載の記録素子基板。
（構成１６）複数の前記記録素子列を有し、複数の前記記録素子列は夫々、前記第２方向における異なる位置に設けられる、構成１乃至１５の何れか１つに記載の記録素子基板。
（構成１７）前記記録素子基板の形状は、長辺と短辺とから成る矩形の形状である、構成１乃至１６の何れか１つに記載の記録素子基板。
（構成１８）液体を吐出するための記録素子と、前記液体を加熱する発熱素子と、前記発熱素子を駆動するドライバと、前記ドライバを制御するデータ処理回路と、前記発熱素子を駆動するための第１信号が前記発熱素子に転送されるかを判断し、当該判断の結果に基づいて、前記データ処理回路のシフトレジスタに当該第１信号を格納させる解析部と、
を有し、前記記録素子を駆動する信号は、一定の周期で転送され、前記解析部は、前記第１信号が転送されるかを前記一定の周期で判断し、前記第１信号及び前記記録素子を駆動するための第２信号が、少なくとも２本以上の伝送路を用いて転送される、ことを特徴とする記録素子基板。
（構成１９）信号が外部から入力されるＰＡＤを更に有する、構成１８に記載の記録素子基板。
（構成２０）前記解析部の数は、前記伝送路の数と等しく、前記ＰＡＤの数は、前記伝送路の数と同じかそれより多い、構成１８又は１９に記載の記録素子基板。
（構成２１）前記データ処理回路は、第１データ処理回路と、第２データ処理回路とを含み、前記解析部は、前記第１データ処理回路に接続する第１解析部と、前記第２データ処理回路に接続する第２解析部とを含み、複数の前記ＰＡＤは、前記第１解析部に接続する第１ＰＡＤと、前記第２解析部に接続する第２ＰＡＤと、リセット信号が入力される第３ＰＡＤとを含む、構成１８乃至２０の何れか１つに記載の記録素子基板。
（構成２２）前記第１信号を転送するか否かを示すデータは、バイト単位で送信される、構成１８乃至２１の何れか１つに記載の記録素子基板。
（構成２３）前記一定の周期は、数ｋＨｚ～数十ｋＨｚである、構成１８乃至２２の何れか１つに記載の記録素子基板。

【符号の説明】

【0084】

１０１ 記録素子基板
１０２ ＰＡＤ
１０３ ヒータ
１０５ サブヒータ
１０８ サブヒータドライバ
１１０ データ処理回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】