特開2024-179202IP Force 特許公報全文掲載

ホーム > 特許ランキング > 富士電機株式会社 > 特開2024-179202

技術分野

窒化物半導体装置

要約特許出願時に添付された[要約書]

【課題】低オン抵抗、高耐圧、低寄生容量を実現することが可能な窒化物半導体装置を提供する。
【解決手段】窒化物半導体装置は、窒化物半導体と、窒化物半導体に設けられた縦型電界効果トランジスタとを備える。窒化物半導体は、第１導電型の窒化物半導体基板と、窒化物半導体基板上に設けられた窒化物半導体層とを有する。縦型電界効果トランジスタは、第１導電型のドリフト領域を有する。ドリフト領域は、第１ドリフト領域と、第１ドリフト領域よりも第１導電型の不純物濃度が低く、第１ドリフト領域とウェル領域とにそれぞれ接する第２ドリフト領域と、第１ドリフト領域よりも第１導電型の不純物濃度が高く、第１ドリフト領域と窒化物半導体基板とにそれぞれ接する第３ドリフト領域とを有する。第２ドリフト領域と第３ドリフト領域とが向かい合い、第２ドリフト領域と第３ドリフト領域との間の少なくとも一部に第１ドリフト領域が介在する。
【選択図】図３

発明が解決しようとする課題[発明の詳細な説明]から抜粋

縦型ＭＯＳＦＥＴにおいて、低オン抵抗、高耐圧、低寄生容量を実現することができれば、駆動時の電力消費を抑えた高パワー、高速スイッチング可能なデバイスを実現することができる。低オン抵抗、高耐圧、低寄生容量を実現することが可能な窒化物半導体装置を提供することを目的とする。

課題を解決するための手段[発明の詳細な説明]から抜粋

課題を解決するために、本開示の一態様に係る窒化物半導体装置は、窒化物半導体と、前記窒化物半導体に設けられた縦型電界効果トランジスタと、を備える。前記窒化物半導体は、第１導電型の窒化物半導体基板と、前記窒化物半導体基板上に設けられた窒化物半導体層と、を有する。前記縦型電界効果トランジスタは、前記窒化物半導体層に設けられた第１導電型のドリフト領域と、前記窒化物半導体層に設けられた第２導電型の・・・　続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本開示によれば、低オン抵抗、高耐圧、低寄生容量を実現することが可能な窒化物半導体装置を提供することができる。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 図１は、本開示の実施形態１に係るＧａＮ半導体装置の構成例を示す平面図である。
【図2】 図２は、本開示の実施形態１に係るＧａＮ半導体装置の構成例を示す断面図である。
【図3】 図３は、図２の断面図を拡大した図であり、１つの縦型ＭＯＳＦＥＴを示す図である。
【図4】 図４は、本開示の実施形態１に係るＧａＮ半導体装置の製造方法例１を工程順に示す断面図である。
【図5】 図５は、本開示の実施形態１に係るＧａＮ半導体装置の製造方法例１を工程順に示す断面図である。
【図6】 図６は、本開示の実施形態１に係るＧａＮ半導体装置の製造方法例１を工程順に示す断面図である。
【図7】 図７は、本開示の実施形態１に係るＧａＮ半導体装置の製造方法例２を工程順に示す断面図である。
【図8】 図８は、本開示の実施形態１の変形例１に係る縦型ＭＯＳＦＥＴの構成を示す断面図である。
【図9】 図９は、本開示の実施形態１の変形例２に係る縦型ＭＯＳＦＥＴの構成を示す断面図である。
【図10】 図１０は、本開示の実施形態２に係る縦型ＭＯＳＦＥＴの構成例を示す断面図である。
【図11】 図１１は、本開示の実施形態２に係る縦型ＭＯＳＦＥＴの製造方法例１を工程順に示す断面図である。
【図12】 図１２は、本開示の実施形態２に係る縦型ＭＯＳＦＥＴの製造方法例１を工程順に示す断面図である。
【図13】 図１３は、本開示の実施形態２に係る縦型ＭＯＳＦＥＴの製造方法例２を工程順に示す断面図である。
【図14】 図１４は、本開示の実施形態２に係る縦型ＭＯＳＦＥＴの製造方法例３を工程順に示す断面図である。
【図15】 図１５は、本開示の実施形態２に係る縦型ＭＯＳＦＥＴの製造方法例３を工程順に示す断面図である。
【図16】 図１６は、本開示の実施形態２の変形例１に係る縦型ＭＯＳＦＥＴの構成を示す断面図である。
【図17】 図１７は、本開示の実施形態２の変形例２に係る縦型ＭＯＳＦＥＴの構成を示す断面図である。
【図18】 図１８は、本開示の実施形態２の変形例３に係る縦型ＭＯＳＦＥＴの構成を示す断面図である。
【図19】 図１９は、本開示の実施形態３に係る縦型ＭＯＳＦＥＴの構成例を示す断面図である。
【図20】 図２０は、本開示の実施形態４に係る縦型ＭＯＳＦＥＴの構成例を示す平面図である。
【図21】 図２１は、本開示の実施形態４に係る縦型ＭＯＳＦＥＴの構成例を示す平面図である。

選択図 図3出願人が指定した本件の代表的な図

１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ、１Ｈ 縦型ＭＯＳＦＥＴ １０ ＧａＮ基板 １０ａ 表面 １０ｂ 裏面 １２ 第１ドリフト領域 １３ ウェル領域 １３´ ウェル形成領域 １４、３１ ｐ＋型領域 １５ コンタクト領域 １５´ コンタクト形成領域 １６ 第２ドリフト領域、（ｎ－－型のＧａＮ層） １６´ 第２ドリフト形成領域 １７ 第３ドリフト領域 １７´ 第３ドリフト形成領域 １９ 第４ドリフト領域 １９´ 第４ドリフト形成領域 ２１ ゲート絶縁膜 ２２ ゲート電極 ２３ ソース領域 ２３´ ソース形成領域 ２５ ソース電極 ２６ ドレイン電極 １００ ＧａＮ半導体装置 １０１ ＧａＮ単結晶基板 １０２ ＧａＮ層 １６１、１６２ （ｎ－－型の）ＧａＮ層 ｄｒｆ ドリフト領域 Ｈ トレンチ ＨＣ 角部 Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６、Ｍ１１、Ｍ１２ マスク

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.