特開 2024-179222 圧電素子発振回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024179222

(43)【公開日】2024-12-26

(54)【発明の名称】圧電素子発振回路

(51)【国際特許分類】

   H03B 5/32 20060101AFI20241219BHJP

【ＦＩ】

H03B5/32 D

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2023097897

(22)【出願日】2023-06-14

(71)【出願人】

【識別番号】523228118

【氏名又は名称】カーネルチップ株式会社

(74)【代理人】

【識別番号】100147740

【弁理士】

【氏名又は名称】保坂 俊

(72)【発明者】

【氏名】神谷 昌明

【テーマコード（参考）】

5J079

【Ｆターム（参考）】

5J079AA04

5J079BA22

5J079BA41

5J079EA06

5J079EA16

5J079FA04

5J079FA14

5J079FA21

5J079FB03

5J079GA05

5J079GA09

(57)【要約】

【課題】発振起動促進回路付き圧電素子発振回路の位相ノイズを低減する手段を提供する。
【解決手段】
本発明は、発振増幅回路、発振出力回路、発振起動促進回路および発振検出回路からなる圧電素子発振回路において、前記発振検出回路が前記発振増幅回路からの発振信号を検出して前記発振起動促進回路の機能を停止する機能を有する圧電素子発振回路であり、さらに前記発振促進回路がその動作を停止した後に、前記発振検出回路からの信号によって、前記発振出力回路より発振信号が出力される圧電素子発振回路である。
【選択図】図１

【特許請求の範囲】

【請求項1】

発振増幅回路、発振出力回路、発振起動促進回路および発振検出回路からなる圧電素子発振回路において、
前記発振検出回路が前記発振増幅回路からの発振信号を検出すると、前記発振増幅回路は前記発振起動促進回路の機能から分断された状態で動作することを特徴とする圧電素子発振回路。

【請求項2】

前記発振検出回路が前記発振増幅回路からの発振信号を検出すると、前記発振起動促進回路は機能を停止するとともに電流消費が低減されることを特徴とする請求項１に記載の圧電素子発振回路。

【請求項3】

前記発振起動促進回路がその動作を停止した後に前記発振出力回路より発振信号が出力されることを特徴とする請求項1に記載の圧電素子発振回路。

【請求項4】

前記発振検出回路が前記発振促進回路の動作を停止する信号と前記停止信号から一定の遅延後に前記発振出力回路の動作を開始させる信号を出力することを特徴とする請求項1～３のいずれかに記載の圧電素子発振回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、発振起動促進回路を有する圧電素子発振回路に関する。

【背景技術】

【0002】

昨今、通信の高速化が急速に進む中、より高い周波数で且つ低い位相ノイズの圧電素子発振器（主に水晶発振器）への需要が高まってきている。圧電振動子の周波数が高周波になるにつれて発振増幅器単体では、発振に必要な能力（発振能力）が不足してきて、通常の発振状態になるまでの時間が長くなったり、発振ができないなどの問題が生じる。圧電素子を用いた発振回路においては、この発振能力は負性抵抗値により決定されている。確実且つ短時間で発振を開始させるためには発振回路の負性抵抗をある水準に保つ必要があるが、発振器の高周波化にともない十分な負性抵抗を得ることが困難となってきている。発振を確実かつ速やかに開始するために必要とされる負性抵抗値は経験則により圧電素子の等価直列抵抗Ｒ１の数倍と言われている。この負性抵抗の条件を満たすために、高周波の発振器では発振起動促進回路が有効である。すなわち、発振増幅器に発振起動促進回路を付加して発振増幅器の発振能力を補うことが必要となる。しかしながら、この発振促進回路は発振信号品質の重要指標の一つである周波数揺らぎ・位相ノイズを大幅に劣化させる要因となっている。

【0003】

図６は、従来使用されている発振起動促進回路を備えた圧電素子発振回路を示す図である。圧電素子発振回路３０は、発振増幅器（回路）３１、発振起動促進回路３２、発振出力回路３３、および定電圧源４１から構成される。発振増幅器３１は、従来から使用されている圧電振動子を有するインバータ型発振増幅回路であり、圧電振動子１２、圧電振動子１２を動作させるためのインバータ２１および帰還抵抗Ｒ２からなる増幅回路、この増幅回路の入出力端子に接続される負荷容量Ｃ１およびC2、並びに抵抗Ｒ３から構成される。圧電素子１２の一例は水晶振動子であり、通常は圧電素子発振回路等を内蔵するＩＣに外付けされる。発振増幅器３１からの出力（発振信号）ＸＤは、発振出力回路３３の発振出力回路本体３６へ入力され、ＯＵＴ端子から出力される。圧電振動子の周波数が高周波になるにつれて発振増幅器単体では、発振能力が低下してきて、通常の発振状態になるまでの時間が長くなったり、発振しないなどの問題が生じる。そこで図６に示すように、発振増幅器３１の入力に発振起動促進回路３２を付加して発振能力を補う。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開平11-３０８０５１

【発明の概要】

【発明が解決しようとする課題】

【0005】

図６に示す従来回路の実施例において、発振起動促進回路３２は２つのインバータ３４および３５を直列に接続して、その後段のインバータ３５の出力を、容量C4を介して発振増幅器３１の入力に供給し、また抵抗Ｒ８を介して前段のインバータ３４の入力としている。前段のインバータ３４は帰還抵抗Ｒ７を有し、その出力が後段のインバータ３５に入力する。電源を入れると、２つのインバータ３４および３５が動作して、後段のインバータ３５の出力が容量を介して前段のインバータに帰還されている。この発振起動促進回路３２との相互作用により、発振増幅器３１の発振が促進される。この結果、発振起動時の負性抵抗を発振起動回路がない場合と比べて、数倍向上することが容易になり、圧電振動子が高周波になっても短時間で容易に発振することができる。

【0006】

一旦発振が開始すれば、発振増幅回路３１の負性抵抗が圧電素子の等価直列抵抗に等しくなるまで発振は成長し飽和する。発振起動促進回路３２は発振の成長には大きな効果を発揮するが、発振が成長して定常状態になった後は、発振信号の周波数揺らぎの原因となり、位相ノイズの劣化を招いていることが分かってきた。本発明はこの問題を解決するための手段を提供し、位相ノイズの低減を実現するものである。また、発振が定常状態になった後は、発振起動促進回路３２は不要であるにもかかわらず、発振起動促進回路３２が動作していると、余分な消費電力を使用するという問題もある。

【課題を解決するための手段】

【0007】

本発明は、発振促進回路を具備しながら位相ノイズが低く発振信号品質を劣化させない圧電素子発振回路を提供するものであり、具体的には以下の特徴を有する。
（１）本発明は、発振増幅回路、発振出力回路、発振起動促進回路および発振検出回路からなる圧電素子発振回路において、前記発振検出回路が前記発振増幅回路からの発振信号を検出して前記発振起動促進回路の機能を停止する機能を有する圧電素子発振回路である。

【0008】

（２）本発明は、（１）に加えて、前記発振検出回路が前記発振増幅回路からの発振信号を検出して前記発振起動促進回路の機能を停止すると同時に、前記発振検出回路の出力により前記発振起動促進回路は前記発振回路から遮断されて前記発振増幅回路に作用しないことを特徴とする。
（３）本発明は、（１）または（２）に加えて、前記発振起動促進回路がその動作を停止した後に、前記発振検出回路からの信号によって、前記発振出力回路より発振信号が出力される圧電素子発振回路である。

【発明の効果】

【0009】

本発明の圧電素子発振回路は、電源が入り発振が始まるまでは発振（起動）促進回路により発振増幅器の発振が助長されるが、発振が始まると発振起動促進回路が動作しなくなるので、位相ノイズのない発振信号が発振増幅回路から出力される。また、発振起動促進回路が停止した後に発振出力回路が動作するので、位相ノイズのない発振信号が発振出力回路から外部回路へ出力される。さらに、発振中は、発振起動促進回路が停止して、その消費電力は低減される。

【図面の簡単な説明】

【0010】

【図1】図１は、本発明の圧電素子発振回路のブロック図である。

【図2】図２は、本発明の圧電素子発振回路の一例を示す図である。

【図3】図３は、発振起動促進回路が常に動作している場合（従来回路）における位相ノイズと発振後に起動促進回路を分離した本発明の回路における位相ノイズを比較したグラフである。

【図4】図４は、電圧検出回路の一例を示す図である。

【図5】図５は、電圧検出回路の各部における電圧の変化を示す図である。

【図6】図６は、従来使用されている発振起動促進回路を備えた圧電素子発振回路を示す図である。

【発明を実施するための形態】

【0011】

図１は、本発明の圧電素子発振回路のブロック図である。本発明の圧電素子発振回路１０は、圧電振動子１２を含む発振増幅器１１、発振出力回路１５、発振起動促進回路１３および発振検出回路１４から構成される。圧電素子発振回路１０に電源を印加すると、発振起動促進回路１３および発振増幅器１１が動作するが、発振増幅器１１が発振を開始するには一定の時間を要する。その間に発振起動促進回路１３によって、まだ発振していないか発振途上にある発振増幅器１１の発振が助長されることにより発振が成長する。

【0012】

発振増幅器１１の発振信号は、発振検出回路１４に入力する。発振増幅器１１の発振信号の振幅が一定の大きさ以上になると発振検出回路１４において発振増幅器１１が発振したことを検知して、その情報（検知信号）を出力して発振起動促進回路１３へ送る。発振起動促進回路１３は発振検出回路１４からの信号によって、発振起動促進回路１３の動作を停止して、発振起動促進回路１３から発振増幅器への発振促進信号（電圧）は出力されなくなる。加えて、発振起動促進回路１３は電気的に発振増幅器から分離されるので、発振回路は発振促進回路１３の影響を受けずに動作することになる。従って、発振起動促進回路１３に入力した検知信号は発振起動促進回路１３の動作停止命令と言える。

【0013】

発振増幅器１１の出力（発振信号）は発振出力回路１５へも送られるが、発振信号振幅が十分でないときには発振出力回路１５は動作しない。発振増幅器１１の発振信号の振幅が一定の大きさ以上になると、発振検出回路１４において発振増幅器１１が発振したことを検知して、その情報（検知信号）を発振出力回路１５へ出力する。発振出力回路１５へ入力された検知信号により、発振出力回路１５は動作を開始して、発振出力信号を発振出力回路１５から出力（発振出力）する。従って、発振検出回路１４から発振出力回路への検知信号は、発振出力回路への出力命令と言える。ここで、発振出力回路１５からの発振出力信号は、発振起動促進回路１３が停止した後に出力されるようにする。この結果、発振起動促進回路１３からの出力信号に起因した位相ノイズのない発振信号が発振増幅器１１から発振出力回路１５へ入力されて、発振出力回路１５から出力される。

【0014】

図２は、本発明の圧電素子発振回路１０の一例を示す図である。図１で示すブロック図との対応関係が分るようにそれぞれの回路を破線で囲って示す。発振増幅器１１からの信号は発振検出回路１４のインバータ２２に入力する。インバータ２２の出力は抵抗Ｒ６と容量Ｃ４により平滑されて電圧検出回路２５へ入り（ＤＵin端子）、論理処理をされて出力される。電圧検出回路２５には、インバータ２２からの出力の他に、クロック信号（ＣＫ、ＣＫｚ）が入力される。すなわち、発振増幅器１１からのクロック出力はインバータ２３を介して電圧検出回路２５のCKに入り、さらにインバータ２４を介して電圧検出回路２５のCKｚに入る。これらの３種類の信号を受けて、電圧検出回路２５は４種類の信号Q０、Q０ｚ、Q１、Q１ｚを主力する。

【0015】

図２における発振増幅器１１は、従来から使用されている代表的なインバータ型発振増幅回路であり、圧電振動子１２、圧電振動子１２を動作させるためのインバータ２１および帰還抵抗Ｒ２からなる増幅回路、増幅回路の入出力端子に接続される負荷容量Ｃ１およびC2、並びに抵抗Ｒ３から構成される。圧電素子１２の一例は水晶振動子であり、通常は圧電素子発振回路等を内蔵するＩＣに外付けされる。また、発振増幅器１１を駆動する電源は定電圧源４１から供給される。

【0016】

発振増幅器１１の出力信号ＸＤは発振出力回路１５および発振検出回路１４へ入力する。発振検出回路１４は、出力信号ＸＤが入力するインバータ２２およびインバータ２３、インバータ２３の出力を入力とするインバータ２４、並びに電圧検出回路２５から構成される。インバータ２２の出力は抵抗Ｒ６を通して電圧検出回路２５へ入力する。抵抗Ｒ６と容量C4からなるＲＣ回路はインバータ２２の出力信号を平均化しており、発振増幅器１１の発振振幅により増大するＤＣ信号を電圧検出回路２５に送る役割を果たしている。インバータ２３の出力は電圧検出回路２５（ＣＫ端子）のクロック信号（CK）として入力する。またインバータ２３の出力はさらにインバータ２４へ入力し、そのインバータ２４の出力は電圧検出回路２５（ＣＫｚ端子）のクロック信号（CKｚ：ＣＫ信号の負論理信号）として入力する。電圧検出回路２５は、上記の３つの入力端子＜DUin端子、２つのクロック端子（CL端子、CLｚ端子）＞を備え、これらの入力を論理処理し、２組の信号（Q０とQ０ｚ、Ｑ１とＱ１ｚ）を出力する。

【0017】

図２の発振起動促進回路１３は、２つのインバータ２６および２７を直列に接続した発振起動促進回路の一例である。その出力は発振増幅器１１と結合されている。すなわち、前段のインバータ２６は、帰還抵抗Ｒ５を有し、その出力が後段のインバータ２７へ入力する。後段のインバータ２７の出力は、容量C3を介して発振増幅器１１に入力され、発振増幅器１１の発振を助長する。前段のインバータ２６及び後段のインバータ２７は、クロックドインバータの構成となっていて、その動作は電圧検出回路２５のQ0とQ0Zにより制御されている。即ちQ0が“L”の時には２つインバータはともに動作し、Q0が“H”の時には２つインバータはともに動作停止となる。また、発振起動促進回路１３の電源は、定電圧源４１から供給される。発振開始するまでは、電圧検出回路２５の出力Q０は“Ｌ”の状態に、出力Ｑ０ｚは“Ｈ”の状態になっているので、２つのインバータ２６および２７が動作して、発振増幅器（回路）１１の発振起動を促進する。

【0018】

発振増幅器（回路）１１の信号ＸＤは発振検出回路１４のインバータ22へ出力している。インバータ２２はXDからの信号振幅がある程度の振幅になるまでは動作しないように設計されている。XDからの信号振幅が大きくなり、発振検出回路１４のインバータ２２が動作するとその出力は抵抗Ｒ６とキャパシタＣ４で平滑されてＤＵin端子に入力される。このＤＵin端子の電圧が一定の大きさになると電圧検出回路２５の出力Q０が“Ｈ”に、出力Q０ｚが“Ｌ”に反転する。その結果、発振起動促進回路１３の２つのインバータ２６および２７が動作を停止して、発振起動促進回路１３から発振増幅器１１への出力が停止し、かつ発振起動促進回路１３は発振増幅回路１１から分離される。この後は、発振増幅回路１１だけの自力により発振を成長させ維持することになる。従って、本発明の圧電素子発振回路においては、発振増幅器１１単体における負性抵抗を少なくとも振動子の実効抵抗Ｒ１よりも大きくなるように設定しておくことが肝要である。

【0019】

図３は、発振起動促進回路が常に動作している場合（従来回路）における位相ノイズと発振後に発振起動促進回路を分離（停止）した本発明の回路における位相ノイズを比較したグラフである。離調周波数が１０ｋＨｚ以下において、本発明の位相ノイズが大幅に低下している。このように、発振成長後に発振起動促進回路を分離（停止）することによって、発振信号の位相ノイズが（特に低周波側で）劇的に改善することが分かる。

【0020】

発振増幅器１１からの出力ＸＤは、発振検出回路１４の他に発振出力回路１５へ入力する。本発明の発振出力回路１５では、発振増幅器１１からの出力ＸＤはまずクロックドCMOSインバータ２８へ入力して、このクロックドCMOSインバータ２８の出力が出力回路本体２９へ入力する。

【0021】

本発明の発振信号検出回路１４における電圧検出回路２５では、Q０、Q０zの他にQ１およびQ１ｚ（Q1の負論理）の出力を具備する。電圧検出回路２５のＱ１ｚ端子は発振出力回路のクロックドCMOSインバータ２８のＰＭＯＳトランジスタＰ７のゲートに接続し、電圧検出回路２５のＱ１端子は発振出力回路のクロックドインバータ２８のＮＭＯＳトランジスタＮ７のゲートに接続する。

【0022】

Q１およびQ１ｚに関して、発振開始前には、Q０およびQ０zと同様にＱ１は“Ｌ”にＱ１ｚは“Ｈ”になっているので、クロックドCMOSインバータ２８は動作していない。Ｑ１が“Ｈ”にＱ１ｚが“Ｌ”になる（反転する）と、クロックドCMOSインバータ２８は動作を開始する。

【0023】

電圧検出回路２５における論理処理によって、Q１およびQ1ｚ（Ｑ１の負論理）は、Ｑ０およびＱ０ｚ（Ｑ０の負論理）が反転（Ｑ０が“Ｈ”にＱ０ｚが“Ｌ”になる）した後に遅れて信号が反転する出力である。従って、発振増幅回路１１からの出力ＸＤが一定の振幅以上になると、発振検出回路１４の電圧検出回路２５から反転したＱ０およびQ０ｚが出力して発振起動促進回路１３が停止する。その後、Ｑ１およびＱ１ｚが反転（Ｑ１が“Ｈ”に、Ｑ１ｚが“Ｌ”になる）しインバータ２８が動作して、発振増幅回路１１の出力ＸＤの発振信号が発振出力回路本体２９のＯＵＴから出力される。この結果、発振起動促進回路１３が分離（停止）された後の発振増幅回路１１と圧電振動子１２から生成される出力ＸＤは位相ノイズが少なく安定した信号となっているから、発振出力回路のＯＵＴ端子からの出力も位相ノイズが少なく安定した信号となる。尚、本発明の圧電素子発振回路１０において、発振出力回路本体２９は従来使用されている種々の発振出力回路を使用できる。また、Ｑ１およびQ１ｚの代わりにQ０及びQ１ｚを使用することができることは言うまでもない。

【0024】

図４は、電圧検出回路２５の一例を示す図である。電圧検出回路２５は１つのコンパレータと３つのDFF（D型フリップフロップ）から構成される。インバータ２２（図２参照）からの出力は抵抗R4とキャパシタC4で平滑された信号DUｉｎがコンパレータ４２へ入力して、その出力が１段目のDFF４３へ入力（Dｉ端子）する。その信号は１段目のDFF４３でクロック信号ＣＫとＣＫＺにより同期処理され、DFF４３からの出力Qは、電圧検出回路２５のQ０として出力される。また、DFF４３からの出力Qｚ（Ｑの負論理）は、電圧検出回路２５のQ０ｚ（Ｑ０の負論理）として出力される。次に、DFF４３からの出力Qは２段目のDFF４４へも入力（（Dｉ端子）する。その信号は２段目のDFF４４でクロック信号ＣＫとＣＫＺと同期処理され、DFF４４からの出力Qは、３段目のDFF４５へ入力（（Dｉ端子）する。その信号は３段目のDFF４５でクロック信号ＣＫとＣＫＺと同期処理され、DFF４５からの出力Qは、電圧検出回路２５のQ１として出力される。また、DFF４３からの出力Qｚ（Ｑの負論理）は、電圧検出回路２５のQ１ｚ（Ｑ１の負論理）として出力される。

【0025】

尚、クロック信号ＣＫおよびＣＫＺ（ＣＫの反転）は、それぞれ図２の発振検出回路のインバータ２３およびインバータ２４からの出力であり、各ＤＦＦ４３、４４、４５へクロック信号として入力する。図４に示す電圧検出回路から分かるように、Ｑ０およびＱ０ｚは１つのＤＦＦ（４３）から出力されるが、Ｑ１およびＱ１ｚはさらに２つのＤＦＦ（４４と４５）を介して出力されるので、Ｑ１およびＱ１ｚの信号はＱ０およびＱ０ｚの信号から遅延して出力される。この遅延時間は、これらＤＦＦ４５の段数により調節される。反転したＱ０およびＱ０ｚが発振起動促進回路１３の各インバータ２６、２７に配置されたクロックドＣＭＯＳインバータへ送られると、これらのクロックドＣＭＯＳインバータは直ちにＯＦＦしてインバータ２６、２７の動作を停止する。従って、インバータ２６、２７の動作が停止した後に、反転したＱ１およびＱ１ｚの信号が電圧検出回路２５から出力される。すなわち、インバータ２６、２７の動作が停止した後に、発振出力回路１５に配置されたインバータ２８を動作させて、発振増幅器１１の出力ＸＤを発振出力回路本体２９へ送ることができる。

【0026】

図５は、電圧検出回路の各部における電圧の変化を示す図である。図５（ａ）は、ＣＫ（クロック）信号の時間変化を示す図であり、矩形波の連続パルス電圧となっている。図５（ｂ）は、インバータ２２からの出力が抵抗Ｒ６を介した電圧検出回路２５への入力信号（ＤＵｉｎ）の時間変化を示す図である。発振増幅器１１からの出力ＸＤによりインバータ２２が動作し、DUｉｎの電圧は信号XDの発振振幅が大きくなるにつれ直線的に増加する。この電圧がコンパレータ４２の－入力側の設定電圧を超えるとコンパレータ４２の出力、即ち1段目のＤＦＦ４３への入力信号Ｄｉは急激に立ち上がって大きくなる。図５（ｃ）にその時間変化を示す。この入力信号Ｄｉは1段目のＤＦＦ４３によりCKクロック信号に同期してQ0及びQ０ｚとして出力される。

【0027】

図５（ｄ）は、出力信号Ｑ０を示す図である。図５（ｅ）は、電圧検出回路２５の出力信号Ｑ１を示す図である。出力信号Ｑ１はクロックＣＫの一周期分遅れて急激に立ち上がっている。これだけの遅延時間があれば、発振起動回路１３は完全停止となるので、その後（発振起動回路が停止した後に）発振出力回路１５が動作してそのOUT端子から発振信号を出力する。本回路でＤＦＦの段数を変えることで上記遅延時間を容易に調節できることは言うまでも無い。

【0028】

以上、詳細に説明したように、本発明の圧電素子発振回路１０は、停止状態から電源を投入すると発振増幅器１１および発振起動促進回路１３が動作を開始するが、発振増幅器１１の発振までには時間がかり、その間に発振起動促進回路１３が動作して発振増幅器１１の発振能力、即ち負性抵抗を高めることができ、その結果、発振増幅器１１の発振が助長促進される。発振増幅器１１の発振が一定程度の振幅以上になるとその出力信号（ＸＤ）によって、発振検出回路１４で発振を検出して、発振検出回路から反転信号（Ｑ０、Ｑ０ｚ）を発振起動促進回路１３へ送る。その結果、発振起動促進回路１３は動作を停止して発振起動促進回路１３は発振増幅器１１から切り離される。発振検出回路１４では、反転信号（Ｑ０、Ｑ０ｚ）から遅延して別の反転信号（Ｑ１、Ｑ１ｚ）を発振出力回路１５へ送り、発振出力回路１５が動作する。発振出力回路１５は発振増幅器１１からの出力信号（ＸＤ）を受けてＯＵＴ端子から発振信号を出力する。この結果、発振成長後に発振起動促進回路１３が分離された後に発振出力回路１５から発振信号が出力される事になり、ＯＵＴ端子からの発振信号の位相ノイズを劇的に低減することができる。さらに、発振起動促進回路１３の切り離しにより、圧電素子発振回路１０における消費電力の低減も実現できる。

【0029】

尚、本明細書において、明細書のある部分に記載し説明した内容について記載しなかった他の部分においても矛盾なく適用できることに関しては、当該他の部分に当該内容を適用できることは言うまでもない。さらに、前記実施形態は一例であり、要旨を逸脱しない範囲内で種々変更して実施でき、本発明の権利範囲が前記実施形態に限定されないことも言うまでもない。

【符号の説明】

【0030】

１０圧電素子発振回路、１１発振増幅器、１２圧電素子、１３発振起動促進回路、１４発振検出回路、１５発振出力回路、２１インバータ、２２インバータ、２３インバータ、２４インバータ、２５電圧検出回路、２６クロックドインバータ、２７クロックドインバータ、２８クロックドインバータ、３０圧電素子発振回路、３１発振増幅器、３２発振起動促進回路、３３発振出力回路、３４インバータ、３５インバータ、３６発振出力回路本体、３８出力点、３９出力点、４１定電圧源、

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】