知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024179285
(43)【公開日】2024-12-26
(54)【発明の名称】ＤＣ－ＤＣコンバータ
(51)【国際特許分類】
H02M 3/28 20060101AFI20241219BHJP
【ＦＩ】
H02M3/28 H
【審査請求】未請求
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2023098010
(22)【出願日】2023-06-14
(71)【出願人】
【識別番号】000003942
【氏名又は名称】日新電機株式会社
(74)【代理人】
【識別番号】110000338
【氏名又は名称】弁理士法人 ＨＡＲＡＫＥＮＺＯ ＷＯＲＬＤ ＰＡＴＥＮＴ ＆ ＴＲＡＤＥＭＡＲＫ
(72)【発明者】
【氏名】高山 雄利
(72)【発明者】
【氏名】前地 洋明
(72)【発明者】
【氏名】清水 健介
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA14
5H730BB27
5H730DD03
5H730EE04
5H730EE59
5H730FD01
5H730FD31
(57)【要約】
【課題】簡易な制御によって、低損失での送電を可能にすることを目的とする。
【解決手段】第１端子対（１３）に接続されたブリッジ回路（１０）と、第２端子対（２３）に接続されたブリッジ回路（２０）と、の間にトランス（Ｔｒ）を備えたＤＣ－ＤＣコンバータ（１）は、トランスについての換算電圧として表した第１端子対および第２端子対における端子間電圧のより高くない方を第１電圧と称し、より低くない方を第２電圧と称し、送電する電力、第１電圧および第２電圧に基づき、ブリッジ間位相差、第１レグ間位相差、および第２レグ間位相差を決定し、各スイッチング素子を制御する。
【選択図】図２
【解決手段】第１端子対（１３）に接続されたブリッジ回路（１０）と、第２端子対（２３）に接続されたブリッジ回路（２０）と、の間にトランス（Ｔｒ）を備えたＤＣ－ＤＣコンバータ（１）は、トランスについての換算電圧として表した第１端子対および第２端子対における端子間電圧のより高くない方を第１電圧と称し、より低くない方を第２電圧と称し、送電する電力、第１電圧および第２電圧に基づき、ブリッジ間位相差、第１レグ間位相差、および第２レグ間位相差を決定し、各スイッチング素子を制御する。
【選択図】図２
【特許請求の範囲】
【請求項1】
複数のスイッチング素子を含み、第１端子対の間に２つのレグを有したブリッジ回路と、
複数のスイッチング素子を含み、第２端子対の間に２つのレグを有したブリッジ回路と、
トランスを有し、前記２つのブリッジ回路の間に接続される変換部と、
前記２つのブリッジ回路の各スイッチング素子のスイッチングを制御する制御部と、を備えたＤＣ－ＤＣコンバータであって、
前記制御部は、
前記トランスについての換算電圧として表した、前記第１端子対および前記第２端子対における端子間電圧のうち、より高くない方の端子間電圧を第１電圧Ｖｌｏｗと称し、より低くない方の端子間電圧を第２電圧Ｖｈｉｇｈと称したとき、
前記第１電圧および前記第２電圧に基づいて算出される閾値電力Ｐｔｈｒｅｓｈｏｌｄよりも、前記ＤＣ－ＤＣコンバータの出力電力Ｐが小さい場合には、前記２つのブリッジ回路の間のブリッジ間位相差をゼロとし、前記出力電力に応じて前記第１電圧側のブリッジ回路におけるレグ間の位相差である第１レグ間位相差φＬ＿ｌｏｗを決定し、
前記出力電力が前記閾値電力以上の場合には、前記出力電力に応じて前記ブリッジ間位相差を決定し、前記第１レグ間位相差を式（１）によって決定し、
さらに、前記第２電圧側のブリッジ回路におけるレグ間の位相差である第２レグ間位相差φＬ＿ｈｉｇｈを、前記第１レグ間位相差に、前記第１電圧の前記第２電圧に対する電圧比を乗じた値として決定し、
前記各スイッチング素子におけるデューティを一定として、決定した前記ブリッジ間位相差と前記第１レグ間位相差と前記第２レグ間位相差とに従って、前記各スイッチング素子のスイッチングを制御する、ＤＣ－ＤＣコンバータ。
複数のスイッチング素子を含み、第２端子対の間に２つのレグを有したブリッジ回路と、
トランスを有し、前記２つのブリッジ回路の間に接続される変換部と、
前記２つのブリッジ回路の各スイッチング素子のスイッチングを制御する制御部と、を備えたＤＣ－ＤＣコンバータであって、
前記制御部は、
前記トランスについての換算電圧として表した、前記第１端子対および前記第２端子対における端子間電圧のうち、より高くない方の端子間電圧を第１電圧Ｖｌｏｗと称し、より低くない方の端子間電圧を第２電圧Ｖｈｉｇｈと称したとき、
前記第１電圧および前記第２電圧に基づいて算出される閾値電力Ｐｔｈｒｅｓｈｏｌｄよりも、前記ＤＣ－ＤＣコンバータの出力電力Ｐが小さい場合には、前記２つのブリッジ回路の間のブリッジ間位相差をゼロとし、前記出力電力に応じて前記第１電圧側のブリッジ回路におけるレグ間の位相差である第１レグ間位相差φＬ＿ｌｏｗを決定し、
前記出力電力が前記閾値電力以上の場合には、前記出力電力に応じて前記ブリッジ間位相差を決定し、前記第１レグ間位相差を式（１）によって決定し、
さらに、前記第２電圧側のブリッジ回路におけるレグ間の位相差である第２レグ間位相差φＬ＿ｈｉｇｈを、前記第１レグ間位相差に、前記第１電圧の前記第２電圧に対する電圧比を乗じた値として決定し、
前記各スイッチング素子におけるデューティを一定として、決定した前記ブリッジ間位相差と前記第１レグ間位相差と前記第２レグ間位相差とに従って、前記各スイッチング素子のスイッチングを制御する、ＤＣ－ＤＣコンバータ。
【数1】
【請求項2】
前記制御部は、前記閾値電力を、
前記電圧比が１の場合にゼロとし、
前記第１電圧が一定の場合において、前記電圧比が１より小さくなるにしたがって、大きくなり、
前記電圧比が一定の場合において、前記第１電圧が高くなるにしたがって、大きくなるように定める、請求項１に記載のＤＣ－ＤＣコンバータ。
前記電圧比が１の場合にゼロとし、
前記第１電圧が一定の場合において、前記電圧比が１より小さくなるにしたがって、大きくなり、
前記電圧比が一定の場合において、前記第１電圧が高くなるにしたがって、大きくなるように定める、請求項１に記載のＤＣ－ＤＣコンバータ。
【請求項3】
前記制御部は、前記スイッチング素子におけるスイッチング周波数をｆ、前記変換部におけるインダクタンスをＬとして、前記閾値電力を式（２）によって決定する、請求項１に記載のＤＣ－ＤＣコンバータ。
【数2】
【請求項4】
前記制御部は、前記閾値電力よりも前記出力電力が小さい場合において、
前記スイッチング素子におけるスイッチング周波数をｆ、前記変換部におけるインダクタンスをＬとして、式（３）により算出したベース値φＬｂａｓｅと、前記出力電力についてのフィードバック制御により算出した位相差成分と、の和として前記第１レグ間位相差φＬ＿ｌｏｗを決定する、請求項１に記載のＤＣ－ＤＣコンバータ。
前記スイッチング素子におけるスイッチング周波数をｆ、前記変換部におけるインダクタンスをＬとして、式（３）により算出したベース値φＬｂａｓｅと、前記出力電力についてのフィードバック制御により算出した位相差成分と、の和として前記第１レグ間位相差φＬ＿ｌｏｗを決定する、請求項１に記載のＤＣ－ＤＣコンバータ。
【数3】
【請求項5】
前記制御部は、前記出力電力が前記閾値電力以上の場合には、前記ブリッジ間位相差を前記出力電力についてのフィードバック制御により決定する、請求項１に記載のＤＣ－ＤＣコンバータ。
【請求項6】
前記第１端子対の側から前記第２端子対の側へ電力を輸送する場合に、前記第１端子対における端子間電圧の前記トランスについての換算電圧が、前記第２端子対における端子間電圧の前記トランスについての換算電圧より低い場合における前記ブリッジ間位相差が作用する対象のレグと、前記第１端子対における端子間電圧の前記トランスについての換算電圧が、前記第２端子対における端子間電圧の前記トランスについての換算電圧以上の場合における前記ブリッジ間位相差が作用する対象のレグと、は異なる、請求項１に記載のＤＣ－ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はＤＣ－ＤＣコンバータに関する。
【背景技術】
【0002】
直流電力の送電に、デュアルアクティブブリッジ方式（以下、ＤＡＢと省略する）のＤＣ－ＤＣコンバータが広く用いられている。特許文献１には、所望の出力電流を作り出すためのスイッチングパターンを示すスイッチングモードマップが定義されている。スイッチングモードマップに従い制御することによって、１次側から２次側への送電（力行）および２次側から１次側への送電（回生）、ならびに、１次側から２次側への昇圧動作・降圧動作、２次側から１次側への昇圧動作・降圧動作、および１次側と２次側とをバランスさせた定格電圧動作が可能である。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１６－１０１０８９号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、上述のような従来技術はスイッチングモードマップに従い、複数のスイッチング素子を管理するために、各動作パターンを網羅した制御則を実装する必要があり、制御部のメモリの圧迫および制御の複雑化を招く。さらに、スイッチングモードマップはＤＣ－ＤＣコンバータを構成する各回路素子の回路定数によって変化するために、回路の構成に応じて、各制御則の設計をやり直す必要がある。
【0005】
本発明の一態様は、簡易な制御によって、低損失での送電を可能にすることを目的とする。
【課題を解決するための手段】
【0006】
上記の課題を解決するために、本発明の一態様に係るＤＣ－ＤＣコンバータは、複数のスイッチング素子を含み、第１端子対の間に２つのレグを有したブリッジ回路と、複数のスイッチング素子を含み、第２端子対の間に２つのレグを有したブリッジ回路と、トランスを有し、前記２つのブリッジ回路の間に接続される変換部と、前記２つのブリッジ回路の各スイッチング素子のスイッチングを制御する制御部と、を備えたＤＣ－ＤＣコンバータであって、前記制御部は、前記トランスについての換算電圧として表した、前記第１端子対および前記第２端子対における端子間電圧のうち、より高くない方の端子間電圧を第１電圧Ｖｌｏｗと称し、より低くない方の端子間電圧を第２電圧Ｖｈｉｇｈと称したとき、前記第１電圧および前記第２電圧に基づいて算出される閾値電力Ｐｔｈｒｅｓｈｏｌｄよりも、前記ＤＣ－ＤＣコンバータの出力電力Ｐが小さい場合には、前記２つのブリッジ回路の間のブリッジ間位相差をゼロとし、前記出力電力に応じて前記第１電圧側のブリッジ回路におけるレグ間の位相差である第１レグ間位相差φＬ＿ｌｏｗを決定し、前記出力電力が前記閾値電力以上の場合には、前記出力電力に応じて前記ブリッジ間位相差を決定し、前記第１レグ間位相差を式（１）によって決定し、さらに、前記第２電圧側のブリッジ回路におけるレグ間の位相差である第２レグ間位相差φＬ＿ｈｉｇｈを、前記第１レグ間位相差に、前記第１電圧の前記第２電圧に対する電圧比を乗じた値として決定し、前記各スイッチング素子におけるデューティを一定として、決定した前記ブリッジ間位相差と前記第１レグ間位相差と前記第２レグ間位相差とに従って、前記各スイッチング素子のスイッチングを制御する。
【発明の効果】
【0007】
本発明の一態様によれば、簡易な制御によって、低損失に送電することができる。
【図面の簡単な説明】
【0008】
【図1】本実施形態に係るＤＣ－ＤＣコンバータの回路図である。
【図2】制御部の動作を示すブロック図である。
【図3】閾値電力よりも目標値の絶対値が小さい場合における、降圧動作でのグラフである。
【図4】閾値電力よりも目標値の絶対値が小さい場合における、昇圧動作でのグラフである。
【図5】閾値電力が目標値の絶対値以上の場合における、降圧動作でのグラフである。
【図6】閾値電力が目標値の絶対値以上の場合における、昇圧動作でのグラフである。
【図7】閾値電力が目標値の絶対値と等しい場合における、降圧動作でのグラフである。
【図8】閾値電力が目標値の絶対値と等しい場合における、昇圧動作でのグラフである。
【図9】式（３）によって求まる閾値電力の推移を示す図である。
【発明を実施するための形態】
【0009】
〔実施形態〕
以下、本発明の一実施形態について、詳細に説明する。図１は、本実施形態に係るＤＣ－ＤＣコンバータ１の回路図である。ＤＣ－ＤＣコンバータ１は、１次側ブリッジ回路１０と、２次側ブリッジ回路２０と、変換部３０と、制御部４０と、を備える。
以下、本発明の一実施形態について、詳細に説明する。図１は、本実施形態に係るＤＣ－ＤＣコンバータ１の回路図である。ＤＣ－ＤＣコンバータ１は、１次側ブリッジ回路１０と、２次側ブリッジ回路２０と、変換部３０と、制御部４０と、を備える。
【0010】
（ＤＣ－ＤＣコンバータ１の構成）
１次側ブリッジ回路１０は、第１端子対１３に接続されている。第１端子対１３の電圧、すなわち、端子１３ａから端子１３ｂに向けた電圧は電圧Ｖ１である。なお、第１端子対１３には、電源または負荷が接続されていてもよい。また、端子１３ｂから流れ出す電流は電流Ｉ１である。
１次側ブリッジ回路１０は、第１端子対１３に接続されている。第１端子対１３の電圧、すなわち、端子１３ａから端子１３ｂに向けた電圧は電圧Ｖ１である。なお、第１端子対１３には、電源または負荷が接続されていてもよい。また、端子１３ｂから流れ出す電流は電流Ｉ１である。
【0011】
２次側ブリッジ回路２０は、第２端子対２３に接続されている。第２端子対２３の電圧、すなわち、端子２３ａから端子２３ｂに向けた電圧は電圧Ｖ２である。なお、第２端子対２３には、電源または負荷が接続されていてもよい。また、端子２３ｂに流れ込む電流は電流Ｉ２である。
【0012】
なお、電圧Ｖ１、電圧Ｖ２、電流Ｉ１、および電流Ｉ２は、制御部４０が取得する時間平均値であり、後述する制御に用いる。
【0013】
ここで、本明細書では、１次側ブリッジ回路１０から２次側ブリッジ回路２０へと電力が伝送されることを「力行」という表現を用い、２次側ブリッジ回路２０から１次側ブリッジ回路１０へと電力が伝送されることを「回生」という表現を用いる。また、１次側ブリッジ回路１０側を「１次側」、２次側ブリッジ回路２０側を「２次側」とも称する。「力行」は、出力電力Ｐ＞０となる。「回生」は、出力電力Ｐ＜０となる。
【0014】
また、第１端子対１３のトランスＴｒに対する換算電圧Ｖ１と、第２端子対２３のトランスＴｒに対する換算電圧ｎＶ２とがそれぞれ送電側・受電側の場合によって、昇圧動作および降圧動作という表現を用いる。昇圧動作とは、送電側の電圧の換算電圧よりも、受電側の電圧の換算電圧が高い場合であり、降圧動作とは、送電側の電圧の換算電圧よりも、受電側の電圧の換算電圧が低い場合である。
【0015】
１次側ブリッジ回路１０は、４つのスイッチング素子Ｓ１～Ｓ４が設けられたフルブリッジ回路に、コンデンサ素子Ｃ１が並列に接続されている回路である。１次側ブリッジ回路１０は、第１レグ１１と、第２レグ１２と、コンデンサ素子Ｃ１とにより構成されている。第１レグ１１は、スイッチング素子Ｓ１とスイッチング素子Ｓ２とが直列に接続されて構成される。第２レグ１２は、スイッチング素子Ｓ３とスイッチング素子Ｓ４とが直列に接続されて構成される。
【0016】
２次側ブリッジ回路２０は、４つのスイッチング素子Ｓ５～Ｓ８が設けられたフルブリッジ回路に、コンデンサ素子Ｃ２が並列に接続されている回路である。２次側ブリッジ回路２０は、第３レグ２１と、第４レグ２２と、コンデンサ素子Ｃ２とにより構成されている。第３レグ２１は、スイッチング素子Ｓ５とスイッチング素子Ｓ６とが直列に接続されて構成される。第４レグ２２は、スイッチング素子Ｓ７とスイッチング素子Ｓ８とが直列に接続されて構成される。
【0017】
スイッチング素子Ｓ１～Ｓ８はそれぞれＩＧＢＴ（Insulated Gate Bipolar Transistor）で構成できる。あるいは、スイッチング素子Ｓ１～Ｓ８は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、その他のＦＥＴ（Field Effect Transistor）、またはその他のトランジスタで構成されてもよい。
【0018】
変換部３０は、巻数比ｎのトランスＴｒと、リアクトルＬとを備え、１次側ブリッジ回路１０と２次側ブリッジ回路２０との間に接続される。図１の回路図においては、変換部３０のインダクタンス成分が、１次側に設けられたリアクトルＬとして等価的に表されている。
【0019】
ここで、リアクトルＬは、スイッチング素子Ｓ１とスイッチング素子Ｓ２との接続点と、トランスＴｒの１次側の巻線の一端に接続されているように表されている。また、トランスＴｒの１次側の巻線の他端は、スイッチング素子Ｓ３とスイッチング素子Ｓ４との接続点に接続されているように表されている。
【0020】
ここでは、リアクトルＬをトランスＴｒの１次側の巻線に接続するように記載したが、これに限定されない。また、リアクトルＬはトランスＴｒに含まれないインダクタンスを含めて表すために記載してあり、つまり、現実のリアクトル素子は回路上に存在しなくても構わない。変換部３０に現実の素子としてのリアクトル素子が設けられる場合には、リアクトル素子は、トランスＴｒの１次側に配置されても、２次側に配置されても、あるいは両方に配置されてもよい。
【0021】
リアクトルＬは、トランスＴｒの漏れインダクタンスを含んでもよい。図１の回路図においては、トランスＴｒの２次側の巻線は、スイッチング素子Ｓ５とスイッチング素子Ｓ６との接続点およびスイッチング素子Ｓ７とスイッチング素子Ｓ８との接続点に接続されているように表されている。
【0022】
変換部３０の１次側の電圧、すなわち、スイッチング素子Ｓ３とスイッチング素子Ｓ４との接続点から、スイッチング素子Ｓ１とスイッチング素子Ｓ２との接続点までの電圧を、１次側交流電圧Ｖａｃ１とする。また、変換部３０の１次側の電流、すなわち、変換部３０と１次側ブリッジ回路１０との間に流れる電流を、１次側交流電流Ｉａｃ１とする。
【0023】
変換部３０の２次側の電圧、すなわち、スイッチング素子Ｓ７とスイッチング素子Ｓ８との接続点から、スイッチング素子Ｓ５とスイッチング素子Ｓ６との接続点までの電圧を、２次側交流電圧Ｖａｃ２とする。
【0024】
（ブロック図）
図２は、制御部４０の動作を示すブロック図である。制御部４０は、ブロック図に従って各スイッチング素子Ｓ１～Ｓ８を制御する。ブロック図では、各スイッチング素子同士の位相差を決定している。
図２は、制御部４０の動作を示すブロック図である。制御部４０は、ブロック図に従って各スイッチング素子Ｓ１～Ｓ８を制御する。ブロック図では、各スイッチング素子同士の位相差を決定している。
【0025】
（巻数比ｎ、第１電圧Ｖｌｏｗおよび第２電圧Ｖｈｉｇｈ）
トランスＴｒの巻数比ｎは、１次巻線の巻き数ｎ１と２次巻線の巻き数ｎ２とでもって、次のように表せる。
トランスＴｒの巻数比ｎは、１次巻線の巻き数ｎ１と２次巻線の巻き数ｎ２とでもって、次のように表せる。
【0026】
【数1】
【0027】
【数2】
符号４２において、次式に従い、第１電圧Ｖｌｏｗと第２電圧Ｖｈｉｇｈと、スイッチング素子Ｓ１～Ｓ８のスイッチング周波数ｆと、リアクトルＬのインダクタンスＬと、に基づき閾値電力Ｐｔｈｒｅｓｈｏｌｄを決定する。
【0028】
【数3】
【0029】
なお、閾値電力Ｐｔｈｒｅｓｈｏｌｄは、後述のブリッジ間位相差φＢおよび第１レグ間位相差φＬ＿ｌｏｗの決定方法の切替条件として定めるものであり、ブリッジ間位相差φＢがゼロの状態で出力可能な上限の電力である。
【0030】
（ブリッジ間位相差φＢ）
次に、１次側ブリッジ回路１０と２次側ブリッジ回路２０との位相差としてブリッジ間位相差φＢを決定する。なお、ブリッジ間位相差φＢは、１次側交流電圧Ｖａｃ１および２次側交流電圧Ｖａｃ２に着目して、１次側交流電圧Ｖａｃ１が、２次側交流電圧Ｖａｃ２に対して進み位相の場合が正である。なお、ブリッジ間位相差φＢは負の値をとることもあり、正の値の場合は力行となり、負の値の場合は回生となる。また、ブリッジ間位相差φＢは、－π／２～π／２の範囲の値となる。
次に、１次側ブリッジ回路１０と２次側ブリッジ回路２０との位相差としてブリッジ間位相差φＢを決定する。なお、ブリッジ間位相差φＢは、１次側交流電圧Ｖａｃ１および２次側交流電圧Ｖａｃ２に着目して、１次側交流電圧Ｖａｃ１が、２次側交流電圧Ｖａｃ２に対して進み位相の場合が正である。なお、ブリッジ間位相差φＢは負の値をとることもあり、正の値の場合は力行となり、負の値の場合は回生となる。また、ブリッジ間位相差φＢは、－π／２～π／２の範囲の値となる。
【0031】
ブリッジ間位相差φＢの決定は、出力電力の目標値Ｐ＊の絶対値と閾値電力Ｐｔｈｒｅｓｈｏｌｄとの関係によって、符号４３の切替部が動作し決定される。
【0032】
閾値電力Ｐｔｈｒｅｓｈｏｌｄよりも目標値Ｐ＊の絶対値が小さい場合、ブリッジ間位相差φＢを作る基準信号はゼロであり、これを所定の範囲に制限するリミッタに入力する（符号４４）。リミッタの範囲は、－π／２～π／２である。結果的に、この場合は、ブリッジ間位相差φＢはゼロとなる。
【0033】
目標値Ｐ＊の絶対値が閾値電力Ｐｔｈｒｅｓｈｏｌｄ以上の場合、符号４５において目標値Ｐ＊と出力電力Ｐとの偏差を求める。なお、出力電力Ｐは、受電側の電力値であり、力行の場合はＰ＝Ｖ２＊Ｉ２となり、回生の場合はＰ＝Ｖ１＊Ｉ１となる。
【0034】
偏差をＰＩ制御によってフィードバックすることにより、ブリッジ間位相差φＢの基準信号を作る（符号４６）。該基準信号をリミッタに入力する（符号４４）。結果的に、ブリッジ間位相差φＢは－π／２～π／２となり、この範囲でフィードバックする。
【0035】
なお、ブリッジ間位相差φＢによって作用するレグは、第１端子対１３の電圧Ｖ１と第２端子対２３の電圧ｎＶ２との高低、つまり昇圧動作か降圧動作かに応じて変化する。昇圧動作では、ブリッジ間位相差φＢは、第１レグ１１と第３レグ２１との位相差となる。降圧動作では、ブリッジ間位相差φＢは、第２レグ１２と第４レグ２２との位相差となる。
【0036】
符号４３のように、閾値電力Ｐｔｈｒｅｓｈｏｌｄと目標値Ｐ＊との大小関係によって処理が異なるが、この処理の差異に、目標値Ｐ＊ではなく、出力電力Ｐによって処理を行ってもよい。これは、出力電力Ｐは目標値Ｐ＊になるようにフィードバックを行っているからである。以降の処理でもこれは同様である。
【0037】
（レグ間基準位相差φＬｂａｓｅ）
次に、各ブリッジにおけるレグ間の位相差を決定する。レグ間の位相差は、出力電力の目標値Ｐ＊の絶対値と閾値電力Ｐｔｈｒｅｓｈｏｌｄとの関係によって、符号４７の切替部が動作し決定される。
次に、各ブリッジにおけるレグ間の位相差を決定する。レグ間の位相差は、出力電力の目標値Ｐ＊の絶対値と閾値電力Ｐｔｈｒｅｓｈｏｌｄとの関係によって、符号４７の切替部が動作し決定される。
【0038】
閾値電力Ｐｔｈｒｅｓｈｏｌｄよりも目標値Ｐ＊が小さい場合、レグ間の位相差を決定するために用いるレグ間基準位相差φＬｂａｓｅを求める。レグ間基準位相差φＬｂａｓｅは、符号４８において、次式に従い、第１電圧Ｖｌｏｗと第２電圧Ｖｈｉｇｈと、スイッチング素子Ｓ１～Ｓ８のスイッチング周波数ｆと、リアクトルＬのインダクタンスＬと、出力電力の目標値Ｐ＊と、に基づいて決定される。
【0039】
【数4】
【0040】
（第１レグ間位相差φＬ＿ｌｏｗ）
符号４９において目標値Ｐ＊と出力電力Ｐとの偏差を求める。偏差をＰＩ制御によってフィードバックすることにより、補正値を求める（符号５０）。該補正値とレグ間基準位相差φＬｂａｓｅとを足し（符号５１）、これを所定の範囲に制限するリミッタに入力し、第１レグ間位相差φＬ＿ｌｏｗを得る（符号５２）。リミッタの範囲は、０～πである。
符号４９において目標値Ｐ＊と出力電力Ｐとの偏差を求める。偏差をＰＩ制御によってフィードバックすることにより、補正値を求める（符号５０）。該補正値とレグ間基準位相差φＬｂａｓｅとを足し（符号５１）、これを所定の範囲に制限するリミッタに入力し、第１レグ間位相差φＬ＿ｌｏｗを得る（符号５２）。リミッタの範囲は、０～πである。
【0041】
なお、第１レグ間位相差φＬ＿ｌｏｗは、第１電圧Ｖｌｏｗ側のブリッジ回路における２つのレグ間の位相差である。仮に、第１電圧Ｖｌｏｗが１次側のブリッジ回路の場合、第１レグ間位相差φＬ＿ｌｏｗは、第１レグ１１に対して第２レグ１２が進んでいる場合が正である。仮に、第１電圧Ｖｌｏｗが２次側のブリッジ回路の場合、第１レグ間位相差φＬ＿ｌｏｗは、第３レグ２１に対して第４レグ２２が進んでいる場合が正である。なお、第１レグ間位相差φＬ＿ｌｏｗは常に正の値を取る。また、第１レグ間位相差φＬ＿ｌｏｗは、０～πの範囲の値となる。
【0042】
また、目標値Ｐ＊の絶対値が閾値電力Ｐｔｈｒｅｓｈｏｌｄ以上の場合、ブリッジ間位相差φＢの絶対値をπから引いた位相を計算する（式５）（符号５３）。該位相をリミッタに入力し（符号５２）、第１レグ間位相差φＬ＿ｌｏｗを得る。
【0043】
【数5】
符号５３において、第１レグ間位相差φＬ＿ｌｏｗに、第１電圧Ｖｌｏｗの第２電圧Ｖｈｉｇｈに対する電圧比（Ｖｌｏｗ／Ｖｈｉｇｈ）を乗算することで、第２レグ間位相差φＬ＿ｈｉｇｈを求める（符号５４）。
【0044】
第１レグ間位相差φＬ＿ｌｏｗは、第１電圧Ｖｌｏｗ側のブリッジ回路の制御に用いられ、第２レグ間位相差φＬ＿ｈｉｇｈは、第２電圧Ｖｈｉｇｈ側のブリッジ回路の制御に用いられる。このため、第２レグ間位相差φＬ＿ｈｉｇｈは、第１レグ間位相差φＬ＿ｌｏｗに基づき定まることになり、第１電圧Ｖｌｏｗ側のブリッジ回路と第２電圧Ｖｈｉｇｈ側のブリッジ回路との両側のブリッジ回路での１周期における出力電圧の時間積が等しくなるように制御される。これにより、両側の直流電圧が変動し、トランスＴｒの巻数比ｎから逸脱した場合であっても、回路を還流する電流をゼロにして損失を低減することができる。なお、第１電圧Ｖｌｏｗが１次側のブリッジ回路１０の場合、第２レグ間位相差φＬ＿ｈｉｇｈは、第３レグ２１に対して第４レグ２２が進んでいる場合が正である。第１電圧Ｖｌｏｗが２次側のブリッジ回路２０の場合、第２レグ間位相差φＬ＿ｈｉｇｈは、第１レグ１１に対して第２レグ１２が進んでいる場合が正である。
【0045】
【数6】
以降は、閾値電力Ｐｔｈｒｅｓｈｏｌｄに対する出力電力に応じた動作の具体例を示していく。具体例としては、力行のみを示すが、回生も可能である。また、第１端子対１３の換算電圧Ｖ１から第２端子対２３の換算電圧ｎＶ２を見た、降圧動作および昇圧動作の２パターンでそれぞれ示していく。
【0046】
（閾値電力Ｐｔｈｒｅｓｈｏｌｄよりも目標値Ｐ＊の絶対値が小さい場合）
図３は、閾値電力Ｐｔｈｒｅｓｈｏｌｄよりも目標値Ｐ＊の絶対値が小さい場合における、降圧動作でのグラフである。図４は、閾値電力Ｐｔｈｒｅｓｈｏｌｄよりも目標値Ｐ＊の絶対値が小さい場合における、昇圧動作でのグラフである。
図３は、閾値電力Ｐｔｈｒｅｓｈｏｌｄよりも目標値Ｐ＊の絶対値が小さい場合における、降圧動作でのグラフである。図４は、閾値電力Ｐｔｈｒｅｓｈｏｌｄよりも目標値Ｐ＊の絶対値が小さい場合における、昇圧動作でのグラフである。
【0047】
図３および図４では、スイッチング素子Ｓ１、Ｓ３、Ｓ５、およびＳ７のグラフに関して記載しているが、スイッチング素子Ｓ２、Ｓ４、Ｓ６、およびＳ８のグラフでは、それぞれスイッチング素子Ｓ１、Ｓ３、Ｓ５、およびＳ７に対して半周期遅れた波形となっている。また、各スイッチング素子Ｓ１～Ｓ８のグラフは、それぞれの素子に印加される電圧と、流れる電流とを記載している。
【0048】
ＤＣ－ＤＣコンバータ１の動作開始時がこの動作パターンである場合、出力電力Ｐが目標値Ｐ＊を大きく超過しないように、第１レグ間位相差φＬ＿ｌｏｗを狭い状態から始め、徐々に広げて電力を大きくしていき、出力電力Ｐを目標値Ｐ＊に追従させる必要がある。
【0049】
一方で、第１端子対１３の換算電圧Ｖ１および第２端子対２３の換算電圧ｎＶ２の変動によって、閾値電力Ｐｔｈｒｅｓｈｏｌｄが変化した場合などによって、この動作パターンになった場合、第１レグ間位相差φＬ＿ｌｏｗはπまで広がった状態から徐々に狭めなければいけない。
【0050】
これらの要件を満たせるように、式（４）によって、最適なφＬｂａｓｅを求め、さらにＰＩ制御のフィードバック値を加算することによって制御を行う。これにより、どちらの動作パターンでの動作開始時でも正常に動作を開始することができる。
【0051】
なお、降圧動作では、図３に示すように、スイッチング素子Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８においてＺＣＳが可能であり、低損失である。また、昇圧動作では、図４に示すように、スイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６においてＺＣＳが可能であり、低損失である。
【0052】
また、ブリッジ間位相差がゼロとなる条件範囲が広いため、６個のスイッチング素子においてＺＣＳできる範囲が広い。そのため、低損失である。
【0053】
（閾値電力Ｐｔｈｒｅｓｈｏｌｄが目標値Ｐ＊の絶対値以上の場合）
図５は、閾値電力Ｐｔｈｒｅｓｈｏｌｄが目標値Ｐ＊の絶対値以上の場合における、降圧動作でのグラフである。図６は、閾値電力Ｐｔｈｒｅｓｈｏｌｄが目標値Ｐ＊の絶対値以上の場合における、昇圧動作でのグラフである。
図５は、閾値電力Ｐｔｈｒｅｓｈｏｌｄが目標値Ｐ＊の絶対値以上の場合における、降圧動作でのグラフである。図６は、閾値電力Ｐｔｈｒｅｓｈｏｌｄが目標値Ｐ＊の絶対値以上の場合における、昇圧動作でのグラフである。
【0054】
図５および図６では、スイッチング素子Ｓ１、Ｓ３、Ｓ５、およびＳ７のグラフに関して記載しているが、スイッチング素子Ｓ２、Ｓ４、Ｓ６、およびＳ８のグラフでは、それぞれスイッチング素子Ｓ１、Ｓ３、Ｓ５、およびＳ７に対して半周期遅れた波形となっている。また、各スイッチング素子Ｓ１～Ｓ８のグラフは、それぞれの素子に印加される電圧と、流れる電流とを記載している。
【0055】
ＤＣ－ＤＣコンバータ１において、閾値電力Ｐｔｈｒｅｓｈｏｌｄ以上の電力を出力するためには、第１レグ間位相差φＬ＿ｌｏｗを最大まで広げることによって、ブリッジ間位相差φＢを最小とする。これにより、１次側交流電流Ｉａｃ１のピーク値は抑制されるため、ＺＣＳできないスイッチング素子においても、少ないスイッチング損失においてスイッチングすることができる。
【0056】
なお、降圧動作では、図５に示すように、スイッチング素子Ｓ３、Ｓ４、Ｓ５、Ｓ６、においてＺＣＳが可能であり、低損失である。また、昇圧動作では、図６に示すように、スイッチング素子Ｓ３、Ｓ４、Ｓ５、Ｓ６においてＺＣＳが可能であり、低損失である。
【0057】
（閾値電力Ｐｔｈｒｅｓｈｏｌｄが目標値Ｐ＊と等しい場合）
なお、上述した例では、閾値電力Ｐｔｈｒｅｓｈｏｌｄと目標値Ｐ＊とが等しい場合に関しては、閾値電力Ｐｔｈｒｅｓｈｏｌｄが目標値Ｐ＊の絶対値以上の場合に含めるように記載したが、この限りではない。実際には、２つの動作パターンはシームレスに接続されている。そのため、目標値Ｐ＊が閾値電力Ｐｔｈｒｅｓｈｏｌｄ以下の場合と閾値電力Ｐｔｈｒｅｓｈｏｌｄが目標値Ｐ＊の絶対値よりも大きい場合との２パターンでの場合分けであってもよい。
なお、上述した例では、閾値電力Ｐｔｈｒｅｓｈｏｌｄと目標値Ｐ＊とが等しい場合に関しては、閾値電力Ｐｔｈｒｅｓｈｏｌｄが目標値Ｐ＊の絶対値以上の場合に含めるように記載したが、この限りではない。実際には、２つの動作パターンはシームレスに接続されている。そのため、目標値Ｐ＊が閾値電力Ｐｔｈｒｅｓｈｏｌｄ以下の場合と閾値電力Ｐｔｈｒｅｓｈｏｌｄが目標値Ｐ＊の絶対値よりも大きい場合との２パターンでの場合分けであってもよい。
【0058】
また、図７は、閾値電力Ｐｔｈｒｅｓｈｏｌｄが目標値Ｐ＊の絶対値と等しい場合における、降圧動作でのグラフである。図８は、閾値電力Ｐｔｈｒｅｓｈｏｌｄが目標値Ｐ＊の絶対値と等しい場合における、昇圧動作でのグラフである。
【0059】
（出力電力Ｐの一般式）
次式は、出力電力Ｐの一般式である。
式（７）に式（６）とブリッジ間位相差φＢ＝０とを代入して整理することで、式（４）は得られる。すなわち、出力電力Ｐが目標値Ｐ＊に追従するために必要なφＬｂａｓｅの値を求めることができる。
次式は、出力電力Ｐの一般式である。
【数7】
【0060】
（閾値電力Ｐｔｈｒｅｓｈｏｌｄの推移）
図９は、式（３）によって求まる閾値電力Ｐｔｈｒｅｓｈｏｌｄの推移を示す図である。
図９は、式（３）によって求まる閾値電力Ｐｔｈｒｅｓｈｏｌｄの推移を示す図である。
【0061】
〔変形例〕
（各レグ間位相差の調整方法）
式（３）を式（８）に、式（５）を式（９）に代えることによって、各レグ間位相差の取り得る範囲を狭めることができる。
なお、変数Ｔ［ｒａｄ］によって、０≦φＬ＿ｌｏｗ≦π－Ｔとなる。これにより、変数Ｔを大きくすることによって、トランスＴｒに印加される電圧の時間幅を狭くすることができる。そのため、トランスＴｒの鉄損を低減することができる。
（各レグ間位相差の調整方法）
式（３）を式（８）に、式（５）を式（９）に代えることによって、各レグ間位相差の取り得る範囲を狭めることができる。
【数8】
【数9】
【0062】
スイッチング損失と鉄損とは、トレードオフの関係にあるため、ＤＣ－ＤＣコンバータ１全体でのトータルロスが最小となるように、変数Ｔを調整することができる。
【0063】
（デッドタイムの考慮）
デッドタイムを考慮する場合では、上述した変数Ｔをデッドタイムとすることができる。これにより、スイッチング時にトランスＴｒに流れる電流がゼロとなるようになり、各スイッチング素子Ｓ１～Ｓ８のいずれかにおいてＺＣＳとなることができる。また、デッドタイムの考慮と、鉄損の考慮とは同時に行ってもよい。
デッドタイムを考慮する場合では、上述した変数Ｔをデッドタイムとすることができる。これにより、スイッチング時にトランスＴｒに流れる電流がゼロとなるようになり、各スイッチング素子Ｓ１～Ｓ８のいずれかにおいてＺＣＳとなることができる。また、デッドタイムの考慮と、鉄損の考慮とは同時に行ってもよい。
【0064】
（第１レグ間位相差φＬ＿ｌｏｗおよび第２レグ間位相差φＬ＿ｈｉｇｈ）
実施形態では、第１レグ間位相差φＬ＿ｌｏｗおよび第２レグ間位相差φＬ＿ｈｉｇｈは、第１レグ１１に対して第２レグ１２が進んでいる場合および第３レグ２１に対して第４レグ２２が進んでいる場合が正としたが、これに限定されず、第２レグ１２に対して第１レグ１１が進んでいる場合および第４レグ２２に対して第３レグ２１が進んでいる場合が正としてもよい。また、この場合でも第１レグ間位相差φＬ＿ｌｏｗおよび第２レグ間位相差φＬ＿ｈｉｇｈは、ともに正の値をとることは変わりない。
実施形態では、第１レグ間位相差φＬ＿ｌｏｗおよび第２レグ間位相差φＬ＿ｈｉｇｈは、第１レグ１１に対して第２レグ１２が進んでいる場合および第３レグ２１に対して第４レグ２２が進んでいる場合が正としたが、これに限定されず、第２レグ１２に対して第１レグ１１が進んでいる場合および第４レグ２２に対して第３レグ２１が進んでいる場合が正としてもよい。また、この場合でも第１レグ間位相差φＬ＿ｌｏｗおよび第２レグ間位相差φＬ＿ｈｉｇｈは、ともに正の値をとることは変わりない。
【0065】
この場合、上述した、各グラフにおいて、スイッチング素子Ｓ１はスイッチング素子Ｓ３と読み替え、スイッチング素子Ｓ３はスイッチング素子Ｓ１と読み替え、スイッチング素子Ｓ５はスイッチング素子Ｓ７と読み替え、スイッチング素子Ｓ７はスイッチング素子Ｓ５と読み替えたものとなる。
【0066】
〔まとめ〕
上記の課題を解決するために、本発明の態様１に係るＤＣ－ＤＣコンバータは、複数のスイッチング素子を含み、第１端子対の間に２つのレグを有したブリッジ回路と、複数のスイッチング素子を含み、第２端子対の間に２つのレグを有したブリッジ回路と、トランスを有し、前記２つのブリッジ回路の間に接続される変換部と、前記２つのブリッジ回路の各スイッチング素子のスイッチングを制御する制御部と、を備えたＤＣ－ＤＣコンバータであって、前記制御部は、前記トランスについての換算電圧として表した、前記第１端子対および前記第２端子対における端子間電圧のうち、より高くない方の端子間電圧を第１電圧Ｖｌｏｗと称し、より低くない方の端子間電圧を第２電圧Ｖｈｉｇｈと称したとき、前記第１電圧および前記第２電圧に基づいて算出される閾値電力Ｐｔｈｒｅｓｈｏｌｄよりも、前記ＤＣ－ＤＣコンバータの出力電力Ｐが小さい場合には、前記２つのブリッジ回路の間のブリッジ間位相差をゼロとし、前記出力電力に応じて前記第１電圧側のブリッジ回路におけるレグ間の位相差である第１レグ間位相差φＬ＿ｌｏｗを決定し、前記出力電力が前記閾値電力以上の場合には、前記出力電力に応じて前記ブリッジ間位相差を決定し、前記第１レグ間位相差を式（５）によって決定し、さらに、前記第２電圧側のブリッジ回路におけるレグ間の位相差である第２レグ間位相差φＬ＿ｈｉｇｈを、前記第１レグ間位相差に、前記第１電圧の前記第２電圧に対する電圧比を乗じた値として決定し、前記各スイッチング素子におけるデューティを一定として、決定した前記ブリッジ間位相差と前記第１レグ間位相差と前記第２レグ間位相差とに従って、前記各スイッチング素子のスイッチングを制御する。
上記の課題を解決するために、本発明の態様１に係るＤＣ－ＤＣコンバータは、複数のスイッチング素子を含み、第１端子対の間に２つのレグを有したブリッジ回路と、複数のスイッチング素子を含み、第２端子対の間に２つのレグを有したブリッジ回路と、トランスを有し、前記２つのブリッジ回路の間に接続される変換部と、前記２つのブリッジ回路の各スイッチング素子のスイッチングを制御する制御部と、を備えたＤＣ－ＤＣコンバータであって、前記制御部は、前記トランスについての換算電圧として表した、前記第１端子対および前記第２端子対における端子間電圧のうち、より高くない方の端子間電圧を第１電圧Ｖｌｏｗと称し、より低くない方の端子間電圧を第２電圧Ｖｈｉｇｈと称したとき、前記第１電圧および前記第２電圧に基づいて算出される閾値電力Ｐｔｈｒｅｓｈｏｌｄよりも、前記ＤＣ－ＤＣコンバータの出力電力Ｐが小さい場合には、前記２つのブリッジ回路の間のブリッジ間位相差をゼロとし、前記出力電力に応じて前記第１電圧側のブリッジ回路におけるレグ間の位相差である第１レグ間位相差φＬ＿ｌｏｗを決定し、前記出力電力が前記閾値電力以上の場合には、前記出力電力に応じて前記ブリッジ間位相差を決定し、前記第１レグ間位相差を式（５）によって決定し、さらに、前記第２電圧側のブリッジ回路におけるレグ間の位相差である第２レグ間位相差φＬ＿ｈｉｇｈを、前記第１レグ間位相差に、前記第１電圧の前記第２電圧に対する電圧比を乗じた値として決定し、前記各スイッチング素子におけるデューティを一定として、決定した前記ブリッジ間位相差と前記第１レグ間位相差と前記第２レグ間位相差とに従って、前記各スイッチング素子のスイッチングを制御する。
【0067】
上記の構成によれば、広い範囲においてブリッジ間位相差を小さくすることができるために、ＺＣＳできる範囲が広く、また、ＺＣＳできないスイッチング素子に関しても低損失でスイッチングすることができる。
【0068】
本発明の態様２に係るＤＣ－ＤＣコンバータは、前記態様１において、前記制御部は、前記閾値電力を、前記電圧比が１の場合にゼロとし、前記第１電圧が一定の場合において、前記電圧比が１より小さくなるにしたがって、大きくなり、前記電圧比が一定の場合において、前記第１電圧が高くなるにしたがって、大きくなるように定めてもよい。
【0069】
本発明の態様３に係るＤＣ－ＤＣコンバータは、前記態様１または２において、前記制御部は、前記スイッチング素子におけるスイッチング周波数をｆ、前記変換部におけるインダクタンスをＬとして、前記閾値電力を式（３）によって決定してもよい。
【0070】
本発明の態様４に係るＤＣ－ＤＣコンバータは、前記態様１から３のいずれかにおいて、前記制御部は、前記閾値電力よりも前記出力電力が小さい場合において、前記スイッチング素子におけるスイッチング周波数をｆ、前記変換部におけるインダクタンスをＬとして、式（４）により算出したベース値φＬｂａｓｅと、前記出力電力についてのフィードバック制御により算出した位相差成分と、の和として前記第１レグ間位相差φＬ＿ｌｏｗを決定してもよい。
【0071】
本発明の態様５に係るＤＣ－ＤＣコンバータは、前記態様１から４のいずれかにおいて、前記制御部は、前記出力電力が前記閾値電力以上の場合には、前記ブリッジ間位相差を前記出力電力についてのフィードバック制御により決定してもよい。
【0072】
本発明の態様６に係るＤＣ－ＤＣコンバータは、前記態様１から５のいずれかにおいて、前記第１端子対の側から前記第２端子対の側へ電力を輸送する場合に、前記第１端子対における端子間電圧の前記トランスについての換算電圧が、前記第２端子対における端子間電圧の前記トランスについての換算電圧より低い場合における前記ブリッジ間位相差が作用する対象のレグと、前記第１端子対における端子間電圧の前記トランスについての換算電圧が、前記第２端子対における端子間電圧の前記トランスについての換算電圧以上の場合における前記ブリッジ間位相差が作用する対象のレグと、は異なってもよい。
【0073】
〔付記事項〕
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【符号の説明】
【0074】
１ ＤＣ－ＤＣコンバータ
１０ １次側ブリッジ回路
１１ 第１レグ
１２ 第２レグ
１３ 第１端子対
２０ ２次側ブリッジ回路
２１ 第３レグ
２２ 第４レグ
２３ 第２端子対
３０ 変換部
４０ 制御部
Ｔｒ トランス
１０ １次側ブリッジ回路
１１ 第１レグ
１２ 第２レグ
１３ 第１端子対
２０ ２次側ブリッジ回路
２１ 第３レグ
２２ 第４レグ
２３ 第２端子対
３０ 変換部
４０ 制御部
Ｔｒ トランス
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】