ホーム > 特許ランキング > 株式会社三社電機製作所
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024179496
(43)【公開日】2024-12-26
(54)【発明の名称】スイッチングモジュール
(51)【国際特許分類】
H01L 25/07 20060101AFI20241219BHJP
【ＦＩ】
H01L25/04 C
【審査請求】未請求
【請求項の数】14
【出願形態】ＯＬ
(21)【出願番号】P 2023098383
(22)【出願日】2023-06-15
(71)【出願人】
【識別番号】000144393
【氏名又は名称】株式会社三社電機製作所
(74)【代理人】
【識別番号】100206184
【弁理士】
【氏名又は名称】幅 敦司
(74)【代理人】
【識別番号】100114834
【弁理士】
【氏名又は名称】幅 慶司
(72)【発明者】
【氏名】安田 司
(72)【発明者】
【氏名】深井 真志
(57)【要約】
【課題】ケルビン接続された配線を有し且つ互いに並列に接続された複数のスイッチング素子のタイミングのずれが許容限度を超えることを低減する。
【解決手段】本開示のスイッチングモジュール１００は、第１電極Ｅｆ、第２電極Ｅｓ、及び制御電極Ｅｃを有する複数のスイッチング素子ＳＷ１～ＳＷｎと、第１電極配線Ｗｆと、第２電極配線Ｗｓと、制御電極配線Ｗｃと、共通ケルビン配線Ｗｋｃ及び当該共通ケルビン配線と複数のスイッチング素子の各々の第２電極とを電気的に接続する個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎを含むケルビン配線Ｗｋと、を備える。ケルビン配線所定部分Ｐｋは、複数のスイッチング素子の少なくとも１つに対応する個別ケルビン配線であって１ｍΩ以上の抵抗値を有するか、又は、ケルビン配線所定部分Ｐｋが共通ケルビン配線の少なくとも一部であって３ｍΩ以上の抵抗値を有する。
【選択図】図１Ａ
【解決手段】本開示のスイッチングモジュール１００は、第１電極Ｅｆ、第２電極Ｅｓ、及び制御電極Ｅｃを有する複数のスイッチング素子ＳＷ１～ＳＷｎと、第１電極配線Ｗｆと、第２電極配線Ｗｓと、制御電極配線Ｗｃと、共通ケルビン配線Ｗｋｃ及び当該共通ケルビン配線と複数のスイッチング素子の各々の第２電極とを電気的に接続する個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎを含むケルビン配線Ｗｋと、を備える。ケルビン配線所定部分Ｐｋは、複数のスイッチング素子の少なくとも１つに対応する個別ケルビン配線であって１ｍΩ以上の抵抗値を有するか、又は、ケルビン配線所定部分Ｐｋが共通ケルビン配線の少なくとも一部であって３ｍΩ以上の抵抗値を有する。
【選択図】図１Ａ
【特許請求の範囲】
【請求項1】
複数のスイッチング素子が並列接続されたスイッチングモジュールであって、
第１電極、第２電極、及び前記第２電極に対する電位差によって前記第１電極と前記第２電極との間に流れるメイン電流を制御する制御電極を有する複数のスイッチング素子と、
前記複数のスイッチング素子の各々の前記第１電極と電気的に接続された第１電極配線と、
前記複数のスイッチング素子の各々の前記第２電極と電気的に接続された第２電極配線と、
前記複数のスイッチング素子の各々の前記制御電極と電気的に接続された制御電極配線と、
共通ケルビン配線及び当該共通ケルビン配線と前記複数のスイッチング素子の各々の前記第２電極とを電気的に接続する個別ケルビン配線を含むケルビン配線と、を備え、
前記ケルビン配線の少なくとも一部であるケルビン配線所定部分が、前記複数のスイッチング素子の少なくとも１つに対応する前記個別ケルビン配線であって１ｍΩ以上の抵抗値を有するか、又は、前記ケルビン配線所定部分が前記共通ケルビン配線の少なくとも一部であって３ｍΩ以上の抵抗値を有する、スイッチングモジュール。
第１電極、第２電極、及び前記第２電極に対する電位差によって前記第１電極と前記第２電極との間に流れるメイン電流を制御する制御電極を有する複数のスイッチング素子と、
前記複数のスイッチング素子の各々の前記第１電極と電気的に接続された第１電極配線と、
前記複数のスイッチング素子の各々の前記第２電極と電気的に接続された第２電極配線と、
前記複数のスイッチング素子の各々の前記制御電極と電気的に接続された制御電極配線と、
共通ケルビン配線及び当該共通ケルビン配線と前記複数のスイッチング素子の各々の前記第２電極とを電気的に接続する個別ケルビン配線を含むケルビン配線と、を備え、
前記ケルビン配線の少なくとも一部であるケルビン配線所定部分が、前記複数のスイッチング素子の少なくとも１つに対応する前記個別ケルビン配線であって１ｍΩ以上の抵抗値を有するか、又は、前記ケルビン配線所定部分が前記共通ケルビン配線の少なくとも一部であって３ｍΩ以上の抵抗値を有する、スイッチングモジュール。
【請求項2】
前記複数のスイッチング素子がｎ（ｎは２以上の整数）個のスイッチング素子であり、前記ケルビン配線所定部分が、ｎ個又はｎ－１個の前記スイッチング素子に対応する前記個別ケルビン配線である、請求項１に記載のスイッチングモジュール。
【請求項3】
前記ケルビン配線所定部分が４ｍΩ以上の抵抗値を有する、請求項２に記載のスイッチングモジュール。
【請求項4】
前記ケルビン配線所定部分が１０ｍΩ以上の抵抗値を有する、請求項２に記載のスイッチングモジュール。
【請求項5】
前記ケルビン配線所定部分が１００ｍΩ以上の抵抗値を有する、請求項２に記載のスイッチングモジュール。
【請求項6】
前記共通ケルビン配線は、両端を有するように延在し、
前記複数のスイッチング素子の各々に対応する前記個別ケルビン配線が、互いに間隔を有して前記共通ケルビン配線に電気的に接続されており、且つ、
前記ケルビン配線所定部分が、全ての前記スイッチング素子に対応する、前記共通ケルビン配線における、互いに隣接する一対の前記スイッチング素子の各々の前記個別ケルビン配線が接続された一対の箇所の間の部分である、請求項１に記載のスイッチングモジュール。
前記複数のスイッチング素子の各々に対応する前記個別ケルビン配線が、互いに間隔を有して前記共通ケルビン配線に電気的に接続されており、且つ、
前記ケルビン配線所定部分が、全ての前記スイッチング素子に対応する、前記共通ケルビン配線における、互いに隣接する一対の前記スイッチング素子の各々の前記個別ケルビン配線が接続された一対の箇所の間の部分である、請求項１に記載のスイッチングモジュール。
【請求項7】
前記ケルビン配線所定部分が１２ｍΩ以上の抵抗値を有する、請求項６に記載のスイッチングモジュール。
【請求項8】
前記ケルビン配線所定部分が３０ｍΩ以上の抵抗値を有する、請求項６に記載のスイッチングモジュール。
【請求項9】
前記ケルビン配線所定部分が３００ｍΩ以上の抵抗値を有する、請求項６に記載のスイッチングモジュール。
【請求項10】
前記ケルビン配線所定部分の抵抗値と、当該ケルビン配線所定部分に対応するスイッチング素子の前記制御電極配線上に配置された制御電極抵抗の抵抗値との和が、前記スイッチング素子の推奨ゲート抵抗値である、請求項１乃至９のいずれか一項に記載のスイッチングモジュール。
【請求項11】
前記ケルビン配線所定部分は、１ｋΩ以下の抵抗値を有する、請求項１乃至１０のいずれか一項に記載のスイッチングモジュール。
【請求項12】
前記制御電極配線は、一端が制御配線端子に接続されるとともに他端が終端である共通制御電極配線と、当該共通制御電極配線と前記複数のスイッチング素子の各々の前記制御電極とを電気的に接続する個別制御電極配線と、を含む、請求項１乃至１１のいずれか一項に記載のスイッチングモジュール。
【請求項13】
前記制御電極配線は、各々の一端が複数の制御配線端子の各々と接続されるとともに各々の他端が前記複数のスイッチング素子の前記制御電極の各々と電気的に接続された複数の単一制御電極配線を含む、請求項１乃至１１のいずれか一項に記載のスイッチングモジュール。
【請求項14】
前記スイッチング素子は、ＩＧＢＴ、電界効果トランジスタ又はバイポーラトランジスタである、請求項１乃至１３のいずれか一項に記載のスイッチングモジュール。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、スイッチングモジュールに関する。
【背景技術】
【0002】
従来から、スイッチング素子にケルビン接続された配線を設け、このケルビン接続された配線とスイッチング素子のゲートとの間にゲート電圧を印加することが知られている。
【0003】
また、特許文献１には、スイッチング素子を含むパワーモジュールにおいて、ケルビン接続された配線を流れる電流とスイッチング素子の主端子間を流れる電流とを分けることが記載されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１９－２２０５６３公報（特に段落[0116]-[0117]及び図２２参照）
【発明の概要】
【発明が解決しようとする課題】
【0005】
近年、ＳｉＣ、ＧａＮ等のワイドバンドギャップ半導体がスイッチング素子として採用され、それに伴ってスイッチング素子の動作が高速化している。また、スイッチング素子の電流容量が高電流化している。一方、ワイドバンドギャップ半導体の製造においては、基材の結晶欠陥が歩留まりを低下させ、スイッチング素子を内蔵するチップのサイズの拡大が制限される。そのため、ワイドバンドギャップ半導体を用いたスイッチング素子を高電流容量の用途に適用する場合、低電流容量の用途における１つのスイッチング素子の代わりに、互いに並列に接続された複数のスイッチング素子が用いられる。
【0006】
ところが、互いに並列に接続された複数のスイッチング素子がそれぞれケルビン接続された配線を有する場合、スイッチング素子のターンオン又はターンオフ（以下、スイッチングという）のタイミングのずれが許容限度を超える場合があった。
【0007】
本発明はこのような課題を解決するためになされたもので、ケルビン接続された配線を有し且つ互いに並列に接続された複数のスイッチング素子を備えていて、スイッチング素子のスイッチングのタイミングのずれが許容限度を超えることを低減することが可能なスイッチングモジュールを提供することを目的とする。
【課題を解決するための手段】
【0008】
＜本発明の契機となった知見＞
本発明者等は、上述の課題を解決すべく鋭意検討し、その過程において、互いに並列に接続された複数のスイッチング素子がそれぞれケルビン接続された配線を有するスイッチングモジュールを高速動作させると、スイッチング素子及び配線のレイアウト条件によっては、複数のスイッチング素子のメイン電流の一部がケルビン接続された配線に分流し、且つ、その分流に、スイッチングモジュールの配線の寄生インピーダンスに起因するスイッチングノイズが重畳するという現象を発見した。この現象は、本発明者等にとって、想定外の現象であった。本発明者等は、後述するシミュレーション等による原因究明を行い、この現象の発生原因を次のように結論付けた。
本発明者等は、上述の課題を解決すべく鋭意検討し、その過程において、互いに並列に接続された複数のスイッチング素子がそれぞれケルビン接続された配線を有するスイッチングモジュールを高速動作させると、スイッチング素子及び配線のレイアウト条件によっては、複数のスイッチング素子のメイン電流の一部がケルビン接続された配線に分流し、且つ、その分流に、スイッチングモジュールの配線の寄生インピーダンスに起因するスイッチングノイズが重畳するという現象を発見した。この現象は、本発明者等にとって、想定外の現象であった。本発明者等は、後述するシミュレーション等による原因究明を行い、この現象の発生原因を次のように結論付けた。
【0009】
１つのスイッチング素子の代わりに、互いに並列に接続された複数のスイッチング素子が用いられる場合、当該複数のスイッチング素子のケルビン接続された配線（以下、ケルビンセンス配線という）が、共通のケルビン配線によって連結される場合がある。一方、互いに並列に接続された複数のスイッチング素子にメイン電流を供給する配線には寄生抵抗が存在し、一般的に、当該寄生抵抗に起因して複数のスイッチング素子のソースの間には電位差が発生する。この状態において、共通のケルビン配線が、複数のスイッチング素子のそれぞれのソースを連結すると、複数のスイッチング素子のソースが、互いに、ケルビンセンス配線及び共通ケルビン配線の抵抗値に応じた電位差を有するように、短絡電流が流れる。具体的には、この短絡電流は、ソース電位の高いスイッチング素子のケルビンセンス配線から流出し、ソース電位の低いスイッチング素子のケルビンセンス配線を逆流して、当該スイッチング素子のメイン電流に合流する。その結果、ソース電位の高いスイッチング素子では、流出した短絡電流の分だけメイン電流が減少して、ソース電位が下降し、ソース電位の低いスイッチング素子では、合流した短絡電流の分だけメイン電流が増加して、ソース電位が上昇し、双方のスイッチング素子のソースの電位差の減少と短絡電流の減少とが平衡するように短絡電流の大きさが定まる。この短絡電流が「分流」である。
【0010】
そして、本発明者等は、このメイン電流の「分流」がスイッチングノイズに起因して変動し、それが限度を超えると上記課題が発生するという結論を得た。
【0011】
そして、種々検討した結果、ケルビンセンス配線又は共通のケルビン配線の抵抗値を高くすることによって、複数のスイッチング素子のメイン電流の一部がケルビンセンス配線に分流すること及びその分流に重畳するスイッチングノイズを低減できることを見出した。この場合、ケルビンセンス配線又は共通のケルビン配線の高い抵抗値が、当該分流自体を抑制するとともにダンパーとして機能して、分流の変動を抑制すると推定される。
【0012】
本発明はこのような知見に基づいてなされたものであり、上記目的を達成するために、本開示のある形態（aspect）に係るスイッチングモジュールは、複数のスイッチング素子が並列接続されたスイッチングモジュールであって、第１電極、第２電極、及び前記第２電極に対する電位差によって前記第１電極と前記第２電極との間に流れるメイン電流を制御する制御電極を有する複数のスイッチング素子と、前記複数のスイッチング素子の各々の前記第１電極と電気的に接続された第１電極配線と、前記複数のスイッチング素子の各々の前記第２電極と電気的に接続された第２電極配線と、前記複数のスイッチング素子の各々の前記制御電極と電気的に接続された制御電極配線と、共通ケルビン配線及び当該共通ケルビン配線と前記複数のスイッチング素子の各々の前記第２電極とを電気的に接続する個別ケルビン配線を含むケルビン配線と、を備え、前記ケルビン配線の少なくとも一部であるケルビン配線所定部分が、前記複数のスイッチング素子の少なくとも１つに対応する前記個別ケルビン配線であって１ｍΩ以上の抵抗値を有するか、又は、前記ケルビン配線所定部分が前記共通ケルビン配線の少なくとも一部であって３ｍΩ以上の抵抗値を有する。
【発明の効果】
【0013】
本発明は、ケルビン接続された配線を有し且つ互いに並列に接続された複数のスイッチング素子を備えていて、スイッチング素子のスイッチングのタイミングのずれが許容限度を超えることを低減することが可能なスイッチングモジュールを提供できるという効果を奏する。
【図面の簡単な説明】
【0014】
【図4】図４は、図１Ａのスイッチングモジュールの第１構成例を、図２Ａ及び図２Ｂの単一のスイッチング素子を内蔵するディスクリート部品を用いて具体化したスイッチングモジュールの構成の一例を示す回路図である。
【発明を実施するための形態】
【0015】
本開示のある形態（aspect）に係るスイッチングモジュールは、複数のスイッチング素子が並列接続されたスイッチングモジュールであって、第１電極、第２電極、及び前記第２電極に対する電位差によって前記第１電極と前記第２電極との間に流れるメイン電流を制御する制御電極を有する複数のスイッチング素子と、前記複数のスイッチング素子の各々の前記第１電極と電気的に接続された第１電極配線と、前記複数のスイッチング素子の各々の前記第２電極と電気的に接続された第２電極配線と、前記複数のスイッチング素子の各々の前記制御電極と電気的に接続された制御電極配線と、共通ケルビン配線及び当該共通ケルビン配線と前記複数のスイッチング素子の各々の前記第２電極とを電気的に接続する個別ケルビン配線を含むケルビン配線と、を備え、前記ケルビン配線の少なくとも一部であるケルビン配線所定部分が、前記複数のスイッチング素子の少なくとも１つに対応する前記個別ケルビン配線であって１ｍΩ以上の抵抗値を有するか、又は、前記ケルビン配線所定部分が前記共通ケルビン配線の少なくとも一部であって３ｍΩ以上の抵抗値を有する。ここで、「共通ケルビン配線」は、ケルビン配線端子を含む概念である。
【0016】
この構成によれば、ケルビン配線所定部分が、複数のスイッチング素子の少なくとも１つに対応する個別ケルビン配線であって１ｍΩ以上の抵抗値を有するか、又は、ケルビン配線所定部分が共通ケルビン配線の少なくとも一部であって３ｍΩ以上の抵抗値を有するので、ケルビン配線が寄生抵抗のみを有する場合に較べて、スイッチング素子のオン期間において、メイン電流の一部が、個別ケルビン配線及び共通ケルビン配線に分流するのが低減され、且つ、その分流（以下、単に「分流」という場合がある）に重畳する各種配線の寄生インピーダンスに起因するスイッチングノイズ（以下、単に「重畳スイッチングノイズ」という場合がある）が低減される。その結果、スイッチング素子のスイッチングのタイミングのずれが許容限度を超えることを低減することができる。
【0017】
前記複数のスイッチング素子がｎ（ｎは２以上の整数）個のスイッチング素子であり、前記ケルビン配線所定部分が、ｎ個又はｎ－１個の前記スイッチング素子に対応する前記個別ケルビン配線であってもよい。
【0018】
この構成によれば、ケルビン配線所定部分が、ｎ個のスイッチング素子に対応する個別ケルビン配線である場合、全てのスイッチング素子に対応する個別ケルビン配線が、１ｍΩ以上の抵抗値を有するので、明確に「分流」及び「スイッチングノイズの重畳」が低減される。また、ケルビン配線所定部分が、ｎ－１個のスイッチング素子に対応する個別ケルビン配線である場合、残りの１つのスイッチング素子に対応する個別ケルビン配線がケルビン配線所定部分であるか否かは、「分流」の電流値に大きな影響を及ぼさないので、ケルビン配線所定部分がｎ個のスイッチング素子に対応する個別ケルビン配線である場合とほぼ同様に、明確に「分流」及び「スイッチングノイズの重畳」が低減される。
【0019】
前記ケルビン配線所定部分が４ｍΩ以上の抵抗値を有していてもよい。この構成によれば、効果的に、「分流」及び「スイッチングノイズの重畳」が低減される。
【0020】
前記ケルビン配線所定部分が１０ｍΩ以上の抵抗値を有していてもよい。この構成によれば、優れて、「分流」及び「スイッチングノイズの重畳」が低減される。
【0021】
前記ケルビン配線所定部分が１００ｍΩ以上の抵抗値を有していてもよい。この構成によれば、顕著に、「分流」及び「スイッチングノイズの重畳」が低減される。
【0022】
前記共通ケルビン配線は、両端を有するように延在し、前記複数のスイッチング素子の各々に対応する前記個別ケルビン配線が、互いに間隔を有して前記共通ケルビン配線に電気的に接続されており、且つ、前記ケルビン配線所定部分が、全ての前記スイッチング素子に対応する、前記共通ケルビン配線における、互いに隣接する一対の前記スイッチング素子の各々の前記個別ケルビン配線が接続された一対の箇所の間の部分であってもよい。ここで、「共通ケルビン配線における、互いに隣接する一対の前記スイッチング素子の各々の個別ケルビン配線が接続された一対の箇所の間の部分」を、以下、「共通ケルビン配線特定部分」という。
【0023】
この構成によれば、ケルビン配線所定部分が、全てのスイッチング素子に対応する共通ケルビン配線特定部分であって、３ｍΩ以上の抵抗値を有するので、明確に「分流」及び「スイッチングノイズの重畳」が低減される。
【0024】
前記ケルビン配線所定部分が１２ｍΩ以上の抵抗値を有していてもよい。
【0025】
この構成によれば、優れて、「分流」及び「スイッチングノイズの重畳」が低減される。
【0026】
前記ケルビン配線所定部分が３０ｍΩ以上の抵抗値を有していてもよい。
【0027】
この構成によれば、極めて優れて、「分流」及び「スイッチングノイズの重畳」が低減される。
【0028】
前記ケルビン配線所定部分が３００ｍΩ以上の抵抗値を有する、請求項６に記載のスイッチングモジュール。この構成によれば、極めて顕著に「分流」及び「スイッチングノイズの重畳」が低減される。
【0029】
前記ケルビン配線所定部分の抵抗値と、当該ケルビン配線所定部分に対応するスイッチング素子の前記制御電極配線上に配置される制御電極抵抗の抵抗値との和が、当該スイッチング素子の推奨ゲート抵抗値であってもよい。
【0030】
この構成によれば、ケルビン配線所定部分に対応するスイッチング素子の実質的な制御電極抵抗の抵抗値が当該スイッチング素子の推奨ゲート抵抗値に等しくなるので、当該スイッチング素子を好適に動作させることができる。
【0031】
前記ケルビン配線所定部分は、１ｋΩ以下の抵抗値を有してもよい。
【0032】
この構成によれば、ケルビン配線所定部分の抵抗値として、１ｋΩ以下の適宜な抵抗値を選択することによって、当該ケルビン配線所定部分に対応するスイッチング素子の実質的な制御電極抵抗の抵抗値を、当該スイッチング素子の推奨ゲート抵抗値に等しくできるので、当該スイッチング素子を好適に動作させることができる。
【0033】
前記制御電極配線は、一端が制御配線端子に接続されるとともに他端が終端である共通制御電極配線と、当該共通制御電極配線と前記複数のスイッチング素子の各々の前記制御電極とを電気的に接続する個別制御電極配線と、を含んでもよい。
【0034】
この構成によれば、複数のスイッチング素子を共通の制御電極駆動信号によって、１つのスイッチング素子のように動作させることができる。
【0035】
前記制御電極配線は、各々の一端が複数の制御配線端子の各々と接続されるとともに各々の他端が前記複数のスイッチング素子の前記制御電極の各々と電気的に接続された複数の単一制御電極配線を含んでもよい。
【0036】
この構成によれば、複数の制御配線端子に互いに異なる複数の制御電極駆動信号を入力することによって、複数のスイッチング素子を互いに異なるように動作させることができる。
【0037】
前記スイッチング素子は、ＩＧＢＴ、電界効果トランジスタ又はバイポーラトランジスタであってもよい。
【0038】
この構成によれば、スイッチングモジュールを容易に構成することができる。
【0039】
以下、本開示の具体的な実施形態を、図面を参照しながら説明する。なお、以下では全ての図面を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。また、以下の図は、本開示を説明するための図であるので、本開示に無関係な要素が省略される場合、誇張等のために寸法が正確でない場合、簡略化される場合、複数の図において互いに対応する要素の形態が一致しない場合等がある。また、本開示は、以下の実施形態に限定されない。
【0040】
（実施形態）
最初に、本開示の実施形態に係るスイッチングモジュール１００の概要を説明する。
最初に、本開示の実施形態に係るスイッチングモジュール１００の概要を説明する。
【0041】
［概要］
スイッチングモジュール１００は、第１構成例と第２構成例とを含む。
スイッチングモジュール１００は、第１構成例と第２構成例とを含む。
【0042】
｛第１構成例の構成｝
図１Ａは、本開示の実施形態に係るスイッチングモジュール１００の第１構成例の概要を示す回路図である。第１構成例は、複数のスイッチング素子ＳＷ１～ＳＷｎを１つのスイッチング素子のように動作させるように構成されている。第１構成例は、複数のスイッチング素子ＳＷ１～ＳＷｎが、所定の同一のオンタイミングでターンオンし且つ所定の同一のオフタイミングでターンオフするように設計されていて、オンタイミングからのずれ及びオフタイミングからのずれには、それぞれ、許容限度が定められている。第１構成例は、例えば、高電流容量のスイッチングモジュールに適用される。
図１Ａは、本開示の実施形態に係るスイッチングモジュール１００の第１構成例の概要を示す回路図である。第１構成例は、複数のスイッチング素子ＳＷ１～ＳＷｎを１つのスイッチング素子のように動作させるように構成されている。第１構成例は、複数のスイッチング素子ＳＷ１～ＳＷｎが、所定の同一のオンタイミングでターンオンし且つ所定の同一のオフタイミングでターンオフするように設計されていて、オンタイミングからのずれ及びオフタイミングからのずれには、それぞれ、許容限度が定められている。第１構成例は、例えば、高電流容量のスイッチングモジュールに適用される。
【0043】
図１Ａを参照すると、第１構成例のスイッチングモジュール１００は、複数のスイッチング素子ＳＷ１～ＳＷｎと、第１電極配線Ｗｆと、制御電極配線Ｗｃと、第２電極配線Ｗｓと、ケルビン配線Ｗｋと、を備える。複数のスイッチング素子ＳＷ１～ＳＷｎは、第１電極配線Ｗｆと第２電極配線Ｗｓとの間に互いに並列に接続されている。以下、この構成を詳しく説明する。
【0044】
＜スイッチング素子ＳＷ１～ＳＷｎ＞
各々のスイッチング素子ＳＷ１～ＳＷｎは、第１電極Ｅｆ、第２電極Ｅｓ、及び第２電極Ｅｓに対する電位差によって第１電極Ｅｆと第２電極Ｅｓとの間に流れるメイン電流を制御する制御電極Ｅｃを有する。すなわち、各々のスイッチング素子ＳＷ１～ＳＷｎは、トランジスタである。各々のスイッチング素子ＳＷ１～ＳＷｎとして、例えば、ＦＥＴ（電界効果トランジスタ）、ＩＧＢＴ(Insulated Gate Bipolar Transistor)、バイポーラトランジスタ、又はその他のトランジスタを用いることができる。ＦＥＴとして、ＭＯＳＦＥＴ、ＭＥＳＦＥＴ、ＪＦＥＴ等が例示される。ＦＥＴでは、第１電極Ｅｆ、第２電極Ｅｓ、及び制御電極Ｅｃは、それぞれ、ドレイン、ソース、及びゲートである。ＩＧＢＴでは、第１電極Ｅｆ、第２電極Ｅｓ、及び制御電極Ｅｃは、それぞれ、コレクタ、エミッタ、及びゲートである。バイポーラトランジスタでは、第１電極Ｅｆ、第２電極Ｅｓ、及び制御電極Ｅｃは、それぞれ、コレクタ、エミッタ、及びベースである。
各々のスイッチング素子ＳＷ１～ＳＷｎは、第１電極Ｅｆ、第２電極Ｅｓ、及び第２電極Ｅｓに対する電位差によって第１電極Ｅｆと第２電極Ｅｓとの間に流れるメイン電流を制御する制御電極Ｅｃを有する。すなわち、各々のスイッチング素子ＳＷ１～ＳＷｎは、トランジスタである。各々のスイッチング素子ＳＷ１～ＳＷｎとして、例えば、ＦＥＴ（電界効果トランジスタ）、ＩＧＢＴ(Insulated Gate Bipolar Transistor)、バイポーラトランジスタ、又はその他のトランジスタを用いることができる。ＦＥＴとして、ＭＯＳＦＥＴ、ＭＥＳＦＥＴ、ＪＦＥＴ等が例示される。ＦＥＴでは、第１電極Ｅｆ、第２電極Ｅｓ、及び制御電極Ｅｃは、それぞれ、ドレイン、ソース、及びゲートである。ＩＧＢＴでは、第１電極Ｅｆ、第２電極Ｅｓ、及び制御電極Ｅｃは、それぞれ、コレクタ、エミッタ、及びゲートである。バイポーラトランジスタでは、第１電極Ｅｆ、第２電極Ｅｓ、及び制御電極Ｅｃは、それぞれ、コレクタ、エミッタ、及びベースである。
【0045】
＜第１電極配線Ｗｆ＞
第１電極配線Ｗｆは、複数のスイッチング素子ＳＷ１～ＳＷｎの各々の第１電極Ｅｆと電気的に接続されている。第１電極配線Ｗｆと複数のスイッチング素子ＳＷ１～ＳＷｎの各々の第１電極Ｅｆとの接続態様は特に限定されない。例えば、第１電極配線Ｗｆは、共通第１電極配線Ｗｆｃと個別第１電極配線Ｗｆｉ１～Ｗｆｉｎとを含む。第１電極配線Ｗｆは、一端が第１配線端子Ｔｆに形成されるとともに他端が終端である。第１配線端子Ｔｆは、電源の高電位側端子に接続される。共通第１電極配線Ｗｆｃは、個別第１電極配線Ｗｆｉ１～Ｗｆｉｎによって複数のスイッチング素子ＳＷ１～ＳＷｎの第１電極Ｅｆに接続されている。第１電極配線Ｗｆの材料は、導電性の材料であればよい。第１電極配線Ｗｆの材料として、例えば、銅が用いられる。
第１電極配線Ｗｆは、複数のスイッチング素子ＳＷ１～ＳＷｎの各々の第１電極Ｅｆと電気的に接続されている。第１電極配線Ｗｆと複数のスイッチング素子ＳＷ１～ＳＷｎの各々の第１電極Ｅｆとの接続態様は特に限定されない。例えば、第１電極配線Ｗｆは、共通第１電極配線Ｗｆｃと個別第１電極配線Ｗｆｉ１～Ｗｆｉｎとを含む。第１電極配線Ｗｆは、一端が第１配線端子Ｔｆに形成されるとともに他端が終端である。第１配線端子Ｔｆは、電源の高電位側端子に接続される。共通第１電極配線Ｗｆｃは、個別第１電極配線Ｗｆｉ１～Ｗｆｉｎによって複数のスイッチング素子ＳＷ１～ＳＷｎの第１電極Ｅｆに接続されている。第１電極配線Ｗｆの材料は、導電性の材料であればよい。第１電極配線Ｗｆの材料として、例えば、銅が用いられる。
【0046】
＜第２電極配線Ｗｓ＞
第２電極配線Ｗｓは、複数のスイッチング素子ＳＷ１～ＳＷｎの各々の第２電極Ｅｓと電気的に接続されている。具体的には、第２電極配線Ｗｓは、共通第２電極配線Ｗｓｃと個別第２電極配線Ｗｓｉ１～Ｗｓｉｎとを含む。共通第２電極配線Ｗｓｃは、一端が第２配線端子Ｔｓに形成されるとともに他端が終端である。第２配線端子Ｔｓは、電源の負端子に接続される。共通第２電極配線Ｗｓｃは、個別第２電極配線Ｗｓｉ１～Ｗｓｉｎによって複数のスイッチング素子ＳＷ１～ＳＷｎの第２電極Ｅｓに接続されている。複数のスイッチング素子ＳＷ１～ＳＷｎにそれぞれ対応する複数の個別第２電極配線Ｗｓｉ１～Ｗｓｉｎの共通第２電極配線Ｗｓｃへの接続の態様は、特に限定されない。例えば、複数のスイッチング素子ＳＷ１～ＳＷｎに対応する複数の個別第２電極配線Ｗｓｉ１～Ｗｓｉｎは、互いに間隔を有して共通第２電極配線Ｗｓｃに接続されている。第２電極配線Ｗｓの材料は、導電性の材料であればよい。第２電極配線Ｗｓの材料として、例えば、銅が用いられる。
第２電極配線Ｗｓは、複数のスイッチング素子ＳＷ１～ＳＷｎの各々の第２電極Ｅｓと電気的に接続されている。具体的には、第２電極配線Ｗｓは、共通第２電極配線Ｗｓｃと個別第２電極配線Ｗｓｉ１～Ｗｓｉｎとを含む。共通第２電極配線Ｗｓｃは、一端が第２配線端子Ｔｓに形成されるとともに他端が終端である。第２配線端子Ｔｓは、電源の負端子に接続される。共通第２電極配線Ｗｓｃは、個別第２電極配線Ｗｓｉ１～Ｗｓｉｎによって複数のスイッチング素子ＳＷ１～ＳＷｎの第２電極Ｅｓに接続されている。複数のスイッチング素子ＳＷ１～ＳＷｎにそれぞれ対応する複数の個別第２電極配線Ｗｓｉ１～Ｗｓｉｎの共通第２電極配線Ｗｓｃへの接続の態様は、特に限定されない。例えば、複数のスイッチング素子ＳＷ１～ＳＷｎに対応する複数の個別第２電極配線Ｗｓｉ１～Ｗｓｉｎは、互いに間隔を有して共通第２電極配線Ｗｓｃに接続されている。第２電極配線Ｗｓの材料は、導電性の材料であればよい。第２電極配線Ｗｓの材料として、例えば、銅が用いられる。
【0047】
＜制御電極配線Ｗｃ＞
制御電極配線Ｗｃは、複数のスイッチング素子ＳＷ１～ＳＷｎの各々の制御電極Ｅｃと電気的に接続されている。この第１構成例では、制御電極配線Ｗｃは、共通制御電極配線Ｗｃｃと個別制御電極配線Ｗｃｉ１～Ｗｃｉｎとを含む。共通制御電極配線Ｗｃｃは、一端が制御配線端子Ｔｃに形成されるとともに他端が終端である。制御配線端子Ｔｃは、制御電極駆動回路の高電位側端子に接続される。共通制御電極配線Ｗｃｃは、個別制御電極配線Ｗｃｉ１～Ｗｃｉｎによって複数のスイッチング素子ＳＷ１～ＳＷｎの制御電極Ｅｃに接続されている。制御配線端子Ｔｃに最も近く共通制御電極配線Ｗｃｃに接続された個別制御電極配線Ｗｃｉ１と制御配線端子Ｔｃとの間の共通制御電極配線Ｗｃｃ上にゲート抵抗Ｒｇが配置されている。第２電極配線Ｗｓの材料は、導電性の材料であればよい。
制御電極配線Ｗｃは、複数のスイッチング素子ＳＷ１～ＳＷｎの各々の制御電極Ｅｃと電気的に接続されている。この第１構成例では、制御電極配線Ｗｃは、共通制御電極配線Ｗｃｃと個別制御電極配線Ｗｃｉ１～Ｗｃｉｎとを含む。共通制御電極配線Ｗｃｃは、一端が制御配線端子Ｔｃに形成されるとともに他端が終端である。制御配線端子Ｔｃは、制御電極駆動回路の高電位側端子に接続される。共通制御電極配線Ｗｃｃは、個別制御電極配線Ｗｃｉ１～Ｗｃｉｎによって複数のスイッチング素子ＳＷ１～ＳＷｎの制御電極Ｅｃに接続されている。制御配線端子Ｔｃに最も近く共通制御電極配線Ｗｃｃに接続された個別制御電極配線Ｗｃｉ１と制御配線端子Ｔｃとの間の共通制御電極配線Ｗｃｃ上にゲート抵抗Ｒｇが配置されている。第２電極配線Ｗｓの材料は、導電性の材料であればよい。
【0048】
＜ケルビン配線Ｗｋ＞
ケルビン配線Ｗｋは、複数のスイッチング素子ＳＷ１～ＳＷｎの各々のケルビンセンス配線を含むようにして当該複数のスイッチング素子ＳＷ１～ＳＷｎの各々の第２電極Ｅｓと電気的に接続されている。具体的には、ケルビン配線Ｗｋは、共通ケルビン配線Ｗｋｃと個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎとを含む。共通ケルビン配線Ｗｋｃは、一端がケルビン配線端子Ｔｋに形成されるとともに他端が終端である。ケルビン配線端子Ｔｋは、制御電極駆動回路の低電位側端子に接続される。共通ケルビン配線Ｗｋｃは、個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎによって複数のスイッチング素子ＳＷ１～ＳＷｎの第２電極Ｅｓに接続されている。個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎは、それぞれ、対応するスイッチング素子ＳＷ１～ＳＷｎの各々のケルビンセンス配線を含む。個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎのケルビンセンス配線以外の部分は、ケルビンセンス配線の端子Ｋｓと共通ケルビン配線Ｗｋｃとを接続している。
ケルビン配線Ｗｋは、複数のスイッチング素子ＳＷ１～ＳＷｎの各々のケルビンセンス配線を含むようにして当該複数のスイッチング素子ＳＷ１～ＳＷｎの各々の第２電極Ｅｓと電気的に接続されている。具体的には、ケルビン配線Ｗｋは、共通ケルビン配線Ｗｋｃと個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎとを含む。共通ケルビン配線Ｗｋｃは、一端がケルビン配線端子Ｔｋに形成されるとともに他端が終端である。ケルビン配線端子Ｔｋは、制御電極駆動回路の低電位側端子に接続される。共通ケルビン配線Ｗｋｃは、個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎによって複数のスイッチング素子ＳＷ１～ＳＷｎの第２電極Ｅｓに接続されている。個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎは、それぞれ、対応するスイッチング素子ＳＷ１～ＳＷｎの各々のケルビンセンス配線を含む。個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎのケルビンセンス配線以外の部分は、ケルビンセンス配線の端子Ｋｓと共通ケルビン配線Ｗｋｃとを接続している。
【0049】
複数のスイッチング素子ＳＷ１～ＳＷｎにそれぞれ対応する複数の個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎの共通ケルビン配線Ｗｋｃへの接続の態様は、特に限定されない。例えば、複数のスイッチング素子ＳＷ１～ＳＷｎに対応する複数の個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎは、互いに間隔を有して共通ケルビン配線Ｗｋｃに接続されている。また、例えば、共通ケルビン配線Ｗｋｃの全体がケルビン配線端子Ｔｋに形成され、個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎがケルビン配線端子Ｔｋに接続されていてもよい。
【0050】
ケルビン配線Ｗｋの後述するケルビン配線所定部分Ｐｋ以外の部分の材料は、導電性の材料であれば良く、当該材料として、例えば、銅が用いられる。ケルビン配線所定部分Ｐｋについては、以下に詳しく説明する。
【0051】
＜技術的特徴＞
共通ケルビン配線Ｗｋｃ及び全ての個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎで構成されたケルビン配線Ｗｋの少なくとも一部であるケルビン配線所定部分Ｐｋが、複数のスイッチング素子ＳＷ１～ＳＷｎの少なくとも１つに対応する個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎであって１ｍΩ以上の抵抗値を有するか、又は、ケルビン配線所定部分Ｐｋが共通ケルビン配線Ｗｋｃの少なくとも一部であって３ｍΩ以上の抵抗値を有する。この技術的特徴の技術的意義は、以下の通りである。
共通ケルビン配線Ｗｋｃ及び全ての個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎで構成されたケルビン配線Ｗｋの少なくとも一部であるケルビン配線所定部分Ｐｋが、複数のスイッチング素子ＳＷ１～ＳＷｎの少なくとも１つに対応する個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎであって１ｍΩ以上の抵抗値を有するか、又は、ケルビン配線所定部分Ｐｋが共通ケルビン配線Ｗｋｃの少なくとも一部であって３ｍΩ以上の抵抗値を有する。この技術的特徴の技術的意義は、以下の通りである。
【0052】
≪技術的意義≫
上記技術的特徴の技術的意義を「ケルビン配線所定部分Ｐｋの抵抗値の下限」、「ケルビン配線所定部分Ｐｋの位置」、及び「ケルビン配線所定部分Ｐｋの抵抗値の上限」に分けて説明する。
上記技術的特徴の技術的意義を「ケルビン配線所定部分Ｐｋの抵抗値の下限」、「ケルビン配線所定部分Ｐｋの位置」、及び「ケルビン配線所定部分Ｐｋの抵抗値の上限」に分けて説明する。
【0053】
｛ケルビン配線所定部分Ｐｋの抵抗値の下限｝
まず、ケルビン配線所定部分Ｐｋの抵抗値の下限について説明する。
まず、ケルビン配線所定部分Ｐｋの抵抗値の下限について説明する。
【0054】
本発明の課題は、互いに並列に接続された複数のスイッチング素子がそれぞれケルビン接続された配線を有する場合に、スイッチング素子のスイッチングのタイミングのずれが許容限度を超える場合があるということである。この発生原因は、複数のスイッチング素子のメイン電流の一部がケルビンセンス配線に分流し、且つ、その分流が各種配線の寄生インピーダンスに起因するスイッチングノイズによって変動することである。
【0055】
そこで、この対策として、ケルビン配線所定部分Ｐｋの抵抗値を当該ケルビン配線所定部分Ｐｋの寄生抵抗の抵抗値に較べて高くすると、メイン電流のケルビン配線Ｗｋへの分流が低減され、且つ、ケルビン配線所定部分Ｐｋの高い抵抗がダンパーとして機能してスイッチングノイズが低減される。従って、この対策においては、ケルビン配線所定部分Ｐｋの抵抗値は大きい程好ましいが、ケルビン配線Ｗｋへのメイン電流の分流及び当該分流に重畳するスイッチングノイズを完全に無くすことはできないことが明らかである。一方、ケルビンセンス配線にも寄生抵抗が存在し、この寄生抵抗も、ケルビンセンス配線へのメイン電流の分流（「分流」）及び当該分流に重畳するスイッチングノイズ（「重畳スイッチングノイズ」）を抑制することは明らかである。しかしながら、スイッチング素子の動作の高速化及びスイッチング素子の電流容量の高電流化に伴って、当該寄生抵抗では、「分流」及び「重畳スイッチングノイズ」を十分に抑制できなくなり、上記課題が発生したのである。従って、ケルビン配線Ｗｋの少なくとも一部の抵抗値をケルビン配線の寄生抵抗より高くすれば、「分流」及び「重畳スイッチングノイズ」を、低減できることが明らかである。従って、本発明においては、ケルビン配線所定部分Ｐｋの抵抗値が当該ケルビン配線所定部分Ｐｋの寄生抵抗の抵抗値より大きければよい。
【0056】
しかし、一般のケルビンセンス配線の寄生抵抗を明確に特定することはできないので、本発明者等は、本発明を従来技術と明確に区別するために、後述する２つのシミュレーションを実施した。第１のシミュレーションでは、個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎにケルビン配線所定部分Ｐｋが配置された。第２のシミュレーションでは、共通ケルビン配線Ｗｋｃの共通ケルビン配線特定部分（共通ケルビン配線Ｗｋｃにおける、互いに隣接する一対のスイッチング素子ＳＷ１～ＳＷｎの各々の個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎが接続された一対の箇所の間の部分）にケルビン配線所定部分Ｐｋが配置された。
【0057】
第１のシミュレーションの結果、以下のことが確認された。
【0058】
ケルビンセンス配線を含む個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎの抵抗値が大きくなるに連れて、単調に個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎの電流の変動が小さくなる。個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎの電流の変動が小さくなることは、「分流」及び「重畳スイッチングノイズ」が低減されることを意味する。
【0059】
個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎの抵抗値が当該個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎの寄生抵抗（以下、単に「寄生抵抗」という場合がある）の抵抗値（１００μΩと想定される）である場合、「分流」及び「スイッチングノイズの重畳」は、それなりの程度である。一方、個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎの抵抗値が寄生抵抗の抵抗値の１０倍（１ｍΩ）である場合、「分流」及び「スイッチングノイズの重畳」は、個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎの抵抗値が寄生抵抗の抵抗値（１００μΩ）である場合のそれらに較べて、明確に低減される。但し、このシミュレーションでは、ケルビン配線所定部分Ｐｋが全てのスイッチング素子ＳＷ１～ＳＷｎの個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎに設けられることが前提であるので、例えば、ケルビン配線所定部分Ｐｋが複数のスイッチング素子ＳＷ１～ＳＷｎのうちの１つのスイッチング素子の個別ケルビン配線のみに設けられる場合には、その効果は減少する。しかし、それによって、ケルビン配線Ｗｋ全体の抵抗値が高くなることは確かであるので、それによって、「分流」及び「スイッチングノイズの重畳」が低減されることは確かである。
【0060】
個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎの抵抗値が寄生抵抗の抵抗値の４０倍（４ｍΩ）である場合、「分流」及び「スイッチングノイズの重畳」は、効果的に低減される。個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎの抵抗値が寄生抵抗の抵抗値の１００倍（１０ｍΩ）である場合、「分流」及び「スイッチングノイズの重畳」は、優れて低減される。個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎの抵抗値が寄生抵抗の抵抗値の１０００倍（１００ｍΩ）である場合、「分流」及び「スイッチングノイズの重畳」は、顕著に低減される。
【0061】
第２のシミュレーションの結果、以下のことが確認された。
【0062】
共通ケルビン配線特定部分の抵抗値が寄生抵抗の抵抗値（３００μΩと想定される）である場合、「分流」及び「スイッチングノイズの重畳」はそれなりの大きさである。一方、共通ケルビン配線特定部分の抵抗値が寄生抵抗の抵抗値の１０倍（３ｍΩ）である場合、「分流」及び「スイッチングノイズの重畳」は、共通ケルビン配線特定部分の抵抗値が寄生抵抗の抵抗値（３００μΩ）である場合のそれらに較べて、明確に小さい。但し、このシミュレーションでは、ケルビン配線所定部分Ｐｋが全てのスイッチング素子ＳＷ１～ＳＷｎに対応する共通ケルビン配線特定部分に設けられることが前提であるので、例えば、ケルビン配線所定部分Ｐｋが複数のスイッチング素子ＳＷ１～ＳＷｎのうちの１対のスイッチング素子ＳＷ１～ＳＷｎの共通ケルビン配線特定部分のみに設けられる場合には、その効果は減少する。しかし、それによって、ケルビン配線Ｗｋ全体の抵抗値が高くなることは確かであるので、それによって、「分流」及び「スイッチングノイズの重畳」が低減されることは確かである。
【0063】
共通ケルビン配線特定部分の抵抗値が寄生抵抗の抵抗値の４０倍（１２ｍΩ）である場合、「分流」及び「スイッチングノイズの重畳」は、優れて低減されると推定される。共通ケルビン配線特定部分の抵抗値が寄生抵抗の抵抗値の１００倍（３０ｍΩ）である場合、「分流」及び「スイッチングノイズの重畳」は、極めて優れて低減されると推定される。共通ケルビン配線特定部分の抵抗値が寄生抵抗の抵抗値の１０００倍（３００ｍΩ）である場合、「分流」及び「スイッチングノイズの重畳」は、極めて顕著に低減される。
【0064】
一方、本発明者等が知る限り、ケルビンセンス配線及び共通ケルビン配線特定部分の寄生抵抗は、それぞれ、１００μΩ及び３００μΩ程度である。ここで、特に注意すべきことは、ケルビン接続された配線と制御電極配線との間には制御電極駆動信号の電圧が印加されるので、一般的には、ケルビン接続された配線の抵抗値はなるべく低いことが好ましいと考えられていたということである。
【0065】
そこで、本発明者等は、ケルビン配線所定部分Ｐｋが複数のスイッチング素子ＳＷ１～ＳＷｎの少なくとも１つに対応する個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎである場合、１ｍΩの抵抗値を本発明におけるケルビン配線所定部分Ｐｋの抵抗値の範囲の下限として特定し、ケルビン配線所定部分Ｐｋが共通ケルビン配線Ｗｋｃの少なくとも一部である場合、３ｍΩの抵抗値を本発明におけるケルビン配線所定部分Ｐｋの抵抗値の範囲の下限として特定した。これにより、本発明と従来技術とが明確に区別される。また、これにより、本発明は、「分流」及び「重畳スイッチングノイズ」を、ケルビン配線に寄生抵抗のみが存在する場合に較べて、低減できる。また、ケルビン配線所定部分Ｐｋの抵抗値の範囲の下限を、上記の抵抗値のように大きくすると、上記のように、より優れて「分流」及び「重畳スイッチングノイズ」を低減できる。
【0066】
｛ケルビン配線所定部分Ｐｋの位置｝
ケルビン配線所定部分Ｐｋの位置は特に限定されない。但し、「分流」は、少なくとも１個のスイッチング素子ＳＷ１～ＳＷｎの個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎから共通ケルビン配線Ｗｋｃに流入し、他の少なくとも１個のスイッチング素子ＳＷ１～ＳＷｎの個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎから流出するので、確実に「分流」及び「スイッチングノイズの重畳」を低減する観点からは、ケルビン配線所定部分Ｐｋが、全てのスイッチング素子ＳＷ１～ＳＷｎに対応する個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎに配置されるか、又は、全てのスイッチング素子ＳＷ１～ＳＷｎに対応する共通ケルビン配線特定部分に配置されることが好ましい。
ケルビン配線所定部分Ｐｋの位置は特に限定されない。但し、「分流」は、少なくとも１個のスイッチング素子ＳＷ１～ＳＷｎの個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎから共通ケルビン配線Ｗｋｃに流入し、他の少なくとも１個のスイッチング素子ＳＷ１～ＳＷｎの個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎから流出するので、確実に「分流」及び「スイッチングノイズの重畳」を低減する観点からは、ケルビン配線所定部分Ｐｋが、全てのスイッチング素子ＳＷ１～ＳＷｎに対応する個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎに配置されるか、又は、全てのスイッチング素子ＳＷ１～ＳＷｎに対応する共通ケルビン配線特定部分に配置されることが好ましい。
【0067】
なお、ケルビン配線所定部分Ｐｋが、複数のスイッチング素子ＳＷ１～ＳＷｎの１個を除いた残りの全てのスイッチング素子の個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎに配置される場合、除かれた１個のスイッチング素子に対応する個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎにケルビン配線所定部分Ｐｋが配置されるか否かは、「分流」の電流値に大きな影響を及ぼさない。従って、ケルビン配線所定部分Ｐｋが、複数のスイッチング素子ＳＷ１～ＳＷｎの１個を除いた残りの全てのスイッチング素子の個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎに配置される形態においても、ケルビン配線所定部分Ｐｋが全てのスイッチング素子ＳＷ１～ＳＷｎに対応する個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎに配置される形態とほぼ同様に、「分流」及び「スイッチングノイズの重畳」が低減されるので、この形態もこの好ましい形態に含まれる。
【0068】
また、ケルビン配線所定部分Ｐｋが全てのスイッチング素子ＳＷ１～ＳＷｎに対応する共通ケルビン配線特定部分に配置される形態として、文字通り、共通ケルビン配線Ｗｋｃにおける、全てのスイッチング素子ＳＷ１～ＳＷｎの互いに隣接する一対のスイッチング素子の各々の個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎが接続された一対の箇所の間の部分をケルビン配線所定部分Ｐｋとする形態の他、共通ケルビン配線Ｗｋｃの全体をケルビン配線所定部分Ｐｋとする形態、及び、共通ケルビン配線Ｗｋｃと全てのスイッチング素子ＳＷ１～ＳＷｎに対応する個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎとの接続箇所及びそれらの周囲をケルビン配線所定部分Ｐｋとする形態が、例示される。
【0069】
｛ケルビン配線所定部分Ｐｋの抵抗値の上限｝
次に、ケルビン配線所定部分Ｐｋの抵抗値の上限について説明する。
次に、ケルビン配線所定部分Ｐｋの抵抗値の上限について説明する。
【0070】
メイン電流のケルビン配線Ｗｋへの分流及び当該分流への重畳スイッチングノイズの低減という観点からは、ケルビン配線所定部分Ｐｋの抵抗値は大きい程好ましい。従って、ケルビン配線所定部分Ｐｋの抵抗値の理論的な上限は無限大である。換言すると、理論的には、ケルビン配線所定部分Ｐｋの抵抗値に上限は存在しない。
【0071】
一方、スイッチング素子ＳＷ１～ＳＷｎの制御という観点から、ケルビン配線所定部分Ｐｋの抵抗値とゲート抵抗Ｒｇの抵抗値との和が、当該スイッチング素子ＳＷ１～ＳＷｎの推奨ゲート抵抗値に等しいことが必要とされる。しかしながら、スイッチング素子ＳＷ１～ＳＷｎの推奨ゲート抵抗値は、スイッチング素子ＳＷ１～ＳＷｎの仕様（性能）に応じて規定されるので、将来、推奨ゲート抵抗値の存在しないスイッチング素子ＳＷ１～ＳＷｎが開発される可能性がある。従って、推奨ゲート抵抗値を、ケルビン配線所定部分Ｐｋの抵抗値の上限を制約する要因として解釈することは不合理である。しかし、現時点の実情を考慮して、ケルビン配線所定部分Ｐｋの抵抗値に現実的な上限を設定してもよい。一般的に、推奨ゲート抵抗値は、数十Ω～数百Ωである。また、推奨ゲート抵抗値については、スイッチング素子の将来の技術進歩を考慮する必要がある。その上で、ケルビン配線所定部分Ｐｋの抵抗値の現実的な上限を、例えば、１ｋΩとしてもよい。
【0072】
以上の説明をまとめると、理論的には、ケルビン配線所定部分Ｐｋの抵抗値には、上限が存在しない。しかし、現実的には、ケルビン配線所定部分Ｐｋの抵抗値は、１ｋΩ以下であることが好ましい。
【0073】
≪ケルビン配線所定部分Ｐｋの高抵抗化の態様≫
ケルビン配線所定部分Ｐｋが抵抗素子であってもよい。このようにすると、ケルビン配線所定部分Ｐｋの抵抗値を簡単に高くすることができる。
ケルビン配線所定部分Ｐｋが抵抗素子であってもよい。このようにすると、ケルビン配線所定部分Ｐｋの抵抗値を簡単に高くすることができる。
【0074】
ケルビン配線所定部分Ｐｋを、電気抵抗率の高い材料で構成してもよい。このようにすると、ケルビン配線所定部分Ｐｋの抵抗値を容易に高くすることができる。電気抵抗率の高い材料として、ニクロムが例示される。ニクロムは、線膨張係数が、銅と同程度であって比較的小さいので、スイッチングモジュール１００の材料として好ましい。ちなみに、ニクロムの電気抵抗率は、１．１０×１０―６［Ω・ｍ］であり、銅の電気抵抗率は１．６８×１０―８［Ω・ｍ］である。
【0075】
ケルビン配線所定部分Ｐｋの断面積を小さくしてもよい。このようにすると、ケルビン配線所定部分Ｐｋの抵抗値を、その材質を変えることなく、高くすることができる。
【0076】
｛第１構成例の動作｝
次に、以上のように構成されたスイッチングモジュール１００の第１構成例の動作を、図１Ａを用いて説明する。
次に、以上のように構成されたスイッチングモジュール１００の第１構成例の動作を、図１Ａを用いて説明する。
【0077】
図１Ａを参照すると、制御電極駆動回路から「オン」を指示する制御電極駆動信号が制御配線端子Ｔｃに入力されると、複数のスイッチング素子ＳＷ１～ＳＷｎがターンオンする。すると、複数のスイッチング素子ＳＷ１～ＳＷｎの各々において、第１電極Ｅｆと第２電極Ｅｓとの間にメイン電流が流れる。この過程において、メイン電流の一部が、相対的にソース電位の高いスイッチング素子ＳＷ１～ＳＷｎの個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎに流入して共通ケルビン配線Ｗｋｃへと分流し、この分流が相対的にソース電位の低いスイッチング素子ＳＷ１～ＳＷｎの個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎを逆流して、当該スイッチング素子ＳＷ１～ＳＷｎに対応する個別第２電極配線Ｗｓｉ１～Ｗｓｉｎにおいてメイン電流に合流する。そして、この分流に、スイッチングモジュール１００の配線に起因するスイッチングノイズが重畳する。しかし、スイッチングモジュール１００では、ケルビン配線Ｗｋにケルビン配線所定部分Ｐｋが、配置されていて、このケルビン配線所定部分Ｐｋが、複数のスイッチング素子ＳＷ１～ＳＷｎの少なくとも１つに対応する個別ケルビン配線Ｗｋｉ１～Ｗｓｉｎであって１ｍΩ以上の抵抗値を有するか、又は、このケルビン配線所定部分Ｐｋが、共通ケルビン配線Ｗｋｃの少なくとも一部であって３ｍΩ以上の抵抗値を有するので、この抵抗値によって、上記分流及び当該分流に重畳するスイッチングノイズが低減される。それにより、複数のスイッチング素子ＳＷ１～ＳＷｎのターンオン又はターンオフのタイミングのずれが許容限度を超えることが低減される。
｛第２構成例｝
第２構成例では、以下の構成及び動作が第１構成例と異なり、その他の構成及び動作は第１構成例と同じである。従って、この相違点のみを説明する。
｛第２構成例｝
第２構成例では、以下の構成及び動作が第１構成例と異なり、その他の構成及び動作は第１構成例と同じである。従って、この相違点のみを説明する。
【0078】
図１Ｂは、本開示の実施形態に係るスイッチングモジュール１００の第２構成例の概要を示す回路図である。
【0079】
図１Ｂを参照すると、スイッチングモジュール１００の第２構成例では、制御電極配線Ｗｃが、複数の単一制御電極配線Ｗｃ１～Ｗｃｎを含んでいる。複数の単一制御電極配線Ｗｃ１～Ｗｃｎでは、各々の一端が複数の制御配線端子Ｔｃ１～Ｔｃｎの各々と接続されている。複数の制御配線端子Ｔｃ１～Ｔｃｎには、互いに異なる複数の制御電極駆動信号が入力される。これにより、複数のスイッチング素子ＳＷ１～ＳＷｎが互いに異なるように動作する。第２構成例では、複数のスイッチング素子ＳＷ１～ＳＷｎが、所定の互いに異なるオンタイミングでターンオンし且つ所定の互いに異なるオフタイミングでターンオフするように設計されていて、オンタイミングからのずれ及びオフタイミングからのずれには、それぞれ、許容限度が定められている。スイッチングモジュール１００の第２構成例は、そのような複数のスイッチング素子ＳＷ１～ＳＷｎが互いに異なるように動作するスイッチングモジュールに適用することができる。
【0080】
［具体的実施形態］
次に、本開示の実施形態に係るスイッチングモジュール１００の具体的な実施形態を説明する。以下では、スイッチングモジュール１００の第１構成例のみの具体的な実施形態を説明し、スイッチングモジュール１００の第２構成例の具体的な実施形態は第１構成例のそれと制御電極配線Ｗｃの構成が異なるだけであるので、その説明を省略する。
次に、本開示の実施形態に係るスイッチングモジュール１００の具体的な実施形態を説明する。以下では、スイッチングモジュール１００の第１構成例のみの具体的な実施形態を説明し、スイッチングモジュール１００の第２構成例の具体的な実施形態は第１構成例のそれと制御電極配線Ｗｃの構成が異なるだけであるので、その説明を省略する。
【0081】
｛主要部品｝
まず、スイッチングモジュール１００を構成する主要部品について説明する。図２Ａは、単一のスイッチング素子ＳＷを内蔵するディスクリート部品１０の外観を示す斜視図であり、図２Ｂは、図２Ａのディスクリート部品１０の等価回路を示す回路図である。ディスクリート部品１０の構造は周知であるので、簡単に説明する。
まず、スイッチングモジュール１００を構成する主要部品について説明する。図２Ａは、単一のスイッチング素子ＳＷを内蔵するディスクリート部品１０の外観を示す斜視図であり、図２Ｂは、図２Ａのディスクリート部品１０の等価回路を示す回路図である。ディスクリート部品１０の構造は周知であるので、簡単に説明する。
【0082】
図２Ａ及び図２Ｂを参照すると、ディスクリート部品１０は４端子パワー半導体であって、樹脂封止体５とリード端子１～４とを備える。樹脂封止体５は、単一のスイッチング素子ＳＷを内蔵するチップＣｈと、当該チップＣｈのスイッチング素子ＳＷをリード端子１～４に電気的に接続する配線と、当該チップＣｈ及び当該配線を封止する樹脂体とで構成されている。単一のスイッチング素子ＳＷは、例えば、ＮＭＯＳＦＥＴであり、ドレインＤ、ソースＳ、ゲートＧ、及びソースセンス配線ＳＳを含む。ドレインＤ、ソースＳ、ゲートＧ、及びソースセンス配線ＳＳは、それぞれ、リード端子１、２、３、及び４に接続されている。ドレインＤ、ソースＳ、ゲートＧ、及びソースセンス配線ＳＳは、それぞれ、第１電極Ｅｆ、第２電極Ｅｓ、制御電極Ｅｃ、及びケルビンセンス配線ＫＳに相当する。なお、ここでは、ＮＭＯＳＦＥＴのドレインとソースとの間にダイオードＤｉが、その順方向がＮＭＯＳＦＥＴの順方向と逆になるように接続されているが、これはボディダイオード（寄生ダイオード）である。
【0083】
図３は、互いに並列接続された複数のスイッチング素子を内蔵するモジュール２０の１つのスイッチング素子ＳＷ及びそれに関連する内部配線１１～１３、ＫＳの等価回路を示す回路図である。モジュール２０は、４端子パワー半導体であって、複数のチップＣｈを含む。図３には、そのうちの１つのチップＣｈとこれに関連する部材とが示されている。図３を参照すると、チップＣｈのスイッチング素子ＳＷは、例えば、ＮＭＯＳＦＥＴであり、ドレインＤ（Ｅｆ）、ソース（Ｅｓ）、及びゲートＧ（Ｅｃ）が、それぞれ、内部配線１１、１２、及び１３を介して、端子（ドレイン端子）１、端子（ソース端子）２、及び端子（ゲート端子）３に接続されている。また、ソースセンス配線（ケルビンセンス配線ＫＳ）がソースセンス端子４に接続されている。内部配線１１，１２，１３及びケルビンセンス配線ＫＳは、寄生抵抗Ｒ１～Ｒ４及び寄生インダクタンスＬ１～Ｌ４を有する。
【0084】
図４は、図１Ａのスイッチングモジュール１００の第１構成例を、図２Ａ及び図２Ｂの単一のスイッチング素子ＳＷを内蔵するディスクリート部品１０を用いて具体化したスイッチングモジュール１００Ａの構成の一例を示す回路図である。図４には、本発明の要点を理解し易くするために、図１Ａのスイッチングモジュール１００の第１構成例の技術的特徴に関連する構成のみが示されている。
【0085】
図４を参照すると、スイッチングモジュール１００Ａは、基板上に複数のディスクリート部品１０が実装されて構成される。例えば、基板上には、パターニングされた第１電極配線Ｗｆ（図４では省略）、第２電極配線Ｗｓ、制御電極配線Ｗｃ（図４では省略）、及びケルビン配線Ｗｋが設けられ、これらの配線Ｗｆ，Ｗｓ，Ｗｃ，Ｗｋに適宜接続されたパッドに複数のディスクリート部品１０がそれぞれ装着される。これにより、基本的に、複数のディスクリート部品１０の端子（リード端子）１～４が、それぞれ、対応する配線Ｗｆ，Ｗｓ，Ｗｃ、Ｗｋに接続される。但し、ケルビン配線Ｗｋにおいては、全てのディスクリート部品１０の端子４が、それぞれ、ケルビン配線所定部分Ｐｋによって、共通ケルビン配線Ｗｋｃに接続される。従って、各々のスイッチング素子ＳＷ１～ＳＷｎに対応するケルビン配線所定部分Ｐｋ及びケルビンセンス配線ＫＳが、個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎを構成する。また、複数のスイッチング素子ＳＷ１～ＳＷｎの各々に対応する個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎは、互いに間隔を有して共通ケルビン配線Ｗｋｃに接続される。なお、複数のディスクリート部品１０の端子２（複数のスイッチング素子ＳＷ１～ＳＷｎのソース）は、それぞれ、個別第２電極配線Ｗｓｉ１～Ｗｓｉｎによって、共通第２電極配線Ｗｓｃに接続される。さらに、基板上には、第１配線端子Ｔｆ、第２配線端子Ｔｓ、制御配線端子Ｔｃ、及びケルビン配線端子Ｔｋが適宜設けられる。なお、第１配線端子Ｔｆ及び制御配線端子Ｔｃは、図４では省略されている。
【0086】
ケルビン配線所定部分Ｐｋは、例えば、抵抗素子からなるチップで構成される。但し、ケルビン配線所定部分Ｐｋは、ニクロムのように電気抵抗率の高い材料で構成されてもよく、あるいは、その断面積が共通第２電極配線Ｗｓｃの断面積よりも小さく構成されてもよい。
【0087】
次に、以上のように構成されたスイッチングモジュール１００Ａの動作を説明する。
【0088】
図２Ａ及び図４を参照すると、制御電極駆動回路から「オン」を指示する制御電極駆動信号が制御配線端子Ｔｃに入力されると、複数のスイッチング素子ＳＷ１～ＳＷｎがターンオンし、複数のスイッチング素子ＳＷ１～ＳＷｎの各々において、ドレインＤ（Ｅｆ）とソースＳ（Ｅｓ）との間にメイン電流Ｉｍが流れる。ここで、スイッチング素子ＳＷ１～スイッチング素子ＳＷｎの各々のソース電位は、この順序で低くなっていると仮定する。この過程において、メイン電流Ｉｍの一部が、相対的にソース電位の高いスイッチング素子ＳＷ１～ＳＷｒ（ｒは２以上且つｎ―１以下の整数）の個別ケルビン配線Ｗｋｉ１～Ｗｋｉrに流入して共通ケルビン配線Ｗｋｃへと分流し、この分流が相対的にソース電位の低いスイッチング素子ＳＷｒ＋１～ＳＷｎの個別ケルビン配線Ｗｋｉｒ＋１～Ｗｋｉｎを逆流して、当該スイッチング素子ＳＷｒ＋１～ＳＷｎに対応する個別第２電極配線Ｗｓｉｒ＋１～Ｗｓｉｎにおいてメイン電流に合流する。そして、この分流に、スイッチングモジュール１００の配線に起因するスイッチングノイズが重畳する。
【0089】
しかし、ケルビン配線所定部分Ｐｋが、１ｍΩ以上の抵抗値を有するので、この抵抗値によって、当該分流Ｉｋ及び当該分流Ｉｋに重畳するスイッチングノイズが低減され、それにより、複数のスイッチング素子ＳＷ１～ＳＷｎのスイッチングのタイミングのずれが許容限度を超えることが低減される。しかも、全ての個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎにケルビン配線所定部分Ｐｋが設けられているので、「分流」及び「重畳スイッチングノイズ」が効率的に低減される。また、ディスクリート部品１０のケルビン配線の端子４と共通ケルビン配線Ｗｋｃとが、ケルビン配線所定部分Ｐｋによって接続されているので、汎用のディスクリート部品１０を使用することができる。なお、この場合において、ディスクリート部品１０内のケルビンセンス配線ＫＳ（ソースセンス配線ＳＳ）及び端子４の一方又は双方をケルビン配線所定部分Ｐｋとしてもよい。この場合、ディスクリート部品１０が専用部品となる。
【0090】
図５は、図１Ａのスイッチングモジュール１００の第１構成例を、図３の互いに並列接続された複数のスイッチング素子ＳＷを内蔵するモジュール２０を用いて具体化したスイッチングモジュール１００Ｂの構成の一例を示す回路図である。図５には、本発明の要点を理解し易くするために、図１Ａのスイッチングモジュール１００の第１構成例の技術的特徴に関連する構成のみが示されている。
【0091】
図５を参照すると、スイッチングモジュール１００Ｂは、ベース部材４０（図１０参照）にモジュール２０が実装されて構成される。例えば、ベースには、第１電極配線Ｗｆ（図５では省略）、第２電極配線Ｗｓ、制御電極配線Ｗｃ（図５では省略）、及びケルビン配線Ｗｋが設けられ、これらの配線Ｗｆ，Ｗｓ，Ｗｃ，Ｗｋに適宜接続されるようにモジュール２０が装着される。これにより、基本的に、モジュール２０の端子１～４が、それぞれ、対応する配線Ｗｆ，Ｗｓ，Ｗｃ、Ｗｋに接続される。但し、ケルビン配線Ｗｋにおいては、モジュール２０の各々のチップＣｈ（図３参照）の端子４が、所定の配線によって、共通ケルビン配線Ｗｋｃに接続される。従って、各々のスイッチング素子ＳＷ１～ＳＷｎに対応する所定の配線及びケルビンセンス配線ＫＳが、個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎを構成する。また、複数のスイッチング素子ＳＷ１～ＳＷｎの各々に対応する個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎは、互いに間隔を有して共通ケルビン配線Ｗｋｃに接続される。そして、共通ケルビン配線Ｗｋｃにおける、全てのスイッチング素子ＳＷ１～ＳＷｎの互いに隣接する一対のスイッチング素子の各々の個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎが接続された一対の箇所の間の部分（共通ケルビン配線特定部分）にケルビン配線所定部分Ｐｋが設けられる。
【0092】
なお、複数のスイッチング素子ＳＷ１～ＳＷｎのソース端子２は、それぞれ、個別第２電極配線Ｗｓｉ１～Ｗｓｉｎによって、共通第２電極配線Ｗｓｃに接続される。さらに、ベース部材４０には、第１配線端子Ｔｆ、第２配線端子Ｔｓ、制御配線端子Ｔｃ、及びケルビン配線端子Ｔｋが適宜設けられる。なお、第１配線端子Ｔｆ及び制御配線端子Ｔｃは、図５では省略されている。
【0093】
次に、以上のように構成されたスイッチングモジュール１００Ｂの動作を説明する。
【0094】
図３及び図５を参照すると、制御電極駆動回路から「オン」を指示する制御電極駆動信号が制御配線端子Ｔｃに入力されると、複数のスイッチング素子ＳＷ１～ＳＷｎがオンし、複数のスイッチング素子ＳＷ１～ＳＷｎの各々において、ドレインＤ（Ｅｆ）とソースＳ（Ｅｓ）との間にメイン電流Ｉｍが流れる。ここで、スイッチング素子ＳＷ１～スイッチング素子ＳＷｎの各々のソース電位は、この順序で低くなっていると仮定する。メイン電流Ｉｍの一部が、相対的にソース電位の高いスイッチング素子ＳＷ１～ＳＷｒ（ｒは２以上且つｎ―１以下の整数）の個別ケルビン配線Ｗｋｉ１～Ｗｋｉrに流入して共通ケルビン配線Ｗｋｃへと分流し、この分流が相対的にソース電位の低いスイッチング素子ＳＷｒ＋１～ＳＷｎの個別ケルビン配線Ｗｋｉｒ＋１～Ｗｋｉｎを逆流して、当該スイッチング素子ＳＷｒ＋１～ＳＷｎに対応する個別第２電極配線Ｗｓｉｒ＋１～Ｗｓｉｎにおいてメイン電流に合流する。そして、この分流Ｉｋに、スイッチングモジュール１００Ｂの配線に起因するスイッチングノイズが重畳する。
【0095】
しかし、ケルビン配線所定部分Ｐｋの抵抗値が、３ｍΩ以上の抵抗値を有するので、この高い抵抗値によって、当該分流Ｉｋ及び当該分流Ｉｋに重畳するスイッチングノイズが低減され、それにより、複数のスイッチング素子ＳＷ１～ＳＷｎのスイッチングのタイミングのずれが許容限度を超えることが低減される。しかも、共通ケルビン配線Ｗｋｃにおいて全てのスイッチング素子ＳＷ１～ＳＷｎに対応する共通ケルビン配線特定部分にケルビン配線所定部分Ｐｋが設けられているので、「分流」及び「重畳スイッチングノイズ」が効率的に低減される。また、ケルビン配線所定部分Ｐｋが、モジュール２０の外部に設けられているので、汎用のモジュール２０を使用することができる。なお、この場合において、モジュール２０の内部に当該ケルビン配線所定部分Ｐｋを有するケルビン配線Ｗｋを設けてもよい。この場合、モジュール２０が専用部品となる。
【0096】
［シミュレーション］
ケルビン配線所定部分Ｐｋの配置及び抵抗値について、第１及び第２のシミュレーションが行われた。
ケルビン配線所定部分Ｐｋの配置及び抵抗値について、第１及び第２のシミュレーションが行われた。
【0097】
＜第１のシミュレーション＞
第１のシミュレーションでは、スイッチングモジュール１００Ｃにおいて、全てのスイッチング素子に対応する個別ケルビン配線にケルビン配線所定部分Ｐｋが配置され、当該ケルビン配線所定部分Ｐｋの抵抗値が変化させられた。
第１のシミュレーションでは、スイッチングモジュール１００Ｃにおいて、全てのスイッチング素子に対応する個別ケルビン配線にケルビン配線所定部分Ｐｋが配置され、当該ケルビン配線所定部分Ｐｋの抵抗値が変化させられた。
【0098】
図６は、第１のシミュレーションにおけるスイッチングモジュール１００Ｃの等価回路を示す回路図である。このシミュレーションは、ハイサイドの一対のスイッチングモジュールの一方が本発明のスイッチングモジュール１００Ｃで構成されたフルブリッジ型電流共振回路について実施された。このフルブリッジ型電流共振回路について、電源電圧が直流５００Ｖに設定され、負荷コイルのインダクタンスが８００ｎＨに設定され、負荷コンデンサの容量が３００ｎＦに設定された。
【0099】
図６を参照すると、スイッチングモジュール１００Ｃは、ＮＭＯＳＦＥＴで構成された第１乃至第３スイッチング素子ＵＨ１～ＵＨ３を備える。スイッチングモジュール１００Ｃにおいて第１乃至第３スイッチング素子ＵＨ１～ＵＨ３にそれぞれ対応するドレイン配線（第１電極配線）、ソース配線（第２電極配線）、ゲート配線（制御電極配線）、及びケルビン配線について、互いに同じ寄生インピーダンスが設定された。従って、このスイッチングモジュール１００Ｃでは、第１スイッチング素子ＵＨ１、第２スイッチング素子ＵＨ２、第３スイッチング素子ＵＨ３の順序で各々のソース電位が低くなる（第３スイッチング素子ＵＨ３のソース電位が最も低い）と想定される。
【0100】
このシミュレーションでは、第１乃至第３スイッチング素子ＵＨ１～ＵＨ３の各々の個別ケルビン配線の点線の四角形で囲まれた抵抗Ｒ８、Ｒ１０、及びＲ１２の抵抗値Ｒｔｅｓｔが、パラメータとして、寄生抵抗の抵抗値（１００μΩ）、その１０倍（１ｍΩ）、その２０倍（２ｍΩ）、その４０倍（４ｍΩ）、その１００倍（１０ｍΩ）、その２００倍（２０ｍΩ）、その５００倍（５０ｍΩ）、及びその１０００倍（１００ｍΩ）に変えられて、シミュレーションが行われた。個別ケルビン配線の電流については、ソースから共通ケルビン配線に向かう方向の電流を正の電流として扱う。
【0101】
このように設定されたフルブリッジ型電流共振回路について、第１乃至第３スイッチング素子ＵＨ１～ＵＨ３のターンオンの前後の期間における動作がシミュレーションされ、個別ケルビン配線の電流値が取得された。
【0102】
《シミュレーションの結果》
図７は図６の等価回路を用いたシミュレーションにおける個別ケルビン配線の電流値を示すグラフである。なお、図７は、実際に得られた電流の波形画像をトレースして作成されたので、それらの波形は厳密に正確ではない。図７において、横軸はシミュレーションの経過時間（単位μＳ）を表し、縦軸は電流（単位Ａ）を表す。また、実線、破線、及び点線は、それぞれ、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流、第２スイッチング素子ＵＨ２の個別ケルビン配線の電流、及び第３スイッチング素子ＵＨ３の個別ケルビン配線の電流を表す。
図７は図６の等価回路を用いたシミュレーションにおける個別ケルビン配線の電流値を示すグラフである。なお、図７は、実際に得られた電流の波形画像をトレースして作成されたので、それらの波形は厳密に正確ではない。図７において、横軸はシミュレーションの経過時間（単位μＳ）を表し、縦軸は電流（単位Ａ）を表す。また、実線、破線、及び点線は、それぞれ、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流、第２スイッチング素子ＵＨ２の個別ケルビン配線の電流、及び第３スイッチング素子ＵＨ３の個別ケルビン配線の電流を表す。
【0103】
図７において、実線の曲線の参照符号ＩＳＳ１ａ～ＩＳＳ１ｈは、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流を示し、破線の曲線の参照符号ＩＳＳ２ａ～ＩＳＳ２ｈは、第２スイッチング素子ＵＨ２の個別ケルビン配線の電流を示し、点線の曲線の参照符号ＩＳＳ３ａ～ＩＳＳ３ｈは、第３スイッチング素子ＵＨ３の個別ケルビン配線の電流を示す。そして、これらの参照符号における添え字のａ～ｈは、該当する添え字に対応する曲線が、個別ケルビン配線の抵抗値が、それぞれ、寄生抵抗の抵抗値（１００μΩ）、その１０倍（１ｍΩ）、その２０倍（２ｍΩ）、その４０倍（４ｍΩ）、その１００倍（１０ｍΩ）、その２００倍（２０ｍΩ）、その５００倍（５０ｍΩ）、及びその１０００倍（１００ｍΩ）である場合の電流を表していることを示す。また、横軸のｔｏは、第１乃至第３スイッチング素子ＵＨ１～ＵＨ３のターンオン（以下、単にターンオンという場合がある）の時刻を示す。
【0104】
｛「分流」の発生｝
図７を参照すると、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１ａ～ＩＳＳ１ｈは、ターンオンのほぼ直後から正方向に流れる。第２スイッチング素子ＵＨ２の個別ケルビン配線の電流ＩＳＳ２ａ～ＩＳＳ２ｈは、ターンオン後暫くすると正方向に流れる。第２スイッチング素子ＵＨ２の個別ケルビン配線の電流ＩＳＳ２ａ～ＩＳＳ２ｈの大きさは、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１ａ～ＩＳＳ１ｈに較べて小さい。第３スイッチング素子ＵＨ３の個別ケルビン配線の電流ＩＳＳ３ａ～ＩＳＳ３ｈは、ターンオンのほぼ直後から逆方向に流れる。また、概ね、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１ａ～ＩＳＳ１ｈの電流値と第２スイッチング素子ＵＨ２の個別ケルビン配線の電流ＩＳＳ２ａ～ＩＳＳ２ｈの電流値との和の絶対値が、第３スイッチング素子ＵＨ３の個別ケルビン配線の電流ＩＳＳ３ａ～ＩＳＳ３ｈの電流値の絶対値と等しい。これらの結果から、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１ａ～ＩＳＳ１ｈ及び第２スイッチング素子ＵＨ２の個別ケルビン配線の電流ＩＳＳ２ａ～ＩＳＳ２ｈが、共通ケルビン配線に流入し、第３スイッチング素子ＵＨ３の個別ケルビン配線から流出すると推察される。また、第１スイッチング素子ＵＨ１、第２スイッチング素子ＵＨ２、第３スイッチング素子ＵＨ３の降順で各々のソース電位が低くなっている（第３スイッチング素子ＵＨ３のソース電位が最も低い）と推察される。これらのことから、「分流」が発生したと推定された。
図７を参照すると、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１ａ～ＩＳＳ１ｈは、ターンオンのほぼ直後から正方向に流れる。第２スイッチング素子ＵＨ２の個別ケルビン配線の電流ＩＳＳ２ａ～ＩＳＳ２ｈは、ターンオン後暫くすると正方向に流れる。第２スイッチング素子ＵＨ２の個別ケルビン配線の電流ＩＳＳ２ａ～ＩＳＳ２ｈの大きさは、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１ａ～ＩＳＳ１ｈに較べて小さい。第３スイッチング素子ＵＨ３の個別ケルビン配線の電流ＩＳＳ３ａ～ＩＳＳ３ｈは、ターンオンのほぼ直後から逆方向に流れる。また、概ね、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１ａ～ＩＳＳ１ｈの電流値と第２スイッチング素子ＵＨ２の個別ケルビン配線の電流ＩＳＳ２ａ～ＩＳＳ２ｈの電流値との和の絶対値が、第３スイッチング素子ＵＨ３の個別ケルビン配線の電流ＩＳＳ３ａ～ＩＳＳ３ｈの電流値の絶対値と等しい。これらの結果から、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１ａ～ＩＳＳ１ｈ及び第２スイッチング素子ＵＨ２の個別ケルビン配線の電流ＩＳＳ２ａ～ＩＳＳ２ｈが、共通ケルビン配線に流入し、第３スイッチング素子ＵＨ３の個別ケルビン配線から流出すると推察される。また、第１スイッチング素子ＵＨ１、第２スイッチング素子ＵＨ２、第３スイッチング素子ＵＨ３の降順で各々のソース電位が低くなっている（第３スイッチング素子ＵＨ３のソース電位が最も低い）と推察される。これらのことから、「分流」が発生したと推定された。
【0105】
｛スイッチングノイズの重畳｝
さらに、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１ａ～ＩＳＳ１ｈ及び第３スイッチング素子ＵＨ３の個別ケルビン配線の電流ＩＳＳ３ａ～ＩＳＳ３ｈが、ターンオンを契機として変動しならが増大し、やがて徐々に減少している。この結果から、特に、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１ａ～ＩＳＳ１ｈ及び第３スイッチング素子ＵＨ３の個別ケルビン配線の電流ＩＳＳ３ａ～ＩＳＳ３ｈに、配線寄生インピーダンスに起因するスイッチングノイズが重畳し、それが当該第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１ａ～ＩＳＳ１ｈ及び第３スイッチング素子ＵＨ３の個別ケルビン配線の電流ＩＳＳ３ａ～ＩＳＳ３ｈを大きく変動させると推定される。そして、この第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１ａ～ＩＳＳ１ｈ及び第３スイッチング素子ＵＨ３の個別ケルビン配線の電流ＩＳＳ３ａ～ＩＳＳ３ｈの大きな変動に種々の悪条件が重なった場合に、第１乃至第３スイッチング素子ＵＨ１～ＵＨ３のスイッチングのタイミングのずれが許容限度を超えることが引き起こされると推定される。
さらに、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１ａ～ＩＳＳ１ｈ及び第３スイッチング素子ＵＨ３の個別ケルビン配線の電流ＩＳＳ３ａ～ＩＳＳ３ｈが、ターンオンを契機として変動しならが増大し、やがて徐々に減少している。この結果から、特に、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１ａ～ＩＳＳ１ｈ及び第３スイッチング素子ＵＨ３の個別ケルビン配線の電流ＩＳＳ３ａ～ＩＳＳ３ｈに、配線寄生インピーダンスに起因するスイッチングノイズが重畳し、それが当該第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１ａ～ＩＳＳ１ｈ及び第３スイッチング素子ＵＨ３の個別ケルビン配線の電流ＩＳＳ３ａ～ＩＳＳ３ｈを大きく変動させると推定される。そして、この第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１ａ～ＩＳＳ１ｈ及び第３スイッチング素子ＵＨ３の個別ケルビン配線の電流ＩＳＳ３ａ～ＩＳＳ３ｈの大きな変動に種々の悪条件が重なった場合に、第１乃至第３スイッチング素子ＵＨ１～ＵＨ３のスイッチングのタイミングのずれが許容限度を超えることが引き起こされると推定される。
【0106】
｛個別ケルビン配線の抵抗値増大の効果｝
次に、個別ケルビン配線の抵抗値に着目すると、個別ケルビン配線の抵抗値が、大きくなるに連れて、単調に個別ケルビン配線の電流の変動が小さくなる。
次に、個別ケルビン配線の抵抗値に着目すると、個別ケルビン配線の抵抗値が、大きくなるに連れて、単調に個別ケルビン配線の電流の変動が小さくなる。
【0107】
個別ケルビン配線の抵抗値が寄生抵抗の抵抗値（１００μΩ）である場合、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１ａ及び第３スイッチング素子ＵＨ３の個別ケルビン配線の電流ＩＳＳ３ａの変動はそれなりの大きさである。一方、個別ケルビン配線の抵抗値が寄生抵抗の抵抗値の１０倍（１ｍΩ）である場合、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１ｂ及び第３スイッチング素子ＵＨ３の個別ケルビン配線の電流ＩＳＳ３ｂの変動は、個別ケルビン配線の抵抗値が寄生抵抗の抵抗値（１００μΩ）である場合のそれらに較べて、明確に小さい。
【0108】
個別ケルビン配線の抵抗値が寄生抵抗の抵抗値の４０倍（４ｍΩ）である場合、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１ｄ及び第３スイッチング素子ＵＨ３の個別ケルビン配線の電流ＩＳＳ３ｄの変動は、個別ケルビン配線の抵抗値が寄生抵抗の抵抗値（１００μΩ）である場合のそれらに較べて、効果的に低減されている。
【0109】
個別ケルビン配線の抵抗値が寄生抵抗の抵抗値の１００倍（１０ｍΩ）である場合、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１ｅ及び第３スイッチング素子ＵＨ３の個別ケルビン配線の電流ＩＳＳ３ｅの変動は、個別ケルビン配線の抵抗値が寄生抵抗の抵抗値（１００μΩ）である場合のそれらに較べて、優れて低減されている。
【0110】
個別ケルビン配線の抵抗値が寄生抵抗の抵抗値の１０００倍（１００ｍΩ）である場合、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１ｈ及び第３スイッチング素子ＵＨ３の個別ケルビン配線の電流ＩＳＳ３ｈの変動は、個別ケルビン配線の抵抗値が寄生抵抗の抵抗値（１００μΩ）である場合のそれらに較べて、顕著に低減されている。
【0111】
｛まとめ｝
第１に、全てのスイッチング素子ＵＨ１～ＵＨ３に対応する個別ケルビン配線にケルビン配線所定部分Ｐｋを設けることは、「分流」及び「重畳スイッチングノイズ」の低減対策として有効である。第２に、本シミュレーションでは、スイッチング素子の数が３個であったが、スイッチング素子の数が４個以上であっても同様の効果が得られると推察される。第３に、個別ケルビン配線の抵抗値が寄生抵抗の抵抗値の１０倍（１ｍΩ）以上であれば、個別ケルビン配線の抵抗値が寄生抵抗の抵抗値（１００μΩ）である場合と明確に区別可能な程度に、「分流」及び「重畳スイッチングノイズ」が低減される。
第１に、全てのスイッチング素子ＵＨ１～ＵＨ３に対応する個別ケルビン配線にケルビン配線所定部分Ｐｋを設けることは、「分流」及び「重畳スイッチングノイズ」の低減対策として有効である。第２に、本シミュレーションでは、スイッチング素子の数が３個であったが、スイッチング素子の数が４個以上であっても同様の効果が得られると推察される。第３に、個別ケルビン配線の抵抗値が寄生抵抗の抵抗値の１０倍（１ｍΩ）以上であれば、個別ケルビン配線の抵抗値が寄生抵抗の抵抗値（１００μΩ）である場合と明確に区別可能な程度に、「分流」及び「重畳スイッチングノイズ」が低減される。
【0112】
＜第２のシミュレーション＞
第２のシミュレーションでは、スイッチングモジュール１００Ｄにおいて、全てのスイッチング素子ＵＨ１～ＵＨ３に対応する、共通ケルビン配線における、互いに隣接する一対のスイッチング素子の各々の個別ケルビン配線が接続された一対の箇所の間の部分（共通ケルビン配線特定部分）がケルビン配線所定部分Ｐｋとされ、当該共通ケルビン配線特定部分の抵抗値が変化させられた。
第２のシミュレーションでは、スイッチングモジュール１００Ｄにおいて、全てのスイッチング素子ＵＨ１～ＵＨ３に対応する、共通ケルビン配線における、互いに隣接する一対のスイッチング素子の各々の個別ケルビン配線が接続された一対の箇所の間の部分（共通ケルビン配線特定部分）がケルビン配線所定部分Ｐｋとされ、当該共通ケルビン配線特定部分の抵抗値が変化させられた。
【0113】
図８は、第２のシミュレーションにおけるスイッチングモジュール１００Ｄの等価回路を示す回路図である。このシミュレーションは、第１のシミュレーションと同様に構成及び設定されたフルブリッジ型電流共振回路について実施された。
【0114】
図８を参照すると、このスイッチングモジュール１００Ｄでは、共通ケルビン配線の点線の四角形で囲まれた抵抗（共通ケルビン配線特定部分の抵抗）Ｒ９及びＲ１１がケルビン配線所定部分Ｐｋとして設定された。そして、第１乃至第３スイッチング素子ＵＨ１～ＵＨ３の個別ケルビン配線の抵抗Ｒ８、Ｒ１０、及びＲ１２が寄生抵抗の抵抗値である１００μΩに設定された。これ以外の点は、図６のスイッチングモジュール１００Ｃと同じである。
【0115】
このスイッチングモジュール１００Ｄについて、抵抗値Ｒｔｅｓｔが、パラメータとして、寄生抵抗の抵抗値（３００μΩ）、その３３３倍（１００ｍΩ）、その１０００倍（３００ｍΩ）に変えられて、シミュレーションが行われ、第１乃至第３スイッチング素子ＵＨ１～ＵＨ３のターンオンの前後の期間における個別ケルビン配線の電流値が取得された。
【0116】
《シミュレーションの結果》
図９は、図８の等価回路を用いたシミュレーションにおける個別ケルビン配線の電流値を示すグラフである。なお、図９は、実際に得られた電流の波形画像をトレースして作成されたので、それらの波形は厳密に正確ではない。図９において、横軸はシミュレーションの経過時間（単位μＳ）を表し、縦軸は電流（単位Ａ）を表す。また、実線、破線、及び点線は、それぞれ、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流、第２スイッチング素子ＵＨ２の個別ケルビン配線の電流、及び第３スイッチング素子ＵＨ３の個別ケルビン配線の電流を表す。図９において、実線の曲線の参照符号ＩＳＳ１ｉ～ＩＳＳ１ｋは、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流を示し、破線の曲線の参照符号ＩＳＳ２ｉ～ＩＳＳ２ｋは、第２スイッチング素子ＵＨ２の個別ケルビン配線の電流を示し、点線の曲線の参照符号ＩＳＳ３ｉ～ＩＳＳ３ｋは、第３スイッチング素子ＵＨ３の個別ケルビン配線の電流を示す。そして、これらの参照符号における添え字のｉ～ｋは、該当する添え字に対応する曲線が、共通ケルビン配線特定部分の抵抗値が、それぞれ、寄生抵抗の抵抗値（３００μΩ）、その３３３倍（１００ｍΩ）、その１０００倍（３００ｍΩ）である場合の電流を表していることを示す。また、横軸のｔｏは、ターンオンの時刻を示す。
図９は、図８の等価回路を用いたシミュレーションにおける個別ケルビン配線の電流値を示すグラフである。なお、図９は、実際に得られた電流の波形画像をトレースして作成されたので、それらの波形は厳密に正確ではない。図９において、横軸はシミュレーションの経過時間（単位μＳ）を表し、縦軸は電流（単位Ａ）を表す。また、実線、破線、及び点線は、それぞれ、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流、第２スイッチング素子ＵＨ２の個別ケルビン配線の電流、及び第３スイッチング素子ＵＨ３の個別ケルビン配線の電流を表す。図９において、実線の曲線の参照符号ＩＳＳ１ｉ～ＩＳＳ１ｋは、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流を示し、破線の曲線の参照符号ＩＳＳ２ｉ～ＩＳＳ２ｋは、第２スイッチング素子ＵＨ２の個別ケルビン配線の電流を示し、点線の曲線の参照符号ＩＳＳ３ｉ～ＩＳＳ３ｋは、第３スイッチング素子ＵＨ３の個別ケルビン配線の電流を示す。そして、これらの参照符号における添え字のｉ～ｋは、該当する添え字に対応する曲線が、共通ケルビン配線特定部分の抵抗値が、それぞれ、寄生抵抗の抵抗値（３００μΩ）、その３３３倍（１００ｍΩ）、その１０００倍（３００ｍΩ）である場合の電流を表していることを示す。また、横軸のｔｏは、ターンオンの時刻を示す。
【0117】
図９を参照すると、一見して理解されるように、第１乃至第３スイッチング素子ＵＨ１～ＵＨ３の個別ケルビン配線の電流に関する「分流」の発生、「スイッチングノイズの重畳」、及び個別ケルビン配線の抵抗値の増大に対する個別ケルビン配線の電流の変動の減少の態様は、図７と同様である。従って、それらの説明を省略する。
【0118】
｛共通ケルビン配線特定部分の抵抗値増大の効果｝
共通ケルビン配線特定部分の抵抗値が寄生抵抗の抵抗値（３００μΩ）である場合、図７と同様に、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１ｉ及び第３スイッチング素子ＵＨ３の個別ケルビン配線の電流ＩＳＳ３ｉの変動はそれなりの大きさである。
共通ケルビン配線特定部分の抵抗値が寄生抵抗の抵抗値（３００μΩ）である場合、図７と同様に、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１ｉ及び第３スイッチング素子ＵＨ３の個別ケルビン配線の電流ＩＳＳ３ｉの変動はそれなりの大きさである。
【0119】
一方、共通ケルビン配線特定部分の抵抗値が寄生抵抗の抵抗値の３３３倍（１００ｍΩ）である場合、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１ｊ及び第３スイッチング素子ＵＨ３の個別ケルビン配線の電流ＩＳＳ３ｊの変動は、共通ケルビン配線特定部分の抵抗値が寄生抵抗の抵抗値（３００μΩ）である場合のそれらに較べて、顕著に低減されている。
【0120】
共通ケルビン配線特定部分の抵抗値が寄生抵抗の抵抗値の１０００倍（３００ｍΩ）である場合、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１ｋ及び第３スイッチング素子ＵＨ３の個別ケルビン配線の電流ＩＳＳ３ｋの変動は、共通ケルビン配線特定部分の抵抗値が寄生抵抗の抵抗値（３００μΩ）である場合のそれらに較べて、極めて顕著に低減されている。
【0121】
なお、図９に示されていないが、共通ケルビン配線特定部分の抵抗値が寄生抵抗の抵抗値の１０倍（３ｍΩ）である場合、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１及び第３スイッチング素子ＵＨ３の個別ケルビン配線の電流ＩＳＳ３の変動は、共通ケルビン配線特定部分の抵抗値が寄生抵抗の抵抗値（３００μΩ）である場合のそれらに較べて、明確に小さいことが確認された。
【0122】
また、上記の結果から、共通ケルビン配線特定部分の抵抗値が寄生抵抗の抵抗値の４０倍（１２ｍΩ）である場合、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１及び第３スイッチング素子ＵＨ３の個別ケルビン配線の電流ＩＳＳ３の変動は、共通ケルビン配線特定部分の抵抗値が寄生抵抗の抵抗値（３００μΩ）である場合のそれらに較べて、優れて低減されることが推定される。
【0123】
また、上記の結果から、共通ケルビン配線特定部分の抵抗値が寄生抵抗の抵抗値の１００倍（３０ｍΩ）である場合、第１スイッチング素子ＵＨ１の個別ケルビン配線の電流ＩＳＳ１及び第３スイッチング素子ＵＨ３の個別ケルビン配線の電流ＩＳＳ３の変動は、共通ケルビン配線特定部分の抵抗値が寄生抵抗の抵抗値（３００μΩ）である場合のそれらに較べて、極めて優れて低減されることが推定される。
【0124】
｛まとめ｝
第１に、全てのスイッチング素子ＵＨ１～ＵＨ３に対応する共通ケルビン配線特定部分にケルビン配線所定部分Ｐｋを設けることは、全てのスイッチング素子ＵＨ１～ＵＨ３に対応する個別ケルビン配線にケルビン配線所定部分Ｐｋを設けることに較べて、「分流」及び「重畳スイッチングノイズ」の低減対策として、より有効である。第２に、本シミュレーションでは、スイッチング素子の数が３個であったが、スイッチング素子の数が４個以上であっても同様の効果が得られると推察される。第３に、共通ケルビン配線特定部分の抵抗値が寄生抵抗の抵抗値の１０倍（３ｍΩ）以上であれば、共通ケルビン配線特定部分の抵抗値が寄生抵抗の抵抗値（１００μΩ）である場合と明確に区別可能な程度に、「分流」及び「重畳スイッチングノイズ」が低減される。
第１に、全てのスイッチング素子ＵＨ１～ＵＨ３に対応する共通ケルビン配線特定部分にケルビン配線所定部分Ｐｋを設けることは、全てのスイッチング素子ＵＨ１～ＵＨ３に対応する個別ケルビン配線にケルビン配線所定部分Ｐｋを設けることに較べて、「分流」及び「重畳スイッチングノイズ」の低減対策として、より有効である。第２に、本シミュレーションでは、スイッチング素子の数が３個であったが、スイッチング素子の数が４個以上であっても同様の効果が得られると推察される。第３に、共通ケルビン配線特定部分の抵抗値が寄生抵抗の抵抗値の１０倍（３ｍΩ）以上であれば、共通ケルビン配線特定部分の抵抗値が寄生抵抗の抵抗値（１００μΩ）である場合と明確に区別可能な程度に、「分流」及び「重畳スイッチングノイズ」が低減される。
【0125】
［スイッチングモジュールの実装状態］
図１０は、図１Ａのスイッチングモジュール１００をハイサイドスイッチングモジュール１００として用いたフルブリッジ型電流共振回路１０００が実装された状態の外観を描いた図である。
図１０は、図１Ａのスイッチングモジュール１００をハイサイドスイッチングモジュール１００として用いたフルブリッジ型電流共振回路１０００が実装された状態の外観を描いた図である。
【0126】
図１０を参照すると、フルブリッジ型電流共振回路１０００は、図１Ａのスイッチングモジュール１００がハイサイドスイッチングモジュール１００として用いられる。ローサイドスイッチングモジュール３００は、本発明が適用されていないスイッチングモジュールで構成される。フルブリッジ型電流共振回路１０００は、ベース部材４０を備える。このベース部材４０にスイッチング素子ＳＷ１～ＳＷ３のチップＣｈを含むモジュール２０が埋め込まれている。このモジュール２０の上面に、スイッチング素子ＳＷ１～ＳＷ３に対応する３つのパッドが形成されている。これらのパッドに、３スイッチング素子ＳＷ１～ＳＷ３に対応する個別第２電極配線Ｗｓｉ１～Ｗｓｉ３が接続され、これらの個別第２電極配線Ｗｓｉ１～Ｗｓｉ３が共通第２電極配線Ｗｓｃの先端に接続され、共通第２電極配線Ｗｓｃの基端にＳＨＤＬ端子（第２配線端子Ｔｓ）が接続されている。個別第２電極配線Ｗｓｉ１～Ｗｓｉ３、共通第２電極配線Ｗｓｃ、及びＳＨＤＬ端子は、一体化されていて、単一の部材で構成されている。ベース部材４０上には、上記３つのパッドに沿うように、共通ケルビン配線Ｗｋｃが設けられていて、上記３つのパッドと共通ケルビン配線Ｗｋｃとが個別ケルビン配線Ｗｋｉ１～Ｗｋｉ３によって接続されている。これらの個別ケルビン配線Ｗｋｉ１～Ｗｋｉ３ｎうちの第１スイッチング素子ＳＷ１に対応する個別ケルビン配線Ｗｋｉ１がケルビン配線所定部分Ｐｋとして構成されている。ケルビン配線所定部分Ｐｋが抵抗素子のチップで構成される場合には、当該チップがこの部分に配置される。共通ケルビン配線Ｗｋｃは基端がＳＳＨ端子（ケルビン配線端子Ｔｋ）に接続されている。第１電極配線Ｗｆは、スイッチング素子ＳＷ１～ＳＷ３のチップの下方に位置するように設けられていて、ＤＨ端子（第１配線端子Ｔｆ）に接続されている。また、ベース部材４０上に、制御電極配線Ｗｃが上記３つのパッドに接続されるように設けられている。制御電極配線Ｗｃの基端はＧＨ端子（制御配線端子Ｔｃ）に接続されている。なお、参照符号ＳＬ、ＧＬ、及びＳＳＬは、それぞれ、ローサイドのスイッチングモジュール３００のソース配線端子（第２配線端子）、ゲート配線端子（制御配線端子）、及びソースセンス配線端子（ケルビン配線端子）である。このように、図１Ａのスイッチングモジュール１００を実装した場合に、ケルビン配線所定部分Ｐｋを容易に高抵抗化することができる。
【0127】
【0128】
【0129】
【0130】
また、図４のスイッチングモジュール１００Ａにおいて、ケルビン配線所定部分Ｐｋを、複数のスイッチング素子ＳＷ１～ＳＷｎの１個を除いた残りの全てのスイッチング素子の個別ケルビン配線Ｗｋｉ１～Ｗｋｉｎに配置してもよい。
【0131】
上記説明から、当業者にとっては、多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきである。
【産業上の利用可能性】
【0132】
本発明のスイッチングモジュールは、ケルビン接続された配線を有し且つ互いに並列に接続された複数のスイッチング素子を備えていて、スイッチング素子のターンオン又はターンオフのタイミングのずれが許容限度を超えることを低減することが可能なスイッチングモジュールとして有用である。
【符号の説明】
【0133】
１～４ 端子
５ 樹脂封止体
１０ ディスクリート部品
１１～１３ 内部配線
２０ モジュール
４０ ベース部材
１００，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ スイッチングモジュール
１０００ フルブリッジ型電流共振回路
Ｅｃ 制御電極
Ｅｆ 第１電極
Ｅｓ 第２電極
ＫＳ ケルビンセンス配線
Ｐｋ ケルビン配線所定部分
ＳＷ，ＳＷ１～ＳＷｎ スイッチング素子
Ｔｃ 制御配線端子
Ｔｆ 第１配線端子
Ｔｋ ケルビン配線端子
Ｔｓ 第２配線端子
Ｗｃ 制御電極配線
Ｗｆ 第１配線端子
Ｗｆｃ 共通第１配線端子
Ｗｆｉ１～Ｗｆｉｎ 個別第１配線端子
Ｗｋ ケルビン配線
Ｗｋｃ 共通ケルビン配線
Ｗｋｉ１～Ｗｋｉｎ 個別ケルビン配線
Ｗｓ 第２電極配線
Ｗｓｃ 共通第２電極配線
Ｗｓｉ１～Ｗｓｉｎ 個別第２電極配線
５ 樹脂封止体
１０ ディスクリート部品
１１～１３ 内部配線
２０ モジュール
４０ ベース部材
１００，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ スイッチングモジュール
１０００ フルブリッジ型電流共振回路
Ｅｃ 制御電極
Ｅｆ 第１電極
Ｅｓ 第２電極
ＫＳ ケルビンセンス配線
Ｐｋ ケルビン配線所定部分
ＳＷ，ＳＷ１～ＳＷｎ スイッチング素子
Ｔｃ 制御配線端子
Ｔｆ 第１配線端子
Ｔｋ ケルビン配線端子
Ｔｓ 第２配線端子
Ｗｃ 制御電極配線
Ｗｆ 第１配線端子
Ｗｆｃ 共通第１配線端子
Ｗｆｉ１～Ｗｆｉｎ 個別第１配線端子
Ｗｋ ケルビン配線
Ｗｋｃ 共通ケルビン配線
Ｗｋｉ１～Ｗｋｉｎ 個別ケルビン配線
Ｗｓ 第２電極配線
Ｗｓｃ 共通第２電極配線
Ｗｓｉ１～Ｗｓｉｎ 個別第２電極配線
【図1A】
【図1B】
【図2A】
【図2B】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】