特開 2024-179527 レギュレーター及び回路装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024179527

(43)【公開日】2024-12-26

(54)【発明の名称】レギュレーター及び回路装置

(51)【国際特許分類】

   G05F 1/56 20060101AFI20241219BHJP

【ＦＩ】

G05F1/56 310N

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2023098445

(22)【出願日】2023-06-15

(71)【出願人】

【識別番号】000002369

【氏名又は名称】セイコーエプソン株式会社

(74)【代理人】

【識別番号】100104710

【弁理士】

【氏名又は名称】竹腰 昇

(74)【代理人】

【識別番号】100090479

【弁理士】

【氏名又は名称】井上 一

(74)【代理人】

【識別番号】100124682

【弁理士】

【氏名又は名称】黒田 泰

(74)【代理人】

【識別番号】100166523

【弁理士】

【氏名又は名称】西河 宏晃

(72)【発明者】

【氏名】関田 真一

【テーマコード（参考）】

5H430

【Ｆターム（参考）】

5H430BB01

5H430BB09

5H430BB11

5H430EE06

5H430FF02

5H430FF13

5H430HH03

5H430JJ03

5H430JJ04

(57)【要約】

【課題】安定して電圧精度が高い出力電圧を出力できるレギュレーター等の提供。
【解決手段】入力電圧ＶＤ５をレギュレートして出力電圧ＶＤＤを出力するレギュレーター１０は、出力電圧ＶＤＤを分圧した電圧をフィードバック電圧として出力する分圧回路２０と、フィードバック電圧を基準電圧と比較する演算増幅器ＯＰと、入力電圧ＶＤ５のノードと出力電圧のノードとの間に設けられ、演算増幅器ＯＰの出力に基づいて制御される駆動トランジスターＴＲと、出力電圧ＶＤＤの調整信号を出力するロジック回路４０と、調整信号に基づいて出力電圧ＶＤＤを調整する出力電圧調整回路３０を含む。分圧回路２０は、複数の抵抗と、各スイッチが複数の抵抗の各抵抗に並列に設けられた複数のスイッチを含み、出力電圧調整回路３０は、調整信号に応じた制御信号を複数のスイッチに出力し、出力電圧調整回路３０には出力電圧ＶＤＤが電源電圧として供給される。
【選択図】図１

【特許請求の範囲】

【請求項1】

入力電圧をレギュレートして出力電圧を出力するレギュレーターであって、
前記出力電圧を分圧した電圧をフィードバック電圧として出力する分圧回路と、
前記フィードバック電圧を基準電圧と比較する演算増幅器と、
前記入力電圧のノードと前記出力電圧のノードとの間に設けられ、前記演算増幅器の出力に基づいて制御される駆動トランジスターと、
前記出力電圧の調整信号を出力するロジック回路と、
前記調整信号に基づいて前記出力電圧を調整する出力電圧調整回路と、
を含み、
前記分圧回路は、
複数の抵抗と、
各スイッチが前記複数の抵抗の各抵抗に並列に設けられた複数のスイッチと、
を含み、
前記出力電圧調整回路は、
前記調整信号に応じた制御信号を前記複数のスイッチに出力し、
前記出力電圧調整回路には、
前記出力電圧が電源電圧として供給されることを特徴とするレギュレーター。

【請求項2】

請求項１に記載のレギュレーターにおいて、
前記複数のスイッチの前記各スイッチは、並列に接続されたＮ型のトランジスター及びＰ型のトランジスターにより構成され、
前記出力電圧調整回路は、
前記Ｎ型のトランジスター及び前記Ｐ型のトランジスターの一方を制御する第１制御信号を出力する第１インバーターと、
前記第１インバーターの出力が入力され、前記Ｎ型のトランジスター及び前記Ｐ型のトランジスターの他方を制御する第２制御信号を出力する第２インバーターと、
を含むことを特徴とするレギュレーター。

【請求項3】

請求項１に記載のレギュレーターにおいて、
前記ロジック回路は、
初期値レジスターを含み、
パワーオンリセット後に前記初期値レジスターからの前記出力電圧の調整値の初期値に基づいて、前記調整信号を出力することを特徴とするレギュレーター。

【請求項4】

請求項１に記載のレギュレーターにおいて、
前記ロジック回路は、
不揮発性メモリーから読み出された前記出力電圧の調整値に基づいて、前記調整信号を出力することを特徴とするレギュレーター。

【請求項5】

請求項１に記載のレギュレーターにおいて、
前記出力電圧調整回路及び前記ロジック回路には、前記出力電圧が電源電圧として共通に供給されることを特徴とするレギュレーター。

【請求項6】

請求項１に記載のレギュレーターにおいて、
前記複数の抵抗は、
前記フィードバック電圧が出力されるフィードバック電圧ノードと所定電圧ノードとの間に設けられる第１抵抗群と、
前記出力電圧のノードと前記フィードバック電圧ノードとの間に設けられる第２抵抗群と、
を含むことを特徴とするレギュレーター。

【請求項7】

請求項６に記載のレギュレーターにおいて、
前記ロジック回路は、
前記第１抵抗群のうちの第１抵抗と並列に設けられた第１スイッチがオン又はオフの一方の状態になる場合に、前記第２抵抗群のうちの第２抵抗と並列に設けられた第２スイッチがオン及びオフの他方の状態になるように、前記調整信号を出力することを特徴とするレギュレーター。

【請求項8】

請求項７に記載のレギュレーターにおいて、
第１抵抗と第２抵抗は、同じ抵抗値の抵抗であることを特徴とするレギュレーター。

【請求項9】

請求項６に記載のレギュレーターにおいて、
前記分圧回路は、
前記第１抵抗群に対して直列に設けられた第３抵抗と、
前記第２抵抗群に対して直列に設けられた第４抵抗と、
を含み、
前記第３抵抗及び前記第４抵抗の抵抗値は、前記複数のスイッチの全てがオン又はオフの場合に前記出力電圧が所与の設定電圧になるように設定されることを特徴とするレギュレーター。

【請求項10】

請求項６に記載のレギュレーターにおいて、
前記分圧回路は、
前記第１抵抗群と前記所定電圧ノードとの間に設けられた帰還抵抗遮断用のスイッチを含むことを特徴とするレギュレーター。

【請求項11】

請求項１０に記載のレギュレーターにおいて、
前記帰還抵抗遮断用のスイッチの制御信号は、前記入力電圧に基づく信号であることを特徴とするレギュレーター。

【請求項12】

請求項１乃至１１のいずれか一項に記載のレギュレーターと、
前記入力電圧に基づいて充電対象を充電する充電回路と、
前記充電回路を制御する充電制御回路と、
を含み、
前記出力電圧は、
前記充電制御回路の電源電圧又は前記充電制御回路に用いられる検出回路の電源電圧として供給されることを特徴とする回路装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、レギュレーター及び回路装置等に関する。

【背景技術】

【0002】

特許文献１には、バッテリーからの放電電力を電力供給対象に供給する際の電力供給を制御する制御装置が記載されている。そして特許文献１の図６等には、入力電圧をレギュレートして出力電圧を出力するレギュレーターが開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１７－１４３７０４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

このようなレギュレーターでは、例えばレギュレーターの初期設定時、動作開始時、或いは動作中などにおいて、出力電圧が不安定になってしまうおそれがあることが判明した。

【課題を解決するための手段】

【0005】

本開示の一態様は、入力電圧をレギュレートして出力電圧を出力するレギュレーターであって、前記出力電圧を分圧した電圧をフィードバック電圧として出力する分圧回路と、前記フィードバック電圧を基準電圧と比較する演算増幅器と、前記入力電圧のノードと前記出力電圧のノードとの間に設けられ、前記演算増幅器の出力に基づいて制御される駆動トランジスターと、前記出力電圧の調整信号を出力するロジック回路と、前記調整信号に基づいて前記出力電圧を調整する出力電圧調整回路と、を含み、前記分圧回路は、複数の抵抗と、各スイッチが前記複数の抵抗の各抵抗に並列に設けられた複数のスイッチと、を含み、前記出力電圧調整回路は、前記調整信号に応じた制御信号を前記複数のスイッチに出力し、前記出力電圧調整回路には、前記出力電圧が電源電圧として供給されるレギュレーターに関係する。

【0006】

また本開示の他の態様は、上記に記載のレギュレーターと、前記入力電圧に基づいて充電対象を充電する充電回路と、前記充電回路を制御する充電制御回路と、を含み、前記出力電圧は、前記充電制御回路の電源電圧又は前記充電制御回路に用いられる検出回路の電源電圧として供給される回路装置に関係する。

【図面の簡単な説明】

【0007】

【図1】本実施形態のレギュレーターの構成例。

【図2】本実施形態のレギュレーターの詳細な構成例。

【図3】レギュレーターの動作を説明する信号波形図。

【図4】比較例の問題点の説明図。

【図5】比較例での各ノードの信号波形図。

【図6】本実施形態での各ノードの信号波形図。

【図7】分圧回路の詳細な構成例。

【図8】出力電圧を所与の設定電圧に設定する手法の説明図。

【図9】本実施形態の回路装置の構成例。

【発明を実施するための形態】

【0008】

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

【0009】

１．レギュレーター
図１に本実施形態のレギュレーター１０の構成例を示す。レギュレーター１０は、入力電圧ＶＤ５をレギュレートして出力電圧ＶＤＤを出力する回路である。例えばレギュレーター１０は、入力電圧ＶＤ５を降圧したレギュレート電圧である出力電圧ＶＤＤを基準電圧ＶＲＦに基づき生成して出力する。このようにすれば例えばバンドギャップリファレンス回路などの不図示の基準電圧生成回路により生成された基準電圧ＶＲＦを利用して、入力電圧ＶＤ５をレギュレートした定電圧の出力電圧ＶＤＤを生成できるようになる。入力電圧ＶＤ５は例えば第１電源電圧であり、出力電圧ＶＤＤは例えば第２電源電圧である。一例として、入力電圧ＶＤ５は５．０～３．５Ｖ程度であり、出力電圧ＶＤＤは例えば１．８Ｖ程度である。レギュレーター１０は、分圧回路２０、演算増幅器ＯＰ、駆動トランジスターＴＲ、出力電圧調整回路３０、ロジック回路４０を含む。なおレギュレーター１０は、図１や後述の図２、図７等の構成には限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加したり、一部の構成要素を他の構成要素に置き換えるなどの種々の変形実施が可能である。

【0010】

分圧回路２０は、出力電圧ＶＤＤを分圧した電圧をフィードバック電圧ＶＦＢとして出力する。例えば電圧分割回路である分圧回路２０は、出力電圧ＶＤＤを抵抗により電圧分割した電圧をフィードバック電圧ＶＦＢとして出力する。フィードバック電圧ＶＦＢは分圧回路２０による出力電圧ＶＤＤの分圧電圧である。

【0011】

演算増幅器ＯＰは、分圧回路２０からのフィードバック電圧ＶＦＢを基準電圧ＶＲＦと比較する。例えば演算増幅器ＯＰは第１入力端子及び第２入力端子を有する。第１入力端子は例えば反転入力端子であり、第２入力端子は例えば非反転入力端子である。そして演算増幅器ＯＰは、基準電圧ＶＲＦが第１入力端子に入力され、フィードバック電圧ＶＦＢが第２入力端子に入力される。そして演算増幅器ＯＰは、フィードバック電圧ＶＦＢと基準電圧ＶＲＦの差分に基づく信号を出力する。演算増幅器ＯＰは、例えば基準電圧ＶＲＦとフィードバック電圧ＶＦＢとが差動入力される差動部と、差動部の出力が入力される出力部とを有する差動増幅回路であり、例えば入力電圧ＶＤ５を電源電圧として動作する。

【0012】

駆動トランジスターＴＲは、入力電圧ＶＤ５のノードＮＶ５と出力電圧ＶＤＤのノードＮＶＤとの間に設けられる。そして駆動トランジスターＴＲは、演算増幅器ＯＰの出力に基づいて制御される。例えば駆動トランジスターＴＲは、演算増幅器ＯＰの出力信号がゲートに入力されて制御される。図１では駆動トランジスターＴＲはＰ型のＭＯＳのトランジスターである。例えば駆動トランジスターＴＲは、ソースがＶＤ５のノードＮＶ５に接続され、ゲートが演算増幅器ＯＰの出力に接続され、ドレインがＶＤＤのノードＮＶＤに接続されている。なお駆動トランジスターＴＲは、これには限定されず、Ｎ型のＭＯＳのトランジスターやバイポーラートランジスターなどであってもよい。例えば駆動トランジスターＴＲとしてＮ型のトランジスターを用いる場合には、演算増幅器ＯＰの非反転入力端子に基準電圧ＶＲＦを入力し、反転入力端子にフィードバック電圧ＶＦＢを入力すればよい。

【0013】

ロジック回路４０は、出力電圧ＶＤＤの調整信号ＡＳ１～ＡＳ４を出力する。調整信号ＡＳ１～ＡＳ４は、出力電圧ＶＤＤの電圧値を調整するための信号であり、出力電圧ＶＤＤの調整コードと言うこともできる。図１ではロジック回路４０は、４ビットに対応する４本の調整信号ＡＳ１～ＡＳ４を出力しているが、本実施形態はこれには限定されず、例えば５本以上の調整信号であってもよい。ロジック回路４０は、制御回路であり、一例としてはゲートアレイ等の自動配置配線によるＡＳＩＣ（Application Specific Integrated Circuit）の回路などにより実現できる。

【0014】

出力電圧調整回路３０は、調整信号ＡＳ１～ＡＳ４に基づいて出力電圧ＶＤＤを調整する。例えば出力電圧調整回路３０は、調整信号ＡＳ１～ＡＳ４に基づいて分圧回路２０を制御することで出力電圧ＶＤＤを調整する。

【0015】

具体的には図１に示すように、分圧回路２０は、複数の抵抗Ｒ０～Ｒ５と、複数のスイッチＳＷ１～ＳＷ４を含む。スイッチＳＷ１～ＳＷ４は、各スイッチが複数の抵抗Ｒ１～Ｒ４の各抵抗に並列に設けられている。また図１では分圧回路２０には、スイッチが並列に設けられていない抵抗Ｒ０、Ｒ５も設けられている。抵抗Ｒ０～Ｒ５は、ＶＤＤのノードＮＶＤと、ＶＳＳのノードＮＳとの間に直列に設けられており、ラダー抵抗回路を構成している。ＶＳＳのノードは所定電圧のノードであり、例えばＧＮＤに対応する０Ｖの電圧のノードであるが、これには限定されない。例えば分圧回路２０のノードＮ１とノードＮ２の間には、抵抗Ｒ１とスイッチＳＷ１が並列に設けられ、ノードＮ２とノードＮＦの間には、抵抗Ｒ２とスイッチＳＷ２が並列に設けられている。また分圧回路２０のノードＮＦとノードＮ３の間には、抵抗Ｒ３とスイッチＳＷ３が並列に設けられ、ノードＮ３とノードＮ４の間には、抵抗Ｒ４とスイッチＳＷ４が並列に設けられている。またスイッチが並列に設けられていない抵抗Ｒ０は、ノードＮＶＤとノードＮ１との間に設けられ、スイッチが並列に設けられていない抵抗Ｒ５は、ノードＮ４とノードＮＳとの間に設けられている。なお図１では、説明の簡素化のために抵抗の個数が６個であり、スイッチの個数が４個である場合の例を示しているが、分圧回路２０における抵抗の個数やスイッチの個数は、図１の個数には限定されず、任意である。

【0016】

そして出力電圧調整回路３０は、調整信号ＡＳ１～ＡＳ４に応じた制御信号ＣＳ１～ＣＳ４を複数のスイッチＳＷ１～ＳＷ４に出力する。制御信号ＣＳ１～ＣＳ４はスイッチＳＷ１～ＳＷ４をオン又はオフにする信号である。例えばＣＳ１～ＣＳ４の制御信号がアクティブレベルある場合に、その制御信号が入力されるスイッチがオンになり、制御信号が非アクティブレベルである場合に、その制御信号が入力されるスイッチがオフになる。アクティブレベルは例えばハイレベルであり、非アクティブレベルは例えばローレベルである。例えばノードＮＡとノードＮＢの間に抵抗ＲとスイッチＳＷが並列に設けられていたとする。この場合にスイッチＳＷがオンになると、ノードＮＡとノードＮＢが短絡されて、抵抗Ｒはバイパスされる。一方、スイッチＳＷがオフになると、ノードＮＡとノードＮＢの間の抵抗値が抵抗Ｒにより設定される。なお実際にはスイッチＳＷを構成するトランジスターのオン抵抗もノードＮＡとノードＮＢの間の抵抗値に寄与する。

【0017】

例えば分圧回路２０は、フィードバック電圧ノードであるノードＮＦからフィードバック電圧ＶＦＢを出力する。例えばノードＮＦとノードＮＳとの間の分圧回路２０の抵抗値をｒ１とし、ノードＮＶＤとノードＮＦとの間の分圧回路２０の抵抗値をｒ２とする。抵抗値ｒ１は、抵抗Ｒ３、Ｒ４、Ｒ５の直列の抵抗値であり、抵抗値ｒ２は、抵抗Ｒ０、Ｒ１、Ｒ２の直列の抵抗値である。この場合に、レギュレーター１０の出力電圧ＶＤＤは下式（１）のように表される。

【0018】

ＶＤＤ＝{（ｒ１＋ｒ２）／ｒ１}×ＶＲＦ …（１）

【0019】

出力電圧調整回路３０からの制御信号ＣＳ１～ＣＳ４に基づいて、スイッチＳＷ１～ＳＷ４がオン又はオフになって、上式（１）における抵抗値ｒ１、ｒ２が設定されて、出力電圧ＶＤＤの電圧値が調整される。これにより、例えば半導体のプロセス変動等により基準電圧ＶＲＦや抵抗の抵抗値にばらつきが発生した場合にも、高い電圧精度の出力電圧ＶＤＤを、レギュレーター１０は出力できるようになる。

【0020】

そして本実施形態では図１に示すように、出力電圧調整回路３０には、出力電圧ＶＤＤが電源電圧として供給されている。例えば出力電圧調整回路３０は、出力電圧ＶＤＤを電源電圧として、制御信号ＣＳ１～ＣＳ４をスイッチＳＷ１～ＳＷ４に出力する。例えば制御信号ＣＳ１～ＣＳ４のハイレベルの電圧が、電源電圧である出力電圧ＶＤＤの電圧レベルになる。

【0021】

例えば分圧回路２０のスイッチＳＷ１～ＳＷ４を適切にオン、オフ制御するためには、出力電圧調整回路３０は、ＶＤＤよりも高い電圧の入力電圧ＶＤ５が、電源電圧として供給されて、制御信号ＣＳ１～ＣＳ４を出力することが望ましい。

【0022】

しかしながら、出力電圧ＶＤＤを調整するための制御信号ＣＳ１～ＣＳ４の電圧レベルが変化したときに、この電圧レベルの変化が原因で、分圧回路２０のフィードバック電圧ＶＦＢに電圧の揺れが発生する。そして、この電圧の揺れが駆動トランジスターＴＲ等を介して入力電圧ＶＤ５に伝わり、入力電圧ＶＤ５に電圧の揺れが発生する事態が発生する。例えば入力電圧ＶＤ５と出力電圧ＶＤＤの双方が揺れてしまう事態が発生する。この場合に、出力電圧調整回路３０が、出力電圧ＶＤＤではなく入力電圧ＶＤ５を電源電圧として制御信号ＣＳ１～ＣＳ４を生成していると、入力電圧ＶＤ５の電圧の揺れが制御信号ＣＳ１～ＣＳ４に伝わり、フィードバック電圧ＶＦＢを再度揺らしてしまう事態が発生してしまう。これにより、入力電圧ＶＤ５や出力電圧ＶＤＤの電圧の揺れが収束しない状況が生じてしまう。例えば入力電圧ＶＤ５と出力電圧ＶＤＤの双方が例えば異なる位相で揺らし合うことで、ＶＤ５とＶＤＤが共に電圧収束しない事態が発生し、レギュレーター１０の出力が安定しないという問題が発生する。

【0023】

この点、本実施形態では、出力電圧調整回路３０が、入力電圧ＶＤ５ではなく出力電圧ＶＤＤを電源電圧として制御信号ＣＳ１～ＣＳ４を出力する。従って、制御信号ＣＳ１～ＣＳ４の変化により、フィードバック電圧ＶＦＢが揺れて、入力電圧ＶＤ５に揺れが発生しても、この入力電圧ＶＤ５の揺れが電源電圧の揺れとして出力電圧調整回路３０に伝わるのが抑制される。従って、入力電圧ＶＤ５と出力電圧ＶＤＤが共に電圧収束しない状況が発生してレギュレーター１０の出力が安定しなくなる事態の発生を、効果的に防止することが可能になる。

【0024】

図２に本実施形態のレギュレーター１０の詳細な構成例を示す。図２では、分圧回路２０の複数のスイッチＳＷ１～ＳＷ４の各スイッチは、並列に接続されたＮ型のトランジスター及びＰ型のトランジスターにより構成される。例えばスイッチＳＷ１～ＳＷ４は、Ｎ型のトランジスター及びＰ型のトランジスターが並列に接続されたトランスファーゲートＴＦ１～ＴＦ４により実現されている。そして出力電圧調整回路３０は、制御信号ＸＣＳ１～ＸＣＳ４を出力するインバーターＩＶ１１～ＩＶ１４と、インバーターＩＶ１１～ＩＶ１４の出力が入力され、制御信号ＣＳ１～ＣＳ４を出力するインバーターＩＶ２１～ＩＶ２４を含む。インバーターＩＶ１１～ＩＶ１４には、例えばロジック回路４０からの調整信号ＡＳ１～ＡＳ４が入力されている。インバーターＩＶ１１～ＩＶ１４は第１インバーターであり、制御信号ＸＣＳ１～ＸＣＳ４は第１制御信号である。図２では第１制御信号であるＸＣＳ１～ＸＣＳ４により、スイッチＳＷ１～ＳＷ４（ＴＦ１～ＴＦ４）のＰ型のトランジスターが制御されている。但し第１制御信号によりＮ型のトランジスターが制御されるようにしてもよい。またインバーターＩＶ２１～ＩＶ２４は第２インバーターであり、制御信号ＣＳ１～ＣＳ４は第２制御信号である。図２では第２制御信号であるＣＳ１～ＣＳ４により、スイッチＳＷ１～ＳＷ４（ＴＦ１～ＴＦ４）のＮ型のトランジスターが制御されている。但し第２制御信号によりＰ型のトランジスターが制御されるようにしてもよい。ここで、出力電圧ＶＤＤは、電源電圧としてインバーターＩＶ１１～ＩＶ１４、インバーターＩＶ２１～ＩＶ２４に供給されている。このように出力電圧調整回路３０は、スイッチＳＷ１～ＳＷ４のＮ型のトランジスター及びＰ型のトランジスターの一方を制御する第１制御信号を出力する第１インバーターと、第１インバーターの出力が入力され、スイッチＳＷ１～ＳＷ４のＮ型のトランジスター及びＰ型のトランジスターの他方を制御する第２制御信号を出力する第２インバーターを含む。

【0025】

このように図２では、スイッチＳＷ１～ＳＷ４の各スイッチは、並列に接続されたＮ型のトランジスター及びＰ型のトランジスターにより構成され、出力電圧調整回路３０は、これらのＮ型のトランジスターやＰ型のトランジスターをオン、オフする制御信号ＸＣＳ１～ＸＣＳ４、ＣＳ１～ＣＳ４を出力する。このような構成にすれば、スイッチＳＷ１～ＳＷ４がオンしたときのオン抵抗を小さくすることができ、出力電圧調整回路３０からの制御信号により、スイッチＳＷ１～ＳＷ４を適正にオン状態にすることが可能になる。例えば本実施形態では、出力電圧調整回路３０の電源電圧として、入力電圧ＶＤ５よりも低い出力電圧ＶＤＤが用いられている。従って、スイッチＳＷ１～ＳＷ４を例えばＮ型のトランジスターだけで構成した場合には、出力電圧ＶＤＤのノードＮＶＤに近いスイッチのオン抵抗が非常に高くなったり、適正にオン状態にすることができなくなるおそれがある。この点、図２では、スイッチＳＷ１～ＳＷ４が並列に接続されたＮ型のトランジスター及びＰ型のトランジスターにより構成されるため、例えばＮ型のトランジスターが適正なオン状態にならない場合にも、Ｐ型のトランジスターをオン状態にすることで、スイッチＳＷ１～ＳＷ４を適正にオンすることが可能になる。

【0026】

また図２ではロジック回路４０は初期値レジスター４２を含む。初期値レジスター４２は、出力電圧ＶＤＤの調整値の初期値を記憶するレジスターであり、例えばフリップフロップ回路などの記憶回路により実現できる。そしてロジック回路４０は、パワーオンリセット後に初期値レジスター４２からの出力電圧ＶＤＤの調整値の初期値に基づいて、調整信号ＡＳ１～ＡＳ４を出力する。例えばパワーオンリセットが解除された後に、ロジック回路４０は、初期値レジスター４２に記憶される出力電圧ＶＤＤの調整値の初期値に基づいて、調整信号ＡＳ１～ＡＳ４を生成して、出力電圧調整回路３０に出力する。出力電圧調整回路３０は、この出力電圧ＶＤＤの調整値の初期値に基づく調整信号ＡＳ１～ＡＤ４をバッファリングした制御信号ＸＣＳ１～ＸＣＳ４、ＣＳ１～ＣＳ４を分圧回路２０に出力して、スイッチＳＷ１～ＳＷ４のオン、オフを制御する。このようにスイッチＳＷ１～ＳＷ４のオン、オフが、調整値に初期値に基づく制御信号により制御されることで、分圧回路２０での抵抗比が初期値に対応する抵抗比に設定されて、調整値の初期値に対応する電圧に出力電圧ＶＤＤが設定されるようになる。このようにすれば、パワーオンリセット後に、スイッチＳＷ１～ＳＷ４のオン、オフを適正に制御して、調整値の初期値に対応する電圧に出力電圧ＶＤＤを設定できるようになる。

【0027】

また図２ではロジック回路４０は、不揮発性メモリー４８から読み出された出力電圧ＶＤＤの調整値に基づいて調整信号ＡＳ１～ＡＳ４を出力する。即ち不揮発性メモリー４８は、後述の図９で説明するレギュレーター１０を有する回路装置２に設けられ、出力電圧ＶＤＤの調整値を記憶する。不揮発性メモリー４８は、例えばＦＡＭＯＳ（Floating gate Avalanche injection MOS）メモリー又はＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide-Silicon）メモリー等のＥＥＰＲＯＭであるが、これに限定されず、ＯＴＰ（One Time Programmable）メモリー又はヒューズ型ＲＯＭ等であってもよい。例えば回路装置２の半導体の製造時や検査時において、テスター等の計測機器により出力電圧ＶＤＤをモニターすることで、出力電圧ＶＤＤの調整値が決定される。即ち出力電圧ＶＤＤを所望の仕様の電圧に設定するための調整値が決定され、決定された調整値が、回路装置２の不揮発性メモリー４８に書き込まれる。そして回路装置２の動作時には、ロジック回路４０が、不揮発性メモリー４８から調整値を読み出して、読み出された調整値に基づいて調整信号ＡＳ１～ＡＳ４を生成する。出力電圧調整回路３０は、この出力電圧ＶＤＤの調整値に基づく調整信号ＡＳ１～ＡＤ４をバッファリングした制御信号ＸＣＳ１～ＸＣＳ４、ＣＳ１～ＣＳ４を分圧回路２０に出力して、スイッチＳＷ１～ＳＷ４のオン、オフを制御する。このようにスイッチＳＷ１～ＳＷ４のオン、オフが、不揮発性メモリー４８に記憶された調整値に基づく制御信号により制御されることで、分圧回路２０での抵抗比が調整値に対応する抵抗比に設定されて、調整値に対応する電圧に出力電圧ＶＤＤが設定されるようになる。このようにすれば、不揮発性メモリー４８に記憶された調整値に基づきスイッチＳＷ１～ＳＷ４のオン、オフを適正に制御して、調整値に対応する電圧に出力電圧ＶＤＤを設定できるようになる。

【0028】

また図２では、出力電圧調整回路３０及びロジック回路４０には、出力電圧ＶＤＤが電源電圧として共通に供給される。即ち出力電圧調整回路３０に出力電圧ＶＤＤが電源電圧として供給されると共に、ロジック回路４０にも出力電圧ＶＤＤが供給される。このようにすればレギュレーター１０により生成される出力電圧ＶＤＤに基づいて、ロジック回路４０を動作させて、調整信号ＡＳ１～ＡＳ４を生成し、この調整信号ＡＳ１～ＡＳ４を、同じ出力電圧ＶＤＤを電源電圧として動作する出力電圧調整回路３０に入力できるようになる。そして制御信号ＣＳ１～ＣＳ４や制御信号ＸＣＳ１～ＸＣＳ１により分圧回路２０を制御して、出力電圧ＶＤＤを調整できるようになる。

【0029】

図３は本実施形態のレギュレーター１０の動作を説明する信号波形図である。レギュレーター１０の入力電圧ＶＤ５が立ち上がり、レギュレーター１０の出力電圧ＶＤＤが立ち上がると、パワーオンリセット回路からのパワーオンリセット信号ＸＰＯＲによりパワーオンリセットが行われる。例えば負論理のイネーブル信号ＸＥＮはレギュレーター１０を起動する信号であり、アクティブレベルであるローレベルになっている。そして負論理のパワーオンリセット信号ＸＰＯＲがハイレベルになると、ロジック回路４０のリセット状態が解除されて、図３のＡ２に示すように初期値レジスター４２から出力電圧ＶＤＤの調整値の初期値が読み出されて、初期値に対応する調整信号ＡＳ１～ＡＳ４がロジック回路４０から出力電圧調整回路３０に出力される。そして出力電圧調整回路３０が、初期値に対応する制御信号を分圧回路２０に出力することで、分圧回路２０の抵抗値（抵抗比）が設定されて、初期値に対応する出力電圧ＶＤＤがレギュレーター１０から出力されるようになる。この初期値に対応する出力電圧ＶＤＤはティピカル値である例えば１．８Ｖ程度の電圧である。

【0030】

その後、所与の期間が経過して、データ切り替え信号ＤＡＳＷがアクティブレベルであるハイレベルになると、不揮発性メモリー４８に記憶された出力電圧ＶＤＤの調整値が読み出される。そして、調整値に対応する調整信号ＡＳ１～ＡＳ４がロジック回路４０から出力電圧調整回路３０に出力される。この調整値は、レギュレーター１０を有する回路装置２の製造時等において出力電圧ＶＤＤをモニターすることで設定された値である。そして出力電圧調整回路３０が、調整値に対応する制御信号を分圧回路２０に出力することで、分圧回路２０の抵抗値が設定されて、調整値に対応する出力電圧ＶＤＤがレギュレーター１０から出力されるようになる。これにより半導体の製造ばらつきの影響を低減した出力電圧ＶＤＤがレギュレーター１０から出力されるようになり、高い電圧精度の出力電圧ＶＤＤを出力できるようになる。

【0031】

以上のように本実施形態では、定電圧を出力するレギュレーター１０において、初期値レジスター４２や不揮発性メモリー４８からのデータをロードにより出力電圧ＶＤＤが動的に変化する際のレギュレーター出力の不安定な挙動を改善するために、出力電圧調整回路３０の電源に自身の出力電圧ＶＤＤを供給している。

【0032】

例えば図４に本実施形態の比較例のレギュレーター１０の構成例を示す。レギュレーター１０は、例えば不図示の高耐圧のＨＶ（ハイボルテージ）のレギュレーターからの３．５Ｖ～５．０Ｖの入力電圧ＶＤ５が電源として供給されて、例えば１．８Ｖの定電圧の出力電圧ＶＤＤを出力する。この出力電圧ＶＤＤはロジック回路４０や後述の図９の検出回路７０や充電制御回路６２の電源として用いられる。そして出力電圧ＶＤＤの電圧精度を良くするために、レギュレーター１０は出力電圧調整回路３０を備えている。そして出力電圧調整回路３０は、分圧回路２０の帰還抵抗比を調整するスイッチＳＷ１～ＳＷ４の制御信号ＣＳ１～ＣＳ４を出力する駆動回路ＢＦ１～ＢＦ４により構成される。この駆動回路ＢＦ１～ＢＦ４は、ＨＶのレギュレーターからの入力電圧ＶＤ５を電源としており、スイッチＳＷ１～ＳＷ４は、Ｎ型のＭＯＳのトランジスターＮＴ１～ＮＴ４のみから構成されている。また出力電圧調整回路３０には、１．８ＶのＶＤＤを電源とするロジック回路４０からの調整信号ＡＳ１～ＡＳ４の電圧レベルをシフトするためのレベルシフターＬＳ１～ＬＳ４が設けられている。そして不揮発性メモリー４８には、ＶＤＤを１．８Ｖに調整するためのデータが記憶されており、ＶＤ５の電圧が所定の電圧レベル以上になると、パワーオンリセットが解除されて、ロジック回路４０が動作を開始する。ロジック回路４０が動作し開始すると、出力電圧調整回路３０に初期値がロードされ、所定時間後に不揮発性メモリー４８に記憶されたＶＤＤの調整値のデータのロードが行われる。出力電圧調整回路３０によりＶＤＤの調整値のデータに基づき抵抗値が選択されることで、所望のＶＤＤ＝１．８Ｖの電圧が得られる。

【0033】

このようにレギュレーター１０では、回路動作中に動的に出力電圧ＶＤＤの調整値のデータが切り替わる。また出力電圧調整回路３０は、帰還用の抵抗Ｒ１～Ｒ４に並列にスイッチＳＷ１～ＳＷ４が設けられ、これらのスイッチＳＷ１～ＳＷ４にはゲート・ドレイン間、ゲート・ソース間に寄生容量が存在する。また図４では、スイッチＳＷ１～ＳＷ４の駆動回路ＢＦ１～ＢＦ４の電源として入力電圧ＶＤ５が用いられている。

【0034】

そして調整値の切り替えにより、図４の（１）に示すようにロジック回路４０からの調整信号ＡＳ１～ＡＳ４が変化すると、調整信号ＡＳ１～ＡＳ４に基づく制御信号ＣＳ１～ＣＳ４の電圧レベルが変化する。そして制御信号ＣＳ１～ＣＳ４により制御されるスイッチＳＷ１～ＳＷ４が、オンからオフ、或いはオフからオンに変化するときに、各スイッチのＮ型のトランジスターのゲートの電位が、ＶＤ５からＶＳＳ、或いはＶＳＳからＶＤ５に変化する。そして図４の（２）に示すように、このゲートの電位の変化が、ゲート・ドレイン間、ゲート・ソース間に寄生容量を介して、フィードバック電圧ＶＦＢのノードＮＦに伝わる。これにより図４の（３）に示すように、フィードバック電圧ＶＦＢが、意図せず揺らされる事態が生じる。この意図しないフィードバック電圧ＶＦＢの揺れを受けたのち、遅れて、図４の（４）の演算増幅器ＯＰが出力電圧ＶＤＤを制御するため、結果的に、図４の（５）に示すように、レギュレーター１０の出力電圧ＶＤＤも揺れて、出力不安定な状態である出力リンギングのような状況が発生する。例えばＨＶ用のレギュレーターが出力するＶＤ５を、ＶＤＤ用のレギュレーター１０の電源として使用している場合、ＶＤ５の負荷であるＶＤＤの出力変動が起こるのと同時に、図４の（６）に示すように、ＶＤ５の電圧レベルが揺れ、ＶＤＤとＶＤ５の両方の出力電圧を揺らしあうことで、お互いのＶＤ５とＶＤＤ共に電圧収束しない状況が発生してしまう。

【0035】

この点、図１、図２の本実施形態では、スイッチＳＷ１～ＳＷ４に制御信号を出力する駆動回路であるインバーターＩＶ１１～ＩＶ２４の電源がＶＤＤとなっている。このため、動的に出力電圧ＶＤＤの調整値が変化したときに、スイッチＳＷ１～ＳＷ４のゲート・ソース間の寄生容量やゲート・ドレイン間の寄生容量を介してフィードバック電圧ＶＦＢが揺らされるが、ＶＤ５とＶＤＤを相互に干渉しあう回路的なループがないため、ＶＤＤの電圧が収束しやすくなる。また本実施形態では、帰還の抵抗を短絡するスイッチＳＷ１～ＳＷ４を、Ｐ型のトランジスターとＮ型のトランジスターのペアーにより構成している。このようにすれば、出力電圧調整回路３０の電源をＶＤ５よりも低いＶＤＤに変更しても、帰還の抵抗を短絡するスイッチＳＷ１～ＳＷ４について所望のオン抵抗特性を得ることが可能になる。例えば図４の比較例のようにスイッチＳＷ１～ＳＷ４をＮ型のトランジスターのみで構成すると、ＶＤＤのノードＮＶＤに近いスイッチのオン抵抗が高くなりすぎたり、スイッチが適正にオンしない事態が生じるおそれがあるが、Ｐ型のトランジスターとＮ型のトランジスターのペアーによりスイッチを構成すれば、このような事態の発生を防止できる。

【0036】

図５は図４の比較例における各ノードの信号波形を示す図である。図５のＡＳ［６：０］は後述の図７の調整信号ＡＳ１～ＡＳ７に対応し、ＣＳは制御信号ＣＳ１～ＣＳ７、ＸＣＳ１～ＸＣＳ７に対応している。そして図５のＢ１では、初期値レジスター４２からの初期値の読み出しや、不揮発性メモリー４８からの調整値の読み出しにより、調整信号ＡＳ［６：０］が変化している。これによりＢ２に示すように、スイッチＳＷ１～ＳＷ４を構成するトランジスターＮＴ１～ＮＴ４のゲート電圧である制御信号ＣＳの電圧レベルが変化する。この電圧変化が、トランジスターＮＴ１～ＮＴ４のゲート・ソース間やゲート・ドレイン間の寄生容量を介して伝わることで、Ｂ３に示すようにフィードバック電圧ＶＦＢに揺れが発生する。このフィードバック電圧ＶＦＢの揺れに対して、演算増幅器ＯＰは、Ｂ４に示すように出力電圧ＶＤＤが調整電圧である１．８Ｖに近づくように制御する。しかしながら、このＶＤＤの揺れが、駆動トランジスターＴＲなどを介してＶＤ５に伝わり、Ｂ５に示すようにＶＤ５にも揺れが発生してしまう。そして、このＢ５に示すＶＤ５の揺れが、ＶＤ５を電源とする出力電圧調整回路３０の駆動回路ＢＦ１～ＢＦ４に伝わり、Ｂ６に示すように制御信号ＣＳに揺れが発生する。この揺れが寄生容量を介してフィードバック電圧ＶＦＢを揺らし、ＶＤＤ、ＶＤ５が揺れるというように、相互に干渉しあう回路的なループができてしまい、揺れが収束しなくなる事態が発生してしまう。

【0037】

図６は本実施形態における各ノードの信号波形を示す図である。図６のＣ１では、初期値レジスター４２からの初期値の読み出しや、不揮発性メモリー４８からの調整値の読み出しにより、制御信号ＣＳの電圧が変化している。この電圧変化が寄生容量を介して伝わることで、Ｃ３に示すようにフィードバック電圧ＶＦＢに揺れが発生する。このフィードバック電圧ＶＦＢの揺れに対して、演算増幅器ＯＰは、Ｃ４に示すように出力電圧ＶＤＤが調整電圧である１．８Ｖに近づくように制御する。そしてＣ５では、ＶＤ５に揺れが発生している。しかしながら、本実施形態では図１、図２に示すように、出力電圧調整回路３０には、ＶＤ５ではなくＶＤＤが電源として供給されているため、Ｃ６に示すように、ＶＤ５の揺れを原因とする制御信号ＣＳの揺れが発生しない。従って、図４、図５の比較例のようにＶＤ５とＶＤＤの揺れが相互に干渉しあう回路的なループができないため、揺れが収束しなくなるような事態が発生しないようになる。

【0038】

即ち、フィードバック電圧ＶＦＢの揺れに対して、ＶＤＤについては一定電圧になるように演算増幅器ＯＰによるフィードバック制御が働くが、ＶＤ５に対してはこのようなフィードバック制御が働かない。従って、図４、図５の比較例のように、演算増幅器ＯＰによるフィードバック制御が働かないＶＤ５が、出力電圧調整回路３０の電源として供給されてしまうと、ＶＤ５、ＶＤＤの揺れが相互に干渉しあって収束しない事態が発生してしまう。これに対して本実施形態では、演算増幅器ＯＰによるフィードバック制御が働いているＶＤＤが、出力電圧調整回路３０の電源として供給されるため、図６に示すように、ＶＤ５、ＶＤＤの揺れが収束しなくなる事態の発生を防止できる。

【0039】

２．分圧回路
図７に分圧回路２０の具体的な構成例を示す。なお分圧回路２０は、図７の構成には限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加したり、一部の構成要素を他の構成要素に置き換えるなどの種々の変形実施が可能である。

【0040】

図７に示すように分圧回路２０の複数の抵抗は、第１抵抗群２１と第２抵抗群２２を含む。第１抵抗群は、フィードバック電圧ＶＦＢが出力されるノードＮＦと、所定電圧ノードであるＶＳＳのノードＮＳとの間に設けられる。また第２抵抗群２２は、出力電圧ＶＤＤのノードＮＶＤと、フィードバック電圧ＶＦＢのノードＮＦとの間に設けられる。このようにすることで、第１抵抗群２１の各抵抗に並列に設けられた各スイッチと、第２抵抗群２２の各抵抗に並列に設けられた各スイッチのオン、オフを制御することで、出力電圧ＶＤＤを調整値に応じた電圧に設定できるようになる。なお本実施形態では、第１抵抗群２１、第２抵抗群２２を総称して帰還抵抗と呼ぶ場合がある。

【0041】

例えば第１抵抗群２１は複数の抵抗ＲＡ１～ＲＡ７を有し、これらの抵抗ＲＡ１～ＲＡ７は、フィードバック電圧ＶＦＢのノードＮＦと、ＶＳＳのノードＮＳとの間に直列に設けられている。そして、抵抗ＲＡ１、ＲＡ２、ＲＡ３、ＲＡ４、ＲＡ５、ＲＡ６、ＲＡ７の各抵抗に対して、スイッチＳＡ１、ＳＡ２、ＳＡ３、ＳＡ４、ＳＡ５、ＳＡ６、ＳＡ７の各スイッチが並列に設けられている。また抵抗ＲＡ１、ＲＡ２、ＲＡ３、ＲＡ４、ＲＡ５、ＲＡ６、ＲＡ７の抵抗値は、各々、ｒ／８、ｒ／４、ｒ／２、ｒ、２ｒ、４ｒ、８ｒというようにバイナリーに重み付けされている。このようにすることで、調整信号ＡＳ１～ＡＳ７に応じてスイッチＳＡ１～ＳＡ７のオン、オフ制御を行うことで、第１抵抗群２１の抵抗値を、バイナリーデータの調整値に応じた抵抗値に設定できるようになる。なお抵抗値ｒは一例としては１０ｋΩ程度である。

【0042】

また第２抵抗群２２は複数の抵抗ＲＢ１～ＲＢ７を有し、これらの抵抗ＲＢ１～ＲＢ７は、出力電圧ＶＤＤのノードＮＶＤとフィードバック電圧ＶＦＢのノードＮＦとの間に直列に設けられている。そして、抵抗ＲＢ１、ＲＢ２、ＲＢ３、ＲＢ４、ＲＢ５、ＲＢ６、ＲＢ７の各抵抗に対して、スイッチＳＢ１、ＳＢ２、ＳＢ３、ＳＢ４、ＳＢ５、ＳＢ６、ＳＢ７の各スイッチが並列に設けられている。また抵抗ＲＢ１、ＲＢ２、ＲＢ３、ＲＢ４、ＲＢ５、ＲＢ６、ＲＢ７の抵抗値は、各々、ｒ／８、ｒ／４、ｒ／２、ｒ、２ｒ、４ｒ、８ｒというようにバイナリーに重み付けされている。このようにすることで、調整信号ＡＳ１～ＡＳ７に応じてスイッチＳＢ１～ＳＢ７のオン、オフ制御を行うことで、第２抵抗群２２の抵抗値を、バイナリーデータの調整値に応じた抵抗値に設定できるようになる。

【0043】

そして図７では、第１抵抗群２１のうちの抵抗ＲＡ１と並列に設けられたスイッチＳＡ１がオン又はオフの一方の状態になる場合に、第２抵抗群２２のうちの抵抗ＲＢ１と並列に設けられたスイッチＳＢ１がオン及びオフの他方の状態になるように、ロジック回路４０は調整信号ＡＳ１を出力する。即ち第１抵抗群２１の抵抗のスイッチＳＡ１と第２抵抗群２２の抵抗のスイッチＳＢ１は排他的にオン、オフされる。例えばスイッチＳＡ１のＮ型のトランジスターとスイッチＳＢ１のＰ型のトランジスターに正論理の制御信号ＣＳ１が入力され、スイッチＳＡ１のＰ型のトランジスターとスイッチＳＢ１のＮ型のトランジスターに負論理の制御信号ＸＣＳ１が入力されることで、このような排他的な制御が可能になる。

【0044】

また第１抵抗群２１のうちの抵抗ＲＡ２と並列に設けられたスイッチＳＡ２がオン又はオフの一方の状態になる場合に、第２抵抗群２２のうちの抵抗ＲＢ２と並列に設けられたスイッチＳＢ２がオン及びオフの他方の状態になるように、ロジック回路４０は調整信号ＡＳ２を出力する。即ちスイッチＳＡ２とスイッチＳＢ２は排他的にオン、オフされる。例えばスイッチＳＡ２のＮ型のトランジスターとスイッチＳＢ２のＰ型のトランジスターに正論理の制御信号ＣＳ２が入力され、スイッチＳＡ２のＰ型のトランジスターとスイッチＳＢ２のＮ型のトランジスターに負論理の制御信号ＸＣＳ２が入力されることで、このような排他的な制御が可能になる。

【0045】

第１抵抗群２１の抵抗ＲＡ３～ＲＡ７に並列に設けられるスイッチＳＡ３～ＳＡ７と、第２抵抗群２２の抵抗ＲＢ３～ＲＢ７に並列に設けられるスイッチＳＢ３～ＳＢ７についても、調整信号ＡＳ３～ＡＳ７により、同様に排他的にオン、オフするように制御される。ここで第１抵抗群２１の抵抗ＲＡ１～ＲＡ７が第１抵抗であり、スイッチＳＡ１～ＳＡ７が第１スイッチである。また第２抵抗群２２の抵抗ＲＢ１～ＲＢ７が第２抵抗であり、スイッチＳＢ１～ＳＢ７が第２スイッチである。

【0046】

このように図７では、第１抵抗群２１のうちの第１抵抗と並列に設けられた第１スイッチがオン又はオフの一方の状態になる場合に、第２抵抗群２２のうちの第２抵抗と並列に設けられた第２スイッチがオン及びオフの他方の状態になるように、ロジック回路４０が、調整信号ＡＳ１～ＡＳ７を出力する。このようにすれば、第１抵抗群２１と第２抵抗群２２とによる帰還抵抗の総抵抗値が変化しないようなスイッチ制御を実現できるようになる。即ち本実施形態では、オンになって短絡されるスイッチと、オフになって開放されるスイッチとを、第１抵抗群２１、第２抵抗群２２に対してペアーで配置することで、帰還抵抗の総抵抗値が変化しないようにしている。これによりレギュレーター１０を有する回路装置２のアプリケーションに配慮して、消費電流のばらつきを小さくすることが可能になる。

【0047】

例えば本実施形態では、第１抵抗群２１の第１抵抗と第２抵抗群２２の第２抵抗は、同じ抵抗値の抵抗になっている。例えば第１抵抗群２１の抵抗ＲＡ１と、第２抵抗群２２の対応する抵抗ＲＢ１は、同じｒ／８の抵抗値に設定されている。また第１抵抗群２１の抵抗ＲＡ２と、第２抵抗群２２の対応する抵抗ＲＢ２も、同じｒ／４の抵抗値に設定されている。また第１抵抗群２１の抵抗ＲＡ３と、第２抵抗群２２の対応する抵抗ＲＢ３も、同じｒ／２の抵抗値に設定されている。同様に、第１抵抗群２１の抵抗ＲＡ４～ＲＡ７と第２抵抗群２２の抵抗ＲＢ４～ＲＢ７も、同じ抵抗値に設定されている。このようにすれば、例えば第１抵抗群２１の第１スイッチがオンになり、第１抵抗群２１の抵抗値が減少すると、第２抵抗群２２の第２スイッチがオフになり、第２抵抗群２２の抵抗値が、減少した抵抗値の分だけ増加するため、総抵抗値は変化しないようになる。また第１抵抗群２１の第１スイッチがオフになり、第１抵抗群２１の抵抗値が増加すると、第２抵抗群２２の第２スイッチがオンになり、第２抵抗群２２の抵抗値が、増加した抵抗値の分だけ減少するため、総抵抗値は変化しないようになる。

【0048】

また図７では、分圧回路２０は、第１抵抗群２１に対して直列に設けられた抵抗ＲＣ３と、第２抵抗群２２に対して直列に設けられた抵抗ＲＣ４を含む。抵抗ＲＣ３は第３抵抗であり、抵抗ＲＣ４は第４抵抗である。例えば抵抗ＲＣ３は、ノードＮＦとノードＮＳとの間において第１抵抗群２１に対して直列に設けられる。抵抗ＲＣ４は、ノードＮＶＤとノードＮＦとの間において第２抵抗群２２に対して直列に設けられる。そして抵抗ＲＣ３、ＲＣ４の抵抗値は、分圧回路２０の複数のスイッチの全てがオン又はオフの場合に出力電圧ＶＤＤが所与の設定電圧になるように設定される。例えば図７では、抵抗ＲＣ３の抵抗値はｒ／８＋５８ｒに設定され、抵抗ＲＣ４の抵抗値はｒ／８＋４５ｒに設定されている。

【0049】

一例としては、図８において、分圧回路２０の複数のスイッチの全てがオフの場合に、ノードＮＦとノードＮＳとの間の抵抗値ｒ１が７３１ｋΩ程度、ノードＮＶＤとノードＮＦとの間の抵抗値ｒ２が６０２ｋΩ程度になるように、抵抗ＲＣ３、ＲＣ４の抵抗値が設定される。これによりレギュレーター１０の出力電圧ＶＤＤは例えば１．８２Ｖ程度になる。また分圧回路２０の複数のスイッチの全てがオンの場合に、図８の抵抗値ｒ１が５７４ｋΩ程度、抵抗値ｒ２が４４５ｋΩ程度になるように、抵抗ＲＣ３、ＲＣ４の抵抗値が設定される。これによりレギュレーター１０の出力電圧ＶＤＤは例えば１．７７Ｖ程度になる。

【0050】

例えば電源投入後などにおいては、ロジック回路４０の出力等が不定状態になっているため、分圧回路２０のスイッチの全てがオフの場合や全てがオンの場合があり得る。この場合に、図７に示すようなスイッチが並列に設けられていない抵抗ＲＣ３、ＲＣ４がないと、レギュレーター１０の出力電圧ＶＤＤが、１．８Ｖなどの目標電圧からかけ離れた電圧になってしまう場合がある。その後、ロジック回路４０の出力等が確定して、調整値に応じてスイッチがオン又はオフになると、レギュレーター１０の出力電圧ＶＤＤが、目標電圧からかけ離れた電圧から、調整値に対応する電圧に急激に変化する事態が発生してしまう。このような事態が発生すると、演算増幅器ＯＰによるフィードバック制御により出力電圧ＶＤＤが安定するまでに時間を要してしまう。

【0051】

この点、図７では、第１抵抗群２１、第２抵抗群２２の各々に直列に抵抗ＲＣ３、ＲＣ４が設けられ、抵抗ＲＣ３、ＲＣ４の抵抗値が、複数のスイッチの全てがオン又はオフの場合に出力電圧ＶＤＤが所与の設定電圧になるように設定されている。このようにすれば、電源投入後などにおいてロジック回路４０の調整信号等が不定状態になった場合などにおいても、レギュレーター１０の出力電圧ＶＤＤが目標電圧に近い設定電圧に設定されるようになる。従って、レギュレーター１０の出力電圧ＶＤＤが、目標電圧からかけ離れた電圧から調整値に対応する電圧に変化するような事態の発生を防止することが可能になる。

【0052】

また図７では分圧回路２０は、第１抵抗群２１と所定電圧ノードであるＶＳＳのノードＮＳとの間に設けられた帰還抵抗遮断用のスイッチＳＷＣを含む。図７ではスイッチＳＷＣは例えばＮ型のトランジスターにより実現されている。そしてスイッチＳＷＣがオフになることで、第１抵抗群２１とノードＮＳとの間の電気的な接続が遮断されるようになる。

【0053】

例えば図９の回路装置の製造時などにおいて、ＶＤＤを電源とする回路のリーク電流等を検査する場合がある。この場合には、例えば不図示の検査用パッドを介して、テスター等の検査装置によりノードＮＶＤに対して外部からＶＤＤを供給し、流れる電流を測定することでリーク電流を検査する。このようにノードＮＶＤに外部からＶＤＤを供給した場合に、分圧回路２０の帰還抵抗を介して電流が流れてしまうと、リーク電流等を適正に測定できなくなる。この場合に図７では、第１抵抗群２１とＶＳＳのノードＮＳとの間に帰還抵抗遮断用のスイッチＳＷＣが設けられている。従って、リーク電流等の検査時において、スイッチＳＷＣをオフにすることで、帰還抵抗を介してＶＳＳに電流が流れてしまうのを防止することが可能になる。これにより、ＶＤＤを電源とする回路のリーク電流等の適正な検査が可能になる。

【0054】

また、この帰還抵抗遮断用のスイッチＳＷＣの制御信号は、入力電圧ＶＤ５に基づく信号になっている。例えば図７では、スイッチＳＷＣの制御信号として入力電圧ＶＤ５が入力されている。但しスイッチＳＷＣの制御信号は入力電圧ＶＤ５に基づく信号であればよく、入力電圧ＶＤ５そのものを入力することには限定されない。例えば電源投入後などにおいては、帰還抵抗遮断用のスイッチＳＷＣがオフであると、分圧回路２０の帰還抵抗の抵抗比により設定されるフィードバック電圧ＶＦＢが不定になり、適正な出力電圧ＶＤＤを出力できなくなるおそれがある。例えば図８では、スイッチが並列に設けられない抵抗ＲＣ３、ＲＣ４を用いることで、分圧回路２０のスイッチが全てオン又はオフの場合にも、レギュレーター１０の出力電圧ＶＤＤが所与の設定電圧に設定している。しかしながら、電源投入後等において帰還抵抗遮断用のスイッチＳＷＣがオフであると、このような適正な設定電圧の設定ができなくなるおそれがある。

【0055】

この点、図７では、帰還抵抗遮断用のスイッチＳＷＣの制御信号は、入力電圧ＶＤ５に基づく信号になっている。従って、電源投入後等において、図３に示すようにＶＤ５が立ち上がることで、帰還抵抗遮断用のスイッチＳＷＣを確実にオンにできるようになる。従って、帰還抵抗遮断用のスイッチＳＷＣがオフとなって、帰還抵抗の経路が遮断されて、レギュレーター１０の出力電圧ＶＤＤが適切でない電圧になってしまう事態を防止できるようになる。

【0056】

３．回路装置
図９に本実施形態のレギュレーター１０を含む回路装置２の構成例を示す。なお図９は回路装置２の構成の一例を示すものであり、回路装置２は図９の構成には限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加したり、一部の構成要素を他の構成要素に置き換えるなどの種々の変形実施が可能である。

【0057】

図９は、無接点電力伝送システムへの適用例であり、受電制御装置である回路装置２は、送電装置１００からの送電電力を無接点で受電するための制御を行う。例えば送電装置１００側には１次コイルＬ１が設けられ、回路装置２により実現される受電装置側には２次コイルＬ２が設けられる。そして送電装置１００の送電ドライバーが１次コイルＬ１に交流電圧を印加することで、１次コイルＬ１から２次コイルＬ２に電力がワイヤレスで送電され、回路装置２により実現される受電装置が、送電された電力を受電する。なお本実施形態のレギュレーター１０を含む回路装置２は、無接点電力伝送システムの用途のものには限定されず、他の用途のものであってもよい。

【0058】

回路装置２は、整流回路５０、レギュレーター１０、１２、充電回路６０、充電制御回路６２を含む。また回路装置２は、検出回路７０、給電回路８０を含むことができる。回路装置２は、例えば、半導体プロセスにより製造されるＩＣ（Integrated Circuit）であり、半導体基板に回路素子が形成された半導体チップである。回路素子は、トランジスターなどの能動素子や、抵抗、キャパシターなどの受動素子である。

【0059】

受電回路として動作する整流回路５０は、２次コイルＬ２に誘起される交流電圧ＶＣ１、ＶＣ２を直流の整流電圧ＶＣＣに変換する。レギュレーター１２は、整流電圧ＶＣＣをレギュレートして、ＶＤ５を生成する。これにより、交流電圧ＶＣ１、ＶＣ２を整流した整流電圧ＶＣＣから、安定した定電圧の電圧であるＶＤ５を生成できるようになる。なお整流回路５０、レギュレーター１２は、例えば高耐圧のハイボルテージ（ＨＶ）のトランジスター等により構成される回路である。また回路装置２のうち、整流回路５０、レギュレーター１２以外の回路は、例えばＨＶよりも低耐圧のトランジスター等により構成される回路である。

【0060】

充電回路６０は、レギュレーター１２からの入力電圧ＶＤ５に基づいて、バッテリー１１０の充電を行う。バッテリー電圧ＶＢＴは、例えばバッテリー１１０の正側の電極の電圧である。例えば充電回路６０は、充電トランジスターと、充電トランジスターを制御する充電制御回路を含む。充電トランジスターは、例えば入力電圧ＶＤ５の入力ノードとバッテリー電圧ＶＢＴの出力ノードとの間に設けられる。そして充電制御回路が充電トランジスターのゲートを制御することなどにより、バッテリー１１０の定電流充電（ＣＣ充電）や定電圧充電（ＣＶ充電）が行われる。例えば充電トランジスターによる充電電流をセンス抵抗等により検出し、検出結果に基づいて充電制御回路が充電トランジスターのゲートを制御することで、定電流充電等が実現される。

【0061】

給電回路８０は、バッテリー電圧ＶＢＴに基づき動作して、給電対象１２０への給電動作を行う。例えば給電回路８０は、バッテリー電圧ＶＢＴに基づき生成された出力電圧を、例えば電源電圧として給電対象１２０に供給する。給電対象１２０は、一例としてはマイクロコントローラー等の処理装置である。例えば給電回路８０は、チャージポンプ回路を含み、このチャージポンプ回路が、バッテリー電圧ＶＢＴを降圧するチャージポンプ動作を行い、バッテリー電圧ＶＢＴを降圧した出力電圧を給電対象１２０に供給する。給電回路８０はバッテリー１１０の放電回路と言うこともできる。

【0062】

そして本実施形態のレギュレーター１０は、入力電圧ＶＤ５をレギュレートして、レギュレートした電圧を出力電圧ＶＤＤとして出力する。出力電圧ＶＤＤは、充電制御回路６２や検出回路７０に対して電源電圧として供給される。

【0063】

充電制御回路６２は、充電回路６０を制御する。例えば充電制御回路６２は、検出回路７０の検出結果に基づいて充電回路６０を制御する。例えば充電制御回路６２は、充電回路６０での充電トランジスター等による充電を制御するための処理を行う。

【0064】

検出回路７０は、回路装置２における各種の検出処理を行う。例えば検出回路７０により、バッテリー電圧ＶＢＴを検出して監視する処理、充電電流を検出して監視する処理、或いは回路装置２の内部又は外部に設けられた温度センサーからの信号に基づく温度検出処理などを実現できる。例えば検出回路７０は、バッテリー電圧ＶＢＴなどの電圧や充電電流などの電流の検出処理を行う。この検出回路７０は、Ａ／Ｄ変換回路７２を含む。Ａ／Ｄ変換回路７２は、検出回路７０の検出対象の電圧をデジタルの検出データにＡ／Ｄ変換する処理を行う。例えばＡ／Ｄ変換回路７２は、バッテリー電圧ＶＢＴのＡ／Ｄ変換を行ったり、充電電流を電圧に変換した電圧のＡ／Ｄ変換などを行って、デジタルの検出データを出力する。充電制御回路６２は、検出回路７０からのデジタルの検出データに基づいて充電回路６０の制御を行う。

【0065】

このように本実施形態の回路装置２は、レギュレーター１０と、入力電圧ＶＤ５に基づいてバッテリー１１０等の充電対象を充電する充電回路６０と、充電回路６０を制御する充電制御回路６２を含む。そして、レギュレーター１０の出力電圧ＶＤＤは、充電制御回路６２の電源電圧、又は充電制御回路６２に用いられる検出回路７０の電源電圧として用いられる。このようにすれば、充電制御回路６２や、充電制御回路６２に検出結果を出力する検出回路７０に対して、安定した電圧精度の高い出力電圧ＶＤＤを電源電圧として供給できるようになる。例えば検出回路７０のＡ／Ｄ変換回路７２に高いＡ／Ｄ変換の精度が要求される場合には、高い電圧精度の出力電圧ＶＤＤを電源電圧として供給する必要がある。この点、本実施形態のレギュレーター１０には、出力電圧調整回路３０が設けられているため、高い電圧精度の出力電圧ＶＤＤをＡ／Ｄ変換回路７２等に供給できる。また出力電圧調整回路３０には、ＶＤ５ではなくＶＤＤが電源電圧として供給される。従って、図６で説明したように、出力電圧調整回路３０の調整値が変化した場合にも、出力電圧ＶＤＤが不安定になるのを防止でき、安定した高い電圧精度の出力電圧ＶＤＤを供給することが可能になる。

【0066】

以上に説明したように本実施形態のレギュレーターは、入力電圧をレギュレートして出力電圧を出力するレギュレーターであって、出力電圧を分圧した電圧をフィードバック電圧として出力する分圧回路と、フィードバック電圧を基準電圧と比較する演算増幅器を含む。またレギュレーターは、入力電圧のノードと出力電圧のノードとの間に設けられ、演算増幅器の出力に基づいて制御される駆動トランジスターと、出力電圧の調整信号を出力するロジック回路と、調整信号に基づいて出力電圧を調整する出力電圧調整回路を含む。そして分圧回路は、複数の抵抗と、各スイッチが複数の抵抗の各抵抗に並列に設けられた複数のスイッチと、を含み、出力電圧調整回路は、調整信号に応じた制御信号を複数のスイッチに出力し、出力電圧調整回路には、出力電圧が電源電圧として供給される。

【0067】

本実施形態によれば、分圧回路により出力電圧を分圧したフィードバック電圧と、基準電圧とが演算増幅器により比較され、演算増幅器の出力に基づいて駆動トランジスターが制御されて、出力電圧が出力される。そしてロジック回路が、出力電圧の調整信号を出力し、出力電圧調整回路が、調整信号に基づいて出力電圧を調整する。また分圧回路は、複数の抵抗と複数のスイッチを含み、調整信号に応じた制御信号を複数のスイッチに出力する出力電圧調整回路には、出力電圧が電源電圧として供給される。このようにすれば、ロジック回路からの調整信号に基づき出力調整回路が出力電圧を調整することで、高い電圧精度の出力電圧を出力できるようになる。また出力電圧調整回路が、入力電圧ではなく、出力電圧を電源電圧として制御信号を出力するため、制御信号の変化により、フィードバック電圧が揺れて、入力電圧に揺れが発生しても、この入力電圧の揺れが電源電圧の揺れとして出力電圧調整回路には伝わるのが抑制される。従って、レギュレーターの出力が安定しなくなるような事態の発生を防止しながら、高い電圧精度の出力電圧を出力することが可能になる。

【0068】

また本実施形態では、複数のスイッチの各スイッチは、並列に接続されたＮ型のトランジスター及びＰ型のトランジスターにより構成されてもよい。そして出力電圧調整回路は、Ｎ型のトランジスター及びＰ型のトランジスターの一方を制御する第１制御信号を出力する第１インバーターと、第１インバーターの出力が入力され、Ｎ型のトランジスター及びＰ型のトランジスターの他方を制御する第２制御信号を出力する第２インバーターを含んでもよい。

【0069】

このようにすれば、スイッチがオンしたときのオン抵抗を小さくすることができ、出力電圧調整回路からの制御信号により、スイッチを適正にオン状態にすることが可能になる。

【0070】

また本実施形態では、ロジック回路は、初期値レジスターを含み、パワーオンリセット後に初期値レジスターからの出力電圧の調整値の初期値に基づいて、調整信号を出力してもよい。

【0071】

このようにすれば、パワーオンリセット後に、スイッチのオン、オフを適正に制御して、調整値の初期値に対応する電圧に出力電圧を設定できるようになる。

【0072】

また本実施形態では、ロジック回路は、不揮発性メモリーから読み出された出力電圧の調整値に基づいて、調整信号を出力してもよい。

【0073】

このようにすれば、不揮発性メモリーに記憶された調整値に基づきスイッチのオン、オフを適正に制御して、調整値に対応する電圧に出力電圧を設定できるようになる。

【0074】

また本実施形態では、出力電圧調整回路及びロジック回路には、出力電圧が電源電圧として共通に供給されてもよい。

【0075】

このようにすればレギュレーターにより生成される出力電圧に基づいて、ロジック回路を動作させて、調整信号を生成し、この調整信号を、出力電圧を電源電圧として動作する出力電圧調整回路に入力できるようになる。

【0076】

また本実施形態では、複数の抵抗は、フィードバック電圧が出力されるフィードバック電圧ノードと所定電圧ノードとの間に設けられる第１抵抗群と、出力電圧のノードとフィードバック電圧ノードとの間に設けられる第２抵抗群を含んでもよい。

【0077】

このようにすれば、第１抵抗群の各抵抗に並列に設けられた各スイッチと、第２抵抗群の各抵抗に並列に設けられた各スイッチのオン、オフを制御することで、出力電圧を調整値に応じた電圧に設定できるようになる。

【0078】

また本実施形態では、ロジック回路は、第１抵抗群のうちの第１抵抗と並列に設けられた第１スイッチがオン又はオフの一方の状態になる場合に、第２抵抗群のうちの第２抵抗と並列に設けられた第２スイッチがオン及びオフの他方の状態になるように、調整信号を出力してもよい。

【0079】

このようにすれば、第１抵抗群と第２抵抗群とによる帰還抵抗の総抵抗値が変化しないようなスイッチ制御を実現できるようになる。

【0080】

また本実施形態では、第１抵抗と第２抵抗は、同じ抵抗値の抵抗であってもよい。

【0081】

このようにすれば、一方の抵抗群のスイッチがオンになり、一方の抵抗群の抵抗値が減少すると、他方の抵抗群のスイッチがオフになって、他方の抵抗群の抵抗値が増加することで、総抵抗値は変化しないようになる。

【0082】

また本実施形態では、分圧回路は、第１抵抗群に対して直列に設けられた第３抵抗と、第２抵抗群に対して直列に設けられた第４抵抗と、を含み、第３抵抗及び第４抵抗の抵抗値は、複数のスイッチの全てがオン又はオフの場合に出力電圧が所与の設定電圧になるように設定されてもよい。

【0083】

このようにすれば、ロジック回路の調整信号等が不定状態になった場合などにおいても、レギュレーターの出力電圧が目標電圧に近い設定電圧に設定されるようになる。

【0084】

また本実施形態では、分圧回路は、第１抵抗群と所定電圧ノードとの間に設けられた帰還抵抗遮断用のスイッチを含んでもよい。

【0085】

このようにすれば、出力電圧が供給される回路のリーク電流等の検査時において、帰還抵抗遮断用のスイッチをオフにすることで、帰還抵抗を介して電流が流れてしまうのを防止することが可能になる。

【0086】

また本実施形態では、帰還抵抗遮断用のスイッチの制御信号は、入力電圧に基づく信号であってもよい。

【0087】

このようにすれば、電源投入後等において入力電圧が立ち上がることで、帰還抵抗遮断用のスイッチを確実にオンにできるようになる。

【0088】

また本実施形態の回路装置は、上記に記載のレギュレーターと、入力電圧に基づいて充電対象を充電する充電回路と、充電回路を制御する充電制御回路と、を含み、出力電圧は、充電制御回路の電源電圧又は充電制御回路に用いられる検出回路の電源電圧として供給されてもよい。

【0089】

このようにすれば、充電制御回路や検出回路に対して、安定した電圧精度の高い出力電圧Ｖを電源電圧として供給できるようになる。

【0090】

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。またレギュレーター、回路装置の構成及び動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

【符号の説明】

【0091】

２…回路装置、１０、１２…レギュレーター、２０…分圧回路、２１…第１抵抗群、２２…第２抵抗群、３０…出力電圧調整回路、４０…ロジック回路、４２…初期値レジスター、４８…不揮発性メモリー、５０…整流回路、６０…充電回路、６２…充電制御回路、７０…検出回路、７２…Ａ／Ｄ変換回路、８０…給電回路、１００…送電装置、１１０…バッテリー、１２０…給電対象、ＡＳ、ＡＳ１～ＡＳ７…調整信号、ＢＦ１～ＢＦ４…駆動回路、ＣＳ、ＣＳ１～ＣＳ７、ＸＣＳ１～ＸＣＳ４…制御信号、ＩＶ１１～ＩＶ２４…インバーター、ＬＳ１～ＬＳ４…レベルシフター、ＮＴ１～ＮＴ４…トランジスター、ＯＰ…演算増幅器、Ｒ０～Ｒ５、ＲＡ１～ＲＡ７、ＲＢ１～ＲＢ７、ＲＣ３、ＲＣ４…抵抗、ＳＡ１～ＳＡ７、ＳＢ１～ＳＢ７、ＳＷ１～ＳＷ４、ＳＷＣ…スイッチ、ＴＦ１～ＴＦ４…トランスファーゲート、ＴＲ…駆動トランジスター、ＶＢＴ…バッテリー電圧、ＶＤ５…入力電圧、ＶＤＤ…出力電圧、ＶＦＢ…フィードバック電圧、ＶＲＦ…基準電圧、ＸＥＮ…イネーブル信号、ＸＰＯＲ…パワーオンリセット信号、ＤＡＳＷ…データ切り替え信号

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】