知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024179568
(43)【公開日】2024-12-26
(54)【発明の名称】モータ駆動回路
(51)【国際特許分類】
H03K 17/695 20060101AFI20241219BHJP
H02P 7/00 20160101ALI20241219BHJP
【ＦＩ】
H03K17/695
H02P7/00
【審査請求】未請求
【請求項の数】3
【出願形態】ＯＬ
(21)【出願番号】P 2023098514
(22)【出願日】2023-06-15
(71)【出願人】
【識別番号】000241500
【氏名又は名称】トヨタ紡織株式会社
(74)【代理人】
【識別番号】110000578
【氏名又は名称】名古屋国際弁理士法人
(72)【発明者】
【氏名】宮地 玲奈
(72)【発明者】
【氏名】花田 直也
【テーマコード（参考）】
5H571
5J055
【Ｆターム（参考）】
5H571AA03
5H571BB02
5H571CC01
5H571EE02
5H571HA09
5H571HA16
5H571JJ03
5J055AX12
5J055AX27
5J055AX52
5J055AX64
5J055BX16
5J055CX20
5J055DX22
5J055DX60
5J055EX06
5J055EY01
5J055EY12
5J055EY13
5J055EY17
5J055EY21
5J055GX01
(57)【要約】
【課題】 スリープモード時の待機電流を低減しつつ、スリープモード時に貫通電流が発生することを抑制可能なモータ駆動回路の一例を開示する。
【解決手段】 モータ駆動回路１は、４つのＦＥＴ５～８、各ＴＦＴ５～８をオン又はオフとする４つのドライバ回路９～１２、制御部１３及び貫通電流防止スイッチ１４等を少なくとも備える。貫通電流防止スイッチ１４は、電源側ドライバ回路９のうち、ゲートに印加する電位を出力する回路と接地側とを繋ぐ回路に設けられている。貫通電流防止スイッチ１４は、接地側ドライバ回路１１、１２に向けて出力された制御信号が入力される。そして、そして、貫通電流防止スイッチ１４は、当該制御信号として、ロー信号が入力されたときに、ゲートに印加する電位を出力する回路と接地側とを繋ぐ回路を開くことにより、電源側ＦＥＴ５のゲート・ソース間電圧を略０Ｖとする。
【選択図】 図１
【解決手段】 モータ駆動回路１は、４つのＦＥＴ５～８、各ＴＦＴ５～８をオン又はオフとする４つのドライバ回路９～１２、制御部１３及び貫通電流防止スイッチ１４等を少なくとも備える。貫通電流防止スイッチ１４は、電源側ドライバ回路９のうち、ゲートに印加する電位を出力する回路と接地側とを繋ぐ回路に設けられている。貫通電流防止スイッチ１４は、接地側ドライバ回路１１、１２に向けて出力された制御信号が入力される。そして、そして、貫通電流防止スイッチ１４は、当該制御信号として、ロー信号が入力されたときに、ゲートに印加する電位を出力する回路と接地側とを繋ぐ回路を開くことにより、電源側ＦＥＴ５のゲート・ソース間電圧を略０Ｖとする。
【選択図】 図１
【特許請求の範囲】
【請求項1】
乗物用シートに搭載された電動モータを駆動するモータ駆動回路において、
前記電動モータを駆動するためのモータブリッジ回路を構成する４つのＦＥＴのうち、前記電動モータに対して電源側に配置された２つの電源側ＦＥＴと、
前記４つのＦＥＴのうち、前記電動モータに対して接地側に配置された２つの接地側ＦＥＴと、
前記２つの電源側ＦＥＴそれぞれのゲートに電位を印加する２つの電源側ドライバ回路であって、電流駆動型トランジスタで構成された２つの電源側ドライバ回路と、
前記２つの接地側ＦＥＴそれぞれのゲートに電位を印加する２つの接地側ドライバ回路であって、電流駆動型トランジスタで構成された２つの接地側ドライバ回路と、
前記２つの電源側ドライバ回路及び前記２つの接地側ドライバ回路それぞれの作動を独立して制御可能なマイクロコンピュータ式の制御部であって、前記４つのＦＥＴへの制御信号として、ロー信号又は当該ロー信号より高電位のハイ信号を出力可能な制御部と、
前記２つの電源側ＦＥＴ及び前記２つの接地側ＦＥＴのうちいずれか一方の２つのＦＥＴをオフ対象ＦＥＴとし、他方の２つのＦＥＴを非対象ＦＥＴとしたとき、当該オフ対象ＦＥＴのうち少なくとも１つのＦＥＴのゲート・ソース間電圧を低電圧とすることが可能なスイッチ素子であって、前記非対象ＦＥＴに対応するドライバ回路に向けて出力された制御信号が入力されるとともに、当該制御信号に基づいて作動するスイッチ素子とを備え、
前記制御部は、前記４つのＦＥＴのうちいずれかをオンとする場合には、当該オンとするＦＥＴに対応する前記ドライバ回路に対してロー信号を出力し、かつ、待機電源モードであるスリープモードとなったときには、４つのドライバ回路に対してロー信号を出力し、
さらに、前記低電圧はＦＥＴがオフとなる電圧であって、前記スイッチ素子は、ロー信号が入力されたときに前記ゲート・ソース間電圧を低電圧とするモータ駆動回路。
前記電動モータを駆動するためのモータブリッジ回路を構成する４つのＦＥＴのうち、前記電動モータに対して電源側に配置された２つの電源側ＦＥＴと、
前記４つのＦＥＴのうち、前記電動モータに対して接地側に配置された２つの接地側ＦＥＴと、
前記２つの電源側ＦＥＴそれぞれのゲートに電位を印加する２つの電源側ドライバ回路であって、電流駆動型トランジスタで構成された２つの電源側ドライバ回路と、
前記２つの接地側ＦＥＴそれぞれのゲートに電位を印加する２つの接地側ドライバ回路であって、電流駆動型トランジスタで構成された２つの接地側ドライバ回路と、
前記２つの電源側ドライバ回路及び前記２つの接地側ドライバ回路それぞれの作動を独立して制御可能なマイクロコンピュータ式の制御部であって、前記４つのＦＥＴへの制御信号として、ロー信号又は当該ロー信号より高電位のハイ信号を出力可能な制御部と、
前記２つの電源側ＦＥＴ及び前記２つの接地側ＦＥＴのうちいずれか一方の２つのＦＥＴをオフ対象ＦＥＴとし、他方の２つのＦＥＴを非対象ＦＥＴとしたとき、当該オフ対象ＦＥＴのうち少なくとも１つのＦＥＴのゲート・ソース間電圧を低電圧とすることが可能なスイッチ素子であって、前記非対象ＦＥＴに対応するドライバ回路に向けて出力された制御信号が入力されるとともに、当該制御信号に基づいて作動するスイッチ素子とを備え、
前記制御部は、前記４つのＦＥＴのうちいずれかをオンとする場合には、当該オンとするＦＥＴに対応する前記ドライバ回路に対してロー信号を出力し、かつ、待機電源モードであるスリープモードとなったときには、４つのドライバ回路に対してロー信号を出力し、
さらに、前記低電圧はＦＥＴがオフとなる電圧であって、前記スイッチ素子は、ロー信号が入力されたときに前記ゲート・ソース間電圧を低電圧とするモータ駆動回路。
【請求項2】
前記オフ対象ＦＥＴは前記２つの電源側ＦＥＴであり、前記非対象ＦＥＴは前記２つの接地側ＦＥＴであり、
前記スイッチ素子は、「前記電源側ドライバ回路に設けられた回路であってゲートに印加する電位を出力する回路と接地側とを繋ぐ回路」に設けられているとともに、当該スイッチ素子は、ロー信号が入力されたときに当該回路を開く請求項１に記載のモータ駆動回路。
前記スイッチ素子は、「前記電源側ドライバ回路に設けられた回路であってゲートに印加する電位を出力する回路と接地側とを繋ぐ回路」に設けられているとともに、当該スイッチ素子は、ロー信号が入力されたときに当該回路を開く請求項１に記載のモータ駆動回路。
【請求項3】
前記制御部が実装された第１基板と、
前記４つのＦＥＴ及び前記スイッチ素子が実装された第２基板とを備え、
前記制御信号は、前記第２基板内で分岐して前記２つの接地側ドライバ回路及び前記スイッチ素子に入力される構成である請求項２に記載のモータ駆動回路。
前記４つのＦＥＴ及び前記スイッチ素子が実装された第２基板とを備え、
前記制御信号は、前記第２基板内で分岐して前記２つの接地側ドライバ回路及び前記スイッチ素子に入力される構成である請求項２に記載のモータ駆動回路。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、モータ駆動回路に関する。
【背景技術】
【0002】
例えば、特許文献１に記載の駆動回路では、駆動信号がハイのときにオンとなるスイッチング素子、つまりアクティブハイの素子にて電動モータを駆動するインバータ回路を構成している。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１５－１７１２０６号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
電界効果型トランジスタ（以下、ＦＥＴと記す。）にて電動モータへの通電を制御するモータ駆動回路では、一般的に、「４つのＦＥＴ」、「それらＦＥＴそれぞれをオン又はオフとするための４つのドライバ回路」、及び「当該ドライバ回路の出力、つまり各ＦＥＴのゲートに印加する電位を制御する制御部」等を備える。
【0005】
ところで、ドライバ回路が電流駆動型トランジスタで構成されている場合において、スリープモードとなったとき、制御部は、それら４つのドライバ回路に対してロー信号を出力すれば、それらドライバ回路における待機電流を低減することができる。
【0006】
しかし、当該４つのドライバ回路は、制御部から出力される制御信号がロー信号であるときにＦＥＴをオンとし、制御信号がハイ信号であるときＦＥＴをオフとする。つまり、４つのドライバ回路の制御論理は、アクティブローである。
【0007】
このため、スリープモード時の待機電流を低減すべく、制御部が４つのドライバ回路にロー信号を出力すると、４つのＦＥＴ全てがオンとなるため、モータ駆動回路に貫通電流が発生してしまい、当該モータ駆動回路が損傷してしまう。
【0008】
本開示は、上記点に鑑み、スリープモード時の待機電流を低減しつつ、スリープモード時に貫通電流が発生することを抑制可能なモータ駆動回路の一例を開示する。
【課題を解決するための手段】
【0009】
乗物用シートに搭載された電動モータ（３）を駆動するモータ駆動回路は、例えば、以下の構成要件を備えることが望ましい。
すなわち、当該構成要件は、電動モータ（３）を駆動するためのモータブリッジ回路を構成する４つのＦＥＴのうち、電動モータ（３）に対して電源側に配置された２つの電源側ＦＥＴ（５、６）と、４つのＦＥＴのうち、電動モータ（３）に対して接地側に配置された２つの接地側ＦＥＴ（７、８）と、２つの電源側ＦＥＴ（５、６）それぞれのゲートに電位を印加する２つの電源側ドライバ回路（９、１０）であって、電流駆動型トランジスタで構成された２つの電源側ドライバ回路（９、１０）と、２つの接地側ＦＥＴ（７、８）それぞれのゲートに電位を印加する２つの接地側ドライバ回路（１１、１２）であって、電流駆動型トランジスタで構成された２つの接地側ドライバ回路（１１、１２）と、２つの電源側ドライバ回路（９、１０）及び２つの接地側ドライバ回路（１１、１２）それぞれの作動を独立して制御可能なマイクロコンピュータ式の制御部（１３）であって、４つのＦＥＴへの制御信号として、ロー信号又は当該ロー信号より高電位のハイ信号を出力可能な制御部（１３）と、２つの電源側ＦＥＴ（５、６）及び２つの接地側ＦＥＴ（７、８）のうちいずれか一方の２つのＦＥＴ（５、６）をオフ対象ＦＥＴとし、他方の２つのＦＥＴ（７、８）を非対象ＦＥＴとしたとき、当該オフ対象ＦＥＴ（５、６）のうち少なくとも１つのＦＥＴ（５）のゲート・ソース間電圧を低電圧とすることが可能なスイッチ素子（１４）であって、非対象ＦＥＴ（７、８）に対応するドライバ回路（１１、１２）に向けて出力された制御信号が入力されるとともに、当該制御信号に基づいて作動するスイッチ素子（１４）とを備えている。
すなわち、当該構成要件は、電動モータ（３）を駆動するためのモータブリッジ回路を構成する４つのＦＥＴのうち、電動モータ（３）に対して電源側に配置された２つの電源側ＦＥＴ（５、６）と、４つのＦＥＴのうち、電動モータ（３）に対して接地側に配置された２つの接地側ＦＥＴ（７、８）と、２つの電源側ＦＥＴ（５、６）それぞれのゲートに電位を印加する２つの電源側ドライバ回路（９、１０）であって、電流駆動型トランジスタで構成された２つの電源側ドライバ回路（９、１０）と、２つの接地側ＦＥＴ（７、８）それぞれのゲートに電位を印加する２つの接地側ドライバ回路（１１、１２）であって、電流駆動型トランジスタで構成された２つの接地側ドライバ回路（１１、１２）と、２つの電源側ドライバ回路（９、１０）及び２つの接地側ドライバ回路（１１、１２）それぞれの作動を独立して制御可能なマイクロコンピュータ式の制御部（１３）であって、４つのＦＥＴへの制御信号として、ロー信号又は当該ロー信号より高電位のハイ信号を出力可能な制御部（１３）と、２つの電源側ＦＥＴ（５、６）及び２つの接地側ＦＥＴ（７、８）のうちいずれか一方の２つのＦＥＴ（５、６）をオフ対象ＦＥＴとし、他方の２つのＦＥＴ（７、８）を非対象ＦＥＴとしたとき、当該オフ対象ＦＥＴ（５、６）のうち少なくとも１つのＦＥＴ（５）のゲート・ソース間電圧を低電圧とすることが可能なスイッチ素子（１４）であって、非対象ＦＥＴ（７、８）に対応するドライバ回路（１１、１２）に向けて出力された制御信号が入力されるとともに、当該制御信号に基づいて作動するスイッチ素子（１４）とを備えている。
【0010】
そして、制御部（１３）は、４つのＦＥＴのうちいずれかをオンとする場合には、当該オンとするＦＥＴに対応するドライバ回路に対してロー信号を出力し、かつ、待機電源モードであるスリープモードとなったときには、４つのドライバ回路に対してロー信号を出力し、さらに、スイッチ素子（１４）は、ロー信号が入力されたときにゲート・ソース間電圧を低電圧とする。なお、低電圧はＦＥＴがオフとなる電圧である。
【0011】
これにより、当該モータ駆動回路では、スリープモードとなったときには、４つのドライバ回路に対してロー信号を出力するので、各ドライバ回路（９～１２）の待機電流を低減でき得る。
【0012】
そして、スイッチ素子（１４）は、非対象ＦＥＴ（７、８）に対応するドライバ回路（１１、１２）に向けて出力された制御信号を利用して作動するので、スリープモードとなったときには、当該スイッチ素子（１４）にロー信号が入力される。
【0013】
このため、オフ対象ＦＥＴ（５、６）のうち少なくとも１つのＦＥＴ（５）のゲート・ソース間電圧が低電圧となるので、当該ＦＥＴ（５）がオフとなる。したがって、スリープモード時に貫通電流が発生することが抑制される。
【0014】
また、スリープモード時以外のときには、非対象ＦＥＴ（７、８）に対応するドライバ回路（１１、１２）に入力される制御信号は、少なくとも一方の制御信号がハイ信号となる。したがって、スイッチ素子（１４）は、ゲート・ソース間電圧を低電圧としないので、オフ対象ＦＥＴ（５、６）は、制御信号に応じてオン又はオフとなる。
【0015】
さらに、スイッチ素子（１４）は、既存の制御信号を利用して作動するので、制御部（１３）に当該スイッチ素子（１４）の作動を制御するための出力ポートを別途確保する必要がない。したがって、既存の制御部を利用して、スリープモード時の待機電流を低減しつつ、スリープモード時に貫通電流が発生することを抑制でき得る。
【0016】
なお、当該モータ駆動回路は、例えば、以下の構成であってもよい。
すなわち、オフ対象ＦＥＴは２つの電源側ＦＥＴ（５、６）であり、非対象ＦＥＴは２つの接地側ＦＥＴ（７、８）であり、スイッチ素子（１４）は、電源側ドライバ回路（９、）に設けられた回路であってゲートに印加する電位を出力する回路と接地側とを繋ぐ回路に設けられているとともに、ロー信号が入力されたときに当該回路を開くことが望ましい。
すなわち、オフ対象ＦＥＴは２つの電源側ＦＥＴ（５、６）であり、非対象ＦＥＴは２つの接地側ＦＥＴ（７、８）であり、スイッチ素子（１４）は、電源側ドライバ回路（９、）に設けられた回路であってゲートに印加する電位を出力する回路と接地側とを繋ぐ回路に設けられているとともに、ロー信号が入力されたときに当該回路を開くことが望ましい。
【0017】
また、制御部（１３）が実装された第１基板（１６）と、４つのＦＥＴ（５～８）及びスイッチ素子（１４）が実装された第２基板（１７）とを備え、制御信号は、第２基板（１７）内で分岐して２つの接地側ドライバ回路（１１、１２）及びスイッチ素子（１４）に入力される構成であることが望ましい。
【0018】
因みに、上記各括弧内の符号は、後述する実施形態に記載の具体的構成等との対応関係を示す一例であり、本開示は上記括弧内の符号に示された具体的構成等に限定されない。
【図面の簡単な説明】
【0019】
【発明を実施するための形態】
【0020】
以下の「発明の実施形態」は、本開示の技術的範囲に属する実施形態の一例を示すものである。つまり、特許請求の範囲に記載された発明特定事項等は、下記の実施形態に示された具体的構成や構造等に限定されない。
【0021】
本実施形態は、車両等の乗物に搭載されるシート（以下、乗物用シートという。）に本開示に係るモータ駆動回路が適用された例である。少なくとも符号が付されて説明された部材又は部位は、「１つの」等の断りがされた場合を除き、少なくとも１つ設けられている。
【0022】
（第１実施形態）
＜１．モータ駆動回路の概要（図１参照）＞
本実施形態に係るモータ駆動回路１は、乗物用シート（図示せず。）に搭載された電動モータ３を駆動するためのモータブリッジ回路である。なお、電動モータ３は、スライド装置やリクライニング装置等の駆動装置（図示せず。）の電動駆動源である。
＜１．モータ駆動回路の概要（図１参照）＞
本実施形態に係るモータ駆動回路１は、乗物用シート（図示せず。）に搭載された電動モータ３を駆動するためのモータブリッジ回路である。なお、電動モータ３は、スライド装置やリクライニング装置等の駆動装置（図示せず。）の電動駆動源である。
【0023】
＜２．モータ駆動回路（モータブリッジ回路）の構成（図１参照）＞
モータ駆動回路１は、４つの電界効果型トランジスタ（以下、ＦＥＴと記す。）５～８、各ＴＦＴ５～８をオン又はオフとする４つのドライバ回路９～１２、制御部１３及び貫通電流防止スイッチ１４等を少なくとも備える。
モータ駆動回路１は、４つの電界効果型トランジスタ（以下、ＦＥＴと記す。）５～８、各ＴＦＴ５～８をオン又はオフとする４つのドライバ回路９～１２、制御部１３及び貫通電流防止スイッチ１４等を少なくとも備える。
【0024】
以下、４つのＦＥＴ５～８のうち、電動モータ３に対して電源側に配置された２つのＦＥＴ５、６を電源側ＦＥＴという。また、４つのＦＥＴ５～８のうち、電動モータ３に対して接地側に配置された２つのＦＥＴ７、８を接地側ＦＥＴという。
【0025】
以下、電源側ＦＥＴ５、６それぞれのゲートに電位を印加するドライバ回路９、１０を電源側ドライバ回路いう。接地側ＦＥＴ７、８それぞれのゲートに電位を印加するドライバ回路１１、１２を接地側ドライバ回路という。なお、４つのドライバ回路９～１２は、電流駆動型トランジスタで構成されている。
【0026】
制御部１３は、電源側ドライバ回路９、１０及び接地側ドライバ回路１１、１２それぞれの作動を独立して制御可能なマイクロコンピュータ式の制御部である。当該制御部１３は、４つのＦＥＴ５～８への制御信号として、ロー信号又は当該ロー信号より高電位のハイ信号を出力可能である。
【0027】
貫通電流防止スイッチ１４（以下、スイッチ素子１４という。）は、電源側ＦＥＴ５のゲート・ソース間電圧を低電圧とするための半導体スイッチである。なお、当該「低電圧」とは、電源側ＦＥＴ５がオフとなる電圧（本実施形態では、略０Ｖ）である。
【0028】
すなわち、電源側ＦＥＴ５のソースには、図２に示されるように、電源電位が印加されている。スイッチ素子１４は、電源側ドライバ回路９が電源側ＦＥＴ５のゲートに印加する電位をハイ電位又はロー電位に切り替えることができる。
【0029】
ハイ電位とは、電源側ＦＥＴ５のゲート・ソース間電圧を低電圧とするための電位、つまり電源側ＦＥＴ５をオフとするための電位である。ロー電位とは、電源側ＦＥＴ５のゲート・ソース間電圧を高電圧、つまり電源側ＦＥＴ５がオンとなる電圧とするための電位である。
【0030】
具体的には、スイッチ素子１４は、電源側ドライバ回路９のうち、ゲートに印加する電位を出力する回路と接地側とを繋ぐ回路に設けられている。当該スイッチ素子１４には、接地側ドライバ回路１１、１２に向けて出力された制御信号が入力される。
【0031】
具体的には、制御部１３の出力ポートＰ３及びＰ４から出力された制御信号が分岐されてスイッチ素子１４に入力されている。当該分岐部からされてスイッチ素子１４に至る制御信号の回路には、ダイオード１５Ａ、１５Ｂが設けられている。ダイオード１５Ａ、１５Ｂは、接地側ドライバ回路１１、１２に他の制御信号が入力されることを禁止する。
【0032】
そして、スイッチ素子１４は、当該制御信号として、ロー信号が入力されたときに、ゲートに印加する電位を出力する回路と接地側とを繋ぐ回路を開くことにより、電源側ＦＥＴ５のゲート・ソース間電圧を低電圧とする。
【0033】
そして、制御部１３は、４つのＦＥＴ５～８のうちいずれかをオンとする場合には、当該オンとするＦＥＴに対応するドライバ回路に対してロー信号を出力し、かつ、待機電源モードであるスリープモードとなったときには、４つのドライバ回路９～１２に対してロー信号を出力する。
【0034】
＜３．モータ駆動回路（モータブリッジ回路）の実装＞
図３に示されるように、制御部１３は、第１基板１６に実装されている。４つのＦＥＴ５～８及びスイッチ素子１４は、第２基板１７に実装されている。そして、制御信号は、第２基板１７内で分岐して２つの接地側ドライバ回路１１、１２及びスイッチ素子１４に入力される。
図３に示されるように、制御部１３は、第１基板１６に実装されている。４つのＦＥＴ５～８及びスイッチ素子１４は、第２基板１７に実装されている。そして、制御信号は、第２基板１７内で分岐して２つの接地側ドライバ回路１１、１２及びスイッチ素子１４に入力される。
【0035】
本実施形態では、第１基板１６と第２基板１７とは、基板の厚み方向（具体的には、上下方向）に積層された状態で乗物用シートに配置されている。なお、本実施形態では、第１基板１６は、第２基板１７の下側に配置されている。
【0036】
＜４．本実施形態に係るモータ駆動回路の作動及び特徴＞
制御部１３は、スリープモードとなったときには、４つのドライバ回路９～１２に対してロー信号を出力する。これにより、当該モータ駆動回路１では、スリープモード時における各ドライバ回路９～１２の待機電流を低減でき得る。
制御部１３は、スリープモードとなったときには、４つのドライバ回路９～１２に対してロー信号を出力する。これにより、当該モータ駆動回路１では、スリープモード時における各ドライバ回路９～１２の待機電流を低減でき得る。
【0037】
そして、スイッチ素子１４は、接地側ドライバ回路１１、１２に向けて出力された制御信号を利用して作動するので、スリープモードとなったときには、当該スイッチ素子１４にロー信号が入力される。
【0038】
このため、電源側ＦＥＴ５のゲート・ソース間電圧が略０Ｖとなるので、当該電源側ＦＥＴ５がオフとなる。したがって、スリープモード時に貫通電流が発生することが抑制される。
【0039】
また、スリープモード時以外のときには、接地側ドライバ回路１１、１２に入力される制御信号は、少なくとも一方の制御信号がハイ信号となる。したがって、スイッチ素子１４は、ゲート・ソース間電圧を略０Ｖ低電圧としないので、電源側ＦＥＴ５は、制御信号に応じてオン又はオフとなる。
【0040】
さらに、スイッチ素子１４は、既存の制御信号を利用して作動するので、制御部１３に当該スイッチ素子１４の作動を制御するための出力ポートを別途確保する必要がない。したがって、既存の制御部１３を利用して、スリープモード時の待機電流を低減しつつ、スリープモード時に貫通電流が発生することを抑制でき得る。
【0041】
制御部１３は、第１基板１６に実装され、４つのＦＥＴ５～８及びスイッチ素子１４は、第２基板１７に実装されている。そして、第１基板１６と第２基板１７とは、基板の厚み方向（具体的には、上下方向）に積層された状態で配置されている。これにより、基板の配置面積を小さくすることができる。
【0042】
（その他の実施形態）
上述の実施形態では、電源側ドライバ回路９にスイッチ素子１４が接続されていた。しかし、本開示はこれに限定されない。すなわち、当該開示は、例えば、ドライバ回路１０～１２のいずれかにスイッチ素子１４が接続された構成であってもよい。
上述の実施形態では、電源側ドライバ回路９にスイッチ素子１４が接続されていた。しかし、本開示はこれに限定されない。すなわち、当該開示は、例えば、ドライバ回路１０～１２のいずれかにスイッチ素子１４が接続された構成であってもよい。
【0043】
なお、接地側ドライバ回路１１、１２のソースは、接地側に接続される。このため、接地側ドライバ回路１１、１２にスイッチ素子１４が接続された構成では、当該スイッチ素子１４は、電源側と接地側ドライバ回路１１、１２と接続する回路を開閉する。
【0044】
上述の実施形態に係るスイッチ素子１４は、ダーリントントランジスタにて構成されていた。しかし、本開示はこれに限定されない。すなわち、当該開示に係るスイッチ素子１４は、ロー信号を受けて回路を開閉可能なスイッチであれば、ダーリントントランジスタ以外であってもよい。
【0045】
上述の実施形態では、車両に本開示に係る乗物用シートを適用した。しかし、本明細書に開示された発明の適用はこれに限定されない。すなわち、当該開示は、例えば、鉄道車両、船舶及び航空機等の乗物に用いられるシート、並びに劇場や家庭用等に用いられる据え置き型シートにも適用できる。
【0046】
さらに、本開示は、上述の実施形態に記載された開示の趣旨に合致するものであればよく、上述の実施形態に限定されない。したがって、上述した複数の実施形態のうち少なくとも２つの実施形態が組み合わせられた構成、又は上述の実施形態において、図示された構成要件もしくは符号を付して説明された構成要件のうちいずれかが廃止された構成であってもよい。
【符号の説明】
【0047】
１… モータ駆動回路
３… 電動モータ
５～８… ＴＦＴ５
９～１２… ドライバ回路
１３… 制御部
１４… 貫通電流防止スイッチ（スイッチ素子）
１５Ａ、１５Ｂ… ダイオード
３… 電動モータ
５～８… ＴＦＴ５
９～１２… ドライバ回路
１３… 制御部
１４… 貫通電流防止スイッチ（スイッチ素子）
１５Ａ、１５Ｂ… ダイオード
【図1】
【図2】
【図3】