特開 2024-179587 弾性波デバイス、フィルタ、マルチプレクサ、および電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024179587

(43)【公開日】2024-12-26

(54)【発明の名称】弾性波デバイス、フィルタ、マルチプレクサ、および電子部品

(51)【国際特許分類】

   H03H 9/25 20060101AFI20241219BHJP

   H03H 9/145 20060101ALI20241219BHJP

   H03H 9/17 20060101ALI20241219BHJP

   H03H 9/02 20060101ALI20241219BHJP

   H01L 23/02 20060101ALI20241219BHJP

【ＦＩ】

H03H9/25 A

H03H9/145 D

H03H9/17 F

H03H9/02 A

H01L23/02 Z

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2023098551

(22)【出願日】2023-06-15

(71)【出願人】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】菊地 努

【テーマコード（参考）】

5J097

5J108

【Ｆターム（参考）】

5J097AA24

5J097BB15

5J097CC05

5J097DD24

5J097EE08

5J097JJ02

5J097KK09

5J097KK10

5J108BB01

5J108CC04

5J108CC11

5J108DD02

5J108EE03

5J108EE04

5J108EE07

5J108EE13

5J108FF10

5J108FF11

5J108GG03

5J108JJ01

(57)【要約】

【課題】クラックの発生を抑制することが可能な弾性波デバイスを提供する。
【解決手段】弾性波デバイス１００は、上面１１と下面１２とを有する基板１０と、基板１０を上面１１から下面１２に貫通するビア配線３２と、上面１１上に設けられ、平面視にてビア配線３２に重なりかつ輪郭がビア配線３２の上面１１における輪郭より内側に位置する孔２４を有する圧電層２０と、圧電層２０上に設けられ、ビア配線３２に接続された弾性波素子５０とを備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１面と前記第１面と反対の第２面とを有する基板と、
前記基板を前記第１面から前記第２面に貫通するビア配線と、
前記第１面上に設けられ、平面視にて前記ビア配線に重なりかつ輪郭が前記ビア配線の前記第１面における輪郭より内側に位置する孔を有する絶縁層と、
前記絶縁層上に設けられ、前記ビア配線に接続された弾性波素子と、を備える弾性波デバイス。

【請求項2】

前記基板はシリコンまたはサファイアにより形成される、請求項１に記載の弾性波デバイス。

【請求項3】

前記ビア配線は銅、金、または銀により形成される、請求項１または２に記載の弾性波デバイス。

【請求項4】

前記絶縁層は圧電層を含み、
前記弾性波素子は前記圧電層上に設けられた櫛型電極を含む、請求項１または２に記載の弾性波デバイス。

【請求項5】

前記絶縁層は、前記基板と前記圧電層の間に設けられた中間層を含む、請求項４に記載の弾性波デバイス。

【請求項6】

前記中間層は、酸化アルミニウム層、酸化シリコン層、窒化シリコン層、窒化アルミニウム層、酸窒化アルミニウム層、シリコン層、酸化チタン層、およびポリシリコン層のうちの少なくとも１層を含む、請求項５に記載の弾性波デバイス。

【請求項7】

前記第１面上に前記絶縁層を囲んで設けられた枠体と、前記枠体上に設けられたリッドと、を含み、前記絶縁層と前記リッドとの間に前記弾性波素子を封止する封止部と、
前記第２面上に設けられ、前記ビア配線に接続する端子と、を備える、請求項１または２に記載の弾性波デバイス。

【請求項8】

前記封止部は、前記絶縁層と前記リッドとの間の空隙に前記弾性波素子を封止する、請求項７に記載の弾性波デバイス。

【請求項9】

前記孔の直径は、前記ビア配線の前記第１面における直径の０．９倍以下である、請求項１または２に記載の弾性波デバイス。

【請求項10】

請求項１または２に記載の弾性波デバイスを備えるフィルタ。

【請求項11】

請求項１０に記載のフィルタを備えるマルチプレクサ。

【請求項12】

第１面と前記第１面と反対の第２面とを有する基板と、
前記基板を前記第１面から前記第２面に貫通するビア配線と、
前記第１面上に設けられ、平面視にて前記ビア配線に重なりかつ輪郭が前記ビア配線の前記第１面における輪郭より内側に位置する孔を有する絶縁層と、
前記絶縁層上に設けられ、前記ビア配線に接続された素子と、
前記素子を前記絶縁層上の空隙に封止する封止部と、を備える電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、弾性波デバイス、フィルタ、マルチプレクサ、および電子部品に関する。

【背景技術】

【0002】

基板上に設けられた弾性波素子が基板を貫通するビア配線に電気的に接続された構成が知られている（例えば特許文献１、２）。また、弾性波素子を空隙内に封止する構成が知られている（例えば特許文献１－５）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２０－２０５５００号広報

【特許文献2】特開２０２２－４４３２３号広報

【特許文献3】特開２０１６－１５２６１２号広報

【特許文献4】特開２０１４－１４３６４０号公報

【特許文献5】特開２０１３－１１５６６４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

基板上に絶縁層が設けられ、絶縁層上に弾性波素子が設けられた構成では、弾性波素子と基板を貫通するビア配線との電気的な接続を可能とするために、ビア配線上の絶縁層を除去することが行われる。この場合、弾性波素子等の形成領域を大きく確保するために、絶縁層を除去する領域は小さいことが好ましい。しかしながら、絶縁層の除去領域を小さくした場合に、基板とビア配線の線膨張係数の差によって絶縁層にクラックが発生することがある。

【0005】

本発明は、上記課題に鑑みなされたものであり、クラックの発生を抑制することを目的とする。

【課題を解決するための手段】

【0006】

本発明は、第１面と前記第１面と反対の第２面とを有する基板と、前記基板を前記第１面から前記第２面に貫通するビア配線と、前記第１面上に設けられ、平面視にて前記ビア配線に重なりかつ輪郭が前記ビア配線の前記第１面における輪郭より内側に位置する孔を有する絶縁層と、前記絶縁層上に設けられ、前記ビア配線に接続された弾性波素子と、を備える弾性波デバイスである。

【0007】

上記構成において、前記基板はシリコンまたはサファイアにより形成される構成とすることができる。

【0008】

上記構成において、前記ビア配線は銅、金、または銀により形成される構成とすることができる。

【0009】

上記構成において、前記絶縁層は圧電層を含み、前記弾性波素子は前記圧電層上に設けられた櫛型電極を含む構成とすることができる。

【0010】

上記構成において、前記絶縁層は、前記基板と前記圧電層の間に設けられた中間層を含む構成とすることができる。

【0011】

上記構成において、前記中間層は、酸化アルミニウム層、酸化シリコン層、窒化シリコン層、窒化アルミニウム層、酸窒化アルミニウム層、シリコン層、酸化チタン層、およびポリシリコン層のうちの少なくとも１層を含む構成とすることができる。

【0012】

上記構成において、前記第１面上に前記絶縁層を囲んで設けられた枠体と、前記枠体上に設けられたリッドと、を含み、前記絶縁層と前記リッドとの間に前記弾性波素子を封止する封止部と、前記第２面上に設けられ、前記ビア配線に接続する端子と、を備える構成とすることができる。

【0013】

上記構成において、前記封止部は、前記絶縁層と前記リッドとの間の空隙に前記弾性波素子を封止する構成とすることができる。

【0014】

上記構成において、前記孔の直径は、前記ビア配線の前記第１面における直径の０．９倍以下である構成とすることができる。

【0015】

本発明は、上記に記載の弾性波デバイスを備えるフィルタである。

【0016】

本発明は、上記に記載のフィルタを備えるマルチプレクサである。

【0017】

本発明は、第１面と前記第１面と反対の第２面とを有する基板と、前記基板を前記第１面から前記第２面に貫通するビア配線と、前記第１面上に設けられ、平面視にて前記ビア配線に重なりかつ輪郭が前記ビア配線の前記第１面における輪郭より内側に位置する孔を有する絶縁層と、前記絶縁層上に設けられ、前記ビア配線に接続された素子と、前記素子を前記絶縁層上の空隙に封止する封止部と、を備える電子部品である。

【発明の効果】

【0018】

本発明によれば、クラックの発生を抑制することができる。

【図面の簡単な説明】

【0019】

【図1】図１は、実施例１に係る弾性波デバイスの断面図である。

【図2】図２は、実施例１に係る弾性波デバイスの平面図である。

【図3】図３（ａ）は、実施例１における弾性波素子の平面図、図３（ｂ）は、弾性波素子の別の例の断面図である。

【図4】図４（ａ）は、実施例１におけるフィルタの回路図、図４（ｂ）は、デュプレクサの回路図である。

【図5】図５（ａ）は、実施例１におけるビア配線と圧電層の孔との位置関係を示す平面図、図５（ｂ）は、図５（ａ）のＡ－Ａ断面図である。

【図6】図６（ａ）から図６（ｃ）は、実施例１に係る弾性波デバイスの製造方法を示す断面図（その１）である。

【図7】図７（ａ）から図７（ｃ）は、実施例１に係る弾性波デバイスの製造方法を示す断面図（その２）である。

【図8】図８（ａ）は、比較例１に係る弾性波デバイスの断面図、図８（ｂ）は、比較例１におけるビア配線と圧電層との位置関係を示す平面図、図８（ｃ）は、図８（ｂ）の領域Ａの拡大図である。

【図9】図９（ａ）は、比較例２に係る弾性波デバイスの断面図、図９（ｂ）は、比較例２におけるビア配線と圧電層との位置関係を示す平面図、図９（ｃ）は、図９（ｂ）の領域Ａの拡大図である。

【図10】図１０（ａ）は、比較例２における課題を示す平面図、図１０（ｂ）は、図１０（ａ）のＡ－Ａ断面図である。

【図11】図１１は、実施例２に係る弾性波デバイスの断面図である。

【発明を実施するための形態】

【0020】

以下、図面を参照し、本発明の実施例について説明する。

【実施例0021】

図１は、実施例１に係る弾性波デバイスの断面図である。図２は、実施例１に係る弾性波デバイスの平面図である。図２では、リッド４４を透視して図示している。図の明瞭化のために、図１では実施例１に係る弾性波デバイスの断面を模式的に図示し（以下の同様な図においても同じ）、図２では枠体４２および配線３４にハッチングを付している。

【0022】

図１および図２に示すように、実施例１に係る弾性波デバイス１００は、基板１０の上面１１に圧電層２０が接合されている。基板１０は、例えばサファイア基板であり、その厚さは５０μｍ～３００μｍである。圧電層２０は、例えば単結晶タンタル酸リチウム層または単結晶ニオブ酸リチウム層であり、例えば回転ＹカットＸ伝搬タンタル酸リチウム層または回転ＹカットＸ伝搬ニオブ酸リチウム層である。圧電層２０の厚さは例えば０．５μｍ～３０μｍである。圧電層２０は、例えば３０°～５０°ＹカットＸ伝搬タンタル酸リチウム層であってもよい。圧電層２０の上面に、１または複数の弾性波素子５０が設けられている。

【0023】

図３（ａ）は、実施例１における弾性波素子の平面図、図３（ｂ）は、弾性波素子の別の例の断面図である。図３（ａ）に示すように、弾性波素子５０は弾性表面波共振子である。圧電層２０の上面にＩＤＴ（Interdigital Transducer）５１と反射器５２が設けられている。ＩＤＴ５１は、対向する一対の櫛型電極５３を有する。櫛型電極５３は、複数の電極指５４と、複数の電極指５４が接続するバスバー５５と、を有する。反射器５２は、ＩＤＴ５１の両側に設けられている。複数の電極指５４が圧電層２０に弾性表面波を励振する。一対の櫛型電極５３のうち一方の櫛型電極５３の電極指５４のピッチがほぼ弾性波の波長λとなる。複数の電極指５４のピッチＤの２倍がほぼ弾性波の波長λとなる。ＩＤＴ５１および反射器５２は、例えばアルミニウム、銅、またはモリブデン等の金属膜により形成される。圧電層２０の上面にＩＤＴ５１および反射器５２を覆う保護膜または温度補償膜が設けられていてもよい。櫛型電極５３はダミー電極指を有していてもよい。

【0024】

図３（ｂ）に示すように、弾性波素子５０は圧電薄膜共振子でもよい。基板１０上に圧電層５７（絶縁膜）が設けられ、圧電層５７を挟むように下部電極５６と上部電極５８が設けられている。下部電極５６と基板１０との間に空隙５９が形成されている。圧電層５７の少なくとも一部を挟み下部電極５６と上部電極５８とが対向する領域が共振領域６１である。共振領域６１において、下部電極５６と上部電極５８は圧電層５７に弾性波を励振する。下部電極５６および上部電極５８は例えばルテニウム膜等を含む金属膜である。圧電層５７は例えば窒化アルミニウム層、酸化亜鉛層、単結晶タンタル酸リチウム層、または単結晶ニオブ酸リチウム層である。空隙５９の代わりに弾性波を反射する音響反射膜が設けられていてもよい。

【0025】

図１および図２に示すように、基板１０の下面１２に端子３０が設けられている。端子３０は、弾性波素子５０を外部と電気的に接続するためのフットパッドである。端子３０は、例えば銅、アルミニウム、または金等を含む金属層であり、厚さが数μｍ程度である。例えば、端子３０は基板１０側から厚さが２μｍ程度の銅層と厚さが５μｍ程度のニッケル層と厚さが０．５μｍ程度の金層とが積層された積層膜である。

【0026】

基板１０を上面１１から下面１２にかけて貫通するビア配線３２が設けられている。圧電層２０はビア配線３２上に圧電層２０を貫通する孔２４を有する。孔２４は、ビア配線３２に重なって設けられ、周囲が圧電層２０で囲まれている。圧電層２０は、平面視においてほぼ矩形の形状をしている。したがって、ほぼ矩形の形状をした圧電層２０において、ビア配線３２と重なる領域に孔２４が設けられていると言える。配線３４が孔２４内に入り込んでビア配線３２に接触している。これにより、弾性波素子５０は配線３４およびビア配線３２を介して端子３０に電気的に接続される。ビア配線３２は、例えば銅により形成されている。配線３４は例えば銅、アルミニウム、または金等を含む金属層であり、厚さが数μｍ程度である。例えば、配線３４は、厚さが１μｍ程度のチタン層と厚さが３μｍ程度の金層とが積層された積層膜である。

【0027】

基板１０の周縁領域には圧電層２０は設けられていない。平面視において、圧電層２０を囲むように基板１０上に枠体４２が設けられている。枠体４２は圧電層２０から離れて基板１０上に設けられている。枠体４２は、例えば銅、コバール、金、アルミニウム、またはタングステン等を含む金属層である。枠体４２の高さは例えば１０μｍ～４０μｍ程度であり、幅は例えば１０μｍ～４０μｍ程度である。例えば、枠体４２は、厚さが１μｍ程度のチタン層と厚さが３μｍ程度の金層と厚さが２０μｍ程度の銅層と厚さが５μｍ程度のニッケル層と厚さが１μｍ程度の金層との積層膜である。

【0028】

枠体４２上に、基板１０との間に空隙２２が形成されるようにリッド４４が設けられている。リッド４４は、はんだ４６によって枠体４２に接合されている。弾性波素子５０は、枠体４２とリッド４４を含む封止部４０により空隙２２に封止されている。リッド４４は、例えばコバール層または銅層等の金属層を含んで形成され、厚さが１０μｍ～２０μｍ程度である。リッド４４は、弾性波素子５０から発生した熱を放熱させる観点から空隙２２に露出する金属層を含んで形成される場合が好ましい。リッド４４は、絶縁層または半導体層を含んで形成されてもよく、例えばサファイア層、アルミナ層、シリコン層、ガラス層等を含んで形成されてもよい。

【0029】

なお、枠体４２は、グランド用の端子３０にビア配線３２を介して電気的に接続されてもよい。これにより、枠体４２にグランド電位が供給され、封止部４０にシールド効果を付与することができる。また、弾性波素子５０から発生した熱を封止部４０からビア配線３２を介して端子３０に伝達させることができ、放熱効果を向上させることができる。なお、枠体４２およびリッド４４は基板１０上では弾性波素子５０に電気的に接続されていない。

【0030】

圧電層２０の上面に形成された複数の弾性波素子５０によってフィルタ６０が形成されている。すなわち、入力用の端子３０と出力用の端子３０との間に直列に接続された直列共振器Ｓ１～Ｓ４と、並列に接続された並列共振器Ｐ１～Ｐ３とが、弾性波素子５０によって形成されている。図４（ａ）は、実施例１におけるフィルタの回路図である。図４（ａ）に示すように、フィルタ６０は、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に１または複数の直列共振器Ｓ１～Ｓ４が直列に接続され、１または複数の並列共振器Ｐ１～Ｐ３が並列に接続されている。直列共振器Ｓ１～Ｓ４および並列共振器Ｐ１～Ｐ３が全て弾性波素子５０であってもよく、少なくとも１つが弾性波素子５０であってもよい。直列共振器および並列共振器の個数等は適宜設定できる。フィルタとしてラダー型フィルタを例に説明したが、フィルタは多重モード型フィルタであってもよい

【0031】

また、弾性波素子５０を含むフィルタによりデュプレクサが形成されてもよい。図４（ｂ）は、デュプレクサの回路図である。図４（ｂ）に示すように、デュプレクサ７０は、共通端子Ａｎｔと送信端子Ｔｘとの間に送信フィルタ７２が接続されている。共通端子Ａｎｔと受信端子Ｒｘとの間に受信フィルタ７４が接続されている。送信フィルタ７２は、送信端子Ｔｘから入力された高周波信号のうち送信帯域の信号を送信信号として共通端子Ａｎｔに通過させ、他の周波数の信号を抑圧する。受信フィルタ７４は、共通端子Ａｎｔから入力された高周波信号のうち受信帯域の信号を受信信号として受信端子Ｒｘに通過させ、他の周波数の信号を抑圧する。送信フィルタ７２および受信フィルタ７４の少なくとも一方をフィルタ６０とすることができる。なお、マルチプレクサとしてデュプレクサを例に示したがトリプレクサまたはクワッドプレクサであってもよい。

【0032】

図５（ａ）は、実施例１におけるビア配線と圧電層の孔との位置関係を示す平面図、図５（ｂ）は、図５（ａ）のＡ－Ａ断面図である。図５（ａ）および図５（ｂ）に示すように、圧電層２０に設けられた孔２４は、平面視において、ビア配線３２に重なって設けられかつ輪郭２５がビア配線３２の基板１０の上面１１における輪郭３３より内側に位置している。したがって、孔２４の輪郭２５はビア配線３２上にのみ位置している。基板１０の上面１１におけるビア配線３２の直径Ｄ１は例えば３０μｍ～６０μｍ程度である。孔２４の直径Ｄ２は例えば２０μｍ～５０μｍである。ビア配線３２の輪郭３３と孔２４の輪郭２５との間の距離Ｌは例えば３μｍ～１０μｍである。

【0033】

［製造方法］
図６（ａ）から図７（ｃ）は、実施例１に係る弾性波デバイスの製造方法を示す断面図である。図６（ａ）に示すように、基板１０の上面１１に例えばレーザ光を照射してビアホールを形成し、ビアホール内に銅等の金属層を例えば電解めっき法を用い形成する。その後、基板１０の上面１１が露出するように金属層を例えばＣＭＰ（Chemical Mechanical Polishing）法を用い平坦化する。これにより、基板１０にビア配線３２が形成される。例えばビア配線３２を銅層とする場合、電解めっき法のシード層として基板１０側からチタン層と銅層が積層された積層膜を用いる。ここでは、ビア配線３２は、基板１０を上面１１から下面１２に貫通していない。

【0034】

図６（ｂ）に示すように、基板１０の上面１１に圧電基板を例えば表面活性化法を用い常温接合する。基板１０と圧電基板は数ｎｍのアモルファス層を介し直接接合されてもよいし、絶縁層を介し間接的に接合されてもよい。その後、圧電基板の上面を例えばＣＭＰ法を用い研磨して所望の厚さの圧電層２０とする。圧電層２０上に弾性波素子５０を形成する。弾性波素子５０の形成方法は一般的に知られている方法を用いる。なお、ビア配線３２を基板１０のみに形成して圧電層２０に形成しないのは、圧電層２０も貫通するビア配線３２を形成しようとした場合、圧電層２０にクラックが発生することがあるためである。

【0035】

図６（ｃ）に示すように、圧電層２０上に弾性波素子５０を覆うレジスト膜（不図示）を形成した後、レジスト膜をマスクとして圧電層２０をエッチングする。圧電層２０のエッチングは例えばドライエッチングを用いるが、ウェットエッチングを用いてもよい。これにより、圧電層２０にビア配線３２上に位置する孔２４が形成される。また、枠体４２が形成される領域における圧電層２０が除去される。

【0036】

図７（ａ）に示すように、弾性波素子５０とビア配線３２を電気的に接続する配線３４を、例えば蒸着法およびリフトオフ法によって圧電層２０上に形成する。配線３４と同時に枠体４２が形成される領域に金属層４８を形成する。配線３４は、圧電層２０に設けられた孔２４においてビア配線３２に接することでビア配線３２に電気的に接続される。配線３４と金属層４８は、例えば基板１０側からチタン層と金層が積層された積層膜である。

【0037】

図７（ｂ）に示すように、金属層４８に電流を供給し、電解めっき法を用いて金属層４８上に金属層（例えば基板１０側から銅層、ニッケル層、及び金層）を堆積して枠体４２を形成する。枠体４２上にはんだ４６を形成した後、はんだ４６によって枠体４２上にリッド４４を接合する。弾性波素子５０は、圧電層２０とリッド４４との間に形成された空隙２２に、枠体４２およびリッド４４を含む封止部４０によって封止される。

【0038】

図７（ｃ）に示すように、基板１０の下面１２に対して研磨又は研削等を行う。これにより、基板１０の下面１２にビア配線３２が露出する。ビア配線３２に接するように、基板１０の下面１２に端子３０を形成する。例えば、基板１０の下面１２にシード層を形成する。シード層上に開口を有するレジスト膜を形成する。シード層に電流を供給し電解めっき法を用いて開口内にめっき層を形成する。その後、めっき層以外のシード層を除去する。シード層は、例えば基板１０側からチタン層と金層が積層された積層膜とすることができる。めっき層は、例えば基板１０側から銅層、ニッケル層、及び金層とすることができる。以上により、実施例１の弾性波デバイスが形成される。

【0039】

［比較例］
図８（ａ）は、比較例１に係る弾性波デバイスの断面図、図８（ｂ）は、比較例１におけるビア配線と圧電層との位置関係を示す平面図、図８（ｃ）は、図８（ｂ）の領域Ａの拡大図である。図８（ａ）から図８（ｃ）に示すように、比較例１に係る弾性波デバイス５００では、ビア配線３２が圧電層２０で覆われず、配線３４がビア配線３２に接触可能となるように、圧電層２０に切り欠き２６が設けられている。切り欠き２６は圧電層２０の周縁に設けられている。切り欠き２６における圧電層２０の端２８は、ビア配線３２から離れている。その他の構成は実施例１と同じであるため説明を省略する。

【0040】

比較例１では、圧電層２０に切り欠き２６が設けられている。切り欠き２６は、圧電層２０の端２８がビア配線３２から離れて位置するような大きさで設けられている。このような場合、圧電層２０の上面の面積が小さくなり、弾性波素子５０等の形成領域が小さくなってしまう。

【0041】

図９（ａ）は、比較例２に係る弾性波デバイスの断面図、図９（ｂ）は、比較例２におけるビア配線と圧電層との位置関係を示す平面図、図９（ｃ）は、図９（ｂ）の領域Ａの拡大図である。図９（ａ）から図９（ｃ）に示すように、比較例２に係る弾性波デバイス６００では、切り欠き２６ａにおける圧電層２０の端２８がビア配線３２上に位置するような大きさの切り欠き２６ａが圧電層２０に設けられている。したがって、比較例２における切り欠き２６ａは、比較例１における切り欠き２６よりも小さい。その他の構成は実施例１と同じであるため説明を省略する。

【0042】

比較例２では、圧電層２０に設けられた切り欠き２６ａは比較例１における切り欠き２６よりも小さい。このため、比較例１に比べて、圧電層２０の上面の面積が大きくなり、弾性波素子５０等の形成領域を大きく確保できる。しかしながら、比較例２では以下のような課題が生じる。

【0043】

図１０（ａ）は、比較例２における課題を示す平面図、図１０（ｂ）は、図１０（ａ）のＡ－Ａ断面図である。図１０（ａ）および図１０（ｂ）に示すように、比較例２では、切り欠き２６ａにおける圧電層２０の端２８がビア配線３２から基板１０にかけて設けられている。基板１０とビア配線３２は、異なる材料により形成されているため、線膨張係数が異なる。例えば、基板１０がサファイアにより形成され、ビア配線３２が銅により形成されている場合、サファイアの線膨張係数は７×１０^－６／℃程度であり、銅の線膨張係数は１７×１０^－６／℃程度である。

【0044】

基板１０とビア配線３２の線膨張係数が異なるため、例えば圧電層２０のエッチング時および／または弾性波デバイスを回路基板等に搭載する時の温度上昇によって、基板１０とビア配線３２は矢印のように膨張の程度が異なる。このため、圧電層２０の端２８におけるビア配線３２と基板１０の境界に位置する箇所に、基板１０とビア配線３２の線膨張係数の差に起因する応力が加わってクラック９０が発生することがある。

【0045】

一方、実施例１によれば、図５（ａ）および図５（ｂ）のように、平面視にてビア配線３２に重なりかつ輪郭２５がビア配線３２の基板１０の上面１１における輪郭３３より内側に位置する孔２４が圧電層２０（絶縁層）に設けられている。これにより、孔２４における圧電層２０の端はビア配線３２上にのみ位置するため、基板１０とビア配線３２の線膨張係数が異なる場合でも、孔２４における圧電層２０の端に応力が加わることを抑制できる。よって、クラックが生じることを抑制できる。また、孔２４はビア配線３２の内側に設けられているため、圧電層２０の上面の面積が大きくなり、弾性波素子５０等の形成領域を大きく確保できる。

【0046】

また、実施例１では、基板１０はサファイアにより形成され、ビア配線３２は銅により形成されている。サファイアの線膨張係数は７×１０^－６／℃程度、銅の線膨張係数は１７×１０^－６／℃程度であるため、基板１０とビア配線３２の線膨張係数の差が大きい。この場合、比較例２のように、圧電層２０の端２８がビア配線３２から基板１０にかけて設けられていると、線膨張係数の差に起因して圧電層２０に加わる応力によってクラックが発生しやすい。したがって、基板１０がサファイアにより形成され、ビア配線３２が銅により形成される場合、実施例１のように、圧電層２０に孔２４を設ける構成とすることが好ましい。

【0047】

基板１０は、サファイアの他に、シリコンにより形成される場合でもよい。ビア配線３２は、銅の他に、金または銀により形成される場合でもよい。シリコンの線膨張係数は４×１０^－６／℃程度である。金の線膨張係数は１４×１０^－６／℃程度、銀の線膨張係数は１９×１０^－６／℃程度である。基板１０とビア配線３２がこれらの材料により形成される場合でも、基板１０とビア配線３２の線膨張係数の差が大きくなる。よって、圧電層２０に孔２４を設ける構成とすることが好ましい。例えば、クラックの発生を抑制する観点から、圧電層２０に孔２４を設ける構成とするのは、基板１０とビア配線３２の線膨張係数の差が７以上の場合が好ましく、９以上の場合がより好ましく、１２以上の場合が更に好ましい。また、圧電層２０が薄いとクラックが発生しやすくなる。したがって、圧電層２０が１５μｍ以下の場合に孔２４を設ける構成とすることが好ましく、１０μｍ以下の場合に孔２４を設ける構成とすることがより好ましく、５μｍ以下の場合に孔２４を設ける構成とすることが更に好ましい。

【0048】

圧電層２０にクラックが発生することを抑制する観点から、ビア配線３２の輪郭３３と孔２４の輪郭２５との間の距離Ｌ（図５（ａ）参照）は、例えば３μｍ以上が好ましく、４μｍ以上がより好ましく、５μｍ以上が更に好ましい。孔２４の直径Ｄ２（図５（ａ）参照）は、ビア配線３２の基板１０の上面１１における直径Ｄ１（図５（ａ）参照）の０．９倍以下が好ましく、０．８倍以下がより好ましく、０．７倍以下が更に好ましい。一方、配線３４とビア配線３２の接触面積の観点から、距離Ｌは、例えば１０μｍ以下が好ましく、９μｍ以下がより好ましく、８μｍ以下が更に好ましい。孔２４の直径Ｄ２は、ビア配線３２の直径Ｄ１の０．４倍以上が好ましく、０．５倍以上がより好ましく、０．６倍以上が更に好ましい。

【0049】

また、実施例１では、基板１０の上面１１に圧電層２０を囲んで設けられた枠体４２と、枠体４２上に設けられたリッド４４と、を含み、圧電層２０とリッド４４との間の空隙２２に弾性波素子５０を封止する封止部４０を備える。この場合、弾性波素子５０の気密性を確保するために、基板１０の下面１２に設けられる端子３０をビア配線３２に接続する構成とする。このような構成の場合、クラックの発生の抑制および弾性波素子５０等の形成領域の確保のために、圧電層２０の孔２４を設ける構成とすることが好ましい。

【0050】

また、実施例１では、圧電層２０の孔２４の輪郭２５は曲線により形成されている。これにより、孔２４における圧電層２０の端の一部分への応力の集中が抑制され、クラックの発生をより抑制できる。実施例１では、孔２４の輪郭２５は円形であるが、楕円形等のその他の場合でもよく、外側に凸の形をしている場合が好ましい。

【実施例0051】

図１１は、実施例２に係る弾性波デバイスの断面図である。図１１に示すように、実施例２に係る弾性波デバイス２００は、基板１０と圧電層２０との間に絶縁層である中間層８０が設けられている。中間層８０は、単層の場合でもよいし、複数層が積層されている場合でもよい。中間層８０は、例えば酸化アルミニウム層、酸化シリコン層、窒化シリコン層、窒化アルミニウム層、酸窒化アルミニウム層、シリコン層、酸化チタン層、およびポリシリコン層のうちの少なくとも１層を含んでいてもよい。孔２４は圧電層２０と中間層８０を貫通して設けられている。その他の構成は実施例１と同じであるため説明を省略する。

【0052】

実施例２に係る弾性波デバイス２００は、図６（ｂ）において、基板１０上に中間層８０を成膜してから圧電基板を接合することで形成される。中間層８０は、例えばＣＶＤ法またはスパッタリング法等により成膜される。

【0053】

実施例２によれば、圧電層２０と基板１０との間に中間層８０が設けられている。言い換えると、基板１０上に設けられた絶縁層は、圧電層２０と、圧電層２０と基板１０との間の中間層８０と、を含む。この場合、比較例２と同様に、中間層８０の端がビア配線３２から基板１０にかけて設けられていると、中間層８０にクラックが発生しやすい。したがって、圧電層２０および中間層８０に孔２４を設ける構成とすることが好ましい。

【0054】

クラックの発生を抑制する観点から、圧電層２０と中間層８０を含む絶縁層の厚さが１５μｍ以下の場合に孔２４を設ける構成とすることが好ましく、１０μｍ以下の場合に孔２４を設ける構成とすることがより好ましく、５μｍ以下の場合に孔２４を設ける構成とすることが更に好ましい。

【0055】

実施例１及び実施例２では、弾性波素子５０が設けられた弾性波デバイスの場合を例に示したが、この場合に限られない。絶縁層上に弾性波素子５０以外の素子（例えばインダクタまたはキャパシタ等の受動素子、トランジスタを含む能動素子、もしくはＭＥＭＳ（Micro Electro Mechanical Systems）素子等）が設けられた電子部品の場合でもよい。

【0056】

以上、本願発明の実施形態について詳述したが、本願発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本願発明の要旨の範囲内において、種々の変形・変更が可能である。