知財求人 - 知財ポータルサイト「IP Force」
▶ 株式会社デンソーの特許一覧 ▶ トヨタ自動車株式会社の特許一覧 ▶ 株式会社ミライズテクノロジーズの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024179612
(43)【公開日】2024-12-26
(54)【発明の名称】半導体モジュール
(51)【国際特許分類】
H01L 25/07 20060101AFI20241219BHJP
H02M 7/483 20070101ALI20241219BHJP
【ＦＩ】
H01L25/04 C
H02M7/483
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2023098595
(22)【出願日】2023-06-15
(71)【出願人】
【識別番号】000004260
【氏名又は名称】株式会社デンソー
(71)【出願人】
【識別番号】000003207
【氏名又は名称】トヨタ自動車株式会社
(71)【出願人】
【識別番号】520124752
【氏名又は名称】株式会社ミライズテクノロジーズ
(74)【代理人】
【識別番号】110001128
【氏名又は名称】弁理士法人ゆうあい特許事務所
(72)【発明者】
【氏名】石野 寛
【テーマコード（参考）】
5H770
【Ｆターム（参考）】
5H770AA22
5H770DA34
5H770DA44
5H770JA10X
5H770QA06
(57)【要約】
【課題】インダクタンスの増加を抑制する半導体モジュールを提供する。
【解決手段】半導体モジュール１０では、Ｏ１端子１４０とＯ２端子２１０とが接続されていることにより、第１モジュール１１と第２モジュール１２とが接続されている。また、第１モジュール１１は、第２モジュール１２と厚み方向に対向している。さらに、第１モジュール１１における電流経路方向は、第２モジュール１２における電流経路方向とは反対方向になっている。
【選択図】図５
【解決手段】半導体モジュール１０では、Ｏ１端子１４０とＯ２端子２１０とが接続されていることにより、第１モジュール１１と第２モジュール１２とが接続されている。また、第１モジュール１１は、第２モジュール１２と厚み方向に対向している。さらに、第１モジュール１１における電流経路方向は、第２モジュール１２における電流経路方向とは反対方向になっている。
【選択図】図５
【特許請求の範囲】
【請求項1】
半導体モジュールであって、
第１モジュール（１１）と、
第２モジュール（１２）と、
を備え、
前記第１モジュールは、
一方向（Ｄａ）に延びている第１端子（１１０）と、
前記第１端子に接続されている第１電極（１７１１）と、第２電極（１７１２）と、印加電圧に基づいて前記第１および前記第２電極の間にて電流を流させる第１ゲート電極（１７１３）と、前記第１電極および前記第２電極に接続されている第１ダイオード（１９１）と、を含む第１素子（１１１）と、
前記第２電極に接続されている第３電極（１７２１）と、第４電極（１７２２）と、印加電圧に基づいて前記第３電極および前記第４電極の間にて電流を流させる第２ゲート電極（１７２３）と、前記第３電極および前記第４電極に接続されている第２ダイオード（１９２）と、を含む第２素子（１１２）と、
前記第３電極に接続されているとともに前記一方向に延びており、負荷（５０）に接続される第２端子（１４０）と、
前記第４電極に接続されているとともに、前記一方向に延びている第３端子（１５０）と、
を有し、
前記第２モジュールは、
前記一方向に延びており、前記第２端子と接続されていることにより前記第１モジュールと前記第２モジュールとを接続させる第４端子（２１０）と、
前記第４端子に接続されている第５電極（２７１１）と、第６電極（２７１２）と、印加電圧に基づいて前記第５電極および前記第６電極の間にて電流を流させる第３ゲート電極（２７１３）と、前記第５電極および前記第６電極に接続されている第３ダイオード（２９１）と、を含む第３素子（２１１）と、
第７電極（２７２１）と、前記第６電極に接続されている第８電極（２７２２）と、印加電圧に基づいて前記第７電極および前記第８電極の間にて電流を流させる第４ゲート電極（２７２３）と、前記第７電極および前記第８電極に接続されている第４ダイオード（２９２）と、を含む第４素子（２１２）と、
前記第７電極に接続されているとともに、前記一方向に延びている第５端子（２４０）と、
前記第７電極に接続されているとともに、前記一方向に延びている第６端子（２５０）と、
を有し、
前記第１モジュールは、前記第１モジュールの厚み方向（ＤＴ）に前記第２モジュールと対向しており、
前記第１モジュールにおける電流経路方向は、前記第２モジュールにおける電流経路方向とは反対方向になっている半導体モジュール。
第１モジュール（１１）と、
第２モジュール（１２）と、
を備え、
前記第１モジュールは、
一方向（Ｄａ）に延びている第１端子（１１０）と、
前記第１端子に接続されている第１電極（１７１１）と、第２電極（１７１２）と、印加電圧に基づいて前記第１および前記第２電極の間にて電流を流させる第１ゲート電極（１７１３）と、前記第１電極および前記第２電極に接続されている第１ダイオード（１９１）と、を含む第１素子（１１１）と、
前記第２電極に接続されている第３電極（１７２１）と、第４電極（１７２２）と、印加電圧に基づいて前記第３電極および前記第４電極の間にて電流を流させる第２ゲート電極（１７２３）と、前記第３電極および前記第４電極に接続されている第２ダイオード（１９２）と、を含む第２素子（１１２）と、
前記第３電極に接続されているとともに前記一方向に延びており、負荷（５０）に接続される第２端子（１４０）と、
前記第４電極に接続されているとともに、前記一方向に延びている第３端子（１５０）と、
を有し、
前記第２モジュールは、
前記一方向に延びており、前記第２端子と接続されていることにより前記第１モジュールと前記第２モジュールとを接続させる第４端子（２１０）と、
前記第４端子に接続されている第５電極（２７１１）と、第６電極（２７１２）と、印加電圧に基づいて前記第５電極および前記第６電極の間にて電流を流させる第３ゲート電極（２７１３）と、前記第５電極および前記第６電極に接続されている第３ダイオード（２９１）と、を含む第３素子（２１１）と、
第７電極（２７２１）と、前記第６電極に接続されている第８電極（２７２２）と、印加電圧に基づいて前記第７電極および前記第８電極の間にて電流を流させる第４ゲート電極（２７２３）と、前記第７電極および前記第８電極に接続されている第４ダイオード（２９２）と、を含む第４素子（２１２）と、
前記第７電極に接続されているとともに、前記一方向に延びている第５端子（２４０）と、
前記第７電極に接続されているとともに、前記一方向に延びている第６端子（２５０）と、
を有し、
前記第１モジュールは、前記第１モジュールの厚み方向（ＤＴ）に前記第２モジュールと対向しており、
前記第１モジュールにおける電流経路方向は、前記第２モジュールにおける電流経路方向とは反対方向になっている半導体モジュール。
【請求項2】
前記第１端子は、前記第５端子と前記厚み方向に対向しており、
前記第１端子における電流経路方向は、前記第５端子における電流経路方向とは反対方向になっており、
前記第２端子は、前記第４端子と前記厚み方向に対向しており、
前記第２端子における電流経路方向は、前記第４端子における電流経路方向とは反対方向になっており、
前記第３端子は、前記第６端子と前記厚み方向に対向しており、
前記第３端子における電流経路方向は、前記第６端子における電流経路方向とは反対方向になっている請求項１に記載の半導体モジュール。
前記第１端子における電流経路方向は、前記第５端子における電流経路方向とは反対方向になっており、
前記第２端子は、前記第４端子と前記厚み方向に対向しており、
前記第２端子における電流経路方向は、前記第４端子における電流経路方向とは反対方向になっており、
前記第３端子は、前記第６端子と前記厚み方向に対向しており、
前記第３端子における電流経路方向は、前記第６端子における電流経路方向とは反対方向になっている請求項１に記載の半導体モジュール。
【請求項3】
前記第１モジュールは、前記第１素子、前記第２素子、前記第１端子、前記第２端子および前記第３端子を覆う第１封止部（１６０）を有し、
前記第２モジュールは、前記第３素子、前記第４素子、前記第４端子、前記第５端子および前記第６端子を覆う第２封止部（２６０）を有し、
前記第１端子は、前記第１封止部から突き出ている第１突出部（１１００）を含み、
前記第２端子は、前記第１封止部から突き出ている第２突出部（１４００）を含み、
前記第３端子は、前記第１封止部から突き出ている第３突出部（１５００）を含み、
前記第４端子は、前記第２封止部から突き出ている第４突出部（２１００）を含み、
前記第５端子は、前記第２封止部から突き出ている第５突出部（２４００）を含み、
前記第６端子は、前記第２封止部から突き出ている第６突出部（２５００）を含み、
前記厚み方向における前記第１封止部の中心を通るとともに前記厚み方向と直交する面を第１中心面（Ｓｏ１）とし、
前記厚み方向における前記第２封止部の中心を通るとともに前記厚み方向と直交する面を第２中心面（Ｓｏ２）とすると、
前記第１突出部は、前記第１中心面よりも前記第５突出部側に位置しており、
前記第２突出部は、前記第１中心面よりも前記第４突出部側に位置しており、
前記第３突出部は、前記第１中心面よりも前記第６突出部側に位置しており、
前記第４突出部は、前記第２中心面よりも前記第２突出部側に位置しており、
前記第５突出部は、前記第２中心面よりも前記第１突出部側に位置しており、
前記第６突出部は、前記第２中心面よりも前記第３突出部側に位置している請求項２に記載の半導体モジュール。
前記第２モジュールは、前記第３素子、前記第４素子、前記第４端子、前記第５端子および前記第６端子を覆う第２封止部（２６０）を有し、
前記第１端子は、前記第１封止部から突き出ている第１突出部（１１００）を含み、
前記第２端子は、前記第１封止部から突き出ている第２突出部（１４００）を含み、
前記第３端子は、前記第１封止部から突き出ている第３突出部（１５００）を含み、
前記第４端子は、前記第２封止部から突き出ている第４突出部（２１００）を含み、
前記第５端子は、前記第２封止部から突き出ている第５突出部（２４００）を含み、
前記第６端子は、前記第２封止部から突き出ている第６突出部（２５００）を含み、
前記厚み方向における前記第１封止部の中心を通るとともに前記厚み方向と直交する面を第１中心面（Ｓｏ１）とし、
前記厚み方向における前記第２封止部の中心を通るとともに前記厚み方向と直交する面を第２中心面（Ｓｏ２）とすると、
前記第１突出部は、前記第１中心面よりも前記第５突出部側に位置しており、
前記第２突出部は、前記第１中心面よりも前記第４突出部側に位置しており、
前記第３突出部は、前記第１中心面よりも前記第６突出部側に位置しており、
前記第４突出部は、前記第２中心面よりも前記第２突出部側に位置しており、
前記第５突出部は、前記第２中心面よりも前記第１突出部側に位置しており、
前記第６突出部は、前記第２中心面よりも前記第３突出部側に位置している請求項２に記載の半導体モジュール。
【請求項4】
前記第１モジュールは、
前記第１電極に接続されている第１リードフレーム（１２１）と、
前記第２電極に接続されている第２リードフレーム（１２２）と、
前記第３電極および前記第２リードフレームに接続されている第３リードフレーム（１２３）と、
前記第４電極に接続されている第４リードフレーム（１２４）と、
前記第１素子、前記第２素子、前記第１端子、前記第２端子、前記第３端子、前記第１リードフレーム、前記第２リードフレーム、前記第３リードフレームおよび前記第４リードフレームを覆う第１封止部（１６０）と、
を有し、
前記第２モジュールは、
前記第５電極および前記第４端子に接続されている第５リードフレーム（２２１）と、
前記第６電極に接続されている第６リードフレーム（２２２）と、
前記第７電極に接続されている第７リードフレーム（２２３）と、
前記第８電極および前記第６リードフレームに接続されている第８リードフレーム（２２４）と、
前記第３素子、前記第４素子、前記第４端子、前記第５端子、前記第６端子、前記第５リードフレーム、前記第６リードフレーム、前記第７リードフレームおよび前記第８リードフレームを覆う第２封止部（２６０）と、
を有し、
前記第１リードフレーム、前記第２リードフレーム、前記第３リードフレームおよび前記第４リードフレームの少なくとも一部は、前記第１封止部から露出しており、
前記第５リードフレーム、前記第６リードフレーム、前記第７リードフレームおよび前記第８リードフレームの少なくとも一部は、前記第２封止部から露出しており、
前記第２封止部から露出している前記第５リードフレーム、前記第６リードフレーム、前記第７リードフレームおよび前記第８リードフレームの面積（Ｓ５、Ｓ６、Ｓ７、Ｓ８）のいずれかは、前記第１封止部から露出している前記第１リードフレーム、前記第２リードフレーム、前記第３リードフレームおよび前記第４リードフレームの面積（Ｓ１、Ｓ２、Ｓ３、Ｓ４）のいずれかよりも大きくなっている請求項１または２に記載の半導体モジュール。
前記第１電極に接続されている第１リードフレーム（１２１）と、
前記第２電極に接続されている第２リードフレーム（１２２）と、
前記第３電極および前記第２リードフレームに接続されている第３リードフレーム（１２３）と、
前記第４電極に接続されている第４リードフレーム（１２４）と、
前記第１素子、前記第２素子、前記第１端子、前記第２端子、前記第３端子、前記第１リードフレーム、前記第２リードフレーム、前記第３リードフレームおよび前記第４リードフレームを覆う第１封止部（１６０）と、
を有し、
前記第２モジュールは、
前記第５電極および前記第４端子に接続されている第５リードフレーム（２２１）と、
前記第６電極に接続されている第６リードフレーム（２２２）と、
前記第７電極に接続されている第７リードフレーム（２２３）と、
前記第８電極および前記第６リードフレームに接続されている第８リードフレーム（２２４）と、
前記第３素子、前記第４素子、前記第４端子、前記第５端子、前記第６端子、前記第５リードフレーム、前記第６リードフレーム、前記第７リードフレームおよび前記第８リードフレームを覆う第２封止部（２６０）と、
を有し、
前記第１リードフレーム、前記第２リードフレーム、前記第３リードフレームおよび前記第４リードフレームの少なくとも一部は、前記第１封止部から露出しており、
前記第５リードフレーム、前記第６リードフレーム、前記第７リードフレームおよび前記第８リードフレームの少なくとも一部は、前記第２封止部から露出しており、
前記第２封止部から露出している前記第５リードフレーム、前記第６リードフレーム、前記第７リードフレームおよび前記第８リードフレームの面積（Ｓ５、Ｓ６、Ｓ７、Ｓ８）のいずれかは、前記第１封止部から露出している前記第１リードフレーム、前記第２リードフレーム、前記第３リードフレームおよび前記第４リードフレームの面積（Ｓ１、Ｓ２、Ｓ３、Ｓ４）のいずれかよりも大きくなっている請求項１または２に記載の半導体モジュール。
【請求項5】
前記第１モジュールの外形と、前記第２モジュールの外形とは、同じとされている請求項１または２に記載の半導体モジュール。
【請求項6】
前記第３素子および前記第４素子の耐圧は、
前記第１素子の耐圧の０．５以上、１．０未満とされており、
前記第２素子の耐圧の０．５以上、１．０未満とされている請求項１または２に記載の半導体モジュール。
前記第１素子の耐圧の０．５以上、１．０未満とされており、
前記第２素子の耐圧の０．５以上、１．０未満とされている請求項１または２に記載の半導体モジュール。
【請求項7】
前記半導体モジュールは、
前記第１端子に接続されているとともに、前記一方向に延びている第１延長部（３１）と、
前記第３端子に接続されているとともに、前記一方向に延びている第２延長部（３２）と、
前記第５端子および前記第６端子に接続されているとともに、前記一方向に延びている第３延長部（３３）と、
前記第１延長部および前記第３延長部に挟まれているとともに、前記第１延長部および前記第３延長部と接続されている第１コンデンサ（４１）と、
前記第２延長部および前記第３延長部に挟まれているとともに、前記第２延長部および前記第３延長部と接続されている第２コンデンサ（４２）と、
を備える請求項１または２に記載の半導体モジュール。
前記第１端子に接続されているとともに、前記一方向に延びている第１延長部（３１）と、
前記第３端子に接続されているとともに、前記一方向に延びている第２延長部（３２）と、
前記第５端子および前記第６端子に接続されているとともに、前記一方向に延びている第３延長部（３３）と、
前記第１延長部および前記第３延長部に挟まれているとともに、前記第１延長部および前記第３延長部と接続されている第１コンデンサ（４１）と、
前記第２延長部および前記第３延長部に挟まれているとともに、前記第２延長部および前記第３延長部と接続されている第２コンデンサ（４２）と、
を備える請求項１または２に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体モジュールに関するものである。
【背景技術】
【0002】
従来、特許文献１に記載されているように、第１のパワーモジュールと、第２のパワーモジュールと、第３のパワーモジュールと、を有する３レベルインバータ装置が知られている。第１のパワーモジュールでは、第１のパワートランジスタが上アームとされ、第１のダイオードが下アームとされている。第２のパワーモジュールでは、第２のパワートランジスタが上アームとされ、第３のパワートランジスタが下アームとされている。第３のパワーモジュールでは、第２のダイオードが上アームとされ、第４のパワートランジスタが下アームとされている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２０－３９２２１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１に記載された３レベルインバータ装置では、第１のパワーモジュールおよび第２のパワーモジュールの間を配線で接続するとともに、第２のパワーモジュールおよび第３のパワーモジュールの間を配線で接続する必要がある。これらの配線のため、３レベルインバータ装置のインダクタンスが増加する。
【0005】
本開示は、インダクタンスの増加を抑制する半導体モジュールを提供することを目的とする。
【課題を解決するための手段】
【0006】
請求項１に記載の発明は、半導体モジュールであって、第１モジュール（１１）と、第２モジュール（１２）と、を備え、第１モジュールは、一方向（Ｄａ）に延びている第１端子（１１０）と、第１端子に接続されている第１電極（１７１１）と、第２電極（１７１２）と、印加電圧に基づいて第１および第２電極の間にて電流を流させる第１ゲート電極（１７１３）と、第１電極および第２電極に接続されている第１ダイオード（１９１）と、を含む第１素子（１１１）と、第２電極に接続されている第３電極（１７２１）と、第４電極（１７２２）と、印加電圧に基づいて第３電極および第４電極の間にて電流を流させる第２ゲート電極（１７２３）と、第３電極および第４電極に接続されている第２ダイオード（１９２）と、を含む第２素子（１１２）と、第３電極に接続されているとともに一方向に延びており、負荷（５０）に接続される第２端子（１４０）と、第４電極に接続されているとともに、一方向に延びている第３端子（１５０）と、を有し、第２モジュールは、一方向に延びており、第２端子と接続されていることにより第１モジュールと第２モジュールとを接続させる第４端子（２１０）と、第４端子に接続されている第５電極（２７１１）と、第６電極（２７１２）と、印加電圧に基づいて第５電極および第６電極の間にて電流を流させる第３ゲート電極（２７１３）と、第５電極および第６電極に接続されている第３ダイオード（２９１）と、を含む第３素子（２１１）と、第７電極（２７２１）と、第６電極に接続されている第８電極（２７２２）と、印加電圧に基づいて第７電極および第８電極の間にて電流を流させる第４ゲート電極（２７２３）と、第７電極および第８電極に接続されている第４ダイオード（２９２）と、を含む第４素子（２１２）と、第７電極に接続されているとともに、一方向に延びている第５端子（２４０）と、第７電極に接続されているとともに、一方向に延びている第６端子（２５０）と、を有し、第１モジュールは、第１モジュールの厚み方向（ＤＴ）に第２モジュールと対向しており、第１モジュールにおける電流経路方向は、第２モジュールにおける電流経路方向とは反対方向になっている半導体モジュールである。
【0007】
これにより、第１モジュールおよび第２モジュールを流れる電流による磁界の向きが互いに異なる方向になる箇所が発生する。このため、第１モジュールと、第２モジュールとは、互いに磁界を打ち消し合う。したがって、第１モジュールおよび第２モジュールにおけるインダクタンスの増加が抑制される。よって、半導体モジュールのインダクタンスの増加が抑制される。
【0008】
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
【図面の簡単な説明】
【0009】
【図1】第１実施形態における半導体モジュールを示す回路図。
【図2】半導体モジュールの第１モジュールのドレイン側から見た図。
【図3】第１モジュールのソース側から見た図。
【図9】半導体モジュールの第２モジュールのドレイン側から見た図。
【図10】第２モジュールのソース側から見た図。
【図11】半導体モジュールの延長部およびコンデンサを示す斜視図。
【図12】延長部およびコンデンサの断面図。
【図13】半導体モジュールの第１転流経路を示す回路図。
【図14】半導体モジュールの第２転流経路を示す回路図。
【図15】半導体モジュールの第３転流経路を示す回路図。
【図16】半導体モジュールの第４転流経路を示す回路図。
【図17】第１モジュールのドレイン側から見たときの第１転流経路および第３転流経路を示す図。
【図18】第２モジュールのドレイン側から見たときの第１転流経路および第３転流経路を示す図。
【図19】第１モジュールのドレイン側から見たときの第２転流経路および第４転流経路を示す図。
【図20】第２モジュールのドレイン側から見たときの第２転流経路および第４転流経路を示す図。
【図21】第２実施形態における半導体モジュールの第１モジュールのドレイン側から見た図。
【図22】第１モジュールのソース側から見た図。
【図23】半導体モジュールの第２モジュールのドレイン側から見た図。
【図24】第２モジュールのソース側から見た図。
【発明を実施するための形態】
【0010】
以下、実施形態について図面を参照しつつ説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付し、その説明を省略する。
【0011】
（第１実施形態）
本実施形態の半導体モジュールでは、半導体モジュールのインダクタンスの増加が抑制される。半導体モジュールは、例えば、双方向スイッチ方式の３レベルインバータに用いられる。
本実施形態の半導体モジュールでは、半導体モジュールのインダクタンスの増加が抑制される。半導体モジュールは、例えば、双方向スイッチ方式の３レベルインバータに用いられる。
【0012】
具体的には、図１～図１２に示すように、半導体モジュール１０は、第１モジュール１１、第２モジュール１２、第１延長部３１、第２延長部３２、第３延長部３３、第１コンデンサ４１および第２コンデンサ４２を備える。
【0013】
第１モジュール１１は、図１～図８に示すように、Ｐ端子１１０、第１半導体素子１１１、第１リードフレーム１２１、第２リードフレーム１２２および第１リード端子１３１を有する。また、第１モジュール１１は、第２半導体素子１１２、第３リードフレーム１２３、第４リードフレーム１２４、第２リード端子１３２、第１還流ダイオード１３７、第２還流ダイオード１３８、Ｏ１端子１４０、Ｎ端子１５０および第１封止部１６０を有する。
【0014】
【0015】
【0016】
第１トランジスタ１７１は、例えば、ＳｉやＳｉＣを用いたＭＯＳＦＥＴである。なお、ＭＯＳＦＥＴは、Metal-Oxide-Semiconductor Field-Effect Transistorの略である。
【0017】
さらに、第１トランジスタ１７１は、図１に示すように、第１ドレイン電極１７１１、第１ソース電極１７１２および第１ゲート電極１７１３を有する。
【0018】
第１ドレイン電極１７１１は、第１電極に相当しており、図４に示すように、はんだ等を介して、第１リードフレーム１２１に接続されている。第１リードフレーム１２１は、はんだ等を介して、Ｐ端子１１０に接続されている。したがって、第１ドレイン電極１７１１は、第１リードフレーム１２１等を介して、Ｐ端子１１０に接続されている。また、第１リードフレーム１２１は、接続部品の機能に加えて、ヒートスプレッダの機能も有する。
【0019】
第１ソース電極１７１２は、第２電極に相当しており、はんだおよび銅スペーサ等を介して、第２リードフレーム１２２に接続されている。また、第２リードフレーム１２２は、接続部品の機能に加えて、ヒートスプレッダの機能も有する。
【0020】
第１ゲート電極１７１３は、パッドおよび第１ボンディングワイヤ１８１等を介して、第１リード端子１３１に接続されている。第１リード端子１３１は、図示しない駆動回路に接続されている。そして、第１ゲート電極１７１３は、駆動回路から第１ゲート電極１７１３への印加電圧に基づいて第１ドレイン電極１７１１および第１ソース電極１７１２の間にて電流を流させる。
【0021】
図１に戻って、第１ダイオード１９１は、例えば、ツェナーダイオードである。第１ダイオード１９１のカソードは、第１ドレイン電極１７１１および第１リードフレーム１２１に接続されている。第１ダイオード１９１のアノードは、第１ソース電極１７１２および第２リードフレーム１２２に接続されている。これにより、第１ダイオード１９１は、第１トランジスタ１７１と並列接続されている。
【0022】
第２半導体素子１１２は、図２および図３に示すように、一方向Ｄａおよび第１半導体素子１１１の厚み方向ＤＴと直交する方向に、第１半導体素子１１１とともに並んでいる。さらに、第２半導体素子１１２は、第２素子に相当しており、第２トランジスタ１７２、第２ボンディングワイヤ１８２および第２ダイオード１９２を含む。なお、第１半導体素子１１１の厚み方向ＤＴは、第１モジュール１１の厚み方向に対応する。
【0023】
第２トランジスタ１７２は、例えば、ＳｉやＳｉＣを用いたＭＯＳＦＥＴである。また、第２トランジスタ１７２は、図１に示すように、第２ドレイン電極１７２１、第２ソース電極１７２２および第２ゲート電極１７２３を有する。
【0024】
第２ドレイン電極１７２１は、第３電極に相当しており、図５に示すように、はんだ等を介して、第３リードフレーム１２３に接続されている。第３リードフレーム１２３は、図６に示すように、配線層、はんだおよび銅スペーサ等を介して、第２リードフレーム１２２に接続されている。したがって、第２ドレイン電極１７２１は、第３リードフレーム１２３および第２リードフレーム１２２等を介して、第１ソース電極１７１２に接続されている。さらに、第３リードフレーム１２３は、接続部品の機能に加えて、ヒートスプレッダの機能も有する。
【0025】
第２ソース電極１７２２は、第４電極に相当しており、図５に示すように、はんだおよび銅スペーサ等を介して、第４リードフレーム１２４に接続されている。また、第４リードフレーム１２４は、接続部品の機能に加えて、ヒートスプレッダの機能も有する。
【0026】
第２ゲート電極１７２３は、パッドおよび第２ボンディングワイヤ１８２等を介して、第２リード端子１３２に接続されている。第２リード端子１３２は、駆動回路に接続されている。そして、第２ゲート電極１７２３は、駆動回路から第２ゲート電極１７２３への印加電圧に基づいて第２ドレイン電極１７２１および第２ソース電極１７２２の間にて電流を流させる。
【0027】
図１に戻って、第２ダイオード１９２は、例えば、ツェナーダイオードである。第２ダイオード１９２のカソードは、第２ドレイン電極１７２１および第３リードフレーム１２３に接続されている。第２ダイオード１９２のアノードは、第２ソース電極１７２２および第４リードフレーム１２４に接続されている。これにより、第２ダイオード１９２は、第２トランジスタ１７２と並列接続されている。
【0028】
第１還流ダイオード１３７は、第１半導体素子１１１と並列接続されている。第２還流ダイオード１３８は、第２半導体素子１１２と並列接続されている。
【0029】
Ｏ１端子１４０は、第２端子に相当しており、図５に示すように、はんだ等を介して、第３リードフレーム１２３に接続されている。また、第３リードフレーム１２３が第２ドレイン電極１７２１に接続されていることから、Ｏ１端子１４０は、第３リードフレーム１２３等を介して、第２ドレイン電極１７２１に接続されている。さらに、第３リードフレーム１２３が第２リードフレーム１２２に接続されているとともに、第２リードフレーム１２２が第１ソース電極１７１２に接続されている。したがって、Ｏ１端子１４０は、第３リードフレーム１２３および第２リードフレーム１２２を介して、第１ソース電極１７１２に接続されている。さらに、Ｏ１端子１４０は、一方向Ｄａに延びる板状に金属で形成されている。また、Ｏ１端子１４０は、図１に示すように、負荷５０に接続されている。負荷５０は、例えば、ＬＣフィルタやモータ等である。
【0030】
Ｎ端子１５０は、第３端子に相当しており、図７に示すように、配線層、はんだおよび銅スペーサ等を介して、第４リードフレーム１２４に接続されている。第４リードフレーム１２４が第２ソース電極１７２２に接続されていることから、Ｎ端子１５０は、第４リードフレーム１２４を介して、第２ソース電極１７２２に接続されている。さらに、Ｎ端子１５０は、図８に示すように、一方向Ｄａに延びる板状に金属で形成されている。また、図２および図３に示すように、一方向Ｄａおよび厚み方向ＤＴと直交する方向において、Ｎ端子１５０は、Ｐ端子１１０およびＯ１端子１４０の間にて、間隔を空けて配置されている。
【0031】
第１封止部１６０は、樹脂等で形成されている。さらに、第１封止部１６０は、第１半導体素子１１１、第２半導体素子１１２、第１還流ダイオード１３７および第１還流ダイオード１３７を覆っている。また、第１封止部１６０は、第１リードフレーム１２１および第２リードフレーム１２２の一部が第１封止部１６０から露出するように、第１リードフレーム１２１および第２リードフレーム１２２を覆っている。さらに、第１封止部１６０は、第３リードフレーム１２３および第４リードフレーム１２４の一部が第１封止部１６０から露出するように、第３リードフレーム１２３および第４リードフレーム１２４を覆っている。また、第１封止部１６０は、第１リード端子１３１が第１封止部１６０から突き出るように、第１リード端子１３１の一部を覆っている。さらに、第１封止部１６０は、第２リード端子１３２が第１封止部１６０から突き出るように、第２リード端子１３２の一部を覆っている。また、第１封止部１６０は、Ｐ端子１１０が第１封止部１６０から突き出るように、Ｐ端子１１０の一部を覆っている。さらに、第１封止部１６０は、Ｏ１端子１４０が第１封止部１６０から突き出るように、Ｏ１端子１４０の一部を覆っている。また、第１封止部１６０は、Ｎ端子１５０が第１封止部１６０から突き出るように、Ｎ端子１５０の一部を覆っている。
【0032】
したがって、図２～図５および図８に示すように、Ｐ端子１１０は、第１封止部１６０から突き出ている第１突出部１１００を有する。Ｏ１端子１４０は、第１封止部１６０から突き出ている第２突出部１４００を有する。Ｎ端子１５０は、第１封止部１６０から突き出ている第３突出部１５００を有する。
【0033】
第２モジュール１２は、図４～図８に示すように、第１モジュール１１と厚み方向ＤＴに対向している。さらに、第２モジュール１２は、Ｏ２端子２１０、第３半導体素子２１１、第５リードフレーム２２１、第６リードフレーム２２２および第３リード端子２３１を有する。また、第２モジュール１２は、第４半導体素子２１２、第７リードフレーム２２３、第８リードフレーム２２４、第４リード端子２３２、Ｎ１端子２４０、Ｎ２端子２５０および第２封止部２６０を有する。
【0034】
Ｏ２端子２１０は、第４端子に相当しており、図示しないボルトおよびナット等を介して、Ｏ１端子１４０に接続されている。これにより、第１モジュール１１と第２モジュール１２とが接続されている。さらに、Ｏ２端子２１０は、図５に示すように、一方向Ｄａに延びる板状に金属で形成されている。また、Ｏ２端子２１０は、Ｏ１端子１４０と厚み方向ＤＴに対向している。Ｏ２端子２１０を厚み方向ＤＴに投影したとき、投影したＯ２端子２１０は、Ｏ１端子１４０と重なる。
【0035】
第３半導体素子２１１は、第２半導体素子１１２と厚み方向ＤＴに対向している。さらに、第３半導体素子２１１を厚み方向ＤＴに投影したとき、投影した第３半導体素子２１１は、第２半導体素子１１２と重なる。また、第３半導体素子２１１は、第３素子に相当しており、第３トランジスタ２７１、第３ボンディングワイヤ２８１および第３ダイオード２９１を含む。
【0036】
第３トランジスタ２７１は、例えば、ＳｉやＳｉＣを用いたＭＯＳＦＥＴである。また、第３トランジスタ２７１の耐圧は、第１トランジスタ１７１の耐圧の０．５以上、１．０未満とされているとともに、第２トランジスタ１７２の耐圧の０．５以上、１．０未満とされている。さらに、第３トランジスタ２７１は、図１に示すように、第３ドレイン電極２７１１、第３ソース電極２７１２および第３ゲート電極２７１３を有する。
【0037】
第３ドレイン電極２７１１は、第５電極に相当しており、図５に示すように、はんだ等を介して、第５リードフレーム２２１に接続されている。また、第５リードフレーム２２１は、はんだ等を介して、Ｏ２端子２１０に接続されている。したがって、第３ドレイン電極２７１１は、第５リードフレーム２２１等を介して、Ｏ２端子２１０に接続されている。また、第５リードフレーム２２１は、接続部品の機能に加えて、ヒートスプレッダも機能も有する。
【0038】
第３ソース電極２７１２は、第６電極に相当しており、はんだおよび銅スペーサ等を介して、第６リードフレーム２２２に接続されている。また、第６リードフレーム２２２は、接続部品の機能に加えて、ヒートスプレッダも機能も有する。
【0039】
第３ゲート電極２７１３は、パッドおよび第３ボンディングワイヤ２８１等を介して、第３リード端子２３１に接続されている。第３リード端子２３１は、駆動回路に接続されている。そして、第３ゲート電極２７１３は、駆動回路から第３ゲート電極２７１３への印加電圧に基づいて第３ドレイン電極２７１１および第３ソース電極２７１２の間にて電流を流させる。
【0040】
図１に戻って、第３ダイオード２９１は、例えば、ツェナーダイオードである。第３ダイオード２９１のカソードは、第３ドレイン電極２７１１および第５リードフレーム２２１に接続されている。第３ダイオード２９１のアノードは、第３ソース電極２７１２および第６リードフレーム２２２に接続されている。これにより、第３ダイオード２９１は、第３トランジスタ２７１と並列接続されている。
【0041】
第４半導体素子２１２は、図４に示すように、第１半導体素子１１１と厚み方向ＤＴに対向している。第４半導体素子２１２を厚み方向ＤＴに投影したとき、投影した第４半導体素子２１２は、第１半導体素子１１１と重なる。さらに、第４半導体素子２１２は、第４素子に相当しており、第４トランジスタ２７２、第４ボンディングワイヤ２８２および第４ダイオード２９２を含む。
【0042】
第４トランジスタ２７２は、例えば、ＳｉやＳｉＣを用いたＭＯＳＦＥＴである。また、第４トランジスタ２７２の耐圧は、第１トランジスタ１７１の耐圧の０．５以上、１．０未満とされているとともに、第２トランジスタ１７２の耐圧の０．５以上、１．０未満とされている。さらに、第４トランジスタ２７２は、図１に示すように、第４ドレイン電極２７２１、第４ソース電極２７２２および第４ゲート電極２７２３を有する。
【0043】
第４ドレイン電極２７２１は、第７電極に相当しており、図４に示すように、はんだ等を介して、第７リードフレーム２２３に接続されている。また、第７リードフレーム２２３は、接続部品の機能に加えて、ヒートスプレッダの機能も有する。
【0044】
第４ソース電極２７２２は、第８電極に相当しており、はんだおよび銅スペーサ等を介して、第８リードフレーム２２４に接続されている。さらに、第８リードフレーム２２４は、図６に示すように、配線層等を介して、第６リードフレーム２２２に接続されている。第６リードフレーム２２２が第３ソース電極２７１２に接続されていることから、第４ソース電極２７２２は、第８リードフレーム２２４および第６リードフレーム２２２等を介して、第３ソース電極２７１２に接続されている。また、第８リードフレーム２２４は、接続部品の機能に加えて、ヒートスプレッダの機能も有する。
【0045】
第４ゲート電極２７２３は、図４に示すように、パッドおよび第４ボンディングワイヤ２８２等を介して、第４リード端子２３２に接続されている。第４リード端子２３２は、駆動回路に接続されている。そして、第４ゲート電極２７２３は、駆動回路から第４ゲート電極２７２３への印加電圧に基づいて第４ドレイン電極２７２１および第４ソース電極２７２２の間にて電流を流させる。
【0046】
図１に戻って、第４ダイオード２９２は、例えば、ツェナーダイオードである。第４ダイオード２９２のカソードは、第４ドレイン電極２７２１および第７リードフレーム２２３に接続されている。第４ダイオード２９２のアノードは、第４ソース電極２７２２および第８リードフレーム２２４に接続されている。これにより、第４ダイオード２９２は、第４トランジスタ２７２と並列接続されている。
【0047】
Ｎ１端子２４０は、第５端子に相当しており、図４に示すように、はんだ等を介して、第７リードフレーム２２３に接続されている。また、第７リードフレーム２２３が第４ドレイン電極２７２１に接続されていることから、Ｎ１端子２４０は、第７リードフレーム２２３を介して、第４ドレイン電極２７２１に接続されている。さらに、Ｎ１端子２４０は、一方向Ｄａに延びる板状に金属で形成されている。また、Ｎ１端子２４０は、Ｐ端子１１０と厚み方向ＤＴに対向している。さらに、Ｎ１端子２４０を厚み方向ＤＴに投影したとき、投影したＮ１端子２４０は、Ｐ端子１１０と重なる。
【0048】
Ｎ２端子２５０は、第６端子に相当しており、図７および図９に示すように、配線層、はんだおよび銅スペーサ等を介して、第７リードフレーム２２３に接続されている。また、第７リードフレーム２２３が第４ドレイン電極２７２１に接続されていることから、Ｎ２端子２５０は、第７リードフレーム２２３等を介して、第４ドレイン電極２７２１に接続されている。さらに、Ｎ２端子２５０は、一方向Ｄａに延びる板状に金属で形成されている。また、Ｎ２端子２５０は、Ｎ端子１５０と厚み方向ＤＴに対向している。さらに、Ｎ２端子２５０を厚み方向ＤＴに投影したとき、投影したＮ２端子２５０は、Ｎ端子１５０と重なる。また、図９および図１０に示すように、一方向Ｄａおよび厚み方向ＤＴと直交する方向において、Ｎ２端子２５０は、Ｏ２端子２１０およびＮ１端子２４０の間にて、間隔を空けて配置されている。
【0049】
第２封止部２６０は、樹脂等で形成されている。さらに、第２封止部２６０は、第３半導体素子２１１および第４半導体素子２１２を覆っている。また、第２封止部２６０は、第５リードフレーム２２１および第６リードフレーム２２２の一部が第２封止部２６０から露出するように、第５リードフレーム２２１および第６リードフレーム２２２を覆っている。さらに、第２封止部２６０は、第７リードフレーム２２３および第８リードフレーム２２４の一部が第２封止部２６０から露出するように、第７リードフレーム２２３および第８リードフレーム２２４を覆っている。また、第２封止部２６０は、第３リード端子２３１が第２封止部２６０から突き出るように、第３リード端子２３１の一部を覆っている。さらに、第２封止部２６０は、第４リード端子２３２が第２封止部２６０から突き出るように、第４リード端子２３２の一部を覆っている。また、第２封止部２６０は、Ｏ２端子２１０が第２封止部２６０から突き出るように、Ｏ２端子２１０の一部を覆っている。さらに、第２封止部２６０は、Ｎ１端子２４０が第２封止部２６０から突き出るように、Ｎ１端子２４０の一部を覆っている。また、第２封止部２６０は、Ｎ２端子２５０が第２封止部２６０から突き出るように、Ｎ２端子２５０の一部を覆っている。
【0050】
したがって、図４、図５および図８～図１０に示すように、Ｏ２端子２１０は、第２封止部２６０から突き出ている第４突出部２１００を有する。Ｎ１端子２４０は、第２封止部２６０から突き出ている第５突出部２４００を有する。Ｎ２端子２５０は、第２封止部２６０から突き出ている第６突出部２５００を有する。
【0051】
ここで、図４、図５および図８に示すように、厚み方向ＤＴにおける第１封止部１６０の中心を通るとともに、厚み方向ＤＴと直交する面を第１中心面Ｓｏ１とする。さらに、厚み方向ＤＴにおける第２封止部２６０の中心を通るとともに、厚み方向ＤＴと直交する面を第２中心面Ｓｏ２とする。
【0052】
そして、第１突出部１１００は、第１中心面Ｓｏ１よりも第５突出部２４００側に位置している。第２突出部１４００は、第１中心面Ｓｏ１よりも第４突出部２１００側に位置している。第３突出部１５００は、第１中心面Ｓｏ１よりも第６突出部２５００側に位置している。第４突出部２１００は、第２中心面Ｓｏ２よりも第２突出部１４００側に位置している。第５突出部２４００は、第２中心面Ｓｏ２よりも第１突出部１１００側に位置している。第６突出部２５００は、第２中心面Ｓｏ２よりも第３突出部１５００側に位置している。
【0053】
また、第２モジュール１２の外形は、第１モジュール１１の外形と同じとされている。例えば、第１突出部１１００の外形と、第５突出部２４００の外形とは、同じとされている。第２突出部１４００の外形と、第４突出部２１００の外形とは、同じとされている。第３突出部１５００の外形と、第６突出部２５００の外形とは、同じとされている。第１封止部１６０から突き出ている第１リード端子１３１および第２リード端子１３２の外形と、第２封止部２６０から突き出ている第３リード端子２３１および第４リード端子２３２の外形とは、同じとされている。第１封止部１６０の外形と、第２封止部２６０の外形とは、同じとされている。なお、ここでは、「同じ」は、製造誤差範囲を含むものとする。
【0054】
第１延長部３１は、図１１および図１２に示すように、ボルト等を介してＰ端子１１０に接続されている。さらに、第１延長部３１は、Ｐ端子１１０から一方向Ｄａに延びる板状に金属で形成されている。また、第１延長部３１の一部は、屈曲している。さらに、第１延長部３１は、図示しない電源の一端に接続されている。
【0055】
第２延長部３２は、ボルト等を介してＮ端子１５０に接続されている。また、第２延長部３２は、Ｎ端子１５０から一方向Ｄａに延びる板状に金属で形成されている。さらに、第２延長部３２の一部は、屈曲している。また、第２延長部３２は、電源の他端に接続されている。
【0056】
第３延長部３３は、ボルト等を介してＮ１端子２４０およびＮ２端子２５０に接続されている。さらに、第３延長部３３は、Ｎ１端子２４０およびＮ２端子２５０から一方向Ｄａに延びる板状に金属で形成されている。また、第３延長部３３の一部は、屈曲している。
【0057】
第１コンデンサ４１は、メタリコン等を用いて形成されている。さらに、第１コンデンサ４１は、第１延長部３１および第３延長部３３に挟まれている。また、第１コンデンサ４１は、第１延長部３１および第３延長部３３と接続されている。
【0058】
第２コンデンサ４２は、メタリコン等を用いて形成されている。さらに、第２コンデンサ４２は、第２延長部３２および第３延長部３３に挟まれている。また、第２コンデンサ４２は、第２延長部３２および第３延長部３３と接続されている。さらに、第１延長部３１の一部、第２延長部３２の一部、第３延長部３３の一部、第１コンデンサ４１および第２コンデンサ４２は、樹脂等で覆われている。
【0059】
以上のように、第１実施形態の半導体モジュール１０は、構成されている。次に、半導体モジュール１０の作動について説明する。
【0060】
図示しない制御装置によって、駆動回路から第１リード端子１３１等を介して第１ゲート電極１７１３に印加される電圧、および、駆動回路から第２リード端子１３２等を介して第２ゲート電極１７２３に印加される電圧が制御される。これにより、第１半導体素子１１１および第２半導体素子１１２がオンオフ制御される。また、制御装置によって、駆動回路から第３リード端子２３１等を介して第３ゲート電極２７１３に印加される電圧、および、駆動回路から第４リード端子２３２等を介して第４ゲート電極２７２３に印加される電圧が制御される。このため、第３半導体素子２１１および第４半導体素子２１２がオンオフ制御される。したがって、第１半導体素子１１１、第２半導体素子１１２、第３半導体素子２１１および第４半導体素子２１２のオンオフに応じた電流がＯ１端子１４０からモータに出力される。これにより、モータが制御される。
【0061】
また、第１半導体素子１１１、第２半導体素子１１２、第３半導体素子２１１および第４半導体素子２１２のオンオフによって、図１３～図１６に示すように、第１転流経路Ｃｐ１、第２転流経路Ｃｐ２、第３転流経路Ｃｐ３および第４転流経路Ｃｐ４が形成される。なお、転流経路とは、ここでは、第１半導体素子１１１、第２半導体素子１１２、第３半導体素子２１１および第４半導体素子２１２のオンオフにより電流の経路が切り換わるときの変位電流ｄＩ／ｄｔの経路である。
【0062】
そして、第１転流経路Ｃｐ１では、図１３に示すように、変位電流ｄＩ／ｄｔは、第１コンデンサ４１、第３延長部３３、Ｎ１端子２４０、第７リードフレーム２２３および第４トランジスタ２７２を経由して、第８リードフレーム２２４を通る。第８リードフレーム２２４を通った変位電流ｄＩ／ｄｔは、第６リードフレーム２２２、第３ダイオード２９１、第５リードフレーム２２１、Ｏ２端子２１０を経由して、Ｏ１端子１４０を通る。Ｏ１端子１４０を通った変位電流ｄＩ／ｄｔは、第３リードフレーム１２３，第２リードフレーム１２２、第１トランジスタ１７１、第１リードフレーム１２１、Ｐ端子１１０および第１延長部３１を経由して、第１コンデンサ４１を通る。
【0063】
第１転流経路Ｃｐ１において、図１７に示すように、変位電流ｄＩ／ｄｔは、Ｏ１端子１４０を経由して、第３リードフレーム１２３を通る。第３リードフレーム１２３を通った変位電流ｄＩ／ｄｔは、第２リードフレーム１２２、第１ソース電極１７１２および第１ドレイン電極１７１１を経由して、第１リードフレーム１２１を通る。第１リードフレーム１２１を通った変位電流ｄＩ／ｄｔは、Ｐ端子１１０を通る。この場合、Ｐ端子１１０における電流経路方向は、一方向Ｄａである。さらに、Ｏ１端子１４０における電流経路方向は、一方向Ｄａとは反対方向である。
【0064】
また、第１転流経路Ｃｐ１において、図１８に示すように、変位電流ｄＩ／ｄｔは、Ｎ１端子２４０を経由して、第７リードフレーム２２３を通る。第７リードフレーム２２３を通った変位電流ｄＩ／ｄｔは、第４ドレイン電極２７２１、第４ソース電極２７２２、第８リードフレーム２２４、第６リードフレーム２２２および第３ダイオード２９１を経由して、第５リードフレーム２２１を通る。第５リードフレーム２２１を通った変位電流ｄＩ／ｄｔは、Ｏ２端子２１０を通る。この場合、Ｎ１端子２４０における電流経路方向は、一方向Ｄａとは反対方向である。さらに、Ｏ２端子２１０における電流経路方向は、一方向Ｄａである。
【0065】
したがって、Ｎ１端子２４０と厚み方向ＤＴに対向するＰ端子１１０における電流経路方向は、Ｎ１端子２４０における電流経路方向とは反対方向になっている。また、Ｏ２端子２１０と厚み方向ＤＴに対向するＯ１端子１４０における電流経路方向は、Ｏ２端子２１０における電流経路方向とは反対方向になっている。よって、第１モジュール１１における電流経路方向は、第２モジュール１２における電流経路方向とは反対方向になっている。
【0066】
第２転流経路Ｃｐ２では、図１４に示すように、変位電流ｄＩ／ｄｔは、Ｏ２端子２１０、第５リードフレーム２２１、第３ダイオード２９１および第６リードフレーム２２２を経由して、第８リードフレーム２２４を通る。第８リードフレーム２２４を通った変位電流ｄＩ／ｄｔは、第４トランジスタ２７２、第７リードフレーム２２３、Ｎ２端子２５０、第３延長部３３、第２コンデンサ４２および第２延長部３２を経由して、Ｎ端子１５０を通る。Ｎ端子１５０を通った変位電流ｄＩ／ｄｔは、第４リードフレーム１２４、第２トランジスタ１７２、第３リードフレーム１２３およびＯ１端子１４０を経由して、Ｏ２端子２１０を通る。
【0067】
第２転流経路Ｃｐ２において、図１９に示すように、変位電流ｄＩ／ｄｔは、Ｎ端子１５０を経由して、第４リードフレーム１２４、第２ソース電極１７２２および第２ドレイン電極１７２１を経由して、第３リードフレーム１２３を通る。第３リードフレーム１２３を通った変位電流ｄＩ／ｄｔは、Ｏ１端子１４０を通る。この場合、Ｎ端子１５０における電流経路方向は、一方向Ｄａとは反対方向である。さらに、Ｏ１端子１４０における電流経路方向は、一方向Ｄａである。
【0068】
また、第２転流経路Ｃｐ２において、図２０に示すように、変位電流ｄＩ／ｄｔは、Ｏ２端子２１０を経由して、第５リードフレーム２２１を通る。第５リードフレーム２２１を通った変位電流ｄＩ／ｄｔは、第３ダイオード２９１、第６リードフレーム２２２、第８リードフレーム２２４、第４ソース電極２７２２および第４ドレイン電極２７２１を経由して、第７リードフレーム２２３を通る。第７リードフレーム２２３を通った変位電流ｄＩ／ｄｔは、Ｎ２端子２５０を通る。この場合、Ｎ２端子２５０における電流経路方向は、一方向Ｄａである。さらに、Ｏ２端子２１０における電流経路方向は、一方向Ｄａとは反対方向である。
【0069】
したがって、Ｎ２端子２５０と厚み方向ＤＴに対向するＮ端子１５０における電流経路方向は、Ｎ２端子２５０における電流経路方向とは反対方向になっている。また、Ｏ２端子２１０と厚み方向ＤＴに対向するＯ１端子１４０における電流経路方向は、Ｏ２端子２１０における電流経路方向とは反対方向になっている。よって、第１モジュール１１における電流経路方向は、第２モジュール１２における電流経路方向とは反対方向になっている。
【0070】
第３転流経路Ｃｐ３では、図１５に示すように、変位電流ｄＩ／ｄｔは、Ｏ１端子１４０、第３リードフレーム１２３，第２リードフレーム１２２、第１トランジスタ１７１、第１リードフレーム１２１を経由して、Ｐ端子１１０を通る。Ｐ端子１１０を通った変位電流ｄＩ／ｄｔは、第１延長部３１を経由して、第１コンデンサ４１を通る。第１コンデンサ４１を通った変位電流ｄＩ／ｄｔは、第３延長部３３、Ｎ１端子２４０、第７リードフレーム２２３および第４ダイオード２９２を経由して、第８リードフレーム２２４を通る。第８リードフレーム２２４を通った変位電流ｄＩ／ｄｔは、第６リードフレーム２２２、第３トランジスタ２７１、第５リードフレーム２２１、Ｏ２端子２１０を経由して、Ｏ１端子１４０を通る。
【0071】
第３転流経路Ｃｐ３において、図１７に示すように、変位電流ｄＩ／ｄｔは、Ｏ１端子１４０を経由して、第３リードフレーム１２３を通る。第３リードフレーム１２３を通った変位電流ｄＩ／ｄｔは、第２リードフレーム１２２、第１ソース電極１７１２および第１ドレイン電極１７１１を経由して、第１リードフレーム１２１を通る。第１リードフレーム１２１を通った変位電流ｄＩ／ｄｔは、Ｐ端子１１０を通る。この場合、Ｐ端子１１０における電流経路方向は、一方向Ｄａである。さらに、Ｏ１端子１４０における電流経路方向は、一方向Ｄａとは反対方向である。
【0072】
また、第３転流経路Ｃｐ３において、図１８に示すように、変位電流ｄＩ／ｄｔは、Ｎ１端子２４０を経由して、第７リードフレーム２２３を通る。第７リードフレーム２２３を通った変位電流ｄＩ／ｄｔは、第４ダイオード２９２、第８リードフレーム２２４、第６リードフレーム２２２、第３ソース電極２７１２および第３ドレイン電極２７１１を経由して、第５リードフレーム２２１を通る。第５リードフレーム２２１を通った変位電流ｄＩ／ｄｔは、Ｏ２端子２１０を通る。この場合、Ｎ１端子２４０における電流経路方向は、一方向Ｄａとは反対方向である。さらに、Ｏ２端子２１０における電流経路方向は、一方向Ｄａである。
【0073】
したがって、Ｎ１端子２４０と厚み方向ＤＴに対向するＰ端子１１０における電流経路方向は、Ｎ１端子２４０における電流経路方向とは反対方向になっている。また、Ｏ２端子２１０と厚み方向ＤＴに対向するＯ１端子１４０における電流経路方向は、Ｏ２端子２１０における電流経路方向とは反対方向になっている。よって、第１モジュール１１における電流経路方向は、第２モジュール１２における電流経路方向とは反対方向になっている。
【0074】
第４転流経路Ｃｐ４では、図１６に示すように、変位電流ｄＩ／ｄｔは、第２コンデンサ４２および第２延長部３２を経由して、Ｎ端子１５０を通る。Ｎ端子１５０を通った変位電流ｄＩ／ｄｔは、第４リードフレーム１２４、第２トランジスタ１７２、第３リードフレーム１２３およびＯ１端子１４０を経由して、Ｏ２端子２１０を通る。Ｏ２端子２１０を通った変位電流ｄＩ／ｄｔは、第５リードフレーム２２１、第３トランジスタ２７１および第６リードフレーム２２２を経由して、第８リードフレーム２２４を通る。第８リードフレーム２２４を通った変位電流ｄＩ／ｄｔは、第４ダイオード２９２、第７リードフレーム２２３、Ｎ２端子２５０および第３延長部３３を経由して、第２コンデンサ４２を通る。
【0075】
第４転流経路Ｃｐ４において、図１９に示すように、変位電流ｄＩ／ｄｔは、Ｎ端子１５０を経由して、第４リードフレーム１２４、第２ソース電極１７２２および第２ドレイン電極１７２１を経由して、第３リードフレーム１２３を通る。第３リードフレーム１２３を通った変位電流ｄＩ／ｄｔは、Ｏ１端子１４０を通る。この場合、Ｏ１端子１４０における電流経路方向は、一方向Ｄａである。さらに、Ｎ端子１５０における電流経路方向は、一方向Ｄａとは反対方向である。
【0076】
また、第４転流経路Ｃｐ４において、図２０に示すように、変位電流ｄＩ／ｄｔは、Ｏ２端子２１０を経由して第５リードフレーム２２１を通る。第５リードフレーム２２１を通った変位電流ｄＩ／ｄｔは、第３ドレイン電極２７１１、第３ソース電極２７１２、第６リードフレーム２２２、第８リードフレーム２２４および第４ダイオード２９２を経由して、第７リードフレーム２２３を通る。第７リードフレーム２２３を通った変位電流ｄＩ／ｄｔは、Ｎ２端子２５０を通る。この場合、Ｏ２端子２１０における電流経路方向は、一方向Ｄａとは反対方向である。さらに、Ｎ２端子２５０における電流経路方向は、一方向Ｄａである。
【0077】
したがって、Ｎ２端子２５０と厚み方向ＤＴに対向するＮ端子１５０における電流経路方向は、Ｎ２端子２５０における電流経路方向とは反対方向になっている。また、Ｏ２端子２１０と厚み方向ＤＴに対向するＯ１端子１４０における電流経路方向は、Ｏ２端子２１０における電流経路方向とは反対方向になっている。よって、第１モジュール１１における電流経路方向は、第２モジュール１２における電流経路方向とは反対方向になっている。
【0078】
以上のように、半導体モジュール１０は、作動する。次に、半導体モジュール１０におけるインダクタンスの増加の抑制について説明する。
【0079】
半導体モジュール１０では、Ｏ１端子１４０とＯ２端子２１０とが接続されていることにより、第１モジュール１１と第２モジュール１２とが接続されている。また、第１モジュール１１は、第２モジュール１２と厚み方向ＤＴに対向している。さらに、第１モジュール１１における電流経路方向は、第２モジュール１２における電流経路方向とは反対方向になっている。例えば、Ｐ端子１１０は、Ｎ１端子２４０と厚み方向ＤＴに対向している。Ｐ端子１１０における電流経路方向は、Ｎ１端子２４０における電流経路方向とは反対方向になっている。Ｏ１端子１４０は、Ｏ２端子２１０と厚み方向ＤＴに対向している。Ｏ１端子１４０における電流経路方向は、Ｏ２端子２１０における電流経路方向とは反対方向になっている。Ｎ端子１５０は、Ｎ２端子２５０と厚み方向ＤＴに対向している。Ｎ端子１５０における電流経路方向は、Ｎ２端子２５０における電流経路方向とは反対方向になっている。
【0080】
これにより、第１モジュール１１および第２モジュール１２を流れる電流による磁界の向きが互いに異なる方向になる箇所が発生する。このため、第１モジュール１１と、第２モジュール１２とは、互いに磁界を打ち消し合う。したがって、第１モジュール１１および第２モジュール１２におけるインダクタンスの増加が抑制される。よって、半導体モジュール１０のインダクタンスの増加が抑制される。さらに、半導体モジュール１０のインダクタンスの増加が抑制されることから、半導体モジュール１０に発生するサージ電圧の増大が抑制される。これにより、第１半導体素子１１１、第２半導体素子１１２、第３半導体素子２１１および第４半導体素子２１２の故障や破損が抑制される。
【0081】
また、第１実施形態の半導体モジュール１０では、以下に記載する効果も奏する。
【0082】
［１－１］第１突出部１１００は、図４に示すように、第１中心面Ｓｏ１よりも第５突出部２４００側に位置している。第５突出部２４００は、第２中心面Ｓｏ２よりも第１突出部１１００側に位置している。
【0083】
これにより、第１突出部１１００と第５突出部２４００とが近づく。このため、第１突出部１１００と、第５突出部２４００とは、互いに磁界を打ち消し合いやすくなる。したがって、第１突出部１１００と第５突出部２４００とのインダクタンスの増加が抑制される。
【0084】
また、第２突出部１４００は、図５に示すように、第１中心面Ｓｏ１よりも第４突出部２１００側に位置している。第４突出部２１００は、第２中心面Ｓｏ２よりも第２突出部１４００側に位置している。
【0085】
これにより、第２突出部１４００と第４突出部２１００とが近づく。このため、第２突出部１４００と、第４突出部２１００とは、互いに磁界を打ち消し合いやすくなる。よって、第２突出部１４００と第４突出部２１００とのインダクタンスの増加が抑制される。
【0086】
さらに、第３突出部１５００は、図８に示すように、第１中心面Ｓｏ１よりも第６突出部２５００側に位置している。第６突出部２５００は、第２中心面Ｓｏ２よりも第３突出部１５００側に位置している。
【0087】
これにより、第３突出部１５００と第６突出部２５００とが近づく。このため、第３突出部１５００と、第６突出部２５００とは、互いに磁界を打ち消し合いやすくなる。したがって、第３突出部１５００と第６突出部２５００とのインダクタンスの増加が抑制される。よって、半導体モジュール１０のインダクタンスの増加が抑制される。
【0088】
［１－２］第１モジュール１１の外形と、第２モジュール１２の外形とは、同じとされている。例えば、第１突出部１１００の外形と、第５突出部２４００の外形とは、同じとされている。第２突出部１４００の外形と、第４突出部２１００の外形とは、同じとされている。第３突出部１５００の外形と、第６突出部２５００の外形とは、同じとされている。第１封止部１６０から突き出ている第１リード端子１３１および第２リード端子１３２の外形と、第２封止部２６０から突き出ている第３リード端子２３１および第４リード端子２３２の外形とは、同じとされている。第１封止部１６０の外形と、第２封止部２６０の外形とは、同じとされている。
【0089】
これにより、例えば、同一の金型を用いて第１モジュール１１および第２モジュール１２を成形することができる。このため、第１モジュール１１の外形と第２モジュール１２の外形とが異なる場合と比較して、半導体モジュール１０の製造がしやすくなる。
【0090】
［１－３］ここで、第３半導体素子２１１および第４半導体素子２１２にかかる電圧は、第１半導体素子１１１および第２半導体素子１１２にかかる電圧よりも低い。しかし、第３半導体素子２１１および第４半導体素子２１２に流れる電流の時間は、第１半導体素子１１１および第２半導体素子１１２に流れる電流の時間よりも長い。このため、第３半導体素子２１１および第４半導体素子２１２は、比較的発熱しやすい。
【0091】
これに対して、半導体モジュール１０では、第３半導体素子２１１における第３トランジスタ２７１の耐圧は、第１半導体素子１１１における第１トランジスタ１７１の耐圧の０．５以上、１．０未満とされている。また、第３トランジスタ２７１の耐圧は、第２半導体素子１１２における第２トランジスタ１７２の耐圧の０．５以上、１．０未満とされている。さらに、第４半導体素子２１２における第４トランジスタ２７２の耐圧は、第１トランジスタ１７１の耐圧の０．５以上、１．０未満とされている。また、第４トランジスタ２７２の耐圧は、第２トランジスタ１７２の耐圧の０．５以上、１．０未満とされている。
【0092】
これにより、第３半導体素子２１１および第４半導体素子２１２のオン抵抗が、第１半導体素子１１１および第２半導体素子１１２のオン抵抗と比較して小さくなる。このため、第３半導体素子２１１および第４半導体素子２１２の発熱量が比較的小さくなる。したがって、第３半導体素子２１１および第４半導体素子２１２の故障や破損が抑制される。
【0093】
［１－４］半導体モジュール１０は、図１１および図１２に示すように、第１延長部３１と、第２延長部３２と、第３延長部３３と、第１コンデンサ４１と、第２コンデンサ４２と、を備える。第１延長部３１は、Ｐ端子１１０に接続されているとともに、一方向Ｄａに延びている。第２延長部３２は、Ｎ端子１５０に接続されているとともに、一方向Ｄａに延びている。第３延長部３３は、Ｎ１端子２４０およびＮ２端子２５０に接続されているとともに、一方向Ｄａに延びている。第１コンデンサ４１は、第１延長部３１および第３延長部３３に挟まれているとともに、第１延長部３１および第３延長部３３と接続されている。第２コンデンサ４２は、第２延長部３２および第３延長部３３に挟まれているとともに、第２延長部３２および第３延長部３３と接続されている。
【0094】
これにより、Ｐ端子１１０および第１コンデンサ４１の間における電流経路方向は、Ｎ１端子２４０および第１コンデンサ４１の間における電流経路方向とは反対方向になる。このため、Ｐ端子１１０および第１コンデンサ４１の間を流れる電流による磁界の向きがＮ１端子２４０および第１コンデンサ４１の間を流れる電流による磁界の向きとは反対方向になる箇所が発生する。したがって、Ｐ端子１１０および第１コンデンサ４１の間と、Ｎ１端子２４０および第１コンデンサ４１の間とは、互いに磁界を打ち消し合う。よって、Ｐ端子１１０および第１コンデンサ４１の間と、Ｎ１端子２４０および第１コンデンサ４１の間とのインダクタンスの増加が抑制される。
【0095】
また、Ｎ端子１５０および第２コンデンサ４２の間における電流経路方向は、Ｎ２端子２５０および第２コンデンサ４２の間における電流経路方向とは反対方向になる。このため、Ｎ端子１５０および第２コンデンサ４２の間を流れる電流による磁界の向きがＮ２端子２５０および第２コンデンサ４２の間を流れる電流による磁界の向きとは反対方向になる箇所が発生する。したがって、Ｎ端子１５０および第２コンデンサ４２の間と、Ｎ２端子２５０および第２コンデンサ４２の間とは、互いに磁界を打ち消し合う。よって、Ｎ端子１５０および第２コンデンサ４２の間と、Ｎ２端子２５０および第２コンデンサ４２の間とのインダクタンスの増加が抑制される。したがって、半導体モジュール１０のインダクタンスの増加が抑制される。
【0096】
（第２実施形態）
第２実施形態では、第１リードフレーム１２１、第２リードフレーム１２２、第３リードフレーム１２３および第４リードフレーム１２４の形態が第１実施形態と異なる。また、第５リードフレーム２２１、第６リードフレーム２２２、第７リードフレーム２２３および第８リードフレーム２２４の形態が第１実施形態と異なる。これら以外は、第１実施形態と同様である。
第２実施形態では、第１リードフレーム１２１、第２リードフレーム１２２、第３リードフレーム１２３および第４リードフレーム１２４の形態が第１実施形態と異なる。また、第５リードフレーム２２１、第６リードフレーム２２２、第７リードフレーム２２３および第８リードフレーム２２４の形態が第１実施形態と異なる。これら以外は、第１実施形態と同様である。
【0097】
また、ここで、図２１に示すように、第１封止部１６０から露出している第１リードフレーム１２１の面積を第１面積Ｓ１とする。第１封止部１６０から露出している第３リードフレーム１２３の面積を第３面積Ｓ３とする。図２２に示すように、第１封止部１６０から露出している第２リードフレーム１２２の面積を第２面積Ｓ２とする。第１封止部１６０から露出している第４リードフレーム１２４の面積を第４面積Ｓ４とする。図２３に示すように、第２封止部２６０から露出している第５リードフレーム２２１の面積を第５面積Ｓ５とする。第２封止部２６０から露出している第７リードフレーム２２３の面積を第７面積Ｓ７とする。図２４に示すように、第２封止部２６０から露出している第６リードフレーム２２２の面積を第６面積Ｓ６とする。第２封止部２６０から露出している第８リードフレーム２２４の面積を第８面積Ｓ８とする。
【0098】
そして、第５面積Ｓ５は、第１面積Ｓ１、第２面積Ｓ２、第３面積Ｓ３および第４面積Ｓ４よりも大きくなっている。すなわち、Ｓ５＞Ｓ１、Ｓ５＞Ｓ２、Ｓ５＞Ｓ３、Ｓ５＞Ｓ４とされている。第６面積Ｓ６は、第１面積Ｓ１、第２面積Ｓ２、第３面積Ｓ３および第４面積Ｓ４よりも大きくなっている。すなわち、Ｓ６＞Ｓ１、Ｓ６＞Ｓ２、Ｓ６＞Ｓ３、Ｓ６＞Ｓ４とされている。第７面積Ｓ７は、第１面積Ｓ１、第２面積Ｓ２、第３面積Ｓ３および第４面積Ｓ４よりも大きくなっている。すなわち、Ｓ７＞Ｓ１、Ｓ７＞Ｓ２、Ｓ７＞Ｓ３、Ｓ７＞Ｓ４とされている。第８面積Ｓ８は、第１面積Ｓ１、第２面積Ｓ２、第３面積Ｓ３および第４面積Ｓ４よりも大きくなっている。すなわち、Ｓ８＞Ｓ１、Ｓ８＞Ｓ２、Ｓ８＞Ｓ３、Ｓ８＞Ｓ４とされている。
【0099】
以上のように、第２実施形態の半導体モジュール１０は、構成されている。この第２実施形態においても、第１実施形態と同様の効果を奏する。また、第２実施形態では、以下に記載する効果も奏する。
【0100】
［２］ここで、上記したように、第３半導体素子２１１および第４半導体素子２１２は、比較的発熱しやすい。
【0101】
これに対して、第２実施形態の半導体モジュール１０では、第５面積Ｓ５、第６面積Ｓ６、第７面積Ｓ７および第８面積Ｓ８のいずれかは、第１面積Ｓ１、第２面積Ｓ２、第３面積Ｓ３および第４面積Ｓ４のいずれかよりも大きくなっている。
【0102】
これにより、第１～第８面積Ｓ１～Ｓ８が同じである場合と比較して、第５リードフレーム２２１、第６リードフレーム２２２、第７リードフレーム２２３および第８リードフレーム２２４は、放熱しやすくなる。このため、第３半導体素子２１１および第４半導体素子２１２の温度上昇が抑制される。したがって、第３半導体素子２１１および第４半導体素子２１２の故障や破損が抑制される。
【0103】
（他の実施形態）
本開示は、上記実施形態に限定されるものではなく、上記実施形態に対して、適宜変更が可能である。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
本開示は、上記実施形態に限定されるものではなく、上記実施形態に対して、適宜変更が可能である。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【0104】
上記各実施形態では、第１トランジスタ１７１、第２トランジスタ１７２、第３トランジスタ２７１および第４トランジスタ２７２は、ＭＯＳＦＥＴであるところ、これに限定されない。第１トランジスタ１７１、第２トランジスタ１７２、第３トランジスタ２７１および第４トランジスタ２７２は、ＩＧＢＴ等であってもよい。なお、ＩＧＢＴは、Insulated Gate Bipolar Transistorの略である。
【0105】
上記各実施形態では、第１ダイオード１９１、第２ダイオード１９２、第３ダイオード２９１および第４ダイオード２９２は、ツェナーダイオードであるところ、これに限定されない。第１ダイオード１９１、第２ダイオード１９２、第３ダイオード２９１および第４ダイオード２９２は、整流用ダイオード等であってもよい。
【0106】
上記各実施形態では、第６リードフレーム２２２および第８リードフレーム２２４は、別体とされている。これに対して、第６リードフレーム２２２および第８リードフレーム２２４は、一体であってもよい。
【0107】
上記各実施形態では、半導体モジュール１０は、３レベルインバータに用いられるところ、これに限定されない。半導体モジュール１０は、２レベルインバータに用いられてもよい。
【0108】
（本開示の観点）
［観点１］
半導体モジュールであって、
第１モジュール（１１）と、
第２モジュール（１２）と、
を備え、
前記第１モジュールは、
一方向（Ｄａ）に延びている第１端子（１１０）と、
前記第１端子に接続されている第１電極（１７１１）と、第２電極（１７１２）と、印加電圧に基づいて前記第１および前記第２電極の間にて電流を流させる第１ゲート電極（１７１３）と、前記第１電極および前記第２電極に接続されている第１ダイオード（１９１）と、を含む第１素子（１１１）と、
前記第２電極に接続されている第３電極（１７２１）と、第４電極（１７２２）と、印加電圧に基づいて前記第３電極および前記第４電極の間にて電流を流させる第２ゲート電極（１７２３）と、前記第３電極および前記第４電極に接続されている第２ダイオード（１９２）と、を含む第２素子（１１２）と、
前記第３電極に接続されているとともに前記一方向に延びており、負荷（５０）に接続される第２端子（１４０）と、
前記第４電極に接続されているとともに、前記一方向に延びている第３端子（１５０）と、
を有し、
前記第２モジュールは、
前記一方向に延びており、前記第２端子と接続されていることにより前記第１モジュールと前記第２モジュールとを接続させる第４端子（２１０）と、
前記第４端子に接続されている第５電極（２７１１）と、第６電極（２７１２）と、印加電圧に基づいて前記第５電極および前記第６電極の間にて電流を流させる第３ゲート電極（２７１３）と、前記第５電極および前記第６電極に接続されている第３ダイオード（２９１）と、を含む第３素子（２１１）と、
第７電極（２７２１）と、前記第６電極に接続されている第８電極（２７２２）と、印加電圧に基づいて前記第７電極および前記第８電極の間にて電流を流させる第４ゲート電極（２７２３）と、前記第７電極および前記第８電極に接続されている第４ダイオード（２９２）と、を含む第４素子（２１２）と、
前記第７電極に接続されているとともに、前記一方向に延びている第５端子（２４０）と、
前記第７電極に接続されているとともに、前記一方向に延びている第６端子（２５０）と、
を有し、
前記第１モジュールは、前記第１モジュールの厚み方向（ＤＴ）に前記第２モジュールと対向しており、
前記第１モジュールにおける電流経路方向は、前記第２モジュールにおける電流経路方向とは反対方向になっている半導体モジュール。
［観点２］
前記第１端子は、前記第５端子と前記厚み方向に対向しており、
前記第１端子における電流経路方向は、前記第５端子における電流経路方向とは反対方向になっており、
前記第２端子は、前記第４端子と前記厚み方向に対向しており、
前記第２端子における電流経路方向は、前記第４端子における電流経路方向とは反対方向になっており、
前記第３端子は、前記第６端子と前記厚み方向に対向しており、
前記第３端子における電流経路方向は、前記第６端子における電流経路方向とは反対方向になっている観点１に記載の半導体モジュール。
［観点３］
前記第１モジュールは、前記第１素子、前記第２素子、前記第１端子、前記第２端子および前記第３端子を覆う第１封止部（１６０）を有し、
前記第２モジュールは、前記第３素子、前記第４素子、前記第４端子、前記第５端子および前記第６端子を覆う第２封止部（２６０）を有し、
前記第１端子は、前記第１封止部から突き出ている第１突出部（１１００）を含み、
前記第２端子は、前記第１封止部から突き出ている第２突出部（１４００）を含み、
前記第３端子は、前記第１封止部から突き出ている第３突出部（１５００）を含み、
前記第４端子は、前記第２封止部から突き出ている第４突出部（２１００）を含み、
前記第５端子は、前記第２封止部から突き出ている第５突出部（２４００）を含み、
前記第６端子は、前記第２封止部から突き出ている第６突出部（２５００）を含み、
前記厚み方向における前記第１封止部の中心を通るとともに前記厚み方向と直交する面を第１中心面（Ｓｏ１）とし、
前記厚み方向における前記第２封止部の中心を通るとともに前記厚み方向と直交する面を第２中心面（Ｓｏ２）とすると、
前記第１突出部は、前記第１中心面よりも前記第５突出部側に位置しており、
前記第２突出部は、前記第１中心面よりも前記第４突出部側に位置しており、
前記第３突出部は、前記第１中心面よりも前記第６突出部側に位置しており、
前記第４突出部は、前記第２中心面よりも前記第２突出部側に位置しており、
前記第５突出部は、前記第２中心面よりも前記第１突出部側に位置しており、
前記第６突出部は、前記第２中心面よりも前記第３突出部側に位置している観点２に記載の半導体モジュール。
［観点４］
前記第１モジュールは、
前記第１電極に接続されている第１リードフレーム（１２１）と、
前記第２電極に接続されている第２リードフレーム（１２２）と、
前記第３電極および前記第２リードフレームに接続されている第３リードフレーム（１２３）と、
前記第４電極に接続されている第４リードフレーム（１２４）と、
前記第１素子、前記第２素子、前記第１端子、前記第２端子、前記第３端子、前記第１リードフレーム、前記第２リードフレーム、前記第３リードフレームおよび前記第４リードフレームを覆う第１封止部（１６０）と、
を有し、
前記第２モジュールは、
前記第５電極および前記第４端子に接続されている第５リードフレーム（２２１）と、
前記第６電極に接続されている第６リードフレーム（２２２）と、
前記第７電極に接続されている第７リードフレーム（２２３）と、
前記第８電極および前記第６リードフレームに接続されている第８リードフレーム（２２４）と、
前記第３素子、前記第４素子、前記第４端子、前記第５端子、前記第６端子、前記第５リードフレーム、前記第６リードフレーム、前記第７リードフレームおよび前記第８リードフレームを覆う第２封止部（２６０）と、
を有し、
前記第１リードフレーム、前記第２リードフレーム、前記第３リードフレームおよび前記第４リードフレームの少なくとも一部は、前記第１封止部から露出しており、
前記第５リードフレーム、前記第６リードフレーム、前記第７リードフレームおよび前記第８リードフレームの少なくとも一部は、前記第２封止部から露出しており、
前記第２封止部から露出している前記第５リードフレーム、前記第６リードフレーム、前記第７リードフレームおよび前記第８リードフレームの面積（Ｓ５、Ｓ６、Ｓ７、Ｓ８）のいずれかは、前記第１封止部から露出している前記第１リードフレーム、前記第２リードフレーム、前記第３リードフレームおよび前記第４リードフレームの面積（Ｓ１、Ｓ２、Ｓ３、Ｓ４）のいずれかよりも大きくなっている観点１または２に記載の半導体モジュール。
［観点５］
前記第１モジュールの外形と、前記第２モジュールの外形とは、同じとされている観点１ないし４のいずれか１つに記載の半導体モジュール。
［観点６］
前記第３素子および前記第４素子の耐圧は、
前記第１素子の耐圧の０．５以上、１．０未満とされており、
前記第２素子の耐圧の０．５以上、１．０未満とされている観点１ないし５のいずれか１つに記載の半導体モジュール。
［観点７］
前記半導体モジュールは、
前記第１端子に接続されているとともに、前記一方向に延びている第１延長部（３１）と、
前記第３端子に接続されているとともに、前記一方向に延びている第２延長部（３２）と、
前記第５端子および前記第６端子に接続されているとともに、前記一方向に延びている第３延長部（３３）と、
前記第１延長部および前記第３延長部に挟まれているとともに、前記第１延長部および前記第３延長部と接続されている第１コンデンサ（４１）と、
前記第２延長部および前記第３延長部に挟まれているとともに、前記第２延長部および前記第３延長部と接続されている第２コンデンサ（４２）と、
を備える観点１ないし６のいずれか１つに記載の半導体モジュール。
［観点１］
半導体モジュールであって、
第１モジュール（１１）と、
第２モジュール（１２）と、
を備え、
前記第１モジュールは、
一方向（Ｄａ）に延びている第１端子（１１０）と、
前記第１端子に接続されている第１電極（１７１１）と、第２電極（１７１２）と、印加電圧に基づいて前記第１および前記第２電極の間にて電流を流させる第１ゲート電極（１７１３）と、前記第１電極および前記第２電極に接続されている第１ダイオード（１９１）と、を含む第１素子（１１１）と、
前記第２電極に接続されている第３電極（１７２１）と、第４電極（１７２２）と、印加電圧に基づいて前記第３電極および前記第４電極の間にて電流を流させる第２ゲート電極（１７２３）と、前記第３電極および前記第４電極に接続されている第２ダイオード（１９２）と、を含む第２素子（１１２）と、
前記第３電極に接続されているとともに前記一方向に延びており、負荷（５０）に接続される第２端子（１４０）と、
前記第４電極に接続されているとともに、前記一方向に延びている第３端子（１５０）と、
を有し、
前記第２モジュールは、
前記一方向に延びており、前記第２端子と接続されていることにより前記第１モジュールと前記第２モジュールとを接続させる第４端子（２１０）と、
前記第４端子に接続されている第５電極（２７１１）と、第６電極（２７１２）と、印加電圧に基づいて前記第５電極および前記第６電極の間にて電流を流させる第３ゲート電極（２７１３）と、前記第５電極および前記第６電極に接続されている第３ダイオード（２９１）と、を含む第３素子（２１１）と、
第７電極（２７２１）と、前記第６電極に接続されている第８電極（２７２２）と、印加電圧に基づいて前記第７電極および前記第８電極の間にて電流を流させる第４ゲート電極（２７２３）と、前記第７電極および前記第８電極に接続されている第４ダイオード（２９２）と、を含む第４素子（２１２）と、
前記第７電極に接続されているとともに、前記一方向に延びている第５端子（２４０）と、
前記第７電極に接続されているとともに、前記一方向に延びている第６端子（２５０）と、
を有し、
前記第１モジュールは、前記第１モジュールの厚み方向（ＤＴ）に前記第２モジュールと対向しており、
前記第１モジュールにおける電流経路方向は、前記第２モジュールにおける電流経路方向とは反対方向になっている半導体モジュール。
［観点２］
前記第１端子は、前記第５端子と前記厚み方向に対向しており、
前記第１端子における電流経路方向は、前記第５端子における電流経路方向とは反対方向になっており、
前記第２端子は、前記第４端子と前記厚み方向に対向しており、
前記第２端子における電流経路方向は、前記第４端子における電流経路方向とは反対方向になっており、
前記第３端子は、前記第６端子と前記厚み方向に対向しており、
前記第３端子における電流経路方向は、前記第６端子における電流経路方向とは反対方向になっている観点１に記載の半導体モジュール。
［観点３］
前記第１モジュールは、前記第１素子、前記第２素子、前記第１端子、前記第２端子および前記第３端子を覆う第１封止部（１６０）を有し、
前記第２モジュールは、前記第３素子、前記第４素子、前記第４端子、前記第５端子および前記第６端子を覆う第２封止部（２６０）を有し、
前記第１端子は、前記第１封止部から突き出ている第１突出部（１１００）を含み、
前記第２端子は、前記第１封止部から突き出ている第２突出部（１４００）を含み、
前記第３端子は、前記第１封止部から突き出ている第３突出部（１５００）を含み、
前記第４端子は、前記第２封止部から突き出ている第４突出部（２１００）を含み、
前記第５端子は、前記第２封止部から突き出ている第５突出部（２４００）を含み、
前記第６端子は、前記第２封止部から突き出ている第６突出部（２５００）を含み、
前記厚み方向における前記第１封止部の中心を通るとともに前記厚み方向と直交する面を第１中心面（Ｓｏ１）とし、
前記厚み方向における前記第２封止部の中心を通るとともに前記厚み方向と直交する面を第２中心面（Ｓｏ２）とすると、
前記第１突出部は、前記第１中心面よりも前記第５突出部側に位置しており、
前記第２突出部は、前記第１中心面よりも前記第４突出部側に位置しており、
前記第３突出部は、前記第１中心面よりも前記第６突出部側に位置しており、
前記第４突出部は、前記第２中心面よりも前記第２突出部側に位置しており、
前記第５突出部は、前記第２中心面よりも前記第１突出部側に位置しており、
前記第６突出部は、前記第２中心面よりも前記第３突出部側に位置している観点２に記載の半導体モジュール。
［観点４］
前記第１モジュールは、
前記第１電極に接続されている第１リードフレーム（１２１）と、
前記第２電極に接続されている第２リードフレーム（１２２）と、
前記第３電極および前記第２リードフレームに接続されている第３リードフレーム（１２３）と、
前記第４電極に接続されている第４リードフレーム（１２４）と、
前記第１素子、前記第２素子、前記第１端子、前記第２端子、前記第３端子、前記第１リードフレーム、前記第２リードフレーム、前記第３リードフレームおよび前記第４リードフレームを覆う第１封止部（１６０）と、
を有し、
前記第２モジュールは、
前記第５電極および前記第４端子に接続されている第５リードフレーム（２２１）と、
前記第６電極に接続されている第６リードフレーム（２２２）と、
前記第７電極に接続されている第７リードフレーム（２２３）と、
前記第８電極および前記第６リードフレームに接続されている第８リードフレーム（２２４）と、
前記第３素子、前記第４素子、前記第４端子、前記第５端子、前記第６端子、前記第５リードフレーム、前記第６リードフレーム、前記第７リードフレームおよび前記第８リードフレームを覆う第２封止部（２６０）と、
を有し、
前記第１リードフレーム、前記第２リードフレーム、前記第３リードフレームおよび前記第４リードフレームの少なくとも一部は、前記第１封止部から露出しており、
前記第５リードフレーム、前記第６リードフレーム、前記第７リードフレームおよび前記第８リードフレームの少なくとも一部は、前記第２封止部から露出しており、
前記第２封止部から露出している前記第５リードフレーム、前記第６リードフレーム、前記第７リードフレームおよび前記第８リードフレームの面積（Ｓ５、Ｓ６、Ｓ７、Ｓ８）のいずれかは、前記第１封止部から露出している前記第１リードフレーム、前記第２リードフレーム、前記第３リードフレームおよび前記第４リードフレームの面積（Ｓ１、Ｓ２、Ｓ３、Ｓ４）のいずれかよりも大きくなっている観点１または２に記載の半導体モジュール。
［観点５］
前記第１モジュールの外形と、前記第２モジュールの外形とは、同じとされている観点１ないし４のいずれか１つに記載の半導体モジュール。
［観点６］
前記第３素子および前記第４素子の耐圧は、
前記第１素子の耐圧の０．５以上、１．０未満とされており、
前記第２素子の耐圧の０．５以上、１．０未満とされている観点１ないし５のいずれか１つに記載の半導体モジュール。
［観点７］
前記半導体モジュールは、
前記第１端子に接続されているとともに、前記一方向に延びている第１延長部（３１）と、
前記第３端子に接続されているとともに、前記一方向に延びている第２延長部（３２）と、
前記第５端子および前記第６端子に接続されているとともに、前記一方向に延びている第３延長部（３３）と、
前記第１延長部および前記第３延長部に挟まれているとともに、前記第１延長部および前記第３延長部と接続されている第１コンデンサ（４１）と、
前記第２延長部および前記第３延長部に挟まれているとともに、前記第２延長部および前記第３延長部と接続されている第２コンデンサ（４２）と、
を備える観点１ないし６のいずれか１つに記載の半導体モジュール。
【符号の説明】
【0109】
１０ 半導体モジュール
１１ 第１モジュール
１２ 第２モジュール
５０ 負荷
１１０ Ｐ端子
１４０ Ｏ１端子
１５０ Ｎ端子
２１０ Ｏ２端子
２４０ Ｎ１端子
２５０ Ｎ２端子
１１ 第１モジュール
１２ 第２モジュール
５０ 負荷
１１０ Ｐ端子
１４０ Ｏ１端子
１５０ Ｎ端子
２１０ Ｏ２端子
２４０ Ｎ１端子
２５０ Ｎ２端子
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】