(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024179648
(43)【公開日】2024-12-26
(54)【発明の名称】窒化物半導体装置および窒化物半導体装置の製造方法
(51)【国際特許分類】
H01L 21/338 20060101AFI20241219BHJP
H01L 21/337 20060101ALI20241219BHJP
【FI】
H01L29/80 H
H01L29/80 C
【審査請求】未請求
【請求項の数】20
【出願形態】OL
(21)【出願番号】P 2023098654
(22)【出願日】2023-06-15
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105957
【弁理士】
【氏名又は名称】恩田 誠
(74)【代理人】
【識別番号】100068755
【弁理士】
【氏名又は名称】恩田 博宣
(72)【発明者】
【氏名】▲高▼堂 真也
【テーマコード(参考)】
5F102
【Fターム(参考)】
5F102GB01
5F102GC01
5F102GD04
5F102GJ02
5F102GJ03
5F102GJ04
5F102GJ10
5F102GK04
5F102GL04
5F102GL07
5F102GQ01
5F102HC16
(57)【要約】
【課題】窒化物半導体装置において、ゲートリーク電流の増大を抑制する。
【解決手段】窒化物半導体装置10は、第1窒化物半導体で構成された電子走行層22と、電子走行層22上に形成され、第1窒化物半導体よりも大きなバンドギャップを有する第2窒化物半導体で構成された電子供給層24と、電子供給層24上に形成され、アクセプタ型不純物を含む第3窒化物半導体で構成されたゲート層28と、ゲート層28の上面28A上に形成されたゲート電極30とを含む。ゲート電極30は、平面視でゲート層28の上面28Aよりも小さい面積を有している。ゲート層28の上面28Aは、ゲート電極30に覆われている第1領域74と、ゲート電極30に覆われていない第2領域76とを含む。ゲート層28の第2領域76における表面粗さは、ゲート層28の第1領域74における表面粗さに対して±10%以内である。
【選択図】
図4
【特許請求の範囲】
【請求項1】
第1窒化物半導体で構成された電子走行層と、
前記電子走行層上に形成され、前記第1窒化物半導体よりも大きなバンドギャップを有する第2窒化物半導体で構成された電子供給層と、
前記電子供給層上に形成され、アクセプタ型不純物を含む第3窒化物半導体で構成されたゲート層であって、前記電子供給層に接する底面および前記底面と反対側の上面を含む、ゲート層と、
前記ゲート層の前記上面上に形成されたゲート電極と
を備え、
前記ゲート電極は、平面視で前記ゲート層の前記上面よりも小さい面積を有しており、前記ゲート層の前記上面は、前記ゲート電極に覆われている第1領域と、前記ゲート電極に覆われていない第2領域とを含み、
前記ゲート層の前記第2領域における表面粗さは、前記ゲート層の前記第1領域における表面粗さに対して±10%以内である、窒化物半導体装置。
【請求項2】
前記ゲート層の前記上面は、前記第2領域に形成された複数のピットを有している、請求項1に記載の窒化物半導体装置。
【請求項3】
前記ゲート層の前記上面は、前記第2領域に形成された複数のステップを有している、請求項1に記載の窒化物半導体装置。
【請求項4】
前記第2領域は、前記ゲート電極の側面と、前記ゲート層の側面との間に延在している、請求項1に記載の窒化物半導体装置。
【請求項5】
前記ゲート層の前記第2領域における表面粗さは、前記ゲート層の前記側面の表面粗さよりも小さい、請求項4に記載の窒化物半導体装置。
【請求項6】
前記ゲート層は、
前記電子供給層に接するとともに、前記ゲート層の前記上面を含むリッジ部と、
前記電子供給層に接するとともに、前記リッジ部から平面視で外側に延びる、前記リッジ部よりも薄い延在部と
を含む、請求項1~5のいずれか一項に記載の窒化物半導体装置。
【請求項7】
前記ゲート層の前記第2領域における表面粗さは、前記延在部の上面の表面粗さよりも小さい、請求項6に記載の窒化物半導体装置。
【請求項8】
前記電子供給層、前記ゲート層、および前記ゲート電極を覆うパッシベーション層をさらに備え、前記第2領域は、前記パッシベーション層に接している、請求項1~5のいずれか一項に記載の窒化物半導体装置。
【請求項9】
ソース電極およびドレイン電極をさらに備え、
前記パッシベーション層は、第1開口および第2開口を有し、
前記ゲート層は前記第1開口と前記第2開口との間に位置しており、
前記ソース電極は、前記第1開口を介して前記電子供給層に接しており、
前記ドレイン電極は、前記第2開口を介して前記電子供給層に接している、
請求項8に記載の窒化物半導体装置。
【請求項10】
前記第1窒化物半導体は、GaNを含み、
前記第2窒化物半導体は、AlGaNを含み、
前記第3窒化物半導体は、GaNを含む、
請求項1~5のいずれか一項に記載の窒化物半導体装置。
【請求項11】
第1窒化物半導体層を形成すること、
前記第1窒化物半導体層上に、前記第1窒化物半導体層よりも大きなバンドギャップを有する第2窒化物半導体層を形成すること、
前記第2窒化物半導体層上に、アクセプタ型不純物を含む第3窒化物半導体層を形成すること、
前記第3窒化物半導体層上に金属層を形成すること、
前記金属層を選択的に除去することにより前記第3窒化物半導体層上にゲート電極を形成すること、
前記第3窒化物半導体層を選択的に除去することにより、前記第2窒化物半導体層に接する底面および前記底面と反対側の上面を含むゲート層を形成すること
を含み、
前記ゲート電極は、平面視で前記ゲート層の前記上面よりも小さい面積を有しており、前記ゲート層の前記上面は、前記ゲート電極に覆われている第1領域と、前記ゲート電極に覆われていない第2領域とを含み、
前記第2領域における表面粗さは、前記第1領域における表面粗さに対して±10%以内である、窒化物半導体装置の製造方法。
【請求項12】
前記ゲート電極を形成することは、前記第3窒化物半導体層に対して化学的エッチングを行うことを含む、請求項11に記載の窒化物半導体装置の製造方法。
【請求項13】
前記ゲート電極を形成することは、前記第3窒化物半導体層に対して原子層エッチングを行うことを含む、請求項11に記載の窒化物半導体装置の製造方法。
【請求項14】
前記ゲート層の前記上面は、前記第2領域に形成された複数のピットを有している、請求項11~13のいずれか一項に記載の窒化物半導体装置の製造方法。
【請求項15】
前記ゲート層の前記上面は、前記第2領域に形成された複数のステップを有している、請求項11に記載の窒化物半導体装置の製造方法。
【請求項16】
前記第2領域は、前記ゲート電極の側面と、前記ゲート層の側面との間に延在している、請求項11~13のいずれか一項に記載の窒化物半導体装置の製造方法。
【請求項17】
前記第2領域の表面粗さは、前記ゲート層の前記側面の表面粗さよりも小さい、請求項16に記載の窒化物半導体装置の製造方法。
【請求項18】
前記第2窒化物半導体層、前記ゲート層、および前記ゲート電極を覆うパッシベーション層を形成することをさらに含み、前記第2領域は、前記パッシベーション層に接している、請求項11~13のいずれか一項に記載の窒化物半導体装置の製造方法。
【請求項19】
前記パッシベーション層に第1開口および第2開口を形成すること、
ソース電極およびドレイン電極を形成すること
をさらに含み、
前記ゲート層は前記第1開口と前記第2開口との間に位置しており、
前記ソース電極は、前記第1開口を介して前記第2窒化物半導体層に接しており、
前記ドレイン電極は、前記第2開口を介して前記第2窒化物半導体層に接している、
請求項18に記載の窒化物半導体装置の製造方法。
【請求項20】
前記第1窒化物半導体層は、GaN層であり、
前記第2窒化物半導体層は、AlGaN層であり、
前記第3窒化物半導体層は、アクセプタ型不純物を含むGaN層である、
請求項11~13のいずれか一項に記載の窒化物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、窒化物半導体装置および窒化物半導体装置の製造方法に関する。
【背景技術】
【0002】
現在、窒化ガリウム(GaN)等のIII族窒化物半導体(以下、単に「窒化物半導体」と言う場合がある)を用いた高電子移動度トランジスタ(HEMT)の製品化が進んでいる。HEMTは、半導体ヘテロ接合の界面付近に形成された二次元電子ガス(2DEG)を導電経路(チャネル)として使用する。HEMTを利用したパワーデバイスは、典型的なシリコン(Si)パワーデバイスと比較して低オン抵抗および高周波動作を可能にしたデバイスとして認知されている。
【0003】
例えば、特許文献1に記載の窒化物半導体装置は、シリコン基板と、窒化ガリウム(GaN)層によって構成された電子走行層と、窒化アルミニウムガリウム(AlGaN)層によって構成された電子供給層とを含む。電子走行層中、電子走行層と電子供給層とのヘテロ接合の界面付近において、2DEGが形成される。また、特許文献1の窒化物半導体装置では、アクセプタ型不純物がドーピングされたGaN層(p型GaN層)が、電子供給層上であってゲート電極の直下の位置に設けられている。この構成では、p型GaN層が、その直下の領域において電子走行層と電子供給層との間のヘテロ接合界面付近における伝導帯のエネルギーレベルを引き上げるので、p型GaN層の直下のチャネルを消失させることができる。これにより、窒化物半導体装置のノーマリーオフ動作が実現される。
【先行技術文献】
【特許文献】
【0004】
【0005】
[概要]
p型GaN層上にゲート電極を形成する際に、p型GaN層にエッチングダメージが生じることがある。p型GaN層のエッチングダメージは、ゲートリーク電流を増大させ得る。
【0006】
本開示の一態様による窒化物半導体装置は、第1窒化物半導体で構成された電子走行層と、前記電子走行層上に形成され、前記第1窒化物半導体よりも大きなバンドギャップを有する第2窒化物半導体で構成された電子供給層と、前記電子供給層上に形成され、アクセプタ型不純物を含む第3窒化物半導体で構成されたゲート層であって、前記電子供給層に接する底面および前記底面と反対側の上面を含む、ゲート層と、前記ゲート層の前記上面上に形成されたゲート電極とを備えている。前記ゲート電極は、平面視で前記ゲート層の前記上面よりも小さい面積を有している。前記ゲート層の前記上面は、前記ゲート電極に覆われている第1領域と、前記ゲート電極に覆われていない第2領域とを含む。前記ゲート層の前記第2領域における表面粗さは、前記ゲート層の前記第1領域における表面粗さに対して±10%以内である。
【0007】
他の特徴および態様は、以下の詳細な説明、図面、および特許請求の範囲から明らかになるであろう。
【図面の簡単な説明】
【0008】
【
図1】
図1は、一実施形態に係る例示的な窒化物半導体装置の概略平面図である。
【
図2】
図2は、
図1に示す窒化物半導体装置の拡大平面図である。
【
図3】
図3は、
図2のF3-F3線に沿った窒化物半導体装置の概略断面図である。
【
図5】
図5は、窒化物半導体装置のゲート層として用いられるGaN層の表面の原子間力顕微鏡像である。
【
図6】
図6は、窒化物半導体装置の例示的な製造工程を説明するための概略断面図である。
【
図7】
図7は、
図6に示す工程に続く製造工程を示す概略断面図である。
【
図8】
図8は、
図7に示す工程に続く製造工程を示す概略断面図である。
【
図9】
図9は、
図8に示す工程に続く製造工程を示す概略断面図である。
【
図14】
図14は、比較例におけるゲート電極のエッチング工程を示す図である。
【
図15】
図15は、比較例におけるゲート層のエッチング工程の後のゲート層の状態を示す概略断面図である。
【0009】
[詳細な説明]
以下、添付図面を参照して本開示の窒化物半導体装置のいくつかの実施形態を説明する。なお、図示および説明を簡潔かつ明瞭にするために、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、図示を簡潔かつ明瞭にするために、断面図では、ハッチングが省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。
【0010】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
【0011】
(窒化物半導体装置の概略構造)
図1~
図4を参照して、一実施形態に係る例示的な窒化物半導体装置10について説明する。本実施形態では、窒化物半導体装置10は、高電子移動度トランジスタ(HEMT)が形成された半導体チップとして構成されていてよい。
図1は、一実施形態に係る例示的な窒化物半導体装置10の概略平面図である。
図2は、窒化物半導体装置10の拡大平面図である。
図3は、
図2のF3-F3線に沿った窒化物半導体装置10の概略断面図である。
図4は、
図3の一部を拡大した図である。
【0012】
図1~
図4に示される互いに直交するXYZ軸のZ軸方向は、半導体基板18(
図3参照)の面と直交する方向である。なお、本明細書において使用される「平面視」という用語は、明示的に別段の記載がない限り、Z軸方向に沿って上方から窒化物半導体装置10を視ることをいう。
【0013】
図1に示すように、窒化物半導体装置10は、平面視で矩形状の上面10Aに形成されたゲートパッド12、ソースパッド14、およびドレインパッド16を含んでいてよい。ゲートパッド12、ソースパッド14、およびドレインパッド16は、半導体チップ内に形成されたHEMTのゲート電極、ソース電極、およびドレイン電極(例えば、
図2に示すゲート電極30、ソース電極34、およびドレイン電極36)にそれぞれ電気的に接続されていてよい。ゲートパッド12、ソースパッド14、およびドレインパッド16は、窒化物半導体装置10の外部接続端子を構成することができる。
【0014】
図1の例では、窒化物半導体装置10は、複数のソースパッド14および複数のドレインパッド16を含んでいる。複数のソースパッド14および複数のドレインパッド16は、X軸方向に交互に配置されていてよい。上面10Aに配置されるパッド12,14,16の数は、特定の用途の必要性に応じて任意に定めることができる。
【0015】
ゲートパッド12、ソースパッド14、およびドレインパッド16のレイアウトは、
図1に示す例に限定されない。ゲートパッド12、ソースパッド14、およびドレインパッド16は、任意の他のレイアウトで配置することができる。
【0016】
図3は、
図1に示すソースパッド14またはドレインパッド16の下方に位置するHEMTのアクティブ領域の概略断面図を示す。
図3に示すように、窒化物半導体装置10は、半導体基板18と、半導体基板18上に形成されたバッファ層20とを含んでいてよい。
【0017】
半導体基板18は、シリコン(Si)、シリコンカーバイド(SiC)、窒化ガリウム(GaN)、サファイア、または他の基板材料によって形成することができる。一例では、半導体基板18は、Si基板であってよい。半導体基板18の厚さは、例えば200μm以上1500μm以下とすることができる。
【0018】
バッファ層20は、1つまたは複数の窒化物半導体層を含んでいてよい。バッファ層20は、半導体基板18と、バッファ層20上に形成される層(後述する電子走行層22など)との間の熱膨張係数の差に起因する窒化物半導体装置10の反りやクラックの発生を抑制することができる任意の材料で構成することができる。例えば、バッファ層20は、窒化アルミニウム(AlN)層、窒化アルミニウムガリウム(AlGaN)層、および異なるアルミニウム(Al)組成を有するグレーデッドAlGaN層のうちの少なくとも1つを含むことができる。例えば、バッファ層20は、単一のAlN層、単一のAlGaN層、AlGaN/GaN超格子構造を有する層、AlN/AlGaN超格子構造を有する層、またはAlN/GaN超格子構造を有する層で構成されていてもよい。
【0019】
一例において、バッファ層20は、半導体基板18上に形成されたAlN層である第1バッファ層と、AlN層上に形成されたAlGaN層である第2バッファ層を含むことができる。第1バッファ層は、例えば、100nm~300nmの厚さを有するAlN層であってよく、一方、第2バッファ層は、それぞれ100nm~300nmの厚さを有する、組成の異なる複数のAlGaN層を含んでいてよい。なお、バッファ層20におけるリーク電流を抑制するために、バッファ層20の一部に不純物を導入してバッファ層20を半絶縁性にしてもよい。その場合、不純物は、例えば炭素(C)または鉄(Fe)であり、不純物の濃度は、例えば4×1016cm-3以上とすることができる。
【0020】
窒化物半導体装置10は、電子走行層22と、電子走行層22上に形成された電子供給層24とをさらに含む。電子走行層22は、バッファ層20上に形成されていてよい。
電子走行層22は、第1窒化物半導体で構成されている。第1窒化物半導体は、GaNを含み得る。電子走行層22の厚さは、一例では、0.5μm以上2μm以下であってよい。なお、電子走行層22におけるリーク電流を抑制するために、電子走行層22の一部に不純物を導入することによって、電子走行層22の表層領域以外を半絶縁性にしてもよい。この場合、不純物は、例えばCであってよい。電子走行層22中の不純物濃度は、例えば4×1016cm-3以上とすることができる。すなわち、電子走行層22は、不純物濃度の異なる複数のGaN層、一例では、CドープGaN層と、ノンドープGaN層とを含むことができる。この場合、CドープGaN層は、バッファ層20上に形成されていてよい。CドープGaN層は、0.3μm以上2μm以下の厚さを有することができる。CドープGaN層中のC濃度は、5×1017cm-3以上9×1019cm-3以下とすることができる。ノンドープGaN層は、CドープGaN層上に形成され、0.05μm以上0.4μm以下の厚さを有することができる。ノンドープGaN層は、電子供給層24と接している。一例では、電子走行層22は、厚さ0.4μmのCドープGaN層と、厚さ0.4μmのノンドープGaN層とを含んでいてよい。また、CドープGaN層中のC濃度は約2×1019cm-3であってよい。
【0021】
電子供給層24は、第1窒化物半導体よりも大きなバンドギャップを有する第2窒化物半導体で構成されている。第2窒化物半導体は、AlGaNを含み得る。一例では、電子供給層24は、AlxGa1-xNで構成され、xは0.1<x<0.4であり、より好ましくは、0.1<x<0.3である。電子供給層24は、5nm以上20nm以下の厚さを有していてよい。一例では、電子供給層24は、8nm以上の厚さを有していてよい。
【0022】
電子走行層22を構成する第1窒化物半導体(例えば、GaN)と、電子供給層24を構成する第2窒化物半導体(例えば、AlGaN)は、互いに異なる格子定数を有している。したがって、電子走行層22と電子供給層24とは、格子不整合系のヘテロ接合を形成する。電子走行層22および電子供給層24の自発分極と、ヘテロ接合界面付近の結晶歪みに起因するピエゾ分極とによって、ヘテロ接合界面付近における電子走行層22の伝導帯のエネルギーレベルはフェルミ準位よりも低くなる。これにより、電子走行層22と電子供給層24とのヘテロ接合界面に近い位置(例えば、界面から数nm程度の範囲内)において電子走行層22内に二次元電子ガス(2DEG)26が広がっている。電子走行層22内の2DEG26は、窒化物半導体装置10のチャネルとして機能する。電子走行層22に生成される2DEG26のシートキャリア密度は、電子供給層24のAl組成および厚さのうちの少なくとも一方を増加させることにより増加させることができる。
【0023】
(ゲート層およびゲート電極)
図3に示すように、窒化物半導体装置10は、電子供給層24上に形成されたゲート層28と、ゲート電極30とをさらに含む。ゲート層28は、電子供給層24の一部の上に形成されていてよい。ゲート層28は、電子供給層24に接する底面28Bおよび底面28Bと反対側の上面28Aを含む。ゲート電極30は、ゲート層28の上面28A上に形成されている。
【0024】
ゲート層28は、アクセプタ型不純物を含む第3窒化物半導体で構成されている。第3窒化物半導体は、GaNを含み得る。本実施形態では、ゲート層28は、アクセプタ型不純物がドーピングされた窒化ガリウム層(p型GaN層)であってよい。アクセプタ型不純物は、亜鉛(Zn)、マグネシウム(Mg)、および炭素(C)のうちの少なくとも1つを含むことができる。ゲート層28中のアクセプタ型不純物の最大濃度は、7×1018cm-3以上1×1020cm-3以下とすることができる。
【0025】
ゲート電極30は、1つまたは複数の金属層によって構成されていてよい。一例では、ゲート電極30は、窒化チタン(TiN)で構成されていてよい。別の例では、ゲート電極30は、Tiで構成された第1金属層と、第1金属層上に設けられたTiNで構成された第2金属層とを含んでいてもよい。ゲート電極30は、ゲート層28とショットキー接合を形成することができる。ゲート電極30の厚さは、例えば、50nm以上200nm以下であってよい。
【0026】
窒化物半導体装置10は、電子供給層24、ゲート層28、およびゲート電極30を覆うパッシベーション層32をさらに含んでいてよい。パッシベーション層32は、第1開口32Aおよび第2開口32Bを有している。第1開口32Aおよび第2開口32Bは、X軸方向に離隔されている。ゲート層28は、第1開口32Aと第2開口32Bとの間に位置している。より詳細には、ゲート層28は、第1開口32Aと第2開口32Bとの間であって、第2開口32Bよりも第1開口32Aの近くに配置されていてよい。パッシベーション層32は、例えば、窒化シリコン(SiN)、二酸化シリコン(SiO2)、酸窒化シリコン(SiON)、酸化アルミニウム(Al2O3)、AlN、および酸窒化アルミニウム(AlON)のうちの少なくとも1つによって形成されていてよい。パッシベーション層32の厚さは、例えば、80nm以上150nm以下であってよい。
【0027】
ゲート電極30の上面30Aは、パッシベーション層32により覆われている。ゲート電極30の底面30Bは、ゲート層28の上面28Aに接している。ゲート電極30の側面30Cは、パッシベーション層32により覆われている。ゲート電極30は、平面視でゲート層28の上面28Aよりも小さい面積を有している。したがって、ゲート電極30の側面30Cは、ゲート層28の側面28Cと面一ではない。
【0028】
(ソース電極およびドレイン電極)
窒化物半導体装置10は、第1開口32Aを介して電子供給層24に接しているソース電極34と、第2開口32Bを介して電子供給層24に接しているドレイン電極36とをさらに含む。ソース電極34およびドレイン電極36は、1つまたは複数の金属層(例えば、Ti層、TiN層、Al層、AlSiCu層、およびAlCu層などの任意の組み合わせ)によって構成することができる。
【0029】
ソース電極34の少なくとも一部は、第1開口32A内に充填されているので、第1開口32Aを介して電子供給層24直下の2DEG26とオーミック接触することができる。同様に、ドレイン電極36の少なくとも一部は、第2開口32B内に充填されているので、第2開口32Bを介して電子供給層24直下の2DEG26とオーミック接触することができる。
【0030】
(フィールドプレート電極)
窒化物半導体装置10は、任意選択で、パッシベーション層32上に形成され、かつ平面視でゲート層28とドレイン電極36との間の領域に少なくとも部分的に延在するフィールドプレート電極38をさらに含んでいてよい。
図3に示す例では、フィールドプレート電極38は、ソース電極34と一体的に形成されている。一体的に形成された電極のうち、ソース電極34は、少なくともパッシベーション層32の第1開口32Aに埋設された部分を含んでいてよく、フィールドプレート電極38は、残りの部分を含んでいてよい。なお、フィールドプレート電極38は、ソース電極34に電気的に接続されていればよく、必ずしもソース電極34と連続していなくてもよい。
【0031】
フィールドプレート電極38は、ドレイン電極36から離隔されている。フィールドプレート電極38は、平面視でドレイン電極36(第2開口32B)とゲート層28との間に位置する端部38Aを含んでいてよい。
【0032】
フィールドプレート電極38は、ゲート電極30にゲート電圧が印加されていないゼロバイアスの状態でドレイン電極36にドレイン電圧が印加された場合に、ゲート電極30の端部近傍の電界集中を緩和させることができる。
【0033】
(ゲート層の断面形状)
ゲート層28は、電子供給層24に接するとともに、上面28Aを含むリッジ部40と、電子供給層24に接するとともに、リッジ部40から平面視で外側に延びる、リッジ部40よりも薄い第1延在部42および第2延在部44とを含んでいてよい。なお、本開示では、第1延在部42および第2延在部44をあわせて「延在部」と呼ぶ場合がある。第1延在部42および第2延在部44は、リッジ部40よりも薄いため、第1延在部42の上面42Aおよび第2延在部44の上面44Aは、Z軸方向においてゲート層28の上面28Aよりも下方に位置している。ゲート層28の側面28Cは、ゲート層28の上面28Aと、第1延在部42の上面42Aおよび第2延在部44の上面44Aとを接続している。
【0034】
第1延在部42は、リッジ部40から第1開口32Aに向かって延びている。第1延在部42は、平面視でリッジ部40と第1開口32Aとの間の電子供給層24の表面を部分的に覆っている。第1延在部42は、第1開口32Aに埋め込まれたソース電極34までは達していない。
【0035】
第2延在部44は、リッジ部40から第2開口32Bに向かって延びている。第2延在部44は、平面視でリッジ部40と第2開口32Bとの間の電子供給層24の表面を部分的に覆っている。第2延在部44は、第2開口32Bに埋め込まれたドレイン電極36までは達していない。
【0036】
リッジ部40は、第1延在部42と第2延在部44との間にあり、第1延在部42および第2延在部44と一体的に形成されている。第1延在部42と第2延在部44の存在により、ゲート層28の底面28Bは、上面28Aよりも大きな面積を有している。
図3に示す例では、第2延在部44は、第1延在部42よりも、平面視でリッジ部40の外側に向けて長く延びていてよい。すなわち、第2延在部44は、第1延在部42よりも大きいX軸方向の寸法を有していてよい。第1延在部42は、X軸方向において、例えば0.2μm以上0.3μm以下の寸法を有し得る。一方、第2延在部44は、X軸方向において、例えば0.2μm以上0.6μm以下の寸法を有し得る。
【0037】
リッジ部40は、ゲート層28の比較的厚い部分に相当する。リッジ部40は、例えば、80nm以上150nm以下の厚さを有していてよい。一例では、リッジ部40は、110nmよりも大きい厚さを有していてよい。第1延在部42および第2延在部44は、リッジ部40の厚さよりも小さい厚さを有している。一例では、第1延在部42および第2延在部44は、リッジ部40の厚さの半分以下の厚さを有していてよい。
【0038】
図4に示すように、第1延在部42は、略一定の厚さを有する第1ステップ部46と、第1ステップ部46をリッジ部40に接続する第1中間部48とを含んでいてよい。なお、本明細書において「略一定の厚さ」とは、厚さが製造上のばらつき(例えば、20%)の範囲内にあることを指す。一例では、第1ステップ部46の厚さは、5nm以上25nm以下であってよい。第1中間部48の厚さは、第1ステップ部46の厚さ以上リッジ部40の厚さ未満であってよい。
【0039】
同様に、第2延在部44は、略一定の厚さを有する第2ステップ部50と、第2ステップ部50をリッジ部40に接続する第2中間部52とを含んでいてよい。一例では、第2ステップ部50の厚さは、5nm以上25nm以下であってよい。第2中間部52の厚さは、第2ステップ部50の厚さ以上リッジ部40の厚さ未満であってよい。第2ステップ部50は、第1ステップ部46と同じ厚さを有していてよい。
【0040】
(窒化物半導体装置の平面レイアウト)
次に、
図2を参照して、窒化物半導体装置10の平面レイアウトの一例について説明する。
図2には、
図1に示すソースパッド14またはドレインパッド16の下方に位置するHEMTのアクティブ領域が主に示されている。
図2では、ゲート電極30、ソース電極34、ドレイン電極36、およびフィールドプレート電極38は破線で描かれている。また、パッシベーション層32については、第1開口32Aおよび第2開口32Bが実線で描かれており、それ以外の部分は透過的に示されている。また、
図2では、第1延在部42および第2延在部44は省略されている。
【0041】
図2に示されるように、ゲート層28は、平面視において、ドレイン電極36を取り囲むように形成されていてよい。ゲート層28は、Y軸方向に延びる本体部54と、隣り合う2つの本体部54を接続する接続部56とを含んでいてよい。ゲート層28の本体部54は、パッシベーション層32の第1開口32Aと第2開口32Bとの間に配置されている。
【0042】
ゲート電極30は、平面視において、ゲート層28と重なるように配置されている。したがって、ゲート電極30は、ゲート層28と同様、平面視において、ドレイン電極36を取り囲むように形成されていてよい。ゲート電極30は、Y軸方向に延びる本体部58と、隣り合う2つの本体部58を接続する接続部60とを含んでいてよい。
【0043】
窒化物半導体装置10は、ゲート配線62、ソース配線64、およびドレイン配線66を含んでいてよい。
図2では、ゲート配線62、ソース配線64、およびドレイン配線66は、一点鎖線で描かれている。ゲート配線62、ソース配線64、およびドレイン配線66は、Z軸方向においてソース電極34およびドレイン電極36よりも上方に位置している。ゲート配線62は、X軸方向に延びるとともに、ゲート電極30の接続部60の上方に配置されていてよい。ソース配線64およびドレイン配線66は、X軸方向に延びるとともに、それぞれ平面視でソース電極34およびドレイン電極36と交差するように配置されていてよい。一例では、ゲート電極30は、接続部60上に配置されたビア68を介してゲート配線62に電気的に接続されていてよい。ソース電極34は、ビア70を介してソース配線64に電気的に接続されていてよい。ドレイン電極36は、ビア72を介してドレイン配線66に電気的に接続されていてよい。ゲート配線62、ソース配線64、およびドレイン配線66は、
図1に示すゲートパッド12、ソースパッド14、およびドレインパッド16にそれぞれ電気的に接続されていてよい。
【0044】
窒化物半導体装置10の平面レイアウトは、
図2に示す例に限られない。任意の他の平面レイアウトを窒化物半導体装置10に適用することができる。
(ゲート層の表面状態)
図4に戻って、ゲート層28の表面状態について説明する。
図4に示すように、ゲート層28の上面28Aは、ゲート電極30に覆われている第1領域74と、ゲート電極30に覆われていない第2領域76とを含む。すなわち、第1領域74は、ゲート電極30(底面30B)と接している領域であり、一方、第2領域76は、ゲート電極30と接していない領域である。第2領域76は、パッシベーション層32に接している。第2領域76は、ゲート電極30の側面30Cと、ゲート層28の側面28Cとの間に延在している。平面視では、第1領域74は、ゲート電極30と重なっており、一方、第2領域76は、ゲート電極30と隣り合っている(
図2参照)。
【0045】
図6~
図12を参照して後述するように、窒化物半導体装置10の製造工程において、第1領域74と第2領域76とは異なる処理を受ける。具体的には、第1領域74は、ゲート電極30に覆われているため、エッチングされていない表面に対応するが、第2領域76はエッチングされた表面に対応する。しかしながら、本実施形態では、第1領域74の表面粗さは、第2領域76の表面粗さと同程度である。具体的には、ゲート層28の第2領域76における表面粗さは、ゲート層28の第1領域74における表面粗さに対して±10%以内である。なお、表面粗さは、二乗平均平方根値(RMS値)により表すことができる。ゲート層28の第1領域74の表面粗さおよび第2領域76の表面粗さは、1nm未満であってよい。
【0046】
ゲート層28の第1領域74における表面粗さは、延在部42,44の上面42A,44Aの表面粗さよりも小さくてよい。同様に、ゲート層28の第2領域76における表面粗さは、延在部42,44の上面42A,44Aの表面粗さよりも小さくてよい。
【0047】
また、ゲート層28の第1領域74における表面粗さは、ゲート層28の側面28Cの表面粗さよりも小さくてよい。同様に、ゲート層28の第2領域76における表面粗さは、ゲート層28の側面28Cの表面粗さよりも小さくてよい。
【0048】
図5は、窒化物半導体装置10のゲート層28として用いられるGaN層の表面の原子間力顕微鏡像(AFM像)である。
図5に示すAFM像は、エピタキシャル成長後のGaN層の表面を表す。
図5の例では、GaN層の表面粗さ(RMS値)は、約0.78nmである。GaN層の表面には、複数のピットPおよび複数のステップSを観察することができる。後述するように、ゲート層28の第1領域74および第2領域76には、エッチングによるダメージ層が存在しないか、あるいは殆ど存在しないため、第1領域74および第2領域76の表面粗さは、エピタキシャル成長後のGaN層の表面と同等であってよい。したがって、第1領域74および第2領域76では、
図5に示されるエピタキシャル成長後のGaN層の表面と同様、複数のピットPおよび複数のステップSが観察され得る。このように、本実施形態においては、ゲート層28の上面28Aは、第1領域74に形成された複数のピットPを有していてよい。さらに、ゲート層28の上面28Aは、第1領域74に形成された複数のステップSを有していてもよい。同様に、ゲート層28の上面28Aは、第2領域76に形成された複数のピットPを有していてよい。また、ゲート層28の上面28Aは、第2領域76に形成された複数のステップSを有していてよい。
【0049】
(窒化物半導体装置の製造方法)
次に、
図6~
図12を参照して、窒化物半導体装置10の製造方法の一例を説明する。
図6~
図12は、窒化物半導体装置10の例示的な製造工程を示す概略断面図である。なお、理解を容易にするために、
図6~
図12では、
図3の構成要素と同様な構成要素には同一の符号が付されている。
【0050】
窒化物半導体装置10の製造方法は、第1窒化物半導体層78を形成すること、第1窒化物半導体層78上に、第1窒化物半導体層78よりも大きなバンドギャップを有する第2窒化物半導体層80を形成すること、第2窒化物半導体層80上に、アクセプタ型不純物を含む第3窒化物半導体層82を形成することを含む。
【0051】
図6に示すように、例えばSi基板である半導体基板18上に、バッファ層20、第1窒化物半導体層78、第2窒化物半導体層80、および第3窒化物半導体層82が順次積層される。バッファ層20、第1窒化物半導体層78、第2窒化物半導体層80、および第3窒化物半導体層82は、有機金属気相成長(Metal Organic Chemical Vapor Deposition,MOCVD)法を用いてエピタキシャル成長させることができる。
【0052】
詳細な図示は省略するが、一例では、バッファ層20は多層バッファ層であってよい。多層バッファ層は、半導体基板18上に形成されたAlN層(第1バッファ層)と、AlN層上に形成されたグレーデッドAlGaN層(第2バッファ層)とを含み得る。グレーデッドAlGaN層は、例えば、AlN層に近い側から順にAl組成を75%、50%、25%とした3つのAlGaN層を積層することによって形成することができる。
【0053】
バッファ層20上に形成される第1窒化物半導体層78は、GaN層であってよい。また、第1窒化物半導体層78上に形成される第2窒化物半導体層80は、AlGaN層であってよい。第2窒化物半導体層80は、第1窒化物半導体層78よりも大きなバンドギャップを有している。第1窒化物半導体層78および第2窒化物半導体層80は、それぞれ
図3に示す電子走行層22および電子供給層24に対応する。
【0054】
第3窒化物半導体層82は、アクセプタ型不純物を含むGaN層であってよい。一例では、第3窒化物半導体層82を成長させる間にマグネシウムをドーピングすることによって、アクセプタ型不純物を含む第3窒化物半導体層82を形成することができる。第3窒化物半導体層82にドーピングされるマグネシウムの量は、例えば、成長チャンバ内に導入されるドーピングガス(例えば、ビスシクロペンタジエニルマグネシウム(Cp2Mg))の流量、成長温度などを制御することにより調整することができる。一例では、第3窒化物半導体層82は、1×1018cm-3以上1×1020cm-3未満の濃度のマグネシウムを不純物として含んでいてよい。
【0055】
窒化物半導体装置10の製造方法は、第3窒化物半導体層82上に金属層84を形成すること、金属層84を選択的に除去することにより第3窒化物半導体層82上にゲート電極30を形成することをさらに含む。
【0056】
図7に示すように、第3窒化物半導体層82上に金属層84が形成される。金属層84は、例えば、TiN層であってよい。次いで、金属層84上に第1ハードマスク層88が形成される。第1ハードマスク層88は、例えば、SiN層であってよい。
【0057】
次いで、
図8に示すように、金属層84および第1ハードマスク層88が、リソグラフィおよびエッチングにより選択的に除去される。この結果、
図3に示すゲート電極30に相当する金属層84の部分と、当該部分の上面を覆う第1ハードマスク層88が、第3窒化物半導体層82上に残される。これにより、ゲート電極30が、第3窒化物半導体層82の第1領域86に形成される。換言すると、第3窒化物半導体層82の第1領域86は、ゲート電極30に覆われている領域である。
【0058】
ここで、ゲート電極30を形成することは、第3窒化物半導体層82に対して化学的エッチングを行うことを含んでいてよい。金属層84および第1ハードマスク層88のエッチングの最終段階において、第1領域86以外の第3窒化物半導体層82の表面が露出される。このとき、第3窒化物半導体層82の表面は、金属層84の除去のために用いられたエッチング(例えば、プラズマエッチングなどの物理的エッチング)により、エッチングダメージを受け得る。そこで、エッチング工程の少なくとも一部(例えば、最終段階)において、第3窒化物半導体層82の露出された表面に対して化学的エッチングを行うことにより、第3窒化物半導体層82の表面に形成されたダメージ層を除去することができる。
【0059】
追加的または代替的に、ゲート電極30を形成することは、第3窒化物半導体層82に対して原子層エッチング(Atomic Layer Etching,ALE)を行うことを含んでいてよい。ALEでは、反応性ガスをエッチング対象(例えば、第3窒化物半導体層82)の最表面の原子層と化学反応させ、反応した層(例えば、単原子層)をイオン照射により選択的にエッチングすることができる。第3窒化物半導体層82の露出された表面に対してALEを行うことにより、第3窒化物半導体層82の表面に形成されたダメージ層を除去することができる。
【0060】
窒化物半導体装置10の製造方法は、第3窒化物半導体層82を選択的に除去することにより、ゲート層28を形成することをさらに含む。
図9に示すように、第2ハードマスク層90が、ゲート電極30、第1ハードマスク層88、および第3窒化物半導体層82を覆うように形成される。第2ハードマスク層90は、例えば、SiN層であってよい。
【0061】
次いで、
図10に示すように、第2ハードマスク層90が、異方性エッチングにより選択的に除去される。異方性エッチングは、第2ハードマスク層90の厚さ方向に主に進行し、この結果、第2ハードマスク層90のうち、ゲート電極30および第1ハードマスク層88の側面を覆う部分は残されたままとなる。
【0062】
図11に示すように、第3窒化物半導体層82が、第1ハードマスク層88および第2ハードマスク層90を用いてエッチングされる。第3窒化物半導体層82のうち、第1ハードマスク層88および第2ハードマスク層90の下に位置する部分はエッチングされず、その結果、
図3を参照して説明したゲート層28のリッジ部40に対応する第1部分92が形成される。一方、第3窒化物半導体層82のうち、第1ハードマスク層88および第2ハードマスク層90に覆われていない部分はエッチングされ、その結果、
図11に示す第2部分96が形成される。第3窒化物半導体層82の第2部分96の厚さは、第1部分92の厚さの半分以下であってよい。第3窒化物半導体層82の第1部分92の上面は、ゲート電極30に覆われている第1領域86と、第2ハードマスク層90に覆われている第2領域94とを含む。第1領域86および第2領域94は、
図4に示すゲート層28の第1領域74および第2領域76にそれぞれ相当する。
【0063】
次いで、
図12に示すように、第1延在部42および第2延在部44に対応する第2部分96の一部が残るように、第3窒化物半導体層82が選択的に除去される。この結果、リッジ部40、第1延在部42、および第2延在部44を含むゲート層28が形成される。ゲート層28は、第2窒化物半導体層80に接する底面28Bおよび底面28Bと反対側の上面28Aを含む。ゲート電極30は、平面視でゲート層28の上面28Aよりも小さい面積を有している。ゲート層28の上面28Aは、ゲート電極30に覆われている第1領域74(第3窒化物半導体層82の第1領域86)と、ゲート電極30に覆われていない第2領域76(第3窒化物半導体層82第2領域94)とを含む。第2領域76における表面粗さは、第1領域74における表面粗さに対して±10%以内である。
【0064】
図示は省略するが、窒化物半導体装置10の製造方法は、第2窒化物半導体層80(電子供給層24)、ゲート層28、およびゲート電極30を覆うパッシベーション層32を形成すること、パッシベーション層32に第1開口32Aおよび第2開口32Bを形成すること、第1開口32Aを介して第2窒化物半導体層80に接するソース電極34および第2開口32Bを介して第2窒化物半導体層80に接するドレイン電極36を形成することをさらに含む。これにより、
図3に示す窒化物半導体装置10を得ることができる。
【0065】
(エッチング後のゲート層の状態)
図13は、
図11に示す工程の後のゲート層28の状態を示す概略断面図である。第1ハードマスク層88および第2ハードマスク層90を用いたエッチングにより、第3窒化物半導体層82に、第1部分92および第2部分96が形成されている。第3窒化物半導体層82のエッチングには、ドライエッチングが用いられてよい。その場合、エッチングされる第3窒化物半導体層82の表面には、イオン衝突により、比較的粗い表面を有するダメージ層Dが形成され得る。
図13に示すように、ドライエッチングのプラズマに曝される面、すなわち、第1部分92の側面および第2部分96の上面に、ダメージ層Dが形成され得る。ダメージ層Dが形成された第3窒化物半導体層82の表面粗さ(RMS値)は、1nmを超え得る。なお、ダメージ層Dは、理解を容易にするために
図13において誇張して描かれていることを理解されたい。
【0066】
一方、ゲート電極30に覆われている第3窒化物半導体層82の第1領域86には、ダメージ層は形成されない。同様に、第2ハードマスク層90に覆われている第3窒化物半導体層82の第2領域94にも、ダメージ層は形成されない。なお、第2領域94は、既にゲート電極30のエッチングの影響を受けている可能性がある。しかしながら、たとえゲート電極30のエッチングにおいて第2領域94にダメージ層が形成されていたとしても、当該ダメージ層は、化学的エッチングおよび/またはALEにより、第2ハードマスク層90の形成に先立って除去されている。
【0067】
第3窒化物半導体層82の第1部分92は、
図3に示すゲート層28のリッジ部40に相当する。第3窒化物半導体層82の第2部分96の一部は、
図3に示すゲート層28の延在部42,44に相当する。第1領域86および第2領域94の表面粗さは、ゲート層28の側面28C(リッジ部40の側面)および延在部42,44の上面42A,44Aの表面粗さよりも小さくてよい。
【0068】
(窒化物半導体装置の作用)
以下、窒化物半導体装置10の作用について説明する。窒化物半導体装置10は、電子供給層24に接する底面28Bおよび底面28Bと反対側の上面28Aを含むゲート層28と、ゲート層28の上面28A上に形成されたゲート電極30とを含んでいる。ゲート電極30は、平面視でゲート層28の上面28Aよりも小さい面積を有している。ゲート層28の上面28Aは、ゲート電極30に覆われている第1領域74と、ゲート電極30に覆われていない第2領域76とを含んでいる。ゲート層28の第2領域76における表面粗さは、ゲート層28の第1領域74における表面粗さに対して±10%以内である。すなわち、ゲート層28の第2領域76の表面粗さは、第1領域74の表面粗さと略同等である。第2領域76が、エッチングダメージを受けていない第1領域74と同等の表面粗さを有しているということは、ゲート層28の第2領域76にエッチングによるダメージ層がない、または殆どないことを意味する。
【0069】
仮に、ゲート層28の第2領域76にダメージ層が形成されていると、比較的大きなゲートリーク電流が生じ得る。第2領域76は、ゲート電極30の側面30Cと、ゲート層28の側面28Cとの間に延在しているため、ゲート電極30およびゲート層28の表面を流れるリーク電流の経路となり得る。また、ゲート層28のうち、ゲート電極30の側面30Cの近傍に位置する部分は、比較的電界が集中しやすい場所である。したがって、ゲートリーク電流の量は、第2領域76の表面状態に大きく依存し得る。
【0070】
本実施形態では、ゲート層28の第2領域76における表面粗さは、ゲート層28の第1領域74における表面粗さに対して±10%以内である。ゲート層28の第2領域76は、エッチングダメージを受けていない第1領域74と同等の表面粗さを有しているので、ゲートリーク電流の増大を抑制することができる。
【0071】
本実施形態の窒化物半導体装置10によるゲートリーク電流の増大の抑制についてさらに説明するために、
図14および
図15を参照して、比較例におけるエッチング工程について説明する。
【0072】
図14は、比較例におけるゲート電極30のエッチング工程を示す図である。比較例では、
図8に示すゲート電極30のエッチング工程において化学的エッチングおよび/またはALEが行われない。その結果、第3窒化物半導体層82のうち、ゲート電極30に覆われる第1領域86を除く表面100には、イオン衝突により形成された、比較的粗い表面を有するダメージ層Dが残されたままになっている。ダメージ層Dが形成された第3窒化物半導体層82の表面粗さ(RMS値)は、1nmを超え得る。
【0073】
図15は、比較例におけるゲート層28のエッチング工程の後のゲート層28の状態を示す概略断面図である。
図15に示すように、第1ハードマスク層88および第2ハードマスク層90を用いたエッチングにより、第3窒化物半導体層82に、第1部分92および第2部分96が形成されている。第2ハードマスク層90は、
図14に示す工程の後に形成されるため、第2ハードマスク層90の下にはダメージ層Dが存在している。したがって、
図13に示す本実施形態とは異なり、第2ハードマスク層90に覆われている比較例の第2領域102は、ダメージ層Dを有している。この結果、第3窒化物半導体層82の第2領域102における表面粗さは、ゲート電極30に覆われている第1領域86における表面粗さよりも有意に大きい。第2領域102にダメージ層Dが存在することにより、比較例ではゲートリーク電流が増加する。
【0074】
この点、本実施形態では、ゲート層28の第2領域76のダメージ層が除去されているため、ゲート層28の第2領域76における表面粗さは、ゲート電極30に覆われている第1領域74における表面粗さと実質的に同等である。したがって、本実施形態の窒化物半導体装置10によれば、ゲートリーク電流を低減することができる。
【0075】
本実施形態の窒化物半導体装置10は、以下の利点を有する。
(1)窒化物半導体装置10は、電子供給層24に接する底面28Bおよび底面28Bと反対側の上面28Aを含むゲート層28と、ゲート層28の上面28A上に形成されたゲート電極30とを含んでいる。ゲート電極30は、平面視でゲート層28の上面28Aよりも小さい面積を有している。ゲート層28の上面28Aは、ゲート電極30に覆われている第1領域74と、ゲート電極30に覆われていない第2領域76とを含んでいる。ゲート層28の第2領域76における表面粗さは、ゲート層28の第1領域74における表面粗さに対して±10%以内である。この構成によれば、第2領域76は、エッチングによるダメージ層が形成されていない第1領域74と実質的に同等の表面粗さを有しているため、ゲートリーク電流の増加を抑制することができる。
【0076】
(2)ゲート層28の第2領域76における表面粗さは、ゲート層28の側面28Cの表面粗さよりも小さくてよい。この構成によれば、ゲート層28の側面28Cと比べて、ゲート電極30のより近くに位置する第2領域76の表面粗さを小さくすることができるので、ゲートリーク電流の増加を効率的に抑制することができる。
【0077】
(4)ゲート層28の第2領域76における表面粗さは、延在部42,44の上面42A,44Aの表面粗さよりも小さくてよい。この構成によれば、ゲート層28の延在部42,44の上面42A,44Aと比べて、ゲート電極30のより近くに位置する第2領域76の表面粗さを小さくすることができるので、ゲートリーク電流の増加を効率的に抑制することができる。
【0078】
(5)ゲート層28は、電子供給層24に接するとともに、ゲート層28の上面28Aを含むリッジ部40と、電子供給層24に接するとともに、リッジ部40から平面視で外側に延びる延在部42,44とを含んでいてよい。延在部42,44は、リッジ部40よりも薄い。ゲート層28が、リッジ部40よりも薄い延在部42,44を含むことにより、ゲート層28中の局所的な電界集中を抑制することができる。したがって、窒化物半導体装置10のゲート信頼性を向上させることができる。
【0079】
(6)ゲート電極30を形成することは、第3窒化物半導体層82に対して化学的エッチングを行うことを含んでいてよい。これにより、ゲート電極30を形成するためのエッチングにより生じた第3窒化物半導体層82のダメージ層を化学的に除去することができる。この結果、窒化物半導体装置10のゲートリーク電流の増加を抑制することができる。
【0080】
(7)ゲート電極30を形成することは、第3窒化物半導体層82に対して原子層エッチング(ALE)を行うことを含んでいてよい。これにより、ゲート電極30を形成するためのエッチングにより生じた第3窒化物半導体層82のダメージ層を、原子層レベルの精度で除去することができる。この結果、窒化物半導体装置10のゲートリーク電流の増加を抑制することができる。
【0081】
[変更例]
上記実施形態は、以下のように変更して実施することができる。
・
図4の例では、ゲート電極30は、ゲート層28の上面28Aの中央に位置しているため、第2領域76は、第1領域74の両側に対称的に広がっている。しかしながら、第2領域76は、第1領域74の両側に非対称的に広がっていてもよい。例えば、ゲート電極30が、ゲート層28の上面28Aにおいてドレイン電極36寄りに位置し、その結果、第1開口32A寄りの第2領域76が、第2開口32B寄りの第2領域76よりも広く形成されていてもよい。
【0082】
・ゲート層28は、延在部42,44を含んでいなくてもよい。すなわち、ゲート層28は、略均一な厚さを有するように形成されていてもよい。
・ゲート層28のエッチング工程において、化学的エッチングおよび/またはALEを実施してもよい。この場合、ゲート層28の第2領域76における表面粗さは、ゲート層28の側面28C(リッジ部40の側面)および/または延在部42,44の上面42A,44Aの表面粗さと実質的に同等(例えば、±10%以内)であってもよい。
【0083】
本明細書に記載の様々な例のうちの1つまたは複数を、技術的に矛盾しない範囲で組み合わせることができる。
本明細書において、「AおよびBのうちの少なくとも1つ」との記載は、「Aのみ、または、Bのみ、または、AおよびBの両方」を意味するものとして理解されるべきである。
【0084】
本明細書で使用される「~上に」という用語は、文脈によって明らかにそうでないことが示されない限り、「~上に」と「~の上方に」の意味を含む。したがって、「第1層が第2層上に形成される」という表現は、或る実施形態では第1層が第2層に接触して第2層上に直接配置され得るが、他の実施形態では第1層が第2層に接触することなく第2層の上方に配置され得ることが意図される。すなわち、「~上に」という用語は、第1層と第2層との間に他の層が形成される構造を排除しない。
【0085】
本明細書で使用される「垂直」、「水平」、「上方」、「下方」、「上」、「下」、「前方」、「後方」、「縦」、「横」、「左」、「右」、「前」、「後」などの方向を示す用語は、説明および図示された装置の特定の向きに依存する。本開示においては、様々な代替的な向きを想定することができ、したがって、これらの方向を示す用語は、狭義に解釈されるべきではない。
【0086】
例えば、本明細書で使用されるZ軸方向は必ずしも鉛直方向である必要はなく、鉛直方向に完全に一致している必要もない。例えば、X軸方向が鉛直方向であってもよく、またはY軸方向が鉛直方向であってもよい。
【0087】
[付記]
本開示から把握し得る技術的思想を以下に記載する。なお、限定する意図ではなく理解の補助のために、付記に記載される構成要素には、実施形態中の対応する構成要素の参照符号が付されている。参照符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、参照符号で示される構成要素に限定されるべきではない。
【0088】
(付記1)
第1窒化物半導体で構成された電子走行層(22)と、
前記電子走行層(22)上に形成され、前記第1窒化物半導体よりも大きなバンドギャップを有する第2窒化物半導体で構成された電子供給層(24)と、
前記電子供給層(24)上に形成され、アクセプタ型不純物を含む第3窒化物半導体で構成されたゲート層(28)であって、前記電子供給層(24)に接する底面(28B)および前記底面(28B)と反対側の上面(28A)を含む、ゲート層(28)と、
前記ゲート層(28)の前記上面(28A)上に形成されたゲート電極(30)と
を備え、
前記ゲート電極(30)は、平面視で前記ゲート層(28)の前記上面(28A)よりも小さい面積を有しており、前記ゲート層(28)の前記上面(28A)は、前記ゲート電極(30)に覆われている第1領域(74)と、前記ゲート電極(30)に覆われていない第2領域(76)とを含み、
前記ゲート層(28)の前記第2領域(76)における表面粗さは、前記ゲート層(28)の前記第1領域(74)における表面粗さに対して±10%以内である、窒化物半導体装置。
【0089】
(付記2)
前記ゲート層(28)の前記上面(28A)は、前記第2領域(76)に形成された複数のピット(P)を有している、付記1に記載の窒化物半導体装置。
【0090】
(付記3)
前記ゲート層(28)の前記上面(28A)は、前記第2領域(76)に形成された複数のステップ(S)を有している、付記1または2に記載の窒化物半導体装置。
【0091】
(付記4)
前記第2領域(76)は、前記ゲート電極(30)の側面(30C)と、前記ゲート層(28)の側面(28C)との間に延在している、付記1~3のいずれか1つに記載の窒化物半導体装置。
【0092】
(付記5)
前記ゲート層(28)の前記第2領域(76)における表面粗さは、前記ゲート層(28)の前記側面(28C)の表面粗さよりも小さい、付記4に記載の窒化物半導体装置。
【0093】
(付記6)
前記ゲート層(28)は、
前記電子供給層(24)に接するとともに、前記ゲート層(28)の前記上面(28A)を含むリッジ部(40)と、
前記電子供給層(24)に接するとともに、前記リッジ部(40)から平面視で外側に延びる、前記リッジ部(40)よりも薄い延在部(42,44)と
を含む、付記1~5のいずれか1つに記載の窒化物半導体装置。
【0094】
(付記7)
前記ゲート層(28)の前記第2領域(76)における表面粗さは、前記延在部(42,44)の上面(42A,44A)の表面粗さよりも小さい、付記6に記載の窒化物半導体装置。
【0095】
(付記8)
前記電子供給層(24)、前記ゲート層(28)、および前記ゲート電極(30)を覆うパッシベーション層(32)をさらに備え、前記第2領域(76)は、前記パッシベーション層(32)に接している、付記1~7のいずれか1つに記載の窒化物半導体装置。
【0096】
(付記9)
ソース電極(34)およびドレイン電極(36)をさらに備え、
前記パッシベーション層(32)は、第1開口(32A)および第2開口(32B)を有し、
前記ゲート層(28)は前記第1開口(32A)と前記第2開口(32B)との間に位置しており、
前記ソース電極(34)は、前記第1開口(32A)を介して前記電子供給層(24)に接しており、
前記ドレイン電極(36)は、前記第2開口(32B)を介して前記電子供給層(24)に接している、
付記8に記載の窒化物半導体装置。
【0097】
(付記10)
前記第1窒化物半導体は、GaNを含み、
前記第2窒化物半導体は、AlGaNを含み、
前記第3窒化物半導体は、GaNを含む、
付記1~9のいずれか1つに記載の窒化物半導体装置。
【0098】
(付記11)
第1窒化物半導体層(78)を形成すること、
前記第1窒化物半導体層(78)上に、前記第1窒化物半導体層(78)よりも大きなバンドギャップを有する第2窒化物半導体層(80)を形成すること、
前記第2窒化物半導体層(80)上に、アクセプタ型不純物を含む第3窒化物半導体層(82)を形成すること、
前記第3窒化物半導体層(82)上に金属層(84)を形成すること、
前記金属層(84)を選択的に除去することにより前記第3窒化物半導体層(82)上にゲート電極(30)を形成すること、
前記第3窒化物半導体層(82)を選択的に除去することにより、前記第2窒化物半導体層(80)に接する底面(28B)および前記底面(28B)と反対側の上面(28A)を含むゲート層(28)を形成すること
を含み、
前記ゲート電極(30)は、平面視で前記ゲート層(28)の前記上面(28A)よりも小さい面積を有しており、前記ゲート層(28)の前記上面(28A)は、前記ゲート電極(30)に覆われている第1領域(74)と、前記ゲート電極(30)に覆われていない第2領域(76)とを含み、
前記第2領域(76)における表面粗さは、前記第1領域(74)における表面粗さに対して±10%以内である、窒化物半導体装置の製造方法。
【0099】
(付記12)
前記ゲート電極(30)を形成することは、前記第3窒化物半導体層(82)に対して化学的エッチングを行うことを含む、付記11に記載の窒化物半導体装置の製造方法。
【0100】
(付記13)
前記ゲート電極(30)を形成することは、前記第3窒化物半導体層(82)に対して原子層エッチングを行うことを含む、付記11に記載の窒化物半導体装置の製造方法。
【0101】
(付記14)
前記ゲート層(28)の前記上面(28A)は、前記第2領域(76)に形成された複数のピット(P)を有している、付記11~13のいずれか1つに記載の窒化物半導体装置の製造方法。
【0102】
(付記15)
前記ゲート層(28)の前記上面(28A)は、前記第2領域(76)に形成された複数のステップ(S)を有している、付記11~14のいずれか1つに記載の窒化物半導体装置の製造方法。
【0103】
(付記16)
前記第2領域(76)は、前記ゲート電極(30)の側面(30C)と、前記ゲート層(28)の側面(28C)との間に延在している、付記11~15のいずれか1つに記載の窒化物半導体装置の製造方法。
【0104】
(付記17)
前記第2領域(76)の表面粗さは、前記ゲート層(28)の前記側面(28C)の表面粗さよりも小さい、付記16に記載の窒化物半導体装置の製造方法。
【0105】
(付記18)
前記第2窒化物半導体層(80)、前記ゲート層(28)、および前記ゲート電極(30)を覆うパッシベーション層(32)を形成することをさらに含み、前記第2領域(76)は、前記パッシベーション層(32)に接している、付記11~17のいずれか1つに記載の窒化物半導体装置の製造方法。
【0106】
(付記19)
前記パッシベーション層(32)に第1開口(32A)および第2開口(32B)を形成すること、
ソース電極(34)およびドレイン電極(36)を形成すること
をさらに含み、
前記ゲート層(28)は前記第1開口(32A)と前記第2開口(32B)との間に位置しており、
前記ソース電極(34)は、前記第1開口(32A)を介して前記第2窒化物半導体層(80)に接しており、
前記ドレイン電極(36)は、前記第2開口(32B)を介して前記第2窒化物半導体層(80)に接している、
付記18に記載の窒化物半導体装置の製造方法。
【0107】
(付記20)
前記第1窒化物半導体層(78)は、GaN層であり、
前記第2窒化物半導体層(80)は、AlGaN層であり、
前記第3窒化物半導体層(82)は、アクセプタ型不純物を含むGaN層である、
付記11~19のいずれか1つに記載の窒化物半導体装置の製造方法。
【0108】
以上の説明は単に例示である。本開示の技術を説明する目的のために列挙された構成要素および方法(製造プロセス)以外に、より多くの考えられる組み合わせおよび置換が可能であることを当業者は認識し得る。本開示は、特許請求の範囲を含む本開示の範囲内に含まれるすべての代替、変形、および変更を包含することが意図される。
【符号の説明】
【0109】
10…窒化物半導体装置
10A…上面
12…ゲートパッド
14…ソースパッド
16…ドレインパッド
18…半導体基板
20…バッファ層
22…電子走行層
24…電子供給層
26…二次元電子ガス(2DEG)
28…ゲート層
28A…上面
28B…底面
28C…側面
30…ゲート電極
30A…上面
30B…底面
30C…側面
32…パッシベーション層
32A…第1開口
32B…第2開口
34…ソース電極
36…ドレイン電極
38…フィールドプレート電極
40…リッジ部
42…第1延在部
44…第2延在部
46…第1ステップ部
48…第1中間部
50…第2ステップ部
52…第2中間部
54,58…本体部
56,60…接続部
62…ゲート配線
64…ソース配線
66…ドレイン配線
68,70,72…ビア
74…第1領域
76…第2領域
78…第1窒化物半導体層
80…第2窒化物半導体層
82…第3窒化物半導体層
84…金属層
86…第1領域
88…第1ハードマスク層
90…第2ハードマスク層
92…第1部分
94…第2領域
96…第2部分
100…表面
102…第2領域
P…ピット
S…ステップ
D…ダメージ層