特開 2024-179716 半導体装置およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024179716

(43)【公開日】2024-12-26

(54)【発明の名称】半導体装置およびその製造方法

(51)【国際特許分類】

   H01L 21/28 20060101AFI20241219BHJP

   H10B 43/27 20230101ALI20241219BHJP

   H01L 21/336 20060101ALI20241219BHJP

   H01L 29/423 20060101ALI20241219BHJP

   H01L 21/3205 20060101ALI20241219BHJP

【ＦＩ】

H01L21/28 301R

H10B43/27

H01L29/78 371

H01L29/58 G

H01L21/88 R

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2023098769

(22)【出願日】2023-06-15

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】100120031

【弁理士】

【氏名又は名称】宮嶋 学

(74)【代理人】

【識別番号】100107582

【弁理士】

【氏名又は名称】関根 毅

(74)【代理人】

【識別番号】100118843

【弁理士】

【氏名又は名称】赤岡 明

(74)【代理人】

【識別番号】100213654

【弁理士】

【氏名又は名称】成瀬 晃樹

(72)【発明者】

【氏名】北川 大祐

(72)【発明者】

【氏名】高橋 検世

【テーマコード（参考）】

4M104

5F033

5F083

5F101

【Ｆターム（参考）】

4M104AA01

4M104AA09

4M104BB16

4M104BB30

4M104BB34

4M104CC05

4M104DD03

4M104DD10

4M104DD17

4M104DD28

4M104DD43

4M104EE03

4M104EE16

4M104FF06

4M104FF18

4M104FF22

4M104GG16

4M104HH20

5F033HH19

5F033HH20

5F033HH33

5F033MM11

5F033MM12

5F033MM13

5F033PP09

5F033PP33

5F033RR03

5F033RR04

5F033RR06

5F033RR08

5F033RR12

5F033TT02

5F033XX28

5F083EP18

5F083EP22

5F083EP42

5F083EP47

5F083EP48

5F083EP72

5F083EP76

5F083ER03

5F083ER09

5F083ER14

5F083ER19

5F083ER22

5F083GA10

5F083JA04

5F083JA39

5F083PR03

5F083PR05

5F083PR21

5F101BA45

5F101BB02

5F101BC02

5F101BD16

5F101BD30

5F101BD34

5F101BE07

5F101BH02

5F101BH13

(57)【要約】      （修正有）

【課題】不純物の拡散を抑制することができる半導体装置およびその製造方法を提供する。
【解決手段】本実施形態による半導体装置は、第１絶縁膜３１を備える。第１絶縁膜３１は、絶縁膜５ｂと、上に電極材層６ｂを形成するバリアメタル層６ａと、の間に設けられる。膜３１は、カーボン（Ｃ）またはシリコン（Ｓｉ）を含む層である。第１絶縁膜３１を設けることにより、バリアメタル層６ａの連続性を改善させることができ、かつ、電極材層６ｂのプリカーサ由来のフッ素（Ｆ）拡散による絶縁膜５ｂへのダメージを抑制することができ、これにより、電気特性劣化を抑制する。
【選択図】図７

【特許請求の範囲】

【請求項1】

第１絶縁膜と、
導電層と、
前記第１絶縁膜と、前記導電層と、の間に設けられ、カーボン（Ｃ）またはシリコン（Ｓｉ）を含む膜と、
を備える、半導体装置。

【請求項2】

前記膜と、前記導電層と、の間に設けられる第１バリアメタル膜をさらに備える、請求項１に記載の半導体装置。

【請求項3】

前記導電層は、タングステン（Ｗ）を含む、請求項２に記載の半導体装置。

【請求項4】

前記第１絶縁膜と、前記膜と、の間に設けられる第２バリアメタル膜をさらに備える、請求項１に記載の半導体装置。

【請求項5】

前記第２バリアメタル膜は、カーボンまたはシリコンを含む、請求項４に記載の半導体装置。

【請求項6】

前記導電層は、タングステンを含み、
前記膜は、ボロン（Ｂ）をさらに含む、請求項４または請求項５に記載の半導体装置。

【請求項7】

前記導電層は、モリブデン（Ｍｏ）を含む、請求項１に記載の半導体装置。

【請求項8】

前記第１絶縁膜と、前記導電層と、の間におけるカーボンの濃度は、所定値以上である、請求項２に記載の半導体装置。

【請求項9】

前記所定値は、１×１０^１９ａｔｏｍ／ｃｍ^３である、請求項８に記載の半導体装置。

【請求項10】

絶縁層と前記導電層が交互に第１方向に沿って積層された積層体と、
前記積層体内に前記第１方向に沿って配置された半導体層と、
前記積層体と前記半導体層との間に前記第１方向に沿って配置された第２絶縁膜と、
前記積層体と前記第２絶縁膜との間に前記第１方向に沿って配置された第３絶縁膜と、
前記積層体と前記第３絶縁膜との間に前記第１方向に沿って配置された第４絶縁膜と、
をさらに備え、
前記第１絶縁膜は、前記導電層と、前記絶縁層および前記第４絶縁膜と、の間に配置される、請求項１に記載の半導体装置。

【請求項11】

前記第１絶縁膜に配置され、前記導電層を有する配線をさらに備える、請求項１に記載の半導体装置。

【請求項12】

第１絶縁膜を形成し、
前記第１絶縁膜の上方に、カーボン（Ｃ）またはシリコン（Ｓｉ）を含む膜を形成し、
前記膜の上方に、導電層を形成する、
ことを具備する、半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本実施形態は、半導体装置およびその製造方法に関する。

【背景技術】

【0002】

半導体装置としてメモリセルを３次元に配置したＮＡＮＤフラッシュメモリが知られている。また、製造段階等における不純物の拡散は、電気特性の劣化につながる可能性がある。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１４－３８９６０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

不純物の拡散を抑制することができる半導体装置およびその製造方法を提供する。

【課題を解決するための手段】

【0005】

本実施形態による半導体装置は、第１絶縁膜と、導電層と、膜と、を備える。膜は、第１絶縁膜と、導電層と、の間に設けられ、カーボン（Ｃ）またはシリコン（Ｓｉ）を含む。

【図面の簡単な説明】

【0006】

【図1】第１実施形態の半導体装置の構造を示す斜視図。

【図2】第１実施形態の半導体装置の製造方法を示す断面図。

【図3】第１実施形態の半導体装置の製造方法を示す断面図。

【図4】第１実施形態の半導体装置の製造方法を示す断面図。

【図5】第１実施形態の半導体装置の製造方法を示す断面図。

【図6】第１実施形態の半導体装置の製造方法を示す断面図。

【図7】第１実施形態の半導体装置の構造を示す断面図。

【図8A】第１実施形態の半導体装置の製造方法を示す断面図。

【図8B】第１実施形態の半導体装置の製造方法を示す断面図。

【図8C】第１実施形態の半導体装置の製造方法を示す断面図。

【図8D】第１実施形態の半導体装置の製造方法を示す断面図。

【図9】第１実施形態におけるカーボンの濃度分布を示すグラフ。

【図10】第１実施形態の第１比較例の半導体装置の製造方法を示す断面図。

【図11A】第１実施形態の第２比較例の半導体装置の製造方法を示す断面図。

【図11B】第１実施形態の第２比較例の半導体装置の製造方法を示す断面図。

【図12】第２実施形態の半導体装置の構造を示す断面図。

【図13A】第２実施形態の半導体装置の製造方法を示す断面図。

【図13B】第２実施形態の半導体装置の製造方法を示す断面図。

【図13C】第２実施形態の半導体装置の製造方法を示す断面図。

【図13D】第２実施形態の半導体装置の製造方法を示す断面図。

【図14A】第２実施形態の比較例の半導体装置の製造方法を示す断面図。

【図14B】第２実施形態の比較例の半導体装置の製造方法を示す断面図。

【図14C】第２実施形態の比較例の半導体装置の製造方法を示す断面図。

【図15】第３実施形態の半導体装置の構造を示す断面図。

【図16A】第３実施形態の半導体装置の製造方法を示す断面図。

【図16B】第３実施形態の半導体装置の製造方法を示す断面図。

【図17】第４実施形態の半導体装置の構造を示す断面図。

【図18】第４実施形態の半導体装置の製造方法を示す断面図。

【図19】第４実施形態の半導体装置の製造方法を示す断面図。

【図20】第４実施形態の比較例の半導体装置の構造を示す断面図。

【発明を実施するための形態】

【0007】

以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

【0008】

（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す斜視図である。図１の半導体装置は、例えば３次元型のＮＡＮＤメモリである。

【0009】

図１の半導体装置は、コア絶縁膜１と、チャネル半導体層２と、トンネル絶縁膜３と、電荷蓄積膜４と、ブロック絶縁膜５と、電極層６とを備えている。ブロック絶縁膜５は、絶縁膜５ａと、絶縁膜５ｂとを含んでいる。電極層６は、バリアメタル層６ａと、電極材層６ｂとを含んでいる。絶縁膜５ａは第１絶縁膜の例であり、トンネル絶縁膜３は第２絶縁膜の例であり、チャネル半導体層２は第１半導体層の例である。トンネル絶縁膜３、電荷蓄積膜４、およびブロック絶縁膜５は、セル積層膜とも呼ばれる。

【0010】

本実施形態の半導体装置は、基板上に複数の電極層と複数の絶縁層とが交互に積層されており、これらの電極層および絶縁層内にメモリホールＨ１が設けられている。図１は、これらの電極層のうちの１つの電極層６を示している。これらの電極層は例えば、ＮＡＮＤメモリのワード線として機能する。図１は、基板の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板の表面に垂直なＺ方向とを示している。本明細書においては、＋Ｚ方向を上方向として取り扱い、－Ｚ方向を下方向として取り扱う。－Ｚ方向は、重力方向と一致していてもよいし、重力方向とは一致していなくてもよい。

【0011】

コア絶縁膜１、チャネル半導体層２、トンネル絶縁膜３、電荷蓄積膜４、および絶縁膜５ａは、メモリホールＨ１内に形成されており、ＮＡＮＤメモリのメモリセルを構成している。絶縁膜５ａは、メモリホールＨ１内の電極層および絶縁層の表面に形成され、電荷蓄積膜４は、絶縁膜５ａの表面に形成されている。電荷蓄積膜４は、外側の側面と内側の側面との間に電荷を蓄積することが可能である。トンネル絶縁膜３は、電荷蓄積膜４の表面に形成され、チャネル半導体層２は、トンネル絶縁膜３の表面に形成されている。チャネル半導体層２は、メモリセルのチャネルとして機能する。コア絶縁膜１は、チャネル半導体層２内に形成されている。

【0012】

絶縁膜５ａは、例えばＳｉＯ膜（シリコン酸化膜）である。電荷蓄積膜４は、例えばＳｉＮ膜（シリコン窒化膜）である。トンネル絶縁膜３は例えば、ＳｉＯＮ膜（シリコン酸窒化膜）である。チャネル半導体層２は、例えばポリシリコン層である。コア絶縁膜１は、例えばシリコン酸化膜である。

【0013】

絶縁膜５ｂ、バリアメタル層６ａ、および電極材層６ｂは、互いに隣接する絶縁層間に形成されており、上側の絶縁層の下面と、下側の絶縁層の上面と、絶縁膜５ａの側面とに順に形成されている。絶縁膜５ｂは例えば、酸化アルミニウムなどの金属絶縁膜である。バリアメタル層６ａは、例えばチタン窒化膜である。電極材層６ｂは、例えばＷ（タングステン）層である。

【0014】

図２乃至図６は、第１実施形態の半導体装置の製造方法を示す断面図である。

【0015】

まず、基板１１の上方に絶縁膜１２を形成し、絶縁膜１２上に複数の犠牲層１３と複数の絶縁層１４とを交互に形成する（図２）。その結果、絶縁膜１２上に、複数の犠牲層１３と複数の絶縁層１４とを交互に含む積層膜Ｓ１が形成される。基板１１は例えば、シリコン基板などの半導体基板である。絶縁膜１２は、例えばシリコン酸化膜（ＳｉＯ）である。犠牲層１３は例えばシリコン窒化膜（ＳｉＮ）であり、絶縁層１４は例えばシリコン酸化膜（ＳｉＯ）である。

【0016】

次に、積層膜Ｓ１と絶縁膜１２とを貫通するメモリホールＨ１を形成する（図２）。その結果、基板１１と絶縁膜１２との間に設けられた層の上面が、メモリホールＨ１内に露出する。この層の詳細については後述する。

【0017】

次に、メモリホールＨ１内に、絶縁膜５ａ、電荷蓄積膜４、トンネル絶縁膜３、およびチャネル半導体層２の一部を順に形成する（図３）。次に、メモリホールＨ１の底部から、絶縁膜５ａ、電荷蓄積膜４、トンネル絶縁膜３、およびチャネル半導体層２の当該一部をエッチングにより除去した後、メモリホールＨ１内に、チャネル半導体層２の残部とコア絶縁膜１とを順に形成する（図３）。その結果、メモリホールＨ１内の積層膜Ｓ１および絶縁膜１２の側面に、絶縁膜５ａ、電荷蓄積膜４、トンネル絶縁膜３、チャネル半導体層２、およびコア絶縁膜１が順に形成される。

【0018】

次に、積層膜Ｓ１内にスリット（図示せず）を形成し、このスリットを利用してリン酸などの薬液により犠牲層１３を除去する。その結果、絶縁層１４間に複数の空洞Ｈ２が形成される（図４）。

【0019】

次に、これらの空洞Ｈ２内の絶縁層１４および絶縁膜５ａの表面に、酸化アルミニウムを含む絶縁膜５ｂを形成する（図５）。その結果、絶縁膜５ａと絶縁膜５ｂとを含むブロック絶縁膜５が形成される。

【0020】

次に、これらの空洞Ｈ２内の絶縁膜５ｂの表面に、バリアメタル層６ａ、および電極材層６ｂを順に形成する（図６）。その結果、各空洞Ｈ２内に、バリアメタル層６ａと電極材層６ｂとを含む電極層６が形成され、絶縁膜１２上に、複数の電極層６と複数の絶縁層１４とを交互に含む積層膜Ｓ２が形成される。犠牲層１３を除去して絶縁膜５ｂ、バリアメタル層６ａ、および電極材層６ｂを形成する処理は、リプレイス処理と呼ばれる。

【0021】

このようにして、本実施形態の半導体装置が製造される（図６）。図１は、図６に示す半導体装置の一部を示している。

【0022】

次に、絶縁膜５ｂと電極層６との界面の詳細について説明する。

【0023】

図７は、第１実施形態の半導体装置の構造を示す断面図である。図７は、絶縁膜５ｂと電極層６との界面を拡大した拡大断面図でもある。

【0024】

半導体装置は、膜３１をさらに備える。膜３１は、絶縁膜５ｂと、バリアメタル層６ａ（電極材層６ｂ）と、の間に設けられる。膜３１は、例えば、カーボン（Ｃ）を含む層である。後で説明するように、膜３１を設けることにより、バリアメタル層６ａの連続性を改善させることができる。また、電極材層６ｂのプリカーサ由来のフッ素（Ｆ）拡散による絶縁膜５ｂへのダメージを抑制することができる。これにより、電気特性劣化を抑制することができる。

【0025】

尚、図７に示す例では、バリアメタル層６ａは、膜３１と電極材層６ｂとの間に設けられる。

【0026】

次に、膜３１およびその周辺の構成の製造方法について説明する。

【0027】

図８Ａ～図８Ｄは、第１実施形態の半導体装置の製造方法を示す断面図である。

【0028】

まず、図８Ａに示すように、絶縁膜５ｂ（Ａｌ_２Ｏ_３）を形成する（図５を参照）。絶縁膜５ｂの最表面には、欠損が存在する場合がある。図８Ａに示す例では、一部のＡｌ、Ｏが欠損している。

【0029】

次に、図８Ｂに示すように、絶縁膜５ｂ上に膜３１を形成し、チタン（Ｔｉ）の初期核吸着を行う。膜３１は、例えば、Ｃ系ガス（およびＮＨ_３等）を供給することにより形成される。Ｔｉの初期核吸着には、ＴｉＣｌ_４が用いられる。Ｃは絶縁膜５ｂのＡｌ_２Ｏ_３と吸着しやすく、ＴｉＣｌ_４は膜３１のＣと吸着しやすい。膜３１により、Ｔｉの初期核吸着をより改善することができる。尚、ＴｉＣｌ_４等のバリアメタル層６ａのプリカーサは、Ｃを含んでいなくてよい。

【0030】

次に、図８Ｃに示すように、バリアメタル層６ａを形成する。バリアメタル層６ａは、例えば、窒化チタン（ＴｉＮ）を含む。バリアメタル層６ａは、例えば、吸着されたＴｉを窒化することにより形成される。バリアメタル層６ａは、極薄膜であるため、絶縁膜５ｂへのＴｉの初期核吸着が不十分で、一部で不連続な状態（穴が開いた状態）になる可能性がある。しかし、Ｔｉの初期核吸着前に膜３１を形成することにより、バリアメタル層６ａの連続性を改善させることができる。尚、図８Ｃに示す例では、膜３１の図示は省略されている。

【0031】

次に、図８Ｄに示すように、バリアメタル層６ａ上に電極材層６ｂを形成する。電極材層６ｂは、例えば、ＬＰ－ＣＶＤ（Low Pressure Chemical Vapor Deposition）により形成される。電極材層６ｂは、例えば、六フッ化タングステン（ＷＦ_６）ガスの供給とジボラン（Diborane、Ｂ_２Ｈ_６）ガスの供給とを繰り返し行うことによって形成される。

【0032】

ここで、電極材層６ｂのプリカーサ由来のＦが絶縁膜５ｂおよび絶縁層１４へ拡散すると、電気特性に影響を与え、デバイス性能の悪化につながる可能性がある。

【0033】

しかし、図８Ｄに示すように、膜３１により、バリアメタル層６ａの連続性が改善し、Ｆの拡散を抑制することができる。これにより、Ｆの拡散による絶縁膜５ｂへのダメージを抑制することができる。この結果、電気特性劣化を抑制することができる。

【0034】

図９は、第１実施形態におけるカーボン（Ｃ）の濃度分布を示すグラフである。図９は、ＳＩＭＳ（Secondary Ion Mass Spectrometry）の分析結果である。図９は、膜３１の製膜条件として、４５０℃（データＤ１）および６５０℃（データＤ２）の処理温度を用いた場合の例を示す。横軸は、Ｚ方向の深さ（デプス）を示す。縦軸は、Ｃ濃度を示す。尚、図９に示す絶縁層１４（SiO2）は、基板１１であってもよい。

【0035】

尚、膜３１は、絶縁膜５ｂとバリアメタル層６ａとの界面の領域に対応する。

【0036】

データＤ２のＣ濃度は、データＤ１のＣ濃度よりも高い。これは、膜３１の形成をより高い温度で行うことにより、Ｃが絶縁膜５ｂに吸着しやすくなり、Ｃ濃度が高くなるためである。

【0037】

絶縁膜５ｂとバリアメタル層６ａとの界面は、高いＣ濃度を有する。一方、絶縁層１４は、図９に示す破線の値と同等または破線の値以下の低いＣ濃度を有する。尚、Ｃが絶縁膜５ｂへ拡散することにより、絶縁膜５ｂは、絶縁層１４のＣ濃度よりも高いＣ濃度を有する。絶縁膜５ｂとバリアメタル層６ａとの界面におけるＣの濃度、または、絶縁膜５ｂと電極材層６ｂとの間におけるＣの濃度は、検出下限値として、例えば、１×１０^１８ａｔｏｍ／ｃｍ^３以上であるが、所定値以上であることが好ましい。所定値は、例えば、１×１０^１９ａｔｏｍ／ｃｍ^３である。

【0038】

以上のように、第１実施形態によれば、膜３１は、絶縁膜５ｂとバリアメタル層６ａとの間に設けられ、カーボンを含む。これにより、バリアメタル層６ａの連続性を改善させることができる。この結果、電極材層６ｂのプリカーサ由来のＦの拡散を抑制することができる。Ｆの拡散による絶縁膜５ｂのダメージを抑制することができ、電気特性劣化を抑制することができる。

【0039】

尚、膜３１は、Ｃに代えて、シリコン（Ｓｉ）を含んでいてもよい。

【0040】

また、カーボンの濃度の検出は、ＳＩＭＳに限られず、断面ＴＥＭ（Transmission Electron Microscope）－ＥＤＳ（Energy Dispersive X-ray Spectroscopy）マッピングが用いられてもよい。また、カーボンの濃度が高ければ、膜３１はＸＰＳ（X-ray Photoelectron Spectroscopy）によっても検出可能である。

【0041】

また、第１実施形態では、電極材層６ｂのプリカーサ由来のＦが、絶縁層１４の方向（Ｚ方向）に拡散することについて説明した。しかし、電極材層６ｂのプリカーサ由来のＦは、絶縁膜５ａの方向（Ｘ方向およびＹ方向）にも拡散する可能性がある。絶縁膜５ａへのＦの拡散は、消去飽和劣化等の電気特性の悪化につながる可能性がある。

【0042】

また、バリアメタル層６ａの膜厚が薄いほど、Ｆの拡散による問題が大きくなる。しかし、図７に示す構成は、バリアメタル層６ａの膜厚によらず適用可能である。例えば、図７に示す構成は、図１に示すメモリピラー構造に限られず、絶縁膜、バリアメタル層、および、電極材層が積層される構造、例えば、半導体装置内に用いられる配線等にも適用可能である。この場合、配線は、絶縁膜５ｂに対応する絶縁膜に配置され、電極材層６ｂに対応する電極材層を有する。

【0043】

図１０は、第１実施形態の第１比較例の半導体装置の製造方法を示す断面図である。第１実施形態の第１比較例では、膜３１が設けられない点で、第１実施形態とは異なっている。

【0044】

図１０に示すように、バリアメタル層６ａの連続性が悪く、電極材層６ｂのプリカーサ由来のＦが絶縁膜５ｂへ拡散して、絶縁膜５ｂへのダメージにつながる。

【0045】

これに対して、第１実施形態では、膜３１が設けられる。これにより、バリアメタル層６ａの連続性を改善させることができる。この結果、電極材層６ｂのプリカーサ由来のＦの拡散を抑制することができる。Ｆの拡散による絶縁膜５ｂのダメージを抑制することができ、電気特性劣化を抑制することができる。

【0046】

図１１Ａ、図１１Ｂは、第１実施形態の第２比較例の半導体装置の製造方法を示す断面図である。第１実施形態の第２比較例では、膜３１が設けられない点で、第１実施形態とは異なっている。尚、図１１Ａ、図１１Ｂに示す工程は、図８Ａに示す工程の後に行われる。

【0047】

絶縁膜５ｂを形成した後（図８Ａを参照）、図１１Ａに示すように、絶縁膜５ｂの表面を一部除去し、Ｔｉの初期核吸着を行う。絶縁膜５ｂの表面は、例えば、エッチングにより除去される。また、例えば、０．５原子層分の最表面の絶縁膜５ｂが除去される。Ｔｉは、絶縁膜５ｂの表面のダングリングボンドＤＢを介して吸着される。

【0048】

次に、図１１Ｂに示すように、バリアメタル層６ａを形成する。

【0049】

第１実施形態の第２比較例では、図８Ｃを参照して説明した第１実施形態と同程度のバリアメタル層６ａの連続性が得られる。しかし、第１実施形態の第２比較例では、図１１Ａに示す工程で絶縁膜５ｂが薄膜化されてしまうため、消去飽和劣化等の電気特性劣化の可能性がある。

【0050】

これに対して、第１実施形態では、絶縁膜５ｂの表面のエッチングが行われないため、絶縁膜５ｂの薄膜化による電気特性劣化を抑制することができる。

【0051】

（第２実施形態）
図１２は、第２実施形態の半導体装置の構造を示す断面図である。図１２は、絶縁膜５ｂと電極層６との界面を拡大した拡大断面図でもある。第２実施形態では、第１実施形態と比較して、Ｃが含まれる膜の位置が異なっている。

【0052】

半導体装置は、膜３２をさらに備える。膜３２は、バリアメタル層６ａ（絶縁膜５ｂ）と、電極材層６ｂと、の間に設けられる。膜３２は、例えば、ボロン（Ｂ）およびカーボンを含む層である。後で説明するように、膜３２を設けることにより、電極材層６ｂを製膜しながら拡散するＦを除去することができる。

【0053】

尚、図１２に示す例では、バリアメタル層６ａは、絶縁膜５ｂと膜３２との間に設けられる。

【0054】

第２実施形態による半導体装置のその他の構成は、第１実施形態による半導体装置の対応する構成と同様であるため、その詳細な説明を省略する。

【0055】

図１３Ａ～図１３Ｄは、第２実施形態の半導体装置の製造方法を示す断面図である。

【0056】

まず、図１３Ａに示すように、絶縁膜５ｂを形成し、バリアメタル層６ａを形成し、膜３１を形成する。

【0057】

次に、図１３Ｂに示すように、膜３１上に膜３３を形成する。膜３３は、Ｂの核形成層であり、Ｂ_２Ｈ_６を供給することにより形成される。膜３１により、膜３３のカバレッジを改善させることができる。これは、Ｂが、バリアメタル層６ａと比較して、Ｃに吸着しやすいためである。また、ＢがＣに吸着しやすいため、Ｂの吸着量が大きくなる。

【0058】

尚、図１３Ｃに示すように、膜３１のＣが膜３３へ拡散するにより、膜３２が形成される。膜３１は、例えば、膜３３よりも薄い。膜３１と膜３３とが混ざって膜３２が形成される。

【0059】

次に、図１３Ｄに示すように、膜３２上に電極材層６ｂを形成する。電極材層６ｂは、例えば、ＬＰ－ＣＶＤにより形成される。電極材層６ｂは、電極材層６ｂのプリカーサとしてＷＦ_６が供給されることにより形成される。ＷＦ_６のＦは膜３２中のＣと結合して、ＣＦ_４が生成される。電極材層６ｂの製膜中に、ＣＦ_４が揮発することによりＦが除去される。ＷＦ_６のＦは膜３２中のＢと結合して、ＢＦ_３が生成される。電極材層６ｂの製膜中に、ＢＦ_３が揮発することによりＦが除去される。これにより、電極材層６ｂのプリカーサ由来のＦが絶縁膜５ｂへ拡散することを抑制することができる。

【0060】

膜３２は、Ｆと反応するように、バリアメタル層６ａ上に配置されている。膜３２に含まれるＣにより、Ｆが除去されやすくなり、絶縁膜５ｂへのＦの拡散をさらに抑制することができる。

【0061】

また、Ｂの吸着量が大きくなることにより、電極材層６ｂの初期吸着が改善される。これにより、電極材層６ｂのカバレッジが改善される。また、ＷＦ_６がバリアメタル層６ａに直接接する時間が短くなるため、バリアメタル層６ａのエッチング量を低減することができる。また、Ｂの吸着量が大きくなることにより、より多くのＢが拡散するＦと反応して、ＢＦ_３の発生量が大きくなる。これにより、Ｆが除去されやすくなる。

【0062】

第２実施形態のように、Ｃが含まれる膜の位置が変更されてもよい。第２実施形態による半導体装置は、第１実施形態と同様の効果を得ることができる。

【0063】

図１４Ａ～図１４Ｃは、第２実施形態の比較例の半導体装置の製造方法を示す断面図である。第２実施形態の比較例は、膜３１（膜３２）が設けられない点で、第２実施形態とは異なっている。

【0064】

まず、図１４Ａに示すように、絶縁膜５ｂを形成し、バリアメタル層６ａを形成する。

【0065】

次に、図１４Ｂに示すように、膜３３を形成する。膜３３は、Ｂの核形成層であり、Ｂ_２Ｈ_６を供給することにより形成される。尚、バリアメタル層６ａが不連続な部分、すなわち、が絶縁膜５ｂ露出している部分では、絶縁膜５ｂのＡｌ_２Ｏ_３およびＢ_２Ｈ_６が反応し、ＡｌＢが形成される（Ｌｏｗ－ｋ化）。

【0066】

次に、図１４Ｃに示すように、電極材層６ｂを形成する。電極材層６ｂは、例えば、ＬＰ－ＣＶＤにより形成される。電極材層６ｂは、電極材層６ｂのプリカーサとしてＷＦ_６が供給されることにより形成される。例えば、バリアメタル層６ａが不連続な部分において、電極材層６ｂのプリカーサ由来のＦが絶縁膜５ｂおよび絶縁層１４へ拡散してしまう。

【0067】

これに対して、第２実施形態では、ＢがＣに吸着しやすいため、膜３１を設けることにより、バリアメタル層６ａが不連続な部分においても膜３３が形成されやすくなる。これにより、バリアメタル層６ａが不連続な部分における、電極材層６ｂのプリカーサ由来のＦの拡散を抑制することができる。

【0068】

（第３実施形態）
図１５は、第３実施形態の半導体装置の構造を示す断面図である。図１５は、絶縁膜５ｂと電極層６との界面を拡大した拡大断面図でもある。第３実施形態は、バリアメタル層がＣを含む点で、第２実施形態とは異なっている。

【0069】

半導体装置は、バリアメタル層６ａに代えて、バリアメタル層６ｃを備える。バリアメタル層６ｃは、Ｃを含む。すなわち、第３実施形態のバリアメタル層６ｃは、第２実施形態のバリアメタル層６ａと比較して、高濃度のＣを含む。バリアメタル層６ｃは、例えば、ＴｉＣＮを含む。

【0070】

第３実施形態による半導体装置のその他の構成は、第３実施形態による半導体装置の対応する構成と同様であるため、その詳細な説明を省略する。

【0071】

図１６Ａ、図１６Ｂは、第３実施形態の半導体装置の製造方法を示す断面図である。

【0072】

まず、図１６Ａに示すように、絶縁膜５ｂを形成し、バリアメタル層６ａおよび膜３１を交互に形成し、電極材層６ｂを形成する。図１６Ａに示す例では、２つのバリアメタル層６ａの間に膜３１が形成される。

【0073】

尚、図１６Ｂに示すように、膜３１のＣがバリアメタル層６ａへ拡散することにより、バリアメタル層６ｃが形成される。また、電極材層６ｄの形成時に、バリアメタル層６ｃの最表面にＢ_２Ｈ_６が供給される。バリアメタル層６ｃ中のＣとＢ_２Ｈ_６とが反応することにより、ＢおよびＣを含む極薄い膜３２が、バリアメタル層６ｃと電極材層６ｂとの間に形成される。

【0074】

また、電極材層６ｂは、電極材層６ｂのプリカーサとしてＷＦ_６が供給されることにより形成される。ＷＦ_６のＦは膜３２およびバリアメタル層６ｃ中のＣと結合して、ＣＦ_４が生成される。電極材層６ｂの製膜中に、ＣＦ_４が揮発することによりＦが除去される。ＷＦ_６のＦは膜３２中のＢと結合して、ＢＦ_３が生成される。電極材層６ｂの製膜中に、ＢＦ_３が揮発することによりＦが除去される。これにより、電極材層６ｂのプリカーサ由来のＦが絶縁膜５ｂへ拡散することを抑制することができる。

【0075】

膜３２およびバリアメタル層６ｃは、Ｆと反応するように配置されている。膜３２（膜３１）およびバリアメタル層６ｃに含まれるＣにより、Ｆが除去されやすくなり、絶縁膜５ｂへのＦの拡散をさらに抑制することができる。

【0076】

尚、バリアメタル層６ａおよび膜３１の交互形成に代えて、バリアメタル層６ｃを直接形成してもよい。

【0077】

また、膜３２がＣに代えてＳｉを含む場合、バリアメタル層６ｃは、Ｃに代えて、Ｓｉを含んでいてもよい。

【0078】

第３実施形態のように、バリアメタル層がＣを含んでいてもよい。第３実施形態による半導体装置は、第２実施形態と同様の効果を得ることができる。

【0079】

（第４実施形態）
図１７は、第４実施形態の半導体装置の構造を示す断面図である。図１７は、絶縁膜５ｂと電極層６との界面を拡大した拡大断面図でもある。第４実施形態は、電極材層の材料が異なる点で、第１実施形態とは異なっている。

【0080】

半導体装置は、電極材層６ｂに代えて、電極材層６ｄを備える。電極材層６ｄは、例えば、モリブデン（Ｍｏ）層である。

【0081】

また、第４実施形態では、バリアメタル層６ａが設けられない。これは、電極材層６ｂが形成されないため、電極材層６ｂのプリカーサ由来のＦの拡散を抑制する必要がないためである。

【0082】

膜３１は、絶縁膜５ｂと電極材層６ｄとの間に設けられる。膜３１は、例えば、カーボン（Ｃ）を含む層である。後で説明するように、膜３１を設けることにより、拡散するＯ^＊を膜３１でトラップすることができ、Ｏ^＊が絶縁膜５ｂおよび絶縁層１４へ拡散することによる電気特性劣化を抑制することができる。

【0083】

第４実施形態による半導体装置のその他の構成は、第１実施形態による半導体装置の対応する構成と同様であるため、その詳細な説明を省略する。

【0084】

図１８は、第４実施形態の半導体装置の製造方法を示す断面図である。

【0085】

まず、絶縁膜５ｂを形成し、膜３１を形成し、電極材層６ｄを形成する。電極材層６ｄの核形成層の原料ガスとして、例えば、ＮＨ_３が用いられる。Ｏ^＊は、電極材層６ｄから絶縁膜５ｂへ拡散する。膜３１は、絶縁膜５ｂの手前で拡散するＯ^＊をトラップする。これにより、Ｏ^＊が絶縁膜５ｂへ拡散することによる電気特性劣化を抑制することができる。

【0086】

図１９は、第４実施形態の半導体装置の製造方法を示す断面図である。

【0087】

電極材層６ｄは、電極材層６ｄのプリカーサとしてＭｏＯ_２Ｃｌ_２が供給されることにより形成される。膜３１により、Ｃ－Ｃｌを介して電極材層６ｄのプリカーサを吸着しやすくして、プリカーサの吸着量を大きくすることができる。

【0088】

図２０は、第４実施形態の比較例の半導体装置の構造を示す断面図である。第４実施形態の比較例では、膜３１が設けられない点で、第４実施形態とは異なっている。

【0089】

図２０に示すように、膜３１が設けられないため、Ｏ^＊が絶縁膜５ｂおよび絶縁層１４へ拡散してしまう可能性がある。Ｏ^＊が絶縁膜５ｂおよび絶縁層１４へ拡散すると、電気特性に影響を与え、デバイス性能の悪化につながる可能性がある。

【0090】

これに対して、第４実施形態では、膜３１により、拡散するＯ^＊を膜３１でトラップすることができ、Ｏ^＊が絶縁膜５ｂへ拡散することによる電気特性劣化を抑制することができる。

【0091】

第４実施形態のように、電極材層の材料が変更されてもよい。第４実施形態による半導体装置は、第１実施形態と同様の効果を得ることができる。

【0092】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

【符号の説明】

【0093】

１・・・コア絶縁膜、２・・・チャネル半導体層、２ａ・・・半導体層、２ｂ・・・半導体層、３・・・トンネル絶縁膜、４・・・電荷蓄積膜、５・・・ブロック絶縁膜、５ａ・・・絶縁膜、５ｂ・・・絶縁膜、６・・・電極層、６ａ・・・バリアメタル層、６ｂ・・・電極材層、１１・・・基板、１２・・・絶縁膜、１３・・・犠牲層、１４・・・絶縁層、１５・・・絶縁膜、１６・・・電極層、１６ａ・・・酸化膜、１７・・・接続層、７ａ・・・酸化膜、１８・・・絶縁膜、２１・・・絶縁膜、２２・・・ソース線、２２ａ・・・金属層、２２ｂ・・・下部半導体層、２２ｃ・・・上部半導体層、２２ｄ・・・中間半導体層、２２ｅ・・・酸化膜、２２ｆ・・・酸化膜、２３・・・絶縁膜、２４・・・半導体層、２５・・・絶縁膜、２６・・・絶縁膜、２７・・・ゲート層、２７ａ・・・酸化膜、２８・・・絶縁膜、２９・・・絶縁膜、３１・・・膜

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8A】

【図8B】

【図8C】

【図8D】

【図9】

【図10】

【図11A】

【図11B】

【図12】

【図13A】

【図13B】

【図13C】

【図13D】

【図14A】

【図14B】

【図14C】

【図15】

【図16A】

【図16B】

【図17】

【図18】

【図19】

【図20】