特開 2024-179822 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024179822

(43)【公開日】2024-12-26

(54)【発明の名称】炭化珪素半導体装置および炭化珪素半導体装置の製造方法

(51)【国際特許分類】

   H01L 29/78 20060101AFI20241219BHJP

   H01L 29/12 20060101ALI20241219BHJP

   H01L 21/336 20060101ALI20241219BHJP

【ＦＩ】

H01L29/78 652K

H01L29/78 652T

H01L29/78 653A

H01L29/78 652L

H01L29/78 658A

H01L29/78 658G

H01L29/78 658F

H01L29/78 653C

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2023099030

(22)【出願日】2023-06-16

(71)【出願人】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】野坂 隆之

(57)【要約】

【課題】層間絶縁膜にクラックが発生することを抑制できる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供する。
【解決手段】炭化珪素半導体装置は、第１主面を有する炭化珪素基板を備え、前記第１主面には、側面と、前記側面に連なる底面とを有するゲートトレンチが設けられており、前記側面および前記底面に接するゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記ゲート電極の上に設けられた層間絶縁膜と、をさらに備え、前記層間絶縁膜は、リン原子を含み、前記ゲート電極の上端を通り前記第１主面に平行な仮想面と、前記第１主面とが面一である。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１主面を有する炭化珪素基板を備え、
前記第１主面には、側面と、前記側面に連なる底面とを有するゲートトレンチが設けられており、
前記側面および前記底面に接するゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられたゲート電極と、
前記ゲート電極の上に設けられた層間絶縁膜と、
をさらに備え、
前記層間絶縁膜は、リン原子を含み、
前記ゲート電極の上端を通り前記第１主面に平行な仮想面と、前記第１主面とが面一である、
炭化珪素半導体装置。

【請求項2】

前記ゲート電極の上面の最大高さＲｚは、２０ｎｍ以下である、
請求項１に記載の炭化珪素半導体装置。

【請求項3】

前記ゲートトレンチの前記底面の幅は、前記ゲートトレンチの開口部の幅の１／２より小さい、
請求項１に記載の炭化珪素半導体装置。

【請求項4】

前記ゲートトレンチの前記底面の幅は、前記ゲートトレンチの開口部の幅の１／２以上である、
請求項１に記載の炭化珪素半導体装置。

【請求項5】

前記第１主面と前記ゲートトレンチの前記側面とがなす角度は、４５°以上６５°以下である、
請求項１に記載の炭化珪素半導体装置。

【請求項6】

前記ゲート電極の上面は、上に凸となる曲面である、
請求項１から請求項５のいずれか１項に記載の炭化珪素半導体装置。

【請求項7】

前記ゲート電極の上面は、下に凸となる曲面である、
請求項１から請求項５のいずれか１項に記載の炭化珪素半導体装置。

【請求項8】

第１主面を有する炭化珪素基板を準備する工程と、
前記第１主面に、側面と前記側面に連なる底面とを有するゲートトレンチを形成する工程と、
前記側面および前記底面に接するゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上にゲート電極を形成する工程と、
化学機械研磨によって前記ゲート電極の上面が前記第１主面と面一となるように研磨する工程と、
前記ゲート電極の上にリン原子を含む層間絶縁膜を形成する工程と、
を有する、炭化珪素半導体装置の製造方法。

【請求項9】

研磨された前記ゲート電極の前記上面に対してドライエッチングを行うことにより、前記ゲート電極の前記上面を曲面にする工程を有する、
請求項８に記載の炭化珪素半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。

【背景技術】

【0002】

炭化珪素半導体装置の一つとして、炭化珪素基板にゲートトレンチが形成され、ゲートトレンチ内にゲート絶縁膜およびゲート電極が設けられたトレンチゲート型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が知られている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２１－７７７８７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

従来のトレンチゲート型ＭＯＳＦＥＴでは、ゲート電極の角部の近傍において層間絶縁膜に応力が集中し、層間絶縁膜にクラックが発生する場合がある。

【0005】

本開示は、層間絶縁膜にクラックが発生することを抑制できる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の炭化珪素半導体装置は、第１主面を有する炭化珪素基板を備え、前記第１主面には、側面と、前記側面に連なる底面とを有するゲートトレンチが設けられており、前記側面および前記底面に接するゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記ゲート電極の上に設けられた層間絶縁膜と、をさらに備え、前記層間絶縁膜は、リン原子を含み、前記ゲート電極の上端を通り前記第１主面に平行な仮想面と、前記第１主面とが面一である。

【発明の効果】

【0007】

本開示によれば、層間絶縁膜にクラックが発生することを抑制できる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することができる。

【図面の簡単な説明】

【0008】

【図1】図１は、第１実施形態に係る炭化珪素半導体装置を示す断面図である。

【図2】図２は、図１の炭化珪素半導体装置におけるゲート電極を示す断面図である。

【図3】図３は、第１実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１）である。

【図4】図４は、第１実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その２）である。

【図5】図５は、第１実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その３）である。

【図6】図６は、第１実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その４）である。

【図7】図７は、第１実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その５）である。

【図8】図８は、第１実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その６）である。

【図9】図９は、第１実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その７）である。

【図10】図１０は、第１実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その８）である。

【図11】図１１は、第１実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その９）である。

【図12】図１２は、第１実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１０）である。

【図13】図１３は、第１実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１１）である。

【図14】図１４は、第２実施形態に係る炭化珪素半導体装置を示す断面図である。

【図15】図１５は、図１４の炭化珪素半導体装置におけるゲート電極を示す断面図である。

【図16】図１６は、第２実施形態に係る炭化珪素半導体装置の製造方法を示す断面図である。

【図17】図１７は、第３実施形態に係る炭化珪素半導体装置を示す断面図である。

【図18】図１８は、図１７の炭化珪素半導体装置におけるゲート電極を示す断面図である。

【図19】図１９は、第３実施形態に係る炭化珪素半導体装置の製造方法を示す断面図である。

【発明を実施するための形態】

【0009】

実施するための形態について、以下に説明する。

【0010】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。

【0011】

〔１〕 本開示の一態様に係る炭化珪素半導体装置は、第１主面を有する炭化珪素基板を備え、前記第１主面には、側面と、前記側面に連なる底面とを有するゲートトレンチが設けられており、前記側面および前記底面に接するゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記ゲート電極の上に設けられた層間絶縁膜と、をさらに備え、前記層間絶縁膜は、リン原子を含み、前記ゲート電極の上端を通り前記第１主面に平行な仮想面と、前記第１主面とが面一である。この場合、層間絶縁膜の上面の凹凸が小さくなる。そのため、層間絶縁膜に加わる応力を緩和できる。その結果、クラックの発生を抑制できる。

【0012】

〔２〕 〔１〕において、前記ゲート電極の上面の最大高さＲｚは、２０ｎｍ以下であってもよい。この場合、低抵抗かつ高信頼性の炭化珪素半導体装置が得られる。

【0013】

〔３〕 〔１〕または〔２〕において、前記ゲートトレンチの前記底面の幅は、前記ゲートトレンチの開口部の幅の１／２より小さくてもよい。この場合、低抵抗かつ高信頼性の炭化珪素半導体装置が得られる。

【0014】

〔４〕 〔１〕または〔２〕において、前記ゲートトレンチの前記底面の幅は、前記ゲートトレンチの開口部の幅の１／２以上であってもよい。この場合、セルピッチの縮小に有利であり、より低抵抗の炭化珪素半導体装置が得られる。

【0015】

〔５〕 〔１〕から〔４〕において、前記第１主面と前記ゲートトレンチの前記側面とがなす角度は、４５°以上６５°以下であってもよい。この場合、より低抵抗かつ高信頼性の炭化珪素半導体装置が得られる。

【0016】

〔６〕 〔１〕から〔５〕において、前記ゲート電極の上面は、上に凸となる曲面であってもよい。この場合、ゲート電極の端部近傍の層間絶縁膜に加わる応力を緩和しやすい。

【0017】

〔７〕 〔１〕から〔５〕において、前記ゲート電極の上面は、下に凸となる曲面であってもよい。この場合、ゲート電極の端部近傍の層間絶縁膜の厚さが厚くなり、ゲート電極の端部近傍の電界を緩和しやすい。

【0018】

〔８〕 本開示の他の一態様に係る炭化珪素半導体装置の製造方法は、第１主面を有する炭化珪素基板を準備する工程と、前記第１主面に、側面と前記側面に連なる底面とを有するゲートトレンチを形成する工程と、前記側面および前記底面に接するゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にゲート電極を形成する工程と、化学機械研磨によって前記ゲート電極の上面が前記第１主面と面一となるように研磨する工程と、前記ゲート電極の上にリン原子を含む層間絶縁膜を形成する工程と、を有する。この場合、層間絶縁膜の上面の凹凸が小さくなる。そのため、層間絶縁膜に加わる応力を緩和できる。その結果、クラックの発生を抑制できる。また、層間絶縁膜が局所的に薄くなることを抑制できる。そのため、ナトリウムなどの金属不純物の拡散に対するバリア性が向上する。

【0019】

〔９〕 〔８〕において、研磨された前記ゲート電極の前記上面に対してドライエッチングを行うことにより、前記ゲート電極の前記上面を曲面にする工程を有してもよい。ゲート電極の上面が上に凸となる曲面である場合、ゲート電極の端部近傍の層間絶縁膜に加わる応力を緩和しやすい。ゲート電極の上面が下に凸となる曲面である場合、ゲート電極の端部近傍の層間絶縁膜の厚さが厚くなり、ゲート電極の端部近傍の電界を緩和しやすい。

【0020】

［本開示の実施形態の詳細］
以下、本開示の実施形態について詳細に説明するが、本開示はこれらに限定されるものではない。

【0021】

〔第１実施形態〕
（炭化珪素半導体装置）
第１実施形態に係る炭化珪素半導体装置１００Ａについて説明する。図１は、第１実施形態に係る炭化珪素半導体装置１００Ａを示す断面図である。図２は、図１の炭化珪素半導体装置１００Ａにおけるゲート電極８２を示す断面図である。

【0022】

図１に示されるように、炭化珪素半導体装置１００Ａは、炭化珪素基板１０と、ゲート絶縁膜８１と、ゲート電極８２と、層間絶縁膜８３と、バリアメタル膜８４と、ソース電極６０と、ドレイン電極７０とを主に有する。

【0023】

炭化珪素基板１０は、炭化珪素単結晶基板５０と、炭化珪素単結晶基板５０上にある炭化珪素エピタキシャル層４０とを含む。炭化珪素基板１０は、第１主面１と、第１主面１と反対の第２主面２とを有する。炭化珪素エピタキシャル層４０は、第１主面１を構成する。炭化珪素単結晶基板５０は、第２主面２を構成する。炭化珪素単結晶基板５０および炭化珪素エピタキシャル層４０は、例えばポリタイプ４Ｈの六方晶炭化珪素から構成される。炭化珪素単結晶基板５０は、例えば窒素（Ｎ）等のｎ型不純物を含み、ｎ型を有する。炭化珪素基板１０には、半導体素子の一例として電界効果トランジスタが形成されている。

【0024】

炭化珪素エピタキシャル層４０は、ドリフト領域１１と、ボディ領域１２と、ソース領域１３と、コンタクト領域１８とを主に有する。

【0025】

ドリフト領域１１は、例えば窒素またはリン等のｎ型不純物を含み、ｎ型を有する。

【0026】

ボディ領域１２は、ドリフト領域１１上に設けられている。ボディ領域１２は、例えばアルミニウム（Ａｌ）等のｐ型不純物を含み、ｐ型を有する。

【0027】

ソース領域１３は、ボディ領域１２によってドリフト領域１１から隔てられるようにボディ領域１２上に設けられている。ソース領域１３は、例えば窒素またはリン等のｎ型不純物を含み、ｎ型を有する。ソース領域１３は、第１主面１を構成する。

【0028】

コンタクト領域１８は、例えばアルミニウム等のｐ型不純物を含み、ｐ型を有する。コンタクト領域１８は、第１主面１を構成する。コンタクト領域１８は、ソース領域１３を貫通し、ボディ領域１２に接する。

【0029】

第１主面１には、複数のゲートトレンチ５が設けられている。各ゲートトレンチ５は、例えば第１主面１に平行な第１方向に延びる。複数のゲートトレンチ５は、例えば第１主面１に平行かつ第１方向と直交する第２方向に並んでいる。各ゲートトレンチ５は、ドリフト領域１１からなる底面４を有する。各ゲートトレンチ５は、ソース領域１３およびボディ領域１２を貫通して底面４に連なる側面３を有する。底面４は、例えば第２主面２と平行な平面である。

【0030】

底面４の幅ｄ２は、ゲートトレンチ５の開口部の幅ｄ１の１／２より小さくてよい。この場合、低抵抗かつ高信頼性の炭化珪素半導体装置１００Ａが得られる。底面４の幅ｄ２は、ゲートトレンチ５の開口部の幅ｄ１の１／２以上であってよい。この場合、セルピッチの縮小に有利であり、より低抵抗の炭化珪素半導体装置１００Ａが得られる。

【0031】

幅ｄ１は、第１点Ｐ１と第２点Ｐ２との間の距離である。第１点Ｐ１は、第１方向と直交する断面において、第１主面１と、側面３の接線Ｌ１との交点である。第２点Ｐ２は、第１方向と直交する断面において、第１主面１と、側面３の接線Ｌ２との交点である。

【0032】

幅ｄ２は、第３点Ｐ３と第４点Ｐ４との間の距離である。第３点Ｐ３は、第１方向と直交する断面において、底面４と接線Ｌ１との交点である。第４点Ｐ４は、第１方向と直交する断面において、底面４と接線Ｌ２との交点である。

【0033】

第１主面１と側面３とがなす角度θは、４５°以上６５°以下であってもよい。この場合、より低抵抗かつ高信頼性の炭化珪素半導体装置１００Ａが得られる。角度θは、第１主面１と接線Ｌ１とのなす角である。

【0034】

ゲート絶縁膜８１は、側面３および底面４に接する。ゲート絶縁膜８１は、底面４においてドリフト領域１１と接する。ゲート絶縁膜８１は、側面３においてソース領域１３、ボディ領域１２およびドリフト領域１１の各々と接する。ゲート絶縁膜８１は、例えば酸化膜である。ゲート絶縁膜８１は、例えば二酸化珪素を含む材料により構成される。

【0035】

ゲート電極８２は、ゲート絶縁膜８１上に設けられている。ゲート電極８２は、例えば導電性不純物を含むポリシリコン（ポリＳｉ）から構成される。ゲート電極８２は、ゲートトレンチ５の内部に配置されている。

【0036】

ゲート電極８２の上端を通り第１主面１に平行な仮想面８２ａと、第１主面１とは、面一である。この場合、層間絶縁膜８３の上面の凹凸が小さくなる。そのため、層間絶縁膜８３に加わる応力を緩和できる。その結果、クラックの発生を抑制できる。面一とは、実質的に面一であることを意味する。面一とは、仮想面８２ａと第１主面１との間に段差がない場合に限定されず、例えば仮想面８２ａと第１主面１との間にわずかな段差がある場合も含む。わずかな段差は、例えば１００ｎｍ以下である。

【0037】

ゲート電極８２の上面の最大高さＲｚは、２０ｎｍ以下であってよい。この場合、低抵抗かつ高信頼性の炭化珪素半導体装置１００Ａが得られる。最大高さＲｚは、ＪＩＳ Ｂ０６０１：２００１に規定される最大高さである。最大高さＲｚは、例えば透過電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）または走査電子顕微鏡(ＳＥＭ：Scanning Electron Microscope)を用いて炭化珪素半導体装置１００Ａの断面を観察することにより測定できる。

【0038】

層間絶縁膜８３は、ゲート絶縁膜８１およびゲート電極８２に接して設けられている。層間絶縁膜８３は、例えば二酸化珪素を含む材料から構成される。層間絶縁膜８３は、ＨＴＯ（High Temperature Oxide）膜とＰＳＧ（Phosphorus Silicon Glass）膜との積層膜であってよい。この場合、ナトリウムなどの金属不純物が層間絶縁膜８３に捕獲されやすい。層間絶縁膜８３は、ソース電極６０とゲート電極８２とを電気的に絶縁する。

【0039】

層間絶縁膜８３には、第２方向に一定の間隔でコンタクトホール９０が形成されている。コンタクトホール９０は、第１主面１に垂直な方向から平面視したときに、第２方向で隣り合うコンタクトホール９０の間にゲートトレンチ５が位置するように設けられている。コンタクトホール９０は、第１方向に延びる。コンタクトホール９０を通じて、ソース領域１３およびコンタクト領域１８が層間絶縁膜８３から露出する。

【0040】

バリアメタル膜８４は、層間絶縁膜８３の上面および側面を覆う。バリアメタル膜８４は、層間絶縁膜８３と接する。バリアメタル膜８４は、例えば窒化チタン（ＴｉＮ）を含む材料から構成される。バリアメタル膜８４は、例えばチタン（Ｔｉ）膜と窒化チタン膜との積層膜である。

【0041】

ソース電極６０は、第１主面１に接する。ソース電極６０は、コンタクト電極６１と、ソース配線６２とを有する。

【0042】

コンタクト電極６１は、第１主面１において、ソース領域１３およびコンタクト領域１８に接していてもよい。コンタクト電極６１は、例えば第１電極領域６１ａと、第２電極領域６１ｂとを有する。第１電極領域６１ａは、ソース領域１３およびコンタクト領域１８と接する。第１電極領域６１ａは、ソース領域１３およびコンタクト領域１８とオーミック接合する。第１電極領域６１ａは、例えばニッケルシリサイド（ＮｉＳｉ）を含む材料から構成される。第１電極領域６１ａは、チタンと、アルミニウムと、シリコンとを含む材料から構成されていてもよい。第２電極領域６１ｂは、バリアメタル膜８４の上面および側面を覆う。第２電極領域６１ｂは、設けられなくてもよい。第２電極領域６１ｂは、例えばニッケルを含む材料から構成される。

【0043】

ソース配線６２は、コンタクト電極６１の上面および側面を覆う。ソース配線６２は、例えばアルミニウムまたは銅（Ｃｕ）を含む材料から構成される。ソース配線６２は、アルミニウムおよび銅を含む材料から構成されていてもよい。ソース電極６０は、層間絶縁膜８３によりゲート電極８２から電気的に絶縁されている。

【0044】

ドレイン電極７０は、第２主面２に接する。ドレイン電極７０は、第２主面２において炭化珪素単結晶基板５０と接する。ドレイン電極７０は、ドリフト領域１１と電気的に接続されている。ドレイン電極７０は、例えばニッケルシリサイドを含む材料から構成される。ドレイン電極７０は、チタンと、アルミニウムと、シリコンとを含む材料から構成されていてもよい。ドレイン電極７０は、炭化珪素単結晶基板５０とオーミック接合する。

【0045】

（炭化珪素半導体装置の製造方法）
炭化珪素半導体装置１００Ａの製造方法について説明する。図３から図１３は、第１実施形態に係る炭化珪素半導体装置１００Ａの製造方法を示す断面図である。

【0046】

まず、図３に示されるように、炭化珪素単結晶基板５０を準備する。次に、炭化珪素単結晶基板５０の上に炭化珪素エピタキシャル層４０を形成する。例えば、炭化珪素単結晶基板５０は、窒素等のｎ型不純物を含み、ｎ型を有する。例えば、炭化珪素エピタキシャル層４０は、窒素等のｎ型不純物を添加したエピタキシャル成長により形成できる。このようにして、第１主面１と、第２主面２とを有する炭化珪素基板１０が得られる。

【0047】

次に、図４に示されるように、炭化珪素エピタキシャル層４０へのイオン注入を行う。例えば、イオン注入により、ボディ領域１２、ソース領域１３およびコンタクト領域１８が形成される。炭化珪素エピタキシャル層４０の残部がドリフト領域１１として機能する。ボディ領域１２またはコンタクト領域１８を形成するためのイオン注入においては、例えばアルミニウム等のｐ型不純物をイオン注入する。ソース領域１３を形成するためのイオン注入においては、例えばリン等のｎ型不純物をイオン注入する。

【0048】

次に、図５に示されるように、ソース領域１３、ボディ領域１２およびドリフト領域１１に複数のゲートトレンチ５を形成する。ゲートトレンチ５は、次のようにして形成できる。

【0049】

まず、ゲートトレンチ５を形成しようとする領域上に開口を有するマスク（図示せず）を形成する。次に、マスクを用いて、ソース領域１３の一部と、ボディ領域１２の一部と、ドリフト領域１１の一部とをエッチングにより除去する。エッチングは、例えば反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）である。エッチングにより、ゲートトレンチ５を形成しようとする領域に、第１主面１に対してほぼ垂直な側部と、側部と連続的に設けられ、かつ第１主面１とほぼ平行な底部とを有する凹部が形成される。

【0050】

次に、凹部において熱エッチングを行う。熱エッチングは、第１主面１上にマスクが形成された状態で、例えば、少なくとも１種類以上のハロゲン原子を有する反応ガスを含む雰囲気での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。当該雰囲気は、例えば、塩素（Ｃｌ_２）、三塩化ホウ素（ＢＣｌ_３）、六フッ化硫黄（ＳＦ_６）または四フッ化炭素（ＣＦ_４）を含む。例えば、塩素ガスと酸素（Ｏ_２）ガスとの混合ガスを反応ガスとして用い、熱処理温度を８００℃以上９００℃以下として、熱エッチングが行われる。反応ガスは、塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、例えば窒素（Ｎ_２）ガス、アルゴン（Ａｒ）ガス、ヘリウム（Ｈｅ）ガスを利用できる。熱エッチングにより、第１主面１にゲートトレンチ５が形成される。ゲートトレンチ５は、ドリフト領域１１からなる底面４と、ソース領域１３およびボディ領域１２を貫通して底面４に連なる側面３とを有する。熱エッチングの後、マスクが第１主面１から除去される。

【0051】

次に、図６に示されるように、ゲート絶縁膜８１を形成する。例えば炭化珪素基板１０を熱酸化することにより、ソース領域１３と、ボディ領域１２と、ドリフト領域１１と、コンタクト領域１８とに接するゲート絶縁膜８１が形成される。具体的には、炭化珪素基板１０を、酸素を含む雰囲気において、例えば１３００℃以上１４００℃以下の温度で加熱する。これにより、第１主面１と、側面３と、底面４とに接するゲート絶縁膜８１が形成される。ゲート絶縁膜８１が熱酸化により形成された場合、厳密には、炭化珪素基板１０の一部がゲート絶縁膜８１に取り込まれる。このため、以降の処理では、熱酸化の後のゲート絶縁膜８１と炭化珪素基板１０との間の界面に第１主面１、側面３および底面４が若干移動したものとする。

【0052】

次に、図７に示されるように、ゲート電極８２を形成する。ゲート電極８２は、ゲート絶縁膜８１上に形成される。ゲート電極８２は、例えば減圧ＣＶＤ（Chemical Vapor Deposition）法により形成される。ゲート電極８２は、ソース領域１３と、ボディ領域１２と、ドリフト領域１１との各々に対面するように形成される。

【0053】

次に、図８に示されるように、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）により、第１主面１が露出するまでゲート電極８２を研磨する。これにより、ゲート電極８２の上端を通り第１主面１に平行な仮想面８２ａが第１主面１と面一となる。この場合、層間絶縁膜８３の上面の凹凸が小さくなる。そのため、層間絶縁膜８３に加わる応力を緩和できる。その結果、クラックの発生を抑制できる。また、層間絶縁膜８３が局所的に薄くなることを抑制できる。そのため、ナトリウムなどの金属不純物の拡散に対するバリア性が向上する。

【0054】

次に、図９に示されるように、ゲート電極８２の上にリン原子を含む層間絶縁膜８３を形成する。層間絶縁膜８３は、次のようにして形成できる。

【0055】

まず、ゲート電極８２を覆い、かつゲート絶縁膜８１と接するように、層間絶縁膜８３用の第１絶縁膜（図示せず）を形成する。第１絶縁膜は、例えばＨＴＯ膜である。第１絶縁膜は、例えばＣＶＤ法により形成される。第１絶縁膜の成膜温度は、例えば８００℃以上であってよい。この場合、緻密な膜質の第１絶縁膜を形成できる。そのため、層間絶縁膜８３の表面の凹凸が小さくなり、層間絶縁膜８３とバリアメタル膜８４との密着性が向上する。第１絶縁膜は、例えば減圧ＣＶＤ法により形成される。減圧ＣＶＤ法では、成膜温度が高温のため、緻密な膜質の第１絶縁膜を形成しやすい。次に、第１絶縁膜の上に第２絶縁膜を形成する。第２絶縁膜は、例えばＰＳＧ膜である。この場合、ナトリウムなどの金属不純物が層間絶縁膜８３に捕獲されやすい。第２絶縁膜は、例えばＣＶＤ法により形成される。このようにして、ＨＴＯ膜とＰＳＧ膜との積層膜からなる層間絶縁膜８３を形成できる。第２絶縁膜を形成した後に、不活性ガスの雰囲気において、例えば１０００℃の温度で加熱してもよい。この場合、層間絶縁膜８３の表面の凹凸を小さくしやすい。

【0056】

次に、図１０に示されるように、層間絶縁膜８３のエッチングを行うことにより、層間絶縁膜８３にコンタクトホール９０を形成する。この結果、ソース領域１３およびコンタクト領域１８が層間絶縁膜８３から露出する。

【0057】

次に、図１１に示されるように、層間絶縁膜８３の上面および側面を覆うバリアメタル膜８４を形成する。バリアメタル膜８４は、例えば窒化チタンを含む材料から構成される。バリアメタル膜８４は、例えばチタン膜と窒化チタン膜との積層膜である。バリアメタル膜８４は、例えばスパッタリング法により形成される。

【0058】

次に、図１２に示されるように、第１主面１においてソース領域１３およびコンタクト領域１８に接するコンタクト電極６１用の金属膜（図示せず）を形成する。コンタクト電極６１用の金属膜は、例えばスパッタリング法により形成される。コンタクト電極６１用の金属膜は、例えばニッケルを含む材料から構成される。次に、第２主面２において炭化珪素単結晶基板５０に接するドレイン電極７０用の金属膜を形成する。ドレイン電極７０用の金属膜は、例えばニッケルを含む材料から構成される。

【0059】

次に、合金化アニールを行う。コンタクト電極６１用の金属膜およびドレイン電極７０用の金属膜が、例えば９００℃以上１１００℃以下の温度で５分間程度保持される。これにより、コンタクト電極６１用の金属膜の少なくとも一部およびドレイン電極７０用の金属膜の少なくとも一部が、炭化珪素基板１０が含む珪素と反応してシリサイド化する。これにより、ソース領域１３およびコンタクト領域１８とオーミック接合する第１電極領域６１ａと、炭化珪素単結晶基板５０とオーミック接合するドレイン電極７０が形成される。バリアメタル膜８４の上面および側面に、シリサイド化していない第２電極領域６１ｂが形成される。第１電極領域６１ａは、チタンと、アルミニウムと、シリコンとを含む材料から構成されてもよい。ドレイン電極７０は、チタンと、アルミニウムと、シリコンとを含む材料から構成されてもよい。

【0060】

次に、図１３に示されるように、ソース配線６２を形成する。具体的には、コンタクト電極６１を覆うソース配線６２が形成される。ソース配線６２は、例えばスパッタリング法により形成される。ソース配線６２は、例えばアルミニウムまたは銅を含む材料から構成される。ソース配線６２は、アルミニウムおよび銅を含む材料から構成されてもよい。このようにして、コンタクト電極６１とソース配線６２とを有するソース電極６０が形成される。このようにして、電界効果トランジスタを含む炭化珪素半導体装置１００Ａを製造できる。

【0061】

〔第２実施形態〕
（炭化珪素半導体装置）
第２実施形態に係る炭化珪素半導体装置１００Ｂについて説明する。図１４は、第２実施形態に係る炭化珪素半導体装置１００Ｂを示す断面図である。図１５は、図１４の炭化珪素半導体装置１００Ｂにおけるゲート電極８２を示す断面図である。

【0062】

図１４および図１５に示されるように、炭化珪素半導体装置１００Ｂは、ゲート電極８２の上面が上に凸となる曲面である構成において、炭化珪素半導体装置１００Ａと異なる。その他の構成は、炭化珪素半導体装置１００Ａと同じであってよい。以下、炭化珪素半導体装置１００Ａと異なる点を中心に説明する。

【0063】

ゲート電極８２の上端を通り第１主面１に平行な仮想面８２ａと、第１主面１とは、面一である。この場合、層間絶縁膜８３の上面の凹凸が小さくなる。そのため、層間絶縁膜８３に加わる応力を緩和できる。その結果、クラックの発生を抑制できる。

【0064】

ゲート電極８２の上面は、上に凸となる曲面である。この場合、ゲート電極８２の端部近傍の層間絶縁膜８３に加わる応力を緩和しやすい。

【0065】

（炭化珪素半導体装置の製造方法）
炭化珪素半導体装置１００Ｂの製造方法について説明する。図１６は、第２実施形態に係る炭化珪素半導体装置１００Ｂの製造方法を示す断面図である。

【0066】

図１６に示されるように、炭化珪素半導体装置１００Ｂの製造方法は、研磨されたゲート電極８２の上面を上に凸となる曲面にするようにドライエッチングを行う構成において、炭化珪素半導体装置１００Ａの製造方法と異なる。その他の構成は、炭化珪素半導体装置１００Ａの製造方法と同じであってよい。以下、炭化珪素半導体装置１００Ａの製造方法と異なる点を中心に説明する。

【0067】

まず、炭化珪素半導体装置１００Ａの製造方法と同様の手順によって、炭化珪素単結晶基板５０の準備から化学機械研磨によるゲート電極８２の研磨までを行う。これにより、ゲート電極８２の上端を通り第１主面１に平行な仮想面８２ａが第１主面１と面一となる。

【0068】

次に、図１６に示されるように、例えばフッ素系ガスを用いたドライエッチングにより、ゲート電極８２の上面を上に凸となる曲面にする。例えば、エッチングガスの流量、希釈ガスの流量、バイアス電圧などのドライエッチングの条件を調整し、第２方向における中央部より両端のエッチング速度を大きくすることにより、ゲート電極８２の上面を上に凸となる曲面にできる。この場合、ゲート電極８２の端部近傍の層間絶縁膜８３に加わる応力を緩和しやすい。

【0069】

次に、炭化珪素半導体装置１００Ａの製造方法と同様の手順によって、層間絶縁膜８３の形成からソース配線６２の形成までを行う。このようにして、電界効果トランジスタを含む炭化珪素半導体装置１００Ｂを製造できる。

【0070】

〔第３実施形態〕
（炭化珪素半導体装置）
第３実施形態に係る炭化珪素半導体装置１００Ｃについて説明する。図１７は、第３実施形態に係る炭化珪素半導体装置１００Ｃを示す断面図である。図１８は、図１７の炭化珪素半導体装置１００Ｃにおけるゲート電極８２を示す断面図である。

【0071】

図１７および図１８に示されるように、炭化珪素半導体装置１００Ｃは、ゲート電極８２の上面が下に凸となる曲面である構成において、炭化珪素半導体装置１００Ａと異なる。その他の構成は、炭化珪素半導体装置１００Ａと同じであってよい。以下、炭化珪素半導体装置１００Ａと異なる点を中心に説明する。

【0072】

ゲート電極８２の上端を通り第１主面１に平行な仮想面８２ａと、第１主面１とは、面一である。この場合、層間絶縁膜８３の上面の凹凸が小さくなる。そのため、層間絶縁膜８３に加わる応力を緩和できる。その結果、クラックの発生を抑制できる。

【0073】

ゲート電極８２の上面は、下に凸となる曲面である。この場合、ゲート電極８２の端部近傍の層間絶縁膜８３の厚さが厚くなり、ゲート電極８２の端部近傍の電界を緩和しやすい。

【0074】

（炭化珪素半導体装置の製造方法）
第３実施形態に係る炭化珪素半導体装置１００Ｃの製造方法について説明する。図１９は、第３実施形態に係る炭化珪素半導体装置１００Ｃの製造方法を示す断面図である。

【0075】

図１９に示されるように、炭化珪素半導体装置１００Ｃの製造方法は、研磨されたゲート電極８２の上面を下に凸となる曲面にするようにドライエッチングを行う構成において、炭化珪素半導体装置１００Ａの製造方法と異なる。その他の構成は、炭化珪素半導体装置１００Ａの製造方法と同じであってよい。以下、炭化珪素半導体装置１００Ａの製造方法と異なる点を中心に説明する。

【0076】

まず、炭化珪素半導体装置１００Ａの製造方法と同様の手順によって、炭化珪素単結晶基板５０の準備から化学機械研磨によるゲート電極８２の研磨までを行う。これにより、ゲート電極８２の上端を通り第１主面１に平行な仮想面８２ａが第１主面１と面一となる。

【0077】

次に、図１９に示されるように、ドライエッチングにより、ゲート電極８２の上面を下に凸となる曲面にする。例えば、エッチングガスの流量、希釈ガスの流量、バイアス電圧などのドライエッチングの条件を調整し、第２方向における両端より中央部のエッチング速度を大きくすることにより、ゲート電極８２の上面を下に凸となる曲面にできる。この場合、ゲート電極８２の端部近傍の層間絶縁膜８３の厚さが厚くなり、ゲート電極８２の端部近傍の電界を緩和しやすい。

【0078】

次に、炭化珪素半導体装置１００Ａの製造方法と同様の手順によって、層間絶縁膜８３の形成からソース配線６２の形成までを行う。このようにして、電界効果トランジスタを含む炭化珪素半導体装置１００Ｃを製造できる。

【0079】

以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形および変更が可能である。

【符号の説明】

【0080】

１ 第１主面
２ 第２主面
３ 側面
４ 底面
５ ゲートトレンチ
１０ 炭化珪素基板
１１ ドリフト領域
１２ ボディ領域
１３ ソース領域
１８ コンタクト領域
４０ 炭化珪素エピタキシャル層
５０ 炭化珪素単結晶基板
６０ ソース電極
６１ コンタクト電極
６１ａ 第１電極領域
６１ｂ 第２電極領域
６２ ソース配線
７０ ドレイン電極
８１ ゲート絶縁膜
８２ ゲート電極
８２ａ 仮想面
８３ 層間絶縁膜
８４ バリアメタル膜
９０ コンタクトホール
１００Ａ、１００Ｂ、１００Ｃ 炭化珪素半導体装置
ｄ１、ｄ２ 幅
Ｌ１、Ｌ２ 接線
Ｐ１ 第１点
Ｐ２ 第２点
Ｐ３ 第３点
Ｐ４ 第４点
θ 角度

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】