ホーム > 特許ランキング > セイコーエプソン株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024179826
(43)【公開日】2024-12-26
(54)【発明の名称】集積回路装置及び発振器
(51)【国際特許分類】
H01L 21/822 20060101AFI20241219BHJP
H03B 5/32 20060101ALI20241219BHJP
H01L 21/82 20060101ALI20241219BHJP
【ＦＩ】
H01L27/04 E
H03B5/32 H
H03B5/32 A
H01L27/04 D
H01L21/82 L
H01L21/82 P
【審査請求】未請求
【請求項の数】13
【出願形態】ＯＬ
(21)【出願番号】P 2023099036
(22)【出願日】2023-06-16
(71)【出願人】
【識別番号】000002369
【氏名又は名称】セイコーエプソン株式会社
(74)【代理人】
【識別番号】100179475
【弁理士】
【氏名又は名称】仲井 智至
(74)【代理人】
【識別番号】100216253
【弁理士】
【氏名又は名称】松岡 宏紀
(74)【代理人】
【識別番号】100225901
【弁理士】
【氏名又は名称】今村 真之
(72)【発明者】
【氏名】宇野 智博
【テーマコード（参考）】
5F038
5F064
5J079
【Ｆターム（参考）】
5F038AZ08
5F038BE07
5F038BE09
5F038CA02
5F038CA05
5F038CA08
5F038CA10
5F038CD02
5F038CD12
5F038EZ20
5F064BB33
5F064BB40
5F064CC10
5F064DD05
5F064DD44
5F064EE05
5F064EE08
5F064EE09
5F064EE10
5F064EE23
5F064EE26
5F064EE27
5F064EE32
5F064EE42
5F064EE52
5J079AA04
5J079BA02
5J079CA04
5J079CA16
5J079CB01
5J079DA25
5J079DB04
5J079FA01
5J079FA05
5J079FA21
5J079FB20
5J079FB35
5J079FB38
5J079FB39
5J079FB48
5J079HA03
5J079HA07
5J079HA23
(57)【要約】
【課題】パッドとトランジスターとの間の寄生抵抗に起因してトランジスターに流れる電流が低下するおそれを低減することが可能な集積回路装置を提供すること。
【解決手段】電源電圧及びグラウンド電圧の一方が供給される第１パッドと、前記電源電圧及び前記グラウンド電圧の他方が供給される第２パッドと、温度制御信号が入力される第１のゲートと、前記第１パッドに電気的に接続される第１のドレインと、前記第２パッドに電気的に接続される第１のソースと、を有する第１のトランジスターと、前記第１パッドと前記第１のドレインとを電気的に接続するビア配線である第１のドレイン接続用ビア配線と、前記第２パッドと前記第１のソースとを電気的に接続するビア配線である第１のソース接続用ビア配線と、を含み、平面視において、前記第１のドレインは前記第１パッドと重なり、前記第１のソースは前記第２パッドと重なっている、集積回路装置。
【選択図】図４
【解決手段】電源電圧及びグラウンド電圧の一方が供給される第１パッドと、前記電源電圧及び前記グラウンド電圧の他方が供給される第２パッドと、温度制御信号が入力される第１のゲートと、前記第１パッドに電気的に接続される第１のドレインと、前記第２パッドに電気的に接続される第１のソースと、を有する第１のトランジスターと、前記第１パッドと前記第１のドレインとを電気的に接続するビア配線である第１のドレイン接続用ビア配線と、前記第２パッドと前記第１のソースとを電気的に接続するビア配線である第１のソース接続用ビア配線と、を含み、平面視において、前記第１のドレインは前記第１パッドと重なり、前記第１のソースは前記第２パッドと重なっている、集積回路装置。
【選択図】図４
【特許請求の範囲】
【請求項1】
電源電圧及びグラウンド電圧の一方が供給される第１パッドと、
前記電源電圧及び前記グラウンド電圧の他方が供給される第２パッドと、
温度制御信号が入力される第１のゲートと、前記第１パッドに電気的に接続される第１のドレインと、前記第２パッドに電気的に接続される第１のソースと、を有する第１のトランジスターと、
前記第１パッドと前記第１のドレインとを電気的に接続するビア配線である第１のドレイン接続用ビア配線と、
前記第２パッドと前記第１のソースとを電気的に接続するビア配線である第１のソース接続用ビア配線と、を含み、
平面視において、前記第１のドレインは前記第１パッドと重なり、前記第１のソースは前記第２パッドと重なっている、集積回路装置。
前記電源電圧及び前記グラウンド電圧の他方が供給される第２パッドと、
温度制御信号が入力される第１のゲートと、前記第１パッドに電気的に接続される第１のドレインと、前記第２パッドに電気的に接続される第１のソースと、を有する第１のトランジスターと、
前記第１パッドと前記第１のドレインとを電気的に接続するビア配線である第１のドレイン接続用ビア配線と、
前記第２パッドと前記第１のソースとを電気的に接続するビア配線である第１のソース接続用ビア配線と、を含み、
平面視において、前記第１のドレインは前記第１パッドと重なり、前記第１のソースは前記第２パッドと重なっている、集積回路装置。
【請求項2】
請求項１において、
平面視において、前記第１のゲート、前記第１のドレイン及び前記第１のソースは、前記第１パッド及び前記第２パッドと重なっている、集積回路装置。
平面視において、前記第１のゲート、前記第１のドレイン及び前記第１のソースは、前記第１パッド及び前記第２パッドと重なっている、集積回路装置。
【請求項3】
請求項１において、
前記第１パッド及び前記第２パッドは、前記第１のゲートの長手方向である第１方向に沿って並んで配置されている、集積回路装置。
前記第１パッド及び前記第２パッドは、前記第１のゲートの長手方向である第１方向に沿って並んで配置されている、集積回路装置。
【請求項4】
請求項３において、
Ｎを２以上の整数として、
第２～第Ｎのトランジスターと、
第２～第Ｎのドレイン接続用ビア配線と、
第２～第Ｎのソース接続用ビア配線と、を含み、
前記第１～第Ｎのトランジスターは、前記第１方向と交差する第２方向に沿って並んで配置されており、
２以上Ｎ以下の各整数ｉに対して、
前記第ｉのトランジスターは、前記温度制御信号が入力される第ｉのゲートと、前記第１パッドに電気的に接続される第ｉのドレインと、前記第２パッドに電気的に接続される第ｉのソースと、を有し、
前記第ｉのドレイン接続用ビア配線は、前記第１パッドと前記第ｉのドレインとを電気的に接続するビア配線であり、
前記第ｉのソース接続用ビア配線は、前記第２パッドと前記第ｉのソースとを電気的に接続するビア配線であり、
平面視において、前記第ｉのドレインは前記第１パッドと重なり、前記第ｉのソースは前記第２パッドと重なっている、集積回路装置。
Ｎを２以上の整数として、
第２～第Ｎのトランジスターと、
第２～第Ｎのドレイン接続用ビア配線と、
第２～第Ｎのソース接続用ビア配線と、を含み、
前記第１～第Ｎのトランジスターは、前記第１方向と交差する第２方向に沿って並んで配置されており、
２以上Ｎ以下の各整数ｉに対して、
前記第ｉのトランジスターは、前記温度制御信号が入力される第ｉのゲートと、前記第１パッドに電気的に接続される第ｉのドレインと、前記第２パッドに電気的に接続される第ｉのソースと、を有し、
前記第ｉのドレイン接続用ビア配線は、前記第１パッドと前記第ｉのドレインとを電気的に接続するビア配線であり、
前記第ｉのソース接続用ビア配線は、前記第２パッドと前記第ｉのソースとを電気的に接続するビア配線であり、
平面視において、前記第ｉのドレインは前記第１パッドと重なり、前記第ｉのソースは前記第２パッドと重なっている、集積回路装置。
【請求項5】
請求項３において、
温度センサーと、
前記温度センサーからの信号を出力する第３パッドと、を含み、
前記第１方向と交差する第２方向において、前記第１パッド及び前記第２パッドの一方と、前記第３パッドとが並んで配置されている、集積回路装置。
温度センサーと、
前記温度センサーからの信号を出力する第３パッドと、を含み、
前記第１方向と交差する第２方向において、前記第１パッド及び前記第２パッドの一方と、前記第３パッドとが並んで配置されている、集積回路装置。
【請求項6】
請求項３において、
温度センサーと、
前記温度センサーからの信号が出力される第３パッドと、を含み、
前記第１方向と交差する第２方向において、前記温度センサー、前記第３パッド及び前記第１のトランジスターが、この順に並んで配置されている、集積回路装置。
温度センサーと、
前記温度センサーからの信号が出力される第３パッドと、を含み、
前記第１方向と交差する第２方向において、前記温度センサー、前記第３パッド及び前記第１のトランジスターが、この順に並んで配置されている、集積回路装置。
【請求項7】
請求項１において、
温度センサーを含み、
前記集積回路装置は、平面視で長方形であり、短辺である第１辺及び前記第１辺に対向する短辺である第２辺を有し、
前記温度センサーは、前記第２辺よりも前記第１辺に近い位置に配置されており、
前記第１のトランジスターは前記第１辺よりも前記第２辺に近い位置に配置されている、集積回路装置。
温度センサーを含み、
前記集積回路装置は、平面視で長方形であり、短辺である第１辺及び前記第１辺に対向する短辺である第２辺を有し、
前記温度センサーは、前記第２辺よりも前記第１辺に近い位置に配置されており、
前記第１のトランジスターは前記第１辺よりも前記第２辺に近い位置に配置されている、集積回路装置。
【請求項8】
請求項１において、
前記第１パッドに前記電源電圧が供給され、
前記第２パッドに前記グラウンド電圧が供給され、
前記第１のトランジスターは、Ｎチャンネル型のＭＯＳトランジスターである、集積回路装置。
前記第１パッドに前記電源電圧が供給され、
前記第２パッドに前記グラウンド電圧が供給され、
前記第１のトランジスターは、Ｎチャンネル型のＭＯＳトランジスターである、集積回路装置。
【請求項9】
集積回路装置と、
前記集積回路装置によって温度制御される振動素子と、
前記振動素子を発振させる発振回路と、を備え、
前記集積回路装置は、
電源電圧及びグラウンド電圧の一方が供給される第１パッドと、
前記電源電圧及び前記グラウンド電圧の他方が供給される第２パッドと、
温度制御信号が入力される第１のゲートと、前記第１パッドに電気的に接続される第１のドレインと、前記第２パッドに電気的に接続される第１のソースと、を有する第１のトランジスターと、
前記第１パッドと前記第１のドレインとを電気的に接続するビア配線である第１のドレイン接続用ビア配線と、
前記第２パッドと前記第１のソースとを電気的に接続するビア配線である第１のソース接続用ビア配線と、を含み、
平面視において、前記第１のドレインは前記第１パッドと重なり、前記第１のソースは前記第２パッドと重なっている、発振器。
前記集積回路装置によって温度制御される振動素子と、
前記振動素子を発振させる発振回路と、を備え、
前記集積回路装置は、
電源電圧及びグラウンド電圧の一方が供給される第１パッドと、
前記電源電圧及び前記グラウンド電圧の他方が供給される第２パッドと、
温度制御信号が入力される第１のゲートと、前記第１パッドに電気的に接続される第１のドレインと、前記第２パッドに電気的に接続される第１のソースと、を有する第１のトランジスターと、
前記第１パッドと前記第１のドレインとを電気的に接続するビア配線である第１のドレイン接続用ビア配線と、
前記第２パッドと前記第１のソースとを電気的に接続するビア配線である第１のソース接続用ビア配線と、を含み、
平面視において、前記第１のドレインは前記第１パッドと重なり、前記第１のソースは前記第２パッドと重なっている、発振器。
【請求項10】
請求項９において、
前記集積回路装置、前記振動素子及び前記発振回路を収容する第１容器を備える、発振器。
前記集積回路装置、前記振動素子及び前記発振回路を収容する第１容器を備える、発振器。
【請求項11】
請求項１０において、
前記第１容器は、基板と、前記基板の第１面に立設する壁部と、前記基板の第２面に立設する脚部とを有し、
前記基板の前記第１面と前記壁部とによって第１収容空間が形成されており、
前記基板の前記第２面と前記脚部とによって第２収容空間が形成されており、
前記集積回路装置、前記振動素子及び前記発振回路は、前記第１収容空間に収容されている、発振器。
前記第１容器は、基板と、前記基板の第１面に立設する壁部と、前記基板の第２面に立設する脚部とを有し、
前記基板の前記第１面と前記壁部とによって第１収容空間が形成されており、
前記基板の前記第２面と前記脚部とによって第２収容空間が形成されており、
前記集積回路装置、前記振動素子及び前記発振回路は、前記第１収容空間に収容されている、発振器。
【請求項12】
請求項１１において、
前記第１収容空間は気密封止され、前記第２収容空間は開放されている、発振器。
前記第１収容空間は気密封止され、前記第２収容空間は開放されている、発振器。
【請求項13】
請求項１０において、
前記集積回路装置、前記振動素子及び前記発振回路を収容する第２容器を備え、
前記第２容器は、前記第１容器に収容されている、発振器。
前記集積回路装置、前記振動素子及び前記発振回路を収容する第２容器を備え、
前記第２容器は、前記第１容器に収容されている、発振器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、集積回路装置及び発振器に関する。
【背景技術】
【0002】
特許文献１には、電源パッドとグランドパッドとの間に接続される発熱トランジスターを含む発熱回路を有し、発熱トランジスターのソースの抵抗値がドレインの抵抗値よりも小さい構成とすることで、発熱トランジスターの寄生抵抗に起因する発熱性能の低下を抑制した集積回路装置が記載されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２２－１３８８４２号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１に記載の集積回路装置では、電源パッドと発熱トランジスターのドレインとの間の拡散層の寄生抵抗や発熱トランジスターのソースとグランドパッドとの間の拡散層の寄生抵抗に起因して発熱トランジスターに流れる電流が低下するおそれがある。
【課題を解決するための手段】
【0005】
本発明に係る集積回路装置の一態様は、
電源電圧及びグラウンド電圧の一方が供給される第１パッドと、
前記電源電圧及び前記グラウンド電圧の他方が供給される第２パッドと、
温度制御信号が入力される第１のゲートと、前記第１パッドに電気的に接続される第１のドレインと、前記第２パッドに電気的に接続される第１のソースと、を有する第１のトランジスターと、
前記第１パッドと前記第１のドレインとを電気的に接続するビア配線である第１のドレイン接続用ビア配線と、
前記第２パッドと前記第１のソースとを電気的に接続するビア配線である第１のソース接続用ビア配線と、を含み、
平面視において、前記第１のドレインは前記第１パッドと重なり、前記第１のソースは前記第２パッドと重なっている。
電源電圧及びグラウンド電圧の一方が供給される第１パッドと、
前記電源電圧及び前記グラウンド電圧の他方が供給される第２パッドと、
温度制御信号が入力される第１のゲートと、前記第１パッドに電気的に接続される第１のドレインと、前記第２パッドに電気的に接続される第１のソースと、を有する第１のトランジスターと、
前記第１パッドと前記第１のドレインとを電気的に接続するビア配線である第１のドレイン接続用ビア配線と、
前記第２パッドと前記第１のソースとを電気的に接続するビア配線である第１のソース接続用ビア配線と、を含み、
平面視において、前記第１のドレインは前記第１パッドと重なり、前記第１のソースは前記第２パッドと重なっている。
【0006】
本発明に係る発振器の一態様は、
集積回路装置と、
前記集積回路装置によって温度制御される振動素子と、
前記振動素子を発振させる発振回路と、を備え、
前記集積回路装置は、
電源電圧及びグラウンド電圧の一方が供給される第１パッドと、
前記電源電圧及び前記グラウンド電圧の他方が供給される第２パッドと、
温度制御信号が入力される第１のゲートと、前記第１パッドに電気的に接続される第１のドレインと、前記第２パッドに電気的に接続される第１のソースと、を有する第１のトランジスターと、
前記第１パッドと前記第１のドレインとを電気的に接続するビア配線である第１のドレイン接続用ビア配線と、
前記第２パッドと前記第１のソースとを電気的に接続するビア配線である第１のソース接続用ビア配線と、を含み、
平面視において、前記第１のドレインは前記第１パッドと重なり、前記第１のソースは前記第２パッドと重なっている。
集積回路装置と、
前記集積回路装置によって温度制御される振動素子と、
前記振動素子を発振させる発振回路と、を備え、
前記集積回路装置は、
電源電圧及びグラウンド電圧の一方が供給される第１パッドと、
前記電源電圧及び前記グラウンド電圧の他方が供給される第２パッドと、
温度制御信号が入力される第１のゲートと、前記第１パッドに電気的に接続される第１のドレインと、前記第２パッドに電気的に接続される第１のソースと、を有する第１のトランジスターと、
前記第１パッドと前記第１のドレインとを電気的に接続するビア配線である第１のドレイン接続用ビア配線と、
前記第２パッドと前記第１のソースとを電気的に接続するビア配線である第１のソース接続用ビア配線と、を含み、
平面視において、前記第１のドレインは前記第１パッドと重なり、前記第１のソースは前記第２パッドと重なっている。
【図面の簡単な説明】
【0007】
【図1】本実施形態の集積回路装置の機能ブロック図。
【図2】第１実施形態における発熱部の回路構成を示す図。
【図3】集積回路装置のレイアウトの一例を示す平面図。
【図4】第１実施形態における発熱部のレイアウトを示す図。
【図5】第１実施形態の集積回路装置の領域Ａ１の斜視図。
【図6】第２実施形態における発熱部の回路構成を示す図。
【図7】第２実施形態における発熱部のレイアウトを示す図。
【図8】第２実施形態の集積回路装置の領域Ａ１の斜視図。
【図9】本実施形態の発振器の断面図。
【図10】本実施形態の発振器の平面図。
【図11】発振器が有する内側パッケージおよびその内部を示す断面図。
【図12】発振器が有する電圧制御発振器を示す断面図。
【図13】発振器の機能ブロック図。
【発明を実施するための形態】
【0008】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【0009】
１．集積回路装置
１－１．第１実施形態
図１は、本実施形態の集積回路装置の機能ブロック図である。図１に示すように、本実施形態の集積回路装置７は、発熱部７１を含み、さらに温度センサー７２を含んでもよい。
１－１．第１実施形態
図１は、本実施形態の集積回路装置の機能ブロック図である。図１に示すように、本実施形態の集積回路装置７は、発熱部７１を含み、さらに温度センサー７２を含んでもよい。
【0010】
外部接続用の電極であるパッド４０１，４０２，４０３，４０４を有している。パッド４０１，４０２，４０３，４０４は、ワイヤーボンディング実装用のパッドであってもよいし、フリップチップ実装用のパッドであってもよい。パッド４０１は、電源に接続され、電源電圧ＶＤＤが供給される。パッド４０２は、グラウンドに接続され、グラウンド電圧ＶＳＳが供給される。パッド４０３，４０４は、例えば、不図示の制御装置と接続される。そして、パッド４０３は、温度制御信号ＴＣが入力され、パッド４０４は、温度センサー７２からの出力信号である温度検出信号ＴＳを出力する。
【0011】
発熱部７１は、パッド４０１，４０２を介して電源とグラウンドとの間に接続されており、電源からグラウンドへと流れる電流によって発熱する。発熱部７１は、温度制御信号ＴＣの電圧レベルに応じて発熱量が変化する。このように、集積回路装置７は、発熱部７１によって発熱する発熱ＩＣ（Integrated Circuit）である。
【0012】
温度センサー７２は、パッド４０１，４０２を介して電源とグラウンドとの間に接続されており、集積回路装置７の温度を検出し、検出した温度に応じた電圧レベルの温度検出信号ＴＳを出力する。集積回路装置７には発熱部７１が内蔵されているため、温度センサー７２は、発熱部７１の発熱に応じて変化する集積回路装置７の内部の温度を検出することになる。温度センサー７２は、例えば、ダイオードのＰＮ接合の順方向電圧の温度依存性を利用したセンサーであってもよい。温度センサー７２から出力される温度検出信号ＴＳは、パッド４０４を介して集積回路装置７の外部に出力される。
【0013】
図２は、第１実施形態における発熱部７１の回路構成を示す図である。図２に示すように、発熱部７１は、トランジスター７５－１を含む。トランジスター７５－１は、Ｎチャンネル型ＭＯＳ（Metal-Oxide-Semiconductor）トランジスターであり、ゲートＧと、ドレインＤと、ソースＳとを有する。トランジスター７５－１は、ゲートＧに温度制御信号ＴＣが入力され、ドレインＤがパッド４０１に電気的に接続され、ソースＳがパッド４０２に電気的に接続されている。実際には、トランジスター７５－１のドレインＤとパッド４０１との間には寄生抵抗ＲＤ－１が形成されており、トランジスター７５－１のソースＳとパッド４０２との間には寄生抵抗ＲＳ－１が形成されている。寄生抵抗ＲＤ－１，ＲＳ－１は、各配線層の抵抗やＮ＋拡散層の抵抗等によって形成される。
【0014】
図２に示すように、発熱部７１は、さらに、トランジスター７５－２～７５－Ｎを含んでもよい。Ｎは２以上の整数である。
【0015】
２以上Ｎ以下の各整数ｉに対して、トランジスター７５－ｉは、Ｎチャンネル型ＭＯＳトランジスターであり、ゲートＧと、ドレインＤと、ソースＳとを有する。トランジスター７５－ｉは、ゲートＧに温度制御信号ＴＣが入力され、ドレインＤがパッド４０１に電気的に接続され、ソースＳがパッド４０２に電気的に接続されている。実際には、トランジスター７５－ｉのドレインＤとパッド４０１との間には寄生抵抗ＲＤ－ｉが形成されており、トランジスター７５－ｉのソースＳとパッド４０２との間には寄生抵抗ＲＳ－ｉが形成されている。寄生抵抗ＲＤ－ｉ，ＲＳ－ｉは、各配線層の抵抗やＮ＋拡散層の抵抗等によって形成される。
【0016】
すなわち、発熱部７１は、Ｎ個のトランジスター７５－１～７５－Ｎがパッド４０１とパッド４０２との間に並列に接続された構成であって、トランジスター７５－１～７５－Ｎの各ゲートＧに、温度制御信号ＴＣが共通に入力されてもよい。
【0017】
トランジスター７５－１～７５－Ｎの各々は、Ｎチャンネル型ＭＯＳトランジスターであるので、ゲートＧに入力される温度制御信号ＴＣの電圧レベルが高いほどオン抵抗が小さくなり、ドレイン電流が大きくなる。トランジスター７５－１～７５－Ｎの各々の消費電力は、ドレイン電流の２乗とオン抵抗との積で表され、熱として放出される。したがって、温度制御信号ＴＣの電圧レベルが高いほどトランジスター７５－１～７５－Ｎの各々の発熱量が大きくなる。
【0018】
ただし、寄生抵抗ＲＤ－１～ＲＤ－Ｎ，ＲＳ－１～ＲＳ－Ｎが大きいと、トランジスター７５－１～７５－Ｎのドレイン電流が小さくなり、トランジスター７５－１～７５－Ｎを含む発熱部７１の発熱量が低下する。そこで、本実施形態では、集積回路装置７のレイアウトを工夫することにより、寄生抵抗ＲＤ－１～ＲＤ－Ｎ，ＲＳ－１～ＲＳ－Ｎを低減させて、発熱部７１の発熱効率を向上させる。
【0019】
図３は、集積回路装置７のレイアウトの一例を示す平面図である。また、図４は、発熱部７１の詳細なレイアウトを示す図である。図４では、パッド４０１，４０２も破線で示されている。また、図５は、図３に示す集積回路装置７の領域Ａ１の斜視図である。図３、図４及び図５では、視る方向を特定するために互いに直交する３方向であるＸ方向、Ｙ方向及びＺ方向が示されている。なお、図４及び図５では、図２における整数Ｎが１６である場合、すなわち、発熱部７１が１６個のトランジスター７５－１～７５－１６を含む場合が例示されている。
【0020】
図３に示すように、集積回路装置７は、平面視で長方形であり、短辺である第１辺Ｅ１、第１辺Ｅ１に対向する短辺である第２辺Ｅ２、長辺である第３辺Ｅ３、及び、第３辺Ｅ３に対向する長辺である第４辺Ｅ４を有する。第１辺Ｅ１及び第２辺Ｅ２はＹ軸と平行であり、第３辺Ｅ３及び第４辺Ｅ４はＸ軸と平行である。
【0021】
集積回路装置７は、半導体基板４００を有し、半導体基板４００の上に各素子や各配線が積層されている。本実施形態では、半導体基板４００はシリコン基板にリン（Ｐ）等の不純物が混入されて形成されるＮ型の半導体基板である。半導体基板４００は矩形状であって、半導体基板４００の４辺が、集積回路装置７の第１辺Ｅ１、第２辺Ｅ２、第３辺Ｅ３及び第４辺Ｅ４に相当してもよい。
【0022】
図３に示すように、トランジスター７５－１のゲートＧ、ドレインＤ及びソースＳの長手方向である第１方向と交差する第２方向において、パッド４０１及びパッド４０２の一方と、パッド４０４とが並んで配置されている。また、第２方向において、パッド４０１及びパッド４０２の他方と、パッド４０３とが並んで配置されている。図３では、第１方向はＹ方向であり、第２方向はＸ方向であり、第２方向において、パッド４０１とパッド４０４とが並んで配置され、パッド４０２とパッド４０３とが並んで配置されている。ただし、第２方向において、パッド４０２とパッド４０４とが並んで配置され、パッド４０１とパッド４０３とが並んで配置されていてもよい。
【0023】
【0024】
図３に示すように、温度センサー７２は、第２辺Ｅ２よりも第１辺Ｅ１に近い位置に配置されている。具体的には、温度センサー７２は、第１辺Ｅ１及び第３辺Ｅ３に沿って配置されている。また、図３及び図４に示すように、発熱部７１に含まれるトランジスター７５－１～７５－１６は、第１辺Ｅ１よりも第２辺Ｅ２に近い位置に配置されている。
【0025】
なお、パッド４０１とパッド４０４との間には、パッド４０１，４０２に対する静電気保護回路７３が配置されており、パッド４０３と第１辺Ｅ１との間には、パッド４０３，４０４に対する静電気保護回路７４が配置されている。
【0026】
また、図３に示すように、発熱部７１は領域Ａ１に配置されており、平面視において、発熱部７１の一部はパッド４０１と重なっており、発熱部７１の他の一部はパッド４０２と重なっている。
【0027】
図４及び図５に示すように、パッド４０１及びパッド４０２は、トランジスター７５－１のゲートＧ、ドレインＤ及びソースＳの長手方向である第１方向に沿って並んで配置されている。例えば、第１方向は、Ｙ方向であってもよい。また、図４に示すように、トランジスター７５－１～７５－１６は、第１方向と交差する第２方向に並んで配置されている。例えば、第２方向は、Ｘ方向であってもよい。
【0028】
図５に示すように、領域Ａ１において、半導体基板４００にはＰ型のウェル４１０が形成されており、トランジスター７５－１～７５－１６は、ウェル４１０に形成されている。トランジスター７５－１～７５－１６の各ゲートＧはポリシリコン層に形成されており、トランジスター７５－１～７５－１６の各ドレインＤ及び各ソースＳはＮ＋拡散層に形成されている。トランジスター７５－１～７５－１６の各ゲートＧは、不図示のポリシリコン配線又はメタル配線によって、互いに電気的に接続されている。
【0029】
図４及び図５に示すように、トランジスター７５－１のドレインＤとトランジスター７５－２のドレインＤとは同じ領域に形成されている。同様に、トランジスター７５－３のドレインＤとトランジスター７５－４のドレインＤとは同じ領域に形成されている。同様に、トランジスター７５－５のドレインＤとトランジスター７５－６のドレインＤとは同じ領域に形成されている。同様に、トランジスター７５－７のドレインＤとトランジスター７５－８のドレインＤとは同じ領域に形成されている。同様に、トランジスター７５－９のドレインＤとトランジスター７５－１０のドレインＤとは同じ領域に形成されている。同様に、トランジスター７５－１１のドレインＤとトランジスター７５－１２のドレインＤとは同じ領域に形成されている。同様に、トランジスター７５－１３のドレインＤとトランジスター７５－１４のドレインＤとは同じ領域に形成されている。同様に、トランジスター７５－１５のドレインＤとトランジスター７５－１６のドレインＤとは同じ領域に形成されている。
【0030】
また、トランジスター７５－２のソースＳとトランジスター７５－３のソースＳとは同じ領域に形成されている。同様に、トランジスター７５－４のソースＳとトランジスター７５－５のソースＳとは同じ領域に形成されている。同様に、トランジスター７５－６のソースＳとトランジスター７５－７のソースＳとは同じ領域に形成されている。同様に、トランジスター７５－８のソースＳとトランジスター７５－９のソースＳとは同じ領域に形成されている。同様に、トランジスター７５－１０のソースＳとトランジスター７５－１１のソースＳとは同じ領域に形成されている。同様に、トランジスター７５－１２のソースＳとトランジスター７５－１３のソースＳとは同じ領域に形成されている。同様に、トランジスター７５－１４のソースＳとトランジスター７５－１５のソースＳとは同じ領域に形成されている。
【0031】
図４に示すように、集積回路装置７の平面視において、トランジスター７５－１のドレインＤはパッド４０１と重なり、トランジスター７５－１のソースＳはパッド４０２と重なっている。具体的には、集積回路装置７の平面視において、トランジスター７５－１のゲートＧ、ドレインＤ及びソースＳは、パッド４０１及びパッド４０２と重なっている。集積回路装置７の平面視においてパッド４０１とトランジスター７５－１のドレインＤとが重なる領域には、パッド４０１とトランジスター７５－１のドレインＤとを電気的に接続する複数のビア配線４２１が形成されている。また、集積回路装置７の平面視においてパッド４０２とトランジスター７５－１のソースＳとが重なる領域には、パッド４０２とトランジスター７５－１のソースＳとを電気的に接続する複数のビア配線４２２が形成されている。
【0032】
同様に、２以上１６以下の各整数ｉに対して、集積回路装置７の平面視において、トランジスター７５－ｉのドレインＤはパッド４０１と重なり、トランジスター７５－ｉのソースＳはパッド４０２と重なっている。具体的には、集積回路装置７の平面視において、トランジスター７５－ｉのゲートＧ、ドレインＤ及びソースＳは、パッド４０１及びパッド４０２と重なっている。集積回路装置７の平面視においてパッド４０１とトランジスター７５－ｉのドレインＤとが重なる領域には、パッド４０１とトランジスター７５－ｉのドレインＤとを電気的に接続する複数のビア配線４２１が形成されている。また、集積回路装置７の平面視においてパッド４０２とトランジスター７５－ｉのソースＳとが重なる領域には、パッド４０２とトランジスター７５－ｉのソースＳとを電気的に接続する複数のビア配線４２２が形成されている。
【0033】
図５に示すように、パッド４０１，４０２は、例えば、最上層である第３配線層のメタル配線によって形成されている。また、平面視においてトランジスター７５－１～７５－１６の各ドレインＤと重なるように、例えば、第２配線層の各メタル配線４１１が形成されている。そして、１以上１６以下の各整数ｊに対して、トランジスター７５－ｊのドレインＤとメタル配線４１１とを接続するように複数のビア配線４３１が形成されており、当該メタル配線４１１とパッド４０１とを接続するように複数のビア配線４２１が形成されている。したがって、集積回路装置７の平面視においてパッド４０１とトランジスター７５－ｉのドレインＤとが重なる領域には、複数のビア配線４２１と複数のビア配線４３１の一部とが形成されている。
【0034】
また、図５に示すように、平面視においてトランジスター７５－１～７５－１６の各ソースＳと重なるように、例えば、第２配線層の各メタル配線４１２が形成されている。そして、１以上Ｎ以下の各整数ｊに対して、トランジスター７５－ｉのソースＳとメタル配線４１２とを接続するように複数のビア配線４３２が形成されており、当該メタル配線４１２とパッド４０２とを接続するように複数のビア配線４２２が形成されている。したがって、集積回路装置７の平面視においてパッド４０２とトランジスター７５－ｉのソースＳとが重なる領域には、複数のビア配線４２２と複数のビア配線４３２の一部とが形成されている。
【0035】
図３、図４及び図５のように構成されている集積回路装置７では、パッド４０１から、複数のビア配線４２１、メタル配線４１１及び複数のビア配線４３１によって形成される配線経路を介して、トランジスター７５－１～７５－１６の各ドレインＤへと電流が流れる。この電流が流れる配線経路は非常に短いので、この配線経路の寄生抵抗は非常に小さい。また、当該電流は、トランジスター７５－１～７５－１６の各ドレインＤから各ソースＳへとそれらの短手方向に流れるので、トランジスター７５－１～７５－１６の各ドレインＤの寄生抵抗及び各ソースＳの寄生抵抗も小さい。さらに、当該電流は、トランジスター７５－１～７５－１６の各ソースＳから、複数のビア配線４３２、メタル配線４１２及び複数のビア配線４２２によって形成される配線経路を介して、パッド４０２へと流れる。この電流が流れる配線経路は非常に短いので、この配線経路の寄生抵抗も非常に小さい。したがって、図２に示した寄生抵抗ＲＤ－１～ＲＤ－１６，ＲＳ－１～ＲＳ－１６が低減されるので、トランジスター７５－１～７５－１６に流れる電流が大きくなり、発熱部７１の発熱効率が向上する。
【0036】
なお、第１実施形態において、パッド４０１は「第１パッド」の一例であり、パッド４０２は「第２パッド」の一例であり、パッド４０４は「第３パッド」の一例である。また、トランジスター７５－１は「第１のトランジスター」の一例であり、トランジスター７５－１のゲートＧ、ドレインＤ及びソースＳは、それぞれ「第１のゲート」、「第１のドレイン」及び「第１のソース」の一例である。また、トランジスター７５－２～７５－Ｎは、「第２～第Ｎのトランジスター」の一例であり、２以上Ｎ以下の各整数ｉに対して、第ｉのトランジスター７５－ｉのゲートＧ、ドレインＤ及びソースＳは、それぞれ「第ｉのゲート」、「第ｉのドレイン」及び「第ｉのソース」の一例である。また、パッド４０１とトランジスター７５－１のドレインＤとを電気的に接続する複数のビア配線４２１の各々は「第１のドレイン接続用ビア配線」の一例であり、パッド４０２とトランジスター７５－１のソースＳとを電気的に接続する複数のビア配線４２２の各々は「第１のソース接続用ビア配線」の一例である。また、２以上Ｎ以下の各整数ｉに対して、パッド４０１と第ｉのトランジスター７５－ｉのドレインＤとを電気的に接続する複数のビア配線４２１の各々は「第ｉのドレイン接続用ビア配線」の一例であり、パッド４０２と第ｉのトランジスター７５－ｉのソースＳとを電気的に接続する複数のビア配線４２２の各々は「第ｉのソース接続用ビア配線」の一例である。
【0037】
以上に説明したように、第１実施形態の集積回路装置７によれば、パッド４０１から複数のビア配線４２１、複数のメタル配線４１１及び複数のビア配線４３１を経由してトランジスター７５－１～７５－ＮのドレインＤへと非常に短い経路で電流が流れる。当該電流は、トランジスター７５－１～７５－ＮのドレインＤからソースＳへと短い経路で流れ、さらに、トランジスター７５－１～７５－ＮのソースＳから複数のビア配線４３２、複数のメタル配線４１２及び複数のビア配線４２２を経由してパッド４０２へと非常に短い経路で流れる。そのため、パッド４０１からパッド４０２へと電流が流れる経路が短い。さらに、パッド４０１，４０２とトランジスター７５－１～７５－Ｎとの間で、パッド４０１，４０２と直交する方向に電流が流れるので、電流が流れる配線の断面積が大きくなる。したがって、第１実施形態の集積回路装置７によれば、パッド４０２，４０２とトランジスター７５－１～７５－Ｎとの間の寄生抵抗が小さくなり、これらの寄生抵抗に起因してトランジスター７５－１～７５－Ｎに流れる電流が低下するおそれを低減することができる。
【0038】
さらに、第１実施形態の集積回路装置７によれば、パッド４０１，４０２とトランジスター７５－１～７５－Ｎとの間で電流が流れる配線の断面積が大きいので、エレクトロマイグレーションにも強い。
【0039】
また、第１実施形態の集積回路装置７によれば、平面視でパッド４０１，４０２と重なる領域に、ドレインＤ及びソースＳの面積が大きいトランジスター７５－１～７５－Ｎを配置することができるので、トランジスター７５－１～７５－Ｎを流れる電流を大きくすることができる。したがって、電流を十分に流すことが可能な小型の集積回路装置７を実現することができる。
【0040】
また、第１実施形態の集積回路装置７によれば、パッド４０１，４０２がトランジスター７５－１のゲートＧの長手方向である第１方向に沿って並んで配置され、第１方向と交差する第２方向において、パッド４０１，４０２とパッド４０４，４０３とがそれぞれ並んで配置されているので、パッド４０１，４０４と第３辺Ｅ３との間やパッド４０２，４０３と第４辺Ｅ４との間にデッドスペースが生じず、パッド４０１，４０２，４０３，４０４に対するボンディングを容易に行うことができる。
【0041】
また、第１実施形態の集積回路装置７では、温度センサーは第１辺Ｅ１に近い位置に配置され、トランジスター７５－１～７５－Ｎは第２辺Ｅ２に近い位置に配置され、第２方向において、温度センサー７２、パッド４０４、静電気保護回路７３及びトランジスター７５－１～７５－Ｎが、この順に並んで配置されている。すなわち、温度センサー７２がトランジスター７５－１～７５－Ｎから離れた場所に配置されているので、トランジスター７５－１～７５－Ｎの発熱量の変化によって温度センサー７２が検出する温度が急峻に変化しないようにすることができる。
【0042】
１－２．第２実施形態
以下、第２実施形態について、第１実施形態と同様の構成については同じ符号を付し、第１実施形態と同様の説明は省略又は簡略し、主として第１実施形態と異なる内容について説明する。
以下、第２実施形態について、第１実施形態と同様の構成については同じ符号を付し、第１実施形態と同様の説明は省略又は簡略し、主として第１実施形態と異なる内容について説明する。
【0043】
第２実施形態の集積回路装置７の機能ブロック図は、図１と同様であるため、その図示及び説明を省略する。
【0044】
図６は、第２実施形態における発熱部７１の回路構成を示す図である。図６に示すように、発熱部７１は、トランジスター７６－１を含む。トランジスター７６－１は、Ｐチャンネル型ＭＯＳトランジスターであり、ゲートＧと、ドレインＤと、ソースＳとを有する。トランジスター７６－１は、ゲートＧに温度制御信号ＴＣが入力され、ドレインＤがパッド４０２に電気的に接続され、ソースＳがパッド４０１に電気的に接続されている。実際には、トランジスター７６－１のドレインＤとパッド４０２との間には寄生抵抗ＲＤ－１が形成されており、トランジスター７６－１のソースＳとパッド４０１との間には寄生抵抗ＲＳ－１が形成されている。寄生抵抗ＲＤ－１，ＲＳ－１は、各配線層の抵抗やＰ＋拡散層の抵抗等によって形成される。
【0045】
図６に示すように、発熱部７１は、さらに、トランジスター７６－２～７６－Ｎを含んでもよい。Ｎは２以上の整数である。
【0046】
２以上Ｎ以下の各整数ｉに対して、トランジスター７６－ｉは、Ｐチャンネル型ＭＯＳトランジスターであり、ゲートＧと、ドレインＤと、ソースＳとを有する。トランジスター７６－ｉは、ゲートＧに温度制御信号ＴＣが入力され、ドレインＤがパッド４０２に電気的に接続され、ソースＳがパッド４０１に電気的に接続されている。実際には、トランジスター７６－ｉのドレインＤとパッド４０２との間には寄生抵抗ＲＤ－ｉが形成されており、トランジスター７６－ｉのソースＳとパッド４０１との間には寄生抵抗ＲＳ－ｉが形成されている。寄生抵抗ＲＤ－ｉ，ＲＳ－ｉは、各配線層の抵抗やＰ＋拡散層の抵抗等によって形成される。
【0047】
すなわち、発熱部７１は、Ｎ個のトランジスター７６－１～７６－Ｎがパッド４０１とパッド４０２との間に並列に接続された構成であって、トランジスター７６－１～７６－Ｎの各ゲートＧに、温度制御信号ＴＣが共通に入力されてもよい。
【0048】
トランジスター７６－１～７６－Ｎの各々は、Ｐチャンネル型ＭＯＳトランジスターであるので、ゲートＧに入力される温度制御信号ＴＣの電圧レベルが低いほどオン抵抗が小さくなり、ドレイン電流が大きくなる。トランジスター７６－１～７６－Ｎの各々の消費電力は、ドレイン電流の２乗とオン抵抗との積で表され、熱として放出される。したがって、温度制御信号ＴＣの電圧レベルが低いほどトランジスター７６－１～７６－Ｎの各々の発熱量が大きくなる。
【0049】
ただし、寄生抵抗ＲＤ－１～ＲＤ－Ｎ，ＲＳ－１～ＲＳ－Ｎが大きいと、トランジスター７６－１～７６－Ｎのドレイン電流が小さくなり、トランジスター７６－１～７６－Ｎを含む発熱部７１の発熱量が低下する。そこで、本実施形態では、集積回路装置７のレイアウトを工夫することにより、寄生抵抗ＲＤ－１～ＲＤ－Ｎ，ＲＳ－１～ＲＳ－Ｎを低減させて、発熱部７１の発熱効率を向上させる。
【0050】
第２実施形態の集積回路装置７のレイアウトの一例を示す平面図は、図３と同様であるので、その図示及び説明を省略する。図７は、第２実施形態における発熱部７１の詳細なレイアウトを示す図である。図７では、パッド４０１，４０２も破線で示されている。また、図８は、図３に示す集積回路装置７の領域Ａ１の斜視図である。図３、図７及び図８では、視る方向を特定するために互いに直交する３方向であるＸ方向、Ｙ方向及びＺ方向が示されている。なお、図７及び図８では、図６における整数Ｎが１６である場合、すなわち、発熱部７１が１６個のトランジスター７６－１～７６－１６を含む場合が例示されている。
【0051】
図３及び図７に示すように、トランジスター７６－１のゲートＧ、ドレインＤ及びソースＳの長手方向である第１方向と交差する第２方向において、パッド４０１及びパッド４０２の一方と、パッド４０４とが並んで配置されている。また、第２方向において、パッド４０１及びパッド４０２の他方と、パッド４０３とが並んで配置されている。図３では、第１方向はＹ方向であり、第２方向はＸ方向であり、第２方向において、パッド４０１とパッド４０４とが並んで配置され、パッド４０２とパッド４０３とが並んで配置されている。ただし、第２方向において、パッド４０２とパッド４０４とが並んで配置され、パッド４０１とパッド４０３とが並んで配置されていてもよい。
【0052】
【0053】
【0054】
図７及び図８に示すように、パッド４０１及びパッド４０２は、トランジスター７６－１のゲートＧ、ドレインＤ及びソースＳの長手方向である第１方向に沿って並んで配置されている。例えば、第１方向は、Ｙ方向であってもよい。また、図７に示すように、トランジスター７６－１～７６－１６は、第１方向と交差する第２方向に並んで配置されている。例えば、第２方向は、Ｘ方向であってもよい。
【0055】
図８に示すように、領域Ａ１において、トランジスター７６－１～７６－１６は、半導体基板４００に形成されている。トランジスター７６－１～７６－１６の各ゲートＧはポリシリコン層に形成されており、トランジスター７６－１～７６－１６の各ドレインＤ及び各ソースＳはＰ＋拡散層に形成されている。トランジスター７６－１～７６－１６の各ゲートＧは、不図示のポリシリコン配線又はメタル配線によって、互いに電気的に接続されている。
【0056】
図７及び図８に示すように、トランジスター７６－１のソースＳとトランジスター７６－２のソースＳとは同じ領域に形成されている。同様に、トランジスター７６－３のソースＳとトランジスター７６－４のソースＳとは同じ領域に形成されている。同様に、トランジスター７６－５のソースＳとトランジスター７６－６のソースＳとは同じ領域に形成されている。同様に、トランジスター７６－７のソースＳとトランジスター７６－８のソースＳとは同じ領域に形成されている。同様に、トランジスター７６－９のソースＳとトランジスター７６－１０のソースＳとは同じ領域に形成されている。同様に、トランジスター７６－１１のソースＳとトランジスター７６－１２のソースＳとは同じ領域に形成されている。同様に、トランジスター７６－１３のソースＳとトランジスター７６－１４のソースＳとは同じ領域に形成されている。同様に、トランジスター７６－１５のソースＳとトランジスター７６－１６のソースＳとは同じ領域に形成されている。
【0057】
また、トランジスター７６－２のドレインＤとトランジスター７６－３のドレインＤとは同じ領域に形成されている。同様に、トランジスター７６－４のドレインＤとトランジスター７６－５のドレインＤとは同じ領域に形成されている。同様に、トランジスター７６－６のドレインＤとトランジスター７６－７のドレインＤとは同じ領域に形成されている。同様に、トランジスター７６－８のドレインＤとトランジスター７６－９のドレインＤとは同じ領域に形成されている。同様に、トランジスター７６－１０のドレインＤとトランジスター７６－１１のドレインＤとは同じ領域に形成されている。同様に、トランジスター７６－１２のドレインＤとトランジスター７６－１３のドレインＤとは同じ領域に形成されている。同様に、トランジスター７６－１４のドレインＤとトランジスター７６－１５のドレインＤとは同じ領域に形成されている。
【0058】
図７に示すように、集積回路装置７の平面視において、トランジスター７６－１のドレインＤはパッド４０２と重なり、トランジスター７６－１のソースＳはパッド４０１と重なっている。具体的には、集積回路装置７の平面視において、トランジスター７６－１のゲートＧ、ドレインＤ及びソースＳは、パッド４０２及びパッド４０１と重なっている。集積回路装置７の平面視においてパッド４０２とトランジスター７６－１のドレインＤとが重なる領域には、パッド４０２とトランジスター７６－１のドレインＤとを電気的に接続する複数のビア配線４２２が形成されている。また、集積回路装置７の平面視においてパッド４０１とトランジスター７６－１のソースＳとが重なる領域には、パッド４０１とトランジスター７６－１のソースＳとを電気的に接続する複数のビア配線４２１が形成されている。
【0059】
同様に、２以上１６以下の各整数ｉに対して、平面視において、トランジスター７６－ｉのドレインＤはパッド４０２と重なり、トランジスター７６－ｉのソースＳはパッド４０１と重なっている。具体的には、集積回路装置７の平面視において、トランジスター７６－１のゲートＧ、ドレインＤ及びソースＳは、パッド４０２及びパッド４０１と重なっている。集積回路装置７の平面視においてパッド４０２とトランジスター７６－ｉのドレインＤとが重なる領域には、パッド４０２とトランジスター７６－ｉのドレインＤとを電気的に接続する複数のビア配線４２２が形成されている。また、集積回路装置７の平面視においてパッド４０１とトランジスター７６－ｉのソースＳとが重なる領域には、パッド４０１とトランジスター７６－ｉのソースＳとを電気的に接続する複数のビア配線４２１が形成されている。
【0060】
図８に示すように、平面視においてトランジスター７６－１～７６－１６の各ソースＳと重なるように、例えば、第２配線層の各メタル配線４１１が形成されている。そして、１以上Ｎ以下の各整数ｊに対して、トランジスター７６－ｉのソースＳとメタル配線４１１とを接続するように複数のビア配線４３１が形成されており、当該メタル配線４１１とパッド４０１とを接続するように複数のビア配線４２１が形成されている。したがって、集積回路装置７の平面視においてパッド４０１とトランジスター７５－ｉのソースＳとが重なる領域には、複数のビア配線４２１と複数のビア配線４３１の一部とが形成されている。
【0061】
また、図８に示すように、パッド４０１，４０２は、例えば、最上層である第３配線層のメタル配線によって形成されている。また、平面視においてトランジスター７６－１～７６－１６の各ドレインＤと重なるように、例えば、第２配線層の各メタル配線４１２が形成されている。そして、１以上１６以下の各整数ｊに対して、トランジスター７６－ｊのドレインＤとメタル配線４１２とを接続するように複数のビア配線４３２が形成されており、当該メタル配線４１２とパッド４０２とを接続するように複数のビア配線４２２が形成されている。したがって、集積回路装置７の平面視においてパッド４０２とトランジスター７６－ｉのドレインＤとが重なる領域には、複数のビア配線４２２と複数のビア配線４３２の一部とが形成されている。
【0062】
図３、図７及び図８のように構成されている集積回路装置７では、パッド４０１から、複数のビア配線４２１、メタル配線４１１及び複数のビア配線４３１によって形成される配線経路を介して、トランジスター７６－１～７６－１６の各ソースＳへと電流が流れる。この電流が流れる配線経路は非常に短いので、この配線経路の寄生抵抗は非常に小さい。また、当該電流は、トランジスター７６－１～７６－１６の各ソースＳから各ドレインＤへとそれらの短手方向に流れるので、トランジスター７６－１～７６－１６の各ソースＳの寄生抵抗及び各ドレインＤの寄生抵抗も小さい。さらに、当該電流は、トランジスター７６－１～７６－１６の各ドレインＤから、複数のビア配線４３２、メタル配線４１２及び複数のビア配線４２２によって形成される配線経路を介して、パッド４０２へと流れる。この電流が流れる配線経路は非常に短いので、この配線経路の寄生抵抗も非常に小さい。したがって、図６に示した寄生抵抗ＲＳ－１～ＲＳ－１６，ＲＤ－１～ＲＤ－１６が低減されるので、トランジスター７６－１～７６－１６に流れる電流が大きくなり、発熱部７１の発熱効率が向上する。
【0063】
なお、第２実施形態において、パッド４０２は「第１パッド」の一例であり、パッド４０１は「第２パッド」の一例であり、パッド４０４は「第３パッド」の一例である。また、トランジスター７６－１は「第１のトランジスター」の一例であり、トランジスター７６－１のゲートＧ、ドレインＤ及びソースＳは、それぞれ「第１のゲート」、「第１のドレイン」及び「第１のソース」の一例である。また、トランジスター７６－２～７６－Ｎは、「第２～第Ｎのトランジスター」の一例であり、２以上Ｎ以下の各整数ｉに対して、第ｉのトランジスター７６－ｉのゲートＧ、ドレインＤ及びソースＳは、それぞれ「第ｉのゲート」、「第ｉのドレイン」及び「第ｉのソース」の一例である。また、パッド４０２とトランジスター７６－１のドレインＤとを電気的に接続する複数のビア配線４２２の各々は「第１のドレイン接続用ビア配線」の一例であり、パッド４０１とトランジスター７６－１のソースＳとを電気的に接続する複数のビア配線４２１の各々は「第１のソース接続用ビア配線」の一例である。また、２以上Ｎ以下の各整数ｉに対して、パッド４０２と第ｉのトランジスター７６－ｉのドレインＤとを電気的に接続する複数のビア配線４２２の各々は「第ｉのドレイン接続用ビア配線」の一例であり、パッド４０１と第ｉのトランジスター７６－ｉのソースＳとを電気的に接続する複数のビア配線４２１の各々は「第ｉのソース接続用ビア配線」の一例である。
【0064】
以上に説明したように、第２実施形態の集積回路装置７によれば、パッド４０１から複数のビア配線４２１、複数のメタル配線４１１及び複数のビア配線４３１を経由してトランジスター７６－１～７６－ＮのソースＳへと非常に短い経路で電流が流れる。当該電流は、トランジスター７６－１～７６－ＮのソースＳからドレインＤへと短い経路で流れ、さらに、トランジスター７６－１～７６－ＮのドレインＤから複数のビア配線４３２、複数のメタル配線４１２及び複数のビア配線４２２を経由してパッド４０２へと非常に短い経路で流れる。そのため、パッド４０１からパッド４０２へと電流が流れる経路が短い。さらに、パッド４０１，４０２とトランジスター７６－１～７６－Ｎとの間で、パッド４０１，４０２と直交する方向に電流が流れるので、電流が流れる配線の断面積が大きくなる。したがって、第２実施形態の集積回路装置７によれば、パッド４０２，４０２とトランジスター７６－１～７６－Ｎとの間の寄生抵抗が小さくなり、これらの寄生抵抗に起因してトランジスター７６－１～７６－Ｎに流れる電流が低下するおそれを低減することができる。
【0065】
さらに、第２実施形態の集積回路装置７によれば、パッド４０１，４０２とトランジスター７６－１～７６－Ｎとの間で電流が流れる配線の断面積が大きいので、エレクトロマイグレーションにも強い。
【0066】
また、第２実施形態の集積回路装置７によれば、平面視でパッド４０１，４０２と重なる領域に、ソースＳ及びドレインＤの面積が大きいトランジスター７６－１～７６－Ｎを配置することができるので、トランジスター７６－１～７６－Ｎを流れる電流を大きくすることができる。したがって、電流を十分に流すことが可能な小型の集積回路装置７を実現することができる。
【0067】
また、第２実施形態の集積回路装置７によれば、パッド４０１，４０２がトランジスター７６－１のゲートＧの長手方向である第１方向に沿って並んで配置され、第１方向と交差する第２方向において、パッド４０１，４０２とパッド４０４，４０３とがそれぞれ並んで配置されているので、パッド４０１，４０４と第３辺Ｅ３との間やパッド４０２，４０３と第４辺Ｅ４との間にデッドスペースが生じず、パッド４０１，４０２，４０３，４０４に対するボンディングを容易に行うことができる。
【0068】
また、第２実施形態の集積回路装置７では、温度センサーは第１辺Ｅ１に近い位置に配置され、トランジスター７６－１～７６－Ｎは第２辺Ｅ２に近い位置に配置され、第２方向において、温度センサー７２、パッド４０４、静電気保護回路７３及びトランジスター７６－１～７６－Ｎが、この順に並んで配置されている。すなわち、温度センサー７２がトランジスター７６－１～７６－Ｎから離れた場所に配置されているので、トランジスター７６－１～７６－Ｎの発熱量の変化によって温度センサー７２が検出する温度が急峻に変化しないようにすることができる。
【0069】
２．発振器
２－１．発振器の構造
図９は、本実施形態の発振器を示す断面図である。図１０は、発振器を上面側から見た平面図である。図１１は、発振器が有する内側パッケージおよびその内部を示す断面図である。図１２は、発振器が有する電圧制御発振器を示す断面図である。
２－１．発振器の構造
図９は、本実施形態の発振器を示す断面図である。図１０は、発振器を上面側から見た平面図である。図１１は、発振器が有する内側パッケージおよびその内部を示す断面図である。図１２は、発振器が有する電圧制御発振器を示す断面図である。
【0070】
図９および図１０に示す発振器１は、恒温槽型水晶発振器であり、外側パッケージ２と、内側パッケージ３と、制御ＩＣ４と、電圧制御発振器５と、を備える。内側パッケージ３、制御ＩＣ４及び電圧制御発振器５は、外側パッケージ２に収容されている。
【0071】
図９に示すように、外側パッケージ２は、外側ベース２１と、外側リッド２２と、を有 する。外側ベース２１は、基板２７と、基板２７の上面の縁部から上側に向けて立設する枠状の壁部２８と、基板２７の下面の縁部から下側に向けて立設する枠状の脚部２９と、を有する。基板２７の上面と壁部２８とによって収容空間Ｓ１としての外側ベース２１の上面２１ａに開口する上側凹部２１１が形成され、基板２７の下面と脚部２９とによって収容空間Ｓ２としての外側ベース２１の下面２１ｂに開口する下側凹部２１２が形成されている。そのため、外側ベース２１は、断面視において略Ｈ型となっている。
【0072】
上側凹部２１１は、上面２１ａに開口する第１上側凹部２１１ａと、第１上側凹部２１１ａの底面に開口し、第１上側凹部２１１ａよりも開口が小さい第２上側凹部２１１ｂと、第２上側凹部２１１ｂの底面に開口し、第２上側凹部２１１ｂよりも開口が小さい第３上側凹部２１１ｃと、を有する。そして、第１上側凹部２１１ａの底面に制御ＩＣ４が配置され、第３上側凹部２１１ｃの底面に内側パッケージ３が配置されている。
【0073】
外側リッド２２は、上側凹部２１１の開口を塞ぐようにして、シールリング、低融点ガラス等の封止部材２３を介して外側ベース２１の上面２１ａに接合されている。これにより、収容空間Ｓ１としての上側凹部２１１が気密封止されている。そして、収容空間Ｓ１に、発熱ＩＣである集積回路装置７、振動素子６及び発振ＩＣ８が収容されるとともに、制御ＩＣ４が収容されている。具体的には、後述するように、集積回路装置７、振動素子６及び発振ＩＣ８は内側パッケージ３に収容されており、収容空間Ｓ１には、内側パッケージ３と制御ＩＣ４とが収容されている。一方、収容空間Ｓ１としての下側凹部２１２は、開口が封止されておらず、外側パッケージ２の外部に開放されている。そして、収容空間Ｓ２に電圧制御発振器５が収容されている。
【0074】
外側ベース２１には、第１上側凹部２１１ａの底面に配置された複数の内部端子２４１と、第２上側凹部２１１ｂの底面に配置された複数の内部端子２４２と、下側凹部２１２の底面に配置された複数の内部端子２４３と、下面２１ｂすなわち脚部２９の頂面に配置された複数の外部端子２４４と、が配置されている。各内部端子２４１は、ボンディングワイヤーＢＷ１を介して制御ＩＣ４と電気的に接続され、各内部端子２４２は、ボンディングワイヤーＢＷ２を介して内側パッケージ３と電気的に接続され、各内部端子２４３は、導電性の接合部材Ｂ１を介して電圧制御発振器５と電気的に接続されている。
【0075】
これらの各端子２４１、２４２、２４３、２４４は、外側ベース２１内に形成された内部配線２５を介して適宜電気的に接続され、制御ＩＣ４、内側パッケージ３、電圧制御発振器５および外部端子２４４を電気的に接続している。内部配線２５は、脚部２９の内部を通って外部端子２４４に接続されている。そして、外部端子２４４において図示しない外部装置との接続が行われる。脚部２９の側面には、外部端子２４４と接続された側面端子２４５が配置されている。側面端子２４５は、キャスタレーションである。そのため、半田Ｈが側面端子２４５に濡れ広がってフィレットを形成し、外部装置との機械的および電気的な接合がより強固なものとなる。ただし、これに限定されず、例えば、側面端子２４５を省略してもよい。
【0076】
図１１に示すように、内側パッケージ３は、内側ベース３１と、内側リッド３２と、を有する。内側ベース３１は、下面３１ｂに開口する凹部３１１を有する。
【0077】
凹部３１１は、下面３１ｂに開口する第１凹部３１１ａと、第１凹部３１１ａの底面に開口し、第１凹部３１１ａよりも開口が小さい第２凹部３１１ｂと、第２凹部３１１ｂの底面に開口し、第２凹部３１１ｂよりも開口が小さい第３凹部３１１ｃと、を有する。そして、第１凹部３１１ａの底面に振動素子６が配置され、第３凹部３１１ｃの底面に集積回路装置７及び発振ＩＣ８がＸ軸方向に並んで配置されている。
【0078】
内側リッド３２は、凹部３１１の開口を塞ぐようにして、シールリング、低融点ガラス等の封止部材３３を介して内側ベース３１の下面３１ｂに接合されている。これにより、凹部３１１が気密封止され、内側パッケージ３内に収容空間Ｓ３が形成される。そして、収容空間Ｓ３に振動素子６、集積回路装置７及び発振ＩＣ８が収容されている。
【0079】
このような収容空間Ｓ３は、気密であり、減圧状態、好ましくはより真空に近い状態となっている。これにより、収容空間Ｓ３の粘性抵抗が減り、振動素子６の振動特性が向上する。ただし、収容空間Ｓ３の雰囲気は、特に限定されない。
【0080】
内側ベース３１には、第１凹部３１１ａの底面に配置された複数の内部端子３４１と、第２凹部３１１ｂの底面に配置された複数の内部端子３４２、３４３と、内側ベース３１の上面３１ａに配置された複数の外部端子３４４と、が配置されている。各内部端子３４１は、導電性の接合部材Ｂ２およびボンディングワイヤーＢＷ３を介して振動素子６と電気的に接続され、各内部端子３４２は、ボンディングワイヤーＢＷ４を介して集積回路装置７と電気的に接続され、各内部端子３４３は、ボンディングワイヤーＢＷ５を介して発振ＩＣ８と電気的に接続されている。
【0081】
これらの各端子３４１、３４２、３４３、３４４は、内側パッケージ３内に形成された図示しない内部配線を介して適宜電気的に接続されており、振動素子６、集積回路装置７、発振ＩＣ８および外部端子３４４を電気的に接続している。このような内側パッケージ３においては、外部端子３４４を介してその内外が電気的に接続される。
【0082】
以上のような内側パッケージ３は、内側リッド３２において、熱伝導率が十分に低い接合部材Ｂ３を介して第３上側凹部２１１ｃの底面に固定されている。
【0083】
図１１に示すように、集積回路装置７は、能動面を下側（内側リッド３２側）に向けて第３凹部３１１ｃの底面に配置され、ボンディングワイヤーＢＷ４を介して複数の内部端子３４２と電気的に接続されている。発振ＩＣ８は、能動面を下側（内側リッド３２側）に向けて第３凹部３１１ｃの底面に配置され、ボンディングワイヤーＢＷ５を介して複数の内部端子３４３と電気的に接続されている。
【0084】
電圧制御発振器５は、入力電圧に応じて周波数が変化する発振信号を出力する発振器である。図１２に示すように、電圧制御発振器５は、パッケージ５１と、パッケージ５１に収容された振動素子５５および発振ＩＣ５９と、を有する。
【0085】
パッケージ５１は、ベース５２およびリッド５３を有する。ベース５２は、下面５２ｂに開口する凹部５２１を有する。凹部５２１は、下面５２ｂに開口する第１凹部５２１ａと、第１凹部５２１ａの底面に開口し、第１凹部５２１ａよりも開口が小さい第２凹部５２１ｂと、第２凹部５２１ｂの底面に開口し、第２凹部５２１ｂよりも開口が小さい第３凹部５２１ｃと、を有する。そして、第１凹部５２１ａの底面に振動素子５５が配置され、第３凹部５２１ｃの底面に発振ＩＣ５９が配置されている。
【0086】
リッド５３は、凹部５２１の開口を塞ぐようにして、シールリング、低融点ガラス等の封止部材５４を介してベース５２の下面５２ｂに接合されている。これにより、凹部５２１が気密封止され、パッケージ５１内に収容空間Ｓ５が形成される。そして、収容空間Ｓ５に振動素子５５および発振ＩＣ５９が収容されている。収容空間Ｓ５は、気密であり、減圧状態、好ましくはより真空に近い状態となっている。これにより、収容空間Ｓ５の粘性抵抗が減り、振動素子５５の振動特性が向上する。ただし、収容空間Ｓ５の雰囲気は、特に限定されない。
【0087】
ベース５２には、第１凹部５２１ａの底面に配置された複数の内部端子５６１と、第２凹部５２１ｂの底面に配置された複数の内部端子５６２と、ベース５２の上面５２ａに配置された複数の外部端子５６４と、が配置されている。各内部端子５６１は、導電性の接合部材Ｂ４を介して振動素子５５と電気的に接続され、各内部端子５６２は、ボンディングワイヤーＢＷ６を介して発振ＩＣ５９と電気的に接続されている。これらの各端子５６１、５６２、５６４は、ベース５２内に形成された図示しない内部配線を介して適宜電気的に接続されており、振動素子５５、発振ＩＣ５９および外部端子５６４を電気的に接続している。このようなパッケージ５１においては、外部端子５６４を介してその内外が電気的に接続される。
【0088】
振動素子５５は、ＡＴカット水晶振動素子である。ただし、振動素子５５は、ＡＴカット水晶振動素子でなくてもよく、例えば、ＳＣカット水晶振動素子、ＢＴカット水晶振動素子、音叉型水晶振動素子、弾性表面波共振子、その他の圧電振動素子、ＭＥＭＳ共振素子等であってもよい。
【0089】
発振ＩＣ５９は、能動面を下側に向けて第３凹部５２１ｃの底面に配置され、ボンディングワイヤーＢＷ６を介して複数の内部端子５６２と電気的に接続されている。
【0090】
図１２に示すように、電圧制御発振器５は、導電性の接合部材Ｂ１を介して下側凹部２１２の底面に固定されている。また、接合部材Ｂ１を介して外部端子５６４と内部端子２４３とが電気的に接続されている。
【0091】
なお、外側パッケージ２は「第１容器」の一例であり、内側パッケージ３は「第２容器」の一例である。また、基板２７の上面は「第１面」の一例であり、基板２７の下面は「第２面」の一例である。また、収容空間Ｓ１は「第１収容空間」の一例であり、収容空間Ｓ２は「第２収容空間」の一例である。
【0092】
２－２．発振器の機能的構成
図１３は、本実施形態の発振器１の機能ブロック図である。図１３において、図９～図１２に示したのと同じ構成要素には同じ符号が付されている。図１３に示すように、本実施形態の発振器１は、制御ＩＣ４と、電圧制御発振器５と、振動素子６と、発熱ＩＣである上記実施形態の集積回路装置７と、発振ＩＣ８とを含む。
図１３は、本実施形態の発振器１の機能ブロック図である。図１３において、図９～図１２に示したのと同じ構成要素には同じ符号が付されている。図１３に示すように、本実施形態の発振器１は、制御ＩＣ４と、電圧制御発振器５と、振動素子６と、発熱ＩＣである上記実施形態の集積回路装置７と、発振ＩＣ８とを含む。
【0093】
発振ＩＣ８は、発振回路８１と、温度センサー８２とを含み、制御ＩＣ４から電源電圧ＶＯＳＣが供給されて動作する。発振回路８１は、振動素子６の両端と電気的に接続されており、振動素子６の出力信号を増幅して振動素子６にフィードバックすることにより、振動素子６を発振させ、発振信号ＯＳＣＯを出力する回路である。例えば、発振回路８１は、増幅素子としてインバーターを用いた発振回路であってもよいし、増幅素子としてバイポーラトランジスターを用いた発振回路であってもよい。発振回路８１から出力される発振信号ＯＳＣＯは、制御ＩＣ４に入力される。
【0094】
温度センサー８２は、温度を検出し、検出した温度に応じた電圧レベルを有する温度検出信号ＴＳ１を出力する感温素子である。温度センサー８２は、発振ＩＣ８に内蔵されており、発振ＩＣ８の温度を検出する。温度センサー８２から出力される温度検出信号ＴＳ１は、制御ＩＣ４に入力される。温度センサー８２は、例えば、ダイオードのＰＮ接合の順方向電圧の温度依存性を利用したセンサーであってもよい。
【0095】
前述の通り、集積回路装置７は、発熱部７１と、温度センサー７２とを含む。発熱部７１は、前述の温度制御信号ＴＣとして、制御ＩＣ４から出力される温度制御信号ＯＶＣが入力される。発熱部７１は、温度制御信号ＯＶＣの電圧レベルに応じて発熱量が変化する。発熱部７１の発熱量が大きいほど振動素子６の温度が高くなる。すなわち、振動素子６は、集積回路装置７によって温度制御される。実際には、制御ＩＣ４により、振動素子６の温度が目標となる設定温度で一定となるように発熱部７１の発熱量が制御される。例えば、設定温度は、８０℃等の固定値でもよいし、７０℃以上１２５℃の範囲等の所定の範囲で任意に設定可能であってもよい。
【0096】
前述の通り、温度センサー７２は、発熱部７１の温度を検出し、検出した温度に応じた電圧レベルを有する温度検出信号ＴＳを出力する。温度検出信号ＴＳは、温度検出信号ＴＳ２として制御ＩＣ４に入力される。
【0097】
図１１に示したように、振動素子６、集積回路装置７及び発振ＩＣ８は、内側パッケージ３に収容されており、振動素子６の温度が一定に保たれるように、制御ＩＣ４によって集積回路装置７の発熱が制御される。集積回路装置７が発熱源であり、集積回路装置７からの放射熱が振動素子６や発振ＩＣ８に伝わるため、振動素子６や発振ＩＣ８の温度と、集積回路装置７の温度との間に差が生じる。これに対して、振動素子６及び発振ＩＣ８は、集積回路装置７と離間して配置されており、集積回路装置７と振動素子６との熱的な距離が集積回路装置７と発振ＩＣ８との熱的な距離とほぼ同じであると見做すと、発振ＩＣ８の温度は振動素子６の温度に近いと言える。すなわち、集積回路装置７に内蔵されている温度センサー７２が検出する温度よりも、発振ＩＣ８に内蔵されている温度センサー８２が検出する温度の方が、振動素子６の温度に近い。そのため、制御ＩＣ４は、温度センサー８２から出力される温度検出信号ＴＳ１に基づいて、集積回路装置７の発熱を制御する。ただし、振動素子６、集積回路装置７及び発振ＩＣ８の配置によっては、集積回路装置７の温度が発振ＩＣ８の温度よりも振動素子６の温度に近い場合もあり、その場合は、制御ＩＣ４は、温度センサー７２から出力される温度検出信号ＴＳ２に基づいて、集積回路装置７の発熱を制御してもよい。
【0098】
制御ＩＣ４は、デジタル信号処理回路１０、セレクター４１、温度センサー４２、Ａ／Ｄ変換器４３、Ｄ／Ａ変換器４４、フラクショナルＮ－ＰＬＬ回路４５、ＰＬＬ（Phase Locked Loop）回路４６、スイッチ回路４７、電源回路４８、インターフェース回路４９、メモリー９０及びレジスター９４を含む。
【0099】
電源回路４８は、発振器１の外部から供給される電源電圧ＶＤＤとグラウンド電圧ＶＳＳとに基づいて、電源電圧ＶＤＤよりも低い一定電圧である電源電圧ＶＯＳＣを生成する。例えば、電源回路４８は、バンドギャップリファレンス回路の出力電圧に基づいて一定電圧である電源電圧ＶＯＳＣを生成する。電源電圧ＶＯＳＣは、発振ＩＣ８に供給される。
【0100】
フラクショナルＮ－ＰＬＬ回路４５は、発振ＩＣ８から出力される発振信号ＯＳＣＯが入力され、発振信号ＯＳＣＯの周波数ｆＯＳＣＯを、分周比制御信号ＤＩＶＣによって指示される分周比に応じた周波数ｆＣＫ１に変換したクロック信号ＣＫ１を出力する。フラクショナルＮ－ＰＬＬ回路４５は、発振信号ＯＳＣＯの位相と、分周比制御信号ＤＩＶＣで指定される分周比でクロック信号ＣＫ１を分周した信号の位相とが一致するようにフィードバック制御することにより、クロック信号ＣＫ１を生成する。分周比制御信号ＤＩＶＣはデルタシグマ変調されており、分周比制御信号ＤＩＶＣで指定される分周比は、複数の整数分周比の間で切り替わり、平均化すると分数の分周比になる。したがって、周波数ｆＣＫ１は周波数ｆＯＳＣＯの非整数倍である。フラクショナルＮ－ＰＬＬ回路４５は、分周比制御信号ＤＩＶＣに応じて、周波数ｆＯＳＣＯとは異なり、かつ、外気温度によらずほぼ一定の周波数ｆＣＫ１のクロック信号ＣＫ１を出力してもよい。
【0101】
ＰＬＬ回路４６は、フラクショナルＮ－ＰＬＬ回路４５から出力されるクロック信号ＣＫ１が入力され、クロック信号ＣＫ１の周波数ｆＣＫ１と同じ周波数である周波数ｆＣＫ２のクロック信号ＣＫ２を出力する。ＰＬＬ回路４６は、クロック信号ＣＫ１の位相と電圧制御発振器５から出力されるクロック信号ＣＫ２の位相とが一致するように、電圧制御発振器５の入力電圧をフィードバック制御することにより、クロック信号ＣＫ２を生成する。
【0102】
フラクショナルＮ－ＰＬＬ回路４５から出力されるクロック信号ＣＫ１は、その周波数ｆＣＫ１が発振信号ＯＳＣＯの周波数ｆＯＳＣＯの非整数倍であり、ジッターが大きい。これに対して、ＰＬＬ回路４６から出力されるクロック信号ＣＫ２は、その周波数ｆＣＫ２がクロック信号ＣＫ１の周波数ｆＣＫ１と同じであり、かつ、周波数安定性が高い振動素子５５を用いた電圧制御発振器５から出力されるので、クロック信号ＣＫ１よりもジッターが小さい。
【0103】
スイッチ回路４７は、レジスター９４から出力されるスイッチ制御信号ＳＷＣの論理レベルに応じて、クロック信号ＣＫ１及びクロック信号ＣＫ２のいずれかを選択したクロック信号ＣＫを出力する。クロック信号ＣＫは、発振器１の外部に出力される。クロック信号ＣＫは、外部装置１００に供給されてもよいし、外部装置１００とは異なる装置に供給されてもよい。例えば、発振器１の通常動作時は、クロック信号ＣＫとしてジッターの小さいクロック信号ＣＫ２が選択され、クロック信号ＣＫ１の検査時に、クロック信号ＣＫとしてクロック信号ＣＫ１が選択されてもよい。
【0104】
温度センサー４２は、温度を検出し、検出した温度に応じた電圧レベルを有する温度検出信号ＴＳ３を出力する感温素子である。温度センサー４２は、制御ＩＣ４に内蔵されており、制御ＩＣ４の温度を検出する。図９に示したように、制御ＩＣ４は、外側リッド２２に近い場所に配置されており、振動素子６と温度センサー４２との距離は、振動素子６と発振ＩＣ８に含まれる温度センサー８２との距離よりも大きく、制御ＩＣ４の温度は発振器１の外気の温度の影響を受けやすい。そのため、制御ＩＣ４の発熱量がほぼ一定であるとすると、温度センサー４２は、発振器１の外気の温度変化を検出することができる。温度センサー７２から出力される温度検出信号ＴＳ２は、制御ＩＣ４に入力される。温度センサー７２は、例えば、ダイオードのＰＮ接合の順方向電圧の温度依存性を利用したセンサーであってもよい。
【0105】
セレクター４１は、発振ＩＣ８から出力される温度検出信号ＴＳ１、集積回路装置７から出力される温度検出信号ＴＳ２及び温度センサー４２から出力される温度検出信号ＴＳ３のいずれか１つを選択して出力する。本実施形態では、セレクター４１は、温度検出信号ＴＳ１，ＴＳ２，ＴＳ３を時分割に選択して周期的に出力する。
【0106】
Ａ／Ｄ変換器４３は、セレクター４１から時分割に出力されるアナログ信号である温度検出信号ＴＳ１，ＴＳ２，ＴＳ３を、それぞれデジタル信号である温度コードＤＴＳ１，ＤＴＳ２，ＤＴＳ３に変換する。Ａ／Ｄ変換器４３は、温度検出信号ＴＳ１，ＴＳ２，ＴＳ３を抵抗分圧等によって電圧レベルを変換した後に、温度コードＤＴＳ１，ＤＴＳ２，ＤＴＳ３に変換してもよい。
【0107】
デジタル信号処理回路１０は、温度制御回路１１と、温度補償回路１２とを含む。
【0108】
温度制御回路１１は、集積回路装置７に内蔵されている発熱部７１の動作を制御する制御信号を生成する。具体的には、温度制御回路１１は、温度コードＤＴＳ１又は温度コードＤＴＳ２と、不揮発性のメモリー９０に記憶されている温度制御データ９１とに基づいて、発熱部７１の発熱量を制御するための温度制御コードＤＯＶＣを出力する。例えば、温度制御データ９１は、振動素子６の温度の目標となる設定温度の情報や、発熱部７１の発熱量の制御のための利得の情報を含んでもよい。あるいは、振動素子６の温度の目標となる設定温度が外気温度によって変動する場合は、温度制御データ９１は、温度コードＤＴＳ３と設定温度との関係を示す情報を含んでもよい。この場合、温度制御回路１１は、温度コードＤＴＳ１又は温度コードＤＴＳ２、ＤＴＳ３及び温度制御データ９１に基づいて、温度制御コードＤＯＶＣを出力する。
【0109】
温度補償回路１２は、発振ＩＣ８に内蔵されている発振回路８１が振動素子６を発振させて生成される発振信号ＯＳＣＯの周波数を温度補償する。具体的には、温度補償回路１２は、温度コードＤＴＳ３と、メモリー９０に記憶されている温度補償データ９２とに基づいて、フラクショナルＮ－ＰＬＬ回路４５に、温度によらず周波数が一定となるクロック信号ＣＫ１を出力させるための分周比制御信号ＤＩＶＣを出力する。例えば、温度補償データ９２は、温度コードＤＴＳ３と発振信号ＯＳＣＯの周波数との関係を示すテーブル情報であってもよいし、当該関係を示す数式の各次数の係数値の情報であってもよい。あるいは、温度補償データ９２は、温度コードＤＴＳ３と発振信号ＯＳＣＯの周波数との関係から算出される、温度コードＤＴＳ３とフラクショナルＮ－ＰＬＬ回路４５の分数分周比の値との関係を示す情報であってもよい。
【0110】
なお、温度制御回路１１は、発熱部７１の動作を制御する温度制御処理を行うハードウェア回路であってもよい。同様に、温度補償回路１２は、発振信号ＯＳＣＯの周波数を温度補償する温度補償処理を行うハードウェア回路であってもよい。あるいは、デジタル信号処理回路１０は、ＣＰＵ（Central Processing Unit）と、不揮発性のメモリーとを含み、ＣＰＵが、当該メモリーに記憶されている温度制御プログラムに基づいて、発熱部７１の動作を制御する温度制御処理を行ってもよい。すなわち、ＣＰＵが、温度制御プログラムを実行することにより、温度制御回路１１として機能してもよい。同様に、ＣＰＵが、メモリーに記憶されている温度補償プログラムに基づいて、発振信号ＯＳＣＯの周波数を温度補償する温度補償処理を行ってもよい。すなわち、ＣＰＵが、温度補償プログラムを実行することにより、温度補償回路１２として機能してもよい。
【0111】
Ｄ／Ａ変換器４４は、温度制御回路１１から出力されるデジタル信号である温度制御コードＤＯＶＣを、アナログ信号である温度制御信号ＯＶＣに変換する。温度制御信号ＯＶＣは、集積回路装置７の発熱部７１に供給される。
【0112】
インターフェース回路４９は、発振器１と接続される外部装置１００との間でデータ通信を行うための回路である。具体的には、インターフェース回路４９は、外部装置１００からの要求に応じて、メモリー９０又はレジスター９４に対するデータの書き込みや読み出しを行う。インターフェース回路４９は、例えば、Ｉ２Ｃ（Inter-Integrated Circuit）バスに対応したインターフェース回路であってもよいし、ＳＰＩ（Serial Peripheral Interface）バスに対応したインターフェース回路であってもよい。
【0113】
発振器１の製造時の検査工程において、外部装置１００である検査装置は、インターフェース回路４９を介して、スイッチ回路４７にクロック信号ＣＫ１を選択させるためのスイッチ制御信号ＳＷＣを設定し、クロック信号ＣＫ１を検査してもよい。また、外部装置１００である検査装置は、インターフェース回路４９を介して、メモリー９０に温度制御データ９１及び温度補償データ９２を書き込む。なお、温度制御データ９１及び温度補償データ９２は、発振器１の起動時に外部装置１００がレジスター９４に設定してもよい。
【0114】
以上に説明した本実施形態の発振器１によれば、発熱部７１に十分な電流を流すことが可能な小型の集積回路装置７を用いることにより、集積回路装置７、振動素子６及び発振ＩＣ８を内側パッケージ３に収容可能である。そのため、振動素子６の温度制御を精度良く行って周波数精度の高いクロック信号ＣＫを出力することができる小型の発振器１を実現することができる。
【0115】
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【0116】
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
【0117】
本発明は、実施の形態で説明した構成と実質的に同一の構成、例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【0118】
上述した実施形態および変形例から以下の内容が導き出される。
【0119】
集積回路装置の一態様は、
電源電圧及びグラウンド電圧の一方が供給される第１パッドと、
前記電源電圧及び前記グラウンド電圧の他方が供給される第２パッドと、
温度制御信号が入力される第１のゲートと、前記第１パッドに電気的に接続される第１のドレインと、前記第２パッドに電気的に接続される第１のソースと、を有する第１のトランジスターと、
前記第１パッドと前記第１のドレインとを電気的に接続するビア配線である第１のドレイン接続用ビア配線と、
前記第２パッドと前記第１のソースとを電気的に接続するビア配線である第１のソース接続用ビア配線と、を含み、
平面視において、前記第１のドレインは前記第１パッドと重なり、前記第１のソースは前記第２パッドと重なっている。
電源電圧及びグラウンド電圧の一方が供給される第１パッドと、
前記電源電圧及び前記グラウンド電圧の他方が供給される第２パッドと、
温度制御信号が入力される第１のゲートと、前記第１パッドに電気的に接続される第１のドレインと、前記第２パッドに電気的に接続される第１のソースと、を有する第１のトランジスターと、
前記第１パッドと前記第１のドレインとを電気的に接続するビア配線である第１のドレイン接続用ビア配線と、
前記第２パッドと前記第１のソースとを電気的に接続するビア配線である第１のソース接続用ビア配線と、を含み、
平面視において、前記第１のドレインは前記第１パッドと重なり、前記第１のソースは前記第２パッドと重なっている。
【0120】
この集積回路装置では、第１パッドに電源電圧が供給され、第２パッドにグラウンド電圧が供給される場合、第１パッドから第１のドレイン接続用ビア配線を経由して第１のトランジスターのドレインへと非常に短い経路で電流が流れる。当該電流は、第１のトランジスターのドレインからソースへと短い経路で流れ、さらに、第１のトランジスターのソースから第１のソース接続用ビア配線を経由して第２パッドへと非常に短い経路で流れる。そのため、第１パッドから第２パッドへと電流が流れる経路が短い。第２パッドに電源電圧が供給され、第１パッドにグラウンド電圧が供給される場合も、第２パッドから第１パッドへと電流が流れる経路が短い。さらに、第１パッド及び第２パッドと第１のトランジスターとの間で、第１のドレイン接続用ビア配線及び第１のソース接続用ビア配線により、第１パッド及び第２パッドと直交する方向に電流が流れるので、電流が流れる配線の断面積が大きくなる。したがって、この集積回路装置によれば、第１パッド及び第２バッドと第１のトランジスターとの間の寄生抵抗が小さくなり、第１パッド及び第２バッドとトランジスターとの間の寄生抵抗に起因して第１のトランジスターに流れる電流が低下するおそれを低減することができる。
【0121】
さらに、この集積回路装置によれば、第１パッド及び第２パッドと第１のトランジスターとの間で電流が流れる配線の断面積が大きいので、エレクトロマイグレーションにも強い。
【0122】
前記集積回路装置の一態様において、
平面視において、前記第１のゲート、前記第１のドレイン及び前記第１のソースは、前記第１パッド及び前記第２パッドと重なっていてもよい。
平面視において、前記第１のゲート、前記第１のドレイン及び前記第１のソースは、前記第１パッド及び前記第２パッドと重なっていてもよい。
【0123】
この集積回路装置によれば、平面視で第１パッド及び第２パッドと重なる領域に、ドレイン及びソースの面積が大きい第１のトランジスターを配置することができるので、第１のトランジスターを流れる電流を大きくすることができる。したがって、電流を十分に流すことが可能な小型の集積回路装置を実現することができる。
【0124】
前記集積回路装置の一態様において、
前記第１パッド及び前記第２パッドは、前記第１のゲートの長手方向である第１方向に沿って並んで配置されていてもよい。
前記第１パッド及び前記第２パッドは、前記第１のゲートの長手方向である第１方向に沿って並んで配置されていてもよい。
【0125】
前記集積回路装置の一態様は、
Ｎを２以上の整数として、
第２～第Ｎのトランジスターと、
第２～第Ｎのドレイン接続用ビア配線と、
第２～第Ｎのソース接続用ビア配線と、を含み、
前記第１～第Ｎのトランジスターは、前記第１方向と交差する第２方向に沿って並んで配置されており、
２以上Ｎ以下の各整数ｉに対して、
前記第ｉのトランジスターは、前記温度制御信号が入力される第ｉのゲートと、前記第１パッドに電気的に接続される第ｉのドレインと、前記第２パッドに電気的に接続される第ｉのソースと、を有し、
前記第ｉのドレイン接続用ビア配線は、前記第１パッドと前記第ｉのドレインとを電気的に接続するビア配線であり、
前記第ｉのソース接続用ビア配線は、前記第２パッドと前記第ｉのソースとを電気的に接続するビア配線であり、
平面視において、前記第ｉのドレインは前記第１パッドと重なり、前記第ｉのソースは前記第２パッドと重なっていてもよい。
Ｎを２以上の整数として、
第２～第Ｎのトランジスターと、
第２～第Ｎのドレイン接続用ビア配線と、
第２～第Ｎのソース接続用ビア配線と、を含み、
前記第１～第Ｎのトランジスターは、前記第１方向と交差する第２方向に沿って並んで配置されており、
２以上Ｎ以下の各整数ｉに対して、
前記第ｉのトランジスターは、前記温度制御信号が入力される第ｉのゲートと、前記第１パッドに電気的に接続される第ｉのドレインと、前記第２パッドに電気的に接続される第ｉのソースと、を有し、
前記第ｉのドレイン接続用ビア配線は、前記第１パッドと前記第ｉのドレインとを電気的に接続するビア配線であり、
前記第ｉのソース接続用ビア配線は、前記第２パッドと前記第ｉのソースとを電気的に接続するビア配線であり、
平面視において、前記第ｉのドレインは前記第１パッドと重なり、前記第ｉのソースは前記第２パッドと重なっていてもよい。
【0126】
この集積回路装置によれば、第１パッドに電源電圧が供給され、第２パッドにグラウンド電圧が供給される場合、第１パッドから第ｉのドレイン接続用ビア配線を経由して第ｉのトランジスターのドレインへと非常に短い経路で電流が流れる。当該電流は、第ｉのトランジスターのドレインからソースへと短い経路で流れ、さらに、第ｉのトランジスターのソースから第ｉのソース接続用ビア配線を経由して第２パッドへと非常に短い経路で流れる。そのため、第１パッドから第２パッドへと電流が流れる経路が短い。第２パッドに電源電圧が供給され、第１パッドにグラウンド電圧が供給される場合も、第２パッドから第１パッドへと電流が流れる経路が短い。さらに、第１パッド及び第２パッドと第ｉのトランジスターとの間で、第ｉのドレイン接続用ビア配線及び第ｉのソース接続用ビア配線により、第１パッド及び第２パッドと直交する方向に電流が流れるので、電流が流れる配線の断面積が大きくなる。したがって、この集積回路装置によれば、第１パッド及び第２バッドと第ｉのトランジスターとの間の寄生抵抗が小さくなり、第１パッド及び第２バッドと第ｉのトランジスターとの間の寄生抵抗に起因して第ｉのトランジスターに流れる電流が低下するおそれを低減することができる。また、この集積回路装置によれば、第１パッドと第２パッドとの間で、Ｎ個のトランジスターによって大きな電流を流すことができる。
【0127】
さらに、この集積回路装置によれば、第１パッド及び第２パッドと第１のトランジスターとの間で電流が流れる配線の断面積が大きいので、エレクトロマイグレーションにも強い。
【0128】
前記集積回路装置の一態様は、
温度センサーと、
前記温度センサーからの信号を出力する第３パッドと、を含み、
前記第１方向と交差する第２方向において、前記第１パッド及び前記第２パッドの一方と、前記第３パッドとが並んで配置されていてもよい。
温度センサーと、
前記温度センサーからの信号を出力する第３パッドと、を含み、
前記第１方向と交差する第２方向において、前記第１パッド及び前記第２パッドの一方と、前記第３パッドとが並んで配置されていてもよい。
【0129】
この集積回路装置によれば、第１方向において、第３パッドの配置に起因する、第１パッド及び第２パッドの近傍のデッドスペースが生じず、第１パッド及び第２パッドに対するボンディングを容易に行うことができる。
【0130】
前記集積回路装置の一態様は、
温度センサーと、
前記温度センサーからの信号が出力される第３パッドと、を含み、
前記第１方向と交差する第２方向において、前記温度センサー、前記第３パッド及び前記第１のトランジスターが、この順に並んで配置されていてもよい。
温度センサーと、
前記温度センサーからの信号が出力される第３パッドと、を含み、
前記第１方向と交差する第２方向において、前記温度センサー、前記第３パッド及び前記第１のトランジスターが、この順に並んで配置されていてもよい。
【0131】
この集積回路装置によれば、温度センサーが第１のトランジスターから離れた場所に配置されるので、第１のトランジスターの発熱量の変化によって温度センサーが検出する温度が急峻に変化しないようにすることができる。
【0132】
前記集積回路装置の一態様は、
温度センサーを含み、
前記集積回路装置は、平面視で長方形であり、短辺である第１辺及び前記第１辺に対向する短辺である第２辺を有し、
前記温度センサーは、前記第２辺よりも前記第１辺に近い位置に配置されており、
前記第１のトランジスターは前記第１辺よりも前記第２辺に近い位置に配置されていてもよい。
温度センサーを含み、
前記集積回路装置は、平面視で長方形であり、短辺である第１辺及び前記第１辺に対向する短辺である第２辺を有し、
前記温度センサーは、前記第２辺よりも前記第１辺に近い位置に配置されており、
前記第１のトランジスターは前記第１辺よりも前記第２辺に近い位置に配置されていてもよい。
【0133】
この集積回路装置によれば、温度センサーが第１のトランジスターから離れた場所に配置されるので、第１のトランジスターの発熱量の変化によって温度センサーが検出する温度が急峻に変化しないようにすることができる。
【0134】
前記集積回路装置の一態様において、
前記第１パッドに前記電源電圧が供給され、
前記第２パッドに前記グラウンド電圧が供給され、
前記第１のトランジスターは、Ｎチャンネル型のＭＯＳトランジスターであってもよい。
前記第１パッドに前記電源電圧が供給され、
前記第２パッドに前記グラウンド電圧が供給され、
前記第１のトランジスターは、Ｎチャンネル型のＭＯＳトランジスターであってもよい。
【0135】
Ｎチャンネル型のＭＯＳトランジスターは、Ｐチャンネル型のＭＯＳトランジスターよりも、電流を流す能力が高いので、この集積回路装置によれば、第１のトランジスターに十分に電流を流すことができる。
【0136】
発振器の一態様は、
集積回路装置と、
前記集積回路装置によって温度制御される振動素子と、
前記振動素子を発振させる発振回路と、を備え、
前記集積回路装置は、
電源電圧及びグラウンド電圧の一方が供給される第１パッドと、
前記電源電圧及び前記グラウンド電圧の他方が供給される第２パッドと、
温度制御信号が入力される第１のゲートと、前記第１パッドに電気的に接続される第１のドレインと、前記第２パッドに電気的に接続される第１のソースと、を有する第１のトランジスターと、
前記第１パッドと前記第１のドレインとを電気的に接続するビア配線である第１のドレイン接続用ビア配線と、
前記第２パッドと前記第１のソースとを電気的に接続するビア配線である第１のソース接続用ビア配線と、を含み、
平面視において、前記第１のドレインは前記第１パッドと重なり、前記第１のソースは前記第２パッドと重なっている。
集積回路装置と、
前記集積回路装置によって温度制御される振動素子と、
前記振動素子を発振させる発振回路と、を備え、
前記集積回路装置は、
電源電圧及びグラウンド電圧の一方が供給される第１パッドと、
前記電源電圧及び前記グラウンド電圧の他方が供給される第２パッドと、
温度制御信号が入力される第１のゲートと、前記第１パッドに電気的に接続される第１のドレインと、前記第２パッドに電気的に接続される第１のソースと、を有する第１のトランジスターと、
前記第１パッドと前記第１のドレインとを電気的に接続するビア配線である第１のドレイン接続用ビア配線と、
前記第２パッドと前記第１のソースとを電気的に接続するビア配線である第１のソース接続用ビア配線と、を含み、
平面視において、前記第１のドレインは前記第１パッドと重なり、前記第１のソースは前記第２パッドと重なっている。
【0137】
この発振器によれば、第１のトランジスターに十分な電流を流すことが可能な集積回路装置により、振動素子の温度制御を精度良く行うことができるので、周波数精度の高い発振信号を出力することができる。
【0138】
前記発振器の一態様は、
前記集積回路装置、前記振動素子及び前記発振回路を収容する第１容器を備えてもよい。
前記集積回路装置、前記振動素子及び前記発振回路を収容する第１容器を備えてもよい。
【0139】
前記発振器の一態様において、
前記第１容器は、基板と、前記基板の第１面に立設する壁部と、前記基板の第２面に立設する脚部とを有し、
前記基板の前記第１面と前記壁部とによって第１収容空間が形成されており、
前記基板の前記第２面と前記脚部とによって第２収容空間が形成されており、
前記集積回路装置、前記振動素子及び前記発振回路は、前記第１収容空間に収容されていてもよい。
前記第１容器は、基板と、前記基板の第１面に立設する壁部と、前記基板の第２面に立設する脚部とを有し、
前記基板の前記第１面と前記壁部とによって第１収容空間が形成されており、
前記基板の前記第２面と前記脚部とによって第２収容空間が形成されており、
前記集積回路装置、前記振動素子及び前記発振回路は、前記第１収容空間に収容されていてもよい。
【0140】
前記発振器の一態様において、
前記第１収容空間は気密封止され、前記第２収容空間は開放されていてもよい。
前記第１収容空間は気密封止され、前記第２収容空間は開放されていてもよい。
【0141】
この発振器によれば、集積回路装置、振動素子及び発振回路が外気の影響を受けにくく、集積回路装置から放出される熱が振動素子に効率よく伝わるので、振動素子の温度制御を精度良く行うことができ、周波数精度の高い発振信号を出力することができる。
【0142】
前記発振器の一態様は、
前記集積回路装置、前記振動素子及び前記発振回路を収容する第２容器を備え、
前記第２容器は、前記第１容器に収容されていてもよい。
前記集積回路装置、前記振動素子及び前記発振回路を収容する第２容器を備え、
前記第２容器は、前記第１容器に収容されていてもよい。
【0143】
この発振器によれば、集積回路装置から放出される熱が振動素子に効率よく伝わるので、振動素子の温度制御を精度良く行うことができ、周波数精度の高い発振信号を出力することができる。
【符号の説明】
【0144】
１…発振器、２…外側パッケージ、３…内側パッケージ、４…制御ＩＣ、５…電圧制御発振器、６…振動素子、７…集積回路装置、８…発振ＩＣ、１０…デジタル信号処理回路、１１…温度制御回路、１２…温度補償回路、２１…外側ベース、２１ａ…上面、２１ｂ…下面、２２…外側リッド、２３…封止部材、２５…内部配線、２７…基板、２８…壁部、２９…脚部、３１…内側ベース、３１ａ…上面、３１ｂ…下面、３２…内側リッド、３３…封止部材、４１…セレクター、４２…温度センサー、４３…Ａ／Ｄ変換器、４４…Ｄ／Ａ変換器、４５…フラクショナルＮ－ＰＬＬ回路、４６…ＰＬＬ回路、４７…スイッチ回路、４８…電源回路、４９…インターフェース回路、５１…パッケージ、５２…ベース、５２ａ…上面、５２ｂ…下面、５３…リッド、５４…封止部材、５５…振動素子、５９…発振ＩＣ、７１…発熱部、７２…温度センサー、７３…静電気保護回路、７４…静電気保護回路、７５－１～７５－Ｎ…トランジスター、７６－１～７６－Ｎ…トランジスター、８１…発振回路、８２…温度センサー、９０…メモリー、９１…温度制御データ、９２…温度補償データ、９４…レジスター、１００…外部装置、２１１…上側凹部、２１１ａ…第１上側凹部、２１１ｂ…第２上側凹部、２１１ｃ…第３上側凹部、２１２…下側凹部、２４１…内部端子、２４２…内部端子、２４３…内部端子、２４４…外部端子、２４５…側面端子、３１１…凹部、３１１ａ…第１凹部、３１１ｂ…第２凹部、３１１ｃ…第３凹部、３４１…内部端子、３４２…内部端子、３４３…内部端子、３４４…外部端子、４００…半導体基板、４０１…パッド、４０２…パッド、４０３…パッド、４０４…パッド、４１０…ウェル、４１１…メタル配線、４１２…メタル配線、４２１…ビア配線、４２２…ビア配線、４３１…ビア配線、４３２…ビア配線、５２１…凹部、５２１ａ…第１凹部、５２１ｂ…第２凹部、５２１ｃ…第３凹部、５６１…内部端子、５６２…内部端子、５６４…外部端子、Ｂ１…接合部材、Ｂ２…接合部材、Ｂ３…接合部材、Ｂ４…接合部材、ＢＷ１…ボンディングワイヤー、ＢＷ２…ボンディングワイヤー、ＢＷ３…ボンディングワイヤー、ＢＷ４…ボンディングワイヤー、ＢＷ５…ボンディングワイヤー、ＢＷ６…ボンディングワイヤー、Ｈ…半田、Ｓ１…収容空間、Ｓ２…収容空間、Ｓ３…収容空間、Ｓ５…収容空間
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】