ホーム > 特許ランキング > セイコーエプソン株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024179829
(43)【公開日】2024-12-26
(54)【発明の名称】電気光学装置および電子機器
(51)【国際特許分類】
G02F 1/1333 20060101AFI20241219BHJP
G02F 1/1368 20060101ALI20241219BHJP
【ＦＩ】
G02F1/1333
G02F1/1368
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023099039
(22)【出願日】2023-06-16
(71)【出願人】
【識別番号】000002369
【氏名又は名称】セイコーエプソン株式会社
(74)【代理人】
【識別番号】100179475
【弁理士】
【氏名又は名称】仲井 智至
(74)【代理人】
【識別番号】100216253
【弁理士】
【氏名又は名称】松岡 宏紀
(74)【代理人】
【識別番号】100225901
【弁理士】
【氏名又は名称】今村 真之
(72)【発明者】
【氏名】小平 直人
【テーマコード（参考）】
2H189
2H192
【Ｆターム（参考）】
2H189AA14
2H189HA06
2H189MA07
2H192AA24
2H192DA15
2H192EA15
2H192FA73
2H192FB03
2H192FB05
2H192FB33
2H192GD25
2H192GD51
2H192GD81
2H192JB02
(57)【要約】
【課題】冷却能力または冷却効率の高いペルチェ素子を備えた電気光学装置を提供すること。
【解決手段】電気光学装置は、表示領域Ａ１の外側にペルチェ素子２０を備えた液晶装置３００であって、ペルチェ素子２０は、第１導電型の第１部材としてのＰ型半導体部材２１と、Ｐ型半導体部材２１と、表示領域Ａ１に沿う方向としてのＹ１方向に隣り合って設けられた第２導電型の第２部材としてのＮ型半導体部材２２と、Ｐ型半導体部材２１の表示領域Ａ１側の部分２１ａと接する第１電極としての電極２３ａと、電極２３ａとＹ１方向に隣り合って設けられ、Ｎ型半導体部材２２の表示領域Ａ１側の部分２２ａと接する第２電極としての電極２３ｂと、Ｐ型半導体部材２１の表示領域Ａ１側の反対側の部分２１ｂおよびＮ型半導体部材２２の表示領域Ａ１側の反対側の部分２２ｂと接する第３電極としての電極２４と、を有する。
【選択図】図１
【解決手段】電気光学装置は、表示領域Ａ１の外側にペルチェ素子２０を備えた液晶装置３００であって、ペルチェ素子２０は、第１導電型の第１部材としてのＰ型半導体部材２１と、Ｐ型半導体部材２１と、表示領域Ａ１に沿う方向としてのＹ１方向に隣り合って設けられた第２導電型の第２部材としてのＮ型半導体部材２２と、Ｐ型半導体部材２１の表示領域Ａ１側の部分２１ａと接する第１電極としての電極２３ａと、電極２３ａとＹ１方向に隣り合って設けられ、Ｎ型半導体部材２２の表示領域Ａ１側の部分２２ａと接する第２電極としての電極２３ｂと、Ｐ型半導体部材２１の表示領域Ａ１側の反対側の部分２１ｂおよびＮ型半導体部材２２の表示領域Ａ１側の反対側の部分２２ｂと接する第３電極としての電極２４と、を有する。
【選択図】図１
【特許請求の範囲】
【請求項1】
表示領域の外側にペルチェ素子を備えた電気光学装置であって、
前記ペルチェ素子は、
第１導電型の第１部材と、
前記第１部材と、前記表示領域に沿う方向に隣り合って設けられた第２導電型の第２部材と、
前記第１部材の前記表示領域側の部分と接する第１電極と、
前記第１電極と前記方向に隣り合って設けられ、前記第２部材の前記表示領域側の部分と接する第２電極と、
前記第１部材および前記第２部材の前記表示領域側の反対側の部分と接する第３電極と、を有する、
電気光学装置。
前記ペルチェ素子は、
第１導電型の第１部材と、
前記第１部材と、前記表示領域に沿う方向に隣り合って設けられた第２導電型の第２部材と、
前記第１部材の前記表示領域側の部分と接する第１電極と、
前記第１電極と前記方向に隣り合って設けられ、前記第２部材の前記表示領域側の部分と接する第２電極と、
前記第１部材および前記第２部材の前記表示領域側の反対側の部分と接する第３電極と、を有する、
電気光学装置。
【請求項2】
第１基板と、
前記第１基板に対向する第２基板と、
前記第１基板と前記第２基板との間に設けられた電気光学層と、
前記電気光学層を囲むように設けられたシール部材と、を備え、
前記第１部材および前記第２部材は、平面視で、前記シール部材と重なる、
請求項１に記載の電気光学装置。
前記第１基板に対向する第２基板と、
前記第１基板と前記第２基板との間に設けられた電気光学層と、
前記電気光学層を囲むように設けられたシール部材と、を備え、
前記第１部材および前記第２部材は、平面視で、前記シール部材と重なる、
請求項１に記載の電気光学装置。
【請求項3】
第１基板と、
前記第１基板に対向する第２基板と、
前記第１基板と前記第２基板との間に設けられた電気光学層と、
前記電気光学層を囲むように設けられたシール部材と、を備え、
前記第１電極と前記第２電極とは、平面視で、前記シール部材と前記表示領域との間と重なる、
請求項１に記載の電気光学装置。
前記第１基板に対向する第２基板と、
前記第１基板と前記第２基板との間に設けられた電気光学層と、
前記電気光学層を囲むように設けられたシール部材と、を備え、
前記第１電極と前記第２電極とは、平面視で、前記シール部材と前記表示領域との間と重なる、
請求項１に記載の電気光学装置。
【請求項4】
第１基板と、
前記第１基板に対向する第２基板と、を備え、
前記ペルチェ素子は、前記第１基板または前記第２基板に設けられる、
請求項１に記載の電気光学装置。
前記第１基板に対向する第２基板と、を備え、
前記ペルチェ素子は、前記第１基板または前記第２基板に設けられる、
請求項１に記載の電気光学装置。
【請求項5】
第１基板と、
前記第１基板に対向する第２基板と、を備え、
前記第１基板は、
複数の端子と、
前記複数の端子に沿う第１辺と、
前記第１辺と交差する第２辺および第３辺と、
前記第１辺と対向するとともに前記第２辺および前記第３辺と交差する第４辺と、を有し、
前記ペルチェ素子は、平面視において、前記表示領域と前記第１基板の前記第２辺との間の領域、前記表示領域と前記第１基板の前記第４辺との間の領域、および前記表示領域と前記第１基板の前記第３辺との間の領域に配列されている、
請求項１に記載の電気光学装置。
前記第１基板に対向する第２基板と、を備え、
前記第１基板は、
複数の端子と、
前記複数の端子に沿う第１辺と、
前記第１辺と交差する第２辺および第３辺と、
前記第１辺と対向するとともに前記第２辺および前記第３辺と交差する第４辺と、を有し、
前記ペルチェ素子は、平面視において、前記表示領域と前記第１基板の前記第２辺との間の領域、前記表示領域と前記第１基板の前記第４辺との間の領域、および前記表示領域と前記第１基板の前記第３辺との間の領域に配列されている、
請求項１に記載の電気光学装置。
【請求項6】
表示領域の外側に半導体部材からなるペルチェ素子を備えた電気光学装置であって、
前記ペルチェ素子は、それぞれ、前記半導体部材に、
第１導電型の第１領域と、
前記第１領域と、前記表示領域に沿う方向に隣り合う第２導電型の第２領域と、
前記第１領域と、前記方向の反対方向に隣り合う前記第２導電型の第３領域と、
前記第１領域の前記表示領域側の部分と前記第３領域の前記表示領域側の部分とが接する第１接合領域と、
前記第１領域の前記表示領域の反対側の部分と前記第２領域の前記表示領域の反対側の部分とが接する第２接合領域と、を有する、
電気光学装置。
前記ペルチェ素子は、それぞれ、前記半導体部材に、
第１導電型の第１領域と、
前記第１領域と、前記表示領域に沿う方向に隣り合う第２導電型の第２領域と、
前記第１領域と、前記方向の反対方向に隣り合う前記第２導電型の第３領域と、
前記第１領域の前記表示領域側の部分と前記第３領域の前記表示領域側の部分とが接する第１接合領域と、
前記第１領域の前記表示領域の反対側の部分と前記第２領域の前記表示領域の反対側の部分とが接する第２接合領域と、を有する、
電気光学装置。
【請求項7】
第１基板と、
前記第１基板に対向する第２基板と、
前記第１基板と前記第２基板との間に設けられた電気光学層と、
前記電気光学層を囲むように設けられたシール部材と、を備え、
前記半導体部材は、平面視で、前記シール部材と重なる、
請求項６に記載の電気光学装置。
前記第１基板に対向する第２基板と、
前記第１基板と前記第２基板との間に設けられた電気光学層と、
前記電気光学層を囲むように設けられたシール部材と、を備え、
前記半導体部材は、平面視で、前記シール部材と重なる、
請求項６に記載の電気光学装置。
【請求項8】
第１基板と、
前記第１基板に対向する第２基板と、を備え、
前記ペルチェ素子は、前記第１基板または前記第２基板に設けられる、
請求項６に記載の電気光学装置。
前記第１基板に対向する第２基板と、を備え、
前記ペルチェ素子は、前記第１基板または前記第２基板に設けられる、
請求項６に記載の電気光学装置。
【請求項9】
第１基板と、
前記第１基板に対向する第２基板と、を備え、
前記第１基板は、
複数の端子と、
前記複数の端子に沿う第１辺と、
前記第１辺と交差する第２辺および第３辺と、
前記第１辺と対向するとともに前記第２辺および前記第３辺と交差する第４辺と、を有し、
前記ペルチェ素子は、平面視において、前記表示領域と前記第１基板の前記第２辺との間の領域、前記表示領域と前記第１基板の前記第４辺との間の領域、および前記表示領域と前記第１基板の前記第３辺との間の領域に配列されている
請求項６に記載の電気光学装置。
前記第１基板に対向する第２基板と、を備え、
前記第１基板は、
複数の端子と、
前記複数の端子に沿う第１辺と、
前記第１辺と交差する第２辺および第３辺と、
前記第１辺と対向するとともに前記第２辺および前記第３辺と交差する第４辺と、を有し、
前記ペルチェ素子は、平面視において、前記表示領域と前記第１基板の前記第２辺との間の領域、前記表示領域と前記第１基板の前記第４辺との間の領域、および前記表示領域と前記第１基板の前記第３辺との間の領域に配列されている
請求項６に記載の電気光学装置。
【請求項10】
請求項１乃至請求項９のいずれか一項に記載の電気光学装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電気光学装置および電気光学装置を備えた電子機器に関する。
【背景技術】
【0002】
放熱用にペルチェ素子を備えた電気光学装置としては、例えば、特許文献１に記載されたものが知られている。
特許文献１には、液晶パネルの表示領域にマトリクス状に配置された遮光膜と、遮光膜の両端に夫々接続され相互に異なる導電型の一対の半導体素子と、一対の半導体素子に夫々接続される放熱用の電極と、放熱用の電極相互間に電圧を供給して遮光膜をペルチェ素子の吸熱体として利用する電源手段と、を備えた液晶装置が記載されている。
特許文献１には、液晶パネルの表示領域にマトリクス状に配置された遮光膜と、遮光膜の両端に夫々接続され相互に異なる導電型の一対の半導体素子と、一対の半導体素子に夫々接続される放熱用の電極と、放熱用の電極相互間に電圧を供給して遮光膜をペルチェ素子の吸熱体として利用する電源手段と、を備えた液晶装置が記載されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００２－３０３８８０号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
明るいプロジェクターを実現するために、光源の高光束化が行われている。
しかし、光源の高光束化は、液晶パネルの温度を上昇させる原因となり、液晶パネルの温度上昇は、耐光性寿命や液晶動作に影響を及ぼす原因となる。
そのため、液晶パネルの温度上昇を抑制する技術のさらなる向上が求められている。
しかし、光源の高光束化は、液晶パネルの温度を上昇させる原因となり、液晶パネルの温度上昇は、耐光性寿命や液晶動作に影響を及ぼす原因となる。
そのため、液晶パネルの温度上昇を抑制する技術のさらなる向上が求められている。
【課題を解決するための手段】
【0005】
本願の一態様に係る電気光学装置は、表示領域の外側にペルチェ素子を備えた電気光学装置であって、前記ペルチェ素子は、それぞれ、第１導電型の第１部材と、前記第１部材と、前記表示領域に沿う方向に隣り合って設けられた第２導電型の第２部材と、前記第１部材の前記表示領域側と接する第１電極と、前記第１電極と前記方向に隣り合って設けられ、前記第２部材の前記表示領域側と接する第２電極と、前記第１部材および前記第２部材の前記表示領域側の反対側と接する第３電極と、を有する。
【0006】
本願の一態様に係る電気光学装置は、表示領域の外側に半導体部材からなるペルチェ素子を備えた電気光学装置であって、前記ペルチェ素子は、それぞれ、前記半導体部材に、第１導電型の第１領域と、前記第１領域と、前記表示領域に沿う方向に隣り合う第２導電型の第２領域と、前記第１領域と、前記方向の反対方向に隣り合う前記第２導電型の第３領域と、前記第１領域の前記表示領域側と前記第３領域の前記表示領域側とが接する第１接合領域と、前記第１領域の前記表示領域の反対側と前記第２領域の前記表示領域の反対側とが接する第２接合領域と、を有する。
【0007】
本願の一態様に係る電子機器は、上記に記載の電気光学装置を備える。
【図面の簡単な説明】
【0008】
【図1】実施形態１に係る電気光学装置の平面図。
【図3】素子基板の電気的な構成を示す等価回路図。
【図4】ペルチェ素子の平面構造を示す説明図。
【図6A】変形例１に係るペルチェ素子の断面構造を示す説明図。
【図6B】変形例２に係るペルチェ素子の断面構造を示す説明図。
【図6C】変形例３に係るペルチェ素子の断面構造を示す説明図。
【図6D】変形例４に係るペルチェ素子の断面構造を示す説明図。
【図6E】変形例５に係るペルチェ素子の断面構造を示す説明図。
【図6F】変形例６に係るペルチェ素子の断面構造を示す説明図。
【図7】実施形態２に係るペルチェ素子の平面構造を示す説明図。
【図8】ペルチェ素子の製造方法を示すフローチャート。
【図9】ペルチェ素子の一工程を示す平面図。
【図10】ペルチェ素子の一工程を示す平面図。
【図11】ペルチェ素子の一工程を示す平面図。
【図12】ペルチェ素子の一工程を示す平面図。
【図13】実施形態３に係る電子機器の一例を示す模式図。
【発明を実施するための形態】
【0009】
以下、本発明の実施形態について、図面を参照して説明する。
なお、以下の各図面においては各構成要素を見やすくするため、構成要素によって寸法の縮尺を異ならせて示すことがある。
また、以下では、説明の便宜上、互いに直交するＸ軸、Ｙ軸、およびＺ軸を適宜用いて説明する。また、Ｘ軸に沿う一方向をＸ１方向と表記し、Ｘ１方向とは反対の方向をＸ２方向と表記する。同様に、Ｙ軸に沿う一方向をＹ１方向と表記し、Ｙ１方向とは反対の方向をＹ２方向と表記する。Ｚ軸に沿う一方向をＺ１方向と表記し、Ｚ１方向とは反対の方向をＺ２方向と表記する。また、以下では、Ｚ１方向またはＺ２方向に見ることを「平面視」とし、Ｚ軸を含む断面に対して垂直方向から見ることを「断面視」とする。
なお、以下の各図面においては各構成要素を見やすくするため、構成要素によって寸法の縮尺を異ならせて示すことがある。
また、以下では、説明の便宜上、互いに直交するＸ軸、Ｙ軸、およびＺ軸を適宜用いて説明する。また、Ｘ軸に沿う一方向をＸ１方向と表記し、Ｘ１方向とは反対の方向をＸ２方向と表記する。同様に、Ｙ軸に沿う一方向をＹ１方向と表記し、Ｙ１方向とは反対の方向をＹ２方向と表記する。Ｚ軸に沿う一方向をＺ１方向と表記し、Ｚ１方向とは反対の方向をＺ２方向と表記する。また、以下では、Ｚ１方向またはＺ２方向に見ることを「平面視」とし、Ｚ軸を含む断面に対して垂直方向から見ることを「断面視」とする。
【0010】
さらに、以下の説明において、例えば基板に対して、「基体上に」との記載は、基体の上に接して配置される場合、基体の上に他の構造物を介して配置される場合、または基体の上に一部が接して配置され、一部が他の構造物を介して配置される場合のいずれかを表すものとする。また、「基体の上面」との記載は、基板のＺ１方向側の面を示すものとし、「基体の下面」との記載は、基板のＺ２方向側の面を示すものとする。
【0011】
１．実施形態１
本実施形態では、電気光学装置として、液晶装置の例を説明する。
液晶装置は、画素ごとにスイッチング素子としてＴＦＴ（Thin Film Transistor）を備えたアクティブ駆動型の透過型液晶装置である。この液晶装置は、例えば、後述する投射型表示装置において、光変調装置として用いられる。なお、本実施形態において、投射型表示装置は、電子機器の一例である。
本実施形態では、電気光学装置として、液晶装置の例を説明する。
液晶装置は、画素ごとにスイッチング素子としてＴＦＴ（Thin Film Transistor）を備えたアクティブ駆動型の透過型液晶装置である。この液晶装置は、例えば、後述する投射型表示装置において、光変調装置として用いられる。なお、本実施形態において、投射型表示装置は、電子機器の一例である。
【0012】
１．１．液晶装置の構造の概要
本実施形態に係る液晶装置３００の構造について、図１と図２とを参照して説明する。図１は、液晶装置３００の平面図である。図２は、図１のＡ－Ａ線に沿う液晶装置３００の断面図である。
本実施形態に係る液晶装置３００の構造について、図１と図２とを参照して説明する。図１は、液晶装置３００の平面図である。図２は、図１のＡ－Ａ線に沿う液晶装置３００の断面図である。
【0013】
図１および図２に示すように、液晶装置３００は、素子基板１００、対向基板２００、シール部材８、液晶層Ｌｃ、および複数のペルチェ素子２０を有する。また、液晶装置３００は、表示領域Ａ１と周辺領域Ａ２とを有する。なお、本実施形態において、素子基板１００は、第１基板の一例であり、対向基板２００は、第２基板の一例である。
【0014】
素子基板１００と対向基板２００とは、それぞれ透光性を有する。なお、「透光性」とは、可視光に対する透過性を意味し、好ましくは可視光の透過率が５０％以上であることをいう。
【0015】
シール部材８は、周辺領域Ａ２において、表示領域Ａ１を囲うように配置される。シール部材８は、素子基板１００と対向基板２００との間に配置され、素子基板１００と対向基板２００とを接着する。シール部材８の材料としては、例えばエポキシ樹脂などの各種硬化性樹脂を含む接着剤などを用いることができる。
【0016】
液晶層Ｌｃは、素子基板１００、対向基板２００、およびシール部材８で囲まれた領域に設けられる。液晶層Ｌｃは、正または負の誘電異方性を有する液晶分子を含む。液晶層Ｌｃは、画素電極１０と共通電極２５０とによって生じる電界に応じて、液晶分子の配向が変化することで、光学的特性が変化する電気光学層である。
【0017】
本実施形態では、液晶層Ｌｃの光入射側に、対向基板２００が配置され、液晶層Ｌｃの光出射側に、素子基板１００が配置される。対向基板２００に入射した入射光ＩＬは、液晶層Ｌｃで変調されて、変調光ＭＬとして素子基板１００から射出される。
【0018】
表示領域Ａ１は、マトリクス状に配置された複数の画素Ｐを有し、複数の画素Ｐによって、画像が表示される。周辺領域Ａ２は、表示領域Ａ１の外側の領域である。
表示領域Ａ１の外側には、複数のペルチェ素子２０が設けられる。ここで、素子基板１００または対向基板２００の周囲４辺をそれぞれ辺ｆ１，ｆ２，ｆ３，ｆ４とし、周辺領域Ａ２において、辺ｆ１と表示領域Ａ１との間の領域をｅ１、辺ｆ２と表示領域Ａ１との間の領域をｅ２、辺ｆ３と表示領域Ａ１との間の領域をｅ３、辺ｆ４と表示領域Ａ１との間の領域をｅ４とすると、本実施形態において、複数のペルチェ素子２０は、領域ｅ１，ｅ２，ｅ３に設けられている。なお、ペルチェ素子２０は、領域ｅ４を含めすべての領域に設けてもよく、領域ｅ１，ｅ２，ｅ３，ｅ４のうちの１領域または２領域のみに沿って設けてもよい。
表示領域Ａ１の外側には、複数のペルチェ素子２０が設けられる。ここで、素子基板１００または対向基板２００の周囲４辺をそれぞれ辺ｆ１，ｆ２，ｆ３，ｆ４とし、周辺領域Ａ２において、辺ｆ１と表示領域Ａ１との間の領域をｅ１、辺ｆ２と表示領域Ａ１との間の領域をｅ２、辺ｆ３と表示領域Ａ１との間の領域をｅ３、辺ｆ４と表示領域Ａ１との間の領域をｅ４とすると、本実施形態において、複数のペルチェ素子２０は、領域ｅ１，ｅ２，ｅ３に設けられている。なお、ペルチェ素子２０は、領域ｅ４を含めすべての領域に設けてもよく、領域ｅ１，ｅ２，ｅ３，ｅ４のうちの１領域または２領域のみに沿って設けてもよい。
【0019】
ペルチェ素子２０は、Ｐ型半導体部材２１、Ｎ型半導体部材２２、電極２３、および電極２４を有する。
Ｐ型半導体部材２１およびＮ型半導体部材２２は、表示領域Ａ１に沿って、交互に配置される。また、Ｐ型半導体部材２１およびＮ型半導体部材２２は、平面視で、シール部材８と重なる位置に設けられる。
Ｐ型半導体部材２１およびＮ型半導体部材２２は、表示領域Ａ１に沿って、交互に配置される。また、Ｐ型半導体部材２１およびＮ型半導体部材２２は、平面視で、シール部材８と重なる位置に設けられる。
【0020】
電極２３は、周辺領域Ａ２において、平面視で、シール部材８と表示領域Ａ１との間に配置される。電極２３は、表示領域Ａ１に沿う方向に隣り合って設けられる電極２３ａと電極２３ｂとを含む。電極２３は、Ｐ型半導体部材２１の表示領域Ａ１側とＮ型半導体部材２２の表示領域Ａ１側とを電気的に接続する。本実施形態において、電極２３は、ペルチェ素子２０の吸熱用の部材として機能する。
【0021】
電極２４は、周辺領域Ａ２において、平面視で、シール部材８と素子基板１００の外縁との間に配置される。複数の電極２４は、表示領域Ａ１に沿う方向に隣り合って設けられる。電極２４は、Ｐ型半導体部材２１の表示領域Ａ１の反対側とＮ型半導体部材２２の表示領域Ａ１の反対側とを電気的に接続する。本実施形態において、電極２４は、ペルチェ素子２０の放熱用の部材として機能する。
【0022】
ペルチェ素子２０は、外部端子９を介して、直流電源１５０に接続される。ペルチェ素子２０の電極２３ａは、直流電源１５０のプラス側に接続され、ペルチェ素子２０の電極２３ｂは、直流電源１５０のマイナス側に接続される。直流電源１５０からは、矢印の向きに直流電流Ｉが供給される。
【0023】
なお、本実施形態において、Ｐ型半導体部材２１は、第１部材の一例であり、Ｎ型半導体部材２２は、第２部材の一例である。また、電極２３ａは、第１電極の一例であり、電極２３ｂは、第２電極の一例であり、電極２４は、第３電極の一例である。また、表示領域Ａ１に沿う方向は、領域ｅ１では、Ｙ１方向であり、領域ｅ２では、Ｘ１方向であり、領域ｅ３では、Ｙ２方向である。
【0024】
周辺領域Ａ２の領域ｅ１および領域ｅ３の外側には、図示しない走査線駆動回路が設けられる。また、領域ｅ４の外側には、図示しない検査回路が設けられる。また、領域ｅ４の外側には、複数の外部端子９と図示しないデータ線駆動回路とが設けられる。なお、表示領域Ａ１の形状は、四角形であるが、他の形状、例えば円形であってもよい。
【0025】
素子基板１００は、基体９０、導電層および絶縁層を含む中継配線層５０、画素電極１０、および配向膜１２を有する。
【0026】
基体９０は、透光性および絶縁性を有する平板である。基体９０は、例えば石英基板またはガラス基板である。
画素電極１０は、透光性を有する。画素電極１０は、例えばＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、およびＦＴＯ（Fluorine-doped tin oxide）などの透明導電材料によって形成される。画素電極１０の厚さ方向は、Ｚ１方向またはＺ２方向と一致する。
配向膜１２は、透光性および絶縁性を有する。配向膜１２は、液晶層Ｌｃの液晶分子を配向させる。配向膜１２の材料としては、例えば酸化シリコン（ＳｉＯ2）またはポリイミドが挙げられる。
画素電極１０は、透光性を有する。画素電極１０は、例えばＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、およびＦＴＯ（Fluorine-doped tin oxide）などの透明導電材料によって形成される。画素電極１０の厚さ方向は、Ｚ１方向またはＺ２方向と一致する。
配向膜１２は、透光性および絶縁性を有する。配向膜１２は、液晶層Ｌｃの液晶分子を配向させる。配向膜１２の材料としては、例えば酸化シリコン（ＳｉＯ2）またはポリイミドが挙げられる。
【0027】
対向基板２００は、基体２１０、絶縁層２２０、共通電極２５０、および配向膜２６０を有する。
基体２１０は、透光性および絶縁性を有する平板である。基体２１０は、例えば石英基板またはガラス基板である。
絶縁層２２０は、透光性および絶縁性を有する。絶縁層２２０の材料は、例えば酸化シリコンなどの無機材料である。
基体２１０は、透光性および絶縁性を有する平板である。基体２１０は、例えば石英基板またはガラス基板である。
絶縁層２２０は、透光性および絶縁性を有する。絶縁層２２０の材料は、例えば酸化シリコンなどの無機材料である。
【0028】
共通電極２５０は、複数の画素電極１０に対向して配置される電極であり、対向電極と言い換えられる。共通電極２５０は、例えばＩＴＯ、ＩＺＯ、およびＦＴＯなどの透明導電材料を含む。
【0029】
外部端子９は、図示しないＦＰＣ（Flexible printed circuits）などの外部接続線が実装される実装端子である。外部端子９には、外部接続線を介して、外部から画像信号、同期信号、検査信号などを含む各種信号を供給する信号源、および電圧や電流を供給する電源が接続される。
【0030】
１．２．素子基板の電気的な構成
図３は、素子基板１００の電気的な構成を示す等価回路図である。
図３に示すように、素子基板１００の表示領域Ａ１には、複数のトランジスター１、ｎ本の走査線３、ｍ本のデータ線４、およびｍ本の容量線５が設けられる。ｎおよびｍはそれぞれ２以上の整数である。ｎ本の走査線３とｍ本のデータ線４との各交差に対応してトランジスター１が配置される。
図３は、素子基板１００の電気的な構成を示す等価回路図である。
図３に示すように、素子基板１００の表示領域Ａ１には、複数のトランジスター１、ｎ本の走査線３、ｍ本のデータ線４、およびｍ本の容量線５が設けられる。ｎおよびｍはそれぞれ２以上の整数である。ｎ本の走査線３とｍ本のデータ線４との各交差に対応してトランジスター１が配置される。
【0031】
ｎ本の走査線３のそれぞれはＸ１方向に延在し、ｎ本の走査線３はＹ１方向に等間隔で並ぶ。ｎ本の走査線３のそれぞれは、対応するトランジスター１のゲート電極に電気的に接続される。ｎ本の走査線３は、走査線駆動回路に電気的に接続され、走査線駆動回路から走査信号Ｇ１、Ｇ２、…、およびＧｎが、供給される。
【0032】
ｍ本のデータ線４のそれぞれはＹ１方向に延在し、ｍ本のデータ線４はＸ１方向に等間隔で並ぶ。ｍ本のデータ線４のそれぞれは、対応する複数のトランジスター１のソース領域に電気的に接続される。ｍ本のデータ線４は、データ線駆動回路に電気的に接続され、データ線駆動回路から画像信号Ｅ１、Ｅ２、…、およびＥｍが、供給される。
【0033】
ｎ本の走査線３とｍ本のデータ線４とは、互いに電気的に絶縁されており、平面視において格子状に配置される。隣り合う２つの走査線３と隣り合う２つのデータ線４とで囲まれる領域が画素Ｐに対応する。
画素Ｐ毎に画素電極１０が設けられる。画素電極１０は、トランジスター１のドレイン領域に電気的に接続される。
画素Ｐ毎に画素電極１０が設けられる。画素電極１０は、トランジスター１のドレイン領域に電気的に接続される。
【0034】
ｍ本の容量線５のそれぞれはＹ１方向に延在し、ｍ本の容量線５はＸ１方向に等間隔で並ぶ。また、ｍ本の容量線５は、ｍ本のデータ線４およびｎ本の走査線３に対して電気的に絶縁されており、これらに対して間隔をもって配置される。各容量線５には、共通電位またはグランド電位などの固定電位が、外部端子９を介して印加される。
【0035】
容量素子２の一方の電極は、容量線５に電気的に接続される。容量素子２の他方の電極は、画素電極１０に電気的に接続され、画素電極１０に供給される画像信号の電位を保持する。
【0036】
１．３．ペルチェ素子の構造
図４は、ペルチェ素子２０の平面構造を示す説明図であり、周辺領域Ａ２において、領域ｅ１付近の一部分を拡大した部分拡大平面図である。図５は、図４のＢ－Ｂ線に沿う断面図であり、ペルチェ素子２０の断面構造を示す説明図である。
図４は、ペルチェ素子２０の平面構造を示す説明図であり、周辺領域Ａ２において、領域ｅ１付近の一部分を拡大した部分拡大平面図である。図５は、図４のＢ－Ｂ線に沿う断面図であり、ペルチェ素子２０の断面構造を示す説明図である。
【0037】
図４に示すように、ペルチェ素子２０は、Ｐ型半導体部材２１、Ｎ型半導体部材２２、電極２３ａ、電極２３ｂ、および電極２４を含む。
【0038】
周辺領域Ａ２には、複数のペルチェ素子２０が、表示領域Ａ１に沿って設けられる。
複数のペルチェ素子２０は、直列に接続される。図４では、複数のペルチェ素子２０が、表示領域Ａ１と素子基板１００の辺ｆ１との間の領域ｅ１に、Ｙ１方向およびＹ２方向に隣り合って設けられている。
複数のペルチェ素子２０は、直列に接続される。図４では、複数のペルチェ素子２０が、表示領域Ａ１と素子基板１００の辺ｆ１との間の領域ｅ１に、Ｙ１方向およびＹ２方向に隣り合って設けられている。
【0039】
Ｐ型半導体部材２１の表示領域Ａ１側の部分２１ａは、コンタクトホール２５を介して、電極２３ａに電気的に接続される。また、Ｐ型半導体部材２１の表示領域Ａ１の反対側の部分２１ｂは、コンタクトホール２６を介して、電極２４に電気的に接続される。
【0040】
Ｎ型半導体部材２２は、Ｐ型半導体部材２１のＹ１方向に隣り合って設けられる。Ｎ型半導体部材２２の表示領域Ａ１の反対側の部分２２ｂは、コンタクトホール２８を介して、電極２４に電気的に接続される。また、Ｎ型半導体部材２２の表示領域Ａ１側の部分２２ａは、コンタクトホール２７を介して、電極２３ｂに電気的に接続される。
電極２３ｂには、Ｙ１方向に隣って設けられたペルチェ素子２０のＰ型半導体部材２１の表示領域Ａ１側がコンタクトホール２９を介して、電気的に接続される。
電極２３ｂには、Ｙ１方向に隣って設けられたペルチェ素子２０のＰ型半導体部材２１の表示領域Ａ１側がコンタクトホール２９を介して、電気的に接続される。
【0041】
ペルチェ素子２０は、ペルチェ効果を有している。ペルチェ効果とは、異種の導体または半導体を電気的に直列に接合して、ＰＮ接合部に直流電流を流すと、Ｎ→Ｐ接合部分では吸熱が発生し、Ｐ→Ｎ接合部分では放熱が発生する現象である。
【0042】
図１に示したように、ペルチェ素子２０の電極２３ａから電極２３ｂに直流電流Ｉを流すことにより、Ｎ→Ｐ接合部分となるＮ型半導体部材２２とＰ型半導体部材２１との間の電極２３ａおよび電極２３ｂで吸熱が起こり、Ｎ→Ｐ接合部分となるＰ型半導体部材２１とＮ型半導体部材２２との間の電極２４で発熱が起こる。
【0043】
電極２３ａ，２３ｂで吸収された熱は、電極２４から液晶装置３００の外部へ放出される。このようにして、液晶装置３００において、ペルチェ素子２０により液晶層Ｌｃを冷却することができる。
【0044】
吸熱用の電極２３は、表示領域Ａ１に沿う方向に、隣り合って設けられる。したがって、電極２３の配置ピッチは、画素電極１０の配置ピッチに依存しない。よって、画素電極１０の配置ピッチに関係なく、所望のピッチで、電極２３を設けることができる。
図４では、電極２３の配置ピッチは、画素電極１０の配置ピッチよりも大きいが、これに限らず、画素電極１０の配置ピッチよりも小さいピッチとすることもできる。さらには、場所によって、電極２３の配置ピッチを変えることもできる。例えば、領域ｅ２の中央付近と両サイド付近とで、電極２３の配置ピッチを変えてもよい。
図４では、電極２３の配置ピッチは、画素電極１０の配置ピッチよりも大きいが、これに限らず、画素電極１０の配置ピッチよりも小さいピッチとすることもできる。さらには、場所によって、電極２３の配置ピッチを変えることもできる。例えば、領域ｅ２の中央付近と両サイド付近とで、電極２３の配置ピッチを変えてもよい。
【0045】
このようにペルチェ素子２０の配置を、画素電極１０の配置ピッチに依存することなく、必要な冷却能力に応じて、または、冷却効率が高まるように、最適化することができる。例えば、画素ピッチよりも小さいピッチで配置することができる。また、場所によって温度にムラがある場合、温度ムラが軽減されるように、場所によってペルチェ素子２０の配置ピッチを変えることができる。
【0046】
他方、特許文献１に記載のものでは、表示領域に、走査線やデータ線に対応するように配置された遮光膜を、ペルチェ素子の吸熱体として利用するため、ペルチェ素子の配置ピッチは、走査線やデータ線の配置ピッチ、換言すると、画素電極の配置ピッチに依存する。
【0047】
吸熱用の電極２３は、表示領域Ａ１に沿う方向に、隣り合って設けられる。換言すると、吸熱用の電極２３は、表示領域Ａ１に設けられない。したがって、表示領域Ａ１に入射する入射光ＩＬは、電極２３に当たらない。よって、電極２３が、入射光ＩＬに照らされることで高温になって、液晶層Ｌｃの温度を上昇させることを抑制することができる。
他方、特許文献１に記載のものでは、吸熱体として利用する遮光膜が、表示領域に配置されるため、入射光によって、遮光膜が照らされて、遮光膜が高温になり、冷却能力が低下するおそれがある。
他方、特許文献１に記載のものでは、吸熱体として利用する遮光膜が、表示領域に配置されるため、入射光によって、遮光膜が照らされて、遮光膜が高温になり、冷却能力が低下するおそれがある。
【0048】
図５に示すように、Ｐ型半導体部材２１は、ＴＦＴ層４０に設けられる。
ＴＦＴ層４０は、絶縁層４３と、絶縁層４３の層間に設けられたトランジスター１を有する。トランジスター１は、ＬＤＤ（Lightly Doped Drain）構造を有する半導体層４１およびゲート電極４２からなる。なお、Ｐ型半導体部材２１およびＮ型半導体部材２２が設けられるレイヤーは、ＴＦＴ層４０に限定されない。Ｐ型半導体部材２１およびＮ型半導体部材２２が設けられるレイヤーの他の例は、後述する変形例で説明する。
ＴＦＴ層４０は、絶縁層４３と、絶縁層４３の層間に設けられたトランジスター１を有する。トランジスター１は、ＬＤＤ（Lightly Doped Drain）構造を有する半導体層４１およびゲート電極４２からなる。なお、Ｐ型半導体部材２１およびＮ型半導体部材２２が設けられるレイヤーは、ＴＦＴ層４０に限定されない。Ｐ型半導体部材２１およびＮ型半導体部材２２が設けられるレイヤーの他の例は、後述する変形例で説明する。
【0049】
本実施形態において、Ｐ型半導体部材２１は、半導体層４１と同層、且つ、同じ材料で形成される。図示しないが、Ｎ型半導体部材２２も、半導体層４１と同層、且つ、同じ材料で形成される。
具体的に、Ｐ型半導体部材２１およびＮ型半導体部材２２は、ポリシリコンからなる。Ｐ型半導体部材２１は、例えば、１Ｅ＋１２ｃｍ3～１Ｅ＋１６ｃｍ3程度の濃度のＰ型不純物を含んでいる。Ｎ型半導体部材２２は、例えば、１Ｅ＋１２ｃｍ3～１Ｅ＋１６ｃｍ3程度の濃度のＮ型不純物を含んでいる。
具体的に、Ｐ型半導体部材２１およびＮ型半導体部材２２は、ポリシリコンからなる。Ｐ型半導体部材２１は、例えば、１Ｅ＋１２ｃｍ3～１Ｅ＋１６ｃｍ3程度の濃度のＰ型不純物を含んでいる。Ｎ型半導体部材２２は、例えば、１Ｅ＋１２ｃｍ3～１Ｅ＋１６ｃｍ3程度の濃度のＮ型不純物を含んでいる。
【0050】
なお、Ｐ型半導体部材２１およびＮ型半導体部材２２は、４族元素（Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂ等）系半導体、３族元素（Ｂ、Ａｌ、Ｇａ、Ｉｎ等）系半導体および５族元素（Ｎ、Ｐ、Ａｓ、Ｓｂ等）系半導体、または、２族元素（Ｚｎ、Ｃｄ、Ｈｇ等）系半導体および６族元素（Ｓ、Ｓｅ、Ｔｅ、Ｐｏ等）系半導体等の熱電材料の組み合わせであってもよい。
【0051】
電極２３および電極２４は、中継配線層５０に設けられる。
中継配線層５０は、絶縁層５４と、絶縁層５４の層間に設けられた導電層５１，５２，５３とを含む。
中継配線層５０は、絶縁層５４と、絶縁層５４の層間に設けられた導電層５１，５２，５３とを含む。
【0052】
絶縁層５４は、透光性および絶縁性を有する。絶縁層５４の材料は、例えば酸化シリコンなどの無機材料である。
導電層５１，５２，５３は、遮光性を有する導電材料で形成される。遮光性を有する導電材料としては、例えば、タングステン（Ｗ）、チタン（Ｔｉ）、クロム（Ｃｒ）、鉄（Ｆｅ）、およびアルミニウム（ＡＬ）などの金属、金属窒化物ならびに金属シリサイドなどの金属材料を用いることができる。なお、「遮光性」とは、可視光に対する遮光性を意味し、好ましくは、可視光の透過率が５０％未満であることをいい、より好ましくは、１０％以下であることをいう。
導電層５１，５２，５３は、遮光性を有する導電材料で形成される。遮光性を有する導電材料としては、例えば、タングステン（Ｗ）、チタン（Ｔｉ）、クロム（Ｃｒ）、鉄（Ｆｅ）、およびアルミニウム（ＡＬ）などの金属、金属窒化物ならびに金属シリサイドなどの金属材料を用いることができる。なお、「遮光性」とは、可視光に対する遮光性を意味し、好ましくは、可視光の透過率が５０％未満であることをいい、より好ましくは、１０％以下であることをいう。
【0053】
導電層５１，５２，５３は、走査線３、データ線４、容量線５、容量素子２の電極、その他の中継電極を構成する。なお、導電層の層数は、２層以下または４層以上であってもよい。
【0054】
本実施形態では、電極２３および電極２４は、中継配線層５０において、導電層５１と同層、且つ、同じ材料で形成される。なお、電極２３および電極２４は、導電層５２または導電層５３と同層、且つ、同じ材料で形成してもよい。また、電極２３と電極２４とは、それぞれ異なる導電層と同層に形成されてもよい。なお、電極２３および電極２４が設けられるレイヤーは、中継配線層５０に限定されない。電極２３および電極２４が設けられるレイヤーの他の例は、後述する変形例で説明する。
【0055】
電極２３は、コンタクトホール２５を介して、Ｐ型半導体部材２１に電気的に接続される。電極２４は、コンタクトホール２６を介して、Ｐ型半導体部材２１に電気的に接続される。なお、電極２３とＰ型半導体部材２１との電気的な接続は、コンタクトホール２５内に設けられた導電部材からなるコンタクトプラグを介して接続してもよい。同様に、電極２４とＰ型半導体部材２１との電気的な接続は、コンタクトホール２６内に設けられた導電部材からなるコンタクトプラグを介して接続してもよい。なお、図示しないが、コンタクトホール２７，２８も同様に、コンタクトプラグを有する構成としてもよい。
【0056】
１．４．変形例
前述したペルチェ素子２０の断面構造の実施形態は多様に変形され得る。具体的な変形の態様を、以下に例示する。
前述したペルチェ素子２０の断面構造の実施形態は多様に変形され得る。具体的な変形の態様を、以下に例示する。
【0057】
１．４．１．変形例１
図６Ａは、変形例１に係るペルチェ素子２０の断面構造を示す説明図であり、図５と同様に、図４のＢ―Ｂ線に沿う断面図である。
変形例１では、Ｐ型半導体部材２１およびＮ型半導体部材２２が設けられるレイヤーが、図５に示した例と異なる。
図６Ａは、変形例１に係るペルチェ素子２０の断面構造を示す説明図であり、図５と同様に、図４のＢ―Ｂ線に沿う断面図である。
変形例１では、Ｐ型半導体部材２１およびＮ型半導体部材２２が設けられるレイヤーが、図５に示した例と異なる。
【0058】
図６Ａに示すようにＰ型半導体部材２１は、下層３０に設けられる。
下層３０は、基体９０とＴＦＴ層４０との間の絶縁層であり、例えば酸化シリコンなどの透光性を有する無機材料からなる。また、下層３０には、図示しない遮光層が設けられることがある。
図示しないがＮ型半導体部材２２は、Ｐ型半導体部材２１と同層に設けられる。
下層３０は、基体９０とＴＦＴ層４０との間の絶縁層であり、例えば酸化シリコンなどの透光性を有する無機材料からなる。また、下層３０には、図示しない遮光層が設けられることがある。
図示しないがＮ型半導体部材２２は、Ｐ型半導体部材２１と同層に設けられる。
【0059】
１．４．２．変形例２
図６Ｂは、変形例２に係るペルチェ素子２０の断面構造を示す説明図であり、図５と同様に、図４のＢ―Ｂ線に沿う断面図である。
変形例２では、ペルチェ素子２０は、中継配線層５０に設けられる。
図６Ｂに示すようにＰ型半導体部材２１、電極２３、および電極２４は、中継配線層５０に設けられる。
図示しないがＮ型半導体部材２２、電極２３、および電極２４も、同様に、中継配線層５０に設けられる。
図６Ｂは、変形例２に係るペルチェ素子２０の断面構造を示す説明図であり、図５と同様に、図４のＢ―Ｂ線に沿う断面図である。
変形例２では、ペルチェ素子２０は、中継配線層５０に設けられる。
図６Ｂに示すようにＰ型半導体部材２１、電極２３、および電極２４は、中継配線層５０に設けられる。
図示しないがＮ型半導体部材２２、電極２３、および電極２４も、同様に、中継配線層５０に設けられる。
【0060】
１．４．３．変形例３
図６Ｃは、変形例３に係るペルチェ素子２０の断面構造を示す説明図であり、図５と同様に、図４のＢ―Ｂ線に沿う断面図である。
変形例３では、Ｐ型半導体部材２１は、表層６０に設けられる。
表層６０は、画素電極１０と中継配線層５０との間の保護層であり、例えば、ＢＳＧ（Borosilicate Glass）などの透光性および吸湿性を有する無機材料で構成される。
図示しないがＮ型半導体部材２２も、Ｐ型半導体部材２１と同様に、表層６０に設けられる。
図６Ｃは、変形例３に係るペルチェ素子２０の断面構造を示す説明図であり、図５と同様に、図４のＢ―Ｂ線に沿う断面図である。
変形例３では、Ｐ型半導体部材２１は、表層６０に設けられる。
表層６０は、画素電極１０と中継配線層５０との間の保護層であり、例えば、ＢＳＧ（Borosilicate Glass）などの透光性および吸湿性を有する無機材料で構成される。
図示しないがＮ型半導体部材２２も、Ｐ型半導体部材２１と同様に、表層６０に設けられる。
【0061】
電極２３および電極２４は、中継配線層５０に設けられる。なお、電極２３および電極２４は、ＴＦＴ層４０または下層３０に設けられてもよい。
【0062】
１．４．４．変形例４
図６Ｄは、変形例４に係るペルチェ素子２０の断面構造を示す説明図であり、図５と同様に、図４のＢ―Ｂ線に沿う断面図である。
変形例４では、ペルチェ素子２０は、対向基板２００に設けられる。
図６Ｄは、変形例４に係るペルチェ素子２０の断面構造を示す説明図であり、図５と同様に、図４のＢ―Ｂ線に沿う断面図である。
変形例４では、ペルチェ素子２０は、対向基板２００に設けられる。
【0063】
図６Ｄに示すようにＰ型半導体部材２１は、絶縁層２２０に設けられる。
電極２３および電極２４は、表層２４０に設けられる。表層２４０は、共通電極２５０とレンズ形成層２３０との間の保護層である。なお、電極２３および電極２４は、絶縁層２２０またはレンズ形成層２３０に設けられてもよい。
図示しないがＮ型半導体部材２２も、Ｐ型半導体部材２１と同様に、絶縁層２２０に設けられる。
電極２３および電極２４は、表層２４０に設けられる。表層２４０は、共通電極２５０とレンズ形成層２３０との間の保護層である。なお、電極２３および電極２４は、絶縁層２２０またはレンズ形成層２３０に設けられてもよい。
図示しないがＮ型半導体部材２２も、Ｐ型半導体部材２１と同様に、絶縁層２２０に設けられる。
【0064】
電極２３は、コンタクトホール２５内に設けられたコンタクトプラグを介して、Ｐ型半導体部材２１と電気的に接続される。また、電極２４は、コンタクトホール２６内に設けられたコンタクトプラグを介して、Ｐ型半導体部材２１と電気的に接続される。
【0065】
【0066】
変形例５では、Ｐ型半導体部材２１は、レンズ形成層２３０に設けられる。
レンズ形成層２３０は、レンズ２３１と透光層２３２とを含む。レンズ２３１は、透光層２３２と屈折率の異なる無機材料で形成される。例えば、レンズ２３１は、酸窒化ケイ素（ＳｉＯＮ）によって形成され、透光層２３２は、酸化シリコンなどの無機材料によって形成される。
図示しないがＮ型半導体部材２２も、Ｐ型半導体部材２１と同様に、レンズ形成層２３０に設けられる。
レンズ形成層２３０は、レンズ２３１と透光層２３２とを含む。レンズ２３１は、透光層２３２と屈折率の異なる無機材料で形成される。例えば、レンズ２３１は、酸窒化ケイ素（ＳｉＯＮ）によって形成され、透光層２３２は、酸化シリコンなどの無機材料によって形成される。
図示しないがＮ型半導体部材２２も、Ｐ型半導体部材２１と同様に、レンズ形成層２３０に設けられる。
【0067】
【0068】
変形例６では、Ｐ型半導体部材２１は、表層２４０に設けられる。図示しないがＮ型半導体部材２２も、Ｐ型半導体部材２１と同様に、表層２４０に設けられる。
電極２３および電極２４は、レンズ形成層２３０に設けられる。なお、電極２３および電極２４は、絶縁層２２０または表層２４０に設けてもよい。
電極２３および電極２４は、レンズ形成層２３０に設けられる。なお、電極２３および電極２４は、絶縁層２２０または表層２４０に設けてもよい。
【0069】
１．４．７．変形例７
上述した例では、ペルチェ素子２０は、素子基板１００または対向基板２００のいずれか一方に設けられているが、ペルチェ素子２０は、素子基板１００または対向基板２００の両方に設けてもよい。
上述した例では、ペルチェ素子２０は、素子基板１００または対向基板２００のいずれか一方に設けられているが、ペルチェ素子２０は、素子基板１００または対向基板２００の両方に設けてもよい。
【0070】
以上、述べたとおり、本実施形態の電気光学装置としての液晶装置３００によれば、以下の効果を得ることができる。
本実施形態の液晶装置３００は、表示領域Ａ１の外側にペルチェ素子２０を備えた液晶装置３００であって、ペルチェ素子２０は、第１導電型の第１部材としてのＰ型半導体部材２１と、Ｐ型半導体部材２１と、表示領域Ａ１に沿う方向としてのＹ１方向に隣り合って設けられた第２導電型の第２部材としてのＮ型半導体部材２２と、Ｐ型半導体部材２１の表示領域Ａ１側の部分２１ａと接する第１電極としての電極２３ａと、電極２３ａとＹ１方向に隣り合って設けられ、Ｎ型半導体部材２２の表示領域Ａ１側の部分２２ａと接する第２電極としての電極２３ｂと、Ｐ型半導体部材２１の表示領域Ａ１側の反対側の部分２１ｂおよびＮ型半導体部材２２の表示領域Ａ１側の反対側の部分２２ｂと接する第３電極としての電極２４と、を有する。
本実施形態の液晶装置３００は、表示領域Ａ１の外側にペルチェ素子２０を備えた液晶装置３００であって、ペルチェ素子２０は、第１導電型の第１部材としてのＰ型半導体部材２１と、Ｐ型半導体部材２１と、表示領域Ａ１に沿う方向としてのＹ１方向に隣り合って設けられた第２導電型の第２部材としてのＮ型半導体部材２２と、Ｐ型半導体部材２１の表示領域Ａ１側の部分２１ａと接する第１電極としての電極２３ａと、電極２３ａとＹ１方向に隣り合って設けられ、Ｎ型半導体部材２２の表示領域Ａ１側の部分２２ａと接する第２電極としての電極２３ｂと、Ｐ型半導体部材２１の表示領域Ａ１側の反対側の部分２１ｂおよびＮ型半導体部材２２の表示領域Ａ１側の反対側の部分２２ｂと接する第３電極としての電極２４と、を有する。
【0071】
このように、Ｐ型半導体部材２１とＮ型半導体部材２２とは、表示領域Ａ１の外側において、表示領域Ａ１に沿う方向としてのＹ１方向に隣り合って設けられる。
【0072】
したがって、ペルチェ素子２０の配置ピッチを画素電極１０の配置ピッチに関係なく、最適化することができるため、ペルチェ素子２０による冷却能力または冷却効率を最大限に高めることができる。
また、ペルチェ素子２０は、表示領域Ａ１に配置されないため、表示領域Ａ１に入射する入射光ＩＬが、ペルチェ素子２０に当たることがない。よって、入射光ＩＬによってペルチェ素子２０の温度が上昇して、液晶層Ｌｃの温度を上昇させることを抑制できる。
また、ペルチェ素子２０は、表示領域Ａ１に配置されないため、表示領域Ａ１に入射する入射光ＩＬが、ペルチェ素子２０に当たることがない。よって、入射光ＩＬによってペルチェ素子２０の温度が上昇して、液晶層Ｌｃの温度を上昇させることを抑制できる。
【0073】
本実施形態の液晶装置３００は、さらに、第１基板としての素子基板１００と、素子基板１００に対向する第２基板としての対向基板２００と、素子基板１００と対向基板２００とに挟持された電気光学層としての液晶層Ｌｃと、液晶層Ｌｃを囲むように設けられたシール部材８と、を備え、Ｐ型半導体部材２１およびＮ型半導体部材２２は、平面視で、シール部材８と重なる。
【0074】
このように、Ｐ型半導体部材２１およびＮ型半導体部材２２は、平面視で、シール部材８と重なる。したがって、表示領域Ａ１の外側において、Ｐ型半導体部材２１およびＮ型半導体部材２２を効率よく配置することができ、狭額縁化しやすい構成とすることができる。
【0075】
本実施形態の液晶装置３００は、さらに、第１基板としての素子基板１００と、素子基板１００に対向する第２基板としての対向基板２００と、素子基板１００と対向基板２００とに挟持された電気光学層としての液晶層Ｌｃと、液晶層Ｌｃを囲むように設けられたシール部材８と、を備え、第１電極としての電極２３ａと第２電極としての電極２３ｂとは、平面視で、シール部材８と表示領域Ａ１との間と重なる。
【0076】
このように、電極２３ａと電極２３ｂとは、表示領域Ａ１の外側において、シール部材８と表示領域Ａ１との間と重なる。換言すると、電極２３ａと電極２３ｂとは、表示領域Ａ１の外側において、液晶層Ｌｃと重なる。したがって、ペルチェ素子２０の吸熱用の部材である電極２３ａと電極２３ｂとを、液晶層Ｌｃと重なる位置に設けることができるため、ペルチェ素子２０の冷却能力または冷却効率を高めることができる。
【0077】
本実施形態の液晶装置３００は、さらに、第１基板としての素子基板１００と、素子基板１００に対向する第２基板としての対向基板２００と、を備え、ペルチェ素子２０は、素子基板１００または対向基板２００に設けられる。
【0078】
このように、ペルチェ素子２０は、素子基板１００または対向基板２００に設けられる。換言すると、一組のペルチェ素子２０を素子基板１００に設け、もう一組のペルチェ素子２０を対向基板２００に設けてもよい。
したがって、ペルチェ素子２０の冷却能力または冷却効率を容易に高めることができる。
したがって、ペルチェ素子２０の冷却能力または冷却効率を容易に高めることができる。
【0079】
本実施形態の液晶装置３００は、さらに、第１基板としての素子基板１００と、素子基板１００に対向する第２基板としての対向基板２００と、を備え、素子基板１００は、複数の端子としての複数の外部端子９と、複数の外部端子９に沿う第１辺としての辺ｆ４と、辺ｆ４と交差する第２辺としての辺ｆ１および第３辺としての辺ｆ３と、辺ｆ４と対向するとともに辺ｆ１および辺ｆ３と交差する第４辺としての辺ｆ２と、を有し、ペルチェ素子２０は、平面視において、表示領域Ａ１と素子基板１００の辺ｆ１との間の領域ｅ１、表示領域Ａ１と素子基板１００の辺ｆ２との間の領域ｅ２、および表示領域Ａ１と素子基板１００の辺ｆ３との間の領域ｅ３に配列されている。
【0080】
このように、ペルチェ素子２０は、平面視において、表示領域Ａ１と素子基板１００の辺ｆ１との間の領域ｅ１、表示領域Ａ１と素子基板１００の辺ｆ２との間の領域ｅ２、および表示領域Ａ１と素子基板１００の辺ｆ３との間の領域ｅ３に配列されている。したがって、冷却能力または冷却効率の高いペルチェ素子２０を実現することができる。
【0081】
２．実施形態２
実施形態２に係る電気光学装置としての液晶装置３００について、図７から図１２を参照して説明する。
図７は、実施形態２に係るペルチェ素子２０の平面構造を示す説明図であり、図４と同様に、周辺領域Ａ２において、領域ｅ１付近の一部分を拡大した部分拡大平面図である。図８は、実施形態２に係るペルチェ素子２０の製造方法を示すフローチャートである。図９から図１２は、ペルチェ素子２０の製造方法の一工程を示す平面図である。
なお、実施形態１と同じ構成には、同じ符号を付して、説明を省略する。
実施形態２に係る電気光学装置としての液晶装置３００について、図７から図１２を参照して説明する。
図７は、実施形態２に係るペルチェ素子２０の平面構造を示す説明図であり、図４と同様に、周辺領域Ａ２において、領域ｅ１付近の一部分を拡大した部分拡大平面図である。図８は、実施形態２に係るペルチェ素子２０の製造方法を示すフローチャートである。図９から図１２は、ペルチェ素子２０の製造方法の一工程を示す平面図である。
なお、実施形態１と同じ構成には、同じ符号を付して、説明を省略する。
【0082】
２．１．ペルチェ素子の構造
図７に示すように、実施形態２の液晶装置３００において、ペルチェ素子２０は、Ｐ型半導体領域７１、Ｎ型半導体領域７２、接合領域７３、および接合領域７４を有する。
図７に示すように、実施形態２の液晶装置３００において、ペルチェ素子２０は、Ｐ型半導体領域７１、Ｎ型半導体領域７２、接合領域７３、および接合領域７４を有する。
【0083】
Ｐ型半導体領域７１のＹ１方向には、接合領域７４を介して、Ｎ型半導体領域７２ａが設けられ、Ｐ型半導体領域７１のＹ２方向には、接合領域７３を介して、Ｎ型半導体領域７２ｂが設けられる。
Ｐ型半導体領域７１は、半導体部材７０において、Ｐ型不純物を含んでいる領域であり、Ｎ型半導体領域７２ａ，７２ｂは、半導体部材７０において、Ｎ型不純物を含んでいる領域である。
Ｐ型半導体領域７１は、半導体部材７０において、Ｐ型不純物を含んでいる領域であり、Ｎ型半導体領域７２ａ，７２ｂは、半導体部材７０において、Ｎ型不純物を含んでいる領域である。
【0084】
接合領域７３は、Ｐ型半導体領域７１の表示領域Ａ１側の部分７１ａとＮ型半導体領域７２ｂの表示領域Ａ１側の部分７２ｂａとが接している部分であり、接合領域７４は、Ｐ型半導体領域７１の表示領域Ａ１の反対側の部分７１ｂとＮ型半導体領域７２ａの表示領域Ａ１の反対側の部分７２ａｂとが接している部分である。
【0085】
なお、実施形態２において、Ｐ型半導体領域７１は、第１領域の一例であり、Ｎ型半導体領域７２ａは、第２領域の一例であり、Ｎ型半導体領域７２ｂは、第３領域の一例である。また、接合領域７３は、第１接合領域の一例であり、接合領域７４は、第２接合領域の一例である。
【0086】
実施形態２において、接合領域７３が陽極側になるように直流電源を接続して、接合領域７３から接合領域７４に直流電流を流すことにより、接合領域７３で吸熱が起こり、接合領域７４で発熱が起こる。
【0087】
接合領域７３で吸収された熱は、接合領域７４から液晶装置３００の外部へ放出される。このようにして、液晶装置３００において、ペルチェ素子２０により液晶層Ｌｃを冷却することができる。
【0088】
このように、実施形態２のペルチェ素子２０は、吸熱用の電極２３と放熱用の電極２４を有さない。したがって、ペルチェ素子２０の構造を簡素化することができ、狭額縁化または薄型化に適した構成とすることができる。
【0089】
２．２．ペルチェ素子の製造方法
次に、図８のフローチャートを参照して、実施形態２のペルチェ素子２０の製造方法を説明する。
ステップＳ１では、半導体部材７０を形成する。基体９０上の所望の層上に母材となる半導体部材７０を成膜し、図９に示すように、パターニングを行う。半導体部材７０は、シリコンである。
次に、図８のフローチャートを参照して、実施形態２のペルチェ素子２０の製造方法を説明する。
ステップＳ１では、半導体部材７０を形成する。基体９０上の所望の層上に母材となる半導体部材７０を成膜し、図９に示すように、パターニングを行う。半導体部材７０は、シリコンである。
【0090】
ステップＳ２では、Ｐ型半導体領域７１を設けるためにマスク８０を形成する。図１０に示すように、マスク８０は、半導体部材７０において、Ｎ型半導体領域７２を設ける領域を覆うように、レジストをパターニングして形成する。
【0091】
ステップＳ３では、半導体部材７０に、Ｐ型不純物を注入する。この工程によって、図１１に示すように、半導体部材７０にＰ型半導体領域７１が形成される。
ステップＳ４では、Ｎ型半導体領域７２を設けるためにマスク８０を形成する。マスク８０は、半導体部材７０において、Ｐ型半導体領域７１を覆うように、レジストをパターニングして形成する。
ステップＳ４では、Ｎ型半導体領域７２を設けるためにマスク８０を形成する。マスク８０は、半導体部材７０において、Ｐ型半導体領域７１を覆うように、レジストをパターニングして形成する。
【0092】
ステップＳ５では、半導体部材７０に、Ｎ型不純物を注入する。
この工程によって、図１２に示すように、半導体部材７０にＮ型半導体領域７２が形成される。また、Ｐ型半導体領域７１とＮ型半導体領域７２との表示領域Ａ１側の境界部分に接合領域７３が形成され、Ｐ型半導体領域７１とＮ型半導体領域７２との表示領域Ａ１の反対側の境界部分に接合領域７４が形成される。
この工程によって、図１２に示すように、半導体部材７０にＮ型半導体領域７２が形成される。また、Ｐ型半導体領域７１とＮ型半導体領域７２との表示領域Ａ１側の境界部分に接合領域７３が形成され、Ｐ型半導体領域７１とＮ型半導体領域７２との表示領域Ａ１の反対側の境界部分に接合領域７４が形成される。
【0093】
以上、述べたとおり、実施形態２の電気光学装置としての液晶装置３００によれば、実施形態１の効果に加え、以下の効果を得ることができる。
【0094】
実施形態２の液晶装置３００は、表示領域Ａ１の外側に半導体部材７０からなるペルチェ素子２０を備えた電気光学装置であって、ペルチェ素子２０は、それぞれ、半導体部材７０に、第１導電型の第１領域としてのＰ型半導体領域７１と、Ｐ型半導体領域７１と、表示領域Ａ１に沿う方向としてのＹ１方向に隣り合う第２導電型の第２領域としてのＮ型半導体領域７２ａと、Ｐ型半導体領域７１と、Ｙ１方向の反対方向としてのＹ２方向に隣り合う第２導電型の第３領域としてのＮ型半導体領域７２ｂと、Ｐ型半導体領域７１の表示領域Ａ１側の部分７１ａとＮ型半導体領域７２ｂの表示領域Ａ１側の部分７２ｂａとが接する第１接合領域としての接合領域７３と、Ｐ型半導体領域７１の表示領域Ａ１の反対側の部分７１ｂとＮ型半導体領域７２ａの表示領域Ａ１の反対側の部分７２ａｂとが接する第２接合領域としての接合領域７４と、を有する。
【0095】
このように、Ｐ型半導体領域７１とＮ型半導体領域７２ａとは、表示領域Ａ１の外側において、Ｙ１方向に隣り合って設けられ、Ｐ型半導体領域７１とＮ型半導体領域７２ｂとは、表示領域Ａ１の外側において、Ｙ２方向に隣り合って設けられる。換言すると、ペルチェ素子２０は、表示領域Ａ１の外側において、Ｙ１方向に隣り合って設けられる。
【0096】
したがって、ペルチェ素子２０の配置ピッチを画素電極１０の配置ピッチに関係なく、最適化することができるため、ペルチェ素子２０による冷却能力または冷却効率を最大限に高めることができる。
また、ペルチェ素子２０は、表示領域Ａ１に配置されないため、表示領域Ａ１に入射する入射光ＩＬが、ペルチェ素子２０に当たることがない。よって、入射光ＩＬによってペルチェ素子２０の温度が上昇して、液晶層Ｌｃの温度を上昇させることを抑制できる。
また、ペルチェ素子２０は、表示領域Ａ１に配置されないため、表示領域Ａ１に入射する入射光ＩＬが、ペルチェ素子２０に当たることがない。よって、入射光ＩＬによってペルチェ素子２０の温度が上昇して、液晶層Ｌｃの温度を上昇させることを抑制できる。
【0097】
本実施形態の液晶装置３００は、さらに、第１基板しての素子基板１００と、素子基板１００に対向する第２基板としての対向基板２００と、素子基板１００と対向基板２００とに挟持された電気光学層としての液晶層Ｌｃと、液晶層Ｌｃを囲むように設けられたシール部材８と、を備え、半導体部材７０は、平面視で、シール部材８と重なる。
【0098】
このように、半導体部材７０は、平面視で、シール部材８と重なる。したがって、表示領域Ａ１の外側において、半導体部材７０を効率よく配置することができ、狭額縁化しやすい構成とすることができる。
【0099】
本実施形態の液晶装置３００は、さらに、第１基板しての素子基板１００と、素子基板１００に対向する第２基板としての対向基板２００と、を備え、ペルチェ素子２０は、素子基板１００または対向基板２００に設けられる。
【0100】
このように、ペルチェ素子２０は、素子基板１００または対向基板２００に設けられる。換言すると、一組のペルチェ素子２０を素子基板１００に設け、もう一組のペルチェ素子２０を対向基板２００に設けてもよい。
したがって、ペルチェ素子２０の冷却能力または冷却効率を容易に高めることができる。
したがって、ペルチェ素子２０の冷却能力または冷却効率を容易に高めることができる。
【0101】
本実施形態の液晶装置３００は、さらに、第１基板としての素子基板１００と、素子基板１００に対向する第２基板としての対向基板２００と、を備え、素子基板１００は、複数の端子としての複数の外部端子９と、複数の外部端子９に沿う第１辺としての辺ｆ４と、辺ｆ４と交差する第２辺としての辺ｆ１および第３辺としての辺ｆ３と、辺ｆ４と対向するとともに辺ｆ１および辺ｆ３と交差する第４辺としての辺ｆ２と、を有し、複数のペルチェ素子２０は、平面視において、表示領域Ａ１と素子基板１００の辺ｆ１との間の領域ｅ１、表示領域Ａ１と素子基板１００の辺ｆ２との間の領域ｅ２、および表示領域Ａ１と素子基板１００の辺ｆ３との間の領域ｅ３に配列されている。
【0102】
このように、ペルチェ素子２０は、平面視において、表示領域Ａ１と素子基板１００の辺ｆ１との間の領域ｅ１、表示領域Ａ１と素子基板１００の辺ｆ２との間の領域ｅ２、および表示領域Ａ１と素子基板１００の辺ｆ３との間の領域ｅ３に配列されている。したがって、冷却能力または冷却効率の高いペルチェ素子２０を実現することができる。
【0103】
３．実施形態３
図１３は、電子機器の一例を示す模式図であり、電子機器としての投射型表示装置１０００の概略構成を示す模式図である。
投射型表示装置１０００は、例えば、上述した液晶装置３００を３枚備えた３板式のプロジェクターである。液晶装置３００Ｒは赤色の表示色に対応し、液晶装置３００Ｇは緑色の表示色に対応し、液晶装置３００Ｂは青色の表示色に対応する。制御部１００５は、例えばプロセッサーおよびメモリーを含み、液晶装置３００Ｒ，３００Ｇ，３００Ｂの動作を制御する。
図１３は、電子機器の一例を示す模式図であり、電子機器としての投射型表示装置１０００の概略構成を示す模式図である。
投射型表示装置１０００は、例えば、上述した液晶装置３００を３枚備えた３板式のプロジェクターである。液晶装置３００Ｒは赤色の表示色に対応し、液晶装置３００Ｇは緑色の表示色に対応し、液晶装置３００Ｂは青色の表示色に対応する。制御部１００５は、例えばプロセッサーおよびメモリーを含み、液晶装置３００Ｒ，３００Ｇ，３００Ｂの動作を制御する。
【0104】
照明光学系１００１は、光源である照明装置１００２からの出射光のうち赤色成分ＲＬを液晶装置３００Ｒに供給し、緑色成分ＧＬを液晶装置３００Ｇに供給し、青色成分ＢＬを液晶装置３００Ｂに供給する。各液晶装置３００Ｒ，３００Ｇ，３００Ｂは、照明光学系１００１から供給される各色光ＲＬ，ＧＬ，ＢＬを表示画像に応じて変調する光変調装置として機能する。
投射光学系１００３は、液晶装置３００Ｒ、液晶装置３００Ｇ、および液晶装置３００Ｂからの出射光を合成してスクリーン１００４に投射する。
投射光学系１００３は、液晶装置３００Ｒ、液晶装置３００Ｇ、および液晶装置３００Ｂからの出射光を合成してスクリーン１００４に投射する。
【0105】
以上、述べたとおり、本実施形態の電子機器としての投射型表示装置１０００は、上述した液晶装置３００を備える。
よって、電気的な信頼性の高い液晶装置３００を採用することで、投射型表示装置１０００の性能を向上させることができる。
よって、電気的な信頼性の高い液晶装置３００を採用することで、投射型表示装置１０００の性能を向上させることができる。
【0106】
なお、電子機器は、例示した３板式のプロジェクターに限定されない。例えば、単板式、２板式、または、４枚以上の液晶装置３００を備えたプロジェクターであってもよい。また、電子機器は、スマートフォン、ＰＤＡ（Personal Digital Assistants）、カメラ、テレビ、カーナビゲーション装置、パソコン、ディスプレイ、電子ペーパー、電卓、テレビ電話、およびＰＯＳ（Point of sale）、プリンター、スキャナー、複写機、ビデオプレーヤー、またはタッチパネルを備えた機器などであってもよい。
【0107】
以上、好適な実施形態について説明したが、本発明は上述の実施形態に限定されない。また、本発明の各部の構成は、上述の実施形態の同様の機能を発揮する任意の構成に置換でき、また、任意の構成を付加できる。
【符号の説明】
【0108】
１…トランジスター、２…容量素子、３…走査線、４…データ線、５…容量線、８…シール部材、９…外部端子、１０…画素電極、１２…配向膜、２０…ペルチェ素子、２１…Ｐ型半導体部材、２１ａ，２１ｂ…部分、２２…Ｎ型半導体部材、２２ａ，２２ｂ…部分、２３，２３ａ，２３ｂ…電極、２４…電極、２５，２６，２７，２８，２９…コンタクトホール、３０…下層、４０…ＴＦＴ層、４１…半導体層、４２…ゲート電極、４３…絶縁層、５０…中継配線層、５１…導電層、５２…導電層、５３…導電層、５４…絶縁層、６０…表層、７０…半導体部材、７１…Ｐ型半導体領域、７２…Ｎ型半導体領域、７２ａ…Ｎ型半導体領域、７２ｂ…Ｎ型半導体領域、７３…接合領域、７４…接合領域、８０…マスク、９０…基体、１００…素子基板、２００…対向基板、２１０…基体、２２０…絶縁層、２３０…レンズ形成層、２３１…レンズ、２３２…透光層、２４０…表層、２５０…共通電極、２６０…配向膜、３００，３００Ｂ，３００Ｇ，３００Ｒ…液晶装置、１０００…投射型表示装置、１００１…照明光学系、１００２…照明装置、１００３…投射光学系、１００４…スクリーン、１００５…制御部、Ａ１…表示領域、Ａ２…周辺領域、Ｅ１…画像信号、Ｇ１…走査信号、ｅ１，ｅ２，ｅ３，ｅ４…領域、ｆ１，ｆ２，ｆ３，ｆ４…辺
【図1】
【図2】
【図3】
【図4】
【図5】
【図6A】
【図6B】
【図6C】
【図6D】
【図6E】
【図6F】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】