特開 2024-179910 汎用制御基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024179910

(43)【公開日】2024-12-26

(54)【発明の名称】汎用制御基板

(51)【国際特許分類】

   G06F 15/78 20060101AFI20241219BHJP

   H05K 3/00 20060101ALN20241219BHJP

【ＦＩ】

G06F15/78 520

H05K3/00 D

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2023099242

(22)【出願日】2023-06-16

(71)【出願人】

【識別番号】000001432

【氏名又は名称】グローリー株式会社

(74)【代理人】

【識別番号】100114306

【弁理士】

【氏名又は名称】中辻 史郎

(74)【代理人】

【識別番号】100148655

【弁理士】

【氏名又は名称】諏訪 淳一

(72)【発明者】

【氏名】橘 雄作

【テーマコード（参考）】

5B062

【Ｆターム（参考）】

5B062DD09

(57)【要約】

【課題】製品固有のプリント基板に実装された部品が代替部品に変更になった場合でも効率良く製品を製造できることが課題。
【解決手段】実施形態に係る汎用制御基板は、コアモジュール１０及び拡張モジュール２０を有する。そして、コアモジュール１０のＣＰＵ１１は、あらかじめ想定される複数の製品の制御に必要な累積仕様を実現するプログラムを有する。また、コアモジュール１０及び拡張モジュール２０に実装されるＦＰＧＡは、装置毎に実装される複数のメーカのセンサ回路３２及びモータ回路３３を制御する複数の機能ロジックが実装される。そして、ＣＰＵ１１は、どのメーカのセンサ回路３２及び／又はモータ回路３３が実装されたかを自動判定し、ＦＰＧＡ１２及びＦＰＧＡ２１に判定した判定結果を通知することにより、ＦＰＧＡ１２及びＦＰＧＡ２１に実装された複数の機能ロジックのうち１つを選択する。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１の装置に組み込まれる第１の固有基板及び第２の装置に組み込まれる第２の固有基板のいずれにも実装可能な汎用制御基板であって、
装置のユーザインターフェースの制御及び前記装置の機能を実現する第１のアプリケーションを実行して前記装置を制御するプロセッサと、
前記プロセッサが実行する前記第１のアプリケーションに基づいて前記固有基板を動作させる第２のアプリケーションを実装するプログラマブル素子と
を備えることを特徴とする汎用制御基板。

【請求項2】

前記プロセッサ及び第１の前記プログラマブル素子を含む第１の基板と、
第１の前記プログラマブル素子と接続される第２の前記プログラマブル素子を含む第２の基板と
を備えることを特徴とする請求項１に記載の汎用制御基板。

【請求項3】

前記第１の基板と、前記第２の基板とは、シリアルＩ／Ｏインターフェースを用いて接続される
ことを特徴とする請求項２に記載の汎用制御基板。

【請求項4】

前記第１の基板と、前記第２の基板とがデータを暗号化して通信を行うことを特徴とした請求項３に記載の汎用制御基板。

【請求項5】

前記第１のアプリケーションは、第１の制御装置からのみ変更可能であり、
前記第２のアプリケーションは、前記第１の制御装置及び第２の制御装置から変更可能である
ことを特徴とした請求項１に記載の汎用制御基板。

【請求項6】

前記装置は、有価媒体の処理を行う有価媒体処理装置であることを特徴とする請求項１～４のいずれか１項に記載の汎用制御基板。

【請求項7】

前記有価媒体処理装置は、有価媒体の処理に供する複数のセンサ及び／又は複数のモータを含み、
前記複数のセンサ及び／又は前記複数のモータが前記プログラマブル素子と電気的に接続される
ことを特徴とする請求項６に記載の汎用制御基板。

【請求項8】

前記複数のセンサ及び／又は前記複数のモータは、前記プログラマブル素子を介して前記プロセッサに電気的に接続される
ことを特徴とする請求項６に記載の汎用制御基板。

【請求項9】

前記有価媒体処理装置は、金庫をさらに備え、
前記汎用制御基板を実装した前記固有基板が前記金庫内に収められている
ことを特徴とする請求項６に記載の汎用制御基板。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、製品固有のプリント基板に実装された部品の変更に対応可能な汎用制御基板に関する。

【背景技術】

【0002】

従来、部品の製造が中止された際に、互換部品の選定や代替部品の設計・製作を実施することなく、代替部品を利用可能とする技術が知られている。例えば、特許文献１には、ユーザが自由に回路構築できるＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等のプログラマブル素子を互換部品として搭載した変換アダプタが開示されている。プログラマブル素子には、予め複数種類の電子部品それぞれに対応する機能ロジックが書き込まれている。既存の基板上の電子部品が製造中止等により入手不可となった場合、プログラマブル素子によって製造中止部品の機能をエミュレートすることにより、製造中止部品の代替部品が実現される。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特許第４７１７５５４号公開公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、上記特許文献１の技術は、ＩＣやメモリなどの電子部品を搭載したプリント基板において、その電子部品が製造中止になった場合の代替部品の構築を可能にする技術である。製品には、ＩＣやメモリなどの電子部品の他にも、製品全体を制御するプロセッサや、ＩＣなどを制御するプログラマブル素子も実装されており、これらプロセッサやプログラマブル素子が入手できなくなった場合には対応できないという問題がある。

【0005】

本開示は、上記従来技術の課題を鑑みてなされたものであって、その目的の１つは、製品固有のプリント基板に実装された部品が代替部品に変更になった場合でも効率良く製品を製造できる汎用制御基板を提供することにある。

【課題を解決するための手段】

【0006】

本開示に係る汎用制御基板は、第１の装置に組み込まれる第１の固有基板及び第２の装置に組み込まれる第２の固有基板のいずれにも実装可能な汎用制御基板であって、装置のユーザインターフェースの制御及び前記装置の機能を実現する第１のアプリケーションを実行して前記装置を制御するプロセッサと、前記プロセッサが実行する前記第１のアプリケーションに基づいて前記固有基板を動作させる第２のアプリケーションを実装するプログラマブル素子とを備える。

【0007】

上記構成において、前記プロセッサ及び第１の前記プログラマブル素子を含む第１の基板と、第１の前記プログラマブル素子と接続される第２の前記プログラマブル素子を含む第２の基板とを備えていてもよい。

【0008】

上記構成において、前記第１の基板と、前記第２の基板とは、シリアルＩ／Ｏインターフェースを用いて接続されてもよい。

【0009】

上記構成において、前記第１の基板と、前記第２の基板とがデータを暗号化して通信を行ってもよい。

【0010】

上記構成において、前記第１のアプリケーションは、第１の制御装置からのみ変更可能であり、前記第２のアプリケーションは、前記第１の制御装置及び第２の制御装置から変更可能であってもよい。

【0011】

上記構成において、前記装置は、有価媒体の処理を行う有価媒体処理装置であってもよい。

【0012】

上記構成において、前記有価媒体処理装置は、有価媒体の処理に供する複数のセンサ及び／又は複数のモータを含み、前記複数のセンサ及び／又は前記複数のモータが前記プログラマブル素子と電気的に接続されてもよい。

【0013】

上記構成において、前記複数のセンサ及び／又は前記複数のモータは、前記プログラマブル素子を介して前記プロセッサに電気的に接続されてもよい。

【0014】

上記構成において、前記有価媒体処理装置は、金庫をさらに備え、前記汎用制御基板を実装した前記固有基板が前記金庫内に収められてもよい。

【発明の効果】

【0015】

本開示によれば、製品固有のプリント基板に実装された部品が代替部品に変更になった場合でも効率良く製品を製造できる汎用制御基板を提供することができる。

【図面の簡単な説明】

【0016】

【図1】図１は、実施形態に係る汎用制御基板の概要を説明するための図である。

【図2】図２は、図１に示したベース基板が実装される有価媒体処理装置の外観の斜視図及び構成の概略図である。

【図3】図３は、有価媒体処理装置への汎用制御基板及びベース基板の実装形態概要を示す図である。

【図4】図４は、コアモジュールの別の構成例を示す図である。

【図5】図５は、コアモジュールに実装されるプログラムの構成例と、ＦＰＧＡの機能実装の構成例とを示す図である。

【図6】図６は、拡張モジュールの構成例を示す図である。

【図7】図７は、コアモジュールのみを利用するベース基板の実装形態を示す図である。

【図8】図８は、コアモジュール及び拡張モジュールの実装形態を示す図である。

【図9】図９は、コアモジュール及び拡張モジュールの別の実装形態を示す図である。

【図10】図１０は、有価媒体処理装置におけるセキュリティを担保した実装形態概要を説明するための図である。

【発明を実施するための形態】

【0017】

以下に、本開示に係る汎用制御基板を図面に基づいて詳細に説明する。

【0018】

＜汎用制御基板の概要＞
本実施形態に係る汎用制御基板の概要について説明する。図１は、実施形態に係る汎用制御基板の概要を説明するための図である。図１に示すコアモジュール１０が本実施形態で言う汎用制御基板であるが、拡張モジュール２０が汎用制御基板に含まれる場合がある。

【0019】

コアモジュール１０は、汎用制御基板が実装される装置の全体を制御するＣＰＵ１１と、後述する複数のセンサ回路３２及び後述する複数のモータ回路３３を制御するＦＰＧＡ１２を有する。

【0020】

拡張モジュール２０は、センサ回路３２及びモータ回路３３の実装数を拡張するためのＦＰＧＡ２１を有する。製品毎に開発されるベース基板３０にコアモジュール１０及び拡張モジュール２０が実装される。コアモジュール１０と拡張モジュール２０とは、接続ケーブル１３又はベース基板３０に形成された配線を介して、シリアルＩ／Ｏインターフェースを用いて接続される。該シリアルＩ／Ｏインターフェースとして、例えば、不平衡型の伝送方式であるＲＳ－２３２Ｃや差動型の伝送方式であるＲＳ－４２２、ＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）などが用いられる。シリアルＩ／Ｏインターフェースは、コアモジュール１０と拡張モジュール２０との間で、ＣＰＵ１１からの制御信号及びＦＰＧＡ２１からのセンサデータなどの伝送を行う。なお、コアモジュール１０のＣＰＵ１１とＦＰＧＡ１２とは、ＣＰＵ１１の外部バスインターフェースを用いてパラレルＩ／Ｏインターフェースにて接続されている。また、ＦＰＧＡ１２及びＦＰＧＡ２１は、外部のセンサ回路３２及びモータ回路３３にパラレルＩ／Ｏインターフェースを用いて接続されている。

【0021】

製品毎に開発されるベース基板３０は、コアモジュール１０と、拡張モジュール２０と、通信回路３１と、複数のセンサ回路３２と、複数のモータ回路３３と、複数のコネクタ３４ａ、３４ｂ、３４ｃ、３４ｄ、３４ｅ（以下、「コネクタ３４」と総称する場合がある）とを有する。コネクタ３４は、センサ、モータなどのデバイスとの接続に利用される。

【0022】

通信回路３１は、製品の管理を行う管理装置などと通信を行うための回路である。センサ回路３２は、ベース基板３０に形成された配線を介してコネクタ３４と接続されている。センサ回路３２は、コネクタ３４に接続されたセンサからの信号を受信するための回路である。モータ回路３３は、ベース基板３０に形成された配線を介してコネクタ３４と接続されている。モータ回路３３は、コネクタ３４に接続されたモータを駆動するための回路である。

【0023】

コアモジュール１０及び拡張モジュール２０は、コネクタを用いてベース基板３０に実装されている。なお、コアモジュール１０及び拡張モジュール２０は、コアモジュール１０及び拡張モジュール２０の背面に表面実装用の端子（例えば、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ））を設けて、ベース基板３０に表面実装してもよい。

【0024】

コアモジュール１０に実装されるＣＰＵ１１の制御プログラムは、複数の製品間で共通に使用するユーザインターフェースなどを制御するプログラムと、あらかじめ想定される複数種類の製品の制御に必要な累積仕様を実現するプログラムを含む。制御プログラムの詳細については後述する。

【0025】

コアモジュール１０に実装されるＦＰＧＡ１２と、拡張モジュール２０に実装されるＦＰＧＡ２１には、装置毎に開発されるベース基板３０に実装される複数のメーカのセンサ回路３２及びモータ回路３３を制御するための複数の機能ロジックが実装される。ＣＰＵ１１は、どのメーカのセンサ回路３２及び／又はモータ回路３３が実装されたかを自動判定する。ＣＰＵ１１が、ＦＰＧＡ１２及びＦＰＧＡ２１に判定結果を通知することにより、ＦＰＧＡ１２及びＦＰＧＡ２１に実装された複数の機能ロジックのうち１つが選択される。なお、どのメーカのセンサ回路３２及び／又はモータ回路３３が実装されたかの自動判定は、ＦＰＧＡ１２及びＦＰＧＡ２１に自動判定を行う機能ロジックを実装し、該機能ロジックにより実行してもよい。

【0026】

このように、実施形態に係る汎用制御基板は、コアモジュール１０及び拡張モジュール２０を有する。コアモジュール１０のＣＰＵ１１は、複数の製品間で共通に使用するユーザインターフェースなどを制御するプログラムと、あらかじめ想定される複数の製品の制御に必要な累積仕様を実現するプログラムを実行できる。コアモジュール１０に実装されるＦＰＧＡ１２と、拡張モジュール２０に実装されるＦＰＧＡ２１には、装置毎に開発されるベース基板３０に実装される複数のメーカのセンサ回路３２及びモータ回路３３を制御する複数の機能ロジックが実装される。ＣＰＵ１１が、どのメーカのセンサ回路３２及び／又はモータ回路３３が実装されたかを自動判定して、ＦＰＧＡ１２及びＦＰＧＡ２１に判定結果を通知することにより、ＦＰＧＡ１２及びＦＰＧＡ２１に実装された複数の機能ロジックのうち１つが選択される。したがって、汎用制御基板を利用すれば、製品固有のプリント基板に実装された部品が代替部品に変更になった場合でも、効率良く製品を製造できる。

【0027】

汎用制御基板は、複数の装置で共通に使用することができる。このため、汎用制御基板の在庫を多く持つことで、汎用制御基板に実装されるＣＰＵ１１、ＦＰＧＡ１２及びＦＰＧＡ２１の入手が困難になっても、製品の製造に与える影響を抑制できる。

【0028】

＜有価媒体処理装置の概要＞
ベース基板３０が実装される装置の一例として、有価媒体処理装置４０の概要について説明する。図２は、図１に示したベース基板３０が実装される有価媒体処理装置４０の外観の斜視図及び構成の概略図である。

【0029】

以下の説明で用いる方向（前後左右上下）は、水平面に設置された有価媒体処理装置４０を正面から見た場合の方向に対応している。有価媒体処理装置４０の前側は、後述する入金部５１の入金口５１ａ及び出金部５２の出金口５２ａが形成される側である。有価媒体処理装置４０の後側は、入金部５１の入金口５１ａ及び出金部５２の出金口５２ａが形成される側の逆側である。

【0030】

有価媒体処理装置４０は、処理部４１と、金庫部４２とを備える、処理部４１は、金庫部４２の上側に設けられる。

【0031】

処理部４１は、処理筐体４１ａと、処理可動部４１ｂとを有する。処理筐体４１ａは、前後方向に延びて前側に開口する直方体型の箱状に形成される。処理筐体４１ａは、処理可動部４１ｂを収納する。処理可動部４１ｂは、処理筐体４１ａから前側に引き出し可能である。処理可動部４１ｂは、入金部５１と、出金部５２と、識別部５３と、処理側搬送部６０とを有する。

【0032】

入金部５１は、紙幣が投入される投入部である。入金部５１は、処理可動部４１ｂの前部に設けられる。入金部５１は、上向きに開口する入金口５１ａを有する。操作者は、入金口５１ａを通じて入金部５１に紙幣を手で投入する。入金部５１は、複数枚の紙幣を重ねた状態で保持できる。入金部５１には、入金部５１に投入された紙幣を一枚ずつ処理側搬送部６０に繰り出す繰出機構が設けられる。

【0033】

出金部５２は、紙幣が投出される投出部である。出金部５２は、処理可動部４１ｂの前部において入金部５１の前側に設けられる。出金部５２は、複数枚の紙幣を重ねた状態で保持できる。操作者は、出金部５２に集積されている紙幣を、出金口５２ａを通じて手で取り出すことができる。出金部５２に、出金口５２ａを開閉するシャッタが設けられてもよい。

【0034】

識別部５３は、紙幣を識別する。識別部５３は、処理側搬送部６０に設けられ、処理側搬送部６０により搬送される紙幣に対して識別処理を行う。識別処理では、識別部５３は、紙幣の金種を識別する。識別部５３が、正損、新旧、真偽、搬送状態、紙幣に付された記番号などを識別してもよい。例えば、ベース基板３０は、識別部５３によって使用される。

【0035】

処理側搬送部６０は、処理部４１内において紙幣を搬送する。処理側搬送部６０は、複数枚の紙幣が搬送方向に間隔をおいて連続するように、紙幣を搬送する。処理側搬送部６０は、紙幣の長辺の縁が搬送方向前側となるように紙幣を搬送する。処理側搬送部６０が、紙幣の短辺の縁が搬送方向前側となるように紙幣を搬送してもよい。

【0036】

処理側搬送部６０は、搬送路を有する。搬送路は、例えば搬送ローラ及び搬送ベルトなどの紙幣を搬送するための搬送機構、搬送される紙幣を案内するガイド部材、分岐爪などの紙幣の搬送方向を切り換えるための分岐機構などにより構成される。処理側搬送部６０は、モータやギアなどの駆動機構を有する。駆動機構は、搬送路の搬送機構及び分岐機構を駆動する。処理側搬送部６０の搬送路は、入金部５１、出金部５２及び後述する金庫側搬送部９０に接続されている。

【0037】

金庫部４２は、金庫筐体４２ａと金庫可動部４２ｂとを有する。金庫筐体４２ａは、前後方向に延びる直方体型の箱状に形成される。金庫筐体４２ａの前端部には、開閉可能な扉１３０が設けられる。扉１３０は、施錠可能である。例えば、扉１３０には、電子錠が設けられる。金庫筐体４２ａは、金庫可動部４２ｂを収納する。金庫筐体４２ａの防護レベルは、処理筐体４１ａの防護レベルより高い。具体的には、金庫筐体４２ａは、所定以上の厚みを有する金属板で構成される。金庫可動部４２ｂは、前側に引き出し可能である。金庫筐体４２ａの扉１３０を開くと、操作者は、金庫筐体４２ａから金庫可動部４２ｂを前側に引き出すことができる。

【0038】

金庫可動部４２ｂは、複数の収納装置７１と、金庫側搬送部９０とを有する。複数の収納装置７１の各々は、紙幣を収納する。複数の収納装置７１の各々は、収納している紙幣を繰り出す。

【0039】

金庫側搬送部９０は、金庫部４２内において紙幣を搬送する。金庫側搬送部９０は、複数枚の紙幣が搬送方向に間隔をおいて連続するように紙幣を搬送する。金庫側搬送部９０は、紙幣の長辺の縁が搬送方向前側となるように紙幣を搬送する。金庫側搬送部９０が、紙幣の短辺の縁が搬送方向前側となるように紙幣を搬送してもよい。

【0040】

金庫側搬送部９０は、搬送路を有する。搬送路は、例えば、搬送ローラ及び搬送ベルトなどの紙幣を搬送するための搬送機構、搬送する紙幣を案内するガイド部材、分岐爪などの紙幣の搬送方向を切り換えるための分岐機構などにより構成される。金庫側搬送部９０は、モータやギアなどの駆動機構を有する。駆動機構は、搬送路の搬送機構及び分岐機構を駆動する。

【0041】

金庫側搬送部９０の搬送路は、金庫筐体４２ａの上壁部に設けられた貫通路を介して処理側搬送部６０と接続される。また、金庫側搬送部９０の搬送路は、複数の収納装置７１に接続される。

【0042】

上述した構成を有する有価媒体処理装置４０は、紙幣の入金処理及び出金処理を含む各種紙幣処理を実行することができるが、各紙幣処理の内容及び各紙幣処理時の各部の動作は従来知られているため説明は省略する。

【0043】

次に、汎用制御基板及びベース基板３０の有価媒体処理装置４０への実装形態の概要について説明する。以下、図１に示した汎用制御基板及びベース基板３０の概要と同様の部位については、同一の符号を付すこととして、その詳細な説明を省略する。

【0044】

図３は、有価媒体処理装置４０への汎用制御基板及びベース基板３０の実装形態概要を示す図である。図１では、コアモジュール１０及び拡張モジュール２０をベース基板３０上に設ける例を示したが、図３に示すように、コアモジュール１０が、ベース基板３０から離間して、ベース基板３０とは別に設けられる態様であってもよい。

【0045】

図３に示すように、有価媒体処理装置４０は、汎用制御基板のコアモジュール１０と、装置毎に開発されるベース基板３０と、メカ機構Ｍとを実装する。コアモジュール１０は、プリント基板上に設けられた、ＣＰＵ１１と、ＦＰＧＡ１２と、シリアルＩ／Ｏ信号を伝送するコネクタ１５とを有する。

【0046】

コアモジュール１０のＣＰＵ１１とＦＰＧＡ１２とは、プリント基板上に形成された配線を介して、ＣＰＵ１１の外部バスインターフェースを用いて接続されている。ＣＰＵ１１の外部バスインターフェースはパラレルＩ／Ｏ信号を伝送する。ＦＰＧＡ１２は、プリント基板上に形成された配線を介してコネクタ１５と接続されている。ＦＰＧＡ１２は、シリアルＩ／Ｏインターフェースを用いてコネクタ１５と接続される。コアモジュール１０には、センサ回路３２及びモータ回路３３と接続するためのコネクタも存在する。

【0047】

ベース基板３０は、拡張モジュール２０と、通信回路３１と、複数のセンサ回路３２と、複数のモータ回路３３と、複数のコネクタ３４ａ、３４ｂ、３５とを有する。拡張モジュール２０とコネクタ３５とは、ベース基板３０に形成された配線を介して、シリアルＩ／Ｏインターフェースを用いて接続されている。拡張モジュール２０と、通信回路３１、複数のセンサ回路３２及び複数のモータ回路３３とは、ベース基板３０に形成された配線を介して、パラレルＩ／Ｏインターフェースを用いて接続される。コアモジュール１０とベース基板３０とは、コネクタ１５と、接続ケーブル１３と、コネクタ３５とを介して、シリアルＩ／Ｏインターフェースを用いて接続される。

【0048】

複数のセンサ回路３２とコネクタ３４とは、ベース基板３０に形成された配線を介して、パラレルＩ／Ｏインターフェースを用いて接続される。図３に示す例では、センサ回路３２は、２つのコネクタ３４ａと接続されている。複数のモータ回路３３とコネクタ３４とは、ベース基板３０に形成された配線を介して、パラレルＩ／Ｏインターフェースを用いて接続される。図３に示す例では、モータ回路３３は、２つのコネクタ３４ｂと接続されている。

【0049】

メカ機構Ｍは、複数のセンサ２００と複数のモータ２０１とを含む。複数のセンサ２００には、有価媒体処理装置４０の識別部５３において紙幣を識別するためのデータを取得するラインセンサや磁気センサや画像センサなどが含まれる。センサ２００とベース基板３０のコネクタ３４とは、接続ケーブル３６を介して、パラレルＩ／Ｏインターフェースを用いて接続される。図３に示す例では、センサ２００は、コネクタ３４ａと接続されている。

【0050】

複数のモータ２０１には、有価媒体処理装置４０の処理側搬送部６０及び金庫側搬送部９０の搬送路の搬送機構及び分岐機構を駆動するモータが含まれる。モータ２０１とベース基板３０のコネクタ３４とは、接続ケーブル３６を介して接続される。図３に示す例では、モータ２０１は、コネクタ３４ｂと接続されている。

【0051】

次に、コアモジュール１０の別の構成例について説明する。図４は、コアモジュール１０の別の構成例を示す図である。図３で説明したコアモジュール１０と同一の部位については、同一の符号を付すこととして、その詳細な説明を省略する。図４に示すコアモジュール１０は、ＣＰＵ１１と、ＦＰＧＡ１２と、コネクタ１４ａ、１４ｂ（以下、「コネクタ１４」と総称する場合がある）と、コネクタ１５とを有する。

【0052】

図４に示すコアモジュール１０は、ベース基板３０に設けられたセンサ回路３２及びモータ回路３３と直接接続することができるコネクタ１４ａ及びコネクタ１４ｂを実装している。これにより、センサ回路３２やモータ回路３３をコネクタ１４に接続して、コアモジュール１０単体で使用することも可能となっている。ＦＰＧＡ１２と、コネクタ１４ａ及び１４ｂとは、コアモジュール１０に形成された配線を介して、パラレルＩ／Ｏインターフェースを用いて接続される。ＦＰＧＡ１２は、拡張モジュール２０と接続をするために、コアモジュール１０に形成された配線を介してコネクタ１５とシリアルＩ／Ｏインターフェースを用いて接続する。

【0053】

次に、コアモジュール１０のＣＰＵ１１に実装されるプログラムの構成例、及び、コアモジュール１０のＦＰＧＡ１２と拡張モジュール２０のＦＰＧＡ２１の機能ロジックの構成例について説明する。図５は、コアモジュール１０に実装されるプログラムの構成例と、ＦＰＧＡ１２、２１の機能実装の構成例とを示す図である。

【0054】

図５（ａ）に示すように、コアモジュール１０のＣＰＵ１１を動作させるためのプログラムには、Ａｐｐｌｉｃａｔｉｏｎプログラム１１０と、Ｂｏａｒｄ Ｓｕｐｐｏｔ Ｐａｋａｇｅ（ＢＳＰ）プログラム１１１とが含まれる。Ａｐｐｌｉｃａｔｉｏｎプログラム１１０は、製品毎に異なるプログラムである。例えば、製品のユーザインターフェースなどに係わるプログラムがＡｐｐｌｉｃａｔｉｏｎプログラムに含まれる。Ｂｏａｒｄ Ｓｕｐｐｏｔ Ｐａｋａｇｅプログラム１１１は、製品毎に共通に使用されるプログラムである。例えば、複数種類の有価媒体処理装置４０で共通に行われる紙幣の識別処理や、処理側搬送部６０及び金庫側搬送部９０の搬送状態の監視などの処理に関するプログラムが、Ｂｏａｒｄ Ｓｕｐｐｏｔ Ｐａｋａｇｅプログラム１１１に含まれる。

【0055】

コアモジュール１０に実装されるＦＰＧＡ１２、及び拡張モジュール２０に実装されるＦＰＧＡ２１には、ベース基板３０に実装されるセンサ回路３２及びモータ回路３３の制御を行う機能ロジックが実装される。以下、モータ回路３３の制御を行う機能ロジックを例に説明する。

【0056】

例えば、メカ機構Ｍに使用されるモータ２０１として、Ａ社、Ｂ社、Ｃ社の３社のモータ２０１のいずれかを使用することが分かっているものとする。この場合、図５（ｂ）に示すように、あらかじめＦＰＧＡ１２に、Ａ社のモータ２０１の制御を行う機能ロジック１００と、Ｂ社のモータ２０１の制御を行う機能ロジック１０１と、Ｃ社のモータ２０１の制御を行う機能ロジック１０２とを実装する。

【0057】

コアモジュール１０のＣＰＵ１１は、ベース基板３０にＡ～Ｃ社のうちどの会社のモータ回路３３が実装されたかを判定する。ＣＰＵ１１は、ＦＰＧＡ１２に実装されたセレクタ１０３に、選択信号線１０４を介して、判定結果に基づく選択信号を送信する。ＣＰＵ１１が、どの会社のモータ回路３３が実装されたかを判定できるように、モータ回路３３がどの会社のモータ２０１に対応した回路であるかを識別するための識別機構をベース基板３０に実装する。

【0058】

具体的には、ベース基板３０に、例えば、２ビットのＤＩＰ（Ｄｕａｌ Ｉｎ－ｌｉｎｅ Ｐａｃｋａｇｅ）スイッチを実装し、ＤＩＰスイッチの設定が「００」の場合は、Ａ社のモータ回路、ＤＩＰスイッチの設定が「０１」の場合は、Ｂ社のモータ回路、ＤＩＰスイッチの設定が「１０」の場合は、Ｃ社のモータ回路とする。ＣＵＰ１１は、電源投入された場合に、このＤＩＰスイッチの設定を読み込み、ＦＰＧＡ１２に実装されたセレクタ１０３に選択信号線１０４を介して選択信号を送信する。なお、ここでは、ＤＩＰスイッチを使用した場合について説明したが、モータ回路３３にあらかじめ識別信号を送る回路を実装しておいてもよい。

【0059】

ＦＰＧＡ１２は、セレクタ１０３で選択された機能ロジックの信号をコネクタ１４ａに送る。例えば、ＦＰＧＡ１２は、セレクタ１０３で機能ロジック１００が選択された場合には、機能ロジック１００の制御信号をコネクタ１４ａに送る。なお、拡張モジュール２０のＦＰＧＡ２１にも、同様の機能が実装されることになる。

【0060】

次に、拡張モジュール２０の構成例について説明する。図６は、拡張モジュール２０の構成例を示す図である。図６に示すように、拡張モジュール２０は、ＦＰＧＡ２１と、コネクタ２２ａ、２２ｂ、２２ｃ、２２ｄ（以下、「コネクタ２２」と総称する場合がある）と、コネクタ２３ａ、２３ｂとを有する。ＦＰＧＡ２１とコネクタ２２とは、プリント基板に形成された配線を介して、パラレルＩ／Ｏインターフェースを用いて接続される。

【0061】

ＦＰＧＡ２１と、コアモジュール１０とを接続するためのコネクタ２３ａとは、プリント基板に形成された配線を介して、シリアルＩ／Ｏインターフェースを用いて接続される。ＦＰＧＡ２１と、別の拡張モジュール２０とを接続するためのコネクタ２３ｂとは、プリント基板に形成された配線を介して、シリアルＩ／Ｏインターフェースを用いて接続される。

【0062】

なお、上述したＣＰＵ１１を動作させるためのプログラムと、ＦＰＧＡ１２及びＦＰＧＡ２１の機能ロジックとは、外部装置から変更可能で、変更に係るアクセス制御を実行することも可能となっている。具体的には、例えば、コアモジュール１０のＣＰＵ１１を動作させるためのプログラムは、有価媒体処理装置４０の製造会社が利用する第１の管理装置のみから変更可能に制御される。一方、コアモジュール１０に実装されるＦＰＧＡ１２及び拡張モジュール２０に実装されるＦＰＧＡ２１の機能ロジックは、製造会社が利用する第１の管理装置に加えて、製造会社以外の会社が利用する第２の管理装置から変更可能に制御してもよい。

【0063】

例えば、第１の管理装置及び第２の管理装置のＩＰアドレス及び／又はＭＡＣアドレスに基づいて、アクセス制御を実行すればよい。

【0064】

図３では、コアモジュール１０及び拡張モジュール２０の両方を利用する例を示したが、コアモジュール１０のみが利用される態様であってもよい。以下、コアモジュール１０のみを利用する有価媒体処理装置４０の実装例を説明する。なお、図３に示した有価媒体処理装置４０への実装形態と同様の部位については、同一の符号を付すこととして、その詳細な説明を省略する。図７は、コアモジュール１０のみを利用するベース基板３０の実装形態を示す図である。

【0065】

図７に示すように、有価媒体処理装置４０のメカ機構Ｍは、コアモジュール１０が実装されたベース基板３０と、複数のセンサ２００と、複数のモータ２０１とを有する。ベース基板３０には、拡張モジュール２０が含まれず、コアモジュール１０のみが実装されている。

【0066】

コアモジュール１０は、コネクタ１４ａ、コネクタ１４ｂ及びコネクタ１５を利用して、ベース基板３０に実装されている。ＦＰＧＡ１２と、通信回路３１、複数のセンサ回路３２及び複数のモータ回路３３とは、コネクタ１４ａ及びコネクタ１４ｂと、ベース基板３０に形成された配線とを介して、パラレルＩ／Ｏインターフェースを用いて接続される。

【0067】

センサ２００からの信号が、接続ケーブル３６及びコネクタ３４ａと、センサ回路３２と、コネクタ１４ａ又はコネクタ１４ｂと、ＦＰＧＡ１２とを介して、コアモジュール１０のＣＰＵ１１に伝送される。ＣＰＵ１１は、伝送された信号を利用して、紙幣の識別処理を実行する。また、ＣＰＵ１１は、ＦＰＧＡ１２と、コネクタ１４ａ又はコネクタ１４ｂと、モータ回路３３と、コネクタ３４ｂ及び接続ケーブル３６とを介して、モータ２０１の制御を行う。

【0068】

次に、より多くのセンサ２００及びモータ２０１を制御する有価媒体処理装置４０に汎用制御基板を実装する場合の例について説明する。なお、図７に示した有価媒体処理装置４０への実装例と同様の部位については、同一の符号を付すこととして、その詳細な説明を省略する。図８は、コアモジュール１０及び拡張モジュール２０の実装形態を示す図である。

【0069】

図８に示す有価媒体処理装置４０は、３つのメカ機構Ｍ１～Ｍ３を有する。第１のメカ機構Ｍ１は、コアモジュール１０及び拡張モジュール２０が実装されたベース基板３０ａと、複数のセンサ２００と、複数のモータ２０１を有する。第２のメカ機構Ｍ２と、第３のメカ機構Ｍ３とは、それぞれ複数のセンサ２００及び複数のモータ２０１を有する。

【0070】

ベース基板３０ａは、コアモジュール１０と、拡張モジュール２０と、通信回路３１と、複数のセンサ回路３２と、複数のモータ回路３３と、コネクタ３４ｃ、３４ｄ、３４ｅ、３４ｆ、３４ｇ、３４ｈとを有する。コアモジュール１０と拡張モジュール２０とは、コネクタ１５と、コネクタ２３ａと、ベース基板３０ａに形成された配線とを介して、シリアルＩ／Ｏインターフェースを用いて接続される。

【0071】

コアモジュール１０と、複数のセンサ回路３２の一部とが、コネクタ１４と、ベース基板３０ａに形成された配線とを介して、パラレルＩ／Ｏインターフェースを用いて接続される。コアモジュール１０と、複数のモータ回路３３に一部とが、コネクタ１４と、ベース基板３０ａに形成された配線とを介して、パラレルＩ／Ｏインターフェースを用いて接続される。

【0072】

拡張モジュール２０と、複数のセンサ回路３２の一部とが、コネクタ２２と、ベース基板３０ａに形成された配線とを介して、パラレルＩ／Ｏインターフェースを用いて接続される。拡張モジュール２０と、複数のモータ回路３３の一部とが、コネクタ２２ｂｂと、ベース基板３０ａに形成された配線とを介して、パラレルＩ／Ｏインターフェースを用いて接続される。

【0073】

複数のセンサ回路３２は、それぞれ対応するセンサ２００に応じて、コネクタ３４ｃ、コネクタ３４ｅ又はコネクタ３４ｇと、パラレルＩ／Ｏインターフェースを用いて接続される。複数のモータ回路３３は、それぞれ対応するモータ２０１に応じて、コネクタ３４ｄ、コネクタ３４ｆ又はコネクタ３４ｈと、パラレルＩ／Ｏインターフェースを用いて接続される。

【0074】

ベース基板３０ａと複数のセンサ２００とは、コネクタ３４ｃ及び接続ケーブル３６を介して、パラレルＩ／Ｏインターフェースを用いて接続される。ベース基板３０ａと複数のモータ２０１とは、コネクタ３４ｄ及び接続ケーブル３６を介して、パラレルＩ／Ｏインターフェースを用いて接続される。

【0075】

ベース基板３０ａと、第２のメカ機構Ｍ２の複数のセンサ２００とは、コネクタ３４ｅ及び接続ケーブル３６を介して、パラレルＩ／Ｏインターフェースを用いて接続される。ベース基板３０ａと、第２のメカ機構Ｍ２の複数のモータ２０１とは、コネクタ３４ｆ及び接続ケーブル３６を介して、シリアルＩ／Ｏインターフェースを用いて接続される。

【0076】

ベース基板３０ａと、第３のメカ機構Ｍ３の複数のセンサ２００とは、コネクタ３４ｇ及び接続ケーブル３６を介して、パラレルＩ／Ｏインターフェースを用いて接続される。ベース基板３０ａと、第３のメカ機構Ｍ３の複数のモータ２０１とは、コネクタ３４ｈ及び接続ケーブル３６を介して、パラレルＩ／Ｏインターフェースを用いて接続される。

【0077】

図８に示す例では、第１のメカ機構Ｍ１の複数のセンサ２００からの信号は、接続ケーブル３６、コネクタ３４ｃ、センサ回路３２、コネクタ１４及びＦＰＧＡ１２を介して、ＣＰＵ１１に伝送される。

【0078】

第２のメカ機構Ｍ２の複数のセンサ２００からの信号は、接続ケーブル３６、コネクタ３４ｅ、センサ回路３２、コネクタ１４、ＦＰＧＡ１２を介して、ＣＰＵ１１に伝送される。第３のメカ機構Ｍ３の複数のセンサ２００からの信号は、接続ケーブル３６、コネクタ３４ｇ、センサ回路３２、コネクタ２２、ＦＰＧＡ２１、コネクタ２３ａ、コネクタ１５、ＦＰＧＡ１２を介して、ＣＰＵ１１に伝送される。これにより、コアモジュール１０のＣＰＵ１１は、紙幣の識別処理を行うことができる。

【0079】

第１のメカ機構Ｍ１の複数のモータ２０１への制御信号は、ＣＰＵ１１からＦＰＧＡ１２、コネクタ１４、モータ回路３３、コネクタ３４ｄ、接続ケーブル３６を介してモータ２０１に伝送される。第２のメカ機構Ｍ２の複数のモータ２０１への制御信号は、ＣＰＵ１１からＦＰＧＡ１２、コネクタ１４、モータ回路３３、コネクタ３４ｆ、接続ケーブル３６を介してモータ２０１に伝送される。また、第３のメカ機構Ｍ３の複数のモータ２０１への制御信号は、ＣＰＵ１１からＦＰＧＡ１２、コネクタ１５，コネクタ２３ａ、ＦＰＧＡ２１、コネクタ２２、モータ回路３３、コネクタ３４ｈ、接続ケーブル３６を介して、モータ２０１に伝送される。これにより、コアモジュール１０のＣＰＵ１１は、第１のメカ機構Ｍ１、第２のメカ機構Ｍ２及び第３のメカ機構Ｍ３の複数のモータ２０１を制御することができる。

【0080】

上述した例では１枚のベース基板３０を利用する例を示したが、複数のベース基板３０が利用される態様であってもよい。以下、有価媒体処理装置４０に、２枚のベース基板３０、３０ｂと、４つのメカ機構Ｍ１１～Ｍ１４とを実装する場合を例に説明する。なお、図７及び図８に示した有価媒体処理装置４０への実装形態と同様の部位については、同一の符号を付すこととして、その詳細な説明を省略する。図９は、コアモジュール１０及び拡張モジュール２０の別の実装形態を示す図である。

【0081】

図９に示す有価媒体処理装置４０は、４つのメカ機構Ｍ１１～Ｍ１４を有する。第１のメカ機構Ｍ１１は、コアモジュール１０が実装されたベース基板３０ｃと、複数のセンサ２００と、複数のモータ２０１とを有する。第２のメカ機構Ｍ１２は、第１の拡張モジュール２０ａ及び第２の拡張モジュール２０ｂが実装されたベース基板３０ｄと、複数のセンサ２００と、複数のモータ２０１とを有する。第３のメカ機構Ｍ１３は、複数のセンサ２００と、複数のモータ２０１とを有する。第４のメカ機構Ｍ１４は、複数のセンサ２００と、複数のモータ２０１とを有する。

【0082】

第１のメカ機構Ｍ１１のベース基板３０ｃは、ＣＰＵ１１の制御信号を別のベース基板に伝送するために、図７で説明したベース基板３０にコネクタ３５ａを追加した構成を有する。コアモジュール１０とコネクタ３５ａとが、コネクタ１５と、ベース基板３０ｃに形成された配線とを介して、シリアルＩ／Ｏインターフェースを用いて接続される。ベース基板３０ｃと、ベース基板３０ｄとは、ベース基板３０ｃに実装されたコネクタ３５ａと、ベース基板３０ｄに実装されたコネクタ３５ｂとを介して、シリアルＩ／Ｏインターフェースを用いて接続される。これにより、ベース基板３０ｃと、ベース基板３０ｄとの間で、ＣＰＵ１１から送信される制御信号及びＣＰＵ１１に送信される複数のセンサ２００からの取得データの相互の伝送が可能となる。

【0083】

第２のメカ機構Ｍ１２のベース基板３０ｄは、第１の拡張モジュール２０ａと、第２の拡張モジュール２０ｂと、通信回路３１と、複数のセンサ回路３２と、複数のモータ回路３３と、コネクタ３４ｃ、３４ｄ、３４ｅ、３４ｆ、３４ｇ、３４ｈと、コネクタ３５ｂとを有する。

【0084】

第１の拡張モジュール２０ａは、複数のコネクタ２２と、コネクタ２３ａと、コネクタ２３ｂとを利用してベース基板３０ｄに実装される。第１の拡張モジュール２０ａとコネクタ３５ｂとが、コネクタ２３ａ及びベース基板３０ｄに形成された配線を介して、シリアルＩ／Ｏインターフェースを用いて接続される。第１の拡張モジュール２０ａと第２の拡張モジュール２０とは、コネクタ２３ｂと、ベース基板３０ｄに形成された配線と、コネクタ２３ｃとを介して、シリアルＩ／Ｏインターフェースを用いて接続される。

【0085】

第１の拡張モジュール２０ａと、複数のセンサ回路３２の一部とは、コネクタ２２と、ベース基板３０ｄに形成された配線とを介して、パラレルＩ／Ｏインターフェースを用いて接続される。第１の拡張モジュール２０ａと、複数のモータ回路３３に一部とは、コネクタ２２と、ベース基板３０ｄに形成された配線とを介して、パラレルＩ／Ｏインターフェースを用いて接続される。

【0086】

第２の拡張モジュール２０ｂと、複数のセンサ回路３２の一部とは、コネクタ２２と、ベース基板３０ｄに形成された配線とを介して、パラレルＩ／Ｏインターフェースを用いて接続される。第２の拡張モジュール２０ｂと、複数のモータ回路３３の一部とは、コネクタ２２と、ベース基板３０ｄに形成された配線とを介して、パラレルＩ／Ｏインターフェースを用いて接続される。

【0087】

複数のセンサ回路３２は、それぞれ対応するセンサ２００に応じて、コネクタ３４ｃ、コネクタ３４ｅ又はコネクタ３４ｇと、パラレルＩ／Ｏインターフェースを用いて接続される。複数のモータ回路３３は、それぞれ対応するモータ２０１に応じて、コネクタ３４ｄ、コネクタ３４ｆ又はコネクタ３４ｈと、パラレルＩ／Ｏインターフェースを用いて接続される。

【0088】

ベース基板３０ｄと複数のセンサ２００とは、コネクタ３４ｃ及び接続ケーブル３６を介して、パラレルＩ／Ｏインターフェースを用いて接続される。ベース基板３０ａと複数のモータ２０１とは、コネクタ３４ｄ及び接続ケーブル３６を介して、パラレルＩ／Ｏインターフェースを用いて接続される。

【0089】

ベース基板３０ｄと、第３のメカ機構Ｍ１３の複数のセンサ２００とは、コネクタ３４ｅ及び接続ケーブル３６を介して、パラレルＩ／Ｏインターフェースを用いて接続される。ベース基板３０ｄと、第３のメカ機構Ｍ１３の複数のモータ２０１とは、コネクタ３４ｆ及び接続ケーブル３６を介して、パラレルＩ／Ｏインターフェースを用いて接続される。

【0090】

ベース基板３０ｄと、第４のメカ機構Ｍ１４の複数のセンサ２００とは、コネクタ３４ｇ及び接続ケーブル３６を介して、パラレルＩ／Ｏインターフェースを用いて接続される。ベース基板３０ｄと、第４のメカ機構Ｍ１４の複数のモータ２０１とは、コネクタ３４ｈ及び接続ケーブル３６を介して、パラレルＩ／Ｏインターフェースを用いて接続される。

【0091】

図９に示す例では、複数のベース基板の間がシリアルＩ／Ｏインターフェースを用いて接続される。該シリアルＩ／Ｏインターフェースの信号を拡張モジュール２０に接続することにより、各ベース基板に接続されている複数のセンサ２００からの取得データをコアモジュール１０のＣＰＵ１１に伝送することが可能となる。これにより、コアモジュール１０のＣＰＵ１１は、紙幣の識別処理を行うことができる。

【0092】

また、複数のベース基板の間がシリアルＩ／Ｏインターフェースを用いて接続される。該シリアルＩ／Ｏインターフェースの信号を拡張モジュール２０に接続することにより、各ベース基板に接続されている複数のモータ２０１に、コアモジュール１０のＣＰＵ１１の制御信号を伝送することが可能となる。これにより、コアモジュール１０のＣＰＵ１１は、第１のメカ機構Ｍ１１、第２のメカ機構Ｍ１２、第３のメカ機構Ｍ１３及び第４のメカ機構Ｍ１４の複数のモータ２０１を制御することができる。

【0093】

なお、図９では２つのベース基板が接続される例を説明したが、ベース基板に１つ以上の拡張モジュール２０とコネクタを実装してシリアルＩ／Ｏインターフェースで接続することにより、３つ以上のベース基板が接続される態様であってもよい。

【0094】

セキュリティ上のリスクを回避するため、コアモジュール１０のＣＰＵ１１とＦＰＧＡ１２とのバスインターフェース、及び、コアモジュール１０と拡張モジュール２０とのシリアルＩ／Ｏインターフェースで、暗号化通信が行われる態様であってもよい。

【0095】

図１０は、有価媒体処理装置４０におけるセキュリティを担保した実装形態概要を説明するための図である。なお、図１０には、有価媒体処理装置４０の一部のみを図示すると共に、ベース基板の図示を省略して、コアモジュール２１０ａ、２１０ｂ及び拡張モジュール２２０ａ、２２０ｂのみを示している。

【0096】

図１０に示すように、コアモジュール２１０ａは、ＣＰＵ２１１と、ＦＰＧＡ２１２と、ＴＰＭ（Ｔｒｕｓｔｅｄ Ｐｌａｔｆｏｒｍ Ｍｏｄｕｌｅ）２１６とを有する。ＣＰＵ２１１は、ベース基板が実装される有価媒体処理装置４０の全体を制御する。ＦＰＧＡ２１２には、有価媒体処理装置４０で利用される複数のセンサ回路３２及び複数のモータ回路３３を制御する機能ロジックが実装される。ＦＰＧＡ２１２には、シリアルＩ／Ｏインターフェースを暗号化するため、暗号化ＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ）コアが実装される。暗号化ＩＰコアの種類は特に限定されない。例えば、ＡＥＳ（Ａｄｖａｎｃｅｄ Ｅｎｃｒｙｐｔｉｏｎ Ｓｔａｎｄａｒｄ）方式、ＳＨＡ２（Ｓｅｃｕｒｅ Ｈａｓｈ Ａｌｇｏｒｉｔｈｍ２）方式などＩＰコアを利用すればよい。ＴＰＭ２１６は、製造会社以外の第２の管理装置との通信の暗号化に使用する秘密鍵などを生成し、格納する。

【0097】

コアモジュール２１０ａは、ＣＰＵ２１１とＦＰＧＡ２１２との間のシステムバスで、ＴＰＭ２１６を用いた暗号化データを送受信する。コアモジュール２１０ａと拡張モジュール２２０ａとの間では、ＦＰＧＡ２１２及びＦＰＧＡ２２１に実装された暗号化ＩＰコアを用いた暗号化データで送受信が行われる。コアモジュール２１０ｂと拡張モジュール２２０ｂとの間でも同様に暗号化ＩＰコアを用いた暗号化データで送受信が行われる。

【0098】

有価媒体処理装置４０の処理部４１の内部に実装されたコアモジュール２１０ａと、金庫部４２の内部に実装されたコアモジュール２１０ｂとの間のインターフェースでも、ＴＭＰ２１６に基づいて生成された秘密鍵を用いた暗号化されたデータが送受信される。コアモジュール２１０ａは、装置外、例えば、製造会社以外の第２の管理装置との通信を行うことがあるが、このような外部との通信においても、ＴＰＭ２１６の機能に基づいて生成された秘密鍵を用いて暗号化されたデータが送受信される。

【0099】

このように、コアモジュール２１０ａにＴＰＭ２１６を実装し、ＴＰＭ２１６により暗号化に使用する秘密鍵などを生成、格納し、該秘密鍵を利用してコアモジュール２１０ａのＣＰＵ２１１と、コアモジュール２１０ｂのＣＰＵ２１１との間の通信を暗号化する。また、コアモジュール２１０ａに実装するＦＰＧＡ２１２と、拡張モジュール２２０ａに実装するＦＰＧＡ２２１とに暗号化ＩＰコアを実装して、ＦＰＧＡ２１２と、ＦＰＧＡ２２１との間の通信を暗号化する。これにより、モジュール間での通信及びモジュールと外部装置との通信を盗聴されないようにセキュリティを強化することができる。

【0100】

上述の例では、ベース基板３０に実装されているセンサ回路３２及びモータ回路３３が変更になった場合について説明したが、本開示は、使用されるＦＰＧＡが代替のＦＰＧＡに変更になった場合でも、製品の製造を継続できるようにすることもできる。

【0101】

例えば、図１を参照して、拡張モジュール２０に実装されるＦＰＧＡ２１として、Ａ社、Ｂ社、Ｃ社の３社のＦＰＧＡのいずれかを使用することが分かっているものとする。Ａ社、Ｂ社、Ｃ社のいずれのＦＰＧＡ２１にも、装置毎に開発されるベース基板３０に実装される複数のメーカのセンサ回路３２及びモータ回路３３を制御する複数の機能ロジックが実装される。なお、ＦＰＧＡに実装される複数の機能ロジックは、ＦＰＧＡのメーカにかかわらず共通に設計が可能なＲＴＬ（Register Transfer Level）設計を用いることにより、共通のプログラムとして設計が可能である。

【0102】

また、コアモジュール１０のＣＰＵ１１は、Ａ社、Ｂ社、Ｃ社のいずれのＦＰＧＡ２１も動作させるプログラムを備え、また、どの会社のＦＰＧＡが実装されたかを判定し、対応するプログラムを選択し、動作するように構成されている。こうすることで、Ａ社のＦＰＧＡが入手困難になっても、Ｂ社やＣ社のＦＰＧＡを拡張モジュール２０に実装することで製品の製造を継続できる。

【0103】

これと同様に、コアモジュール１０に実装されるＦＰＧＡ１２についても、予め想定された複数のメーカのいずれかのＦＰＧＡを使用することができる。こうすることで、Ａ社のＦＰＧＡが入手困難になっても、Ｂ社やＣ社のＦＰＧＡをコアモジュール１０に実装することで製品の製造を継続できる。

【0104】

上記の各実施形態で図示した各構成は機能概略的なものであり、必ずしも物理的に図示の構成をされていることを要しない。すなわち、各装置の分散・統合の形態は図示のものに限られず、その全部又は一部を各種の負荷や使用状況などに応じて、任意の単位で機能的又は物理的に分散・統合して構成することができる。

【産業上の利用可能性】

【0105】

本開示に係る汎用制御基板は、製品固有のプリント基板に実装された部品が代替部品に変更になった場合でも効率良く製品を製造する場合に適している。

【符号の説明】

【0106】

１０ コアモジュール
１１ ＣＰＵ
１２ ＦＰＧＡ
１３ 接続ケーブル
１４、１４ａ、１４ｂ コネクタ
１５ コネクタ
２０、２０ａ、２０ｂ 拡張モジュール
２１ ＦＰＧＡ
２２、２２ａ、２２ｂ、２２ｃ、２２ｄ コネクタ
２３ａ、２３ｂ、２３ｃ、２３ｄ コネクタ
３０、３０ａ、３０ｂ、３０ｃ、３０ｄ ベース基板
３１ 通信回路
３２ センサ回路
３３ モータ回路
３４ａ、３４ｂ、３４ｃ、３４ｄ、３４ｅ、３４ｆ、３４ｇ、３４ｈ コネクタ
３５、３５ａ、３５ｂ コネクタ
３６ 接続ケーブル
４０ 有価媒体処理装置
４１ 処理部
４１ａ 処理筐体
４１ｂ 処理可動部
４２ 金庫部
４２ａ 金庫筐体
４２ｂ 金庫可動部
５１ 入金部
５１ａ 入金口
５２ 出金部
５２ａ 出金口
５３ 識別部
６０ 処理側搬送部
７１ 収納装置
９０ 金庫側搬送部
１００、１０１、１０２ 機能ロジック
１０３ セレクタ
１０４ 選択信号線
１１０ プログラム
１１１ プログラム
１３０ 扉
２００ センサ
２０１ モータ
２１０ａ、２１０ｂ コアモジュール
２１１ ＣＰＵ
２１２ ＦＰＧＡ
２２０ａ、２２０ｂ 拡張モジュール
２２１ ＦＰＧＡ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】