特開 2024-179934 静電モータ駆動回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024179934

(43)【公開日】2024-12-26

(54)【発明の名称】静電モータ駆動回路

(51)【国際特許分類】

   H02M 7/48 20070101AFI20241219BHJP

   H02N 1/00 20060101ALI20241219BHJP

【ＦＩ】

H02M7/48 A

H02N1/00

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023099276

(22)【出願日】2023-06-16

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(71)【出願人】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(71)【出願人】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(74)【代理人】

【識別番号】110000567

【氏名又は名称】弁理士法人サトー

(72)【発明者】

【氏名】倉田 和慶

(72)【発明者】

【氏名】仁野 新一

【テーマコード（参考）】

5H770

【Ｆターム（参考）】

5H770BA01

5H770DA01

5H770DA17

5H770DA41

(57)【要約】

【課題】回路構成の大型化を招くことなく高出力化を実現する。
【解決手段】電圧印加回路３は、スイッチング素子Ｑ１、Ｑ２を含むハーフブリッジ回路１２と、一方の端子がハーフブリッジ回路１２に接続されるとともに他方の端子がステータ電極５に接続されるインダクタＬ１と、スイッチング素子Ｑ３、Ｑ４を含むハーフブリッジ回路１３と、一方の端子がハーフブリッジ回路１３に接続されるとともに他方の端子がステータ電極５に接続されるインダクタＬ２と、を備える。電圧印加回路３は、スイッチング素子Ｑ１、Ｑ２およびＱ３、Ｑ４を相補的にオンオフすることで生じるインダクタＬ１、Ｌ２のそれぞれとステータ電極５を一方の電極として形成された電極容量６との共振を利用して電源電圧ＶＤＤよりも高い振幅を有する電圧である出力電圧をインダクタＬ１、Ｌ２の各他方の端子から出力し、その出力電圧を用いて正の固定電圧、負の固定電圧、Ａ相電圧およびＢ相電圧を生成する。
【選択図】図１

【特許請求の範囲】

【請求項1】

回転子に設けられた電極（４）と固定子に設けられた電極（５）との間に生じる静電気力により回転力を得るように構成された静電モータ（２）を駆動する静電モータ駆動回路であって、
前記回転子に設けられた電極および前記固定子に設けられた電極のうち一方を第１電極とするとともに他方を第２電極とし、回路の基準電位となるグランド（１０）を境に高電位側の電圧を正の電圧とするとともに低電位側の電圧を負の電圧とすると、
前記第１電極に対して正の固定電圧および負の固定電圧を印加するとともに、前記第２電極に対して前記静電モータの回転位置に応じて正負が切り替えられる第１相電圧および前記第１相電圧とは逆相の第２相電圧を印加する電圧印加回路（３、４１）を備え、
前記電圧印加回路は、
電源電圧が与えられる電源線（９）と前記グランドとの間に直列接続された２つのスイッチング素子（Ｑ１、Ｑ２、Ｑ２１、Ｑ２２、Ｑ３１、Ｑ３２）を含む第１ハーフブリッジ回路（１２、２１、３１）と、
一方の端子が前記第１ハーフブリッジ回路に接続されるとともに他方の端子が前記第２電極に接続される第１インダクタ（Ｌ１）と、
前記電源線と前記グランドとの間に直列接続された２つのスイッチング素子（Ｑ３、Ｑ４）を含む第２ハーフブリッジ回路（１３）と、
一方の端子が前記第２ハーフブリッジ回路に接続されるとともに他方の端子が前記第２電極に接続される第２インダクタ（Ｌ２）と、
を備え、
前記２つのスイッチング素子を相補的にオンオフすることで生じる前記第１インダクタおよび前記第２インダクタのそれぞれと前記第２電極を一方の電極として形成された電極容量（６）との共振を利用して前記電源電圧よりも高い振幅を有する電圧である出力電圧を前記第１インダクタおよび前記第２インダクタの各他方の端子から出力し、
前記出力電圧を用いて前記正の固定電圧、前記負の固定電圧、前記第１相電圧および前記第２相電圧を生成する静電モータ駆動回路。

【請求項2】

前記第１ハーフブリッジ回路および前記第２ハーフブリッジ回路は、前記２つのスイッチング素子に流れる電流の逆流を防止する逆流防止部（Ｄ５、Ｄ６、Ｄ７、Ｄ８、Ｑ２１、Ｑ２２、Ｑ３１、Ｑ３２）を備えている請求項１に記載の静電モータ駆動回路。

【請求項3】

前記２つのスイッチング素子をオンする時間であるオン時間は、前記共振の半周期以上の時間に設定されている請求項１または２に記載の静電モータ駆動回路。

【請求項4】

前記電圧印加回路は、
前記第１インダクタおよび前記第２インダクタのうち一方または双方の他方の端子にアノードが接続される第１ダイオード（Ｄ１、Ｄ３）と、
前記第１インダクタおよび前記第２インダクタのうち一方または双方の他方の端子にカソードが接続される第２ダイオード（Ｄ２、Ｄ４）と、
を備え、
前記第１ダイオードのカソードの電圧を前記正の固定電圧として出力し、
前記第２ダイオードのアノードの電圧を前記負の固定電圧として出力し、
前記第１インダクタの他方の端子から出力される前記出力電圧を前記第１相電圧として出力し、
前記第２インダクタの他方の端子から出力される前記出力電圧を前記第２相電圧として出力する請求項１または２に記載の静電モータ駆動回路。

【請求項5】

前記電圧印加回路（４１）は、
一方の端子が前記第１ハーフブリッジ回路に接続されるとともに他方の端子が前記第２電極に接続される第３インダクタ（Ｌ３）と、
一方の端子が前記第２ハーフブリッジ回路に接続されるとともに他方の端子が前記第２電極に接続される第４インダクタ（Ｌ４）と、
を備え、
前記第１インダクタの一方の端子は、前記第１ハーフブリッジ回路に含まれる前記２つのスイッチング素子のうち上流側のスイッチング素子に接続され、
前記第３インダクタの一方の端子は、前記第１ハーフブリッジ回路に含まれる前記２つのスイッチング素子のうち下流側のスイッチング素子に接続され、
前記第２インダクタの一方の端子は、前記第２ハーフブリッジ回路に含まれる前記２つのスイッチング素子のうち上流側のスイッチング素子に接続され、
前記第４インダクタの一方の端子は、前記第２ハーフブリッジ回路に含まれる前記２つのスイッチング素子のうち下流側のスイッチング素子に接続される請求項１または２に記載の静電モータ駆動回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、静電モータを駆動する静電モータ駆動回路に関する。

【背景技術】

【0002】

静電モータは、回転子に設けられた電極であるロータ電極と固定子に設けられた電極であるステータ電極との間に生じる静電気力により回転力を得るように構成されたものである。このような静電モータを駆動する静電モータ駆動回路は、各電極のうち一方に固定電圧を印加するとともに、各電極のうち他方に回転位置に応じてレベルの高低が切り替えられるＡ相の電圧およびＡ相の電圧とは逆相のＢ相の電圧を印加するようになっている。特許文献１には、絶縁フライバックコンバータの回路構成が採用された静電モータ駆動回路が開示されている。なお、以下の説明では、特許文献１に開示された構成のことを従来技術と称することとする。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１３－４８５５７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

従来技術では、駆動回路の出力電圧、つまり静電モータに印加される電圧であるモータ印加電圧が正極だけであるため、高出力化を実現するためにはそれに応じた高い電圧が必要となる。また、従来技術では、このような高い電圧を印加するときに対地間電圧が高くなることから、絶縁設計が難しくなり、回路構成の大型化を招くおそれがある。

【0005】

本発明は上記事情に鑑みてなされたものであり、その目的は、回路構成の大型化を招くことなく高出力化を実現することができる静電モータ駆動回路を提供することにある。

【課題を解決するための手段】

【0006】

請求項１に記載の静電モータ駆動回路は、回転子に設けられた電極（４）と固定子に設けられた電極（５）との間に生じる静電気力により回転力を得るように構成された静電モータ（２）を駆動するものであり、電圧印加回路（３、４１）を備える。この場合、前記回転子に設けられた電極および前記固定子に設けられた電極のうち一方を第１電極とするとともに他方を第２電極とし、回路の基準電位となるグランド（１０）を境に高電位側の電圧を正の電圧とするとともに低電位側の電圧を負の電圧とする。前記電圧印加回路は、前記第１電極に対して正の固定電圧および負の固定電圧を印加するとともに、前記第２電極に対して前記静電モータの回転位置に応じて正負が切り替えられる第１相電圧および前記第１相電圧とは逆相の第２相電圧を印加する。

【0007】

前記電圧印加回路は、電源電圧が与えられる電源線（９）と前記グランドとの間に直列接続された２つのスイッチング素子（Ｑ１、Ｑ２、Ｑ２１、Ｑ２２、Ｑ３１、Ｑ３２）を含む第１ハーフブリッジ回路（１２、２１、３１）と、一方の端子が前記第１ハーフブリッジ回路に接続されるとともに他方の端子が前記第２電極に接続される第１インダクタ（Ｌ１）と、前記電源線と前記グランドとの間に直列接続された２つのスイッチング素子（Ｑ３、Ｑ４）を含む第２ハーフブリッジ回路（１３）と、一方の端子が前記第２ハーフブリッジ回路に接続されるとともに他方の端子が前記第２電極に接続される第２インダクタ（Ｌ２）と、を備える。

【0008】

前記電圧印加回路は、前記２つのスイッチング素子を相補的にオンオフすることで生じる前記第１インダクタおよび前記第２インダクタのそれぞれと前記第２電極を一方の電極として形成された電極容量（６）との共振を利用して前記電源電圧よりも高い振幅を有する電圧である出力電圧を前記第１インダクタおよび前記第２インダクタの各他方の端子から出力する。前記電圧印加回路は、前記出力電圧を用いて前記正の固定電圧、前記負の固定電圧、前記第１相電圧および前記第２相電圧を生成する。

【0009】

上記構成によれば、静電モータに特有の電極容量を利用し、その電極容量と第１インダクタおよび第２インダクタとのＬＣ共振により電源電圧よりも高い振幅を有する出力電圧を生成し、その出力電圧を用いて正の固定電圧、負の固定電圧、第１相電圧および第２相電圧を生成するようになっている。このようにすれば、静電モータの各電極に対して、正負の電圧を印加することができるようになるため、モータ印加電圧を増加させることが可能となり、その結果、電圧の２乗に比例して増加するトルクを向上させること、言い換えると高出力化を図ることができる。また、このようにすれば、対地間耐電圧を確保し易くなることから、回路構成の小型化を図ることができる。したがって、上記構成によれば、回路構成の大型化を招くことなく高出力化を実現することができるという優れた効果が得られる。

【図面の簡単な説明】

【0010】

【図1】第１実施形態に係る静電モータ駆動回路の構成を模式的に示す図

【図2】第１実施形態に係る静電モータの各電極の構成を模式的に示す図

【図3】第１実施形態に係る静電モータの具体的な電極構成の一例を示す図その１

【図4】第１実施形態に係る静電モータの具体的な電極構成の一例を示す図その２

【図5】第１実施形態に係る電圧印加回路が静電モータの各電極に印加する各電圧の波形を模式的に示す図

【図6】第１実施形態に係る電圧印加回路について１相分の構成だけを示す図

【図7】第１実施形態に係る電圧印加回路の１相分の構成による動作を説明するための図

【図8】第１実施形態に係る起動昇圧時における電圧印加回路の１相分の各部の波形を模式的に示す図

【図9】第１実施形態に係る実際の動作時における電圧印加回路の１相分の各部の波形を模式的に示す図

【図10】第１実施形態に係る実際の動作時における電圧印加回路の全体の各部の波形を模式的に示す図

【図11】第２実施形態に係る電圧印加回路について１相分の構成だけを示す図

【図12】第３実施形態に係る電圧印加回路について１相分の構成だけを示す図

【図13】第４実施形態に係る電圧印加回路について１相分の構成だけを示す図その１

【図14】第４実施形態に係る電圧印加回路について１相分の構成だけを示す図その２

【発明を実施するための形態】

【0011】

以下、複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１実施形態）
以下、第１実施形態について図１～図１０を参照して説明する。

【0012】

＜全体構成＞
図１に示すように、本実施形態の静電モータ駆動回路１は、静電モータ２を駆動するものであり、電圧印加回路３を備えている。なお、以下の説明では、静電モータ駆動回路１のことを駆動回路１と省略することがある。図２に示すように、静電モータ２は、回転子に設けられた電極であるロータ電極４と固定子に設けられた電極であるステータ電極５との間に生じる静電気力により回転力を得るように構成されたものである。このような構成においては、ステータ電極５を一方の電極とするとともにロータ電極４を他方の電極として電極容量６が形成される。なお、以下の説明では、ロータ電極４およびステータ電極５のことを、それぞれ電極４および電極５と省略することがある。

【0013】

静電モータ２の具体的な電極構成としては、例えば図３および図４に示すような構成を採用することができる。図３は、円周状に、つまり軸７に平行な向きに、多数の電極４、５が配置された構成となっている。図４は、放射状に、つまり軸７に垂直な向きに、多数の電極４、５が配置された構成となっている。この場合、ロータ電極４およびステータ電極５のうち一方であるロータ電極４が第１電極に相当するとともに、他方であるステータ電極５が第２電極に相当する。また、この場合、回路の基準電位となるグランドを境に高電位側の電圧を正の電圧とするとともに低電位側の電圧を負の電圧とする。

【0014】

電圧印加回路３は、ロータ電極４に対して正の固定電圧および負の固定電圧を印加するとともに、ステータ電極５に対して静電モータ２の回転位置に応じて正負が切り替えられるＡ相電圧およびＢ相電圧を印加する。この場合、Ａ相電圧が第１相電圧に相当するとともに、Ｂ相電圧が第２相電圧に相当する。正の固定電圧、負の固定電圧、Ａ相電圧およびＢ相電圧は、図５に示すような波形の電圧となっている。なお、図１および図５などでは、正の固定電圧のことを「正」、負の固定電圧のことを「負」、Ａ相電圧のことを「Ａ」、Ｂ相電圧のことを「Ｂ」と省略している。

【0015】

正の固定電圧は、グランド１０の電位である０Ｖよりも高い電圧値で一定となる電圧である。負の固定電圧は、０Ｖよりも低い電圧値で一定となる電圧である。Ａ相電圧およびＢ相電圧は、０Ｖよりも高い電圧値と、０Ｖよりも低い電圧値と、が交互に切り替えられる電圧である。ただし、Ｂ相電圧は、Ａ相電圧とは逆相の電圧である。つまり、Ａ相電圧およびＢ相電圧は、互いに位相が半周期ずれたものとなっている。

【0016】

電圧印加回路３は、直流電源８から供給される電源電圧ＶＤＤの供給を受けて動作する。直流電源８の高電位側端子は、抵抗Ｒ１を介して電源線９に接続されており、その低電位側端子は、グランド１０に接続されている。電源線９とグランド１０との間には、抵抗Ｒ１とともに電源電圧ＶＤＤを平滑するためのフィルタ回路１１を構成するコンデンサＣ１が接続されている。

【0017】

電圧印加回路３は、ハーフブリッジ回路１２、１３、インダクタＬ１、Ｌ２、ダイオードＤ１～Ｄ４などを備えている。ハーフブリッジ回路１２は、第１ハーフブリッジ回路に相当するものであり、電源電圧ＶＤＤが与えられる電源線９とグランド１０との間に直列接続された２つのスイッチング素子Ｑ１、Ｑ２を含む。ハーフブリッジ回路１２は、２つのスイッチング素子Ｑ１、Ｑ２に流れる電流の逆流を防止する逆流防止部として機能するダイオードＤ５、Ｄ６を備えている。

【0018】

スイッチング素子Ｑ１、Ｑ２は、ＭＯＳＦＥＴまたはＩＧＢＴなどのトランジスタにより構成することができる。この場合、スイッチング素子Ｑ１、Ｑ２は、いずれもＮチャネル型のＭＯＳＦＥＴである。スイッチング素子Ｑ１のドレインは電源線９に接続されており、そのソースはダイオードＤ５を順方向に介してノードＮ１に接続されている。スイッチング素子Ｑ２のドレインはダイオードＤ６を逆方向に介してノードＮ１に接続されており、そのソースはグランド１０に接続されている。

【0019】

スイッチング素子Ｑ１のゲートには、制御回路１４から出力される２値の駆動信号Ｓａがバッファ１５を介して与えられている。スイッチング素子Ｑ２のゲートには、制御回路１４から出力される２値の駆動信号Ｓｂがバッファ１６を介して与えられている。このような構成により、スイッチング素子Ｑ１、Ｑ２のオンオフが制御回路１４により制御される。制御回路１４には、静電モータ２の回転位置を表す回転信号Ｓｃが与えられている。制御回路１４は、回転信号Ｓｃに基づいて静電モータ２の回転位置が所望する位置となるように、駆動回路１の動作を制御する。

【0020】

インダクタＬ１は、第１インダクタに相当するものであり、その一方の端子がハーフブリッジ回路１２のノードＮ１に接続されるとともに、その他方の端子がステータ電極５に接続される。ダイオードＤ１は、インダクタＬ１の他方の端子にアノードが接続されるものであり、第１ダイオードに相当する。ダイオードＤ１のカソードは、ロータ電極４に接続される。ダイオードＤ２は、インダクタＬ１の他方の端子にカソードが接続されるものであり、第２ダイオードに相当する。ダイオードＤ２のアノードは、ロータ電極４に接続される。

【0021】

ハーフブリッジ回路１３は、第２ハーフブリッジ回路に相当するものであり、電源電圧ＶＤＤが与えられる電源線９とグランド１０との間に直列接続された２つのスイッチング素子Ｑ３、Ｑ４を含む。ハーフブリッジ回路１３は、２つのスイッチング素子Ｑ３、Ｑ４に流れる電流の逆流を防止する逆流防止部として機能するダイオードＤ７、Ｄ８を備えている。スイッチング素子Ｑ３、Ｑ４は、ＭＯＳＦＥＴまたはＩＧＢＴなどのトランジスタにより構成することができる。この場合、スイッチング素子Ｑ３、Ｑ４は、いずれもＮチャネル型のＭＯＳＦＥＴである。スイッチング素子Ｑ３のドレインは電源線９に接続されており、そのソースはダイオードＤ７を順方向に介してノードＮ２に接続されている。

【0022】

スイッチング素子Ｑ４のドレインはダイオードＤ８を逆方向に介してノードＮ２に接続されており、そのソースはグランド１０に接続されている。スイッチング素子Ｑ３のゲートには、制御回路１４から出力される２値の駆動信号Ｓｄがバッファ１７を介して与えられている。スイッチング素子Ｑ４のゲートには、制御回路１４から出力される２値の駆動信号Ｓｅがバッファ１８を介して与えられている。このような構成により、スイッチング素子Ｑ３、Ｑ４のオンオフが制御回路１４により制御される。

【0023】

インダクタＬ２は、第２インダクタに相当するものであり、その一方の端子がハーフブリッジ回路１３のノードＮ２に接続されるとともに、その他方の端子がステータ電極５に接続される。ダイオードＤ３は、インダクタＬ２の他方の端子にアノードが接続されるものであり、第１ダイオードに相当する。ダイオードＤ３のカソードは、ロータ電極４に接続される。ダイオードＤ４は、インダクタＬ２の他方の端子にカソードが接続されるものであり、第２ダイオードに相当する。ダイオードＤ４のアノードは、ロータ電極４に接続される。

【0024】

電圧印加回路３は、ハーフブリッジ回路１２の２つのスイッチング素子Ｑ１、Ｑ２を相補的にオンオフすることで生じるインダクタＬ１と電極容量６とのＬＣ共振を利用して電源電圧ＶＤＤよりも高い振幅を有する電圧である出力電圧をインダクタＬ１の他方の端子から出力する。そして、電圧印加回路３は、その出力電圧を用いて正の固定電圧、負の固定電圧およびＡ相電圧を生成する。具体的には、電圧印加回路３は、ダイオードＤ１のカソードの電圧を正の固定電圧として出力し、ダイオードＤ２のアノードの電圧を負の固定電圧として出力する。また、電圧印加回路３は、インダクタＬ１の他方の端子から出力される出力電圧をＡ相電圧として出力する。

【0025】

電圧印加回路３は、ハーフブリッジ回路１３の２つのスイッチング素子Ｑ３、Ｑ４を相補的にオンオフすることで生じるインダクタＬ２と電極容量６とのＬＣ共振を利用して電源電圧ＶＤＤよりも高い振幅を有する電圧である出力電圧をインダクタＬ２の他方の端子から出力する。そして、電圧印加回路３は、その出力電圧を用いて正の固定電圧、負の固定電圧およびＢ相電圧を生成する。具体的には、電圧印加回路３は、ダイオードＤ３のカソードの電圧を正の固定電圧として出力し、ダイオードＤ４のアノードの電圧を負の固定電圧として出力する。また、電圧印加回路３は、インダクタＬ２の他方の端子から出力される出力電圧をＢ相電圧として出力する。

【0026】

次に、上記構成の電圧印加回路３による動作について、図６～図１０を参照して説明する。なお、下記の［１］～［３］においては、ハーフブリッジ回路１２およびハーフブリッジ回路１２に対応する構成、つまり１相分の構成による動作を例にして説明を行うが、ハーフブリッジ回路１３およびハーフブリッジ回路１３に対応する構成による動作についても同様である。また、図６では、動作説明に関係のない構成についての図示を省略している。

【0027】

［１］動作の概要
前述したように、電圧印加回路３では、インダクタＬ１と電極容量６との共振を利用するようになっている。スイッチング素子Ｑ１がオンされる期間Ｔａには、図６に点線の矢印で示す経路Ａ１でインダクタＬ１および電極容量６に電流が流れることから、昇圧動作が行われる。昇圧動作の半周期後においてスイッチング素子Ｑ２がオンされる期間Ｔｂには、図６に点線の矢印で示す経路Ａ２でインダクタＬ１および電極容量６に電流が流れることから、回生動作、つまり電圧反転動作が行われる。

【0028】

このような各動作の結果、インダクタＬ１の他方の端子から出力される出力電圧は、図７に示すようになる。なお、図７などでは、出力電圧をＶｏとし、インダクタ電流をＩＬとしている。また、図７などにおいて、駆動信号Ｓａ、Ｓｂを含む各駆動信号は、ハイレベルがスイッチング素子をオンするレベルであり、ロウレベルがスイッチング素子をオフするレベルである。図７に示すように、出力電圧Ｖｏは、電源電圧ＶＤＤよりも高い振幅を有する電圧となる。具体的には、図７中の初期動作において、駆動信号Ｓａがハイレベルになることにより共振による昇圧動作が行われ、出力電圧Ｖｏは電源電圧ＶＤＤの約２倍の電圧に昇圧される。そして、半周期後に駆動信号Ｓｂがハイレベルになることにより反転動作が行われ、出力電圧Ｖｏが負電圧となる、つまり負電圧が生成される。

【0029】

上記構成では、共振を利用することから、スイッチング素子Ｑ１、Ｑ２をオンする時間であるオン時間Ｔｏｎは、共振の半周期以上の時間に設定することが望ましい。そこで、本実施形態では、制御回路１４は、オン時間Ｔｏｎが下記（１）式を満たすような時間となるように、駆動回路１の動作を制御するようになっている。ただし、インダクタＬ１のインダクタンス値をＬとし、電極容量６の静電容量値をＣとする。

【0030】

【数1】

【0031】

本実施形態では、例えば電極容量６の静電容量値Ｃが１００ｐＦであるとともにインダクタＬ１のインダクタンス値Ｌが１Ｈである場合、オン時間Ｔｏｎは３１．４μｓに設定されることになる。

【0032】

［２］起動昇圧時の各部の波形（１相分）
起動昇圧時、つまり駆動回路１が起動した直後であって負荷が無いときにおける１相分の各部の波形は、図８に示すようなものとなる。この場合、「共振による昇圧」→「反転による負電圧の生成」→「共振による昇圧」…といった具合で各動作が半周期毎に繰り返されるため、電源電圧ＶＤＤに対する共振振幅の増大により出力電圧Ｖｏが次第に上昇してゆく。その結果、出力電圧として電源電圧ＶＤＤよりも十分に大きな電圧が得られる。上記構成によれば、出力電圧の振幅が所望する値に達した後は、駆動信号Ｓａ、Ｓｂのパルス幅、つまりスイッチング素子Ｑ１、Ｑ２のオン時間を制御することにより、出力電圧を任意の電圧にすることができる。

【0033】

［３］実際の動作時の各部の波形（１相分）
実際の動作時、つまり駆動回路１が静電モータ２を駆動しているときにおける１相分の各部の波形は、図９に示すようなものとなる。この場合、各動作の繰り返しにより出力電圧が増加する一方で、静電モータ２による電力消費や電極の移動に伴う静電容量の変化などが原因で出力電圧が低下することから、出力電圧は結果的に電源電圧ＶＤＤよりも高い所定のレベルで平衡することになる。

【0034】

図９に示すように、昇圧動作から反転動作までの間、出力電圧は所定の傾きで低下しているが、これは、前述した静電モータ２による電力消費や電極の移動に伴う静電容量の変化などに起因するものである。反転動作では、このように低下した残電圧を反転することになるため、出力電圧においては、正電圧に比べて負電圧のほうが絶対値が小さいものとなっている。

【0035】

［４］実際の動作時の各部の波形（全体）
実際の動作時、つまり出力電圧が平衡状態となるときにおける全体の各部の波形は、図１０に示すようなものとなる。ステータ電極５に印加されるＡ相電圧は、インダクタＬ１の他方の端子から出力される出力電圧であることから、図９に示した出力電圧と同様の波形となっている。ステータ電極５に印加されるＢ相電圧は、インダクタＬ２の他方の端子から出力される出力電圧であることから、図９に示した出力電圧と同様の波形となっている。ただし、Ａ相電圧とＢ相電圧とは互いに逆相の波形となっている。なお、図１０では、インダクタＬ１に流れるインダクタ電流をＩＬＡとし、インダクタＬ２に流れるインダクタ電流をＩＬＢとしている。

【0036】

ロータ電極４に印加される正の固定電圧は、ダイオードＤ１、Ｄ３のカソードの電圧、つまりＡ相電圧およびＢ相電圧をダイオードＤ１、Ｄ３により整流するとともにロータ正負間の電極容量により平滑した電圧であることから、Ａ相電圧およびＢ相電圧の正側のピーク値に概ね等しい電圧値を有する直流電圧となっている。ロータ電極４に印加される負の固定電圧は、ダイオードＤ２、Ｄ４のアノードの電圧、つまりＡ相電圧およびＢ相電圧をダイオードＤ２、Ｄ４により整流するとともにロータ正負間の電極容量により平滑した電圧であることから、Ａ相電圧およびＢ相電圧の負側のピーク値に概ね等しい電圧値を有する直流電圧となっている。

【0037】

以上説明した本実施形態によれば、次のような効果が得られる。
本実施形態の駆動回路１は、静電モータ２に特有の電極容量６を利用し、その電極容量６とインダクタＬ１、Ｌ２とのＬＣ共振により電源電圧ＶＤＤよりも高い振幅を有する出力電圧を生成し、その出力電圧を用いて正の固定電圧、負の固定電圧、Ａ相電圧およびＢ電圧を生成するようになっている。

【0038】

このようにすれば、静電モータ２の各電極４、５に対して、正負の電圧を印加することができるようになるため、モータ印加電圧を増加させることが可能となり、その結果、電圧の２乗に比例して増加するトルクを向上させること、言い換えると高出力化を図ることができる。また、このようにすれば、対地間耐電圧を確保し易くなることから、回路構成の小型化を図ることができる。したがって、本実施形態によれば、回路構成の大型化を招くことなく高出力化を実現することができるという優れた効果が得られる。

【0039】

本実施形態の駆動回路１では、上述した通り、共振のための構成として、元々静電モータ２において存在する電極容量６を用いるようにしていることから、共振のための構成として別途キャパシタを設ける場合に比べ、回路構成の小型化を図ることができる。また、本実施形態では、電圧印加回路３は、インダクタＬ１、Ｌ２を備えた構成であり、出力電圧を生成するためのスイッチング動作がソフトスイッチングとなるため、スイッチング損失および電磁干渉ノイズが低減されるとともに、スイッチング素子Ｑ１～Ｑ４を含む各素子への負担が小さくなり、サージ、発熱などを小さく抑えることができるといった効果が得られる。

【0040】

従来技術では、単純にトランスで昇圧しており、負荷特性を考慮した動作ではないため、損失が大きくなって効率が低下するおそれがあった。これに対し、本実施形態の駆動回路１では、共振により昇圧動作させることで高出力化を可能にしたうえで、さらに回生動作させることで低損失化、つまり高効率化を実現することが可能となっている。本実施形態では、スイッチング素子Ｑ１～Ｑ４として、ＭＯＳＦＥＴ、ＩＧＢＴなどのトランジスタを採用することができる。このようにすれば、汎用的な素子を用いて共振のための構成を形成することができるため、製造コストの低減、部品調達が容易になる、などのメリットが得られる。

【0041】

ハーフブリッジ回路１２は、ダイオードＤ５、Ｄ６を備えており、それらダイオードＤ５、Ｄ６がスイッチング素子Ｑ１、Ｑ２に流れる電流の逆流を防止する逆流防止部として機能する。また、ハーフブリッジ回路１３は、ダイオードＤ７、Ｄ８を備えており、それらダイオードＤ７、Ｄ８がスイッチング素子Ｑ３、Ｑ４に流れる電流の逆流を防止する逆流防止部として機能する。このようにすれば、共振作用を昇圧動作として機能させることが出来る。

【0042】

電圧印加回路３において、スイッチング素子Ｑ１～Ｑ４のそれぞれをオンする時間であるオン時間Ｔｏｎは、共振の半周期以上の時間に設定することができる。このようにすれば、共振による昇圧の作用を確実に得ることが可能となり、高出力化をより確実に実現することが可能となる。

【0043】

（第２実施形態）
以下、第１実施形態に対してハーフブリッジ回路の構成が変更された第２実施形態について図１１を参照して説明する。
なお、図１１では、第１ハーフブリッジ回路に相当する構成を例にして説明を行うが、第２ハーフブリッジ回路に相当する構成も同様にすることができる。

【0044】

図１１に示すように、本実施形態のハーフブリッジ回路２１は、第１ハーフブリッジ回路に相当するものであり、電源線９とグランド１０との間に直列接続された２つのスイッチング素子Ｑ２１、Ｑ２２を含む。スイッチング素子Ｑ２１、Ｑ２２は、逆阻止ＩＧＢＴ、つまりＲＢ－ＩＧＢＴである。スイッチング素子Ｑ２１のコレクタは電源線９に接続されており、そのエミッタはノードＮ１に接続されている。スイッチング素子Ｑ２２のコレクタはノードＮ１に接続されており、そのエミッタはグランド１０に接続されている。

【0045】

スイッチング素子Ｑ２１のゲートには、駆動信号Ｓａが図示しないバッファ１５を介して与えられている。スイッチング素子Ｑ２２のゲートには、駆動信号Ｓｂが図示しないバッファ１６を介して与えられている。この場合、逆阻止ＩＧＢＴにより構成されたスイッチング素子Ｑ２１、Ｑ２２自体が、２つのスイッチング素子Ｑ２１、Ｑ２２に流れる電流の逆流を防止する逆流防止部として機能する。

【0046】

このような本実施形態によっても、第１実施形態と同様の効果を得ることができる。さらに、本実施形態によれば、第１実施形態に比べ、４つのダイオードＤ５～Ｄ７を省くことが可能となるため、その分だけ素子数を少なく抑え、その結果、回路構成を一層小型化することができる。

【0047】

（第３実施形態）
以下、第１実施形態に対してハーフブリッジ回路の構成が変更された第３実施形態について図１２を参照して説明する。
なお、図１２では、第１ハーフブリッジ回路に相当する構成を例にして説明を行うが、第２ハーフブリッジ回路に相当する構成も同様にすることができる。

【0048】

図１２に示すように、本実施形態のハーフブリッジ回路３１は、第１ハーフブリッジ回路に相当するものであり、電源線９とグランド１０との間に直列接続された２つのスイッチング素子Ｑ３１、Ｑ３２を含む。スイッチング素子Ｑ３１、Ｑ３２は、サイリスタである。スイッチング素子Ｑ３１のアノードは電源線９に接続されており、そのカソードはノードＮ１に接続されている。スイッチング素子Ｑ２２のアノードはノードＮ１に接続されており、そのカソードはグランド１０に接続されている。

【0049】

スイッチング素子Ｑ３１のゲートには、駆動信号Ｓａが図示しないバッファ１５を介して与えられている。スイッチング素子Ｑ３２のゲートには、駆動信号Ｓｂが図示しないバッファ１６を介して与えられている。一般に、サイリスタはオフできない欠点があるが、本回路では、サイリスタであるスイッチング素子Ｑ３１、Ｑ３２は、電流が止まりオフにできる。この場合、サイリスタにより構成されたスイッチング素子Ｑ３１、Ｑ３２自体が、２つのスイッチング素子Ｑ３１、Ｑ３２に流れる電流の逆流を防止する逆流防止部として機能する。

【0050】

このような本実施形態によっても、第１実施形態と同様の効果を得ることができる。さらに、本実施形態によれば、第１実施形態に比べ、４つのダイオードＤ５～Ｄ７を省くことが可能となるため、その分だけ素子数を少なく抑え、その結果、回路構成を一層小型化することができる。また、本実施形態によれば、スイッチング素子Ｑ３１、Ｑ３２としてサイリスタを用いていることから、スイッチング素子Ｑ１、Ｑ２としてＭＯＳＦＥＴなどのトランジスタを用いる第１実施形態に比べ、制御が簡単になるというメリットがある。

【0051】

（第４実施形態）
以下、第１実施形態に対してインダクタの構成および配置が変更された第４実施形態について図１３および図１４を参照して説明する。

【0052】

なお、図１３は、本実施形態の電圧印加回路４１のうち第１ハーフブリッジ回路に相当するハーフブリッジ回路１２に対応する構成だけを抜き出して記載しており、図１４は、本実施形態の電圧印加回路４１のうち第２ハーフブリッジ回路に相当するハーフブリッジ回路１３に対応する構成だけを抜き出して記載している。

【0053】

図１３に示すように、本実施形態の電圧印加回路４１は、インダクタＬ３を備えている。この場合、インダクタＬ１は、その一方の端子がハーフブリッジ回路１２に接続されるとともに、その他方の端子がノードＮ４１に接続される。インダクタＬ３は、第３インダクタに相当するものであり、その一方の端子がハーフブリッジ回路１２に接続されるとともに、その他方の端子がノードＮ４１に接続される。ノードＮ４１は、電極容量６を形成するステータ電極５に接続される。

【0054】

具体的には、インダクタＬ１の一方の端子は、ダイオードＤ５を逆方向に介して、ハーフブリッジ回路１２に含まれる２つのスイッチング素子Ｑ１、Ｑ２のうち上流側のスイッチング素子Ｑ１に接続される。また、インダクタＬ３の一方の端子は、ダイオードＤ６を順方向に介して、ハーフブリッジ回路１２に含まれる２つのスイッチング素子Ｑ１、Ｑ２のうち下流側のスイッチング素子Ｑ２に接続される。

【0055】

図１４に示すように、本実施形態の電圧印加回路４１は、インダクタＬ４を備えている。この場合、インダクタＬ２は、その一方の端子がハーフブリッジ回路１３に接続されるとともに、その他方の端子がノードＮ４２に接続される。インダクタＬ４は、第４インダクタに相当するものであり、その一方の端子がハーフブリッジ回路１３に接続されるとともに、その他方の端子がノードＮ４２に接続される。ノードＮ４２は、電極容量６を形成するステータ電極５に接続される。

【0056】

具体的には、インダクタＬ２の一方の端子は、ダイオードＤ７を逆方向に介して、ハーフブリッジ回路１３に含まれる２つのスイッチング素子Ｑ３、Ｑ４のうち上流側のスイッチング素子Ｑ３に接続される。また、インダクタＬ４の一方の端子は、ダイオードＤ８を順方向に介して、ハーフブリッジ回路１３に含まれる２つのスイッチング素子Ｑ３、Ｑ４のうち下流側のスイッチング素子Ｑ４に接続される。

【0057】

このような本実施形態によっても、第１実施形態と同様の効果を得ることができる。なお、本実施形態および第１実施形態のそれぞれには、次のような利点がある。第１実施形態では、ハーフブリッジ回路１２、１３のそれぞれに対応して１つのインダクタを設ければよいため、本実施形態に比べて回路構成を簡素化できるという利点がある。これに対し、本実施形態では、ハーフブリッジ回路１２、１３のそれぞれに対応して２つのインダクタを設ける必要があるが、２つのインダクタのうち上流側に設けられたインダクタＬ１、Ｌ２によりリカバリに伴う急峻な電流が流れ難くなることから、第１実施形態に比べてリカバリ損失を低減することができるという利点がある。

【0058】

（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
上記各実施形態で示した数値などは例示であり、それに限定されるものではない。

【0059】

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

【符号の説明】

【0060】

１…静電モータ駆動回路、２…静電モータ、３…電圧印加回路、４…ロータ電極、５…ステータ電極、６…電極容量、９…電源線、１０…グランド、１２…ハーフブリッジ回路、１３…ハーフブリッジ回路、２１…ハーフブリッジ回路、３１…ハーフブリッジ回路、４１…電圧印加回路、Ｄ１、Ｄ３…ダイオード、Ｄ２、Ｄ４…ダイオード、Ｄ５、Ｄ６、Ｄ７、Ｄ８…ダイオード、Ｌ１…インダクタ、Ｌ２…インダクタ、Ｌ３…インダクタ、Ｌ４…インダクタ、Ｑ１、Ｑ２…スイッチング素子、Ｑ３、Ｑ４…スイッチング素子、Ｑ２１、Ｑ２２…スイッチング素子、Ｑ３１、Ｑ３２…スイッチング素子。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】