特開2024-17998 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社ワイ・デー・ケーの特許一覧

特開2024-17998乱数生成装置および乱数発生装置の制御方法

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024017998

(43)【公開日】2024-02-08

(54)【発明の名称】乱数生成装置および乱数発生装置の制御方法

(51)【国際特許分類】

G06F 7/58 20060101AFI20240201BHJP

【ＦＩ】

G06F7/58 680

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2022121025

(22)【出願日】2022-07-28

【国等の委託研究の成果に係る記載事項】（出願人による申告）平成３０年度国立研究開発法人情報通信研究機構「高度通信・放送研究開発委託研究／超長期セキュア秘密分散保管システム技術の研究開発課題Ａ物理乱数源の研究開発」、産業技術力強化法第１７条の適用を受ける特許出願

(71)【出願人】

【識別番号】000139377

【氏名又は名称】株式会社ワイ・デー・ケー

(74)【代理人】

【識別番号】100101384

【弁理士】

【氏名又は名称】的場成夫

(74)【代理人】

【識別番号】100101742

【弁理士】

【氏名又は名称】麦島隆

(72)【発明者】

【氏名】木村隆幸

(72)【発明者】

【氏名】人形康之

(72)【発明者】

【氏名】上村誠樹

(72)【発明者】

【氏名】吉田謙一

(72)【発明者】

【氏名】飯田伴則

(72)【発明者】

【氏名】馬場謙一

(72)【発明者】

【氏名】新田見瑞穂

(72)【発明者】

【氏名】平尾秀邦

(72)【発明者】

【氏名】庄司陽彦

(72)【発明者】

【氏名】宮内浩二

(72)【発明者】

【氏名】坂田慶太

(72)【発明者】

【氏名】深澤菜穂美

(57)【要約】

【課題】動作不良や故障という事態に見舞われても、乱数発生を安定的に長期間確保できる物理乱数発生の技術を提供する。
【解決手段】物理現象乱数列を発生させる乱数出力基板(20A,20B)を複数備えるとともに、その乱数出力基板(20A,20B)が出力する物理現象乱数列を外部機器(40)において乱数として使用できるようにするメイン基板(10B)を備えた乱数発生装置(10A)とする。メイン基板(10B)には、乱数出力基板(20A,20B)が出力した物理現象乱数を乱数用データとしてミックス化またはマックス化するデータ処理部(16)と、物理現象乱数の安全性を向上させて用いるためにエクストラクタを介して蒸留を実行して出力用乱数とする蒸留処理装置(17)と、検定済み出力用乱数を前記の外部機器(40)にて用いることができる変換済み圧縮乱数へ変換する外部インタフェイス(19)と、を備える。
【選択図】図４

【特許請求の範囲】

【請求項1】

物理的現象に基づいた物理現象乱数列を発生させる乱数出力基板を複数備えるとともに、
その複数の乱数出力基板が出力する物理現象乱数列を外部機器において物理乱数として使用できるようにするメイン基板を備えた乱数発生装置であって、
前記の乱数出力基板は、
物理的現象に基づいた物理現象乱数列を発生させるエントロピー源と、
そのエントロピー源が物理現象乱数列を出力するために電源から得た電気エネルギを調整するための電源調整器と、
前記のエントロピー源が出力する物理現象乱数列を前記のメイン基板にて使用可能であるように変換信号として出力するＩ／Ｆ変換部と、
を備え、
前記のメイン基板は、
前記のＩ／Ｆ変換部から出力された変換信号としての物理現象乱数列を乱数として用いることができるか否かを検定する第一乱数検定装置と、
その第一乱数検定装置が検定して乱数として用いることができる変換信号である場合にその変換信号としての物理現象乱数列を乱数用データとしてミックス化またはマックス化するデータ処理部と、
そのデータ処理部がミックス化またはマックス化した物理現象乱数に対して乱数としての安全性を向上させて用いるためにエクストラクタを介して蒸留処理を実行することで出力用乱数とする蒸留処理装置と、
前記の出力用乱数が前記の外部機器にて乱数として用いることができるか否かを検定する第二乱数検定装置と、
その第二乱数検定装置が検定した検定済み出力用乱数を前記の外部機器にて用いることができる変換済み出力用乱数へ変換する外部インタフェイスと、
を備えた乱数発生装置。

【請求項2】

前記のメイン基板には、前記の乱数出力基板におけるＩ／Ｆ変換部が出力する変換信号を前記のメイン基板において使用可能であるように変換するサブ基板Ｉ／Ｆ変換部を備え、
前記の乱数出力基板におけるＩ／Ｆ変換部は、前記のサブ基板Ｉ／Ｆ変換部へ出力する信号を定型化することとした請求項１に記載の乱数発生装置。

【請求項3】

前記のメイン基板における前記の第一乱数検定装置を備える側の面における外周には、前記の第一乱数検定装置を覆う方向に立設させた外周フレームを備え、
その外周フレームは、前記の乱数検定装置へ接続された前記の乱数出力基板を覆う高さ方向寸法を備え、
その外周フレームを挟んで前記の前記のメイン基板と相対する面を覆うアウターカバー材を備えることで、前記の乱数出力基板を密閉する構造とした
請求項１または請求項２のいずれかに記載の乱数発生装置。

【請求項4】

物理的現象に基づいた物理現象乱数列を発生させる乱数出力基板を装着可能なスロットを複数備えるとともに、
前記のスロットに乱数出力基板が装着された場合に当該乱数出力基板が出力する乱数生成用の変換信号を外部機器において物理乱数として使用できるようにするメイン基板を備えた乱数発生装置であって、
前記の乱数出力基板は、物理的現象に基づいた物理現象乱数列を発生させるエントロピー源と、
そのエントロピー源が物理現象乱数列を出力するために電源から得た電気エネルギを調整するための電源調整器と、
前記のエントロピー源が出力する物理現象乱数列を前記のメイン基板にて使用可能であるように変換信号として出力するＩ／Ｆ変換部と、
を備え、
前記のメイン基板は、
前記のＩ／Ｆ変換部から出力された変換信号としての物理現象乱数を乱数として用いることができるか否かを検定する第一乱数検定装置と、
その第一乱数検定装置が検定して乱数として用いることができる変換信号である場合にその変換信号としての物理現象乱数を乱数用データとしてミックス化またはマックス化するデータ処理部と、
そのデータ処理部がミックス化またはマックス化した物理現象乱数に対して乱数としての安全性を向上させて用いるためにエクストラクタを介して蒸留処理を実行することで出力用乱数とする蒸留処理装置と、
前記の出力用乱数が外部機器にて乱数として用いることができるか否かを検定する第二乱数検定装置と、
その第二乱数検定装置が検定した出力用乱数を前記の外部機器にて用いることができる変換済み出力用乱数へ変換する外部インタフェイスと、
を備えた乱数発生装置。

【請求項5】

前記のメイン基板には、前記の乱数出力基板におけるＩ／Ｆ変換部が出力する変換信号を前記のメイン基板において使用可能であるように変換するサブ基板Ｉ／Ｆ変換部を備え、
前記のスロットに装着される前記の乱数出力基板におけるＩ／Ｆ変換部は、前記のサブ基板Ｉ／Ｆ変換部への出力を定型化することとした
請求項４に記載の乱数発生装置。

【請求項6】

物理的現象に基づいた物理現象乱数列を発生させる乱数出力基板を複数備えるとともに、
その複数の乱数出力基板が出力する物理現象乱数列を外部機器において物理乱数として使用できるようにするメイン基板を備えた乱数発生装置を制御する方法であって、
前記の乱数出力基板は、
物理的現象に基づいた物理現象乱数列を発生させるエントロピー源と、
そのエントロピー源が物理現象乱数列を出力するために電源から得た電気エネルギを調整するための電源調整器と、
前記のエントロピー源が出力する物理現象乱数列を前記のメイン基板にて使用可能であるように変換信号として出力するＩ／Ｆ変換部と、を備え、
前記のメイン基板は、
前記のＩ／Ｆ変換部から出力された変換信号としての物理現象乱数列を乱数として用いることができるか否かを検定する第一乱数検定装置と、
その第一乱数検定装置が検定して乱数として用いることができる変換信号である場合にその変換信号としての物理現象乱数列を乱数用データとしてミックス化またはマックス化するデータ処理部と、
そのデータ処理部がミックス化またはマックス化した物理現象乱数に対して乱数としての安全性を向上させて用いるためにエクストラクタを介して蒸留処理を実行することで出力用乱数とする蒸留処理装置と、
前記の出力用乱数が前記の外部機器にて乱数として用いることができるか否かを検定する第二乱数検定装置と、
その第二乱数検定装置が検定した検定済み出力用乱数を前記の外部機器にて用いることができる変換済み出力用乱数へ変換する外部インタフェイスと、を備え、
乱数発生装置の制御方法は、
前記の乱数出力基板におけるいずれもが前記のＩ／Ｆ変換部に対する変換信号を前記の乱数検定装置にて正常な出力であると検定した場合には、前記のデータ処理部は、マックス化の処理を選択することとし、
前記の乱数検定装置にていずれかの出力に異常があると検定した場合には、前記のデータ処理部は、ミックス化の処理を選択することとした
乱数発生装置の制御方法。

【請求項7】

前記の乱数検定装置にて、前記の乱数出力基板におけるいずれかによる前記のＩ／Ｆ変換部に対する変換信号の出力が所定時間内の遅れを生じた場合には、前記のデータ処理部は、マックス化の処理を選択することした
請求項６に記載の乱数発生装置の制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、物理的な乱数発生源を用いて乱数を発生させる乱数生成装置の技術に関する。

【背景技術】

【0002】

情報セキュリティの分野では、乱数を活用してデジタルデータを保護する技術が多用されている。現状、最も普及しているのは、乱数を発生させるアルゴリズムを用いた「疑似乱数発生装置」である。ただし、疑似乱数発生装置は、乱数を発生させるために人為的に作成したアルゴリズムを用いている。そのことから、時間を掛ければシード（アルゴリズムに入れる種）を推測されたり、アルゴリズムそのものを解明されたりするおそれ（脆弱性）がある。

【0003】

一方、乱数発生にアルゴリズムを用いる疑似乱数発生装置と対極にあるのは、図１にブロック図を示すような物理現象を使った「物理乱数発生装置２０」である。
電源２１から供給される電気エネルギを得て物理的な乱数を発生させるエントロピー源２２を備えている。このエントロピー源としては、主に、熱雑音を利用するエントロピー源を備えるタイプ、量子乱数を利用するエントロピー源を備えるタイプ、などがある。長期間にわたってセキュリティを確保する必要がある環境では、規則性が残る疑似乱数発生装置は不向きであり、物理乱数発生装置を採用することが望ましい。

【0004】

エントロピー源２２が発生した熱雑音や量子雑音などの物理現象乱数列は、第一乱数検定装置２３にて検定される。第一乱数検定装置２３によって「ＯＫ」であれば、プログラマブルロジックデバイスであるＦＰＧＡ２４に物理現象乱数列が出力される。
「ＮＧ」となった場合には、ＦＰＧＡ２４への出力を停止し、異常が発生した旨を通知する。

【0005】

ＦＰＧＡ２４には、蒸留処理装置２５が備えられている。
この蒸留処理装置２５が実行する「蒸留処理」とは、エントロピー源２２が生成する乱数（物理現象乱数）に対し、乱数の品質を高める処理のことであり、エクストラクタと呼ばれる行列演算を実行する回路によって実行される。エントロピー源２２が出力する信号は、不完全である場合があるので、その不完全さによる劣化を補ったり品質を高めたりする処理を実行するのである。

【0006】

プログラマブルロジックデバイスから出力された信号（出力用乱数）は、第二乱数検定装置２６に掛けられる。この第二乱数検定装置２６によって「ＯＫ」であれば、出力インタフェイス２７を経由して外部機器４０に変換済み乱数が出力される。
「ＮＧ」となった場合には、出力インタフェイス２７への出力を停止し、異常が発生した旨を通知する。

【0007】

前述した物理乱数発生装置は、理想的な乱数(真性乱数)に近い乱数列を生成できる。したがって、物理乱数発生装置が発生させた乱数は、疑似乱数発生装置よりもセキュリティ性能は高い。
ただし、量産性に劣るために高価となる、装置全体の物理的サイズを小さくするのに限界がある、といった欠点がある。そのため、現状では、疑似乱数発生装置の方が、広く普及している。

【0008】

さて、ランダムシードが不十分な場合に、暗号化システムの安全性が失われたり、又はサンプリング結果が不正確になったりする。特許文献１には、安全性を低下させず、サンプリング結果の正確性を確保する乱数生成器が開示されている。

【0009】

エントロピー源を備えた物理乱数発生装置の場合、疑似乱数発生装置に比べて電力を多く消費することが知られている。特許文献２では、電力消費を従来よりも抑制した効率的なベルヌーイ数列を生成可能な乱数生成装置が開示されている。

【先行技術文献】

【特許文献】

【0010】

【特許文献1】特許第７００６８８７号公報

【特許文献2】特表２０１６－５１３３１３号公報

【発明の開示】

【発明が解決しようとする課題】

【0011】

図２（ａ）には、従来技術の概要と課題を示している。すなわち、物理乱数発生装置は、エントロピー源に必要な電源を確保し、物理現象をエントロピー源に発生させ、その物理現象を取り出して乱数を生成する、という過程が複雑である。そのため、動作不良や故障の可能性が、疑似乱数発生装置に比べて高くなってしまう。
一方、物理乱数発生装置が必要とされる環境は、長期間の連続使用が条件となっていることが多い。したがって、動作不良や故障という事態に見舞われても、乱数発生を安定的に確保する、ということが望まれる。

【0012】

図２（ｂ）には、エントロピー源の種類について例示している。ここで、物理現象を利用したエントロピー源の国内製品では、汎用性が低い。また、需要の減少も相まって、継続的な供給にも不安が残る。
一方、海外製品では情報セキュリティの戦略的な製品としての側面から、供給面のリスクと信頼性（乱数性）のリスクについて考慮する必要性がある。

【0013】

本発明が解決しようとする課題は、動作不良や故障という事態に見舞われても、乱数発生を安定的に長期間確保できる物理乱数発生の装置や制御方法を提供することにある。

【課題を解決するための手段】

【0014】

前述した課題を解決するため、本願発明は、物理現象乱数列を発生させるエントロピー源を備えたサブ基板(20A,20B,20C)を複数備えるとともに、その複数のサブ基板(20A,20B,20C)が発生させた物理現象乱数列をマージさせ、マージされた乱数を統合するメイン基板(10B)を備えることとした（図３参照）。

【0015】

複数のエントロピー源を搭載可能（マルチ化）とするとともに、複数種類のエントロピー源を同時に搭載可能（ミックス化）とした。これによって、エントロピー源の調達を多様化でき、乱数の安全性向上や乱数生成の高速化を可能とした。

【0016】

（第一の発明）
第一の発明は、物理的現象に基づいた物理現象乱数列を発生させる乱数出力基板(20A,20B)を複数備えるとともに、
その複数の乱数出力基板(20A,20B)が出力する物理現象乱数列を外部機器(40)において物理乱数として使用できるようにするメイン基板(10B)を備えた乱数発生装置(10A)に係る。
前記の乱数出力基板(20A,20B)は、
物理的現象に基づいた物理現象乱数列を発生させるエントロピー源(12A,12B)と、
そのエントロピー源(12A,12B)が物理現象乱数列を出力するために電源(11)から得た電気エネルギを調整するための電源調整器(11A.11B)と、
前記のエントロピー源(12A)が出力する物理現象乱数列を前記のメイン基板(10B)にて使用可能であるように変換信号として出力するＩ／Ｆ変換部(13A,13B)と、
を備える。
前記のメイン基板(10B)は、
前記のＩ／Ｆ変換部(13A,13B)から出力された変換信号としての物理現象乱数列を乱数として用いることができるか否かを検定する第一乱数検定装置(15A,15B)と、
その第一乱数検定装置(15A,15B)が検定して乱数として用いることができる変換信号である場合にその変換信号としての物理現象乱数列を乱数用データとしてミックス化またはマックス化するデータ処理部(16)と、
そのデータ処理部(16)がミックス化またはマックス化した物理現象乱数に対して乱数としての安全性を向上させて用いるためにエクストラクタにて蒸留処理を実行することで出力用乱数とする蒸留処理装置(17)と、
前記の出力用乱数が前記の外部機器(40)にて乱数として用いることができるか否かを検定する第二乱数検定装置(18)と、
その第二乱数検定装置(18)が検定した検定済み出力用乱数を前記の外部機器(40)にて用いることができる変換済み出力用乱数へ変換する外部インタフェイス(19)と、
を備える（図４，図５、図６参照）。

【0017】

（用語説明）
「乱数出力基板(20A,20B)」について「複数」とは、２つ（図４参照）、あるいはそれ以上（図１３参照）である。
サブ基板たる乱数出力基板(20A,20B,20C)における「Ｉ／Ｆ変換部」とは、電気特性やタイミング、データフォーマットなどをメイン基板(10B)において使用できるように変換する部位である。
メイン基板(10B)における「Ｉ／Ｆ変換部」とは、複数の乱数出力基板(20A,20B,20C)のいずれとの接続がなされたか、を識別する信号を受信する。また、乱数出力基板(20A,20B,20C)における「Ｉ／Ｆ変換部」を介して、乱数出力基板(20A,20B)におけるエントロピー源に対する初期化や出力制御を実行する（図４参照）。

【0018】

「エクストラクタ」とは、エントロピー源が生成する乱数列の品質を高めるため、後処理を実行する装置（回路）であり、「蒸留処理」とは、出力乱数そのもののビット数を小さくすることによって、出力乱数のランダム性（乱数性）を向上させることである。
具体的な「蒸留処理」としては、たとえば、物理乱数の一部のビットを抽出し、これに０または１をマトリックス状に配列させたエクストラクタ行列を乗じることにより出力用乱数を生成する。
乱数出力基板(20A,20B)がメイン基板(10B)に対して出力する信号に対して、Hash-Based DRBGアルゴリズムを使用すれば、それぞれの出力信号に対して完全に５０％の確率であることを保証するための処理となる。

【0019】

「ミックス化」とは、複数の乱数出力基板(20A,20B)がメイン基板(10B)に対して出力される複数の変換信号を排他的論理和により安全性を高めることである。乱数列を１回だけ使う暗号の運用法であるワンタイムパッドと同様の安全性が見込める。たとえば、どちらか一方の乱数出力基板が何らかの原因で機能しない場合であっても、もう一方が乱数性を有していれば、乱数性を毀損することがない。

【0020】

「マックス化」とは、複数の乱数出力基板(20A,20B)がメイン基板(10B)に対して出力する複数の変換信号の生成速度を最大化することである。たとえば、時分割多重化することによって生成速度を最大化する。

【0021】

「ミックス化またはマックス化」としているのは、ミックス化またはマックス化を選択的に採用することである。ミックス化とマックス化とを同時に実施することはない。ミックス化またはマックス化の選択は、自動切り替え処理とすることが一般的である（図１２参照）。たとえば、複数の乱数出力基板(20A,20B)がメイン基板(10B)に対して出力する複数の変換信号のいずれもが正常であれば、生成速度を最大化した方が有益なので、マックス化を選択する。

【0022】

「ミックス化またはマックス化」が可能であることで、以下の二つの効果を奏する。第一に、乱数を発生させる速度を速められる。第二に、一方の物理乱数チップに不具合（たとえば電気的な接触不良）が発生して機能不全となっても、もう一方で乱数を発生させることができる。そのため、本願発明に係る物理乱数発生装置の信頼度を高めることに寄与する。

【0023】

（作用）
電源(11)から得た電気エネルギを電源調整器(11A.11B)が調整する。その電源調整器(11A.11B)が調整した電気エネルギを得たエントロピー源(12A,12B)が物理的現象に基づいた物理現象乱数列を発生させる。エントロピー源(12A)が出力する物理現象乱数列をメイン基板(10B)にて使用可能であるように、Ｉ／Ｆ変換部(13A,13B)が変換信号として出力する。
Ｉ／Ｆ変換部(13A,13B)から出力された変換信号としての物理現象乱数列を乱数として用いることができるか否かを、第一乱数検定装置(15A,15B)が検定する。
その第一乱数検定装置(15A,15B)が検定して乱数として用いることができる変換信号である場合には、その変換信号としての物理現象乱数列を、データ処理部(16)が乱数用データとしてミックス化またはマックス化する。
そのデータ処理部(16)がミックス化またはマックス化した物理現象乱数に対して、蒸留処理装置(17)がエクストラクタを介して蒸留処理を実行する。この蒸留処理によって、ミックス化またはマックス化した物理現象乱数の安全性が向上した出力用乱数となる。
その出力用乱数が外部機器(40)にて乱数として用いることができるか否かを、第二乱数検定装置(18)が検定する。
その第二乱数検定装置(18)が検定した検定済み出力用乱数を外部機器(40)にて用いることができる物理乱数（変換済み出力用乱数）へ、外部インタフェイス(19)が変換する。

【0024】

（第一の発明のバリエーション１）
前記のメイン基板(10B)には、前記の乱数出力基板(20A,20B)におけるＩ／Ｆ変換部(13A,13B)が出力する変換信号を前記のメイン基板(10B)において使用可能であるように変換するサブ基板Ｉ／Ｆ変換部(14A,14B)を備え、
前記の乱数出力基板(20A,20B)におけるＩ／Ｆ変換部(13A,13B)は、前記のサブ基板Ｉ／Ｆ変換部(14A,14B)へ出力する信号を定型化することとした。

【0025】

（作用）
サブ基板Ｉ／Ｆ変換部(14A,14B)へ出力する信号は、乱数出力基板(20A,20B)におけるＩ／Ｆ変換部(13A,13B)が定型化する。このため、乱数出力基板(20A,20B)に採用されるエントロピー源(12A,12B)の種類が異なっていても、メイン基板(10B)において使用可能である。その結果、汎用性の高い物理乱数発生装置を提供できる。

【0026】

（第一の発明のバリエーション２）
第一の発明は、以下のように形成してもよい。
すなわち、前記のメイン基板(10B)における前記の第一乱数検定装置(15A,15B)を備える側の面における外周には、前記の第一乱数検定装置(15A,15B)を覆う方向に立設させた外周フレーム(30)を備え、
その外周フレーム(30)は、前記の第一乱数検定装置(15A,15B)へ接続された前記の乱数出力基板(20A,20B)を覆う高さ方向寸法を備え、
その外周フレーム(30)を挟んで前記の前記のメイン基板(10B)と相対する面を覆うアウターカバー材(33)を備えることで、前記の乱数出力基板(20A,20B)を密閉する構造とした（図１９、２０参照）。

【0027】

（作用）
メイン基板(10B)における第一乱数検定装置(15A,15B)を備える側の面は、外周フレーム(30)とアウターカバー材(33)によって密閉される。そのため、乱数出力基板(20A,20B)は露出することなく、メイン基板(10B)の裏面、外周フレーム(30)の外周面、アウターカバー材の上面に囲まれており、エントロピー源(12A,12B)が守られる。

【0028】

（第二の発明）
第二の発明は、第一の発明に係る乱数発生装置(10A)における乱数出力基板(20A,20B)に代わって、乱数出力基板(20A,20B)を装着可能なスロット(20M)を複数備えた乱数発生装置(10A)に係る。
すなわち、物理的現象に基づいた物理現象乱数列を発生させる乱数出力基板(20A,20B)を装着可能なスロット(20M)を複数備えるとともに、
前記のスロット(20M)に乱数出力基板(20A,20B)が装着された場合に当該乱数出力基板(20A,20B)が出力する乱数生成用の変換信号を外部機器(40)において乱数として使用できるようにするメイン基板(10B)を備えた乱数発生装置(10A)に係る。
前記の乱数出力基板(20A,20B)は、物理的現象に基づいた物理現象乱数列を発生させるエントロピー源(12A,12B)と、
そのエントロピー源(12A,12B)が物理現象乱数列を出力するために電源(11)から得た電気エネルギを調整するための電源調整器(11A.11B)と、
前記のエントロピー源(12A)が出力する物理現象乱数列を前記のメイン基板(10B)にて使用可能であるように変換信号として出力するＩ／Ｆ変換部(13A,13B)と、
を備える。
前記のメイン基板(10B)は、前記のＩ／Ｆ変換部(13A,13B)から出力された変換信号としての物理現象乱数を乱数として用いることができるか否かを検定する第一乱数検定装置(15A,15B)と、
その第一乱数検定装置(15A,15B)が検定して乱数として用いることができる変換信号である場合にその変換信号としての物理現象乱数を乱数用データとしてミックス化またはマックス化するデータ処理部(16)と、
そのデータ処理部(16)がミックス化またはマックス化した物理現象乱数に対して乱数としての安全性を向上させて用いるためにエクストラクタを介して蒸留処理を実行することで出力用乱数とする蒸留処理装置(17)と、
前記の出力用乱数が外部機器(40)にて乱数として用いることができるか否かを検定する第二乱数検定装置(18)と、
その第二乱数検定装置(18)が検定した出力用乱数を前記の外部機器(40)にて用いることができる変換済み出力用乱数へ変換する外部インタフェイス(19)と、
を備える（図９参照）。

【0029】

（作用）
スロット(20M)に乱数出力基板(20A,20B)を装着すれば、第一の発明に係る乱数発生装置(10A)と同様の作用をなす。
乱数出力基板(20A,20B)のいずれかが機能しなくなった場合、機能しなくなった乱数出力基板(20A,20B)を取り外して交換すれば、元通りに使用できる。

【0030】

（第二の発明のバリエーション１）
前記のメイン基板(10B)には、前記の乱数出力基板(20A,20B)におけるＩ／Ｆ変換部(13A,13B)が出力する変換信号を前記のメイン基板(10B)において使用可能であるように変換するサブ基板Ｉ／Ｆ変換部(14A,14B)を備え、
前記のスロット(20M)に装着される前記の乱数出力基板(20A,20B)におけるＩ／Ｆ変換部(13A,13B)は、前記のサブ基板Ｉ／Ｆ変換部(14A,14B)への出力を定型化することとした。

【0031】

（作用）
複数のスロット(20M)に装着される乱数出力基板(20A,20B)は、異種を混合することが可能となる。

【0032】

（第二の発明のバリエーション２）
第二の発明もまた、第一の発明と同じように、以下のように形成してもよい。
すなわち、前記のメイン基板(10B)における前記の第一乱数検定装置(15A,15B)を備える側の面における外周には、前記の第一乱数検定装置(15A,15B)を覆う方向に立設させた外周フレーム(30)を備え、
その外周フレーム(30)は、前記の乱数検定装置(15A,15B)へ接続された前記の乱数出力基板(20A,20B)を覆う高さ方向寸法を備え、
その外周フレーム(30)を挟んで前記の前記のメイン基板(10B)と相対する面を覆うアウターカバー材(33)を備えることで、前記の乱数出力基板(20A,20B)を密閉する構造とした（図１６、１７参照）。

【0033】

（第三の発明）
第三の発明は、物理的現象に基づいた物理現象乱数列を発生させる乱数出力基板(20A,20B)を複数備えるとともに、
その複数の乱数出力基板(20A,20B)が出力する物理現象乱数列を外部機器(40)において乱数として使用できるようにするメイン基板(10B)を備えた乱数発生装置(10A)を制御する方法に係る。
前記の乱数出力基板(20A,20B)は、
物理的現象に基づいた物理現象乱数列を発生させるエントロピー源(12A,12B)と、
そのエントロピー源(12A,12B)が物理現象乱数列を出力するために電源(11)から得た電気エネルギを調整するための電源調整器(11A.11B)と、
前記のエントロピー源(12A)が出力する物理現象乱数列を前記のメイン基板(10B)にて使用可能であるように変換信号として出力するＩ／Ｆ変換部(13A,13B)と、を備える。
前記のメイン基板(10B)は、
前記のＩ／Ｆ変換部(13A,13B)から出力された変換信号としての物理現象乱数列を乱数として用いることができるか否かを検定する第一乱数検定装置(15A,15B)と、
その第一乱数検定装置(15A,15B)が検定して乱数として用いることができる変換信号である場合にその変換信号としての物理現象乱数列を乱数用データとしてミックス化またはマックス化するデータ処理部(16)と、
そのデータ処理部(16)がミックス化またはマックス化した物理現象乱数に対して乱数としての安全性を向上させて用いるためにエクストラクタを介して蒸留処理を実行することで出力用乱数とする蒸留処理装置(17)と、
前記の出力用乱数が前記の外部機器(40)にて乱数として用いることができるか否かを検定する第二乱数検定装置(18)と、
その第二乱数検定装置(18)が検定した検定済み出力用乱数を前記の外部機器(40)にて用いることができる変換済み出力用乱数へ変換する外部インタフェイス(19)と、を備える。
乱数発生装置(10A)の制御方法は、
前記の乱数出力基板(20A,20B)におけるいずれもが前記のＩ／Ｆ変換部(13A,13B)に対する変換信号を前記の第一乱数検定装置(15A,15B)にて正常な出力であると検定した場合には、前記のデータ処理部(16)は、マックス化の処理を選択することとし、
前記の第一乱数検定装置(15A,15B)にていずれかの出力に異常があると検定した場合には、前記のデータ処理部(16)は、ミックス化の処理を選択することとする。

【0034】

（第三の発明のバリエーション）
第三の発明においては、以下のようにしても良い。
すなわち、前記の乱数検定装置にて、前記の乱数出力基板におけるいずれかによる前記のＩ／Ｆ変換部に対する変換信号の出力が所定時間内の遅れを生じた場合には、前記のデータ処理部は、マックス化の処理を選択することしてもよい。

【発明の効果】

【0035】

第一の発明によれば、動作不良や故障という事態に見舞われても、乱数発生を安定的に長期間確保できる物理乱数発生装置を提供することができた。
第二の発明によれば、動作不良や故障を生じた乱数出力基板の交換が容易な物理乱数発生装置を提供することができた。
第三の発明によれば、動作不良や故障という事態に見舞われても、乱数発生を安定的に長期間確保できる物理乱数発生装置の制御方法を提供することができた。

【図面の簡単な説明】

【0036】

【図1】従来の物理乱数発生装置の基本構造を示すブロック図である。

【図2】（ａ）は従来技術の概要と課題、（ｂ）はエントロピー源の種類、メーカ等、性能を示す比較表である。

【図3】本願発明の概要を示すブロック図である。

【図4】本願に係る物理乱数発生装置（基本形）を示すブロック図である。

【図5】エントロピー源の内部を詳述した物理乱数発生装置を示すブロック図である。

【図6】本願に係る物理乱数発生装置（バリエーション１）を示すブロック図である。

【図7】本願に係る物理乱数発生装置（バリエーション２）を示すブロック図である。

【図8】データ処理部によるマックス化の出力例を示し、（ａ）は自動切り替え、（ｂ）はデータ量の増加を示す。

【図9】データ処理部によるミックス化の出力例を示し、（ａ）は一方の出力基板が機能しない場合、（ｂ）は一方の出力が遅れた場合を示す。

【図10】データ処理部による出力例であり、（ａ）は一方の出力基板が機能しない場合のミックス化、（ｂ）は一方の出力基板が遅延した場合のマックス化を示す。

【図11】乱数発生から出力までを示すフローチャートである。

【図12】物理乱数発生装置を示すブロック図であって、乱数出力基板を交換可能なスロットを備えていることを示す。

【図13】本願に係る物理乱数発生装置であって、物理乱数出力基板を３枚備えた実施形態を示すブロック図である。

【図14】物理乱数出力基板を３枚備えた物理乱数発生装置において、物理乱数出力基板のベンダーが異なっていても、混在させても機能することを示すための概念図である。（ａ）はエントロピー源のマルチベンダー化の例を示し、（ｂ）はエントロピー源のミックスベンダー化の例を示す。

【図15】本願に係る乱数発生装置であって、乱数出力基板におけるエントロピー源のみを交換できる旨を示すブロック図である。

【図16】本願に係る物理乱数発生装置の主要部品を示す組立斜視図である。

【図17】本願に係る物理乱数発生装置が組み立てられた状態を示す斜視図である。

【発明を実施するための形態】

【0037】

以下、本発明を実施形態に基づいて説明する。ここで使用する図面は、図３から図１７である。必要に応じて、図１や図２を参照する。

【0038】

（図３）
図３は、以下のような構造および作用を示す。
すなわち、３つのサブ基板におけるエントロピー源Ａ，Ｂ，Ｃから物理現象乱数が発生し、Ｉ／Ｆ変換部Ａ，Ｂ，Ｃ（この図では省略）を介して変換信号となった状態で、メイン基板に送られる。メイン基板のＩ／Ｆ変換部（この図では省略）を介して乱数用データとなった状態でデータ処理部に送られて、ミックス化またはマックス化され、蒸留処理を介して出力用乱数となり、図示を省略した外部インタフェイス（図４などに図示）を介して外部機器へ変換済み出力用乱数として出力される。

【0039】

メイン基板（図４では「１０Ｂ」）に接続搭載される乱数出力基板（サブ基板２０Ａ，２０Ｂ，２０Ｃ）を複数とし、且つ複数種類のエントロピー源であっても機能するようにマルチ化、ミックス化する。

【0040】

マルチ化、ミックス化によって、エントロピー源の入手困難の問題や、ＥＬＣ等を吸収することが可能となる。また、複数のエントロピー源を搭載することによって、排他的論理和による安全性を向上させることができ、多重化による高速化も可能となる。これらの点は後述する。

【0041】

（図４）
図４では、本発明の実施形態に係る物理乱数発生装置を示す。
ここには、エントロピー源に基づいて乱数を発生させる乱数発生装置１０Ａと、その乱数発生装置１０Ａに対する電気エネルギを提供する電源１１と、乱数発生装置１０Ａが発生させた乱数を用いる外部機器４０とを示している。

【0042】

乱数発生装置１０Ａは、メイン基板１０Ｂと、そのメイン基板１０Ｂに接続される２つの乱数出力基板２０Ａ，２０Ｂとからなる。乱数出力基板２０Ａ，２０Ｂは、乱数発生装置１０Ａに対して着脱可能に形成されている（図１５にて詳述）。

【0043】

乱数出力基板２０Ａは、エントロピー源１２Ａ（例えば熱雑音に基づく乱数発生）と、そのエントロピー源１２Ａに電気エネルギを与えるために、電源１１から供給された電気エネルギをエントロピー源１２Ａが用いることのできるように調整する電源調整器１１Ａと、メイン基板１０Ｂが要求する定型信号へ変換するメイン基板Ｉ／Ｆ変換部１３Ａとを備えている。
なお、エントロピー源１２Ａが発生させた物理現象乱数列が、どのように処理されていくか、については、図５を用いて詳述する。

【0044】

乱数出力基板２０Ｂもまた、乱数出力基板２０Ａと同様の構成をなしており、エントロピー源１２Ｂ、電源調整器１１Ｂ、メイン基板Ｉ／Ｆ変換部１３Ｂを備えている。電源調整器１１Ｂは、電源１１から直接電気エネルギを供給されるようにしており、乱数出力基板２０Ａ，２０Ｂはそれぞれ独立している。

【0045】

エントロピー源１２Ｂが例えば量子雑音に基づく乱数発生を実行する、というように、エントロピー源１２Ａとは異なる様式であっても機能することを前提に、乱数出力基板２０Ａ，２０Ｂおよびメイン基板１０Ｂが設計されている。

【0046】

メイン基板１０Ｂは、乱数出力基板２０Ａ，２０Ｂのメイン基板Ｉ／Ｆ変換部１３Ａ，１３Ｂからの定型信号を受信するサブ基板Ｉ／Ｆ部１４Ａ，１４Ｂと、そのサブ基板Ｉ／Ｆ部１４Ａ，１４Ｂが受信した定型信号を検定する第一乱数検定装置１５Ａ，１５Ｂと、検定後の定型信号を処理するデータ処理部１６と、データ処理部１６が処理したデータの安全性を向上させるエクストラクタ１７と、エクストラクタ１７が処理したデータを検定する第二乱数検定装置１８と、検定後のデータを外部機器４０にて用いることができるように調整する外部インタフェイス１９と、を備える。

【0047】

データ処理部１６は、検定して乱数として用いることができる変換信号である場合にその変換信号としての物理現象乱数列を乱数用データとしてミックス化またはマックス化する装置（回路）である。なお、ミックス化、マックス化については、図５～７を用いて詳述する。この実施形態で示すデータ処理部１６は、ミックス化またはマックス化について、自動選択としている。

【0048】

蒸留処理装置（エクストラクタ）１７とは、蒸留処理を実行する装置（回路）である。蒸留処理とは、エントロピー源が生成する乱数列の品質を高めるため、後処理を実行することである。乱数出力基板２０Ａ，２０Ｂがメイン基板１０Ｂに対して出力する信号は、不完全である場合があり、その不完全さによる劣化を補ったり品質を高めたりする処理を実行する。

【0049】

（図５）
図５は、エントロピー源が発生させた物理現象乱数列が外部機器にて用いられるまでに加工される順序を機器とともに示すブロック図であり、エントロピー源１２Ｂを詳述している。

【0050】

エントロピー源１２Ｂは、レーザ光発生装置（図中では「レーザ」と略記）がビームスプリッタへレーザ光を照射し、光バランスドレシーバを経て物理乱数列として量子雑音を取り出すものである。取り出された量子雑音は、Ｉ／Ｆ変換部１３Ｂを経て、メイン基板１０Ｂにおいて使用可能な変換信号に変換される。その変換信号は、メイン基板１０Ｂ側のＩ／Ｆ変換部１４Ｂおよび第一乱数検定装置１５Ｂを経て、検定済み変換信号としてデータ処理部１６に送られる。

【0051】

エントロピー源１２Ａからは、熱雑音を取り出し、Ｉ／Ｆ変換部１３Ａを経て、メイン基板１０Ｂにおいて使用可能な変換信号に変換される。その変換信号は、メイン基板１０Ｂ側のＩ／Ｆ変換部１４Ａおよび第一乱数検定装置１５Ａを経て、検定済み変換信号としてデータ処理部１６に送られる。

【0052】

２つの検定済み変換信号を受信したデータ処理部１６は、図８～１０を用いて詳述するようなミックス化処理、またはマックス化処理を実行した乱数用データを作成する。作成された乱数用データは、蒸留処理装置１７を経て出力用乱数となり、第二乱数検定装置１８にて検定される。そして、その検定済み出力用乱数は、外部インタフェイス１９を経て変換済み出力用乱数として、外部機器４０へ出力される。

【0053】

（図６）
図６は、図４に示した物理乱数発生装置のバリエーション１を示す。
図６に示した物理乱数発生装置との相違点は、データ処理部１６のみである。

【0054】

いずれのエントロピー源１２Ａ、１２Ｂも正常であれば、ミックス化またはマックス化のいずれを選択しても安全な乱数を外部機器４０へ提供できる。ミックス化よりもマックス化の方が、データ処理部１６による乱数発生の処理速度が速い。
そこで、図６に示した物理乱数発生装置のデータ処理部１６では、いずれのエントロピー源１２Ａ、１２Ｂも正常であることを確認した場合に、マックス化処理を選択することを示している。

【0055】

（図７）
図７は、図４に示した物理乱数発生装置のバリエーション２を示す。
図４に示した物理乱数発生装置との相違点は、乱数検定装置である。
すなわち、図４では乱数検定装置を第一乱数検定装置１５Ａ，１５Ｂと第二乱数検定装置１８とに分けて装着している。一方、図７では蒸留処理装置１７から出力された出力用乱数のみを第二乱数検定装置１８に掛けている。実装容量を節約できるという利点がある。

【0056】

図４のように、サブ基板Ｉ／Ｆ部１４Ａ，１４Ｂから出力されたら検定し、から出力された圧縮乱数も検定するのをパラレルタイプと称する。図７のように、蒸留処理装置１７から出力された出力用乱数のみを検定する（一つの検定回路を使い回す）のを「シリアルタイプ」と称する。

【0057】

（図８）
図８（ａ）は、Ｉ／Ｆ変換部１４Ａおよび第一乱数検定装置１５Ａを経て得た変換信号が「０ｘ１５３７」であり、Ｉ／Ｆ変換部１４Ｂおよび第一乱数検定装置１５Ｂを経て得た変換信号が「０ｘ４２９１」である場合に、データ処理部がミックス化をすると、「０ｘ１５３７ＸＯＲ０ｘ４２９１」、すなわち「０ｘ５７Ａ６」という乱数用データを出力する。

【0058】

ミックス化とは、複数の乱数出力基板２０Ａ．２０Ｂがメイン基板１０Ｂに対して出力される複数の変換信号を、排他的論理和によって安全性を高めることである。

【0059】

図８（ｂ）もまた、Ｉ／Ｆ変換部１４Ａおよび乱数検定装置１５Ａを経て得た変換信号が「０ｘ１５３７」であり、Ｉ／Ｆ変換部１４Ｂおよび乱数検定装置１５Ｂを経て得た変換信号が「０ｘ４２９１」である場合に、データ処理部によるマックス化の具体例を示す。

【0060】

マックス化とは、複数の乱数出力基板２０Ａ．２０Ｂがメイン基板１０Ｂに対して出力する複数の変換信号の生成速度を最大化することである。たとえば、時分割多重することによって生成速度を最大化する。「０ｘ１５３７」と「０ｘ４２９１」とを単純につなぎ合わせた「０ｘ１５３７４２９１」や「０ｘ４２９１１５３７」はもちろん、「０ｘ１４２２３９７１」というようにランダムにつくり出す場合もある。

【0061】

更に、２ビット単位、４ビット単位、８ビット単位など、外部機器４０が要求する単位の乱数をつくり出すことができる。

【0062】

（図９）
図９は、一つの出力基板が機能しない場合また出力が遅れた場合におけるミックス化処理の例示である。

【0063】

図９（ａ）は、Ｉ／Ｆ変換部１４Ａおよび第一乱数検定装置１５Ａが機能しなかった（ＡＬＬ“０”、またはＡＬＬ“１”を出力した）場合を示す。すなわち、Ｉ／Ｆ変換部１４Ｂおよび第一乱数検定装置１５Ｂを経て得た変換信号が「０ｘ４２９１」を出力したとすると、データ処理部１６は、「０ｘ４２９１」、または「０ｘＢＳ６Ｅ」という乱数用データを出力する。

【0064】

図１５（ｂ）は、Ｉ／Ｆ変換部１４Ａおよび第一乱数検定装置１５Ａを経て得た変換信号が「０ｘ１５３７」である。しかし、Ｉ／Ｆ変換部１４Ｂおよび第一乱数検定装置１５Ｂを経て得た変換信号が「０ｘ４２９１」を、「１５３７」よりも遅れて出力した場合である。遅れた変換信号が「０ｘＡ４２９」となった場合にミックス化をすると、「０ｘ１５３７ＸＯＲ０ｘＡ４２９」、すなわち「０ｘＢ１１２」という乱数用データを出力することとなる。

【0065】

（図１０）
図１０は、一つの出力基板が機能しない場合また出力が遅れた場合におけるマックス化処理の例示である。

【0066】

図１０（ａ）は、Ｉ／Ｆ変換部１４Ａおよび乱数検定装置１５Ａが機能しなかった（ＡＬＬ“０”、またはＡＬＬ“１”を出力した）場合を示す。この場合、データ処理部１６がマックス化をしても、「０ｘ００００４２９１」または「０ｘＦＦＦＦ４２９１」を出力することとなり、乱数用データにならない。したがって、一つの出力基板が機能しない場合、マックス化は実施しないというアルゴリズムを組んでおくこととなる。

【0067】

図１０（ｂ）は、Ｉ／Ｆ変換部１４Ａおよび第一乱数検定装置１５Ａを経て得た変換信号が「０ｘ１５３７」であるが、Ｉ／Ｆ変換部１４Ｂおよび第一乱数検定装置１５Ｂを経て得た変換信号が「０ｘ４２９１」を、「０ｘ１５３７」よりも遅れて出力した場合である。遅れた変換信号が「０ｘＡ４２９」となった場合にマックス化をすると、「０ｘ１５３７Ａ４２９」、または「０ｘＡ４２９１５３７」という乱数用データ列を出力することとなる。

【0068】

図１５から図１６では、２つの乱数出力基板２０Ａ，２０Ｂを備えた乱数発生装置１０Ａにおいて、一方が機能しない場合、および一方の出力が遅れた場合を説明した。
後述する図２２に示すような３つの乱数出力基板２０Ａ，２０Ｂ，２０Ｃを備えた乱数発生装置１０Ｃであれば、３つのうちのひとつが機能しない、または出力が遅れたとしても、ミックス化もマックス化も可能である。

【0069】

（図１１）
図１１は、第一乱数検定および第二乱数検定を実行するシンプルな処理手順を示すフローチャートであり、ハードウェア構成としては図４に対応する。

【0070】

電源が入り、電源調整器Ａ，Ｂからエントロピー源Ａ，Ｂに電気エネルギが供給される。すなわち、乱数発生命令が発せられる（Ｓ１，Ｓ１’）。エントロピー源Ａ，Ｂから発生した乱数列が正常か否か、第一乱数検定装置がそれぞれ検定する（Ｓ２，Ｓ２’）。
異常であれば、乱数の出力は停止される（Ｓ７）。

【0071】

（図１２）
図１２は、物理乱数発生装置１０Ａが備えるべき複数の乱数出力基板を交換可能であるように形成している旨を示している。
すなわち、乱数出力基板２０Ｂを組み込む前の物理乱数発生装置１０Ａは、スロット２０Ｍが用意されており、そのスロット２０Ｍへ乱数出力基板２０Ｂを組み込むことができる。

【0072】

乱数出力基板２０Ｂがスロット２０Ｍへ組み込まれると、電源調整器１１Ｂが電源１１と電気的に接続される。同時に、メイン基板Ｉ／Ｆ部１３Ｂがメイン基板１０Ｂにおけるサブ基板Ｉ／Ｆ部１４Ｂと電気的に接続されることとなる。

【0073】

この図１２では、乱数出力基板２０Ｂが不調であるような場合、簡単に交換可能であることを示している。また、交換する乱数出力基板は、サブ基板Ｉ／Ｆ部１４Ｂが受信可能な変換信号を出力できる（メイン基板Ｉ／Ｆ部１３Ｂが備えられている）ならば、エントロピー源の種類として交換前と同種の物としなければならない、ということはない。

【0074】

（図１３）
図１３に示す乱数発生装置１０Ｃは、３つの乱数出力基板２０Ａ，２０Ｂ，２０Ｃを備えている（トリプルエントロピー源）、という点が、図４や図７に示した実施形態と異なる。
本願発明としては、備えるべき乱数出力基板は複数であれば、２つおよび３つを例示したが、４つ以上の乱数出力基板を備えた乱数発生装置を提供することも可能である。

【0075】

（図１４）
図１４（ａ）では、３つのスロットには、同じメーカにおける同一のエントロピー源を採用する「マルチベンダー化」が可能である旨を示している。すなわち、いずれかのメーカによるエントロピー源の入手が容易であれば、それを統一して採用することができる。

【0076】

図１４（ｂ）では、３つのスロットには、複数のメーカにおける異なるエントロピー源を採用する「ミックスベンダー化」が可能である旨を示している。すなわち、いずれかのメーカによるエントロピー源にて統一しなくても、入手が容易なメーカのエントロピー源を混在させて採用することができる。

【0077】

（図１５）
図１５では、不調となったエントロピー源のみを交換可能な、エントロピー源スロット１２Ｍを備えた実施形態を示す。
このエントロピー源スロット１２Ｍには、交換前のエントロピー源Ｂと同種類のエントロピー源Ｂしか組み込むことができない。電源調整器１１Ｂおよびメイン基板Ｉ／Ｆ変換部１３Ｂは交換せずに、交換後も使用することとしているからである。

【0078】

（図１６）
図１６は、本実施形態に係る物理乱数発生装置１を構成する部品群の組立斜視図である。
前述したメイン基板１０Ｂの上面には、図示を省略した電子回路が組み込まれており、その電子回路との接続のために、多数のピンヘッダ２０Ｎが立設されている。

【0079】

外周フレーム３０は、前述したように、メイン基板１０Ｂの上面の外周よりも内側で立設固定された長方形の四角枠であり、その高さは、前述のピンヘッダ２０Ｎよりも高い。外周フレーム３０とメイン基板１０Ｂとは、容易には分割できないように、半田付けで全周囲を固定されることとする。

【0080】

ブレークプレート３１は、外周フレーム３０の短辺方向の上端に載置させる最外水平部を両端とし、８回の折曲げをした形状をなしている。前記のピンヘッダ２０Ｎを貫通させつつ支持するヘッダ支持を備えており、組み込まれるとメイン基板１０Ｂの上方に位置することとなる。

【0081】

ブレークプレート３１を隔てて形成された２つの空間には、乱数出力基板２０Ａ，２０Ｂが位置することとなる。乱数出力基板２０Ａ，２０Ｂとも、平面形状が長方形をなしており、長辺方向にはピンヘッダ２０Ｎを貫通させて電気的に接続される貫通孔を備えている。その貫通孔をピンヘッダ２０Ｎが貫通することで、ブレークプレート３１に隔てられているものの、乱数出力基板２０Ａ，２０Ｂとメイン基板１０Ｂとは電気的に接続されることとなる。

【0082】

本願発明としては、乱数出力基板２０Ａ，２０Ｂを複数備えていることで、以下のような効果を奏する。
第一に、同種類の物理乱数チップ（エントロピー源）を２つ搭載することで、乱数発生を並行処理することが可能となり、生成速度を約２倍とすることができる。また、たとえば、一方のエントロピー源が故障しても、他のエントロピー源が正常であれば、乱数を発生させることができる。

【0083】

第二に、異なる種類の物理乱数チップ（エントロピー源）を搭載することで、生成する乱数の信頼性を向上させることに寄与する。また、たとえば、一方のエントロピー源が正当な権限なき者によって改ざんされてしまったとしても、他のエントロピー源との並行処理によって、改ざんの意図を消去した乱数を発生させることができるため、安全性を確保できる。

【0084】

なお、本実施形態においては、乱数出力基板２０Ａ，２０Ｂを組み込むことを前提としているが、一つの物理乱数チップしか組み込まないとしても、機能させることができる。物理乱数チップが入手困難となった場合であっても、物理乱数発生装置の需要に対する供給の安定化に寄与することとなる。

【0085】

（図１７）
ブレークプレート３１に乱数出力基板２０Ａ，２０Ｂを組み込んだら、ブレークプレート３１の上にインナーカバー材３２を固定する。そして、樹脂投入を経て（図示を省略）、アウターカバー材３３を固定する。こうして完成させたのが、図１７である。

【0086】

前述してきた実施形態に係る乱数発生装置によれば、動作不良や故障という事態に見舞われても、乱数発生を安定的に長期間確保できる。
また、エントロピー源の入手が困難になった場合に、入手が容易なメーカによるエントロピー源に統一して乱数発生装置を製造することもできるし、複数のメーカによるエントロピー源を混在させて乱数発生装置を製造することもできる。

【産業上の利用可能性】

【0087】

本発明は、情報通信機器の製造業、情報通信機器の設置サービス業を含む情報通信サービス業、情報通信サービスのためのコンピュータソフトウェアを作成するソフトウェア産業、などにおいて利用可能性を有する。

【符号の説明】

【0088】

１０；乱数発生装置１０Ａ；乱数発生装置（ダブルエントロピー源）
１０Ｂ；メイン基板１０Ｃ；乱数発生装置（トリプルエントロピー源）
１１；電源１１Ａ；電源調整器Ａ
１１Ｂ；電源調整器Ｂ
１２；エントロピー源１２Ａ；エントロピー源Ａ
１２Ｂ；エントロピー源Ｂ１２Ｍ；エントロピー源スロット
１３Ａ；メイン基板Ｉ／Ｆ変換部Ａ１３Ｂ；メイン基板Ｉ／Ｆ変換部Ｂ
１４Ａ；サブ基板Ｉ／Ｆ変換部Ａ１４Ｂ；サブ基板Ｉ／Ｆ変換部Ｂ
１５Ａ；第一乱数検定装置１１５Ｂ；第一乱数検定装置１
１６；マルチ／ミックス装置
１７；蒸留処理装置（エクストラクタ）
１８；第二乱数検定装置
１９；外部インタフェイス
２０Ａ；乱数出力基板２０Ｂ；乱数出力基板
２０Ｃ；乱数出力基板２０Ｍ；スロット
２０Ｎ；ピンヘッダ
２１；電源
２２；エントロピー源
２３；第一乱数検定装置
２４；ＦＰＧＡ
２５；蒸留処理装置
２６；第二乱数検定装置
２７；出力インタフェイス
３０；外周フレーム
３１；ブレークプレート
３２；インナーカバー材
３３；アウターカバー材
４０；外部機器

【図1】