知財求人 - 知財ポータルサイト「IP Force」
▶ 株式会社日本自動車部品総合研究所の特許一覧 ▶ 株式会社デンソーの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024180118
(43)【公開日】2024-12-26
(54)【発明の名称】電力変換装置、プログラム
(51)【国際特許分類】
H02M 3/155 20060101AFI20241219BHJP
【ＦＩ】
H02M3/155 H
【審査請求】未請求
【請求項の数】12
【出願形態】ＯＬ
(21)【出願番号】P 2023099580
(22)【出願日】2023-06-16
(71)【出願人】
【識別番号】000004695
【氏名又は名称】株式会社ＳＯＫＥＮ
(71)【出願人】
【識別番号】000004260
【氏名又は名称】株式会社デンソー
(74)【代理人】
【識別番号】100121821
【弁理士】
【氏名又は名称】山田 強
(74)【代理人】
【識別番号】100139480
【弁理士】
【氏名又は名称】日野 京子
(74)【代理人】
【識別番号】100125575
【弁理士】
【氏名又は名称】松田 洋
(74)【代理人】
【識別番号】100175134
【弁理士】
【氏名又は名称】北 裕介
(74)【代理人】
【識別番号】100207859
【弁理士】
【氏名又は名称】塩谷 尚人
(72)【発明者】
【氏名】小林 尚斗
(72)【発明者】
【氏名】半田 祐一
(72)【発明者】
【氏名】筒 雄樹
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA15
5H730BB27
5H730BB66
5H730BB81
5H730BB88
5H730DD04
5H730DD16
5H730EE04
5H730EE07
5H730EE12
5H730FD01
5H730FD11
5H730FD31
5H730FD41
5H730FG09
5H730FG10
(57)【要約】
【課題】共振回路の共振周波数の推定精度を高めることができる電力変換装置及びプログラムを提供する。
【解決手段】電力変換装置１００は、第１，第２，第３フルブリッジ回路１０，２０，３０と、第１，第２トランス６０，７０と、全体ＥＣＵ１４０とを備えている。全体ＥＣＵ１４０は、例えば、第１，第２フルブリッジ回路１０，２０のスイッチング制御により、第１トランス６０を介して第１フルブリッジ回路１０と第２フルブリッジ回路２０との間で電力を伝達する電力伝達処理を行う。全体ＥＣＵ１４０は、電力変換装置１００に構成される第１，第２共振回路の共振周波数の推定処理を行う。全体ＥＣＵ１４０は、第１フルブリッジ回路１０からテスト電圧を出力する場合において、第２フルブリッジ回路２０の下アームスイッチである第２ＢスイッチＱＢ２及び第４ＢスイッチＱＢ４をオンする短絡処理を行う。
【選択図】 図１
【解決手段】電力変換装置１００は、第１，第２，第３フルブリッジ回路１０，２０，３０と、第１，第２トランス６０，７０と、全体ＥＣＵ１４０とを備えている。全体ＥＣＵ１４０は、例えば、第１，第２フルブリッジ回路１０，２０のスイッチング制御により、第１トランス６０を介して第１フルブリッジ回路１０と第２フルブリッジ回路２０との間で電力を伝達する電力伝達処理を行う。全体ＥＣＵ１４０は、電力変換装置１００に構成される第１，第２共振回路の共振周波数の推定処理を行う。全体ＥＣＵ１４０は、第１フルブリッジ回路１０からテスト電圧を出力する場合において、第２フルブリッジ回路２０の下アームスイッチである第２ＢスイッチＱＢ２及び第４ＢスイッチＱＢ４をオンする短絡処理を行う。
【選択図】 図１
【特許請求の範囲】
【請求項1】
第１外部端子（ＣＨ１，ＣＬ１）に接続されたフルブリッジ回路である第１回路（１０）と、
第２外部端子（ＣＨ２，ＣＬ２）に接続されたフルブリッジ回路である第２回路（２０）と、
を備える電力変換装置（１００，２００，３００）において、
前記第１回路の第１交流端子（ＣＡ１，ＣＢ１）及び前記第２回路の第２交流端子（ＣＡ２，ＣＢ２）を接続する第１インダクタンス要素（６０，５１，３１０）と、
前記第１インダクタンス要素に接続された共振キャパシタ（６３，６３Ａ，６３Ｂ，１６３，３１１）と、
前記第２交流端子又は前記第１交流端子に接続された第２インダクタンス要素（７０，７１）と、
制御装置（１１０，１２０，１３０，１４０）と、
を備え、
前記制御装置は、
前記第１回路及び前記第２回路の少なくとも一方のスイッチング制御により、前記第１インダクタンス要素を介して前記第１外部端子及び前記第２外部端子の間で電力を伝達する電力伝達処理と、
前記第１インダクタンス要素及び前記共振キャパシタを含む共振回路の共振周波数を推定する推定処理と、
を行い、
前記制御装置は、前記推定処理において、
前記第１回路及び前記第２回路の一方である対象回路を構成する全相の下アームスイッチ又は前記対象回路を構成する全相の上アームスイッチをオンする短絡処理を行った状態で、前記第１回路及び前記第２回路のうち前記対象回路以外の回路である出力回路のスイッチング制御により、前記出力回路から前記共振回路に対して、複数の周波数それぞれに対応したテスト電圧を出力し、
前記テスト電圧が出力されている場合において、前記第１外部端子及び前記第２外部端子のうち前記対象回路が接続された外部端子から前記対象回路を介して前記第１インダクタンス要素に至るまでの電流経路を流れる電流であって、複数の前記周波数それぞれに対応する電流に基づいて、前記共振周波数を推定する、電力変換装置。
第２外部端子（ＣＨ２，ＣＬ２）に接続されたフルブリッジ回路である第２回路（２０）と、
を備える電力変換装置（１００，２００，３００）において、
前記第１回路の第１交流端子（ＣＡ１，ＣＢ１）及び前記第２回路の第２交流端子（ＣＡ２，ＣＢ２）を接続する第１インダクタンス要素（６０，５１，３１０）と、
前記第１インダクタンス要素に接続された共振キャパシタ（６３，６３Ａ，６３Ｂ，１６３，３１１）と、
前記第２交流端子又は前記第１交流端子に接続された第２インダクタンス要素（７０，７１）と、
制御装置（１１０，１２０，１３０，１４０）と、
を備え、
前記制御装置は、
前記第１回路及び前記第２回路の少なくとも一方のスイッチング制御により、前記第１インダクタンス要素を介して前記第１外部端子及び前記第２外部端子の間で電力を伝達する電力伝達処理と、
前記第１インダクタンス要素及び前記共振キャパシタを含む共振回路の共振周波数を推定する推定処理と、
を行い、
前記制御装置は、前記推定処理において、
前記第１回路及び前記第２回路の一方である対象回路を構成する全相の下アームスイッチ又は前記対象回路を構成する全相の上アームスイッチをオンする短絡処理を行った状態で、前記第１回路及び前記第２回路のうち前記対象回路以外の回路である出力回路のスイッチング制御により、前記出力回路から前記共振回路に対して、複数の周波数それぞれに対応したテスト電圧を出力し、
前記テスト電圧が出力されている場合において、前記第１外部端子及び前記第２外部端子のうち前記対象回路が接続された外部端子から前記対象回路を介して前記第１インダクタンス要素に至るまでの電流経路を流れる電流であって、複数の前記周波数それぞれに対応する電流に基づいて、前記共振周波数を推定する、電力変換装置。
【請求項2】
前記制御装置は、前記推定処理における前記テスト電圧の実効値を前記電力伝達処理における前記テスト電圧の実効値よりも小さくする、請求項１に記載の電力変換装置。
【請求項3】
前記出力回路の入力電圧を調整する電圧調整回路（１５）を備え、
前記制御装置は、前記推定処理における前記入力電圧を前記電力伝達処理における前記入力電圧よりも低くするように前記電圧調整回路を制御することにより、前記推定処理における前記テスト電圧の実効値を前記電力伝達処理における前記テスト電圧の実効値よりも小さくする、請求項２に記載の電力変換装置。
前記制御装置は、前記推定処理における前記入力電圧を前記電力伝達処理における前記入力電圧よりも低くするように前記電圧調整回路を制御することにより、前記推定処理における前記テスト電圧の実効値を前記電力伝達処理における前記テスト電圧の実効値よりも小さくする、請求項２に記載の電力変換装置。
【請求項4】
前記制御装置は、前記推定処理における前記テスト電圧のパルス幅を、前記第１回路及び前記第２回路間の前記電力伝達処理における電圧のパルス幅よりも小さくするように前記出力回路のスイッチング制御を行うことにより、前記推定処理における前記テスト電圧の実効値を前記電力伝達処理における前記テスト電圧の実効値よりも小さくする、請求項２又は３に記載の電力変換装置。
【請求項5】
前記制御装置は、前記電力伝達処理におけるスイッチング制御の周波数を、前記推定処理により推定した前記共振周波数よりも高い周波数に設定する、請求項１～３のいずれか１項に記載の電力変換装置。
【請求項6】
前記制御装置は、前記推定処理において、前記出力回路から正極性又は負極性の前記テスト電圧が出力されている期間において、前記共振周波数の推定に用いる前記電流を検出する、請求項１～３のいずれか１項に記載の電力変換装置。
【請求項7】
前記共振キャパシタの静電容量及び前記第１インダクタンス要素のインダクタンスの少なくとも一方を変更する変更回路（５０，６３Ａ，６３Ｂ，５１，５２）を備え、
前記制御装置は、
推定した前記共振周波数が所定範囲の上限値（ｆｒ２）よりも高い場合、前記共振キャパシタの静電容量及び前記第１インダクタンス要素のインダクタンスの少なくとも一方を増加させるように前記変更回路を制御し、
推定した前記共振周波数が前記所定範囲の下限値（ｆｒ１）よりも低い場合、前記共振キャパシタの静電容量及び前記第１インダクタンス要素のインダクタンスの少なくとも一方を減少させるように前記変更回路を制御する、請求項１～３のいずれか１項に記載の電力変換装置。
前記制御装置は、
推定した前記共振周波数が所定範囲の上限値（ｆｒ２）よりも高い場合、前記共振キャパシタの静電容量及び前記第１インダクタンス要素のインダクタンスの少なくとも一方を増加させるように前記変更回路を制御し、
推定した前記共振周波数が前記所定範囲の下限値（ｆｒ１）よりも低い場合、前記共振キャパシタの静電容量及び前記第１インダクタンス要素のインダクタンスの少なくとも一方を減少させるように前記変更回路を制御する、請求項１～３のいずれか１項に記載の電力変換装置。
【請求項8】
第３外部端子（ＣＨ３，ＣＬ３）に接続されたフルブリッジ回路である第３回路（３０）と、
前記第１交流端子に接続された第１コイル（６１）、及び前記第２交流端子に接続された第２コイル（６２）を有する第１トランス（６０）と、
を備え、
前記共振キャパシタは、前記第１コイル及び前記第２コイルの少なくとも一方に直列接続された第１共振キャパシタであり、
前記第２交流端子又は前記第１交流端子に接続された第３コイル（７１）、及び前記第３回路の第３交流端子（ＣＡ３，ＣＢ３）に接続された第４コイル（７２）を有する第２トランス（７０）と、
前記第３コイル及び前記第４コイルの少なくとも一方に直列接続された第２共振キャパシタ（６４）と、
を備え、
前記第１インダクタンス要素は、前記第１トランスの漏れインダクタンス、又は前記第１コイル及び前記第２コイルの少なくとも一方に直列接続されたコイルであり、
前記第２インダクタンス要素は、前記第２トランスの漏れインダクタンス、又は前記第３コイル及び前記第４コイルの少なくとも一方に直列接続されたコイルであり、
前記電力伝達処理は、前記第１回路、前記第２回路及び前記第３回路のうち少なくとも１つのスイッチング制御により、前記第１外部端子、前記第２外部端子及び前記第３外部端子のうち少なくとも２つの間で電力を伝達する処理である、請求項１～３のいずれか１項に記載の電力変換装置。
前記第１交流端子に接続された第１コイル（６１）、及び前記第２交流端子に接続された第２コイル（６２）を有する第１トランス（６０）と、
を備え、
前記共振キャパシタは、前記第１コイル及び前記第２コイルの少なくとも一方に直列接続された第１共振キャパシタであり、
前記第２交流端子又は前記第１交流端子に接続された第３コイル（７１）、及び前記第３回路の第３交流端子（ＣＡ３，ＣＢ３）に接続された第４コイル（７２）を有する第２トランス（７０）と、
前記第３コイル及び前記第４コイルの少なくとも一方に直列接続された第２共振キャパシタ（６４）と、
を備え、
前記第１インダクタンス要素は、前記第１トランスの漏れインダクタンス、又は前記第１コイル及び前記第２コイルの少なくとも一方に直列接続されたコイルであり、
前記第２インダクタンス要素は、前記第２トランスの漏れインダクタンス、又は前記第３コイル及び前記第４コイルの少なくとも一方に直列接続されたコイルであり、
前記電力伝達処理は、前記第１回路、前記第２回路及び前記第３回路のうち少なくとも１つのスイッチング制御により、前記第１外部端子、前記第２外部端子及び前記第３外部端子のうち少なくとも２つの間で電力を伝達する処理である、請求項１～３のいずれか１項に記載の電力変換装置。
【請求項9】
前記共振回路は、前記第１インダクタンス要素及び前記第１共振キャパシタを含む第１共振回路であり、
前記第２インダクタンス要素及び前記第２共振キャパシタを含む第２共振回路が構成されており、
前記制御装置は、前記推定処理において、
前記第１共振回路及び前記第２共振回路の一方を共振周波数の推定対象となる対象共振回路として選択し、
前記第１回路、前記第２回路及び前記第３回路のうち、選択した前記対象共振回路を介して接続された２つの回路である前記出力回路及び前記対象回路と、前記第１回路、前記第２回路及び前記第３回路のうち、前記出力回路及び前記対象回路以外の回路である残余回路とを選択し、
選択した前記対象回路において前記短絡処理を行うとともに、選択した前記残余回路が有する全相の上，下アームスイッチをオフした状態で、選択した前記出力回路のスイッチング制御によって前記対象共振回路に対して、複数の前記周波数それぞれに対応する前記テスト電圧を出力し、
前記テスト電圧が出力されている場合における前記電流であって、複数の前記周波数それぞれに対応する電流に基づいて、前記対象共振回路の共振周波数を推定する、請求項８に記載の電力変換装置。
前記第２インダクタンス要素及び前記第２共振キャパシタを含む第２共振回路が構成されており、
前記制御装置は、前記推定処理において、
前記第１共振回路及び前記第２共振回路の一方を共振周波数の推定対象となる対象共振回路として選択し、
前記第１回路、前記第２回路及び前記第３回路のうち、選択した前記対象共振回路を介して接続された２つの回路である前記出力回路及び前記対象回路と、前記第１回路、前記第２回路及び前記第３回路のうち、前記出力回路及び前記対象回路以外の回路である残余回路とを選択し、
選択した前記対象回路において前記短絡処理を行うとともに、選択した前記残余回路が有する全相の上，下アームスイッチをオフした状態で、選択した前記出力回路のスイッチング制御によって前記対象共振回路に対して、複数の前記周波数それぞれに対応する前記テスト電圧を出力し、
前記テスト電圧が出力されている場合における前記電流であって、複数の前記周波数それぞれに対応する電流に基づいて、前記対象共振回路の共振周波数を推定する、請求項８に記載の電力変換装置。
【請求項10】
前記制御装置は、前記第１共振回路を前記対象共振回路として選択した場合における前記第１共振回路の共振周波数の推定処理と、前記第２共振回路を前記対象共振回路として選択した場合における前記第２共振回路の共振周波数の推定処理と、を行う、請求項９に記載の電力変換装置。
【請求項11】
前記制御装置は、前記電力伝達処理におけるスイッチング制御の周波数（ｆβ）を、推定した前記各共振周波数の最大値よりも高い周波数に設定する、請求項１０に記載の電力変換装置。
【請求項12】
第１外部端子（ＣＨ１，ＣＬ１）に接続されたフルブリッジ回路である第１回路（１０）と、
第２外部端子（ＣＨ２，ＣＬ２）に接続されたフルブリッジ回路である第２回路（２０）と、
を備える電力変換装置（１００，２００，３００）に適用されるプログラムにおいて、
前記電力変換装置は、
前記第１回路の第１交流端子（ＣＡ１，ＣＢ１）及び前記第２回路の第２交流端子（ＣＡ２，ＣＢ２）を接続する第１インダクタンス要素（６０，５１，３１０）と、
前記第１インダクタンス要素に接続された共振キャパシタ（６３，６３Ａ，６３Ｂ，１６３，３１１）と、
前記第２交流端子又は前記第１交流端子に接続された第２インダクタンス要素（７０，７１）と、
コンピュータ（１１１，１２１，１３１，１４１）と、
を備え、
前記コンピュータに、
前記第１回路及び前記第２回路の少なくとも一方のスイッチング制御により、前記第１インダクタンス要素を介して前記第１外部端子及び前記第２外部端子の間で電力を伝達する電力伝達処理と、
前記第１インダクタンス要素及び前記共振キャパシタを含む共振回路の共振周波数を推定する推定処理と、
を実行させ、
前記推定処理は、
前記第１回路及び前記第２回路の一方である対象回路を構成する全相の下アームスイッチ又は前記対象回路を構成する全相の上アームスイッチをオンする短絡処理を行った状態で、前記第１回路及び前記第２回路のうち前記対象回路以外の回路である出力回路のスイッチング制御により、前記出力回路から前記共振回路に対して、複数の周波数それぞれに対応したテスト電圧を出力処理と、
前記テスト電圧が出力されている場合において、前記第１外部端子及び前記第２外部端子のうち前記対象回路が接続された外部端子から前記対象回路を介して前記第１インダクタンス要素に至るまでの電流経路を流れる電流であって、複数の前記周波数それぞれに対応する電流に基づいて、前記共振周波数を推定する処理と、
を含む、プログラム。
第２外部端子（ＣＨ２，ＣＬ２）に接続されたフルブリッジ回路である第２回路（２０）と、
を備える電力変換装置（１００，２００，３００）に適用されるプログラムにおいて、
前記電力変換装置は、
前記第１回路の第１交流端子（ＣＡ１，ＣＢ１）及び前記第２回路の第２交流端子（ＣＡ２，ＣＢ２）を接続する第１インダクタンス要素（６０，５１，３１０）と、
前記第１インダクタンス要素に接続された共振キャパシタ（６３，６３Ａ，６３Ｂ，１６３，３１１）と、
前記第２交流端子又は前記第１交流端子に接続された第２インダクタンス要素（７０，７１）と、
コンピュータ（１１１，１２１，１３１，１４１）と、
を備え、
前記コンピュータに、
前記第１回路及び前記第２回路の少なくとも一方のスイッチング制御により、前記第１インダクタンス要素を介して前記第１外部端子及び前記第２外部端子の間で電力を伝達する電力伝達処理と、
前記第１インダクタンス要素及び前記共振キャパシタを含む共振回路の共振周波数を推定する推定処理と、
を実行させ、
前記推定処理は、
前記第１回路及び前記第２回路の一方である対象回路を構成する全相の下アームスイッチ又は前記対象回路を構成する全相の上アームスイッチをオンする短絡処理を行った状態で、前記第１回路及び前記第２回路のうち前記対象回路以外の回路である出力回路のスイッチング制御により、前記出力回路から前記共振回路に対して、複数の周波数それぞれに対応したテスト電圧を出力処理と、
前記テスト電圧が出力されている場合において、前記第１外部端子及び前記第２外部端子のうち前記対象回路が接続された外部端子から前記対象回路を介して前記第１インダクタンス要素に至るまでの電流経路を流れる電流であって、複数の前記周波数それぞれに対応する電流に基づいて、前記共振周波数を推定する処理と、
を含む、プログラム。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、電力変換装置及びプログラムに関する。
【背景技術】
【0002】
従来、電力変換装置として、第１外部端子に接続されたフルブリッジ回路である第１回路と、第２外部端子に接続されたフルブリッジ回路である第２回路と、第１回路の第１交流端子及び第２回路の第２交流端子を接続するインダクタンス要素と、インダクタンス要素に接続された共振キャパシタとを備えるものが知られている。なお、このような電力変換装置に関連する技術としては、例えば特許文献１に記載の技術が知られている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特許第６４０９７５０号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
第１回路及び第２回路の少なくとも一方のスイッチング制御により、インダクタンス要素を介して第１外部端子及び第２外部端子の間で電力を適正に伝達するためには、インダクタンス要素及び共振キャパシタを含む共振回路の共振周波数の推定精度を高める必要がある。
【0005】
本開示は、共振回路の共振周波数の推定精度を高めることができる電力変換装置及びプログラムを提供することを主たる目的とする。
【課題を解決するための手段】
【0006】
本開示は、第１外部端子に接続されたフルブリッジ回路である第１回路と、
第２外部端子に接続されたフルブリッジ回路である第２回路と、
を備える電力変換装置において、
前記第１回路の第１交流端子及び前記第２回路の第２交流端子を接続する第１インダクタンス要素と、
前記第１インダクタンス要素に接続された共振キャパシタと、
前記第２交流端子又は前記第１交流端子に接続された第２インダクタンス要素と、
制御装置と、
を備え、
前記制御装置は、
前記第１回路及び前記第２回路の少なくとも一方のスイッチング制御により、前記第１インダクタンス要素を介して前記第１外部端子及び前記第２外部端子の間で電力を伝達する電力伝達処理と、
前記第１インダクタンス要素及び前記共振キャパシタを含む共振回路の共振周波数を推定する推定処理と、
を行う。
第２外部端子に接続されたフルブリッジ回路である第２回路と、
を備える電力変換装置において、
前記第１回路の第１交流端子及び前記第２回路の第２交流端子を接続する第１インダクタンス要素と、
前記第１インダクタンス要素に接続された共振キャパシタと、
前記第２交流端子又は前記第１交流端子に接続された第２インダクタンス要素と、
制御装置と、
を備え、
前記制御装置は、
前記第１回路及び前記第２回路の少なくとも一方のスイッチング制御により、前記第１インダクタンス要素を介して前記第１外部端子及び前記第２外部端子の間で電力を伝達する電力伝達処理と、
前記第１インダクタンス要素及び前記共振キャパシタを含む共振回路の共振周波数を推定する推定処理と、
を行う。
【0007】
前記制御装置は、前記推定処理において、
前記第１回路及び前記第２回路の一方である対象回路を構成する全相の下アームスイッチ又は前記対象回路を構成する全相の上アームスイッチをオンする短絡処理を行った状態で、前記第１回路及び前記第２回路のうち前記対象回路以外の回路である出力回路のスイッチング制御により、前記出力回路から前記共振回路に対して、複数の周波数それぞれに対応したテスト電圧を出力し、
前記テスト電圧が出力されている場合において、前記第１外部端子及び前記第２外部端子のうち前記対象回路が接続された外部端子から前記対象回路を介して前記第１インダクタンス要素に至るまでの電流経路を流れる電流であって、複数の前記周波数それぞれに対応する電流に基づいて、前記共振周波数を推定する。
前記第１回路及び前記第２回路の一方である対象回路を構成する全相の下アームスイッチ又は前記対象回路を構成する全相の上アームスイッチをオンする短絡処理を行った状態で、前記第１回路及び前記第２回路のうち前記対象回路以外の回路である出力回路のスイッチング制御により、前記出力回路から前記共振回路に対して、複数の周波数それぞれに対応したテスト電圧を出力し、
前記テスト電圧が出力されている場合において、前記第１外部端子及び前記第２外部端子のうち前記対象回路が接続された外部端子から前記対象回路を介して前記第１インダクタンス要素に至るまでの電流経路を流れる電流であって、複数の前記周波数それぞれに対応する電流に基づいて、前記共振周波数を推定する。
【0008】
電力変換装置は、第１インダクタンス要素に加え、第２交流端子又は第１交流端子に接続された第２インダクタンス要素を備えている。ここで、推定処理においてテスト電圧が出力される場合、共振回路に加え、第２インダクタンス要素にも電流が流れる。この場合、共振回路に流れる電流であって、複数の周波数それぞれに対応する電流に基づく共振周波数の推定精度が低下し得る。
【0009】
そこで、制御装置は、出力回路からテスト電圧を出力する場合において、上記短絡処理を行う。この場合、対象回路には、全相の下アームスイッチを含む閉回路、又は全相の上アームスイッチを含む閉回路が形成される。上記閉回路のインピーダンスは第２インダクタンス要素のインピーダンスよりも小さい。このため、推定処理においてテスト電圧が出力される場合において、第２インダクタンス要素に流れる電流を十分に小さくできる。その結果、第１，第２外部端子のうち対象回路が接続された外部端子から対象回路を介して第１インダクタンス要素に至るまでの電流経路を流れる電流であって、複数の周波数それぞれに対応する電流に基づく共振周波数の推定精度を高めることができる。
【0010】
また、本開示の電力変換装置では、第２インダクタンス要素に流れる電流を小さくするための構成として、対象回路の上アームスイッチ又は下アームスイッチを流用することができる。このため、例えば電力変換装置を構成する部品数を削減することができる。
【図面の簡単な説明】
【0011】
【図1】第１実施形態に係る電力変換装置の全体構成図。
【図2】第１共振回路の共振周波数の推定処理における回路状態を示す図。
【図3】スイッチング状態及びテスト電圧等の推移を示すタイムチャート。
【図4】複数の周波数それぞれに対応するテスト電圧等の推移を示すタイムチャート。
【図5】比較例に係る第１共振回路の共振周波数の推定処理における回路状態を示す図。
【図6】第２共振回路の共振周波数の推定処理における回路状態を示す図。
【図7】共振回路のインピーダンス周波数特性等を示す図。
【図8】共振周波数の推定処理の手順を示すフローチャート。
【図9】第１実施形態の変形例に係る電力変換装置の全体構成図。
【図10】第２実施形態に係る電力変換装置の構成図。
【図11】共振周波数の推定処理の手順を示すフローチャート。
【図12】スイッチング状態及びテスト電圧等の推移を示すタイムチャート。
【図13】第３実施形態に係る共振周波数及びスイッチング損失の関係を示す図。
【図14】共振回路における静電容量変更回路の一例を示す図。
【図15】共振回路におけるインダクタンス変更回路の一例を示す図。
【図16】第４実施形態に係る電力変換装置の全体構成図。
【図17】第４実施形態の変形例に係る電力変換装置の全体構成図。
【図18】第４実施形態の変形例に係る電力変換装置の全体構成図。
【図19】その他の実施形態に係る電力変換装置の全体構成図。
【図20】その他の実施形態に係る電力変換装置の全体構成図。
【発明を実施するための形態】
【0012】
図面を参照しながら、複数の実施形態を説明する。複数の実施形態において、機能的に及び／又は構造的に対応する部分及び／又は関連付けられる部分には同一の参照符号、又は百以上の位が異なる参照符号が付される場合がある。対応する部分及び／又は関連付けられる部分については、他の実施形態の説明を参照することができる。
【0013】
＜第１実施形態＞
以下、本発明に係る電力変換装置を具体化した第１実施形態について、図面を参照しつつ説明する。本実施形態の電力変換装置は、マルチポート型のものである。電力変換装置は、例えば、車両、航空機又は船舶等の移動体に搭載される。車両は、例えば、ハイブリッド車、電気自動車又は鉄道車両である。
以下、本発明に係る電力変換装置を具体化した第１実施形態について、図面を参照しつつ説明する。本実施形態の電力変換装置は、マルチポート型のものである。電力変換装置は、例えば、車両、航空機又は船舶等の移動体に搭載される。車両は、例えば、ハイブリッド車、電気自動車又は鉄道車両である。
【0014】
図１に示すように、電力変換装置１００は、複数の外部端子と、各外部端子に対応して設けられたフルブリッジ回路とを備えている。フルブリッジ回路のスイッチング制御により、各外部端子のうち少なくとも２つの外部端子の間で電力伝達が行われる。
【0015】
電力変換装置１００は、第１外部端子、第２外部端子及び第３外部端子を備えている。第１外部端子、第２外部端子及び第３外部端子には、充放電可能な蓄電池、ＡＣ－ＤＣコンバータ及び電気負荷等が接続される。充放電可能な蓄電池、ＡＣ－ＤＣコンバータ及び電気負荷等と、電力変換装置１００とによりシステムが構成されている。電力変換装置１００は、第１外部端子である第１高電位側端子ＣＨ１及び第１低電位側端子ＣＬ１に対応するフルブリッジ回路として、第１フルブリッジ回路１０を備えている。
【0016】
第１フルブリッジ回路１０は、第１Ａ～第４ＡスイッチＱＡ１～ＱＡ４を備えている。本実施形態において、第１Ａ～第４ＡスイッチＱＡ１～ＱＡ４は、ＮチャネルＭＯＳＦＥＴであり、ボディダイオードを有している。第１スイッチＱＡ１及び第３ＡスイッチＱＡ３の高電位側端子であるドレインには、第１高電位側端子ＣＨ１が接続されている。第１ＡスイッチＱＡ１の低電位側端子であるソースには、第２ＡスイッチＱＡ２のドレインが接続され、第３ＡスイッチＱＡ３のソースには、第４ＡスイッチＱＡ４のドレインが接続されている。第２ＡスイッチＱＡ２及び第４ＡスイッチＱＡ４のソースには、第１低電位側端子ＣＬ１が接続されている。第１高電位側端子ＣＨ１には、電力変換装置１００が備える第１キャパシタ１１の第１端が接続されている。第１キャパシタ１１の第２端には、第１低電位側端子ＣＬ１が接続されている。第１キャパシタ１１は、平滑キャパシタ及びノイズ除去の役割を果たす。なお、第１キャパシタ１１は、第１フルブリッジ回路１０に内蔵されていてもよい。
【0017】
電力変換装置１００は、第２外部端子である第２高電位側端子ＣＨ２及び第２低電位側端子ＣＬ２に対応するフルブリッジ回路として、第２フルブリッジ回路２０を備えている。第２フルブリッジ回路２０は、第１Ｂ～第４ＢスイッチＱＢ１～ＱＢ４を備えている。本実施形態において、第１Ｂ～第４ＢスイッチＱＢ１～ＱＢ４は、ＮチャネルＭＯＳＦＥＴであり、ボディダイオードを有している。本実施形態において、第２フルブリッジ回路２０の構成は、第１フルブリッジ回路１０の構成と同様であるため、第２フルブリッジ回路２０の詳細な説明を省略する。
【0018】
第２高電位側端子ＣＨ２には、電力変換装置１００が備える第２キャパシタ２１の第１端が接続されている。第２キャパシタ２１の第２端には、第２低電位側端子ＣＬ２が接続されている。第２キャパシタ２１は、平滑キャパシタ及びノイズ除去の役割を果たす。なお、第２キャパシタ２１は、第２フルブリッジ回路２０に内蔵されていてもよい。
【0019】
電力変換装置１００は、第３外部端子である第３高電位側端子ＣＨ３及び第３低電位側端子ＣＬ３に対応するフルブリッジ回路として、第３フルブリッジ回路３０を備えている。第３フルブリッジ回路３０は、第１Ｃ～第４ＣスイッチＱＣ１～ＱＣ４を備えている。本実施形態において、第１Ｃ～第４ＣスイッチＱＣ１～ＱＣ４は、ＮチャネルＭＯＳＦＥＴであり、ボディダイオードを有している。本実施形態において、第３フルブリッジ回路３０の構成は、第１フルブリッジ回路１０の構成と同様であるため、第３フルブリッジ回路３０の詳細な説明を省略する。
【0020】
第３高電位側端子ＣＨ３には、電力変換装置１００が備える第３キャパシタ３１の第１端が接続されている。第３キャパシタ３１の第２端には、第３低電位側端子ＣＬ３が接続されている。第３キャパシタ３１は、平滑キャパシタ及びノイズ除去の役割を果たす。なお、第３キャパシタ３１は、第３フルブリッジ回路３０に内蔵されていてもよい。
【0021】
電力変換装置１００は、第１フルブリッジ回路１０と第２フルブリッジ回路２０との間の電力伝達を行うための第１トランス６０を備えている。第１トランス６０は、第１コイル６１と、第２コイル６２と、第１コイル６１及び第２コイル６２が巻回されたコアとを備えている。第１コイル６１及び第２コイル６２は、コアを介して磁気結合する。
【0022】
第１コイル６１の第１端には、第１フルブリッジ回路１０の第１Ａ交流端子ＣＡ１が接続されている。第１Ａ交流端子ＣＡ１には、第１ＡスイッチＱＡ１のソース及び第２ＡスイッチＱＡ２のドレインが接続されている。第１コイル６１の第２端には、第１フルブリッジ回路１０の第１Ｂ交流端子ＣＢ１が接続されている。第１Ｂ交流端子ＣＢ１には、第３ＡスイッチＱＡ３のソース及び第４ＡスイッチＱＡ４のドレインが接続されている。
【0023】
第２コイル６２の第１端には、電力変換装置１００が備える第１共振キャパシタ６３の第１端が接続されている。第１共振キャパシタ６３の第２端には、第２フルブリッジ回路２０の第２Ａ交流端子ＣＡ２が接続されている。第２コイル６２の第２端には、第２フルブリッジ回路２０の第２Ｂ交流端子ＣＢ２が接続されている。図１には、第１，第２コイル６１，６２の漏れインダクタンス６１ａ，６２ａも合わせて示す。
【0024】
第１コイル６１において第２端に対する第１端の電位が高くなる場合、第２コイル６２には、その第２端よりも第１端の電位が高くなるような誘起電圧が発生する。一方、第１コイル６１において第１端に対する第２端の電位が高くなる場合、第２コイル６２には、その第１端よりも第２端の電位が高くなるような誘起電圧が発生する。
【0025】
電力変換装置１００は、第２フルブリッジ回路２０と第３フルブリッジ回路３０との間の電力伝達を行うための第２トランス７０を備えている。第２トランス７０は、第１コイル７１（「第３コイル」に相当）と、第２コイル７２（「第４コイル」に相当）と、第１コイル７１及び第２コイル７２が巻回されたコアとを備えている。第１コイル７１及び第２コイル７２は、コアを介して磁気結合する。
【0026】
第１コイル７１の第１端には、第２Ａ交流端子ＣＡ２が接続されている。第１コイル７１の第２端には、第２Ｂ交流端子ＣＢ２が接続されている。つまり、第２トランス７０の第１コイル７１は、第１トランス６０の第２コイル６２及び第１共振キャパシタ６３の直列接続体に並列接続されている。
【0027】
第２トランス７０の第２コイル７２の第１端には、電力変換装置１００が備える第２共振キャパシタ６４の第１端が接続されている。第２共振キャパシタ６４の第２端には、第３フルブリッジ回路３０の第３Ａ交流端子ＣＡ３が接続されている。第２コイル７２の第２端には、第３フルブリッジ回路３０の第３Ｂ交流端子ＣＢ３が接続されている。図１には、第１，第２コイル７１，７２の漏れインダクタンス７１ａ，７２ａも合わせて示す。
【0028】
第１コイル７１において第２端に対する第１端の電位が高くなる場合、第２コイル７２には、その第２端よりも第１端の電位が高くなるような誘起電圧が発生する。一方、第１コイル７１において第１端に対する第２端の電位が高くなる場合、第２コイル７２には、その第１端よりも第２端の電位が高くなるような誘起電圧が発生する。
【0029】
電力変換装置１００は、第１電圧センサ１２、第２電圧センサ２２及び第３電圧センサ３２を備えている。第１電圧センサ１２は、第１キャパシタ１１の電圧を検出し、第２電圧センサ２２は、第２キャパシタ２１の電圧を検出し、第３電圧センサ３２は、第３キャパシタ３１の電圧を検出する。
【0030】
電力変換装置１００は、第１電流センサ１３、第２電流センサ２３及び第３電流センサ３３を備えている。第１電流センサ１３は、第１フルブリッジ回路１０と第１低電位側端子ＣＬ１との間を流れる電流を検出する。第２電流センサ２３は、第２フルブリッジ回路２０と第２低電位側端子ＣＬ２との間を流れる電流を検出する。第３電流センサ３３は、第３フルブリッジ回路３０と第３低電位側端子ＣＬ３との間を流れる電流を検出する。
【0031】
なお、第１電流センサ１３を例にして説明すると、第１電流センサ１３は、例えば、第１フルブリッジ回路１０と第１高電位側端子ＣＨ１との間を流れる電流を検出してもよい。
【0032】
電力変換装置１００は、第１フルブリッジ回路１０を制御対象とする第１ＥＣＵ１１０、第２フルブリッジ回路２０を制御対象とする第２ＥＣＵ１２０、第３フルブリッジ回路３０を制御対象とる第３ＥＣＵ１３０、及び全体ＥＣＵ１４０を備えている。第１，第２，第３ＥＣＵ１１０，１２０，１３０は、第１，第２，第３マイコン１１１，１２１，１３１を主体として構成される電子制御装置（Electronic Control Unit）である。全体ＥＣＵ１４０は、マイコン１４１を主体として構成される電子制御装置であり、各ＥＣＵ１１０，１２０，１３０よりも上位の制御装置である。各ＥＣＵ１１０，１２０，１３０は、全体ＥＣＵ１４０を介して情報のやり取りが可能になっている。
【0033】
各マイコン１１１，１２１，１３１，１４１は、ＣＰＵ（Central Processing Unit）を備えている。各マイコン１１１，１２１，１３１，１４１が提供する機能は、実体的なメモリ装置に記録されたソフトウェア及びそれを実行するコンピュータ、ソフトウェアのみ、ハードウェアのみ、あるいはそれらの組合せによって提供することができる。例えば、各マイコン１１１，１２１，１３１，１４１がハードウェアである電子回路によって提供される場合、それは多数の論理回路を含むデジタル回路、又はアナログ回路によって提供することができる。例えば、各マイコン１１１，１２１，１３１，１４１は、自身が備える記憶部としての非遷移的実体的記録媒体（non-transitory tangible storage medium）に格納されたプログラムを実行する。プログラムには、例えば、後述する図８等に示す処理のプログラムが含まれる。プログラムを構成するインストラクションのセットが実行されることにより、プログラムに対応する方法が実行される。記憶部は、例えば不揮発性メモリである。なお、記憶部に記憶されたプログラムは、例えばＯＴＡ（Over The Air）等、インターネット等の通信ネットワークを介して更新可能である。
【0034】
第１ＥＣＵ１１０には、第１電圧センサ１２の検出値Ｖｄｃ１及び第１電流センサ１３の検出値Ｉ１が入力される。第２ＥＣＵ１２０には、第２電圧センサ２２の検出値Ｖｄｃ２及び第２電流センサ２３の検出値Ｉ２が入力される。第３ＥＣＵ１３０には、第３電圧センサ３２の検出値Ｖｄｃ３及び第３電流センサ３３の検出値Ｉ３が入力される。各ＥＣＵ１１０，１２０，１３０に入力された各検出値は、全体ＥＣＵ１４０に送信される。
【0035】
続いて、各ＥＣＵ１１０，１２０，１３０，１４０の協働によって実行される電力伝達処理について説明する。
【0036】
電力伝達処理は、第１～第３外部端子のうち少なくとも２つの間で電力伝達を行う処理である。電力伝達が行われる２つのフルブリッジ回路と、２つのフルブリッジ回路を接続するトランスとは、ＤＡＢ（Dual Active Bridge）方式の絶縁型ＤＣＤＣコンバータを構成する。電力伝達処理では、共振キャパシタ及び漏れインダクタンスからなるＬＣ直列共振回路が利用される。
【0037】
第１フルブリッジ回路１０、第１トランス６０、第１共振キャパシタ６３及び第２フルブリッジ回路２０を含む閉ループ回路を第１閉ループ回路と称す。第１閉ループ回路において、第１共振キャパシタ６３及び第１トランス６０の漏れインダクタンス６１ａ，６２ａを含むＬＣ直列共振回路（以下、第１共振回路）が形成されている。本実施形態では、漏れインダクタンス６１ａ，６２ａの設計値は等しい。
【0038】
第２フルブリッジ回路２０、第２トランス７０、第２共振キャパシタ６４及び第３フルブリッジ回路３０を含む閉ループ回路を第２閉ループ回路と称す。第２閉ループ回路において、第２共振キャパシタ６４及び第２トランス７０の漏れインダクタンス７１ａ，７２ａを含むＬＣ直列共振回路（以下、第２共振回路）が形成されている。本実施形態では、漏れインダクタンス７１ａ，７２ａの設計値は等しい。また、本実施形態では、各トランス６０，７０の漏れインダクタンス６１ａ，６２ａ，７１ａ，７２ａの設計値は等しい。
【0039】
なお、第１，第２閉ループ回路において、第１，第２共振回路を構成するインダクタンスとして、漏れインダクタンスに代えて又は漏れインダクタンスに加えて、受動素子部品である追加のコイルが設けられてもよい。
【0040】
第１外部端子及び第２外部端子の間で電力伝達を行う場合について説明する。電力伝達の制御方法は、例えば特開２０２１－１４５４０７号公報に記載の方法を採用することができる。
【0041】
全体ＥＣＵ１４０は、第１ＡスイッチＱＡ１及び第４ＡスイッチＱＡ４の組と、第２ＡスイッチＱＡ２及び第３ＡスイッチＱＡ３の組とを交互にオンさせる指令を第１ＥＣＵ１１０に送信する。また、全体ＥＣＵ１４０は、第１ＢスイッチＱＢ１及び第４ＢスイッチＱＢ４の組と、第２ＢスイッチＱＢ２及び第３ＢスイッチＱＢ３の組とを交互にオンさせる指令値を第２ＥＣＵ１２０に送信する。全体ＥＣＵ１４０は、第１ＡスイッチＱＡ１のオフへの切り替えタイミングと、第１ＢスイッチＱＢ１のオフへの切り替えタイミングとの位相差を調整することにより、電力伝達方向及び電力伝達量を制御することができる。
【0042】
続いて、第２外部端子及び第３外部端子の間で電力伝達を行う場合について説明する。全体ＥＣＵ１４０は、第１ＢスイッチＱＢ１及び第４ＢスイッチＱＢ４の組と、第２ＢスイッチＱＢ２及び第３ＢスイッチＱＢ３の組とを交互にオンさせる指令を第２ＥＣＵ１２０に送信する。また、全体ＥＣＵ１４０は、第１ＣスイッチＱＣ１及び第４ＣスイッチＱＣ４の組と、第２ＣスイッチＱＣ２及び第３ＣスイッチＱＣ３の組とを交互にオンさせる指令を第３ＥＣＵ１３０に送信する。全体ＥＣＵ１４０は、第１ＢスイッチＱＢ１のオフへの切り替えタイミングと、第１ＣスイッチＱＣ１のオフへの切り替えタイミングとの位相差を調整することにより、電力伝達方向及び電力伝達量を制御することができる。
【0043】
電力伝達処理における各スイッチＱＡ１～ＱＡ４，ＱＢ１～ＱＢ４，ＱＣ１～ＱＣ４のスイッチング周波数ｆβは、第１，第２共振回路の共振周波数のうち高い方よりも高周波側の周波数（例えば、１００ｋＨｚ）に設定されている。例えば、第１共振キャパシタ６３の静電容量と第２共振キャパシタ６４の静電容量とが等しい場合、第１，第２共振回路の共振周波数は、基本的には等しい値になる。本実施形態において、各スイッチＱＡ１～ＱＡ４，ＱＢ１～ＱＢ４，ＱＣ１～ＱＣ４のスイッチング周期Ｔβ（＝１／ｆβ：スイッチング周波数）は等しい値に設定されている。
【0044】
続いて、全体ＥＣＵ１４０により実行される共振周波数の推定処理について説明する。
【0045】
【0046】
全体ＥＣＵ１４０は、各フルブリッジ回路１０，２０，３０のうち、テスト電圧Ｖｔｅｓｔの出力元となるフルブリッジ回路である出力回路と、共振周波数の推定対象となる共振回路（以下、対象共振回路）を介して接続されたフルブリッジ回路である対象回路とを選択する。また、全体ＥＣＵ１４０は、各フルブリッジ回路１０，２０，３０のうち、出力回路及び対象回路以外の回路を残余回路として選択する。図２に示す例では、出力回路が第１フルブリッジ回路１０であり、対象共振回路が第１共振回路であり、対象回路が第２フルブリッジ回路２０であり、残余回路が第３フルブリッジ回路３０である。
【0047】
全体ＥＣＵ１４０は、対象回路である第２フルブリッジ回路２０において、上アームスイッチである第１ＢスイッチＱＢ１及び第３ＢスイッチＱＢ３をオフし、下アームスイッチである第２ＢスイッチＱＢ２及び第４ＢスイッチＱＢ４をオンする短絡処理の指令を、第２ＥＣＵ１２０に送信する。
【0048】
全体ＥＣＵ１４０は、残余回路である第３フルブリッジ回路３０を構成する各スイッチＱＣ１～ＱＣ４を全てオフする全オフ処理を、第３ＥＣＵ１３０に送信する。
【0049】
全体ＥＣＵ１４０は、短絡処理及び全オフ処理を行っている状態において、図３に示すように、第１ＡスイッチＱＡ１及び第４ＡスイッチＱＡ４の組と、第２ＡスイッチＱＡ２及び第３ＡスイッチＱＡ３の組とを交互にオンする。これにより、第１フルブリッジ回路１０から第１トランス６０の第１コイル６１に対して、正極性のテスト電圧Ｖｔｅｓｔと負極性のテスト電圧Ｖｔｅｓｔとが交互に出力される。テスト電圧Ｖｔｅｓｔは、振幅Ｖａを有するとともに第ｉ周波数（ｉ＝１，２，３，…，Ｎ）を有する交流電圧であり、具体的には矩形波電圧である。Ｖａは、第１キャパシタ１１の端子電圧と同等の電圧である。図３において、Ｔｓｗは、推定処理における第１フルブリッジ回路１０の各スイッチＱＡ１～ＱＡ４のスイッチング周期を示す。
【0050】
第１コイル６１にテスト電圧Ｖｔｅｓｔが印加されると、第１コイル６１に電流が流れる。ここで、全体ＥＣＵ１４０は、第１オン期間及び第２オン期間の少なくとも一方の期間における第１電流センサ１３の検出値Ｉ１（Ｉｔｅｓｔ）を、Ａ／Ｄ変換等の電流サンプリング処理によって取得する。第１オン期間は、図３に示すように、第１ＡスイッチＱＡ１及び第４ＡスイッチＱＡ４のオン期間である。第２オン期間は、第２ＡスイッチＱＡ２及び第３ＡスイッチＱＡ３のオン期間である。全体ＥＣＵ１４０は、具体的には、第１オン期間の最終タイミングｔｓｐ及び第２オン期間の最終タイミングｔｓｐのうち少なくとも一方における第１電流センサ１３の検出値Ｉ１を取得する。第１，第２オン期間において最終タイミングｔｓｐに近くなるほど、共振電流のピーク値に近い電流を検出でき、共振周波数の推定精度の向上を図ることができる。第１電流センサ１３の検出値Ｉ１は、第１ＥＣＵ１１０を介して全体ＥＣＵ１４０に送信される。なお、テスト電圧Ｖｔｅｓｔの極性によらず第１電流センサ１３の検出値Ｉ１の符号が正になっているのは、第１フルブリッジ回路１０により整流されているためである。
【0051】
第１オン期間及び第２オン期間における第１電流センサ１３の検出値Ｉ１は、第１共振回路に流れる共振電流のピーク値付近の大きさとなる。パルス状のテスト電圧Ｖｔｅｓｔの出力期間中に共振電流のピーク付近の大きさとなるのは、印加電圧に対する共振電流の位相遅れ成分であるリアクタンスがＬＣ共振によって十分に小さくなり、テスト電圧Ｖｔｅｓｔと共振電流との位相が概ね等しくなっているためである。
【0052】
全体ＥＣＵ１４０は、第１周波数を有するテスト電圧Ｖｔｅｓｔの出力処理及び電流検出処理を完了すると、第２，３，…，Ｎ周波数を有するテスト電圧Ｖｔｅｓｔの出力処理を順次行い、各出力処理時において第１電流センサ１３の検出値Ｉ１を取得する。全体ＥＣＵ１４０は、第１周波数から第Ｎ周波数に向かうにつれて周波数が高くなるように周波数を走査してもよいし、第１周波数から第Ｎ周波数に向かうにつれて周波数が低くなるように周波数を走査してもよい。
【0053】
全体ＥＣＵ１４０は、第１～第Ｎ周波数それぞれに対応するテスト電圧Ｖｔｅｓｔを出力した場合における第１電流センサ１３の検出値Ｉ１（１）～Ｉ１（Ｎ）を取得し、取得した検出値Ｉ１（１）～Ｉ１（Ｎ）のうち最も大きい検出値に対応する周波数を第１共振回路の共振周波数ｆｒｅｚ１として推定する。この推定方法は、共振回路のインピーダンスが共振周波数ｆｒｅｚにおいて最小となり、流れる電流が最大になることに基づくものである。
【0054】
図４には、第１フルブリッジ回路１０からテスト電圧Ｖｔｅｓｔを出力した場合における第１コイル６１に流れる電流Ｉｂｒ１及び第１電流センサ１３の検出値Ｉ１（Ｉｔｅｓｔ）の推移を示す。図４に示す例では、実効値が同じテスト電圧Ｖｔｅｓｔを、８９ｋＨｚから９４ｋＨｚまで１ｋＨｚ刻みで順に走査した場合におけるＩｂｒ１，Ｉ１を１つのグラフに重ねて示している。この例では、第１共振回路の共振周波数は９１．２ｋＨｚであるとする。
【0055】
全体ＥＣＵ１４０は、６つの周波数それぞれに対応するテスト電圧Ｖｔｅｓｔを出力した場合における第１電流センサ１３の検出値Ｉ１（１）～Ｉ１（６）のうち、９１ｋＨｚの検出値が最も大きいと判定する。このため、全体ＥＣＵ１４０は、第１共振回路の共振周波数が９１ｋＨｚであると推定する。
【0056】
推定処理において、上述した短絡処理が実行されることが、共振周波数の推定精度の向上に寄与している。つまり、図２の第２フルブリッジ回路２０の部分に破線矢印にて示すように、第２ＢスイッチＱＢ２、第４ＢスイッチＱＢ４、第１共振キャパシタ６３及び第２コイル６２を含む閉回路のインピーダンスが、第１ＢスイッチＱＢ１のボディダイオード、第２キャパシタ２１、第２ＢスイッチＱＢ２のボディダイオード、第１コイル６１及び第１共振キャパシタ６３を含む閉回路（図５参照）のインピーダンスよりも十分に小さい。このため、第２キャパシタ２１に流れる電流を十分小さくできる。第１共振回路の推定処理における電流流通経路に、第２キャパシタ２１等、第１共振回路の構成要素以外の要素が含まれると、第１共振回路の共振周波数の推定精度が低下し得る。本実施形態の短絡処理によれば、第１共振回路の推定処理における電流流通経路から、第１共振回路の構成要素以外の要素を極力除くことができるため、共振周波数の推定精度を向上できる。
【0057】
なお、図５に示すように、第２フルブリッジ回路２０の各スイッチＱＢ１～ＱＢ４が全てオフされる場合、第１ＢスイッチＱＢ１のボディダイオード、第２キャパシタ２１、第２ＢスイッチＱＢ２のボディダイオード、第１コイル６１及び第１共振キャパシタ６３を含む閉回路に電流が多く流れてしまい、共振周波数の推定精度が低下し得る。
【0058】
本実施形態とは異なり、例えば、第２コイル６２及び第１共振キャパシタ６３の並列接続体に短絡用スイッチが並列接続され、推定処理時に短絡用スイッチをオンし、第２キャパシタ２１に電流が流れないようにして共振周波数の推定精度を向上させる手法も考えられる。しかしながら、この場合、追加部品が必要となり、電力変換装置１００の体格が増大する懸念がある。
【0059】
推定処理において、上述した全オフ処理が実行されることも、共振周波数の推定精度の向上に寄与している。第３フルブリッジ回路３０において全オフ処理が実行されることにより、第２コイル７２、第２共振キャパシタ６４、第１ＣスイッチＱＣ１のボディダイオード、第３キャパシタ３１及び第４ＣスイッチＱＣ４のボディダイオードを含む閉回路に電流が流れる。この閉回路のインピーダンスは、仮に第３フルブリッジ回路３０において短絡処理が実行されることにより形成される、第２コイル７２、第２共振キャパシタ６４、第２ＣスイッチＱＣ２及び第４ＣスイッチＱＣ４を含む閉回路のインピーダンスよりも大きい。このため、推定処理時において第２トランス７０及び第３フルブリッジ回路３０に流れる電流を低減でき、共振周波数の推定精度を向上できる。
【0060】
続いて、図６を用いて、第２共振回路の共振周波数の推定方法について説明する。
【0061】
全体ＥＣＵ１４０は、テスト電圧Ｖｔｅｓｔの出力元となる出力回路として第２フルブリッジ回路２０を選択し、短絡処理が実行される対象回路として第３フルブリッジ回路３０を選択し、全オフ処理が実行される残余回路として第１フルブリッジ回路１０を選択する。
【0062】
全体ＥＣＵ１４０は、対象回路である第３フルブリッジ回路３０において、上アームスイッチである第１ＣスイッチＱＣ１及び第３ＣスイッチＱＣ３をオフし、下アームスイッチである第２ＣスイッチＱＣ２及び第４ＣスイッチＱＣ４をオンする短絡処理の指令を第３ＥＣＵ１３０に送信する。全体ＥＣＵ１４０は、残余回路である第１フルブリッジ回路１０を構成する各スイッチＱＡ１～ＱＡ４を全てオフする全オフ処理の指令を、第１ＥＣＵ１１０に送信する。
【0063】
全体ＥＣＵ１４０は、短絡処理及び全オフ処理を行っている状態において、第１ＢスイッチＱＢ１及び第４ＢスイッチＱＢ４の組と、第２ＢスイッチＱＢ２及び第３ＢスイッチＱＡＢの組とを交互にオンする。これにより、第２フルブリッジ回路２０から第２トランス７０の第１コイル７１に対して、正極性のテスト電圧Ｖｔｅｓｔと負極性のテスト電圧Ｖｔｅｓｔとが交互に出力される。この場合におけるテスト電圧Ｖｔｅｓｔは、第ｉ周波数（ｉ＝１，２，３，…，Ｎ）を有する交流電圧であり、具体的には矩形波電圧である。
【0064】
第２トランス７０の第１コイル７１にテスト電圧Ｖｔｅｓｔが印加されると、第１コイル７１に電流が流れる。ここで、全体ＥＣＵ１４０は、第１共振回路の共振周波数の推定時と同様に、第１オン期間及び第２オン期間の少なくとも一方の期間における第２電流センサ２３の検出値Ｉ２（Ｉｔｅｓｔ）を、Ａ／Ｄ変換等の電流サンプリング処理によって取得する。第１オン期間は、第１ＢスイッチＱＢ１及び第４ＢスイッチＱＢ４のオン期間である。第２オン期間は、第２ＢスイッチＱＢ２及び第３ＢスイッチＱＢ３のオン期間である。全体ＥＣＵ１４０は、具体的には、第１オン期間の最終タイミングｔｓｐ及び第２オン期間の最終タイミングｔｓｐのうち少なくとも一方における第２電流センサ２３の検出値Ｉ２を取得する。第２電流センサ２３の検出値Ｉ２は、第２ＥＣＵ１２０を介して全体ＥＣＵ１４０に送信される。
【0065】
全体ＥＣＵ１４０は、第１周波数を有するテスト電圧Ｖｔｅｓｔの出力処理及び電流検出処理を完了すると、第２，３，…，Ｎ周波数を有するテスト電圧Ｖｔｅｓｔの出力処理を順次行い、各出力処理時において第２電流センサ２３の検出値Ｉ２を取得する。全体ＥＣＵ１４０は、第１～第Ｎ周波数それぞれに対応するテスト電圧Ｖｔｅｓｔを出力した場合における第２電流センサ２３の検出値Ｉ２（１）～Ｉ２（Ｎ）を取得し、取得した検出値Ｉ２（１）～Ｉ２（Ｎ）のうち最も大きい検出値に対応する周波数を第２共振回路の共振周波数ｆｒｅｚ２として推定する。
【0066】
全体ＥＣＵ１４０は、推定した第１，第２共振回路の共振周波数ｆｒｅｚ１，ｆｒｅｚ２のうち、高い方の周波数よりも高い周波数を、電力伝達処理で用いるスイッチング周波数ｆβに設定する。この設定方法を採用する理由について説明する。
【0067】
図７に、ＬＣ直列共振回路のインピーダンス周波数特性を示す。図７のｆｒｅｚは、共振回路の共振周波数である。共振周波数ｆｒｅｚよりもスイッチング周波数ｆβが低い領域が容量性領域であり、共振周波数ｆｒｅｚよりもスイッチング周波数ｆβが高い領域が誘導性領域である。
【0068】
１次側フルブリッジ回路と２次側フルブリッジ回路との間の位相差を制御することにより伝達電力を制御する方式の電力変換装置においては、容量性領域において電力伝達処理を行うことが困難である。これは、スイッチング周波数ｆβよりも共振周波数ｆｒｅｚの方が高いためである。この場合、短い周期で大きく揺れる共振電流を、共振電流よりも長いスイッチング周期ｆβを用いて制御することができず、電流が発散し、過電流が流れてしまうおそれがある。なお、共振周波数とスイッチング周波数とが等しい完全共振状態となる場合においても、電力伝達処理を行うことが困難である。これは、共振電流が最大となることに起因して、電流制御ができないためである。
【0069】
そこで、本実施形態において、全体ＥＣＵ１４０は、電力伝達処理で用いるスイッチング周波数ｆβを、第１，第２共振回路の共振周波数ｆｒｅｚ１，ｆｒｅｚ２のうち、高い方の周波数よりも高い周波数に設定する。例えば、全体ＥＣＵ１４０は、スイッチング周波数ｆβを、誘導性領域における上限値ｆｒｈ未満の周波数であって、かつ、「共振周波数×１．２≦ｆβ≦共振周波数×２」の周波数に設定すればよい。この場合、部分共振状態となり、共振回路に流れる電流波形が、矩形波に正弦波が加わったような波形となる。その結果、フルブリッジ回路を構成するスイッチのターンオフ時の電流を低減でき、電力伝達処理におけるスイッチング損失を効果的に低減できる。
【0070】
図８に、全体ＥＣＵ１４０により実行される共振周波数の推定処理のフローチャートを示す。
【0071】
ステップＳ１０では、第１，第２共振回路の中から推定対象となる対象共振回路を選択する。本実施形態では、まず、第１共振回路を対象推定回路として選択する。また、第１フルブリッジ回路１０を出力回路として選択し、第２フルブリッジ回路２０を対象回路として選択し、第３フルブリッジ回路３０を残余回路として選択する。
【0072】
ステップＳ１１では、短絡処理を行う。詳しくは、対象回路である第２フルブリッジ回路２０において、第１ＢスイッチＱＢ１及び第３ＢスイッチＱＢ３をオフし、下アームスイッチである第２ＢスイッチＱＢ２及び第４ＢスイッチＱＢ４をオンする指令を、第２ＥＣＵ１２０に送信する。
【0073】
ステップＳ１２では、全オフ処理を行う。詳しくは、残余回路である第３フルブリッジ回路３０を構成する各スイッチＱＣ１～ＱＣ４を全てオフする指令を、第３ＥＣＵ１３０に送信する。
【0074】
ステップＳ１３では、第１ＡスイッチＱＡ１及び第４ＡスイッチＱＡ４の組と、第２ＡスイッチＱＡ２及び第３ＡスイッチＱＡ３の組とを交互にオンする指令を、第１ＥＣＵ１１０に送信する。これにより、第１フルブリッジ回路１０から第１トランス６０の第１コイル６１に対して、第１周波数を有するテスト電圧Ｖｔｅｓｔが出力される。
【0075】
ステップＳ１４では、テスト電圧Ｖｔｅｓｔが出力されている場合における第１電流センサ１３の検出値Ｉ１を取得する。
【0076】
ステップＳ１５では、第１～第Ｎ周波数それぞれのテスト電圧Ｖｔｅｓｔを出力した場合における第１電流センサ１３の検出値Ｉ１の取得が完了したか否かを判定する。ステップＳ１５において否定判定した場合には、ステップＳ１３に移行し、第２周波数を有するテスト電圧の出力処理を行う。
【0077】
ステップＳ１５において第Ｎ周波数を有するテスト電圧Ｖｔｅｓｔを出力した場合における第１電流センサ１３の検出値Ｉ１の取得が完了したと判定した場合には、ステップＳ１６に進む。ステップＳ１６では、取得した各検出値Ｉ１（ｉ）（ｉ＝１，２，３，…，Ｎ）のうち最も大きい検出値に対応する周波数を第１共振回路の共振周波数ｆｒｅｚ１として推定する。
【0078】
ステップＳ１７では、第１，第２共振回路の双方の共振周波数ｆｒｅｚ１，ｆｒｅｚ２の推定が完了したか否かを判定する。ステップＳ１７において否定判定した場合、ステップＳ１０に移行し、第２共振回路を対象推定回路として選択する。そして、第１共振回路の共振周波数の推定処理の場合と同様に、ステップＳ１１～Ｓ１６の処理を行う。
【0079】
ステップＳ１７において肯定判定した場合には、ステップＳ１８に進み、推定した第１，第２共振回路の共振周波数ｆｒｅｚ１，ｆｒｅｚ２のうち、高い方よりも高い周波数を、電力伝達処理で用いるスイッチング周波数ｆβに設定する。そして、ステップＳ１９では、電力伝達処理を実行するモードに移行する。
【0080】
なお、共振周波数の推定対象となる第１，第２共振回路の選択順序は、第１共振回路を選択した後に第２共振回路を選択する等、特定順序であることに限らず、適宜変更されてもよい。
【0081】
以上詳述した本実施形態によれば、共振回路の共振周波数の推定精度を高めることができる。また、推定精度を高めるための構成として、各フルブリッジ回路１０，２０，３０の上アームスイッチ又は下アームスイッチを流用することができる。これにより、例えば、第１共振回路の共振周波数を推定する場合において、第１トランス６０の第２コイル６２及び第１共振キャパシタ６３の直列接続体に短絡用のスイッチを追加で並列接続する必要がなくなる。これにより、電力変換装置１００の部品数を削減できる。
【0082】
＜第１実施形態の変形例＞
・短絡処理は、対象回路を構成する全相の下アームスイッチをオンする処理に限らず、対象回路を構成する全相の上アームスイッチをオンする処理であってもよい。
・短絡処理は、対象回路を構成する全相の下アームスイッチをオンする処理に限らず、対象回路を構成する全相の上アームスイッチをオンする処理であってもよい。
【0083】
・全体ＥＣＵ１４０は、推定処理において、全オフ処理に代えて、以下に説明する処理を行ってもよい。第１共振回路の共振周波数の推定を例にして説明すると、全体ＥＣＵ１４０は、第１ＡスイッチＱＡ１及び第４ＡスイッチＱＡ４のオン期間（第１オン期間）において、第１ＣスイッチＱＣ１及び第４ＣスイッチＱＣ４をオンするとともに第２ＣスイッチＱＣ２及び第３ＣスイッチＱＣ３をオフする。また、全体ＥＣＵ１４０は、第３ＡスイッチＱＡ３及び第２ＡスイッチＱＡ２のオン期間（第２オン期間）において、第２ＣスイッチＱＣ２及び第３ＣスイッチＱＣ３をオンするとともに、第１ＣスイッチＱＣ１及び第４ＣスイッチＱＣ４をオンする。このように、第２ＣスイッチＱＣ２及び第４ＣスイッチＱＣ４の同時オン、又は第１ＣスイッチＱＣ１及び第３ＣスイッチＱＣ３の同時オンが実行されなければ、共振周波数の推定精度の向上に寄与する。
【0084】
・第１電流センサ１３の設置位置は、第１ＡスイッチＱＡ１及び第２ＡスイッチＱＡ２の接続点から第１コイル６１までの電気経路、又は第３ＡスイッチＱＡ３及び第４ＡスイッチＱＡ４の接続点から第１コイル６１までの電気経路であってもよい。なお、第２電流センサ２３及び第３電流センサ３３についても同様である。
【0085】
・電流のサンプリング方法は、上述した方法に限らず、例えば、電流ピークホールド回路によって共振電流のピーク値を検出したり、ローパスフィルタ等によって共振電流の実効値を検出したりしてもよい。
【0086】
・全体ＥＣＵ１４０は、推定処理において、第１オン期間のうち最終タイミングよりも前のタイミング、及び第２オン期間のうち最終タイミングよりも前のタイミングにおいて第１，第２電流センサ１３，２３の検出値Ｉ１，Ｉ２を取得してもよい。
【0087】
・全体ＥＣＵ１４０は、電力伝達処理が行われる場合における各スイッチＱＡ１～ＱＡ４，ＱＢ１～ＱＢ４，ＱＣ１～ＱＣ４のスイッチング周波数ｆβを、推定した第１，第２共振周波数ｆｒｅｚ１，ｆｒｅｚ２のうち低い方よりも低い周波数に設定してもよい。この設定は、例えば、第１フルブリッジ回路１０から第１トランス６０を介して第２フルブリッジ回路２０に電力を伝達する場合において、第２フルブリッジ回路２０を構成する各スイッチＱＢ１～ＱＢ４がオフに維持される制御が実行される構成に適用される。
【0088】
・第１共振キャパシタ６３は、第１トランス６０の第２コイル６２ではなく第１コイル６１に直列接続されていてもよい。
【0089】
・第２共振キャパシタ６４は、第２トランス７０の第２コイル７２ではなく第１コイル７１に直列接続されていてもよい。
【0090】
・第２トランス７０の第１コイル７１は、第２フルブリッジ回路２０の第２Ａ交流端子ＣＡ２及び第２Ｂ交流端子ＣＢ２ではなく、第１フルブリッジ回路１０の第１Ａ交流端子ＣＡ１及び第１Ｂ交流端子ＣＢ１に接続されていてもよい。
【0091】
・図９に示すように、電力変換装置は、第１トランス６０の第１コイル６１と第１Ａ交流端子ＣＡ１とを電気的に接続する共振キャパシタ１６３と、第２トランス７０の第１コイル７１と第２Ａ交流端子ＣＡ２とを電気的に接続する共振キャパシタ１６４とを備えていてもよい。この場合、第１共振回路は、第１共振キャパシタ６３、共振キャパシタ１６３及び漏れインダクタンス６１ａ，６２ａにより構成され、第２共振回路は、第２共振キャパシタ６４、共振キャパシタ１６４及び漏れインダクタンス７１ａ，７２ａにより構成される。
【0092】
・図８に示す推定処理は、各ＥＣＵ１１０，１２０，１３０，１４０の起動直後に実行されてもよいし、電力伝達処理の実行期間以外の期間であれば起動直後以外の期間に実行されてもよい。
【0093】
・例えば各ＥＣＵ１１０，１２０，１３０，１４０の起動直後に実行される推定処理において、共振周波数の推定対象となる共振回路は、電力変換装置１００が備える全ての共振回路に限らず、一部の共振回路であってもよい。この場合、推定対象となる一部の共振経路は、各ＥＣＵ１１０，１２０，１３０，１４０の起動毎に変更されてもよい。
【0094】
・全体ＥＣＵ１４０は、推定した共振周波数がその正常範囲から外れていると判定した場合、正常範囲から外れている共振周波数に対応する共振回路に異常が発生していると判定してもよい。この場合、全体ＥＣＵ１４０は、電力伝達処理の実行を禁止したり、異常が発生している旨をユーザに通知する処理を行ったりしてもよい。ここで、通知処理は、例えば、システムが備える通知部（例えば、ブザー等の音生成部、電灯等の光生成部）を制御することによりユーザに通知する処理とすればよい。
【0095】
・全体ＥＣＵ１４０は、推定処理の実行に先立ち、各外部端子に接続された電気負荷と各外部端子との電気的な接続を遮断してもよい。
【0096】
・推定処理におけるフルブリッジ回路のスイッチング制御や、推定処理時にフルブリッジ回路等に電流が流れることに伴い発生する損失エネルギが、フルブリッジ回路の外部端子側のキャパシタ（例えば、図２の回路状態における第１キャパシタ１１）に蓄積されている静電エネルギに対して大きいことがある。この場合、全体ＥＣＵ１４０は、外部端子に接続された電圧源からキャパシタに、推定処理時に必要な電力を供給する制御を行ってもよい。
【0097】
＜第２実施形態＞
以下、第２実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１０に示すように、電力変換装置１００は、第１電圧調整回路１５及び第２電圧調整回路２５を備えている。なお、図１０では、便宜上、第３フルブリッジ回路３０等の図示を省略している。
以下、第２実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１０に示すように、電力変換装置１００は、第１電圧調整回路１５及び第２電圧調整回路２５を備えている。なお、図１０では、便宜上、第３フルブリッジ回路３０等の図示を省略している。
【0098】
本実施形態において、第１電圧調整回路１５は、第１放電抵抗体１５ａ及び第１放電スイッチ１５ｂの直列接続体を備え、第１キャパシタ１１の放電回路である。第２電圧調整回路２５も、第２放電抵抗体２５ａ及び第２放電スイッチ２５ｂの直列接続体を備え、第２キャパシタ２１の放電回路である。第１電圧調整回路１５は、第１キャパシタ１１に並列接続され、第２電圧調整回路２５は、第２キャパシタ２１に並列接続されている。本実施形態において、各電圧調整回路１５，２５は、推定処理時において共振回路に過電流が流れる事態の発生を抑制するために用いられる。
【0099】
電力変換装置１００は、第１高電位側端子ＣＨ１及び第１低電位側端子ＣＬ１と第１電圧調整回路１５との間を電気的に接続又は遮断するための第１遮断スイッチＳＭＲ１（例えばリレー）を備えている。また、電力変換装置１００は、第２高電位側端子ＣＨ２及び第２低電位側端子ＣＬ２と第２電圧調整回路２５との間を電気的に接続又は遮断するための第２遮断スイッチＳＭＲ２（例えばリレー）を備えている。図１０には、第１高電位側端子ＣＨ１及び第１低電位側端子ＣＬ１に第１蓄電池Ｂ１が接続され、第２高電位側端子ＣＨ２及び第２低電位側端子ＣＬ２に第２蓄電池Ｂ２が接続される例を示す。
【0100】
第１ＥＣＵ１１０は、第１遮断スイッチＳＭＲ１をオフした状態で第１放電スイッチ１５ｂの制御により第１キャパシタ１１から電荷を放電させる。これにより、第１共振回路の共振周波数の推定処理時における第１キャパシタ１１の端子電圧を、電力伝達処理時における第１キャパシタ１１の端子電圧（具体的には定格電圧）よりも低くする。その結果、推定処理時におけるテスト電圧Ｖｔｅｓｔの１周期における実効値（例えば、基本波成分の実効値）が、電力伝達処理時において第１フルブリッジ回路１０から出力される電圧の１周期における実効値（例えば、基本波成分の実効値）よりも小さくなる。推定処理時においては、短絡処理が行われているため、２次側のフルブリッジ回路のインピーダンスが小さくなっており、電流が流れやすい。このため、テスト電圧Ｖｔｅｓｔの実効値を小さくすることにより、過電流が流れる事態の発生を抑制する。
【0101】
同様に、全体ＥＣＵ１４０は、第２遮断スイッチＳＭＲ２をオフした状態で第２放電スイッチ２５ｂの制御により第２キャパシタ２１から電荷を放電させる。これにより、第２共振回路の共振周波数の推定処理時における第２キャパシタ２１の端子電圧を、電力伝達処理時における第２キャパシタ２１の端子電圧よりも低くする。
【0102】
なお、推定処理時において第１，第２キャパシタ１１，２１の端子電圧を下げすぎると、共振回路に流れる電流の変化が小さくなり、共振周波数の推定精度が低下し得る。このため、推定処理時において第１，第２キャパシタ１１，２１の端子電圧は、過電流の抑制と共振周波数の推定精度の確保とを考慮した値に設定されることが望ましい。
【0103】
【0104】
ステップＳ１０の処理の完了後、ステップＳ２０に進む。第１共振回路を対象推定回路として選択している場合、ステップＳ２０では、第１遮断スイッチＳＭＲ１をオフした状態で、第１放電スイッチ１５ｂの制御により第１キャパシタ１１から電荷を放電させる指令を、第１ＥＣＵ１１０に送信する。これにより、ステップＳ１３において、テスト電圧Ｖｔｅｓｔの１周期における実効値を、電力伝達処理時において第１フルブリッジ回路１０から出力される電圧の１周期における実効値よりも小さくする。
【0105】
図１２に、推定処理時におけるテスト電圧Ｖｔｅｓｔの振幅Ｖｅが、電力伝達制御時における第１フルブリッジ回路１０の出力電圧の振幅Ｖｓよりも小さくされることにより、上記実効値の設定が実現される場合の例を示す。ここで、推定処理時におけるテスト電圧Ｖｔｅｓｔの振幅Ｖｅは、電力伝達制御時における第１フルブリッジ回路１０の出力電圧の振幅ＶｓのＫ倍の値に設定されていればよい。Ｋは、例えば、「１／３≦Ｋ＜１／２」、「１／４≦Ｋ＜１／３」、「１／５≦Ｋ＜１／４」、「１／８≦Ｋ＜１／５」、「１／１０≦Ｋ＜１／８」又は「１／１５≦Ｋ＜１／１０」に設定されていればよい。
【0106】
続くステップＳ２１では、図１２に示すように、推定処理におけるテスト電圧Ｖｔｅｓｔのパルス幅を、電力伝達処理における第１フルブリッジ回路１０の出力電圧のパルス幅よりも小さくするように第１フルブリッジ回路１０のスイッチング制御を行う指令を、第１ＥＣＵ１１０に送信する。これにより、テスト電圧Ｖｔｅｓｔの１周期における実効値を、電力伝達処理時において第１フルブリッジ回路１０から出力される電圧の１周期における実効値よりも小さくする。ここで、全体ＥＣＵ１４０は、第４ＡスイッチＱＡ４のオンへの切り替えタイミングを遅らせることにより、パルス幅を小さくすればよい。また、推定処理におけるテスト電圧Ｖｔｅｓｔのパルス幅は、電力伝達処理における第１フルブリッジ回路１０の出力電圧のパルス幅のＭ倍に設定されていればよい。Ｍは、例えば、「１／５≦Ｍ＜１／３」、「１／７≦Ｍ＜１／５」、「１／１０≦Ｍ＜１／７」、「１／１５≦Ｍ＜１／１０」、「１／２０≦Ｋ＜１／１５」又は「１／２５≦Ｋ＜１／２０」に設定されていればよい。
【0107】
先の図１１の説明に戻り、第２共振回路を対象推定回路として選択している場合、ステップＳ２０では、第２遮断スイッチＳＭＲ２をオフした状態で、第２放電スイッチ２５ｂの制御により第２キャパシタ２１から電荷を放電させる指令を、第２ＥＣＵ１２０に送信する。これにより、ステップＳ１３において、テスト電圧Ｖｔｅｓｔの１周期における実効値を、電力伝達処理時において第２フルブリッジ回路２０から出力される電圧の１周期における実効値よりも小さくする。
【0108】
続くステップＳ２１では、推定処理におけるテスト電圧Ｖｔｅｓｔのパルス幅を、電力伝達処理における第２フルブリッジ回路２０の出力電圧のパルス幅よりも小さくするように第２フルブリッジ回路２０のスイッチング制御を行う指令を、第２ＥＣＵ１２０に送信する。
【0109】
以上説明した本実施形態によれば、推定処理時において過電流が流れる事態の発生を抑制することができる。
【0110】
＜第２実施形態の変形例＞
図１１のステップＳ２０又はＳ２１のいずれかの処理が実行されなくてもよい。
図１１のステップＳ２０又はＳ２１のいずれかの処理が実行されなくてもよい。
【0111】
＜第３実施形態＞
以下、第３実施形態について、第１，第２実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、共振回路の共振周波数のばらつきに起因した不都合の発生を抑制する。
以下、第３実施形態について、第１，第２実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、共振回路の共振周波数のばらつきに起因した不都合の発生を抑制する。
【0112】
図１３に、共振回路を構成する共振キャパシタ及び漏れインダクタンスのばらつきや温度依存性等に起因した共振回路の共振周波数のばらつき範囲と、スイッチング損失との関係を示す。図１３に示す例では、電力伝達処理時におけるスイッチング周波数ｆβが１００ｋＨｚに設定されている。図１３に示す例では、共振周波数のばらつき範囲が７７ｋＨｚから９２ｋＨｚまでの範囲である。ばらつき範囲の上限周波数がｆｒＨであり、ばらつき範囲の下限周波数がｆｒＬである。目標周波数範囲の下限値がｆｒ１（８０ｋＨｚを例示）であり、目標周波数範囲の上限値がｆｒ２（８８ｋＨｚを例示）である。共振周波数が目標周波数範囲内であれば、電力伝達処理時において電力変換装置１００で発生するスイッチング損失がその上限値Ｔｌｉｍ以下となる。
【0113】
共振周波数が目標周波数範囲の上限値ｆｒ２よりも高くなり、共振周波数がスイッチング周波数ｆβに近くなる場合、電流制御の安定性が低下し得る。そこで、電力変換装置１００は、共振回路の静電容量及びインダクタンスの少なくとも一方を変更する変更回路を備えている。全体ＥＣＵ１４０は、推定処理において第１共振回路を対象推定回路として選択している場合、推定した第１共振回路の共振周波数ｆｒｅｚ１が目標周波数範囲の上限値ｆｒ２よりも高いと判定した場合、第１共振回路の静電容量及びインダクタンスの少なくとも一方を増加させ、第１共振回路の共振周波数を目標周波数範囲内にするように変更回路を制御する。
【0114】
一方、共振周波数が目標周波数範囲の下限値ｆｒ１よりも低くなり、共振周波数がスイッチング周波数ｆβから離れる場合、電流波形が矩形状になり、ターンオフ時におけるスイッチング損失が増大し得る。そこで、全体ＥＣＵ１４０は、推定処理において第１共振回路を対象推定回路として選択している場合、推定した第１共振回路の共振周波数ｆｒｅｚ１が目標周波数範囲の下限値ｆｒ１よりも低いと判定した場合、第１共振回路の静電容量及びインダクタンスの少なくとも一方を減少させ、第１共振回路の共振周波数を目標周波数範囲内にするように変更回路を制御する。
【0115】
なお、上述した変更回路の制御は、第２共振回路が対象推定回路として選択されている場合にも同様に適用できる。
【0116】
また、全体ＥＣＵ１４０は、推定した共振周波数が上限周波数ｆｒｈよりも高い又は下限周波数ｆｒＬよりも低いと判定した場合、電力変換装置１００に異常が発生していると判定し、電力伝達処理の実行を禁止したり、異常が発生している旨をユーザに通知する処理を行ったりしてもよい。
【0117】
図１４に共振回路の静電容量を変更する変更回路の一例を示す。変更回路は、第Ａ共振キャパシタ６３Ａと、第Ｂ共振キャパシタ６３Ｂと、切替スイッチ５０とを備えている。第Ａ共振キャパシタ６３Ａは、第Ｂ共振キャパシタ６３Ｂよりも静電容量が大きい。第Ａ共振キャパシタ６３Ａは、複数（例えば１１個）のキャパシタの並列接続体であり、第Ｂ共振キャパシタ６３Ｂは、複数（例えば２個）のキャパシタの並列接続体であり、第Ｂ共振キャパシタ６３Ｂを構成するキャパシタ数は、第Ａ共振キャパシタ６３Ａを構成するキャパシタ数よりも少ない。なお、第Ｂ共振キャパシタ６３Ｂは１個のキャパシタであってもよい。
【0118】
第Ａ共振キャパシタ６３Ａの第１端は、第２コイル６２の一端に接続されている。第Ｂ共振キャパシタ６３Ｂの第１端は、切替スイッチ５０を介して第２コイル６２の一端に接続されている。第Ａ共振キャパシタ６３Ａ及び第Ｂ共振キャパシタ６３Ｂの第２端は、第２Ａ交流端子ＣＡ２に接続されている。
【0119】
全体ＥＣＵ１４０は、切替スイッチ５０をオフすることにより、第１共振回路の静電容量を減少させる。一方、全体ＥＣＵ１４０は、切替スイッチ５０をオンすることにより、第１共振回路の静電容量を増加させる。
【0120】
図１５に共振回路のインダクタンスを変更する変更回路の一例を示す。変更回路は、第２コイル６２と第１共振キャパシタ６３とを接続する電気経路に並列接続されたコイル５１及び切替スイッチ５２の直列接続体を備えている。
【0121】
全体ＥＣＵ１４０は、切替スイッチ５２をオフすることにより、第１共振回路のインダクタンスを増加させる。一方、全体ＥＣＵ１４０は、切替スイッチ５２をオンすることにより、第１共振回路のインダクタンスを減少させる。
【0122】
以上説明した本実施形態によれば、共振周波数がばらつく場合であっても、電力変換装置１００の安定動作を実現することができる。
【0123】
＜第３実施形態の変形例＞
キャパシタの端子電圧を調整する電圧調整回路としては、放電回路に限らず、例えば、チョッパ回路等で構成されるＤＣＤＣコンバータであってもよい。
キャパシタの端子電圧を調整する電圧調整回路としては、放電回路に限らず、例えば、チョッパ回路等で構成されるＤＣＤＣコンバータであってもよい。
【0124】
＜第４実施形態＞
以下、第４実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。電力変換装置１００のポート数は、３つに限らず、図１６に示すように４つであってもよい。なお、図１６では、便宜上、ＥＣＵ等の図示を省略している。
以下、第４実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。電力変換装置１００のポート数は、３つに限らず、図１６に示すように４つであってもよい。なお、図１６では、便宜上、ＥＣＵ等の図示を省略している。
【0125】
電力変換装置１００は、第４外部端子として、第４高電位側端子ＣＨ４及び第４低電位側端子ＣＬ４を備えている。また、電力変換装置１００は、第４フルブリッジ回路４０及び第４キャパシタ４１を備えている。第４フルブリッジ回路４０は、第１Ｄ～第４ＤスイッチＱＤ１～ＱＤ４を備えている。本実施形態において、第１Ｄ～第４ＤスイッチＱＤ１～ＱＤ４は、ＮチャネルＭＯＳＦＥＴであり、ボディダイオードを有している。本実施形態において、第４フルブリッジ回路４０の構成は、第１フルブリッジ回路１０の構成と同様であるため、第４フルブリッジ回路４０の詳細な説明を省略する。
【0126】
なお、本実施形態では、第２共振キャパシタ６４が第２トランス７０の第１コイル７１に直列接続されている。
【0127】
電力変換装置１００は、第３フルブリッジ回路３０と第４フルブリッジ回路４０との間の電力伝達を行うための構成として、第３トランス８０と、第３共振キャパシタ６５とを備えている。第３トランス８０は、第１コイル８１と、第２コイル８２と、第１コイル８１及び第２コイル８２が巻回されたコアとを備えている。第１コイル８１及び第２コイル８２は、コアを介して磁気結合する。
【0128】
第１コイル８１の第１端には、第３共振キャパシタ６５を介して第３Ａ交流端子ＣＡ３が接続されている。第１コイル８１の第２端には、第３Ｂ交流端子ＣＢ３が接続されている。第２コイル８２の第１端には、第４フルブリッジ回路４０の第４Ａ交流端子ＣＡ４が接続されている。第２コイル８２の第２端には、第４フルブリッジ回路４０の第４Ｂ交流端子ＣＢ４が接続されている。なお、図１６には、第１，第２コイル８１，８２の漏れインダクタンス８１ａ，８２ａも合わせて示す。
【0129】
電力変換装置１００は、第４電圧センサ４２及び第４電流センサ４３を備えている。第４電圧センサ４２は、第４キャパシタ４１の電圧を検出する。第４電流センサ４３は、第４フルブリッジ回路４０と第４低電位側端子ＣＬ４との間を流れる電流を検出する。第４電圧センサ４２の検出値Ｖｄｃ４及び第４電流センサ４３の検出値Ｉ４は、第４フルブリッジ回路４０を制御対象とする図示しない第４ＥＣＵに入力される。第４ＥＣＵは、全体ＥＣＵ１４０を介して第１～第３ＥＣＵ１１０，１２０，１３０と情報をやり取りする。
【0130】
図１６に示す構成では、第３共振キャパシタ６５及び第３トランス８０の漏れインダクタンス８１ａ，８２ａを含む第３共振回路が形成されている。
【0131】
なお、図１７に示すように、電力変換装置１００のポート数は５つ以上であってもよい。この場合、電力変換装置１００は、少なくとも、第１コイル９１及び第２コイル９２を有する第４トランス９０と、第４共振キャパシタ６６とを備えていればよい。なお、図１７には、第１，第２コイル９１，９２の漏れインダクタンス９１ａ，９２ａも合わせて示す。
【0132】
また、図１７に示した構成を図１８のように変更することもできる。電力変換装置１００は、第１モジュール１８、第２モジュール２８、第３モジュール３８及び第４モジュール４８を備えている。第１モジュール１８は、第１フルブリッジ回路１０と、第１キャパシタ１１と、第１トランス６０の第１コイル６１及びコアの一部と、第１電圧センサ１２と、第１電流センサ１３とが第１筐体に収容されてモジュール化された機器である。第２モジュール２８は、第２フルブリッジ回路２０と、第２キャパシタ２１と、第１トランス６０の第２コイル６２及びコアの一部と、第２トランス７０の第１コイル７１及びコアの一部と、第２共振キャパシタ６４と、第２電圧センサ２２と、第２電流センサ２３とが第２筐体に収容されてモジュール化された機器である。
【0133】
第１モジュール１８の第１筐体のうち第２モジュール２８の第２筐体との当接面からは、第１トランス６０の第１コイル６１が巻回されたコアの一部が露出している。また、第２モジュール２８の第２筐体のうち第１モジュール１８の第１筐体との当接面からは、第１トランス６０の第２コイル６２が巻回されたコアの一部が露出している。第１筐体の当接面と第２筐体の当接面とが当接して第１，第２筐体が一体化されることにより、第１トランス６０の第１コイル６１が巻回されたコアの一部と、第１トランス６０の第２コイル６２が巻回されたコアの一部とが当接する。これにより、第１トランス６０において第１コイル６１と第２コイル６２とが磁気結合する。
【0134】
第３モジュール３８は、第３フルブリッジ回路３０と、第３キャパシタ３１と、第２トランス７０の第２コイル７２及びコアの一部と、第３トランス８０の第１コイル８１及びコアの一部と、第３共振キャパシタ６５と、第３電圧センサ３２と、第３電流センサ３３とが第３筐体に収容されてモジュール化された機器である。
【0135】
第２モジュール２８の第２筐体のうち第３モジュール３８の第３筐体との当接面からは、第２トランス７０の第１コイル７１が巻回されたコアの一部が露出している。また、第３モジュール３８の第３筐体のうち第２モジュール２８の第２筐体との当接面からは、第２トランス７０の第２コイル７２が巻回されたコアの一部が露出している。第２筐体の当接面と第３筐体の当接面とが当接して第２，第３筐体が一体化されることにより、第２トランス７０の第１コイル７１が巻回されたコアの一部と、第２トランス７０の第２コイル７２が巻回されたコアの一部とが当接する。これにより、第２トランス７０において第１コイル７１と第２コイル７２とが磁気結合する。
【0136】
第４モジュール４８は、第４フルブリッジ回路４０と、第４キャパシタ４１と、第３トランス８０の第２コイル８２及びコアの一部と、第４トランス９０の第１コイル９１及びコアの一部と、第４共振キャパシタ６６と、第４電圧センサ４２と、第４電流センサ４３とが第４筐体に収容されてモジュール化された機器である。
【0137】
第３モジュール３８の第３筐体のうち第４モジュール４８の第４筐体との当接面からは、第３トランス８０の第１コイル８１が巻回されたコアの一部が露出している。また、第４モジュール４８の第４筐体のうち第３モジュール３８の第３筐体との当接面からは、第３トランス８０の第２コイル８２が巻回されたコアの一部が露出している。第３筐体の当接面と第４筐体の当接面とが当接して第３，第４筐体が一体化されることにより、第３トランス８０の第１コイル８１が巻回されたコアの一部と、第３トランス８０の第２コイル８２が巻回されたコアの一部とが当接する。これにより、第３トランス８０において第１コイル８１と第２コイル８２とが磁気結合する。
【0138】
図１８に示す構成によれば、ユーザが望むポート数等に応じた電力変換装置１００を実現することができる。なお、図１８に示す構成において、各モジュール１８，２８，３８，４８のうちいずれかのモジュールが、共振回路の共振周波数の推定順序等を決めるマスターモジュールとされることが望ましい。
【0139】
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。
なお、上記各実施形態は、以下のように変更して実施してもよい。
【0140】
・図１９に示すように、電力変換装置２００のポート数が２つであってもよい。この場合であっても、第１フルブリッジ回路１０が出力回路として選択され、第２フルブリッジ回路２０が対象回路として選択される推定処理において、第２フルブリッジ回路２０において短絡処理が実行されることにより、共振周波数の推定精度を向上できる。なお、図１９に示す構成において、第１コイル７１が「第２インダクタンス要素」に相当する。
【0141】
・図２０に示すように、電力変換装置３００は、トランスを備えていない非絶縁型のものであってもよい。詳しくは、電力変換装置３００は、第１共振回路を構成する第１インダクタ３１０（「第１インダクタンス要素」に相当）及び第１共振キャパシタ３１１の直列接続体と、第２共振回路を構成する第２インダクタ３２０（「第２インダクタンス要素」に相当）及び第２共振キャパシタ３２１の直列接続体とを備えている。第１インダクタ３１０及び第１共振キャパシタ３１１の直列接続体は、第１フルブリッジ回路１０の第１Ａ交流端子ＣＡ１と第２フルブリッジ回路２０の第２Ａ交流端子ＣＡ２とを接続する。第２共振回路を構成する第２インダクタ３２０及び第２共振キャパシタ３２１の直列接続体は、第２フルブリッジ回路２０の第２Ａ交流端子ＣＡ２と第３フルブリッジ回路３０の第３Ａ交流端子ＣＡ３とを接続する。
【0142】
なお、第１フルブリッジ回路１０の第１Ｂ交流端子ＣＢ１と第２フルブリッジ回路２０の第２Ｂ交流端子ＣＢ２とは短絡されている。また、第２フルブリッジ回路２０の第２Ｂ交流端子ＣＢ２と第３フルブリッジ回路３０の第３Ｂ交流端子ＣＢ３とは短絡されている。
【0143】
・上記各実施形態の推定処理は、例えば、電力変換装置の製造工程、又は電力変換装置のリユース時の検査工程において実行されてもよい。この場合における推定処理の実行主体は、電力変換装置に内蔵されるものに限らず、電力変換装置の外部に設けられたＥＣＵ（例えば、整備工場で用いられるダイアグ用のＥＣＵ）であってもよい。
【0144】
・フルブリッジ回路が有するスイッチは、ＮチャネルＭＯＳＦＥＴに限らず、例えば、フリーホイールダイオードが逆並列接続されたＩＧＢＴであってもよい。この場合、スイッチの高電位側端子がコレクタであり、スイッチの低電位側端子がエミッタである。
【0145】
・上記各実施形態では、各ＥＣＵ１１０，１２０，１３０，１４０の協働によって推定処理及び電力伝達処理が行われたがこれに限らず、単一の制御装置によって推定処理及び電力伝達処理が行われてもよい。
【0146】
・本開示に記載の制御装置及びその手法は、コンピュータプログラムにより具体化された一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリを構成することによって提供された専用コンピュータにより、実現されてもよい。あるいは、本開示に記載の制御装置及びその手法は、一つ以上の専用ハードウェア論理回路によってプロセッサを構成することによって提供された専用コンピュータにより、実現されてもよい。もしくは、本開示に記載の制御装置及びその手法は、一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリと一つ以上のハードウェア論理回路によって構成されたプロセッサとの組み合わせにより構成された一つ以上の専用コンピュータにより、実現されてもよい。また、コンピュータプログラムは、コンピュータにより実行されるインストラクションとして、コンピュータ読み取り可能な非遷移有形記録媒体に記憶されていてもよい。
【0147】
・以下、上述した各実施形態から抽出される特徴的な構成を記載する。
［構成１］
第１外部端子（ＣＨ１，ＣＬ１）に接続されたフルブリッジ回路である第１回路（１０）と、
第２外部端子（ＣＨ２，ＣＬ２）に接続されたフルブリッジ回路である第２回路（２０）と、
を備える電力変換装置（１００，２００，３００）において、
前記第１回路の第１交流端子（ＣＡ１，ＣＢ１）及び前記第２回路の第２交流端子（ＣＡ２，ＣＢ２）を接続する第１インダクタンス要素（６０，５１，３１０）と、
前記第１インダクタンス要素に接続された共振キャパシタ（６３，６３Ａ，６３Ｂ，１６３，３１１）と、
前記第２交流端子又は前記第１交流端子に接続された第２インダクタンス要素（７０，７１）と、
制御装置（１１０，１２０，１３０，１４０）と、
を備え、
前記制御装置は、
前記第１回路及び前記第２回路の少なくとも一方のスイッチング制御により、前記第１インダクタンス要素を介して前記第１外部端子及び前記第２外部端子の間で電力を伝達する電力伝達処理と、
前記第１インダクタンス要素及び前記共振キャパシタを含む共振回路の共振周波数を推定する推定処理と、
を行い、
前記制御装置は、前記推定処理において、
前記第１回路及び前記第２回路の一方である対象回路を構成する全相の下アームスイッチ又は前記対象回路を構成する全相の上アームスイッチをオンする短絡処理を行った状態で、前記第１回路及び前記第２回路のうち前記対象回路以外の回路である出力回路のスイッチング制御により、前記出力回路から前記共振回路に対して、複数の周波数それぞれに対応したテスト電圧を出力し、
前記テスト電圧が出力されている場合において、前記第１外部端子及び前記第２外部端子のうち前記対象回路が接続された外部端子から前記対象回路を介して前記第１インダクタンス要素に至るまでの電流経路を流れる電流であって、複数の前記周波数それぞれに対応する電流に基づいて、前記共振周波数を推定する、電力変換装置。
［構成２］
前記制御装置は、前記推定処理における前記テスト電圧の実効値を前記電力伝達処理における前記テスト電圧の実効値よりも小さくする、構成１に記載の電力変換装置。
［構成３］
前記出力回路の入力電圧を調整する電圧調整回路（１５）を備え、
前記制御装置は、前記推定処理における前記入力電圧を前記電力伝達処理における前記入力電圧よりも低くするように前記電圧調整回路を制御することにより、前記推定処理における前記テスト電圧の実効値を前記電力伝達処理における前記テスト電圧の実効値よりも小さくする、構成２に記載の電力変換装置。
［構成４］
前記制御装置は、前記推定処理における前記テスト電圧のパルス幅を、前記第１回路及び前記第２回路間の前記電力伝達処理における電圧のパルス幅よりも小さくするように前記出力回路のスイッチング制御を行うことにより、前記推定処理における前記テスト電圧の実効値を前記電力伝達処理における前記テスト電圧の実効値よりも小さくする、構成２又は３に記載の電力変換装置。
［構成５］
前記制御装置は、前記電力伝達処理におけるスイッチング制御の周波数を、前記推定処理により推定した前記共振周波数よりも高い周波数に設定する、構成１～４のいずれか１つに記載の電力変換装置。
［構成６］
前記制御装置は、前記推定処理において、前記出力回路から正極性又は負極性の前記テスト電圧が出力されている期間において、前記共振周波数の推定に用いる前記電流を検出する、構成１～５のいずれか１つに記載の電力変換装置。
［構成７］
前記共振キャパシタの静電容量及び前記第１インダクタンス要素のインダクタンスの少なくとも一方を変更する変更回路（５０，６３Ａ，６３Ｂ，５１，５２）を備え、
前記制御装置は、
推定した前記共振周波数が所定範囲の上限値（ｆｒ２）よりも高い場合、前記共振キャパシタの静電容量及び前記第１インダクタンス要素のインダクタンスの少なくとも一方を増加させるように前記変更回路を制御し、
推定した前記共振周波数が前記所定範囲の下限値（ｆｒ１）よりも低い場合、前記共振キャパシタの静電容量及び前記第１インダクタンス要素のインダクタンスの少なくとも一方を減少させるように前記変更回路を制御する、構成１～６のいずれか１つに記載の電力変換装置。
［構成８］
第３外部端子（ＣＨ３，ＣＬ３）に接続されたフルブリッジ回路である第３回路（３０）と、
前記第１交流端子に接続された第１コイル（６１）、及び前記第２交流端子に接続された第２コイル（６２）を有する第１トランス（６０）と、
を備え、
前記共振キャパシタは、前記第１コイル及び前記第２コイルの少なくとも一方に直列接続された第１共振キャパシタであり、
前記第２交流端子又は前記第１交流端子に接続された第３コイル（７１）、及び前記第３回路の第３交流端子（ＣＡ３，ＣＢ３）に接続された第４コイル（７２）を有する第２トランス（７０）と、
前記第３コイル及び前記第４コイルの少なくとも一方に直列接続された第２共振キャパシタ（６４）と、
を備え、
前記第１インダクタンス要素は、前記第１トランスの漏れインダクタンス、又は前記第１コイル及び前記第２コイルの少なくとも一方に直列接続されたコイルであり、
前記第２インダクタンス要素は、前記第２トランスの漏れインダクタンス、又は前記第３コイル及び前記第４コイルの少なくとも一方に直列接続されたコイルであり、
前記電力伝達処理は、前記第１回路、前記第２回路及び前記第３回路のうち少なくとも１つのスイッチング制御により、前記第１外部端子、前記第２外部端子及び前記第３外部端子のうち少なくとも２つの間で電力を伝達する処理である、構成１～７のいずれか１つに記載の電力変換装置。
［構成９］
前記共振回路は、前記第１インダクタンス要素及び前記第１共振キャパシタを含む第１共振回路であり、
前記第２インダクタンス要素及び前記第２共振キャパシタを含む第２共振回路が構成されており、
前記制御装置は、前記推定処理において、
前記第１共振回路及び前記第２共振回路の一方を共振周波数の推定対象となる対象共振回路として選択し、
前記第１回路、前記第２回路及び前記第３回路のうち、選択した前記対象共振回路を介して接続された２つの回路である前記出力回路及び前記対象回路と、前記第１回路、前記第２回路及び前記第３回路のうち、前記出力回路及び前記対象回路以外の回路である残余回路とを選択し、
選択した前記対象回路において前記短絡処理を行うとともに、選択した前記残余回路が有する全相の上，下アームスイッチをオフした状態で、選択した前記出力回路のスイッチング制御によって前記対象共振回路に対して、複数の前記周波数それぞれに対応する前記テスト電圧を出力し、
前記テスト電圧が出力されている場合における前記電流であって、複数の前記周波数それぞれに対応する電流に基づいて、前記対象共振回路の共振周波数を推定する、構成８に記載の電力変換装置。
［構成１０］
前記制御装置は、前記第１共振回路を前記対象共振回路として選択した場合における前記第１共振回路の共振周波数の推定処理と、前記第２共振回路を前記対象共振回路として選択した場合における前記第２共振回路の共振周波数の推定処理と、を行う、構成９に記載の電力変換装置。
［構成１１］
前記制御装置は、前記電力伝達処理におけるスイッチング制御の周波数（ｆβ）を、推定した前記各共振周波数の最大値よりも高い周波数に設定する、構成１０に記載の電力変換装置。
［構成１］
第１外部端子（ＣＨ１，ＣＬ１）に接続されたフルブリッジ回路である第１回路（１０）と、
第２外部端子（ＣＨ２，ＣＬ２）に接続されたフルブリッジ回路である第２回路（２０）と、
を備える電力変換装置（１００，２００，３００）において、
前記第１回路の第１交流端子（ＣＡ１，ＣＢ１）及び前記第２回路の第２交流端子（ＣＡ２，ＣＢ２）を接続する第１インダクタンス要素（６０，５１，３１０）と、
前記第１インダクタンス要素に接続された共振キャパシタ（６３，６３Ａ，６３Ｂ，１６３，３１１）と、
前記第２交流端子又は前記第１交流端子に接続された第２インダクタンス要素（７０，７１）と、
制御装置（１１０，１２０，１３０，１４０）と、
を備え、
前記制御装置は、
前記第１回路及び前記第２回路の少なくとも一方のスイッチング制御により、前記第１インダクタンス要素を介して前記第１外部端子及び前記第２外部端子の間で電力を伝達する電力伝達処理と、
前記第１インダクタンス要素及び前記共振キャパシタを含む共振回路の共振周波数を推定する推定処理と、
を行い、
前記制御装置は、前記推定処理において、
前記第１回路及び前記第２回路の一方である対象回路を構成する全相の下アームスイッチ又は前記対象回路を構成する全相の上アームスイッチをオンする短絡処理を行った状態で、前記第１回路及び前記第２回路のうち前記対象回路以外の回路である出力回路のスイッチング制御により、前記出力回路から前記共振回路に対して、複数の周波数それぞれに対応したテスト電圧を出力し、
前記テスト電圧が出力されている場合において、前記第１外部端子及び前記第２外部端子のうち前記対象回路が接続された外部端子から前記対象回路を介して前記第１インダクタンス要素に至るまでの電流経路を流れる電流であって、複数の前記周波数それぞれに対応する電流に基づいて、前記共振周波数を推定する、電力変換装置。
［構成２］
前記制御装置は、前記推定処理における前記テスト電圧の実効値を前記電力伝達処理における前記テスト電圧の実効値よりも小さくする、構成１に記載の電力変換装置。
［構成３］
前記出力回路の入力電圧を調整する電圧調整回路（１５）を備え、
前記制御装置は、前記推定処理における前記入力電圧を前記電力伝達処理における前記入力電圧よりも低くするように前記電圧調整回路を制御することにより、前記推定処理における前記テスト電圧の実効値を前記電力伝達処理における前記テスト電圧の実効値よりも小さくする、構成２に記載の電力変換装置。
［構成４］
前記制御装置は、前記推定処理における前記テスト電圧のパルス幅を、前記第１回路及び前記第２回路間の前記電力伝達処理における電圧のパルス幅よりも小さくするように前記出力回路のスイッチング制御を行うことにより、前記推定処理における前記テスト電圧の実効値を前記電力伝達処理における前記テスト電圧の実効値よりも小さくする、構成２又は３に記載の電力変換装置。
［構成５］
前記制御装置は、前記電力伝達処理におけるスイッチング制御の周波数を、前記推定処理により推定した前記共振周波数よりも高い周波数に設定する、構成１～４のいずれか１つに記載の電力変換装置。
［構成６］
前記制御装置は、前記推定処理において、前記出力回路から正極性又は負極性の前記テスト電圧が出力されている期間において、前記共振周波数の推定に用いる前記電流を検出する、構成１～５のいずれか１つに記載の電力変換装置。
［構成７］
前記共振キャパシタの静電容量及び前記第１インダクタンス要素のインダクタンスの少なくとも一方を変更する変更回路（５０，６３Ａ，６３Ｂ，５１，５２）を備え、
前記制御装置は、
推定した前記共振周波数が所定範囲の上限値（ｆｒ２）よりも高い場合、前記共振キャパシタの静電容量及び前記第１インダクタンス要素のインダクタンスの少なくとも一方を増加させるように前記変更回路を制御し、
推定した前記共振周波数が前記所定範囲の下限値（ｆｒ１）よりも低い場合、前記共振キャパシタの静電容量及び前記第１インダクタンス要素のインダクタンスの少なくとも一方を減少させるように前記変更回路を制御する、構成１～６のいずれか１つに記載の電力変換装置。
［構成８］
第３外部端子（ＣＨ３，ＣＬ３）に接続されたフルブリッジ回路である第３回路（３０）と、
前記第１交流端子に接続された第１コイル（６１）、及び前記第２交流端子に接続された第２コイル（６２）を有する第１トランス（６０）と、
を備え、
前記共振キャパシタは、前記第１コイル及び前記第２コイルの少なくとも一方に直列接続された第１共振キャパシタであり、
前記第２交流端子又は前記第１交流端子に接続された第３コイル（７１）、及び前記第３回路の第３交流端子（ＣＡ３，ＣＢ３）に接続された第４コイル（７２）を有する第２トランス（７０）と、
前記第３コイル及び前記第４コイルの少なくとも一方に直列接続された第２共振キャパシタ（６４）と、
を備え、
前記第１インダクタンス要素は、前記第１トランスの漏れインダクタンス、又は前記第１コイル及び前記第２コイルの少なくとも一方に直列接続されたコイルであり、
前記第２インダクタンス要素は、前記第２トランスの漏れインダクタンス、又は前記第３コイル及び前記第４コイルの少なくとも一方に直列接続されたコイルであり、
前記電力伝達処理は、前記第１回路、前記第２回路及び前記第３回路のうち少なくとも１つのスイッチング制御により、前記第１外部端子、前記第２外部端子及び前記第３外部端子のうち少なくとも２つの間で電力を伝達する処理である、構成１～７のいずれか１つに記載の電力変換装置。
［構成９］
前記共振回路は、前記第１インダクタンス要素及び前記第１共振キャパシタを含む第１共振回路であり、
前記第２インダクタンス要素及び前記第２共振キャパシタを含む第２共振回路が構成されており、
前記制御装置は、前記推定処理において、
前記第１共振回路及び前記第２共振回路の一方を共振周波数の推定対象となる対象共振回路として選択し、
前記第１回路、前記第２回路及び前記第３回路のうち、選択した前記対象共振回路を介して接続された２つの回路である前記出力回路及び前記対象回路と、前記第１回路、前記第２回路及び前記第３回路のうち、前記出力回路及び前記対象回路以外の回路である残余回路とを選択し、
選択した前記対象回路において前記短絡処理を行うとともに、選択した前記残余回路が有する全相の上，下アームスイッチをオフした状態で、選択した前記出力回路のスイッチング制御によって前記対象共振回路に対して、複数の前記周波数それぞれに対応する前記テスト電圧を出力し、
前記テスト電圧が出力されている場合における前記電流であって、複数の前記周波数それぞれに対応する電流に基づいて、前記対象共振回路の共振周波数を推定する、構成８に記載の電力変換装置。
［構成１０］
前記制御装置は、前記第１共振回路を前記対象共振回路として選択した場合における前記第１共振回路の共振周波数の推定処理と、前記第２共振回路を前記対象共振回路として選択した場合における前記第２共振回路の共振周波数の推定処理と、を行う、構成９に記載の電力変換装置。
［構成１１］
前記制御装置は、前記電力伝達処理におけるスイッチング制御の周波数（ｆβ）を、推定した前記各共振周波数の最大値よりも高い周波数に設定する、構成１０に記載の電力変換装置。
【符号の説明】
【0148】
１０，２０，３０…第１，第２，第３フルブリッジ回路、６０…第１トランス、６３…第１共振キャパシタ、６４…第２共振キャパシタ、７０…第２トランス、１００…電力変換装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】