知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024180266
(43)【公開日】2024-12-26
(54)【発明の名称】イメージセンサー
(51)【国際特許分類】
H01L 27/146 20060101AFI20241219BHJP
H01L 21/8234 20060101ALI20241219BHJP
H01L 27/088 20060101ALI20241219BHJP
【ＦＩ】
H01L27/146 A
H01L27/146 F
H01L27/146 D
H01L27/088 E
H01L27/088 C
H01L27/088 331E
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2024011727
(22)【出願日】2024-01-30
(31)【優先権主張番号】10-2023-0076848
(32)【優先日】2023-06-15
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】110000051
【氏名又は名称】弁理士法人共生国際特許事務所
(72)【発明者】
【氏名】金 泳 來
(72)【発明者】
【氏名】朴 思 千
(72)【発明者】
【氏名】鄭 大 旭
(72)【発明者】
【氏名】趙 鼎 鎭
(72)【発明者】
【氏名】表 正 炯
【テーマコード（参考）】
4M118
5F048
【Ｆターム（参考）】
4M118AA05
4M118AA10
4M118AB01
4M118BA14
4M118CA04
4M118CA07
4M118CA09
4M118CA22
4M118CA34
4M118CB13
4M118DD04
4M118EA14
4M118FA06
4M118FA26
4M118FA27
4M118FA28
4M118FA38
4M118GA02
4M118GB07
4M118GB09
4M118GC08
4M118GC14
4M118GD04
4M118HA25
4M118HA30
4M118HA33
5F048AC01
5F048BB03
5F048BB19
5F048BD10
5F048BG13
5F048BG14
(57)【要約】
【課題】浮遊拡散領域間の効率的な連結手段を有するイメージセンサーを提供する。
【解決手段】本発明のイメージセンサーは、第１面及び第１面に反対になる第２面を有し、第１面に複数の活性領域を有する画素アレイ領域を含む第１基板と、第１面側の第１基板内に配置されて第１面の活性領域を分離する素子分離部と、第１基板の複数の活性領域内に位置する複数の浮遊拡散領域と、少なくとも一部が素子分離部内に埋め込まれて複数の浮遊拡散領域の中の少なくとも二つの間を連結する浮遊拡散領域連結部と、を備える。
【選択図】図６Ａ
【解決手段】本発明のイメージセンサーは、第１面及び第１面に反対になる第２面を有し、第１面に複数の活性領域を有する画素アレイ領域を含む第１基板と、第１面側の第１基板内に配置されて第１面の活性領域を分離する素子分離部と、第１基板の複数の活性領域内に位置する複数の浮遊拡散領域と、少なくとも一部が素子分離部内に埋め込まれて複数の浮遊拡散領域の中の少なくとも二つの間を連結する浮遊拡散領域連結部と、を備える。
【選択図】図６Ａ
【特許請求の範囲】
【請求項1】
第１面及び前記第１面に対向する第２面を有し、前記第１面に複数の活性領域を有する画素アレイ領域を含む第１基板と、
前記第１面側の前記第１基板内に配置されて前記第１面の複数の活性領域の各々を分離する素子分離部と、
前記第１基板の前記複数の活性領域内に位置する複数の浮遊拡散領域と、
少なくとも一部が前記素子分離部内に埋め込まれて前記複数の浮遊拡散領域の中の少なくとも二つの間を連結する浮遊拡散領域連結部と、を備えることを特徴とするイメージセンサー。
前記第１面側の前記第１基板内に配置されて前記第１面の複数の活性領域の各々を分離する素子分離部と、
前記第１基板の前記複数の活性領域内に位置する複数の浮遊拡散領域と、
少なくとも一部が前記素子分離部内に埋め込まれて前記複数の浮遊拡散領域の中の少なくとも二つの間を連結する浮遊拡散領域連結部と、を備えることを特徴とするイメージセンサー。
【請求項2】
前記第１基板の第１面の上に位置するソースフォロワゲート電極を含むソースフォロワトランジスタを更に含み、
前記ソースフォロワゲート電極は、前記浮遊拡散領域連結部に連結されることを特徴とする請求項１に記載のイメージセンサー。
前記ソースフォロワゲート電極は、前記浮遊拡散領域連結部に連結されることを特徴とする請求項１に記載のイメージセンサー。
【請求項3】
前記浮遊拡散領域連結部は、
第１方向に延びる幹部と、
前記幹部から第２方向に延びて前記ソースフォロワゲート電極に連結される第１枝部と
前記幹部から前記第２方向に延びて前記複数の浮遊拡散領域の中の対応する浮遊拡散領域に連結される第２枝部と、を含むことを特徴とする請求項２に記載のイメージセンサー。
第１方向に延びる幹部と、
前記幹部から第２方向に延びて前記ソースフォロワゲート電極に連結される第１枝部と
前記幹部から前記第２方向に延びて前記複数の浮遊拡散領域の中の対応する浮遊拡散領域に連結される第２枝部と、を含むことを特徴とする請求項２に記載のイメージセンサー。
【請求項4】
前記複数の浮遊拡散領域は、第１浮遊拡散領域グループ及び第２浮遊拡散領域グループを含み、
前記第１浮遊拡散領域グループは、前記第２浮遊拡散領域グループから前記第２方向に離隔され、
前記第１浮遊拡散領域グループと前記第２浮遊拡散領域グループとの間に前記素子分離部の一部が配置され、
前記幹部は、平面上から見る時、前記第１浮遊拡散領域グループと前記第２浮遊拡散領域グループとの間の空間に配置されることを特徴とする請求項３に記載のイメージセンサー。
前記第１浮遊拡散領域グループは、前記第２浮遊拡散領域グループから前記第２方向に離隔され、
前記第１浮遊拡散領域グループと前記第２浮遊拡散領域グループとの間に前記素子分離部の一部が配置され、
前記幹部は、平面上から見る時、前記第１浮遊拡散領域グループと前記第２浮遊拡散領域グループとの間の空間に配置されることを特徴とする請求項３に記載のイメージセンサー。
【請求項5】
一つの前記浮遊拡散領域連結部は、８個の前記浮遊拡散領域を互いに連結することを特徴とする請求項２に記載のイメージセンサー。
【請求項6】
単位画素内に複数のトランジスタを更に含み、
前記複数のトランジスタは、複数の伝送トランジスタ、ソースフォロワトランジスタ、リセットトランジスタ、及び選択トランジスタを含み、
前記単位画素は、複数の光電変換部、並びに前記複数の活性領域の中に複数の第１活性領域及び複数の第２活性領域を含み、
前記第１活性領域には、前記ソースフォロワトランジスタ、前記リセットトランジスタ、及び前記選択トランジスタの中の少なくとも一つが位置し、
前記第２活性領域には、前記複数の伝送トランジスタが位置し、
前記複数の伝送トランジスタの各々は、前記複数の光電変換部の中の対応する光電変換部を前記複数の浮遊拡散領域の中の対応する浮遊拡散領域に選択的に連結することを特徴とする請求項１に記載のイメージセンサー。
前記複数のトランジスタは、複数の伝送トランジスタ、ソースフォロワトランジスタ、リセットトランジスタ、及び選択トランジスタを含み、
前記単位画素は、複数の光電変換部、並びに前記複数の活性領域の中に複数の第１活性領域及び複数の第２活性領域を含み、
前記第１活性領域には、前記ソースフォロワトランジスタ、前記リセットトランジスタ、及び前記選択トランジスタの中の少なくとも一つが位置し、
前記第２活性領域には、前記複数の伝送トランジスタが位置し、
前記複数の伝送トランジスタの各々は、前記複数の光電変換部の中の対応する光電変換部を前記複数の浮遊拡散領域の中の対応する浮遊拡散領域に選択的に連結することを特徴とする請求項１に記載のイメージセンサー。
【請求項7】
前記ソースフォロワトランジスタのソースフォロワゲート電極は、前記複数の第１活性領域の中の隣り合う２個の第１活性領域に亘って位置することを特徴とする請求項６に記載のイメージセンサー。
【請求項8】
前記複数の浮遊拡散領域の各々は、前記複数の第２活性領域の中の対応する第２活性領域に位置することを特徴とする請求項６に記載のイメージセンサー。
【請求項9】
前記浮遊拡散領域連結部は、Ｎ型不純物がドープされたポリシリコン又はシリコンゲルマニウムを含むことを特徴とする請求項１に記載のイメージセンサー。
【請求項10】
前記浮遊拡散領域連結部は、金属を含むことを特徴とする請求項１に記載のイメージセンサー。
【請求項11】
前記浮遊拡散領域連結部の上面に形成されたカバー絶縁膜と、
前記カバー絶縁膜を貫いて前記浮遊拡散領域連結部の上面を露出するコンタクトホールと、を更に含み、
前記ソースフォロワゲート電極は、前記コンタクトホールを満たして前記浮遊拡散領域連結部の上面に接触し、
前記素子分離部は、前記素子分離部の上面に溝を有し、
前記カバー絶縁膜及び前記浮遊拡散領域連結部は、前記溝を満たし、
前記浮遊拡散領域連結部は、前記溝の下部を満たし、
前記カバー絶縁膜は、前記溝の上部を満たすことを特徴とする請求項２に記載のイメージセンサー。
前記カバー絶縁膜を貫いて前記浮遊拡散領域連結部の上面を露出するコンタクトホールと、を更に含み、
前記ソースフォロワゲート電極は、前記コンタクトホールを満たして前記浮遊拡散領域連結部の上面に接触し、
前記素子分離部は、前記素子分離部の上面に溝を有し、
前記カバー絶縁膜及び前記浮遊拡散領域連結部は、前記溝を満たし、
前記浮遊拡散領域連結部は、前記溝の下部を満たし、
前記カバー絶縁膜は、前記溝の上部を満たすことを特徴とする請求項２に記載のイメージセンサー。
【請求項12】
前記第１基板の第１面上に位置する第２基板及び前記第２基板上に位置する周辺トランジスタを更に含むことを特徴とする請求項２に記載のイメージセンサー。
【請求項13】
前記第１基板と前記第２基板との間に位置する複数の配線及び複数の層間絶縁膜を更に含むことを特徴とする請求項１２に記載のイメージセンサー。
【請求項14】
前記第１基板の第１面上に位置する第２基板及び第３基板と、
前記第１基板と前記第２基板との間に位置する第１配線及び第１層間絶縁層と、
前記第２基板と前記第３基板との間に位置する第２配線及び第２層間絶縁層と、
前記第３基板上に位置する第３配線及び第３層間絶縁層を更に含むことを特徴とする請求項１に記載のイメージセンサー
前記第１基板と前記第２基板との間に位置する第１配線及び第１層間絶縁層と、
前記第２基板と前記第３基板との間に位置する第２配線及び第２層間絶縁層と、
前記第３基板上に位置する第３配線及び第３層間絶縁層を更に含むことを特徴とする請求項１に記載のイメージセンサー
【請求項15】
前記第２基板、前記第１配線、及び前記第２配線は、ソースフォロワトランジスタ、選択トランジスタ、及びリセットトランジスタの中の少なくとも一つを形成し、
前記第３基板及び前記第３配線は、周辺トランジスタを形成することを特徴とする請求項１４に記載のイメージセンサー。
前記第３基板及び前記第３配線は、周辺トランジスタを形成することを特徴とする請求項１４に記載のイメージセンサー。
【請求項16】
前記第２配線の一部は、前記ソースフォロワトランジスタのソースフォロワゲート電極に対応し、
前記ソースフォロワゲート電極は、前記第２基板を貫く貫通ビアを通じて前記浮遊拡散領域連結部に連結されることを特徴とする請求項１５に記載のイメージセンサー。
前記ソースフォロワゲート電極は、前記第２基板を貫く貫通ビアを通じて前記浮遊拡散領域連結部に連結されることを特徴とする請求項１５に記載のイメージセンサー。
【請求項17】
第１面及び前記第１面に対向する第２面を有し、複数のサブ単位画素を含む画素アレイ領域及び周縁領域を含む第１基板と、
前記第２面上に配置された反射防止構造体と、
前記第１基板に配置されて前記複数のサブ単位画素を互いに分離する画素分離部と、
前記反射防止構造体上に配置されたカラーフィルターと、
前記第１基板の第１面上に配置された第１層間絶縁膜と、
前記第１層間絶縁膜内に配置された第１配線と、
前記第１層間絶縁膜の下に配置された第２層間絶縁膜と、
前記第２層間絶縁膜内に配置された第２配線と、
前記第２層間絶縁膜の下に配置された第２基板と、を備え、
前記第１基板は、
前記第１基板内に位置し、前記第１面から前記第２面に向かって延びて前記第１面の複数の活性領域の各々を分離する素子分離部と、
前記第１基板の前記複数の活性領域内に形成された複数の浮遊拡散領域と、
前記素子分離部内に埋め込まれて前記複数の浮遊拡散領域の中の少なくとも二つの間を連結する浮遊拡散領域連結部と、
前記浮遊拡散領域連結部の上面に形成されて前記浮遊拡散領域連結部の上面を露出するコンタクトホールを有するカバー絶縁膜と、を含み、
前記第１配線の一部は、ソースフォロワトランジスタのソースフォロワゲート電極に対応し、
前記ソースフォロワゲート電極は、前記コンタクトホールを通じて前記浮遊拡散領域連結部に連結されることを特徴とするイメージセンサー。
前記第２面上に配置された反射防止構造体と、
前記第１基板に配置されて前記複数のサブ単位画素を互いに分離する画素分離部と、
前記反射防止構造体上に配置されたカラーフィルターと、
前記第１基板の第１面上に配置された第１層間絶縁膜と、
前記第１層間絶縁膜内に配置された第１配線と、
前記第１層間絶縁膜の下に配置された第２層間絶縁膜と、
前記第２層間絶縁膜内に配置された第２配線と、
前記第２層間絶縁膜の下に配置された第２基板と、を備え、
前記第１基板は、
前記第１基板内に位置し、前記第１面から前記第２面に向かって延びて前記第１面の複数の活性領域の各々を分離する素子分離部と、
前記第１基板の前記複数の活性領域内に形成された複数の浮遊拡散領域と、
前記素子分離部内に埋め込まれて前記複数の浮遊拡散領域の中の少なくとも二つの間を連結する浮遊拡散領域連結部と、
前記浮遊拡散領域連結部の上面に形成されて前記浮遊拡散領域連結部の上面を露出するコンタクトホールを有するカバー絶縁膜と、を含み、
前記第１配線の一部は、ソースフォロワトランジスタのソースフォロワゲート電極に対応し、
前記ソースフォロワゲート電極は、前記コンタクトホールを通じて前記浮遊拡散領域連結部に連結されることを特徴とするイメージセンサー。
【請求項18】
前記浮遊拡散領域連結部は、
幹部と、
前記幹部から延びて前記ソースフォロワゲート電極に連結される第１枝部と、
前記幹部から延びて前記複数の浮遊拡散領域の中の対応する浮遊拡散領域に連結される第２枝部と、を含むことを特徴とする請求項１７に記載のイメージセンサー。
幹部と、
前記幹部から延びて前記ソースフォロワゲート電極に連結される第１枝部と、
前記幹部から延びて前記複数の浮遊拡散領域の中の対応する浮遊拡散領域に連結される第２枝部と、を含むことを特徴とする請求項１７に記載のイメージセンサー。
【請求項19】
第１面及び前記第１面に対向する第２面を有し、複数のサブ単位画素を含む複数の画素アレイ領域及び周縁領域を含む第１基板と、
前記第２面上に配置された反射防止構造体と、
前記第１基板に配置されて前記複数のサブ単位画素を互いに分離する画素分離部と、
前記反射防止構造体上に配置されたカラーフィルターと、
前記第１基板の第１面上に配置された第１層間絶縁膜と、
前記第１層間絶縁膜内に配置された第１配線と、
前記第１層間絶縁膜の下に配置された第２基板と、
前記第２基板の下に配置された第２層間絶縁膜と、
前記第２層間絶縁膜内に配置された第２配線と、
前記第２層間絶縁膜の下に配置された第３層間絶縁膜と、
前記第３層間絶縁膜内に配置された第３配線と、
前記第３層間絶縁膜の下に配置された第３基板と、を備え、
前記第１基板は、
前記第１基板内に位置し、前記第１面から前記第２面に向かって延びて前記第１面の複数の活性領域の各々を分離する素子分離部と、
前記第１基板の前記複数の活性領域内に形成された複数の浮遊拡散領域と、
前記素子分離部内に埋め込まれて前記複数の浮遊拡散領域の中の少なくとも二つの間を連結する浮遊拡散領域連結部と、を含み、
前記第２配線の一部は、ソースフォロワトランジスタのソースフォロワゲート電極に対応し、
前記ソースフォロワゲート電極は、前記第２基板を貫く貫通ビアを通じて前記浮遊拡散領域連結部に連結されることを特徴とするイメージセンサー。
前記第２面上に配置された反射防止構造体と、
前記第１基板に配置されて前記複数のサブ単位画素を互いに分離する画素分離部と、
前記反射防止構造体上に配置されたカラーフィルターと、
前記第１基板の第１面上に配置された第１層間絶縁膜と、
前記第１層間絶縁膜内に配置された第１配線と、
前記第１層間絶縁膜の下に配置された第２基板と、
前記第２基板の下に配置された第２層間絶縁膜と、
前記第２層間絶縁膜内に配置された第２配線と、
前記第２層間絶縁膜の下に配置された第３層間絶縁膜と、
前記第３層間絶縁膜内に配置された第３配線と、
前記第３層間絶縁膜の下に配置された第３基板と、を備え、
前記第１基板は、
前記第１基板内に位置し、前記第１面から前記第２面に向かって延びて前記第１面の複数の活性領域の各々を分離する素子分離部と、
前記第１基板の前記複数の活性領域内に形成された複数の浮遊拡散領域と、
前記素子分離部内に埋め込まれて前記複数の浮遊拡散領域の中の少なくとも二つの間を連結する浮遊拡散領域連結部と、を含み、
前記第２配線の一部は、ソースフォロワトランジスタのソースフォロワゲート電極に対応し、
前記ソースフォロワゲート電極は、前記第２基板を貫く貫通ビアを通じて前記浮遊拡散領域連結部に連結されることを特徴とするイメージセンサー。
【請求項20】
前記第２基板、前記第１配線、及び前記第２配線は、前記ソースフォロワトランジスタ及び選択トランジスタを形成し、
前記第３基板及び前記第３配線は、周辺トランジスタを形成することを特徴とする請求項１９に記載のイメージセンサー。
前記第３基板及び前記第３配線は、周辺トランジスタを形成することを特徴とする請求項１９に記載のイメージセンサー。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、イメージセンサーに関する。
【背景技術】
【0002】
イメージセンサーは、光学映像（Ｏｐｔｉｃａｌ ｉｍａｇｅ）を電気信号に変換する半導体素子である。イメージセンサーは、ＣＣＤ（Ｃｈａｒｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ）型及びＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型に分類される。ＣＭＯＳ型イメージセンサーは、ＣＩＳ（ＣＭＯＳ ｉｍａｇｅｓｅｎｓｏｒ）と略される。ＣＩＳは、２次元的に配列された複数の画素を備える。画素のそれぞれは、入射した光を電気信号に変換するフォトダイオード（ｐｈｏｔｏｄｉｏｄｅ）、フォトダイオードが光電変換して作り出した電気信号を一時格納する浮遊拡散領域などを含む。複数の浮遊拡散領域は、一つのソースフォロワゲートに連結され、ソースフォロワゲートを介して電気信号を外部に出力する。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２２－１７２４５１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、浮遊拡散領域間の効率的な連結手段を有するイメージセンサーを提供することにある。
【課題を解決するための手段】
【0005】
上記目的を達成するためになされた本発明の一態様によるイメージセンサーは、第１面及び前記第１面に対向する第２面を有し、前記第１面に複数の活性領域を有する画素アレイ領域を含む第１基板と、前記第１面側の前記第１基板内に配置されて前記第１面の複数の活性領域の各々を分離する素子分離部と、前記第１基板の前記複数の活性領域内に位置する複数の浮遊拡散領域と、少なくとも一部が前記素子分離部内に埋め込まれて前記複数の浮遊拡散領域の中の少なくとも二つの間を連結する浮遊拡散領域連結部と、を備える。
【0006】
上記目的を達成するためになされた本発明の他の態様によるイメージセンサーは、第１面及び前記第１面に対向する第２面を有し、複数のサブ単位画素を含む画素アレイ領域及び周縁領域を含む第１基板と、前記第２面上に配置された反射防止構造体と、前記第１基板に配置されて前記複数のサブ単位画素を互いに分離する画素分離部と、前記反射防止構造体上に配置されたカラーフィルターと、前記第１基板の第１面上に配置された第１層間絶縁膜と、前記第１層間絶縁膜内に配置された第１配線と、前記第１層間絶縁膜の下に配置された第２層間絶縁膜と、前記第２層間絶縁膜内に配置された第２配線と、前記第２層間絶縁膜の下に配置された第２基板と、を備え、前記第１基板は、前記第１基板内に位置し、前記第１面から前記第２面に向かって延びて前記第１面の複数の活性領域の各々を分離する素子分離部と、前記第１基板の前記複数の活性領域内に形成された複数の浮遊拡散領域と、前記素子分離部内に埋め込まれて前記複数の浮遊拡散領域の中の少なくとも二つの間を連結する浮遊拡散領域連結部と、前記浮遊拡散領域連結部の上面に形成されて前記浮遊拡散領域連結部の上面を露出するコンタクトホールを有するカバー絶縁膜と、を含み、前記第１配線の一部は、ソースフォロワトランジスタのソースフォロワゲート電極に対応し、前記ソースフォロワゲート電極は、前記コンタクトホールを通じて前記浮遊拡散領域連結部に連結される。
【0007】
上記目的を達成するためになされた本発明の更に他の態様によるイメージセンサーは、第１面及び前記第１面に対向する第２面を有し、複数のサブ単位画素を含む複数の画素アレイ領域及び周縁領域を含む第１基板と、前記第２面上に配置された反射防止構造体と、前記第１基板に配置されて前記複数のサブ単位画素を互いに分離する画素分離部と、前記反射防止構造体上に配置されたカラーフィルターと、前記第１基板の第１面上に配置された第１層間絶縁膜と、前記第１層間絶縁膜内に配置された第１配線と、前記第１層間絶縁膜の下に配置された第２基板と。前記第２基板の下に配置された第２層間絶縁膜と、前記第２層間絶縁膜内に配置された第２配線と、前記第２層間絶縁膜の下に配置された第３層間絶縁膜と、前記第３層間絶縁膜内に配置された第３配線と、前記第３層間絶縁膜の下に配置された第３基板ｔ、を備え、前記第１基板は、前記第１基板内に位置し、前記第１面から前記第２面に向かって延びて前記第１面の複数の活性領域の各々を分離する素子分離部と、前記第１基板の前記複数の活性領域内に形成された複数の浮遊拡散領域と、前記素子分離部内に埋め込まれて前記複数の浮遊拡散領域の中の少なくとも二つの間を連結する浮遊拡散領域連結部と、を含み、前記第２配線の一部は、ソースフォロワトランジスタのソースフォロワゲート電極に対応し、前記ソースフォロワゲート電極は、前記第２基板を貫く貫通ビアを通じて前記浮遊拡散領域連結部に連結される。
【発明の効果】
【0008】
本発明のイメージセンサーによれば、浮遊拡散領域の間を連結する浮遊拡散領域連結部を素子分離部内に配置することにより、配線間のカップリングを低減させることができ、配線配置の自由度を向上させることができる。
【図面の簡単な説明】
【0009】
【図1】一実施形態によるイメージセンサーを説明するためのブロック図である。
【図2】一実施形態によるイメージセンサーのアクティブピクセルセンサーアレイの回路図である。
【図3】一実施形態によるイメージセンサーの平面図である。
【図5】一実施形態によるイメージセンサーにおける伝送ゲート、浮遊拡散領域、浮遊拡散領域連結部、ソースフォロワゲートなどの配置を示す拡大平面図である。
【図7A】一実施形態によるイメージセンサーの浮遊拡散領域連結部を形成する方法を示す断面図である。
【図7B】一実施形態によるイメージセンサーの浮遊拡散領域連結部を形成する方法を示す断面図である。
【図7C】一実施形態によるイメージセンサーの浮遊拡散領域連結部を形成する方法を示す断面図である。
【図7D】一実施形態によるイメージセンサーの浮遊拡散領域連結部を形成する方法を示す断面図である。
【図8A】他の実施形態によるイメージセンサーの浮遊拡散領域連結部を形成する方法を示す断面図である。
【図8B】他の実施形態によるイメージセンサーの浮遊拡散領域連結部を形成する方法を示す断面図である。
【図8C】他の実施形態によるイメージセンサーの浮遊拡散領域連結部を形成する方法を示す断面図である。
【図8D】他の実施形態によるイメージセンサーの浮遊拡散領域連結部を形成する方法を示す断面図である。
【図9】他の実施形態によるイメージセンサーの断面図である。
【発明を実施するための形態】
【0010】
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。しかし、本発明は様々な異なる形態で実施することができ、ここで説明する実施形態に限られない。
【0011】
図面及び説明は、本質的に例示的なものと見なされるべきであり、制約的ものではない。明細書全体を通して同じ参照符号は同じ構成要素を示す。
【0012】
図面において、各構成要素の大きさ及び厚さは説明の便宜のために任意に図示することができ、本発明は必ずしも図面に示したものに限定されない。図面において、層、フィルム、板、領域などの厚さは、明確のために誇張して表現することがある。図面では、説明の便宜のために一部の層及び領域の厚さを誇張して表現することがある。
【0013】
本明細書で使用する単数形は文脈上明白に異なるように表さない限り複数形も含むことを意図する。
【0014】
明細書及び特許請求の範囲において、「及び／又は」という用語は、その意味及び解釈のために「及び」及び「又は」という用語の任意の組み合わせを含むように意図される。例えば、「Ａ及び／又はＢ」は「Ａ、Ｂ、又は、Ａ及びＢ」を意味するものと解釈される。
【0015】
明細書及び特許請求の範囲において、「～の中の少なくとも一つ」という文言は、その意味及び解釈のために「～の群より選択される少なくとも一つ」の意味を含むように意図される。例えば、「Ａ及びＢの中の少なくとも一つ」は「Ａ、Ｂ、又は、Ａ及びＢ」を意味するものと理解することができる。
【0016】
第１、第２などの用語を様々な構成要素を説明するために本明細書で使用することがあるが、このような構成要素は、このような用語によって制限されるものではない。このような用語は、ある要素を他の要素と区別するためにのみ使用される。例えば、本発明の権利範囲を逸脱することなく、第１構成要素は、第２構成要素に命名することができ、同様に第２構成要素も第１構成要素に命名することができる。
【0017】
層、フィルム、領域、又は基板のような要素が他の要素「の上に」あると言及する場合、これは他の要素の上に直接ある場合もあれば中間要素も存在する場合もある。対照的に、要素が他の要素「の直接上に」あると記載する場合は、中間要素が存在しない。また、明細書全体において、ターゲット要素「の上に」という用語は、ターゲット要素の上又は下に位置することを意味し、必ずしも重力の反対方向を基準に「上側に」位置することを意味するものではない。
【0018】
例えば、空間的に相対的な用語である「下」、「上」などは、一つの要素又は構成要素と他の構成要素との間の関係を図面に示した通り説明しやすくするために使用する。空間的に相対的な用語は、図面に示す方向に追加して使用又は作動中である装置において他の方向も含むように意図するものである。例えば、図面に示した装置が反転した場合、他の装置の「下」に位置する装置が他の装置の「上」に位置することができる。従って、例示的な用語「下」は、下部及び上部位置を全て含むことができる。装置は更に他の方向に向くことができるため、空間的に相対的な用語は方向に応じて異なる解釈をすることができる。
【0019】
要素（又は領域、層、部分など）が明細書において他の要素に「連結された」又は「結合された」と記載する場合、これは、上記の他の要素に直接配置、連結、又は結合されるか、その間に介在要素が配置される。
【0020】
「～に連結された」又は「～に結合された」という用語は、物理的又は電気的連結若しくは結合を含む。
【0021】
異なるように定義されない限り、本明細書で使用する全ての用語（技術的、科学的用語含む）は、本発明が属する技術分野において通常の知識を有する者が一般に理解するものと同じ意味を有する。一般的に使用される辞書に定義されているような用語は、関連技術の文脈における意味に一致する意味を有するものと解釈されるべきであり、ここに明示的に定義されない限り、理想化されるか又は過度に形式的な意味に解釈されるべきではない。
【0022】
図１は、一実施形態によるイメージセンサーを説明するためのブロック図である。
【0023】
図１を参照すると、イメージセンサーは、アクティブピクセルセンサーアレイ（Ａｃｔｉｖｅ Ｐｉｘｅｌ Ｓｅｎｓｏｒ ａｒｒａｙ）１００１、行デコーダ（ｒｏｗ ｄｅｃｏｄｅｒ）１００２、行ドライバー（ｒｏｗ ｄｒｉｖｅｒ）１００３、列デコーダ（ｃｏｌｕｍｎ ｄｅｃｏｄｅｒ）１００４、タイミング発生器（ｔｉｍｉｎｇ ｇｅｎｅｒａｔｏｒ）１００５、相関二重サンプラー（ＣＤＳ：Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｅｒ）１００６、アナログデジタルコンバータ（ＡＤＣ：Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）１００７、及び入出力バッファ（Ｉ／Ｏ ｂｕｆｆｅｒ）１００８を含む。
【0024】
アクティブピクセルセンサーアレイ１００１は、２次元的に配列された複数の単位画素を含み、光信号を電気的信号に変換する。アクティブピクセルセンサーアレイ１００１は、行ドライバー１００３から画素選択信号、リセット信号、及び電荷伝送信号のような複数の駆動信号によって駆動される。また、変換された電気的信号は、相関二重サンプラー１００６に提供される。
【0025】
行ドライバー１００３は、行デコーダ１００２でディコーディングされた結果に応じて複数の単位画素を駆動するための複数の駆動信号をアクティブピクセルセンサーアレイ１００１に提供する。単位画素が行列形態に配列された場合には、各行別に駆動信号が提供される。
【0026】
タイミング発生器１００５は、行デコーダ１００２及び列デコーダ１００４にタイミング（ｔｉｍｉｎｇ）信号及び制御信号を提供する。
【0027】
相関二重サンプラー（ＣＤＳ）１００６は、アクティブピケセルセンサーアレイ１００１で生成された電気信号を受信して維持（ｈｏｌｄ）及びサンプリングする。相関二重サンプラー１００６は、特定のノイズレベル（ｎｏｉｓｅ ｌｅｖｅｌ）及び電気的信号による信号レベルを二重にサンプリングして、ノイズレベルと信号レベルとの差に相当する差レベルを出力する。
【0028】
アナログデジタルコンバータ（ＡＤＣ）１００７は、相関二重サンプラー１００６から出力された差レベルに相当するアナログ信号をデジタル信号に変換して出力する。
【0029】
入出力バッファ１００８はデジタル信号をラッチ（ｌａｔｃｈ）し、ラッチされた信号は列デコーダ１００４におけるディコーディング結果に応じて順次映像信号処理部（図示せず）に出力される。
【0030】
図２は、一実施形態によるイメージセンサーのアクティブピクセルセンサーアレイの回路図である。
【0031】
図１及び図２を参照すると、アクティブピクセルセンサーアレイ１００１は、複数の単位画素ＵＰを含み、単位画素ＵＰは、マトリックス状に配列される。それぞれの単位画素ＵＰは、伝送トランジスタＴＸを含む。それぞれの単位画素ＵＰは、ロジックトランジスタ（ＲＸ、ＳＸ、ＤＸ）の中の一部又は全部を更に含む。ロジックトランジスタは、リセットトランジスタＲＸ、選択トランジスタＳＸ、及びソースフォロワトランジスタＤＸである。伝送トランジスタＴＸは、伝送ゲート（伝送ゲートライン又は伝送ゲート電極）ＴＧを含む。伝送ゲートＴＧは、二つの伝送ゲートが一対をなすデュアル伝送ゲートである。それぞれの単位画素ＵＰは、光電変換部ＰＤ及び浮遊拡散領域ＦＤを更に含む。単位画素ＵＰのそれぞれは、１個以上の光電変換部ＰＤを含む。一実施形態において、それぞれの単位画素ＵＰは、第１サブ単位画素ＵＰ１及び複数の第２サブ単位画素ＵＰ２を含む。第１サブ単位画素ＵＰ１は、光電変換部ＰＤ、伝送トランジスタＴＸ、浮遊拡散領域ＦＤ、リセットトランジスタＲＸ、ソースフォロワトランジスタＤＸ、選択トランジスタＳＸを含む。複数の第２サブ単位画素ＵＰ２のそれぞれは、光電変換部ＰＤ、浮遊拡散領域ＦＤ、及び光電変換部ＰＤを浮遊拡散領域ＦＤに選択的に連結する伝送ゲートＴＧを含む。各第２サブ単位画素ＵＰ２の浮遊拡散領域ＦＤは、図５及び図６Ａ～６Ｃを参照して説明する浮遊拡散領域連結部１９を介して第１サブ単位画素ＵＰ１の浮遊拡散領域ＦＤに連結される。各第２サブ単位画素ＵＰ２は、第１サブ単位画素ＵＰ１のロジックトランジスタ（ＲＸ、ＤＸ、ＳＸ）を共有する。ロジックトランジスタ（ＲＸ、ＳＸ、ＤＸ）は、複数のサブ単位画素（ＵＰ１、ＵＰ２）を互いに共有する。例えば、それぞれの単位画素ＵＰは、一つの第１サブ単位画素ＵＰ１及び７個の第２サブ単位画素ＵＰ２を含み、８個のサブ単位画素（ＵＰ１、ＵＰ２）が１セットのロジックトランジスタ（ＲＸ、ＳＸ、ＤＸ）を共有する。しかし、本発明はこれに限られない。一実施形態において、各単位画素は、光電変換部、浮遊拡散領域、及び光電変換部と浮遊拡散領域とを選択的に連結する伝送トランジスタを有する８個のサブ単位画素を備え、ロジックトランジスタ（ＲＸ、ＳＸ、及びＤＸ）は、８個のサブ単位画素の一部又は全体に分割されて配置される（以下、第１サブ単位画素ＵＰ１及び第２サブ単位画素ＵＰ２を参照符号ＵＰで表す）。
【0032】
光電変換部ＰＤは、外部から入射した光の量に比例して光電荷を生成及び蓄積する。光電変換部ＰＤは、フォトダイオード、フォトトランジスタ、フォトゲート、ピンフォトダイオード、及びこれらの組み合わせの中の一つを含む。伝送トランジスタＴＸは、光電変換部ＰＤで生成された電荷を浮遊拡散領域ＦＤに伝送する。浮遊拡散領域ＦＤは、光電変換部ＰＤで生成された電荷の伝送を受けて累積的に格納する。浮遊拡散領域ＦＤに蓄積された光電荷の量に応じてソースフォロワトランジスタＤＸが制御される。
【0033】
リセットトランジスタＲＸは、浮遊拡散領域Ｆ）に蓄積された電荷を周期的にリセットする。リセットトランジスタＲＸのドレイン電極は浮遊拡散領域ＦＤに連結され、ソース電極は電源電圧ＶＤＤに連結される。リセットトランジスタＲＸがターンオン（ｔｕｒｎ－ｏｎ）されると、リセットトランジスタＲＸのソース電極に連結された電源電圧ＶＤＤが浮遊拡散領域ＦＤに印加される。従って、リセットトランジスタＲＸがターンオンされると、浮遊拡散領域ＦＤに蓄積された電荷が排出されて浮遊拡散領域ＦＤがリセットされる。
【0034】
ソースフォロワゲート（ソースフォロワゲートライン又はソースフォロワゲート電極）ＳＦを含むソースフォロワトランジスタＤＸは、ソースフォロワバッファ増幅器（ｓｏｕｒｃｅ ｆｏｌｌｏｗｅｒ ｂｕｆｆｅｒ ａｍｐｌｉｆｉｅｒ）の役割をする。ソースフォロワトランジスタＤＸは、浮遊拡散領域ＦＤにおける電位変化を増幅し、これを出力ライン（ＶＯＵＴ）に出力する。
【0035】
選択ゲート（選択ゲートライン）ＳＥＬを含む選択トランジスタＳＸは、行単位で読み出すサブ単位画素ＵＰを選択する。選択トランジスタＳＸがターンオンされると、浮遊拡散領域ＦＤにおける電位変化がソースフォロワトランジスタＤＸのソースを介して出力ライン（ＶＯＵＴ）に出力される。
【0036】
図３は、一実施形態によるイメージセンサーの平面図である。図４は、図３のＡ－Ａ‘線に沿って切断した断面図である。図５は、一実施形態によるイメージセンサーにおける伝送ゲート、浮遊拡散領域、浮遊拡散領域連結部、ソースフォロワゲートなどの配置を示す拡大平面図である。図６Ａは、図５のＡ－Ａ‘線に沿って切断した断面図であって、図４のＰ１領域に対応する断面図である。図６Ｂは、図５のＢ－Ｂ‘線に沿って切断した断面図である。図６Ｃは、図５のＣ－Ｃ‘線に沿って切断した断面図である。
【0037】
図３及び図４を参照すると、本実施形態によるイメージセンサー５００は、第１サブチップＣＨ１及び第２サブチップＣＨ２がボンディングされた構造を有する。第２サブチップＣＨ２上に第１サブチップＣＨ１が配置される。第１サブチップＣＨ１は、第１基板１を含む。第１基板１は、例えばシリコン単結晶ウェハー、シリコンエピタクシャル層、又はＳＯＩ（ｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒ）基板である。第１基板１は、例えば第１導電型の不純物でドープされる。例えば、第１導電型はＰ型である。第１基板１は、互いに対向する前面１ａ及び背面１ｂを含む。本明細書において、前面１ａは第１面１ａと命名され、背面１ｂは第２面１ｂと命名される。第１基板１は、画素アレイ領域ＡＰＳ、光学ブラック領域ＯＢ、及び周縁領域ＥＲを含む。
【0038】
画素アレイ領域ＡＰＳ及び光学ブラック領域ＯＢは、それぞれ複数のサブ単位画素ＵＰを含む。それぞれのサブ単位画素ＵＰは、図２を参照して上述のように論理トランジスタ（ＲＸ、ＳＸ、ＤＸ）が配置されるか否かにより、第１サブ単位画素ＵＰ１又は第２サブ単位画素ＵＰ２の中一つである。光学ブラック領域ＯＢは、画素アレイ領域ＡＰＳを囲む。周縁領域ＥＲは、画素アレイ領域ＡＰＳ及び光学ブラック領域ＯＢを囲む。周縁領域ＥＲは、コンタクト領域ＢＲ１、ビア領域ＢＲ２、及びパッド領域ＰＲを含む。ビア領域ＢＲ２は、コンタクト領域ＢＲ１とパッド領域ＰＲとの間に位置する。パッド領域ＰＲは、周縁領域ＥＲの中の最も外郭に位置する。
【0039】
画素アレイ領域ＡＰＳ及び光学ブラック領域ＯＢにおいて、第１基板１内に第１画素分離部ＤＴＩ１が配置されて単位画素ＵＰを分離／限定する。第１画素分離部ＤＴＩ１は、第１基板１を貫通し、周縁領域ＥＲのコンタクト領域ＢＲ１にまで延びる。第１画素分離部ＤＴＩ１は平面的に網目状を有する。
【0040】
周縁領域ＥＲにおいて、第１基板１の背面１ｂには背面コンタクトＢＣＡ、背面ビアＢＶＳ、及び背面導電パッドＰＡＤが配置される。背面ビアＢＶＳは、第１背面ビアＢＶＳ（１）及び第２背面ビアＢＶＳ（２）を含む。
【0041】
第１画素分離部ＤＴＩ１及び第２画素分離部ＤＴＩ２は、それぞれ第１基板１の前面１ａから背面１ｂに向かって形成された深いトレンチ２２の内部に位置する。第１画素分離部ＤＴＩ１及び第２画素分離部ＤＴＩ２は、ＦＤＴＩ（Ｆｒｏｎｔｓｉｄｅ Ｄｅｅｐ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）である。第１画素分離部ＤＴＩ１及び第２画素分離部ＤＴＩ２は、それぞれ埋め込み絶縁パターン１２、分離絶縁膜１４、及び分離導電パターン１６を含む。埋め込み絶縁パターン１２は、分離導電パターン１６と第１層間絶縁膜ＩＬとの間に介在する。分離絶縁膜１４は、分離導電パターン１６と第１基板１との間、そして埋め込み絶縁パターン１２と第１基板１との間に介在する。
【0042】
埋め込み絶縁パターン１２及び分離絶縁膜１４は、第１基板１とは異なる屈折率を有する絶縁物質で形成される。埋め込み絶縁パターン１２及び分離絶縁膜１４は、例えばシリコン酸化物を含む。分離導電パターン１６は、第１基板１から離隔される。分離導電パターン１６は、不純物がドープされたポリシリコン膜又はシリコンゲルマニウム膜を含む。ポリシリコン又はシリコンゲルマニウム膜にドープされた不純物は、例えばホウ素、銀、及びヒ素の中の一つである。或いは分離導電パターン１６は金属膜を含む。
【0043】
第１画素分離部ＤＴＩ１及び第２画素分離部ＤＴＩ２は、それぞれ図４のように第１基板１の前面１ａから背面１ｂに向かうほど狭い水平断面積を有する。第２画素分離部ＤＴＩ２は「基板分離部」とも命名される。
【0044】
第１基板１内には、光電変換部ＰＤがそれぞれ配置される。光電変換部ＰＤは、第１導電型とは反対になる第２導電型の不純物でドープされる。第２導電型は、例えばＮ型である。光電変換部ＰＤにドープされたＮ型の不純物は、周辺の第１基板１にドープされたＰ型の不純物とＰＮ接合をなしてフォトダイオードを提供する。光電変換部ＰＤは、一つのサブ単位画素ＵＰ内に２個以上配置される。
【0045】
第１基板１内には、前面１ａに隣接する素子分離部（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）ＳＴＩが配置される。素子分離部ＳＴＩは、第１画素分離部ＤＴＩ１によって貫通される。素子分離部ＳＴＩは、各サブ単位画素ＵＰにおいて、前面１ａに隣接する活性領域ＡＣＴを限定する。活性領域ＡＣＴは、図２のトランジスタ（ＴＸ、ＲＸ、ＤＸ、ＳＸ）のために提供される。素子分離部ＳＴＩの内部には、後述する浮遊拡散領域ＦＤの間を連結する浮遊拡散領域連結部１９が埋込まれて位置する。浮遊拡散領域連結部１９は、素子分離部ＳＴＩを貫く第１画素分離部ＤＴＩ１を貫くか、又は第１画素分離部ＤＴＩ１に沿って延びる。浮遊拡散領域連結部１９は、不純物がドープされたポリシリコン膜若しくはシリコンゲルマニウム膜、又は金属を含む。
【0046】
図４を参照すると、各単位画素ＵＰにおいて、第１基板１の前面１ａ上には伝送ゲートＴＧが配置される。伝送ゲートＴＧの一部は、第１基板１の内部に延びる。伝送ゲートＴＧは、垂直（Ｖｅｒｔｉｃａｌ）タイプである。或いは、伝送ゲートＴＧは、第１基板１の内部に延びずに平坦な形態のプラナ（Ｐｌａｎａｒ）タイプであってもよい。伝送ゲートＴＧは、互いに分離された二つが一対をなすデュアル伝送ゲートである。伝送ゲートＴＧと第１基板１との間にはゲート酸化膜Ｇｏｘが介在する。
【0047】
伝送ゲートＴＧの一側において、第１基板１内には浮遊拡散領域ＦＤが配置される。浮遊拡散領域ＦＤは、複数が浮遊拡散領域連結部１９を介して電気的に連結される。例えば、図５に示したように、８個の浮遊拡散領域ＦＤが一つの浮遊拡散領域連結部１９を介して連結される。浮遊拡散領域連結部１９を介して連結される浮遊拡散領域ＦＤの数は、ソースフォロワトランジスタＤＸを共有するサブ単位画素ＵＰの数と同じである。浮遊拡散領域ＦＤは、例えば第２導電型不純物がドープされた第１基板１の一部であり、第２導電型不純物がドープされたポリシリコン若しくはシリコンゲルマニウム、又は金属である。浮遊拡散領域連結部１９は、例えば第２導電型不純物がドープされたポリシリコン若しくはシリコンゲルマニウム、又は金属である。
【0048】
イメージセンサー５００は、背面受光イメージセンサーである。光は、第１基板１の背面１ｂに位置するマイクロレンズＭＬを通じて第１基板１の内部に入射する。入射した光によりＰＮ接合で電子－正孔対が生成される。このように生成された電子は、光電変換部ＰＤに移動する。伝送ゲートＴＧに電圧を印加すると、電子は浮遊拡散領域ＦＤに移動する。
【0049】
第１基板１の光学ブラック領域ＯＢには、第１単位画素ＵＰ（１）及び第２単位画素ＵＰ（２）が配置される。第１単位画素ＵＰ（１）において、第１基板１内にはブラック光電変換部ＰＤ’が提供される。第２単位画素ＵＰ（２）において、第１基板１内にはダミー領域ＰＤ“が提供される。ブラック光電変換部ＰＤ’は、例えば第１導電型とは異なる第２導電型の不純物でドープされる。第２導電型は、例えばＮ型である。画素アレイ領域ＡＰＳは、複数個の単位画素ＵＰを含む。ブラック光電変換部ＰＤ’は、光電変換部ＰＤと類似の構造を有するが、光電変換部ＰＤのような動作（即ち、光を受けて電気的信号を発生させる動作）を行わない。ダミー領域ＰＤ”は、不純物でドープされない。ダミー領域ＰＤ”で発生した信号は、その後ノイズを除去する情報に用いられる。
【0050】
第１サブチップＣＨ１は、前面１ａに配置された第１層間絶縁膜ＩＬ１を更に含む。第１層間絶縁膜ＩＬ１、はシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、及び多孔性低誘電膜から選択される少なくとも一つの膜の多層膜に形成される。第１層間絶縁膜ＩＬ１の間又は内部には、第１配線１５が配置される。浮遊拡散領域連結部１９は、コンタクトプラグにより第１配線１５に連結される。コンタクトプラグは、画素アレイ領域ＡＰＳで、第１層間絶縁膜ＩＬ１の中の前面１ａに最も近い（最下層の）第１層間絶縁膜ＩＬ１を貫く。
【0051】
第２サブチップＣＨ２は、第２基板ＳＢ２、その上に配置された周辺トランジスタＰＴＲ、そしてこれらを覆う第２層間絶縁膜ＩＬ２を含む。第２層間絶縁膜ＩＬ２内には、第２配線２１７が配置される。第２サブチップＣＨ２は、第１サブチップＣＨ１で発生した電気的信号を格納するための回路を含む。
【0052】
図４を参照すると、第１基板１の背面１ｂ上には反射防止構造体ＡＬが配置される。反射防止構造体ＡＬは、順に積層された第１絶縁膜Ａ１、導電性膜Ａ２、第２絶縁膜Ａ３、及び第３絶縁膜Ａ４を含む。第１絶縁膜Ａ１、第２絶縁膜Ａ３、及び第３絶縁膜Ａ４は、それぞれ互いに異なる物質を含む。一実施形態において、第１絶縁膜Ａ１はアルミニウム酸化物を含み、第２絶縁膜Ａ３はシリコン酸化物を含み、第３絶縁膜Ａ４はハフニウム酸化物を含む。導電性膜Ａ２は、電気導電性を有する膜であり、酸化チタンを含む。
【0053】
本明細書において、第１絶縁膜Ａ１は「第１反射防止膜」と命名され、導電性膜Ａ２は「第２反射防止膜」と命名され、第２絶縁膜Ａ３は「第３反射防止膜」と命名され、そして第３絶縁膜Ａ４は「第４反射防止膜」と命名される。
【0054】
第１基板１は第１屈折率ｎ１を有し、第１絶縁膜Ａ１は第２屈折率ｎ２を有し、導電性膜Ａ２は第３屈折率ｎ３を有し、第２絶縁膜Ａ３は第４屈折率ｎ４を有する。第２屈折率ｎ２と第３屈折率ｎ３との平均値｛（ｎ２＋ｎ３）／２）は、第１屈折率ｎ１よりも小さく、第４屈折率ｎ４よりも大きい。第１屈折率ｎ１は４．０～４．４である。第２屈折率ｎ２は２．０～３．０である。第３屈折率ｎ３は２．２～２．８である。第４屈折率ｎ４は１．０～１．９である。
【0055】
第１絶縁膜Ａ１は第１厚さＴ１を有し、導電性膜Ａ２は第２厚さＴ２を有し、第２絶縁膜Ａ３は第３厚さＴ３を有し、第３絶縁膜Ａ４は第４厚さＴ４を有する。ここで、第２厚さＴ２は、第１厚さＴ１及び第４厚さＴ４のそれぞれよりも大きく、第３厚さＴ３よりも小さい。第１厚さＴ１は１０Å～１００Åである。第２厚さＴ２は１００Å～６００Åである。第３厚さＴ３は６００Å～９００Åである。第４厚さＴ４は２０Å～２００Åである。
【0056】
このような屈折率の間の関係及び／又は厚さの間の関係により、マイクロレンズＭＬに入射した光Ｌ１は、反射防止構造体ＡＬの多層構造体を屈折及び通過して光電変換部ＰＤによく入射することができる。これにより、受光率を増加させて鮮明な画質を有するイメージセンサー５００を提供することができる。
【0057】
本実施形態によるイメージセンサー５００では、反射防止構造体ＡＬが酸化チタン（ＴｉＯ２）からなる導電性膜Ａ２を含むが、酸化チタン（ＴｉＯ２）からなる導電性膜Ａ２は、全体的に全ての色光の反射度を減少させ、特に青色光の反射度を更に減少させる。これにより、青色画素のＱＥ（Ｑｕａｎｔｕｍ Ｅｆｆｉｃｉｅｎｃｙ）を増加させることができる。
【0058】
第１絶縁膜Ａ１は、負の固定電荷膜の役割もする。これにより、暗電流及びホワイトスポットを改善することができる。
【0059】
また、導電性膜Ａ２に所定の負の電位（電圧）を印加して、第１基板１の背面１ｂ付近に背面を通して入射する光によって生成されたホール（ｈ＋）が蓄積されるようにすることができる。これにより、暗電流及びホワイトスポットの改善効果を更に増大することができる。
【0060】
図３及び図４を参照すると、コンタクト領域ＢＲ１において、第１基板１の背面１ｂには背面コンタクトＢＣＡが配置される。ビア領域ＢＲ２において、第１基板１の背面１ｂには、第１背面ビアＢＶＳ（１）が配置される。パッド領域ＰＲにおいて、第１基板１の背面１ｂには背面導電パッドＰＡＤ及び第２背面ビアＢＶＳ（２）が配置される。第２背面ビアＢＶＳ（２）は、所定の個数同士がグループとなり、背面導電パッドＰＡＤの周辺にそれぞれ配置される。各グループの第２背面ビアは、２列又は２行で配列され、背面導電性パッドの中の対応する背面導電性パッドが２列又は２行の間の空間に配置される。
【0061】
図４を参照すると、背面コンタクトＢＣＡは、反射防止構造体ＡＬ及び第１基板１の少なくとも一部を貫く。背面コンタクトＢＣＡは、第１背面トレンチ４６の内部に配置される。背面コンタクトＢＣＡは、第１導電パターン５２ａ及び第１金属パターン５４ａを含む。第１導電パターン５２ａは、第１背面トレンチ４６の側面及び底面をコンフォーマルに覆い、反射防止構造体ＡＬの導電性膜Ａ２に接触して電気的に連結される。第１導電パターン５２ａは、チタン膜、窒化チタン膜、及びタングステン膜の中の少なくとも一つの単一膜又は多重膜構造を有する。第１金属パターン５４ａは、例えばアルミニウムを含む。第１金属パターン５４ａは、第１背面トレンチ４６を満たす。
【0062】
背面コンタクトＢＣＡは、第１画素分離部ＤＴＩ１の分離導電パターン１６に接する。背面コンタクトＢＣＡは、背面連結配線５２ｂを介して第１背面ビアＢＶＳ（１）に連結されて所定の負の電位の印加を受け、これを第１画素分離部ＤＴＩ１の分離導電パターン１６に印加する。分離導電パターン１６は、共通バイアスラインの役割をする。これにより、第１画素分離部ＤＴＩ１に接する第１基板１の表面に存在する正孔を捕って暗電流改善効果を増大させることができる。
【0063】
第１背面ビアＢＶＳ（１）は、第１ホールＨ１の内部にそれぞれ配置される。第１背面ビアＢＶＳ（１）は、反射防止構造体ＡＬ、第１基板１、第１層間絶縁膜ＩＬ１、及び第２層間絶縁膜ＩＬ２を一部貫く。第１背面ビアＢＶＳ（１）は、第１サブチップＣＨ１の第１配線１５の中の一部と第２サブチップＣＨ２の第２配線２１７の中の一部とを連結する。第１背面ビアＢＶＳ（１）は、第１ホールＨ１の内部の内壁及び底面をコンフォーマルに満たす。第１背面ビアＢＶＳ（１）は、第１導電パターン５２ａと同じ物質を含み、同じ厚さを有する。第１背面ビアＢＶＳ（１）は、チタン膜、窒化チタン膜、及びタングステン膜の中の少なくとも一つの単一膜又は多重膜構造を有する。
【0064】
第１背面ビアＢＶＳ（１）の中の一つは、背面連結配線５２ｂの中の一つによって背面コンタクトＢＣＡの中の一つに電気的に連結される。背面連結配線５２ｂは、第１導電パターン５２ａと同じ物質を含み、同じ厚さを有する。背面連結配線５２ｂは、チタン膜、窒化チタン膜、及びタングステン膜の中の少なくとも一つの単一膜又は多重膜構造を有する。
【0065】
背面導電パッドＰＡＤは、第２背面トレンチ６０の内部に配置される。背面導電パッドＰＡＤは、第２導電パターン５２ｃ及び第２金属パターン５４ｂを含む。第２導電パターン５２ｃは、第２背面トレンチ６０の側面及び底面をコンフォーマルに覆う。第２導電パターン５２ｃは、第１導電パターン５２ａと同じ物質を含み、同じ厚さを有する。第２導電パターン５２ｃは、チタン膜、窒化チタン膜、及びタングステン膜の中の少なくとも一つの単一膜又は多重膜構造を有する。第２金属パターン５４ｂは、例えばアルミニウムを含む。第２金属パターン５４ｂは、第２背面トレンチ６０を満たす。
【0066】
第２背面ビアＢＶＳ（２）は、第２ホールＨ２の内部にそれぞれ配置される。第２背面ビアＢＶＳ（２）は、反射防止構造体ＡＬの第１絶縁膜Ａ１、第１基板１、第１層間絶縁膜ＩＬ１、及び第２層間絶縁膜ＩＬ２を一部貫く。第２背面ビアＢＶＳ（２）は、第２配線２１７の中の一部に連結される。図示していないが、第２背面ビアＢＶＳ（２）は、第１配線１５の中の一部に連結され得る。第２背面ビアＢＶＳ（２）は、第２ホールＨ２の内部の内壁及び底面をコンフォーマルに満たす。第２背面ビアＢＶＳ（２）は、第１導電パターン５２ａと同じ物質を含み、同じ厚さを有する。第２背面ビアＢＶＳ（２）は、チタン膜、窒化チタン膜、及びタングステン膜の中の少なくとも一つの単一膜又は多重膜構造を有する。第２背面ビアＢＶＳ（２）の中の一つは、背面連結配線５２ｃの中の一つにより背面導電パッドＰＡＤの中の一つに電気的に連結される。
【0067】
周縁領域ＥＲにおいて、反射防止構造体ＡＬ上には、第１光学ブラックパターン５２ｐが配置される。第１光学ブラックパターン５２ｐは、第１導電パターン５２ａと同じ物質を含み、同じ厚さを有する。第１光学ブラックパターン５２ｐは、チタン膜、窒化チタン膜、及びタングステン膜の中の少なくとも一つの単一膜又は多重膜構造を有する。
【0068】
画素アレイ領域ＡＰＳにおいて、反射防止構造体ＡＬ上には遮光グリッドパターン４８ａが配置される。遮光グリッドパターン４８ａ上には低屈折グリッドパターン５０ａがそれぞれ配置される。遮光グリッドパターン４８ａ及び低屈折グリッドパターン５０ａは、第１画素分離部ＤＴＩ１に重なり、平面的にグリッド形態を有する。遮光グリッドパターン４８ａは、例えばチタン及び窒化チタンの中の少なくとも一つを含む。低屈折グリッドパターン５０ａは、全て同じ厚さを有し、同じ有機物質を含む。低屈折グリッドパターン５０ａは、カラーフィルター（ＣＦ１、ＣＦ２）よりも小さい屈折率を有する。例えば、低屈折グリッドパターン５０ａは、約１．３以下の屈折率を有する。遮光グリッドパターン４８ａ及び低屈折グリッドパターン５０ａは、隣接するサブ単位画素ＵＰ間のクロストークを防止する。
【0069】
画素アレイ領域ＡＰＳにおいて、低屈折グリッドパターン５０ａの間にカラーフィルター（ＣＦ１、ＣＦ２）が配置される。カラーフィルター（ＣＦ１、ＣＦ２）は、それぞれ青色、緑色、及び赤色の中の一つの色を有する。他の例として、カラーフィルター（ＣＦ１、ＣＦ２）は、シアン（ｃｙａｎ）、マゼンタ（ｍａｇｅｎｔａ）、黄色（ｙｅｌｌｏｗ）などのような他のカラーを含むこともできる。本実施形態によるイメージセンサーにおいて、カラーフィルター（ＣＦ１、ＣＦ２）は、ベイヤー（ｂａｙｅｒ）パターン形態に配列される。他の例において、カラーフィルター（ＣＦ１、ＣＦ２）は、２×２配列のテトラ（Ｔｅｔｒａ）パターン、３×３配列のノナ（ｎｏｎａ）パターン、又は４×４配列のヘキサデカ（ｈｅｘａｄｅｃａ）パターン形態に配列される。カラーフィルター（ＣＦ１、ＣＦ２）は、単位画素ＵＰと一対一の対応関係であるか、又は一対の複数の対応関係を有する。例えば、カラーフィルター（ＣＦ１、ＣＦ２）のそれぞれに対応する位置に一つの単位画素ＵＰが配置されるか、隣接する二つの単位画素ＵＰが配置されるが、又は隣接する四つの単位画素ＵＰが配置される。
【0070】
第１背面ビアＢＶＳ（１）の内部を満たす第１低屈折保護パターン５０ｂ及び第２背面ビアＢＶＳ（２）の内部を満たす第２低屈折保護パターン５０ｃ上にはそれぞれキャッピングパターンＣＦＲが配置される。キャッピングパターンＣＦＲは、例えばフォトレジスト物質を含む。
【0071】
低屈折グリッドパターン５０ａ、第１導電パターン５２ａ、第１金属パターン５４ａ、第２導電パターン５２ｃ、背面連結配線５２ｂ、第１光学ブラックパターン５２ｐ、キャッピングパターンＣＦＲ、及び低屈折残余パターン５０ｒの上にはコンフォーマルに保護膜５６が配置される。
【0072】
保護膜５６上には、第２光学ブラックパターンＣＦＢが配置される。第２光学ブラックパターンＣＦＢは、例えば青色のカラーフィルターと同じ物質を含む。
【0073】
画素アレイ領域ＡＰＳにおいて、カラーフィルター（ＣＦ１、ＣＦ２）上にはマイクロレンズＭＬが配置される。マイクロレンズＭＬの周縁は、互いに接して連結される。マイクロレンズＭＬは、アレイを構成する。マイクロレンズＭＬは、「マイクロレンズアレイ」とも命名される。
【0074】
【0075】
活性領域ＡＣＴは、素子分離部ＳＴＩによって区画され、一つのサブ単位画素ＵＰ内でも複数の部分に分離される。例えば、図５に示すように、一つのサブ単位画素ＵＰ内に第１活性領域ＡＣＴ１及び第２活性領域ＡＣＴ２が位置し、第１活性領域ＡＣＴ１にはソースフォロワトランジスタＤＸをはじめとするロジックトランジスタ（ＲＸ、ＳＸ、ＤＸ）の中の一部又は全部が位置し、第２活性領域ＡＣＴ２には伝送トランジスタＴＸが位置する。
【0076】
伝送トランジスタＴＸのゲート電極の伝送ゲートＴＧは、二つが一対をなして第２活性領域ＡＣＴ２に少なくとも一部が重なるように位置する。
【0077】
浮遊拡散領域ＦＤは、第２活性領域ＡＣＴ２の一側に位置し、隣り合う二つのサブ単位画素ＵＰの浮遊拡散領域ＦＤが素子分離部ＳＴＩを間において互いに向き合うように位置する。
【0078】
素子分離部ＳＴＩには、複数の浮遊拡散領域ＦＤの間を電気的に連結する浮遊拡散領域連結部１９が位置する。例えば、浮遊拡散領域連結部１９は素子分離部ＳＴＩ内に埋め込まれ、浮遊拡散領域連結部１９の上面は素子分離部ＳＴＩの上面よりも低い。浮遊拡散領域連結部１９は、幹部１９１、幹部１９１から延びてソースフォロワゲートＳＦに連結される第１枝部１９２、幹部１９１から延びて浮遊拡散領域ＦＤに連結される第２枝部１９３を含む。浮遊拡散領域連結部１９は、例えば図５に示したように、８個の浮遊拡散領域ＦＤを互いに連結する。一つの浮遊拡散領域連結部１９が連結する浮遊拡散領域ＦＤの数は、８個よりも少なくても多くてもよい。浮遊拡散領域連結部１９は、例えば第２導電型不純物がドープされたポリシリコン若しくはシリコンゲルマニウム、又はアルミニウム、銅、銀などの金属を含む。浮遊拡散領域連結部１９は、素子分離部ＳＴＩ内に形成された溝の一部を満たし、カバー絶縁膜ＣＩが浮遊拡散領域連結部１９を覆う。カバー絶縁膜ＣＩは素子分離部ＳＴＩ内に形成された溝の残りの一部を満たし、カバー絶縁膜ＣＩの上面は素子分離部ＳＴＩの上面に一致するが、これに制限されない。実施形態によっては、カバー絶縁膜ＣＩは、素子分離部ＳＴＩの上に位置する絶縁膜である。一実施形態において、浮遊拡散領域連結部１９は、第１方向Ｄ１に延びる幹部１９１、第２方向Ｄ２に延びて幹部１９１をソースフォロワゲート電極ＳＦに連結する第１枝部１９２、及び第２方向Ｄ２に延びて複数の浮遊拡散領域ＦＤの中の対応する浮遊拡散領域ＦＤに連結される第２枝部１９３を含む。複数の浮遊拡散領域ＦＤは、第１浮遊拡散領域グループＦＤ１及び第２浮遊拡散領域グループＦＤ２を含む。第１浮遊拡散領域グループＦＤ１は、第２方向Ｄ２に第２浮遊拡散領域グループＦＤ２から離隔される。平面図から見ると、素子分離部ＳＴＩの一部が第１浮遊拡散領域グループＦＤ１と第２浮遊拡散領域グループＦＤ２との間の空間に配置される。幹部１９１は、第１浮遊拡散領域グループＦＤ１と第２浮遊拡散領域グループＦＤ２との間の空間に配置される。例えば、幹部１９１は、第１浮遊拡散領域グループＦＤ１と第２浮遊拡散領域グループＦＤ２との間の素子分離部ＳＴＩ内に埋め込まれる。一実施形態において、単位画素ＵＰは、伝送トランジスタＴＸ、ソースフォロワトランジスタＤＸ、リセットトランジスタＲＸ、及び選択トランジスタＳＸを含む複数のトランジスタを含む。単位画素ＵＰは、複数の光電変換部（例えば、８個の光電変換部）、複数の第１活性領域ＡＣＴ１、及び複数の第２活性領域ＡＣＴ２を含む。ソースフォロワトランジスタＤＸ、リセットトランジスタＲＸ、及び選択トランジスタＳＸの中の少なくとも一つは、複数の第１活性領域ＡＣＴ１の中の一つ以上に配置される。伝送トランジスタＴＸは、複数の第２活性領域ＡＣＴ２に配置される。それぞれの伝送トランジスタＴＸは、複数の光電変換部ＰＤのそれぞれを複数の浮遊拡散領域ＦＤの中の対応する浮遊拡散領域ＦＤに選択的に連結される。
【0079】
図６Ａを参照すると、浮遊拡散領域連結部１９は、素子分離部ＳＴＩと浮遊拡散領域ＦＤとの間で第１基板１に接触する。実施形態によっては、図６Ｂに示すように、浮遊拡散領域連結部１９は、素子分離部ＳＴＩと浮遊拡散領域ＦＤによって囲まれて第１基板１０に接触しない。
【0080】
図５及び図６Ｃを参照すると、第１基板１の前面１ａにゲート絶縁膜ＧＩが位置し、ゲート絶縁膜ＧＩの上にソースフォロワゲートＳＦが位置する。ゲート絶縁膜ＧＩは、伝送ゲートＴＧと第１基板１との間のゲート酸化膜Ｇｏｘと同じ物質からなる。実施形態によっては、ゲート絶縁膜ＧＩは、ゲート酸化膜Ｇｏｘとは異なる物質からなる。ソースフォロワトランジスタＤＸのゲート電極であるソースフォロワゲートＳＦは、隣り合う二つの第１活性領域ＡＣＴ１に亘って位置する。即ち、二つの第１活性領域ＡＣＴ１が一つのソースフォロワトランジスタＤＸを実現する。ソースフォロワゲートＳＦは、第２導電型不純物がドープされたポリシリコン若しくはシリコンゲルマニウム、又は金属である。
【0081】
浮遊拡散領域連結部１９の第１枝部１９２の上には、カバー絶縁膜ＣＩ及びゲート絶縁膜ＧＩを貫く接触口ＣＡが位置し、接触口ＣＡを通じてソースフォロワゲートＳＦが浮遊拡散領域連結部１９に連結される。
【0082】
上述のように、浮遊拡散領域連結部１９を素子分離部ＳＴＩ内に位置させると、層間絶縁膜内に位置する配線との間に形成される静電カップリングを減らすことができ、配線配置の自由度を高めることができる。例えば、配線が素子分離部ＳＴＩに埋込まれた浮遊拡散領域連結部１９に重なる場合、その間の寄生静電容量が減少するため、配線を浮遊拡散領域連結部１９の位置に対する制約なしに配置することができる。
【0083】
【0084】
図７Ａを参照すると、第１基板１にイオン注入工程などを進行して光電変換部ＰＤを形成し、第１基板１の前面１ａに素子分離部ＳＴＩを形成して活性領域を定義する。素子分離部ＳＴＩは、浅いトレンチ分離（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）工程で形成される。素子分離部ＳＴＩ及び第１基板１の一部をエッチングして深いトレンチを形成する。第１基板１の前面１ａ上に分離絶縁膜１４をコンフォーマルに形成し、導電物質で深いトレンチを満たした後、エッチバック工程を進行して深いトレンチの内部にそれぞれ分離導電パターン１６を形成する。そして、分離導電パターン１６上に埋め込み絶縁パターン１２を形成し、前面１ａ上の分離絶縁膜１４を除去して前面１ａを露出させる。これにより、画素分離部ＤＴＩが形成される。図７Ａ～図７Ｄには、画素分離部ＤＴＩの上端の分離絶縁膜１４及び埋め込み絶縁パターン１２をその周囲の素子分離部ＳＴＩと区分なしに図示したが、実施形態によっては、これらの間に境界面が存在する。
【0085】
続いて、通常の工程を進行して第１基板１の前面１ａ側に浮遊拡散領域ＦＤを形成し、写真エッチングなどの方法で浮遊拡散領域連結部１９が位置する溝ＧＲを素子分離部ＳＴＩに形成する。
【0086】
図７Ｂを参照すると、溝ＧＲ内にポリシリコン又は金属を部分的に満たして予備浮遊拡散領域連結部１９Ｐを形成する。予備浮遊拡散領域連結部１９Ｐの形成は、膜蒸着、或いははメッキ、ＣＭＰ、及び／又はエッチバックの工程などにより行われる。
【0087】
図７Ｃを参照すると、感光剤を塗布して現像し、予備浮遊拡散領域連結部１９Ｐだけを露出させる感光剤パターンＰＲＰを形成し、第２導電型不純物イオンをドープして浮遊拡散領域連結部１９を形成する。浮遊拡散領域連結部１９を金属で形成する際には、この工程を省略することができる。
【0088】
図７Ｄを参照すると、感光剤パターンＰＲＰ及び浮遊拡散領域連結部１９の上にコンフォーマルにカバー絶縁膜ＣＩを形成し、感光剤パターンＰＲＰをアッシング（ａｓｈｉｎｇ）して除去することにより、その上のカバー絶縁膜ＣＩを共に除去する。これにより、浮遊拡散領域連結部１９を覆うカバー絶縁膜ＣＩを形成する。又は、感光剤パターンＰＲＰを除去し、カバー絶縁膜ＣＩを蒸着又は塗布するか、或いは第１基板１及び浮遊拡散領域連結部１９の表面を酸化させて酸化膜を形成することもできる。その後、ＣＭＰなどの方法で浮遊拡散領域連結部１９の上の溝ＧＲを満たすカバー絶縁膜ＣＩだけを残して残りの部分を除去する。又は、第１基板１の前面１ａの上に置かれたカバー絶縁膜ＣＩを除去せずに層間絶縁膜ＩＬ１又はゲート絶縁膜ＧＩとして活用することもできる。
【0089】
続いて、通常の工程を進行して、伝送ゲートＴＧ、ソースフォロワゲートＳＦなどを形成する。
【0090】
【0091】
図８Ａを参照すると、第１基板１にイオン注入工程などを進行して光電変換部ＰＤを形成し、第１基板１の前面１ａに素子分離部ＳＴＩを形成して活性領域を定義する。素子分離部ＳＴＩは、浅いトレンチ分離（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）工程で形成される。素子分離部ＳＴＩ及び第１基板１の一部をエッチングして深いトレンチを形成する。第１基板１の前面１ａ上に分離絶縁膜１４をコンフォーマルに形成し、導電物質で深いトレンチを満たした後、エッチバック工程を進行して深いトレンチの内部にそれぞれ分離導電パターン１６を形成する。尚、分離導電パターン１６上に埋め込み絶縁パターン１２を形成し、前面１ａ上の分離絶縁膜１４を除去して前面１ａを露出させることができる。これにより、画素分離部ＤＴＩが形成される。図８Ａ～図８Ｄには、画素分離部ＤＴＩの上端の分離絶縁膜１４及び埋め込み絶縁パターン１２をその周囲の素子分離部ＳＴＩと区分なしに一体をなすことを示したが、実施形態によっては、これらの間に境界面が存在する。
【0092】
続いて、通常の工程を進行して第１基板１の前面１ａ側に浮遊拡散領域ＦＤを形成し、写真工程を介して感光剤パターンＰＲＰを形成し、これをマスクにして第１基板１をエッチングし、浮遊拡散領域連結部１９が位置する溝ＧＲを素子分離部ＳＴＩに形成する。
【0093】
図８Ｂを参照すると、感光剤パターンＰＲＰ及び溝ＧＲの上にポリシリコンを蒸着して予備浮遊拡散領域連結部層１９Ｌを形成する。
【0094】
次に、図８Ｃを参照すると、予備浮遊拡散領域連結部層１９Ｌに第２導電型不純物イオンをドープする。
【0095】
次に、図８Ｄを参照すると、感光剤パターンＰＲＰをアッシングしてその上の予備浮遊拡散領域連結部層１９Ｌと共に除去することにより浮遊拡散領域連結部１９を形成する。
【0096】
次に、図７Ｄを参照した説明した通り、カバー絶縁膜ＣＩを蒸着又は塗布するか、或いは第１基板１及び浮遊拡散領域連結部１９の表面を酸化させて酸化膜を形成することもできる。その後、ＣＭＰなどの方法で浮遊拡散領域連結部１９の上の溝ＧＲを満たすカバー絶縁膜ＣＩだけを残して残りの第１基板１前面１ａの上に置かれた部分を除去する。又は、第１基板１前面１ａの上に置かれたカバー絶縁膜ＣＩを除去せずに層間絶縁膜ＩＬ１又はゲート絶縁膜ＧＩとして活用することもできる。
【0097】
続いて、通常の工程を進行して、伝送ゲートＴＧ、ソースフォロワゲートＳＦなどを形成する。
【0098】
図９は、他の実施形態によるイメージセンサーの断面図である。
【0099】
図９の実施形態によるイメージセンサー５０３は、第１～第３サブチップ（ＣＨ１～ＣＨ３）が順にボンディングされた構造を有する。
【0100】
第１サブチップＣＨ１は好ましくはイメージセンシング機能をする。第１サブチップＣＨ１は、第１基板１を含む。第１基板１は、例えばシリコン単結晶ウェハー、シリコンエピタクシャル層、又はＳＯＩ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）基板である。第１基板１は、例えば第１導電型の不純物でドープされる。例えば、第１導電型はＰ型である。第１基板１は、互いに対向する前面１ａ及び背面１ｂを含む。本明細書において、前面１ａは第１面１ａと命名され、背面１ｂは第２面１と命名される。第１基板１は、画素アレイ領域ＡＰＳ、光学ブラック領域ＯＢ、及び周縁領域ＥＲを含む。
【0101】
画素アレイ領域ＡＰＳ及び光学ブラック領域ＯＢは、それぞれ複数の単位画素ＵＰを含む。画素アレイ領域ＡＰＳには単位画素ＵＰのそれぞれに対応する複数のマイクロレンズＭＬが位置する。
【0102】
光学ブラック領域ＯＢは、画素アレイ領域ＡＰＳを囲む。周縁領域ＥＲは、画素アレイ領域ＡＰＳ及び光学ブラック領域ＯＢを囲む。周縁領域ＥＲは、パッド領域ＰＲを含む。パッド領域ＰＲは、周縁領域ＥＲの最も外郭に位置する。
【0103】
画素アレイ領域ＡＰＳ及び光学ブラック領域ＯＢにおいて、第１基板１内に第１画素分離部ＤＴＩ１が配置されて単位画素ＵＰを分離／限定する。第１画素分離部ＤＴＩ１は、周縁領域ＥＲのコンタクト領域ＢＲ１にまで延びる。第１画素分離部ＤＴＩ１は、平面的に網目形態を有する。周縁領域ＥＲにおいて、第１基板１内に第２画素分離部ＤＴＩ２が配置される。
【0104】
第１画素分離部ＤＴＩ１及び第２画素分離部ＤＴＩ２は、それぞれ第１基板１の前面１ａから背面１ｂに向かって形成された深いトレンチ２２の内部に位置する。第１画素分離部ＤＴＩ１及び第２画素分離部ＤＴＩ２は、ＦＤＴＩ（Ｆｒｏｎｔｓｉｄｅ Ｄｅｅｐ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）である。第１画素分離部ＤＴＩ１及び第２画素分離部ＤＴＩ２は、それぞれ埋め込み絶縁パターン１２、分離絶縁膜１４、及び分離導電パターン１６を含む。埋め込み絶縁パターン１２は、分離導電パターン１６と第１層間絶縁膜ＩＬ１との間に介在する。分離絶縁膜１４は、分離導電パターン１６と第１基板１との間、そして埋め込み絶縁パターン１２と第１基板１との間に介在する。
【0105】
埋め込み絶縁パターン１２及び分離絶縁膜１４は、第１基板１とは異なる屈折率を有する絶縁物質で形成される。埋め込み絶縁パターン１２及び分離絶縁膜１４は、例えばシリコン酸化物を含む。分離導電パターン１６は、第１基板１から離隔される。分離導電パターン１６は、不純物がドープされたポリシリコン膜又はシリコンゲルマニウム膜を含む。ポリシリコン又はシリコンゲルマニウム膜にドープされた不純物は、例えばホウ素、銀、及びヒ素の中の一つである。或いは、分離導電パターン１６は、金属膜を含む。
【0106】
第１画素分離部ＤＴＩ１及び第２画素分離部ＤＴＩ２は、それぞれ第１基板１の前面１ａから背面１ｂに向かうほど狭い水平断面積を有する。第２画素分離部ＤＴＩ２は、「基板分離部」とも命名される。
【0107】
第１基板１内には、光電変換部ＰＤがそれぞれ配置される。光電変換部ＰＤは、第１導電型とは反対になる第２導電型の不純物でドープされる。第２導電型は、例えばＮ型である。光電変換部ＰＤにドープされたＮ型の不純物は、周辺の第１基板１にドープされたＰ型の不純物とＰＮ接合をなしてフォトダイオードを提供する。
【0108】
第１基板１内には、前面１ａに隣接する第１素子分離部ＳＴＩ１が配置される。第１素子分離部ＳＴＩ１は、第１画素分離部ＤＴＩ１によって貫通される。第１素子分離部ＳＴＩ１は、前面１ａに隣接する活性領域を限定する。活性領域は、図２のトランジスタ（ＴＸ、ＲＸ、ＤＸ、ＳＸ）のために提供される。
【0109】
図９を参照すると、各サブ単位画素ＵＰ内において、第１基板１の前面１ａ上には伝送ゲートＴＧが配置される。伝送ゲートＴＧの一部は、第１基板１の内部に延びる。伝送ゲートＴＧは、垂直（Ｖｅｒｔｉｃａｌ）タイプである。或いは、伝送ゲートＴＧは、第１基板１の内部に延びずに平坦な形態のプラナ（Ｐｌａｎａｒ）タイプであってもよい。伝送ゲートＴＧと第１基板１との間にはゲート酸化膜Ｇｏｘが介在する。
【0110】
伝送ゲートＴＧの一側において、第１基板１内には浮遊拡散領域ＦＤが配置される。浮遊拡散領域ＦＤは、複数が浮遊拡散領域連結部１９を介して電気的に連結される。例えば、図５に示したように、８個の浮遊拡散領域ＦＤが一つの浮遊拡散領域連結部１９を介して互いに連結される。例えば、８個の浮遊拡散領域ＦＤのそれぞれは、対応する光電変換部ＰＤから生成された電荷を収集し、８個の浮遊拡散領域ＦＤのこのような電荷を、ソースフォロワバッファ増幅器の役割をするソースフォロワトランジスタＤＸを介して選択的に出力し、単位ピクセルＵＰに入射する光に対応する電気信号として浮遊拡散領域ＦＤにおける電位変化を選択的に出力する。浮遊拡散領域連結部１９を介して互いに連結される浮遊拡散領域ＦＤの数は、ソースフォロワトランジスタＤＸを共有するサブ単位画素ＵＰの数と同じである。浮遊拡散領域ＦＤは、例えば第２導電型不純物がドープされた第１基板１の一部であるか、第２導電型不純物がドープされたポリシリコン若しくはシリコンゲルマニウム、又は金属である。浮遊拡散領域連結部１９は、例えば第２導電型不純物がドープされたポリシリコン若しくはシリコンゲルマニウム、又は金属である。
【0111】
第１サブチップＣＨ１に配置された各単位画素ＵＰ内には、伝送ゲートＴＧ、光電変換部ＰＤ、及び浮遊拡散領域ＦＤだけが配置される。選択ゲートＳＥＬ、ソースフォロワゲートＳＦ、リセットゲートＲＧなどの一部又は全部は、第１サブチップＣＨ１に配置されずに、第２サブチップＣＨ２に配置される。即ち、ロジックトランジスタ（ＲＸ、ＳＸ、ＤＸ）の中の一部又は全部が第２サブチップＣＨ２に配置される。
【0112】
イメージセンサー５０３は、背面受光イメージセンサーである。光は、第１基板１の背面１ｂに位置するマイクロレンズＭＬを通じて第１基板１の内部に入射する。入射した光によってＰＮ接合で電子－正孔対が生成される。このように生成された電子は、光電変換部ＰＤに移動する。伝送ゲートＴＧに電圧を印加すると、電子は浮遊拡散領域ＦＤに移動する。
【0113】
第１サブチップＣＨ１は、第１基板１の前面１ａ上に伝送ゲートＴＧ及びこれを覆う第１層間絶縁膜ＩＬ１を含む。第１基板１には、第１素子分離部ＳＴＩ１が配置されて活性領域を定義する。第１素子分離部ＳＴＩ１は、浮遊拡散領域連結部１９を埋め込む。
【0114】
第１サブチップＣＨ１は、内部連結コンタクト１７ａを更に含む。内部連結コンタクト１７ａの中の少なくとも一つは、周縁領域ＥＲにおいて、第１画素分離部ＤＴＩ１の埋め込み絶縁パターン１２を貫いて第１配線１５の中の一部と第１画素分離部ＤＴＩ１の分離導電パターン１６とを連結し、分離導電パターン１６に負のバイアス電圧を印加する。内部連結コンタクト１７ａの中の少なくとも他の一つは、背面導電パッドＰＡＤの下の第２画素分離部ＤＴＩ２の埋め込み絶縁パターン１２を貫いて第１配線１５の中の一部と第２画素分離部ＤＴＩ２の分離導電パターン１６とを連結する。最下層の第１層間絶縁膜ＩＬ１内には、第１導電パッドＣＰ１が配置される。第１導電パッドＣＰ１は、銅を含む。
【0115】
第２サブチップＣＨ２は、第２基板ＳＢ２、第２基板ＳＢ２の前面２ａの上に配置される選択ゲートＳＥＬ、ソースフォロワゲートＳＦ、及びリセットゲート（図示せず）、そしてこれらを覆う第２層間絶縁膜ＩＬ２を含む。第２基板ＳＢ２には第２素子分離部ＳＴＩ２が配置されて活性領域を定義し、活性領域には追加的浮遊拡散領域（図示せず）が配置される。第２基板ＳＢ２には複数の貫通口が配置され、各貫通口内には貫通ビア２２２が配置される。貫通ビア２２２の上には第２導電パッドＣＰ２が配置されて第２基板ＳＢ２の背面２ｂ側を通して露出する。第２導電パッドＣＰ２は、第１サブチップＣＨ１の第１導電パッドＣＰ１に接する。貫通ビア２２２及び第２導電パッドＣＰ２の周囲には、貫通口絶縁膜１１１が満たされる。貫通口絶縁膜１１１は、第２基板ＳＢ２の前面２ａ上にコンフォーマルに配置される。貫通口絶縁膜１１１及び第２層間絶縁膜ＩＬ２内には、ソースフォロワゲートＳＦに連結されるビア２２１と第２基板ＳＢ２の活性領域に連結されるビア２２３とを含む第２配線２１７及び第３導電パッドＣＰ３が配置される。ソースフォロワゲートＳＦは、貫通ビア２２２及び第２導電パッドＣＰ２、そして第１導電パッドＣＰ２、第１配線１５、及び第１コンタクトプラグ１７を介して第１サブチップＣＨ１の浮遊拡散領域連結部１９にそれぞれ連結される。一実施形態において、第２配線２１７の一部は、ソースフォロワゲートＳＦに対応する。
【0116】
図９を参照すると、第２基板ＳＢ２を貫く貫通口内に貫通ビア２２２が配置され、貫通ビア２２２の上には、第２導電パッドＣＰ２が配置される。貫通ビア２２２及び第２導電パッドＣＰ２の周囲には、貫通口絶縁膜１１１が満たされて第２基板ＳＢ２と貫通ビア２２２及び第２導電パッドＣＰ２との間を絶縁する。貫通ビア２２２の下端は、第２配線２１７に連結される。貫通ビア２２２は第２導電パッドＣＰ２から遠くなるほど断面の幅が増加し、第２導電パッドＣＰ２は貫通ビア２２２から遠くなるほど断面の幅が増加する。第２導電パッドＣＰ２及び第２配線２１７は銅を含み、貫通ビア２２２はタングステンを含む。
【0117】
図９を参照すると、第３サブチップＣＨ３は、第３基板ＳＢ３、その上に配置された周辺トランジスタＰＴＲ、そしてこれらを覆う第３層間絶縁膜ＩＬ３を含む。第３基板ＳＢ３には、第３素子分離部ＳＴＩ３が配置されて活性領域を定義する。第３層間絶縁膜ＩＬ３内には、第３配線３１７及び第４導電パッドＣＰ３が配置される。第３層間絶縁膜ＩＬ３の最上層は、第２層間絶縁膜ＩＬ２の最上層に接する。第３サブチップＣＨ３は、第１及び／又は第２サブチップ（ＣＨ１、ＣＨ２）を駆動するか、或いは第１及び／又は第２サブチップ（ＣＨ１、ＣＨ２）で発生した電気的信号を格納するための回路を含む。
【0118】
図９を参照すると、第１基板１の背面１ｂ上には反射防止構造体ＡＬが配置される。反射防止構造体ＡＬは、順に積層された第１絶縁膜Ａ１、導電性膜Ａ２、第２絶縁膜Ａ３、及び第３絶縁膜Ａ４を含む。第１絶縁膜Ａ１、第２絶縁膜Ａ３、及び第３絶縁膜Ａ４は、それぞれ互いに異なる物質を含む。一実施形態において、第１絶縁膜Ａ１はアルミニウム酸化物を含み、第２絶縁膜Ａ３はシリコン酸化物を含み、第３絶縁膜Ａ４はハフニウム酸化物を含む。導電性膜Ａ２は、電気導電性を有する膜であり、酸化チタンを含む。
【0119】
本明細書において、第１絶縁膜Ａ１は「第１反射防止膜」と命名され、導電性膜Ａ２は「第２反射防止膜」と命名され、第２絶縁膜Ａ）は「第３反射防止膜」と命名され、そして第３絶縁膜Ａ４は「第４反射防止膜」と命名される。
【0120】
第１基板１は第１屈折率ｎ１を有し、第１絶縁膜Ａ１は第２屈折率ｎ２を有し、導電性膜Ａ２は第３屈折率ｎ３を有し、第２絶縁膜Ａ３は第４屈折率ｎ４を有する。第２屈折率ｎ２と第３屈折率ｎ３との平均値｛（ｎ２＋ｎ３）／２｝は、第１屈折率ｎ１よりも小さく、第４屈折率ｎ４よりも大きい。第１屈折率ｎ１は４．０～４．４である。第２屈折率ｎ２は２．０～３．０である。第３屈折率ｎ３は２．２～２．８である。第４屈折率ｎ４は１．０～１．９である。
【0121】
第１絶縁膜Ａ１は第１厚さＴ１を有し、導電性膜Ａ２は第２厚さＴ２を有し、第２絶縁膜Ａ３は第３厚さＴ３を有し、第３絶縁膜Ａ４は第４厚さＴ４を有する。ここで、第２厚さＴ２は、第１厚さＴ１及び第４厚さＴ４のそれぞれよりも大きく、第３厚さＴ３よりも小さい。第１厚さＴ１は１０Å～１００Åである。第２厚さＴ２は１００Å～６００Åである。第３厚さＴ３は６００Å～９００Åである。第４厚さＴ４は２０Å～２００Åである。
【0122】
このような屈折率間の関係及び／又は厚さの間の関係により、マイクロレンズＭＬに入射した光は、反射防止構造体ＡＬの多層構造体を屈折及び通過して光電変換部ＰＤによく入射することができる。これにより、受光率を増加させて鮮明な画質を有するイメージセンサー５０３を提供することができる。
【0123】
本実施形態によるイメージセンサー５０３では、反射防止構造体ＡＬが酸化チタン（ＴｉＯ２）からなる導電性膜Ａ２を含むが、酸化チタン（ＴｉＯ２）からなる導電性膜Ａ２は、全体的に全ての色光の反射度を減少させ、特に青色光の反射度を更に減少させる。これにより、青色画素のＱＥ（Ｑｕａｎｔｕｍ Ｅｆｆｉｃｉｅｎｃｙ）を増加させることができる。
【0124】
第１絶縁膜Ａ１は、負の固定電荷膜の役割もする。これにより、暗電流及びホワイトスポットを改善することができる。
【0125】
また、導電性膜Ａ２に所定の負の電位（電圧）を印加して、第１基板１の背面１ｂ付近にホール（ｈ＋）が蓄積されるようにすることができる。これにより、暗電流及びホワイトスポットの改善効果を更に増大することができる。
【0126】
反射防止構造体ＡＬ上には、第１光学ブラックパターン５２ｐが配置される。第１光学ブラックパターン５２ｐは、チタン膜、窒化チタン膜、及びタングステン膜の中の少なくとも一つの単一膜又は多重膜構造を有する。
【0127】
画素アレイ領域ＡＰＳにおいて、反射防止構造体ＡＬ上には遮光グリッドパターン４８ａが配置される。遮光グリッドパターン４８ａ上には低屈折グリッドパターン５０ａがそれぞれ配置される。遮光グリッドパターン４８ａ及び低屈折グリッドパターン５０ａは、第１画素分離部ＤＴＩ１に重なり、平面的にグリッド形態を有する。遮光グリッドパターン４８ａは、例えばチタン及び窒化チタンの中の少なくとも一つを含む。低屈折グリッドパターン５０ａは、全て同じ厚さを有し、同じ有機物質を含む。低屈折グリッドパターン５０ａは、カラーフィルター（ＣＦ１、ＣＦ２）よりも小さい屈折率を有する。例えば、低屈折グリッドパターン５０ａは、約１．３以下の屈折率を有する。遮光グリッドパターン４８ａ及び低屈折グリッドパターン５０ａは、隣接する単位画素ＵＰ間のクロストークを防止する。
【0128】
第１光学ブラックパターン５２ｐ、遮光グリッドパターン４８ａ、及び低屈折グリッドパターン５０ａの上にはコンフォーマルに保護膜５６が配置される。
【0129】
画素アレイ領域ＡＰＳにおいて、保護膜５６の上の低屈折グリッドパターン５０ａの間にカラーフィルター（ＣＦ１、ＣＦ２）が配置される。カラーフィルター（ＣＦ１、ＣＦ２）は、それぞれ青色、緑色、及び赤色の中の一つの色を有する。他の例として、カラーフィルター（ＣＦ１、ＣＦ２）は、シアン（ｃｙａｎ）、マゼンタ（ｍａｇｅｎｔａ）、黄色（ｙｅｌｌｏｗ）などのような他のカラーを含むこともできる。本実施形態によるイメージセンサーにおいて、カラーフィルター（ＣＦ１、ＣＦ２）は、ベイヤー（ｂａｙｅｒ）パターン形態に配列される。他の例において、カラーフィルター（ＣＦ１、ＣＦ２）は、２×２配列のテトラ（Ｔｅｔｒａ）パターン、３×３配列のノナ（ｎｏｎａ）パターン、又は４×４配列のヘキサデカ（ｈｅｘａｄｅｃａ）パターン形態に配列される。
【0130】
画素アレイ領域ＡＰＳにおいて、カラーフィルター（ＣＦ１、ＣＦ２）上には、マイクロレンズＭＬが配置される。マイクロレンズＭＬの周縁は、互いに接して連結される。マイクロレンズＭＬは、アレイを構成する。マイクロレンズＭＬは、「マイクロレンズアレイ」とも命名される。
【0131】
単位画素ＵＰのそれぞれに位置する活性領域ＡＣＴ、伝送ゲートＴＧ、浮遊拡散領域ＦＤ、及び光電変換部ＰＤ、そして第１素子分離部ＳＴＩ１及び浮遊拡散領域連結部１９の配置は、図５、図６Ａ、図６Ｂ、及び図６Ｃを参照して先に説明したものと同様である。
【0132】
【0133】
上述のように、浮遊拡散領域連結部１９を素子分離部ＳＴＩ内に位置させることで、層間絶縁膜内に位置する配線との間に形成される静電カップリングを減らすことができ、配線配置の自由度を高めることができる。
【0134】
以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は上述の実施形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で多様に変更実施することが可能である。
【符号の説明】
【0135】
１ 第１基板
１２ 埋め込み絶縁パターン
１４ 分離絶縁膜
１５、２１７、３１７ 第１～第３配線
１６ 分離導電パターン
１７ 第１コンタクトプラグ
１７ａ 内部連結コンタクト
１９ 浮遊拡散領域連結部
１９Ｌ 予備浮遊拡散領域連結部層
１９Ｐ 予備浮遊拡散領域連結部
１ａ 第１基板の前面（第１面）
１ｂ 第１基板の背面（第２面）
２２ トレンチ
２ａ 第２基板の前面
２ｂ 第２基板の背面
４６、６０ 第１、第２背面トレンチ
４８ａ 遮光グリッドパターン
５０ａ 低屈折グリッドパターン
５０ｂ、５０ｃ 第１、第２低屈折保護パターン
５０ｒ 低屈折残余パターン
５２ａ、５２ｃ 第１、第２導電パターン
５２ｂ 背面連結配線
５２ｐ 第１光学ブラックパターン
５４ａ、５４ｂ 第１、第２金属パターン
５６ 保護膜
１１１ 貫通口絶縁膜
１９１ 幹部
１９２、１９３ 第１、第２枝部
２２１、２２３ ビア
２２２ 貫通ビア
５００、５０３ イメージセンサー
１００１ アクティブピクセルセンサーアレイ
１００２ 行デコーダ
１００３ 行ドライバー
１００４ 列デコーダ
１００５ タイミング発生器
１００６ 相関二重サンプラー（ＣＤＳ）
１００７ アナログデジタルコンバータ（ＡＤＣ）
１００８ 入出力（Ｉ／Ｏ）バッファ
Ａ１ 第１絶縁膜（第１反射防止膜）
Ａ２ 導電性膜（第２反射防止膜）
Ａ３ 第２絶縁膜（第３反射防止膜）
Ａ４ 第３絶縁膜（第４反射防止膜）
ＡＣＴ 活性領域
ＡＣＴ１、ＡＣＴ２ 第１、第２活性領域
ＡＬ 反射防止構造体
ＡＰＳ 画素アレイ領域
ＢＣＡ 背面コンタクト
ＢＲ１ コンタクト領域
ＢＲ２ ビア領域
ＢＶＳ（８１）、ＢＶＳ（２） 第１、第２背面ビア
ＣＡ 接触口
ＣＦ１、ＣＦ２ カラーフィルター
ＣＦＢ 第２光学ブラックパターン
ＣＦＲ キャッピングパターン
ＣＨ１、ＣＨ２、ＣＨ３ 第１～第３サブチップ
ＣＩ カバー絶縁膜
ＣＰ１、ＣＰ２、ＣＰ３、ＣＰ４ 第１～第４導電パッド
ＤＴＩ 画素分離部
ＤＴＩ１ 第１画素分離部
ＤＴＩ２ 第２画素分離部（基板分離部）
ＤＸ ソースフォロワトランジスタ
ＥＲ 周縁領域
ＦＤ 浮遊拡散領域
ＦＤ１、ＦＤ２ 第１、第２浮遊拡散領域グループ
ＧＩ ゲート絶縁膜
Ｇｏｘ ゲート酸化膜
ＧＲ 溝
Ｈ１、Ｈ２ 第１、第２ホール
ＩＬ１、ＩＬ２、ＩＬ３ 第１～第３層間絶縁膜
ＭＬ マイクロレンズ（マイクロレンズアレイ）
ＯＢ 光学ブラック領域
ＰＡＤ 背面導電パッド
ＰＤ 光電変換部
ＰＤ‘ ブラック光電変換部
ＰＤ“ ダミー領域
ＰＲ パッド領域
ＰＲＰ 感光剤パターン
ＰＴＲ 周辺トランジスタ
ＲＧ リセットゲート
ＲＸ リセットトランジスタ
ＳＢ２、ＳＢ３ 第２、第３基板
ＳＥＬ 選択ゲート
ＳＦ ソースフォロワゲート
ＳＴＩ 素子分離部
ＳＴＩ１、ＳＴＩ２、ＳＴＩ３ 第１～第３素子分離部
ＳＸ 選択トランジスタ
ＴＧ 伝送ゲート
ＴＸ 伝送トランジスタ
ＵＰ （サブ）単位画素
ＵＰ１，ＵＰ２ 第１、第２サブ単位画素
ＵＰ（１）、ＵＰ（２） 第１、第２単位画素
ＶＤＤ 電源電圧
ＶＯＵＴ 出力ライン
１２ 埋め込み絶縁パターン
１４ 分離絶縁膜
１５、２１７、３１７ 第１～第３配線
１６ 分離導電パターン
１７ 第１コンタクトプラグ
１７ａ 内部連結コンタクト
１９ 浮遊拡散領域連結部
１９Ｌ 予備浮遊拡散領域連結部層
１９Ｐ 予備浮遊拡散領域連結部
１ａ 第１基板の前面（第１面）
１ｂ 第１基板の背面（第２面）
２２ トレンチ
２ａ 第２基板の前面
２ｂ 第２基板の背面
４６、６０ 第１、第２背面トレンチ
４８ａ 遮光グリッドパターン
５０ａ 低屈折グリッドパターン
５０ｂ、５０ｃ 第１、第２低屈折保護パターン
５０ｒ 低屈折残余パターン
５２ａ、５２ｃ 第１、第２導電パターン
５２ｂ 背面連結配線
５２ｐ 第１光学ブラックパターン
５４ａ、５４ｂ 第１、第２金属パターン
５６ 保護膜
１１１ 貫通口絶縁膜
１９１ 幹部
１９２、１９３ 第１、第２枝部
２２１、２２３ ビア
２２２ 貫通ビア
５００、５０３ イメージセンサー
１００１ アクティブピクセルセンサーアレイ
１００２ 行デコーダ
１００３ 行ドライバー
１００４ 列デコーダ
１００５ タイミング発生器
１００６ 相関二重サンプラー（ＣＤＳ）
１００７ アナログデジタルコンバータ（ＡＤＣ）
１００８ 入出力（Ｉ／Ｏ）バッファ
Ａ１ 第１絶縁膜（第１反射防止膜）
Ａ２ 導電性膜（第２反射防止膜）
Ａ３ 第２絶縁膜（第３反射防止膜）
Ａ４ 第３絶縁膜（第４反射防止膜）
ＡＣＴ 活性領域
ＡＣＴ１、ＡＣＴ２ 第１、第２活性領域
ＡＬ 反射防止構造体
ＡＰＳ 画素アレイ領域
ＢＣＡ 背面コンタクト
ＢＲ１ コンタクト領域
ＢＲ２ ビア領域
ＢＶＳ（８１）、ＢＶＳ（２） 第１、第２背面ビア
ＣＡ 接触口
ＣＦ１、ＣＦ２ カラーフィルター
ＣＦＢ 第２光学ブラックパターン
ＣＦＲ キャッピングパターン
ＣＨ１、ＣＨ２、ＣＨ３ 第１～第３サブチップ
ＣＩ カバー絶縁膜
ＣＰ１、ＣＰ２、ＣＰ３、ＣＰ４ 第１～第４導電パッド
ＤＴＩ 画素分離部
ＤＴＩ１ 第１画素分離部
ＤＴＩ２ 第２画素分離部（基板分離部）
ＤＸ ソースフォロワトランジスタ
ＥＲ 周縁領域
ＦＤ 浮遊拡散領域
ＦＤ１、ＦＤ２ 第１、第２浮遊拡散領域グループ
ＧＩ ゲート絶縁膜
Ｇｏｘ ゲート酸化膜
ＧＲ 溝
Ｈ１、Ｈ２ 第１、第２ホール
ＩＬ１、ＩＬ２、ＩＬ３ 第１～第３層間絶縁膜
ＭＬ マイクロレンズ（マイクロレンズアレイ）
ＯＢ 光学ブラック領域
ＰＡＤ 背面導電パッド
ＰＤ 光電変換部
ＰＤ‘ ブラック光電変換部
ＰＤ“ ダミー領域
ＰＲ パッド領域
ＰＲＰ 感光剤パターン
ＰＴＲ 周辺トランジスタ
ＲＧ リセットゲート
ＲＸ リセットトランジスタ
ＳＢ２、ＳＢ３ 第２、第３基板
ＳＥＬ 選択ゲート
ＳＦ ソースフォロワゲート
ＳＴＩ 素子分離部
ＳＴＩ１、ＳＴＩ２、ＳＴＩ３ 第１～第３素子分離部
ＳＸ 選択トランジスタ
ＴＧ 伝送ゲート
ＴＸ 伝送トランジスタ
ＵＰ （サブ）単位画素
ＵＰ１，ＵＰ２ 第１、第２サブ単位画素
ＵＰ（１）、ＵＰ（２） 第１、第２単位画素
ＶＤＤ 電源電圧
ＶＯＵＴ 出力ライン
【図1】
【図2】
【図3】
【図4】
【図5】
【図6A】
【図6B】
【図6C】
【図7A】
【図7B】
【図7C】
【図7D】
【図8A】
【図8B】
【図8C】
【図8D】
【図9】