知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024180784
(43)【公開日】2024-12-27
(54)【発明の名称】撮像装置、撮像装置の制御方法、及びプログラム
(51)【国際特許分類】
H04N 25/68 20230101AFI20241220BHJP
H04N 25/773 20230101ALI20241220BHJP
【ＦＩ】
H04N25/68
H04N25/773
【審査請求】未請求
【請求項の数】18
【出願形態】ＯＬ
(21)【出願番号】P 2024176603
(22)【出願日】2024-10-08
(62)【分割の表示】P 2023027237の分割
【原出願日】2023-02-24
(71)【出願人】
【識別番号】000001007
【氏名又は名称】キヤノン株式会社
(74)【代理人】
【識別番号】100114775
【弁理士】
【氏名又は名称】高岡 亮一
(74)【代理人】
【識別番号】100121511
【弁理士】
【氏名又は名称】小田 直
(74)【代理人】
【識別番号】100208580
【弁理士】
【氏名又は名称】三好 玲奈
(72)【発明者】
【氏名】細野 優
(72)【発明者】
【氏名】沼田 愛彦
(72)【発明者】
【氏名】石岡 俊哉
(57)【要約】
【課題】低照度撮影においても画質の低下を抑制可能な撮像装置を提供する。
【解決手段】撮像装置であって、アバランシェフォトダイオードを有する光電変換素子と、補正対象となる画素の位置情報に基づいて、光電変換素子が取得した信号に対して補正を行う信号処理部と、１フレーム分の信号を取得する期間におけるパルス信号のパルス数を制御する制御手段と、を有し、信号処理部が補正を行う信号か否かを判定するための閾値は、第１のモードと、パルス信号のパルス数が第１のモードより少ない第２のモードとで異なる。
【選択図】図１
【解決手段】撮像装置であって、アバランシェフォトダイオードを有する光電変換素子と、補正対象となる画素の位置情報に基づいて、光電変換素子が取得した信号に対して補正を行う信号処理部と、１フレーム分の信号を取得する期間におけるパルス信号のパルス数を制御する制御手段と、を有し、信号処理部が補正を行う信号か否かを判定するための閾値は、第１のモードと、パルス信号のパルス数が第１のモードより少ない第２のモードとで異なる。
【選択図】図１
【特許請求の範囲】
【請求項1】
アバランシェフォトダイオードを有する光電変換素子と、
補正対象となる画素の位置情報に基づいて、前記光電変換素子が取得した信号に対して補正を行う信号処理部と、
１フレーム分の信号を取得する期間におけるパルス信号のパルス数を制御する制御手段と、を有し、
前記信号処理部が前記補正を行う信号か否かを判定するための閾値は、第１のモードと、前記パルス信号のパルス数が前記第１のモードより少ない第２のモードとで異なる、ことを特徴とする撮像装置。
補正対象となる画素の位置情報に基づいて、前記光電変換素子が取得した信号に対して補正を行う信号処理部と、
１フレーム分の信号を取得する期間におけるパルス信号のパルス数を制御する制御手段と、を有し、
前記信号処理部が前記補正を行う信号か否かを判定するための閾値は、第１のモードと、前記パルス信号のパルス数が前記第１のモードより少ない第２のモードとで異なる、ことを特徴とする撮像装置。
【請求項2】
前記信号処理部は、予め設定された複数の閾値の中から前記パルス信号のパルス数に応じた閾値を選択することを特徴とする請求項１に記載の撮像装置。
【請求項3】
前記信号処理部は、前記選択された閾値に基づいて、前記信号が補正対象であるか否かを判定することを特徴とする請求項２に記載の撮像装置。
【請求項4】
前記信号処理部は、前記選択された閾値を超えていた画素があった場合、前記閾値を超えた画素を補正対象の画素として出力することを特徴とする請求項３に記載の撮像装置。
【請求項5】
前記第１のモードと前記第２のモードを切り替える切り替え部を更に有し、
前記切り替え部は、少なくとも前記光電変換素子が取得した信号に基づく照度に応じて前記第１のモードと前記第２のモードを切替えることを特徴とする請求項１に記載の撮像装置。
前記切り替え部は、少なくとも前記光電変換素子が取得した信号に基づく照度に応じて前記第１のモードと前記第２のモードを切替えることを特徴とする請求項１に記載の撮像装置。
【請求項6】
前記補正対象となる画素の位置情報を保持する保持部を更に有することを特徴とする請求項１に記載の撮像装置。
【請求項7】
前記信号処理部は、複数の閾値の中から前記第２のモードで閾値を選択する際、前記第１のモードにおける閾値より小さい値の閾値を選択することを特徴とする請求項１に記載の撮像装置。
【請求項8】
前記信号処理部は、前記信号にゲインを掛けることができることを特徴とする請求項１に記載の撮像装置。
【請求項9】
前記信号処理部は、同一のモードで前記信号にゲインを掛けた際に、前記閾値を大きくすることを特徴とする請求項８に記載の撮像装置。
【請求項10】
前記信号処理部は、前記第１のモードで取得した前記信号と前記第２のモードで取得した前記信号において、モードによって画素レベルが変わる画素を補正対象の画素とすることを特徴とする請求項１に記載の撮像装置。
【請求項11】
前記信号処理部は、補正対象となる画素の周囲に配された画素の画素レベルに基づき、前記信号の補正を行うことを特徴とする請求項１に記載の撮像装置。
【請求項12】
１フレーム分の信号を取得する期間における前記パルス信号のパルス数が前記第１のモードと前記第２のモードと異なる第３のモードをさらに有し、
前記信号処理部は、前記第１のモードと前記第２のモードにて取得した補正対象の画素のデータに基づき、前記第３のモードで取得した前記信号を補正対象とするか否かを判定すること特徴とする請求項１に記載の撮像装置。
前記信号処理部は、前記第１のモードと前記第２のモードにて取得した補正対象の画素のデータに基づき、前記第３のモードで取得した前記信号を補正対象とするか否かを判定すること特徴とする請求項１に記載の撮像装置。
【請求項13】
前記パルス信号のパルス数に応じて、前記第１のモードと前記第２のモードと前記第３のモードとを切り替える切替え部を更に有すること特徴とする請求項１２に記載の撮像装置。
【請求項14】
前記第１のモードと前記第２のモードで取得した補正対象となる画素の各画素情報に基づき、前記第１のモードと前記第２のモードにおける前記パルス信号のパルス数とは異なるクロック数のモードで補正対象となる画素の各画素情報を推定する推定部を更に有することを特徴とする請求項１に記載の撮像装置。
【請求項15】
前記信号処理部は、前記補正対象の画素か否かの判定をする場合、前記第１のモードから前記第２のモードに切り換わった際に、前記補正対象とする画素の周囲に配される画素の画素レベルの変化に基づき判定を行うことを特徴とする請求項３に記載の撮像装置。
【請求項16】
前記制御手段は、前記光電変換素子が取得した信号における照度に応じて前記パルス信号のパルス数を変更することを特徴とする請求項１に記載の撮像装置。
【請求項17】
撮像装置の制御方法であって、
補正対象となる画素の位置情報に基づいて、アバランシェフォトダイオードを有する光電変換素子が取得した信号に対して補正を行い、
１フレーム分の信号を取得する期間におけるパルス信号のパルス数を制御し、
前記補正を行う際、補正を行う信号か否かを判定するための閾値は、第１のモードと、前記パルス信号のパルス数が前記第１のモードより少ない第２のモードとで異なる、ことを特徴とする撮像装置の制御方法。
補正対象となる画素の位置情報に基づいて、アバランシェフォトダイオードを有する光電変換素子が取得した信号に対して補正を行い、
１フレーム分の信号を取得する期間におけるパルス信号のパルス数を制御し、
前記補正を行う際、補正を行う信号か否かを判定するための閾値は、第１のモードと、前記パルス信号のパルス数が前記第１のモードより少ない第２のモードとで異なる、ことを特徴とする撮像装置の制御方法。
【請求項18】
撮像装置の制御方法をコンピュータに実行させるためのプログラムであって、
補正対象となる画素の位置情報に基づいて、アバランシェフォトダイオードを有する光電変換素子が取得した信号に対して補正を行い、
１フレーム分の信号を取得する期間におけるパルス信号のパルス数を制御し、
前記補正を行う際、補正を行う信号か否かを判定するための閾値は、第１のモードと、前記パルス信号のパルス数が前記第１のモードより少ない第２のモードとで異なる、ことを特徴とするプログラム。
補正対象となる画素の位置情報に基づいて、アバランシェフォトダイオードを有する光電変換素子が取得した信号に対して補正を行い、
１フレーム分の信号を取得する期間におけるパルス信号のパルス数を制御し、
前記補正を行う際、補正を行う信号か否かを判定するための閾値は、第１のモードと、前記パルス信号のパルス数が前記第１のモードより少ない第２のモードとで異なる、ことを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、撮像装置、撮像装置の制御方法、及びプログラムに関するものである。
【背景技術】
【0002】
近年、アバランシェフォトダイオード（ＡＰＤ）に到来する光子の数をデジタル的に計数し、計数値を光電変換されたデジタル信号として画素から出力する光電変換装置が提案されている。特許文献１の構成では、ＡＰＤを有する画素が、ＡＰＤと、ＡＰＤに接続されたクエンチ回路と、ＡＰＤから出力される信号が入力される信号制御回路と、クエンチ回路と信号制御回路に接続されたパルス生成回路とを備えている。そして、駆動させるモードが複数ある場合にクエンチ回路に入力するパルス信号の制御方法に関して開示がされている。例えば、第１モードと第１モードより暗い環境下で撮影（低照度撮影）する第２モードとにおけるパルス信号数、周期をどのようにするかに関して開示されている。
【0003】
ＡＰＤを有する画素の信号には、入射光に応じた光電変換に基づく信号に加え、画素のトラップ準位の異常に起因する信号が含まれる。画素のトラップ準位の異常に起因する信号の発生量が周辺の画素と比較して多い画素（以下「欠陥画素」という）が存在する。
【0004】
この欠陥画素は、隣り合う画素にも電荷を発生させ、クラスター状の欠陥（以下「クラスター欠陥」という）を発生させる。また、第２モードより明るい環境下で撮影（高照度撮影）するより低照度での撮影のほうが、クラスター欠陥が生じてしまう可能性が高くなる。特に、高照度撮影から低照度撮影に切り替えて撮影を行う際に、駆動パルス信号数を同等としているとクラスター欠陥が生じる可能性が高くなる。クラスター欠陥から出力された信号をそのまま用いて画像を形成すると、画質劣化（画質の低下）が生じる。そこで、例えば、工場出荷時に撮像素子内の欠陥画素のアドレス等の情報（以下「欠陥情報」という）を不揮発性メモリに格納し、実際の撮像時には欠陥情報を参照して欠陥画素を補正することが知られている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２０２２－１０６６４９号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
特許文献１には、撮影モードが複数ある場合において、取得した信号についての欠陥画素の検出、補正方法に関して開示されていない。また、高照度撮影から低照度撮影に切り替えた際に駆動パルス信号数を変化させることについても開示されていない。
【0007】
そこで本発明においては、低照度撮影においても画質の低下を抑制可能な撮像装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
上記目的を達成するために、本発明の一側面としての撮像装置は、アバランシェフォトダイオードを有する光電変換素子と、補正対象となる画素の位置情報に基づいて、前記光電変換素子が取得した信号に対して補正を行う信号処理部と、１フレーム分の信号を取得する期間におけるパルス信号のパルス数を制御する制御手段と、を有し、前記信号処理部が前記補正を行う信号か否かを判定するための閾値は、第１のモードと、前記パルス信号のパルス数が前記第１のモードより少ない第２のモードとで異なる、ことを特徴とする。
【発明の効果】
【0009】
本発明によれば、低照度撮影においても画質の低下を抑制可能な撮像装置を提供することができる。
【図面の簡単な説明】
【0010】
【図1】実施例１に係る撮像装置の構成の図である。
【図2】実施例１に係る欠陥画素検出部の内部構成の図である。
【図3】実施例１に係る欠陥画素検出部の欠陥画素閾値データの形式の一例の図である。
【図4】実施例１に係る欠陥画素補正部の内部構成の図である。
【図5】実施例１に係る光電変換素子の図である。
【図6】実施例１に係るセンサ基板の図である。
【図7】実施例１に係る回路基板の図である。
【図8】実施例１に係る光電変換素子の画素に対応した等価回路の図である。
【図9】実施例１に係る光電変換素子のタイミングチャートの図である。
【図10】実施例１に係る画素間クロストークを説明する図の図である。
【図11】従来の光電変換装置の高照度条件と低照度条件での光電変換素子のタイミングチャートの図である。
【図12】従来の光電変換装置の高照度条件と低照度条件での光電変換素子の出力カウント数の図である。
【図13】実施例１に係る高照度条件と低照度条件での光電変換素子の画素間クロストークの影響の図である。
【図14】実施例１に係る高照度条件と低照度条件での光電変換素子のタイミングチャートの図である。
【図15】実施例１に係る高照度条件と低照度条件での光電変換素子の出力カウント数の図である。
【図16】実施例１に係る高照度条件と低照度条件での光電変換素子の画素間クロストークの影響の図である。
【図17】実施例１に係る制御信号ＣＬＫのパルス信号数とクラスター状の欠陥の画素レベルの関係の図である。
【図18】実施例１に係るＣＬＫのパルス信号数とクラスター状の欠陥の中心画素に対する隣接画素のレベルとの関係の図である。
【図19】実施例１に係る画像内の欠陥のイメージと欠陥画素のデータの図である。
【図20】実施例１に係る制御信号ＣＬＫのパルス信号数に応じた欠陥画素の検出の流れの図である。
【図21】実施例１に係る制御信号ＣＬＫのパルス信号数に応じた欠陥画素の補正の流れの図である。
【図22】実施例２に係る欠陥画素のデータの図である。
【図23】実施例３に係る欠陥画素検出部の内部構成の図である。
【発明を実施するための形態】
【0011】
以下に、本発明を実施するための形態について詳細に説明する。尚、以下に説明する実施の形態は、本発明を実現するための一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は調整されるべきものであり、本発明は以下の実施の形態に限定されるものではない。また、各図において同一の機能を有するものは同一の数字を付け、その繰り返しの説明は省略する。
【0012】
＜実施例１＞
まず、実施例１の撮像装置１における各ブロックについて図１を用いて下記に説明する。図１は、本実施例における撮像装置１のブロック図である。撮像装置１は、レンズ１０１、撮像素子１０２、信号処理部（映像信号処理部）１０３、制御部１０４、ＲＡＭ１０５、ＲＯＭ１０６、出力部１０７を含むように構成される。
まず、実施例１の撮像装置１における各ブロックについて図１を用いて下記に説明する。図１は、本実施例における撮像装置１のブロック図である。撮像装置１は、レンズ１０１、撮像素子１０２、信号処理部（映像信号処理部）１０３、制御部１０４、ＲＡＭ１０５、ＲＯＭ１０６、出力部１０７を含むように構成される。
【0013】
レンズ１０１は、被写体の光学像を形成する撮像光学系（結像光学系）であり、変倍に際して光軸方向に移動する変倍レンズ（ズームレンズ）と、焦点調節（合焦）に際して光軸方向に移動するフォーカスレンズと、を有する。また、レンズ１０１は入射光量を制御する絞りとＮＤ、赤外光の入射光量を制御するＩＲＣＦを備えている。
【0014】
撮像素子１０２は、レンズ１０１が形成した光学像を電気信号に光電変換する光電変換装置である。本実施例における撮像素子１０２は、アバランシェフォトダイオード（ＡＰＤ）を用いたイメージセンサである。具体的には、後述する図５に示す光電変換素子４００を含むように構成された光電変換装置である。露光によって得られた光学像は各画素より画素信号として外部に出力される。本実施例では、信号処理部１０３に出力する。尚、撮像素子１０２の詳細及びその動作に関しては後述する。
【0015】
信号処理部１０３は、機能部として、欠陥画素検出部１０８、欠陥画素補正部１０９、映像信号生成部１１０、画像処理部１１１を含むように構成される。これらの各機能部は、後述する制御部１０４が、ＲＯＭ１０６に格納されたプログラムをＲＡＭ１０５に展開し、実行することで実現されている。そして、制御部１０４は、後述する各処理の実行結果をＲＡＭ１０５または所定の記憶媒体に保持する。
【0016】
信号処理部１０３は、上記の各機能部を用いて補正対象となる画素（欠陥画素）の位置情報に基づき、後述の光電変換素子４００が取得した信号に対して補正処理を実施する。そして、補正したフレーム単位の画素信号に基づいて所定のフォーマットの映像信号を生成する。尚、信号処理部１０３は、後述する光電変換素子４００で取得された信号にゲイン（デジタルゲイン）を掛け、補正することができる。
【0017】
欠陥画素検出部１０８は、撮像素子１０２の出力から、補正が必要な画素である欠陥画素の検出を行う。具体的には、撮像素子１０２から出力された画素信号を用いて、各信号に含まれる欠陥を検出する。欠陥画素検出部１０８は、画素毎に検出した結果である欠陥画素データ（画素情報）に基づいて生成される欠陥情報をＲＡＭ１０５、ＲＯＭ１０６等に記憶（記録）する。
【0018】
欠陥画素補正部１０９は、撮像素子１０２が出力した画素信号に対してフレーム単位で欠陥画素検出部１０８の結果に基づき、補正処理を実行する。即ち、欠陥画素補正部１０９は、後述する光電変換素子４００が取得した信号（画素信号）に対して、欠陥画素検出部１０８で検出された欠陥画素データに基づいて生成される欠陥情報を用いて、欠陥画素を補正する。より詳細には、欠陥画素補正部１０９で欠陥補正に使用するために、後述のＲＡＭ１０５やＲＯＭ１０６等に記憶された欠陥情報の中から選択した欠陥補正データを使用して補正を行う。当選択は、制御部１０４が撮像条件（ＩＳＯ感度や露出時間）、撮像素子１０２の温度、撮像素子１０２の１フレーム分の信号を取得する露光期間におけるパルス信号のパルス数が異なる複数の駆動モード等に基づいて行う。
【0019】
映像信号生成部１１０は、欠陥画素補正部１０９が補正したフレーム単位の画素信号に基づいて所定のフォーマットの映像信号を生成する。画像処理部１１１は、画像信号や映像信号に対して任意の画像処理及び解析処理を行い各ブロックへ出力する。尚、画像処理部１１１が上記の信号にゲインを掛け、補正するようにしてもよい。
【0020】
信号処理部１０３には、更にレンズ１０１の光学収差を補正する収差補正処理、撮像素子１０２から出力される画素信号に対して固定パターンノイズやランダムノイズを低減するためのノイズ低減処理部（不図示）等が含まれる。また、信号処理部１０３は、画素信号に各種の補正を行った後に、映像信号に圧縮及び符号化を行うデジタル信号処理部を含む構成としてもよい。
【0021】
制御部（制御手段）１０４は、撮像装置１全体を制御する中央演算装置である。制御部１０４は、各種演算処理と撮像装置１全体を制御するＣＰＵを含む。当該ＣＰＵは、撮像装置１全体を制御するために各構成要素を統括的に制御及び各種設定パラメータ等の設定を行う。ＣＰＵは、信号処理部１０３及び信号処理部１０３に含まれる各機能部における処理を実行する。また、ＣＰＵは、データを電気的に書き込み・消去可能なキャッシュメモリ等を含み、これに記録されたプログラムを実行する。尚、メモリは、当該ＣＰＵが実行するプログラム格納領域、プログラム実行中のワーク領域、データの格納領域等として使用される。
【0022】
制御部１０４は、信号処理部１０３より出力される各信号の解析結果に基づいて、撮像素子１０２やレンズ１０１、露出、イメージセンサの制御信号ＣＬＫのパルス数等の設定値を算出する。具体的には、信号処理部１０３にて解析した結果に含まれる被写体の輝度に基づいて、保持されたプログラム線図を用いる。そして、撮像素子１０２に設定する露出時間、レンズ１０１に含まれる絞りのＦ値等の露出に関連したパラメータを決定する。尚、各種の演算や検出処理、補正処理等の各種処理は信号処理部１０３で行うこととしたが、各種の演算や検出処理、補正処理等の各種処理の一部または全部を制御部１０４にて行うようにしてもよい。ここでいう露出時間とは、電子シャッターの実行タイミングのことである。
【0023】
ＲＡＭ１０５は、制御部１０４の演算結果や信号処理部１０３の出力信号を一時的に記憶する。ＣＰＵに含まれるキャッシュメモリとは別に設けてもよいし、同一としてもよい。
【0024】
ＲＯＭ１０６は、欠陥情報や種々の調整値を記憶する。ＲＯＭ１０６に記憶されている各種データは起動時等の所定のタイミングで制御部１０４の制御によりＲＡＭ１０５に展開される。
【0025】
出力部１０７は、撮像した映像や画像を外部のモニタやレコーダに出力したり、ＳＤカード、ハードディスク（ＨＤＤ）、不揮発性メモリなどの記録媒体に記録したりできる。あるいは、インターネットを介して映像信号を出力することができる。インターネット接続は有線でもよいし、無線ＬＡＮ等の無線通信方式を採用してもよい。
【0026】
尚、撮像装置１は、上記したハードディスク等の記録媒体を有するように構成されていてもよい。その場合、記録媒体は、撮像装置１の内部に配置されていてもよいし、撮像装置１の外部に配置され、出力部１０７を介して撮像装置１と電気的に接続されるようにしてもよい。さらに撮像装置１は、モニタやディスプレイ等の表示装置を有するように構成されていてもよい。その場合、表示装置は、出力部１０７を介して撮像装置１と電気的に接続される。尚、記録媒体や表示装置は、出力部１０７を介さず、その他の回線を介して撮像装置１と接続されていてもよい。
【0027】
以下、図２と図３を参照して欠陥画素の検出方法について説明する。図２は、欠陥画素検出部１０８の内部構成を例示した図である。図３は、欠陥画素検出部１０８の欠陥画素閾値データの形式を例示した図である。欠陥画素検出部１０８は、機能部として、検出部２０１、アドレス算出部２０２、閾値選択部２０３を含むように構成される。
【0028】
検出部（判定部）２０１は、取得した画素信号が欠陥画素か否の判定を実行する。具体的には、検出部２０１は、撮像素子１０２から出力された画素信号を検出部２０１に入力し、入力された各画素信号が欠陥画素か否かを判定する。即ち、検出部２０１は、撮像素子１０２が取得した信号が補正対象となる画素であるか否かを判定する。その後、判定結果である欠陥画素データを出力し、ＲＡＭ１０５、ＲＯＭ１０６等に記憶する。欠陥画素データには、欠陥量、欠陥画素のアドレス、欠陥の種類等が含まれる。
【0029】
ここで、欠陥量とは、注目画素の出力値である。欠陥量は、画素のレベルの絶対値でもよいし、隣接画素との差分としてもよい。欠陥画素のアドレスとは、撮像素子１０２の画素配列内の位置を表すものであり、水平座標と垂直座標を組み合わせた絶対位置形式としてもよいし、信号走査方向において欠陥画素間の相対位置（距離）のみを記憶する相対位置形式としてもよい。また、欠陥の種類とは、欠陥の原因によって決定されるものである。例えば、周囲画素に対してレベルが大きい白キズ、周囲画素に対してレベルが小さい黒キズ等である。各欠陥画素の欠陥量はその欠陥の原因によって依存する条件（撮像条件、環境条件等）が異なる。このため、工場出荷時に複数の撮像条件で画素信号を取得し、その結果を条件毎に欠陥の種類として記憶する。
【0030】
アドレス算出部２０２は、撮像素子１０２から出力された画素信号を検出部２０１に入力すると同時、または撮像素子１０２から出力された画素信号を検出部２０１に入力するのに連動してアドレス算出部２０２にも入力する。アドレス算出部２０２は、撮像素子１０２の走査順に入力される画素信号の数をカウントして、欠陥画素となる注目画素信号に対応するアドレス情報を生成する。
【0031】
閾値選択部２０３は、欠陥画素か否かの判定に用いる閾値の選択を行う。閾値選択部２０３は、制御部１０４における撮影条件の設定情報である制御設定や欠陥の種類に応じて欠損画素の閾値データから適切な閾値を選択する。尚、図３に示している制御設定値とそれに対応する閾値の数は例示であって、適宜変更可能である。
【0032】
図３（Ａ）は、欠陥画素の種類Ｋ１における閾値データの一例を示す図である。図３（Ｂ）は、欠陥画素の種類Ｋ２における閾値データの一例を示す図である。図３（Ａ）と図３（Ｂ）に示すデータは、それぞれ制御設定と閾値の２つの要素を有している。例えば、制御設定Ｍ１に対しては欠陥画素の閾値はＴＨ１、制御設定Ｍ２に対しては欠陥画素の閾値はＴＨ２、制御設定Ｍ３に対しては欠陥画素の閾値はＴＨ３を持つ。そのため、閾値選択部２０３は、このように予め設定された複数の閾値の中から欠陥画素を判定に用いる閾値の選択を行う。閾値の選択際し、詳細は後述するが閾値選択部２０３は、制御信号ＣＬＫのパルス信号のパルス数に応じた閾値を選択する。また、これらの閾値は、制御信号ＣＬＫのパルス信号が減少するほど閾値の値が小さく設定されている。
【0033】
例えば、制御設定Ｍ１であるときは、欠陥画素検出部１０８における検出対象（補正対象となる画素）は、画素レベルが閾値ＴＨ１を超えている、即ち、閾値ＴＨ１以上の画素である。そのため、欠陥画素検出部１０８は、撮像素子１０２から出力された画素信号が欠陥画素か否の判定を実行する際、画素レベルが閾値ＴＨ１を超えている画素があった場合、閾値ＴＨ１を超える画素を補正対象とする画素、即ち、欠陥画素として出力する。このように、本実施例の欠陥画素検出部１０８は、閾値選択部２０３によって選択された閾値に基づいて、撮像素子１０２から出力された画素信号が欠陥画素であるか否の判定を実行する。
【0034】
制御設定とは、シャッタースピード（露光時間）やゲインや温度等であり、この制御設定に応じて適切な閾値を算出し、欠陥画素の検出に用いる。また、欠陥量は、欠陥の種類に応じて異なるため、各欠陥の種類に対して閾値データを持つ。
【0035】
以下、図４を参照して欠陥画素の補正方法について説明する。図４は、欠陥画素補正部１０９の内部構成を表した一例の図である。欠陥画素補正部１０９は、機能部として補正部３０１、アドレス算出部２０２、欠陥情報選択部（データ選択部）３０２を含むように構成される。アドレス算出部２０２は、上記で説明したアドレス算出部２０２と同様であるため説明を省略する。
【0036】
補正部３０１は、画素信号に対して、欠陥画素データに含まれる情報に基づき、撮像素子１０２から入力される画素信号の欠陥画素を周辺画素の画素レベルから補正する。その後補正した補正結果を出力する。
【0037】
欠陥情報選択部３０２は、制御部１０４からの制御設定に基づいて選択した欠陥画素データを、ＲＡＭ１０５、ＲＯＭ１０６等から読み出す。その後、欠陥情報選択部３０２は、読み出した欠陥画素データを補正部３０１に送信する。
【0038】
そして、補正部３０１は、アドレス算出部２０２より入力されたアドレスと、欠陥情報選択部３０２から受け取った欠陥画素データのアドレス（アドレスデータ）から欠陥画素の位置を特定し、画素信号の補正対象を抽出する。補正部３０１は、抽出した補正対象に対して、周辺画素を用いて補正を行う。
【0039】
以下に、図５乃至図８を参照して、実施例１を含めた以下に示す各実施例における光電変換装置に共通する構成を説明する。図５は、実施例１に係るＲＧＢベイヤー配列された光電変換素子４００の構成例を示す図である。
【0040】
以下では、光電変換素子４００が、センサ基板１１と、回路基板２１の２枚の基板が積層され、且つ電気的に接続されることにより構成される、所謂積層構造である光電変換装置を例にとって説明する。尚、所謂積層構造である光電変換装置ではなく、センサ基板１１に含まれる構成と回路基板２１に含まれる構成が共通の半導体層に配された、所謂非積層構造の光電変換装置であってもよい。また、上記したように、本実施例で光電変換装置としても機能する撮像素子１０２には光電変換素子４００が含まれる。
【0041】
センサ基板１１は、画素領域１２を含む（画素領域１２が配される）。回路基板２１は、画素領域１２で検出された信号を処理する回路領域２２を含む（回路領域２２が配される）。
【0042】
図６は、センサ基板１１の構成例を示す図である。光電変換素子４００に含まれるセンサ基板１１の画素領域１２は、複数行及び列方向に渡って二次元状に複数配置された画素４０１を含む。画素４０１は、アバランシェフォトダイオード（以下、ＡＰＤ）を含む光電変換部４０２を備える。尚、図６に示している画素領域１２を成す画素アレイの行数及び列数は一例であって、図６に示す数に限定されるものではない。
【0043】
図７は、回路基板２１の構成例を示す図である。光電変換素子４００に含まれる回路基板２１は、信号処理回路４０３、垂直走査回路４１０、水平走査回路４１１、読み出し回路４１２、信号線４１３、出力回路４１４、制御パルス生成部４１５を有するように構成される。尚、光電変換素子４００と信号処理回路４０３とは、画素毎に設けられた接続配線を介して電気的に接続される。
【0044】
信号処理回路４０３は、図６に示す光電変換部４０２で光電変換された電荷を処理する。
【0045】
垂直走査回路４１０は、制御パルス生成部４１５から供給された制御パルスを受け、各画素に制御パルスを供給する。垂直走査回路４１０は、複数の行を１つの単位として接続したシフトレジスタやアドレスデコーダから構成されており、複数の行を一度に読み出すことで、高速読み出しを実現している。特に、ＡＰＤ５０１に到来する光子の数をデジタル的に計数し、計数値を光電変換されたデジタル信号として画素から出力する光電変換装置の場合、光子の数をデジタル的に計数するカウンタ回路の動作に時間がかかる。そのため、高速読み出しのために複数の行を同時に読み出すことが好ましい。即ち、画素４０１からの画素信号を読み出す読み出し回路として機能する垂直走査回路４１０は、画素領域１２の中の複数の行に含まれる画素４０１からの画素信号を同時に読み出している。
【0046】
制御パルス生成部４１５は、後述するスイッチ５０２のオンオフを制御する制御信号ＣＬＫを生成する信号生成部５１５を有する。即ち、信号生成部５１５は、スイッチ５０２の切り替えを制御するための制御信号としてのパルス信号を生成する。信号生成部５１５は、スイッチ５０２を制御するパルス信号の周期、パルス数、及びパルス幅の少なくとも１つを変更可能な構成となっている。制御パルス生成部４１５は、例えば分周回路を有することが好ましい。これにより、シンプルな制御が可能となり、素子数の増大を抑制することができる。
【0047】
画素の光電変換部４０２から出力された信号は、信号処理回路４０３で処理される。信号処理回路４０３は、カウンタやメモリなどが設けられており、メモリにはデジタル値が保持される。
【0048】
水平走査回路４１１は、デジタル信号が保持された各画素のメモリから信号を読みだすために、各列を順次選択する制御パルスを読み出し回路４１２を介して信号処理回路４０３に入力する。信号線４１３には、選択されている列について、垂直走査回路４１０により選択された画素の信号処理回路４０３から信号が出力される。信号線４１３に出力された信号は、出力回路４１４を介して、光電変換装置の外部に出力する。
【0049】
図６及び図７に示すように、平面視で画素領域１２に重なる領域に、複数の信号処理回路４０３が配される。尚、平面視とは、光電変換素子４００が配される半導体層の光入射面に対して垂直な方向から視ることを指す。尚、微視的に見て半導体層の光入射面が粗面である場合は、巨視的に見たときの半導体層の光入射面を基準として平面視を定義する。
【0050】
そして、平面視で、センサ基板１１の端と画素領域１２の端との間に重なるように、垂直走査回路４１０、水平走査回路４１１、読み出し回路４１２、出力回路４１４、制御パルス生成部４１５が配される。言い換えると、センサ基板１１は、画素領域１２と画素領域１２の周りに配された非画素領域とを有する。そして、平面視で非画素領域に重なる領域に、垂直走査回路４１０、水平走査回路４１１、読み出し回路４１２、出力回路４１４、制御パルス生成部４１５が配される。
【0051】
尚、信号線４１３の配置、読み出し回路４１２及び出力回路４１４の配置は、図７に示す配置形式（配置位置）に限定されない。例えば、信号線４１３が行方向に延びて配されており、読み出し回路４１２を信号線４１３が延びる先に配してもよい。また、信号処理部の機能は、必ずしもすべての光電変換部に１つずつ設けられる必要はなく、複数の光電変換部によって１つの信号処理部が共有され、順次信号処理を行う構成となっていてもよい。
【0052】
【0053】
ＡＰＤ５０１は、光電変換により入射光に応じた電荷対を生成する。ＡＰＤ５０１の２つのノードのうちの一方のノードは、駆動電圧ＶＬ（第１電圧）が供給される電源線と接続されている。また、ＡＰＤ５０１の２つのノードのうちの他方のノードは、電圧ＶＬよりも高い駆動電圧ＶＨ（第２電圧）が供給される電源線と接続されている。図８では、ＡＰＤ５０１の一方のノードはアノードであり、ＡＰＤ５０１の他方のノードはカソードである。ＡＰＤ５０１のアノードとカソードには、ＡＰＤ５０１がアバランシェ増倍動作をするような逆バイアス電圧が供給される。このような電圧を供給した状態とすることで、入射光によって生じた電荷がアバランシェ増倍を起こし、アバランシェ電流が発生する。
【0054】
尚、逆バイアスの電圧が供給される場合において、アノード及びカソードの電圧差が降伏電圧より大きいな電圧差で動作させるガイガーモードと、アノード及びカソードの電圧差が降伏電圧近傍、もしくはそれ以下の電圧差で動作させるリニアモードがある。ガイガーモードで動作させるＡＰＤをＳＰＡＤと呼ぶ。ＳＰＡＤの場合、例えば、電圧ＶＬ（第１電圧）は、－３０Ｖであり、電圧ＶＨ（第２電圧）は、１Ｖである。
【0055】
スイッチ５０２は、駆動電圧ＶＨが供給される（印加される）電源線とＡＰＤ５０１のアノード及びカソードのうちの一方のノードに接続される。そして、スイッチ５０２は、ＡＰＤ５０１と駆動電圧ＶＨが供給される電源線との間の抵抗値を切り替えている。即ち、スイッチ５０２は、ＡＰＤ５０１のアノード及びカソードのうちの一方のノードと駆動電圧ＶＨが供給される（印加される）電源線との間の抵抗値を切り替える。ここで、抵抗値を切り替えるとは、抵抗値を１０倍以上変えることが好ましく、抵抗値を１００倍以上変えることがより好ましい。以下では当該抵抗値が低くなることをスイッチ５０２のオンともいい、当該抵抗値が高くなることをスイッチ５０２のオフともいう。スイッチ５０２は、クエンチ素子として機能する。
【0056】
スイッチ５０２は、アバランシェ増倍による信号増倍時に負荷回路（クエンチ回路）として機能し、ＡＰＤ５０１に供給する電圧を抑制して、アバランシェ増倍を抑制する働きを持つ（クエンチ動作）。また、スイッチ５０２は、クエンチ動作で電圧降下した分の電流を流すことにより、ＡＰＤ５０１に供給する電圧を駆動電圧ＶＨへと戻す働きを持つ（リチャージ動作）。
【0057】
スイッチ５０２は、ＭＯＳトランジスタにより構成することができる。図８に示す例では、スイッチ５０２が、ＰＭＯＳトランジスタである場合を示している。信号生成部５１５から供給されるスイッチ５０２の制御信号ＣＬＫは、スイッチ５０２を構成するＭＯＳトランジスタのゲート電極に印加されている。本実施例では、スイッチ５０２のゲート電極への印加電圧を制御することにより、スイッチ５０２のオンとオフとを制御している。
【0058】
信号処理回路４０３は、波形整形部５１０、カウンタ回路５１１、選択回路５１２を有するように構成される。尚、図８に示す例では、信号処理回路４０３は、波形整形部５１０、カウンタ回路５１１、及び選択回路５１２を有する場合を示した。しかし、信号処理回路４０３は、波形整形部５１０、カウンタ回路５１１、選択回路５１２の少なくともいずれか１つを有していればよい。
【0059】
波形整形部５１０は、光子検出時に得られるＡＰＤ５０１のカソードの電圧変化を整形して、パルス信号を出力する。波形整形部５１０の入力側のノードをｎｏｄｅＡ、出力側のノードをｎｏｄｅＢとする。波形整形部５１０は、ノードｎｏｄｅＡへの入力電圧が所定の値以上か、所定の値よりも低いかに応じて、ノードｎｏｄｅＢからの出力電圧を変化させている。例えば、図９に示す例において、ノードｎｏｄｅＡへの入力電圧が判定閾値以上の電圧になると、ノードｎｏｄｅＢからの出力電圧がローレベルとなる。そして、ノードｎｏｄｅＡへの入力電圧が判定閾値よりも低い電圧になると、ノードｎｏｄｅＢからの出力電圧がハイレベルとなる。波形整形部５１０としては、例えば、インバータ回路が用いられる。図８に示す例では、波形整形部５１０としてインバータを１つ用いた例を示したが、複数のインバータを直列接続した回路を用いてもよいし、波形整形効果があるその他の回路を用いてもよい。
【0060】
カウンタ回路５１１は、波形整形部５１０から出力されたパルス信号をカウントし、カウント値を保持する。また、駆動線５１３を介して制御パルスＲＥＳが供給されたとき、カウンタ回路５１１に保持された信号がリセットされる。
【0061】
選択回路５１２には、図７に示す垂直走査回路４１０から、図８に示す駆動線５１４（図７では不図示）を介して制御パルスＳＥＬが供給され、カウンタ回路５１１と信号線４１３との電気的な接続と及び非接続とを切り替える。選択回路５１２には、例えば、信号を出力するためのバッファ回路などを含みうる。図８に示す出力信号ＯＵＴは画素からの出力信号である。尚、スイッチ５０２とＡＰＤ５０１との間や、光電変換部４０２と信号処理回路４０３との間にトランジスタ等のスイッチを配して、電気的な接続を切り替えてもよい。同様に、光電変換部４０２に供給される電圧ＶＨまたは電圧ＶＬの供給をトランジスタ等のスイッチを用いて電気的に切り替えてもよい。
【0062】
ＡＰＤ５０１でのアバランシェ増倍に応じてスイッチ５０２を用いたクエンチ動作とリチャージ動作とを行うことが可能であるが、光子の検出タイミングによっては出力信号として判定されない場合がある。例えば、ＡＰＤ５０１でアバランシェ増倍が生じてノードｎｏｄｅＡへの入力電圧がローレベルとなり、リチャージ動作が行われているときを想定する。
【0063】
一般的に、波形整形部５１０の判定閾値はＡＰＤ５０１でアバランシェ増倍が生じる電圧差よりも高い電圧に設定される。リチャージ動作によりノードｎｏｄｅＡの電圧が判定閾値よりも低い状態で且つＡＰＤ５０１でのアバランシェ増倍可能な電圧のときに光子が入射すると、ＡＰＤ５０１でアバランシェ増倍が生じてｎｏｄｅＡの電圧が下がる。つまり、判定閾値よりも低い電圧でｎｏｄｅＡの電圧が下がるため、光子を検出しているにも関わらず、ノードｎｏｄｅＢからの出力電圧が変化しない。従って、アバランシェ増倍が生じているにも関わらず、信号として判定されなくなる。特に、高照度下においては、光子が短い期間で連続して入るため、信号として判定されにくくなる。これにより、高照度であるにも関わらず、実際の光子の入射数と出力された信号とが乖離しやすい。
【0064】
これに対して、スイッチ５０２に制御信号ＣＬＫを印加してスイッチ５０２のオンとオフとを切り替えることにより、短時間に光子が連続してＡＰＤ５０１へと入る場合にも信号として判定することが可能となる。図９では、制御信号ＣＬＫは繰り返し周期のパルス信号である例を説明する。
【0065】
図９は、スイッチの制御信号ＣＬＫ、ノードｎｏｄｅＡの電圧、ノードｎｏｄｅＢの電圧、出力信号の関係を模式的に示した図である。尚、図９に示すｔは、時刻を示している。本実施例における光電変換装置では、制御信号ＣＬＫがハイレベルの場合にＡＰＤ５０１へと駆動電圧ＶＨが供給されにくい状態となり、制御信号ＣＬＫがローレベルの場合にＡＰＤ５０１へと駆動電圧ＶＨが供給される状態となる。制御信号ＣＬＫがハイレベルとは、例えば、１Ｖであり、制御信号ＣＬＫがローレベルとは、例えば、０Ｖである。そして、制御信号ＣＬＫがハイレベルの場合にスイッチはオフとなり、制御信号ＣＬＫがローレベルの場合にスイッチはオンとなる。また、制御信号ＣＬＫがハイレベルの場合におけるスイッチの抵抗値は、制御信号ＣＬＫがローレベルの場合におけるスイッチの抵抗値よりも高くなる。
【0066】
制御信号ＣＬＫがハイレベルの場合は、ＡＰＤ５０１でアバランシェ増倍が生じてもリチャージ動作が行われにくいため、ＡＰＤ５０１へと供給される電圧がＡＰＤ５０１の降伏電圧以下の電圧となる。従って、ＡＰＤ５０１でのアバランシェ増倍動作が停止する。
【0067】
時刻ｔ１において、制御信号ＣＬＫはハイレベルからローレベルへと変化して、スイッチがオンとなり、ＡＰＤ５０１のリチャージ動作が開始される。これにより、ＡＰＤ５０１のカソードの電圧がハイレベルへと遷移する。そして、ＡＰＤ５０１のアノードとカソードへと印加される電圧の電圧差がアバランシェ増倍可能な状態となる。カソードの電圧はノードｎｏｄｅＡと同じである。従って、カソードの電圧がローレベルからハイレベルへと遷移するときに、時刻ｔ２でノードｎｏｄｅＡの電圧は判定閾値以上となる。このとき、ノードｎｏｄｅＢから出力されるパルス信号は反転して、ハイレベルからローレベルとなる。リチャージが完了すると、ＡＰＤ５０１には、駆動電圧ＶＨ－駆動電圧ＶＬの電圧差が印加される状態となる。その後、制御信号ＣＬＫがハイレベルとなり、スイッチはオフとなる。
【0068】
次に、時刻ｔ３において、光子がＡＰＤ５０１に入射すると、ＡＰＤ５０１でアバランシェ増倍が生じ、スイッチ５０２にアバランシェ増倍電流が流れ、カソードの電圧は降下する。つまり、ノードｎｏｄｅＡの電圧は降下する。ノードｎｏｄｅＡの電圧が降下する途中でｎｏｄｅＡの電圧が判定閾値よりも低くなると、ノードｎｏｄｅＢの電圧はローレベルからハイレベルとなる。つまり、ノードｎｏｄｅＡにおいて出力波形が判定閾値を越えた部分は、波形整形部５１０で波形整形され、ｎｏｄｅＢで信号として出力される。そして、カウンタ回路５１１でカウントされ、カウンタ回路５１１から出力されるカウンタ信号のカウント値が１ＬＳＢ分増加する。
【0069】
尚、図９に示すように時刻ｔ３と時刻ｔ４の間にＡＰＤ５０１に光子が入射しているが、この時点ではスイッチがオフの状態であり、ＡＰＤ５０１への印加電圧がアバランシェ増倍可能な電圧差となっていない。そのため、この状態においてはノードｎｏｄｅＡの電圧レベルは判定閾値を超えない。
【0070】
時刻ｔ４において、制御信号ＣＬＫがハイレベルからローレベルに変わり、スイッチがオンとなる。これに伴い、ノードｎｏｄｅＡには駆動電圧ＶＬから電圧降下分を補う電流が流れ、ノードｎｏｄｅＡの電圧は元の電圧レベルへと遷移する。このとき、時刻ｔ５でノードｎｏｄｅＡの電圧が判定閾値以上となるため、ノードｎｏｄｅＢのパルス信号は反転し、ハイレベルからローレベルになる。
【0071】
時刻ｔ６において、ノードｎｏｄｅＡは、元の電圧レベルに静定し、制御信号ＣＬＫはローレベルからハイレベルになる。以降においても、時刻ｔ１から時刻ｔ６で説明したように制御信号ＣＬＫや光子の入射に応じて各ノードや信号線などの電圧が変化する。
【0072】
このように、スイッチ５０２に制御信号ＣＬＫを印可してスイッチ５０２のオンとオフを切り替えることにより、ＡＰＤ５０１のリチャージ頻度を制御することができる。以下で説明するように、スイッチへの制御信号ＣＬＫのタイミングを制御することで、暗い環境下（低照度撮影時）において画質を向上させている。
【0073】
まず、図１０を用いて、画素間のクロストークに関して説明する。図１０は、実施例１に係る画素間のクロストークを説明する図である。図１０（Ａ）では、画素領域における５×５の画素の出力分布を示す図である。図１０（Ｂ）は、図１０（Ａ）のＸ軸における相対出力値の例を示す図である。画素４０１ａは、欠陥画素（キズ画素）を示している。画素（隣接画素）４０１ｂと画素４０１ｃは、画素４０１ａの周囲に配された画素である。具体的には、画素４０１ｂは、画素４０１ａと画素４０１ｃに隣接している画素である。画素４０１ｃは、画素４０１ｂに隣接している画素である。
【0074】
図１０（Ａ）と図１０（Ｂ）に示すように、画素領域内に欠陥画素があると、入射光の照度によらず画素４０１ａの周囲に配された画素４０１ｂ、画素４０１ｃの出力レベルが上がる。これは、画素４０１ａにおけるアバランシェ発光に起因して、隣り合う画素でも電荷が発生し、当該電荷により隣り合う画素でアバランシェ増倍が生じているためと考えられる。つまり、画素４０１ａの欠損によりアバランシェ発光が生じやすくなり、これにより、クラスター状の欠陥が発生し、画素４０１ａの周囲の画素の相対出力が高くなり、画質が低下してしまう。クラスター状の欠陥は、単独の欠陥に比べて画像の中で目立ち、画質の著しい低下につながる。
【0075】
以下に、図１１、図１２、及び図１３を参照しながら比較形態として、スイッチ５０２への制御信号ＣＬＫのタイミングを常に一定にした従来の光電変換装置について説明する。その後、図１４、図１５、及び図１６を参照しながら、制御信号ＣＬＫのタイミングの制御を行っている本実施例における光電変換装置について説明する。
【0076】
図１１は、従来の光電変換装置の高照度条件と低照度条件での撮影モードにおける光電変換素子４００のタイミングチャートを示す図である。図１１（Ａ）は、従来の光電変換装置の高照度撮影時（明るい環境下）における１ｆｒａｍｅ（１フレーム）期間における制御信号や画素４０１ａにおけるアバランシェ発光などのタイミングチャートを示す図である。図１１（Ｂ）は、従来の光電変換装置の低照度撮影時（暗い環境下）における１ｆｒａｍｅ期間における制御信号や画素４０１ａにおけるアバランシェ発光などのタイミングチャートを示す図である。
【0077】
従来の光電変換装置では、高照度撮影時及び低照度撮影時のいずれの場合においても、一定の制御信号ＣＬＫがスイッチに供給されている。
【0078】
１ｆｒａｍｅ期間とは、例えば、パルス信号ＶＤの立ち上がりから次のパルス信号ＶＤの立ち上がりまでの期間を指す。尚、本実施例における１ｆｒａｍｅ期間とは、例えば、垂直走査回路４１０により画素領域に配された１行目の画素から最終行目の画素までを走査する期間である。つまり、垂直同期信号であるパルス信号ＶＤが１度ハイレベルとなった後に、次にハイレベルとなるまでの期間が１ｆｒａｍｅ期間となる。ここで、１ｆｒａｍｅ期間において１行目の画素から最終行目の画素まですべての行の画素を走査する必要はない。例えば、すべての行のうちの一部の行を間引いて走査する場合は、ある行から一方向に走査して最後の行を走査し終わるまでの期間を１ｆｒａｍｅ期間とする。また、ある行を間引いて走査した後に、間引いた行を走査する場合は、間引いた行を走査し終わるまでが１ｆｒａｍｅ期間としてもよい。
【0079】
各ｆｒａｍｅ期間の間において、信号処理回路４０３のカウンタ回路５１１のカウント値をリセットすることが好ましい。カウント値のリセットのタイミングは、全画素共通に行ってもよいし、画素行ごとに順次行ってもよい。
【0080】
本実施例において、露光期間とは、ＡＰＤ５０１に光が入射可能な状態で、且つ、ＡＰＤ５０１及び信号処理回路４０３が信号を読み出し可能な状態の期間を指す。また、非露光期間とは、画素領域１２におけるＡＰＤ５０１が遮光され光が入射しない状態の期間を指す。
【0081】
ここで、光が入射可能な状態とは、機械的ないし電気的なシャッター等により遮光されていない状態を指す。また、ＡＰＤ５０１及び信号処理回路４０３が信号を読み出し可能な状態の期間とは、意図的にＡＰＤ５０１や信号処理回路４０３をオフしていない期間を指す。尚、本実施例及び以下の各実施例において、ＡＰＤ５０１でのクエンチ動作の期間はこれに該当せず、クエンチ動作期間は、信号を読み出し可能な期間とする。尚、露光期間、非露光期間は、シャッターの開閉に限定されず、ＡＰＤ５０１に印加されるバイアスを調整して光子信号取得の可否を変えることで定義してもよい。
【0082】
【0083】
図１１（Ａ）及び図１１（Ｂ）に示すＤａｒｋ ｅｖｅｎｔｓは、図１０の欠陥画素である画素４０１ａでのアバランシェ発光による光子の発生タイミングを示す図である。Ｄａｒｋ ｅｖｅｎｔｓにおいて、立ち上がりのタイミングが光子の発生タイミングである。尚、Ｄａｒｋ ｅｖｅｎｔｓにて示している実線も破線も光子の発生タイミングであるが、実線は、信号としてカウントさる光子の発生タイミングであり、破線は、信号としてカウントされない光子の発生タイミングである。これは前述の通り、ノードｎｏｄｅＡの電圧が判定閾値以上となる前にノードｎｏｄｅＡの電圧が下がり、信号として判定されないためである。尚、図１１には、ＡＰＤ５０１に被写体からの光が入射したことによって発生するアバランシェ発光は示しておらず、画素４０１ａのトラップ準位などによって発生する、Ｄａｒｋ ｅｖｅｎｔｓ起因のアバランシェ発光のみを図示している。
【0084】
Ｄａｒｋ ｃｏｕｎｔｓは、画素４０１ａに含まれるカウンタ回路５１１のカウント動作を示している。制御信号ＣＬＫの電圧がローレベルであるときにＡＰＤ５０１のリチャージ動作が行われる。従って、リチャージ動作が行われたあとに、光子がＡＰＤ５０１で電荷がアバランシェ増倍されると信号として判定され、カウンタ回路５１１のカウント数が１つ増える。
【0085】
図１１（Ａ）、図１１（Ｂ）に示すＣｒｏｓｓｔａｌｋ ｅｖｅｎｔｓは、画素４０１ａの周辺画素におけるクロストークが生じるタイミングを示す図である。クロストークが生じるタイミングはランダムであるため、図１１（Ａ）及び図１１（Ｂ）では、一例を示している。
【0086】
図１２は、従来の光電変換装置の高照度条件と低照度条件での撮影モードにおける光電変換素子４００の出力カウント数の図である。図１２（Ａ）は、図１１（Ａ）に示した従来の光電変換装置の高照度条件での撮影モードでの１画素あたりの入射光子数と出力カウント数との関係を示している。また、図１２（Ｂ）は、図１１（Ｂ）に示した従来の光電変換装置の低照度条件での撮影モードでのおける１画素あたりの入射光子数と出力カウント数との関係を示している。
【0087】
図１２（Ａ）に示すように、高照度撮影時においては、信号レベルに対して欠陥の出力レベル（キズ出力レベル）は低くなる。一方で、図１２（Ｂ）に示すように、低照度撮影時においては、信号レベルに対して欠陥の出力レベルが高くなる場合がある。
【0088】
図１３は、実施例１に係る光電変換装置の高照度条件と低照度条件での撮影モードにおける光電変換素子４００の画素間クロストークの影響の図である。図１３（Ａ）は、高照度撮影時における画素４０１ａ及びその周囲の５×５の画素の出力分布を示す図である。図１３（Ｂ）は、図１３（Ａ）のＸ軸における相対出力値の一例を示す図である。図１３（Ｃ）は、低照度撮影時における画素４０１ａ及びその周囲の５×５の画素の出力分布を示す図であり、図１３（Ｄ）は、図１３（Ｃ）のＸ軸における相対出力値の一例を示す図である。
【0089】
図１３（Ｂ）及び図１３（Ｄ）には、各撮影時における信号レベルを示している。高照度撮影時には、信号レベルの相対出力値が画素４０１ａの相対出力値よりも高くなるため、欠陥等に基づく画素４０１ａの異常な出力については目立ちにくい。一方で、低照度撮影時には、信号レベルの相対出力値が画素４０１ａの相対出力値よりも低くなるため、画素４０１ａの異常な出力が目立つことになる。従って、低照度撮影時においては、クロストークに起因して生じる信号による、画質の低下が発生しやすい。
【0090】
図１４は、実施例１に係る高照度条件と低照度条件での撮影モードにおける光電変換素子４００のタイミングチャートの図である。図１４（Ａ）は、実施例１の光電変換装置の高照度撮影時における１ｆｒａｍｅ期間における制御信号や画素４０１ａにおけるアバランシェ発光などのタイミングチャートを示す図である。図１４（Ｂ）は、実施例１の光電変換装置の低照度撮影時における１ｆｒａｍｅ期間における制御信号や画素４０１ａにおけるアバランシェ発光などのタイミングチャートを示す図である。
【0091】
図１４（Ｂ）に示すように実施例１では低照度撮影時において、１ｆｒａｍｅ期間の制御信号ＣＬＫのパルス信号数は、高照度撮影時における１ｆｒａｍｅ期間の制御信号ＣＬＫのパルス信号数よりも少なくしている。このように、実施例１においては、制御部１０４は、信号生成部５１５を制御し、信号生成部５１５が生成するパルス信号のパルス数を１フレーム分の信号を取得する期間で高照度撮影時と低照度撮影時とで異なるようする。即ち、光電変換素子４００が取得した信号における照度に応じてパルス信号のパルス数を１フレーム分の信号を取得する期間で変更する。このような構成とすることで低照度撮影時において、欠陥画素である画素４０１ａの異常な出力を検出しにくくなり、従来の光電変換装置に比べて、画質の低下を抑制することができる。
【0092】
例えば、被写体等の存在する環境の照度が低いほど、１ｆｒａｍｅ期間の制御信号ＣＬＫのパルス信号数が小さいほうが好ましい。パルス信号数（パルス信号のパルス数）が照度の高い環境と同等の場合、被写体等の存在する環境の照度が小さいほど、クロストークに起因する画質の低下が発生しやすいためである。当該環境の照度に応じた、制御信号ＣＬＫのパルス信号数の変更の詳細については後述する。
【0093】
図１５は、実施例１に係る高照度条件と低照度条件での撮影モードにおける光電変換素子の出力カウント数の図である。図１５（Ａ）は、図１４（Ａ）に示した実施例１の光電変換装置の高照度撮影時における高照度撮影時における１画素あたりの入射光子数と出力カウント数との関係を示している。また、図１５（Ｂ）は、図１４（Ｂ）に示した実施例１の光電変換装置の低照度撮影時における１画素あたりの入射光子数と出力カウント数との関係を示している。
【0094】
図１５（Ｂ）に示すように、本実施例の光電変換装置を含む撮像装置１においては、制御部１０４は、欠陥の出力レベルを信号レベルよりも低くするように制御を行う。従って、画素４０１ａからのクロストークに起因する信号の読み出しを低減することができ、従来の光電変換装置に比べて低照度撮影時における画質の低下を抑制することが可能となる。
【0095】
図１６は、実施例１に係る高照度条件と低照度条件での撮影モードにおける光電変換素子４００の画素間クロストークの影響の図である。図１６（Ａ）は、高照度撮影における画素４０１ａ及びその周囲の５×５の画素の出力分布を示す図である。図１６（Ｂ）は、図１６（Ａ）のＸ軸における相対出力値の一例を示す図である。図１６（Ｃ）は、低照度撮影時における画素４０１ａ及びその周囲の５×５の画素の出力分布を示す図である。図１６（Ｄ）は、図１６（Ｃ）のＸ軸における相対出力値の一例を示す図である。
【0096】
図１６（Ｂ）及び図１６（Ｄ）には各撮影時における信号レベルを示している。図１６（Ｃ）、図１６（Ｄ）に示しているように、本実施例の光電変換装置を含む撮像装置１によれば、低照度撮影時において、欠陥画素である画素４０１ａの相対出力値を従来の光電変換装置よりも低くすることができる。従って、低照度撮影時においては、クロストークに起因して生じるクラスター状の欠陥の発生を低減することができ、低照度撮影時における画質の低下を抑制することができる。
【0097】
以下、実施例１においては、１ｆｒａｍｅ期間（１フレーム分の信号を取得する露光期間）の制御信号ＣＬＫのパルス信号数に応じて、欠陥画素の検出の閾値を変更し、制御信号ＣＬＫのパルス信号数に対応した欠陥画素データを作成する。そして、作成したその欠陥画素データの情報に基づいて、撮像素子１０２が取得した信号を補正する方法の例を以下に示す。
【0098】
以下、図１７と図１８を用いて、制御信号ＣＬＫのパルス信号数とクラスター状の欠陥の画素レベルの関係を説明する。図１７は、実施例１に係る制御信号ＣＬＫのパルス信号数とクラスター状の欠陥の画素レベルの関係を示す図である。図１７（Ａ）は、パルス信号数Ｎ１でのクラスター欠陥の画素レベルの一例を示す図である。図１７（Ｂ）は、パルス信号数Ｎ２でのクラスター欠陥の画素レベルを示している。ただし、パルス信号数Ｎ１は、パルス信号数Ｎ２より大きい条件とする。そして、パルス信号数Ｎ１とパルス信号数Ｎ２で、画像の画素出力の平均値が同等になるようゲインをかけた場合を想定する。そのため、クラスター欠陥中心部の中心に配される画素４０１ａの画素レベルがパルス信号数Ｎ１とパルス信号数Ｎ２は同等になっている。
【0099】
図１８は、制御信号ＣＬＫのパルス信号数とクラスター状の欠陥の中心画素である画素４０１ａに対する隣接画素４０１ｂのレベルの関係を示す図である。クラスター状の欠陥の中心画素である画素４０１ａに対する隣接画素４０１ｂのレベルの関係は、クラスター状の欠陥の隣接画素４０１ｂのレベルを画素４０１ａの割合で割ったものである。
【0100】
図１７（Ａ）と図１７（Ｂ）に示すように、パルス信号数Ｎ１、パルス信号数Ｎ２でのクラスター状の欠陥の隣接画素４０１ｂのレベルをそれぞれＬ１、Ｌ２とすると、Ｌ１に比べＬ２の方が小さくなる。これは、パルス信号数が少ない方がクラスター状の欠陥の隣接画素４０１ｂでレベルが小さくなることを示す。そして、パルス信号数の設定と同時にクラスター状の欠陥を検出するため、閾値の変更が必要になる。
【0101】
また、図１８に示すように、クラスター欠陥における中心画素である画素４０１ａに対する隣接画素４０１ｂのレベルは、パルス信号数を減らしていくと、次第に小さくなり、パルス信号数が少ないときに下がり幅が特に大きくなる。一方で制御信号ＣＬＫのパルス信号数を変えずにゲインのみ大きくした場合は、欠陥画素の値はゲインに伴って大きくなるため、本実施例においてはその場合、欠陥画素の検出の閾値を大きくする。
【0102】
【0103】
図１９（Ａ）は、画像における欠損画素のイメージであるが、図中にて黒線で囲っている画素が欠損画素の例である。そして図中における（Ｘ１、Ｙ１）、（Ｘ２、Ｙ２）、（Ｘ３、Ｙ３）、（Ｘ４、Ｙ４）（Ｘ５、Ｙ５）、（Ｘ６、Ｙ６）、（Ｘ７、Ｙ７）、（Ｘ８、Ｙ８）は、当該欠陥画素における各々のアドレスを示している。
【0104】
欠陥画素データは、欠陥画素のレベルである欠陥量、欠陥画素の画像内でのアドレス、欠陥画素種類、そして、制御設定の４つの要素で構成される。欠陥量は、画素のレベルでもよいし、周囲画素のメディアン値もしくは平均値と、着目画素のレベル差でもよい。
【0105】
欠陥画素の画像内でのアドレスは、画像における欠陥画素の位置を示す座標情報（位置情報）であり、水平アドレスと垂直アドレスの２次元アドレスを用いてもよいし、画像の左上から数えた画素数の相対値である１次元アドレスを用いてもよい。
【0106】
欠陥画素種類は、欠陥画素の種類であり、どのような特性を持った欠陥であるかといった情報を記憶する。例えば、周囲画素に広がるクラスター状の欠損や単独で存在する欠損等である。本実施例では補正の対象となるクラスター欠損は、光が入射していない条件で確認が行えるため、機械的ないし電気的なシャッター等により遮光した状態での画素レベルを取得するのが望ましいが、一様な輝度を持つような光源を使い画素レベルを取得してもよい。制御設定は、露光条件や制御信号ＣＬＫのパルス信号数、ゲインの大きさ等を示しており、制御部１０４にて設定される。
【0107】
図１９（Ｂ）は、図１９（Ａ）に示す画像内の欠陥画素についての欠陥画素データの一例を示す図である。図１９（Ｂ）では、欠陥量、アドレス、欠陥種類、パルス数等の制御設定のデータが記載されている。例えば、画素の位置情報（座標情報）であるアドレス（Ｘ１、Ｙ１）の欠陥量はＺ１であり、欠陥の種類は、クラスター状の欠陥Ｋ１、その際の制御信号ＣＬＫのパルス信号数Ｎ１、ゲインの大きさ等の制御設定Ｍ１（図１９では不図示）が格納される。
【0108】
ただし、欠陥の種類は上記したものに限定しない。例えば、クラスター状の欠陥であるが、隣接画素の欠陥量が小さく、欠陥画素検出部１０８にて正確に検出できない場合もある。その場合、単独欠陥として検出して、単独欠陥として欠陥画素補正部１０９にて処理が実行される。また、欠陥画素データは、所定の形式でＲＡＭ１０５、ＲＯＭ１０６に記憶される。即ち、ＲＡＭ１０５、ＲＯＭ１０６は、予め取得された補正対象となる画素（欠陥画素）の位置情報を保持する保持部として機能する。尚、欠陥画素データは、検出のたびに更新してもよいし、追加してもよい。また、センサの仕様であらかじめ欠陥画素がわかっている場合、それに追加してもよい。
【0109】
以下、図２０を用いて、制御部１０４により設定された制御信号ＣＬＫのパルス信号数及びゲインに応じて、欠陥画素検出部１０８で補正対象となる画素である欠陥画素を検出する流れを説明する。図２０は、実施例１に係る制御信号ＣＬＫのパルス信号数に応じた欠陥画素の検出の流れを示すフローチャートである。尚、以下では、本処理の開始前に図３に示した複数の制御設定と閾値等の情報である欠陥画素閾値データを有するテーブルを予め持っていると仮定する。
【0110】
上記で説明したように、低照度撮影時において、１ｆｒａｍｅ期間の制御信号ＣＬＫのパルス信号数を減らすことで、欠陥画素の出力レベルを信号レベルよりも低くすることができる。そして、低照度で撮影をするため、当然、撮像素子１０２からの出力は小さくなる。尚、撮像装置として使用する場合や高照度で撮影する場合も低照度で撮影する場合も、モニタ等での出力の平均値は常に一定であることが望ましい。
【0111】
そのため、低照度撮影時では信号処理部１０３においてゲインを掛け、モニタ等での出力の平均値を概ね一定に保つことが望ましい。本実施例においては、低照度撮影時にてゲインを掛ける際に制御信号ＣＬＫのパルス信号数も同時またはゲインを掛ける処理に連動して変更する。尚、信号処理部１０３は、被写体の照度に応じてゲインを掛ける値を変更する。
【0112】
例えば、被写体照度が１／４倍になった（高照度から低照度になった）場合、明るさを保つために信号処理部１０３はゲインを４倍掛ける。そして、同時または連動して１ｆｒａｍｅ期間の制御信号ＣＬＫのパルス信号数を１／４倍する。即ち、制御部１０４は、信号生成部５１５を制御し、信号生成部５１５が生成する１ｆｒａｍｅ期間のパルス数を１／４倍する。例えば、制御部１０４は、高照度撮影時では、１ｆｒａｍｅ期間の制御信号ＣＬＫのパルス信号数が２０４８だった場合、制御信号ＣＬＫのパルス信号数を１ｆｒａｍｅ期間で５１２に下げるように制御する。
【0113】
このように、本実施例においては、少なくとも光電変換素子４００が取得した信号に基づく照度に応じて、信号処理部１０３がゲインを掛けた際、それを同時または連動して、信号生成部５１５は、１ｆｒａｍｅ期間に生成するパルス信号数を変更する。即ち、高照度撮影時から低照度撮影時となった場合に、１ｆｒａｍｅ期間に生成するパルス信号数を高照度撮影時よりも少ない数となるように変更する。
【0114】
本実施例の撮像装置１は、上記したパルス信号数に応じたモードを有するように構成される。即ち、高照度撮影時で、１ｆｒａｍｅ期間に生成するパルス信号数を変更してないモードである第１のモードと、低照度撮影時で、１ｆｒａｍｅ期間に生成するパルス信号数を第１のモードより少なくなるように変更したモードである第２のモードを有する。第１のモードと第２のモードは上記したように少なくとも光電変換素子４００が取得した信号に基づく照度に応じて切り替わるように制御部１０４によって制御される。また、上記したようにゲインを掛けた際にも、１ｆｒａｍｅ期間に生成するパルス信号数を変更するため、モード切り替えを行うことができる。尚、第１のモードと第２のモードのモード切り替えの際には、信号生成部５１５は、切り替え部として機能する。尚、制御部１０４は信号生成部５１５を制御するため制御部１０４が切り替え部として機能してもよい。
【0115】
尚、制御部１０４は、１ｆｒａｍｅ期間のパルス信号数を変更する際、設定可能なパルス信号数の中から、少なくとも光電変換素子４００が取得した信号に基づく照度に応じて、パルス信号数を選択してもよい。そして、制御部１０４は、選択したパルス信号数となるようにパルス信号数を変更するように制御する。また、上記したように実施例１においては、１ｆｒａｍｅ期間の制御信号ＣＬＫのパルス信号数に応じて、欠陥画素の検出における閾値を変更する。即ち、閾値選択部２０３は、１ｆｒａｍｅ期間の制御信号ＣＬＫのパルス信号数に応じた閾値を図３に示したような欠陥画素閾値データを有するテーブルから選択し、閾値の設定をする。
【0116】
本実施例においては、制御信号ＣＬＫのパルス信号数を減らした際に、同時または連動してゲインが自動で上がることが望ましいが、手動でゲインを設定して上げるようにしてもよい。尚、上記したように、制御信号ＣＬＫのパルス信号数を変えずにゲインのみ大きくするような場合は、欠陥画素の値はゲインに伴って大きくなるため、欠陥画素の検出の閾値は大きくする必要がある。従って、１ｆｒａｍｅ期間の、制御信号ＣＬＫのパルス信号数を変えない、即ち、同一のモードでゲインを掛ける場合は、欠陥画素の検出の閾値は大きくする。例えば、閾値選択部２０３は、同一のモードでゲインを掛けるタイミングと同時または連動して現在のモードより大きな値の閾値を欠陥画素閾値データから選択し、閾値の設定をする。
【0117】
以下、図２０を参照して、欠陥画素検出部１０８で欠陥画素を検出する流れを説明する。以下に示す各処理は、撮像装置１の制御部１０４がＲＯＭ１０６やＲＡＭ１０５に記憶されたプログラムを実行することによって実現される。また、各工程（ステップ）について先頭にＳを付けて表記することで、工程（ステップ）の表記を省略する。
【0118】
まず、Ｓ１１にて、制御部１０４は、１ｆｒａｍｅ期間の制御信号ＣＬＫのパルス信号数を設定する。例えば、設定可能な制御信号ＣＬＫのパルス信号数Ｎ１に設定する。この際に、制御部１０４によって制御信号ＣＬＫのパルス信号数に合わせてゲインが変更になる。尚、この際にゲインは掛からなくてもよい。
【0119】
次に、Ｓ１２にて、欠陥画素検出部１０８の閾値選択部２０３は、Ｓ１１で設定した制御信号ＣＬＫのパルス信号数の設定に対して、欠陥画素の検出する際の閾値を選択する。尚、閾値の選択に際し、欠陥画素閾値データにある複数の閾値の中から制御信号ＣＬＫのパルス信号数Ｎ１に対応した閾値を選択する。尚、欠陥画素閾値データにある複数の閾値は、制御信号ＣＬＫのパルス信号に応じて閾値の値が異なっている。具体的には、１ｆｒａｍｅ期間に生成する制御信号ＣＬＫのパルス信号が少ない程、閾値の値は小さい値に設定されている。このように信号処理部１０３が補正を行う信号か否かを判定するための閾値は、第１のモードと１ｆｒａｍｅ分の信号を取得する露光期間におけるパルス信号のパルス数が第１のモードより少ない第２のモードとで異なる。
【0120】
この制御信号ＣＬＫのパルス信号の減少に応じて閾値を小さくすることの関係は、図１８で示した通りである。一方で、１ｆｒａｍｅ期間の制御信号ＣＬＫのパルス信号数を減らした際に、欠陥画素のレベルが低下し閾値を下回れば、補正が必要ないと判断される。即ち、欠陥画像ではないと判断され、画素の補正されなくなる。
【0121】
次に、Ｓ１３にて、欠陥画素検出部１０８は、Ｓ１２で選択した閾値に基づき、欠陥画素の検出を行う。欠陥画素の検出を行う際、特定の条件下で撮影し、条件から予測される画素レベルと撮像素子１０２からの出力の差分から欠陥量を算出する。より具体的には、撮像装置１に光が入らない条件で映像信号を取得した場合、撮像素子１０２からの画素レベルの出力はゼロなると考えられる。一方、欠陥画素は画素レベルが大きくなる。この画素レベルとＳ１２で選択した閾値を比較し、欠陥画素を検出する。
【0122】
次に、Ｓ１４にて、欠陥画素検出部１０８は、Ｓ１３にて検出した欠陥画素の欠陥量、欠陥の位置、欠陥の種類とその時の制御信号ＣＬＫのパルス信号の設定やゲインの設定等の制御設定をＲＡＭ１０５、ＲＯＭ１０６に画素欠陥データとして記憶する。
【0123】
以上の図２０にて説明した流れを、制御信号ＣＬＫの設定可能なすべてのパルス数で行い、欠陥画素を検出することが望ましい。ただし、後述する複数のパルス数で欠陥画素の検出を行い、その結果から他のパルス数での欠陥画素データの値を予測する方法でもよい。
【0124】
欠陥情報の生成は起動する度に毎回行ってもよいし、撮像装置１の製造工程調整時に１回だけ行ってもよい。もしくは、撮影途中にユーザーの操作で実行してもよい。調整時に行う場合は、ＲＡＭ１０５に生成されたデータをＲＯＭ１０６に格納することで、次回以降は起動時にＲＯＭ１０６のデータをＲＡＭ１０５に展開するだけで、生成した欠陥情報を欠陥画素補正部１０９に用いることができる。
【0125】
以下、図２１を参照して、１ｆｒａｍｅ期間における制御信号ＣＬＫのパルス信号数に応じた欠陥画素の補正の流れを説明する。図２１は、実施例１に係る制御信号ＣＬＫのパルス信号数に応じた欠陥画素の補正の流れの図である。図２１における処理の際、図４にて説明した欠陥画素補正部１０９を用いて光電変換素子４００が補正対象となる画素の位置情報に基づいて取得した信号に対して補正処理を実行する。
【0126】
まず、撮像装置１にて撮影を開始するとＳ２１にて、制御部１０４は、１ｆｒａｍｅ期間の制御信号ＣＬＫのパルス設定の情報を取得する。上記したように本実施例における１ｆｒａｍｅ期間の制御信号ＣＬＫのパルス信号数は、各駆動モード（第１のモード、第２のモード）に基づいて決定される。１ｆｒａｍｅ期間の制御信号ＣＬＫのパルス信号数は、外部Ｉ／Ｆ等で受け付ける外部からの指示に基づき手動で設定してもよい。また、撮像素子１０２の出力に基づいて、信号処理部１０３で解析された情報に基づいて制御部１０４が自動で設定するようにしてもよい。以下の説明では、例えば、１ｆｒａｍｅ期間の制御信号ＣＬＫのパルス信号数（クロック数）がＮ１であるとする。
【0127】
次に、Ｓ２２にて、欠陥画素補正部１０９の欠陥情報選択部３０２は、Ｓ１４にて検出及び保持した欠陥画素のデータから、設定されたクロック数Ｎ１の欠陥画素データを選択し、補正部３０１に入力する。
【0128】
次に、Ｓ２３にて、欠陥画素補正部１０９の補正部３０１は、入力された欠陥画素の補正を実行する。即ち、欠陥画素補正部１０９は、欠陥画素の位置情報に基づいて、光電変換素子４００が取得した信号に対して補正を行う。
【0129】
欠陥情報選択部３０２により入力された欠陥画素の補正を行う際、アドレス算出部２０２より入力されたアドレスと上記したように欠陥画素データに含まれるアドレスデータに基づいて、補正対象とする欠陥画素の位置を特定し、当該画素を抽出する。補正部３０１は、抽出した補正対象の画素に対して、補正対象の画素の周辺に配された画素を用いて補正を行う。例えば、補正対象とする画素の周辺５×５の画素のレベルのメディアンを算出し、その結果で対象画素を置き換えることが考えられる。メディアンを行う範囲はこの限りではないし、メディアンではなく、平均値等であっても構わない。
【0130】
次に、Ｓ２４にて、映像信号生成部１１０は、Ｓ２３で補正した画素信号、即ち、フレーム単位の画素信号に基づいて所定のフォーマットの映像信号を生成し各ブロックへと出力する。尚、この時の映像信号に任意の画像処理を行ってもよい。
【0131】
以上、実施例１の撮像装置によれば、低照度撮影時においては、クロストークに起因して生じるクラスター状の欠陥の発生を低減することができ、画質の低下を抑制することができる。
【0132】
＜実施例２＞
実施例２では、特定のパルス信号数におけるモードで取得した欠陥画素データから、全パルス信号数のモードで欠陥画素の補正をする。実施例２における方法について以下に説明する。尚、実施例２の光電変換装置を含む撮像装置１の構成や各機能部は、実施例１と同様であるため、以下では適宜説明を省略する。
実施例２では、特定のパルス信号数におけるモードで取得した欠陥画素データから、全パルス信号数のモードで欠陥画素の補正をする。実施例２における方法について以下に説明する。尚、実施例２の光電変換装置を含む撮像装置１の構成や各機能部は、実施例１と同様であるため、以下では適宜説明を省略する。
【0133】
実施例１で説明したように、高照度撮影では入射光量が大きく、信号レベルも大きいため、クラスター状の欠陥は、信号のレベルに対して小さいため目立たない。一方で、低照度撮影（暗照度撮影）では入射光量が小さいため、信号レベルに対してクラスター状の欠陥が大きくなり、目立ちやすくなる。そのため、１ｆｒａｍｅ期間の制御信号ＣＬＫのパルス信号数を減らすことで、クラスター状の欠陥のレベルを下げ、クラスター状の欠陥が目立たないような制御を行っている。尚、この際、第１のモードから第２のモードへと切り換える制御も行っている。
【0134】
低照度で撮影した場合、信号レベルが小さいため、高照度で撮影した画像と出力レベルをそろえるためには、ゲインを掛けるのが望ましいが、ゲインを掛けると単独の欠陥の画素も同時にレベルが上がり、欠陥が目立ちやすくなる。一方で、クラスター状の欠陥では、１ｆｒａｍｅ期間の制御信号ＣＬＫのパルス信号数が少ない。そのため、図１７及び図１８で示したように、クラスター欠陥における中心画素である画素４０１ａは、ゲインとともに画素のレベルが高くなるが、隣接する欠陥画素である隣接画素４０１ｂのレベルは低くなる。
【0135】
つまり、高照度環境（高照度撮影時）で、１ｆｒａｍｅ期間の制御信号ＣＬＫのパルス信号数が多い設定から、低照度環境（低照度撮影時）で制御信号ＣＬＫのパルス信号数が少ない設定に変化すると、欠陥の信号レベルが変化する。即ち、第１のモードから１ｆｒａｍｅ期間の制御信号ＣＬＫのパルス信号数が第１のモードより少ない第２のモードに変化させると、単独欠陥とクラスター状の欠陥の中心部における信号レベルは高くなり、クラスター状の欠陥の隣接部の信号レベルは低下する。こういった欠陥における信号レベルの変化に対応して補正対象とする画素を検出し、当該画素を補正することが必要となる。
【0136】
実施例２では、変化する欠陥のレベルを補正するために、複数の制御信号ＣＬＫのパルス信号数で欠陥画素の検出を行う。例えば、１ｆｒａｍｅ期間の制御信号ＣＬＫのパルス信号数の中でパルス信号数が最も少ないＮ１と、１ｆｒａｍｅ期間の制御信号ＣＬＫのパルス信号数が最も多いＮｎでの欠陥画素の検出を行い、欠陥画素データの作成を行う。検出方法については実施例１に示した方法を用いる。実施例２では、パルス信号数がＮ１の場合を第１のモードとし、パルス信号数Ｎｍの場合を第２のモードとする。
【0137】
図２２は、欠陥画素の検出結果である欠陥画素データを例示する図である。実施例２では、図２２（Ａ）及び図２２（Ｂ）に示すように欠陥画素データを２つ持つことになる。図２２（Ａ）は、パルス信号数Ｎ１での欠陥画素データである。図２２（Ｂ）は、パルス信号数Ｎｎでの欠陥画素データである。尚、図２２（Ａ）と図２２（Ｂ）に示す欠陥画素データのテーブルは、表中の上から欠陥量が多い順に並んでいる。
【0138】
補正対象となる画素は、パルス信号数Ｎ１の場合、図２２（Ａ）の欠陥画素データにおいて閾値ＴＨ１を上回る画素を欠陥画素として補正対象とする。同様に、パルス信号数Ｎｎの場合、図２２（Ｂ）の欠陥画素データにおいて閾値ＴＨ１を上回る画素を欠陥画素として補正対象とする。
【0139】
パルス信号数がＮ１からＮｎの間のパルス信号数Ｎｍ（ｍは、１～ｎまでの任意の自然数）の駆動モードでの補正対象の画素については、パルス信号数Ｎ１におけるテーブルと、パルス信号数Ｎｎにおけるテーブルの２つから決める。実施例２では、パルス信号数Ｎ１とパルス信号数Ｎｍとが異なる信号数であるパルス信号数Ｎｍにおけるモードを第３のモードとする。このように実施例２では、１ｆｒａｍｅ期間の制御信号ＣＬＫのパルス信号数が異なる駆動モードが３つある。尚、これらのモードは実施例１と同様に信号生成部５１５によって切り替えることができる。この切り替え処理の際、信号生成部５１５は切り替え部として機能する。尚、制御部１０４が切り替え部として機能してもよい。
【0140】
パルス信号数Ｎｍにおける補正対象は、パルス信号数Ｎｍがパルス信号数Ｎ１に近い場合は、パルス信号数Ｎ１における欠陥画素データを用いて、画素レベルが閾値ＴＨ１以上の画素を欠陥画素とする。そして、パルス信号数Ｎｍがパルス信号数Ｎｎに近い場合は、パルス信号数Ｎｎにおける欠陥画素データを用いて、画素レベルが閾値ＴＨ２以上の画素を欠陥画素とする。
【0141】
または、パルス信号数Ｎ１、パルス信号数Ｎｎ、パルス信号数Ｎｍのパルス数の差に応じて、閾値ＴＨ１＿ｍ、閾値ＴＨｎ＿ｍを決める。例えば、パルス信号数Ｎ１とパルス信号数Ｎｍの差が大きくなるにつれて、パルス信号数Ｎ１における欠陥画素データでの閾値ＴＨ１＿ｍは徐々に大きくなるように設定する。また、例えば、パルス信号数Ｎｎとパルス信号数Ｎｍの差が大きくなるにつれて、パルス信号数Ｎｎにおける欠陥画素データでの閾値ＴＨｎ＿ｍが徐々に大きくなるように設定する。
【0142】
そして、パルス信号数Ｎ１、パルス信号数Ｎｎにおける欠陥画素データを使って閾値ＴＨ１＿ｍと閾値ＴＨｎ＿ｍ以上となった画素を欠陥画素として補正対象とする。例えば、パルス信号数Ｎ１における閾値ＴＨ１がＺ５とＺ６の間であれば、Ｚ１～Ｚ５が閾値を超える画素となり、（Ｘ１、Ｙ１）、（Ｘ２、Ｙ２）、（Ｘ３、Ｙ３）、（Ｘ４、Ｙ４）（Ｘ５、Ｙ５）の画素が補正対象になる。
【0143】
パルス信号数Ｎｎにおいても同様に、閾値ＴＨｎ以上の欠陥量を持つ欠陥について補正を行う。閾値ＴＨｎがＷ５とＷ６の間であれば、Ｗ１～Ｗ５が閾値を超える画素となり、（Ｘ９、Ｙ９）、（Ｘ１０、Ｙ１０）、（Ｘ１１、Ｙ１１）、（Ｘ１２、Ｙ１２）（Ｘ１３、Ｙ１３）の画素が補正対象になる。パルス信号数Ｎｍにおいて、補正対象の閾値ＴＨ１＿ｍがＺ２とＺ３の間、ＴＨｎ＿ｍがＷ２とＷ３の間であれば、欠陥量Ｚ１、Ｚ２、Ｗ１、Ｗ２に対応する、（Ｘ１、Ｙ１）、（Ｘ２、Ｙ２）、（Ｘ９、Ｙ９）、（Ｘ１０、Ｙ１０）の画素が補正対象となる。
【0144】
欠陥画素の補正時は、制御部１０４にて設定する１ｆｒａｍｅ期間の制御信号ＣＬＫのパルス信号数Ｎｍでの欠陥画素データに基づき、実施例１と同様に周辺画素のレベルのメディアン等で補正を実行する。
【0145】
実施例２の撮像装置１では、欠陥画素データの検出を実行する制御信号ＣＬＫのパルス信号数に基づき、切り替え可能に構成されるモードは上記で説明した限りではなく、さらにモードを増やしてもよい。モード数が増えるほど、検出の精度を向上させることができる。以上、実施例２の撮像装置１では、実施例１と同様の効果に加え、補正不足や過度な補正による画像劣化を防ぐことができる。
【0146】
＜実施例３＞
実施例３では、クラスター状の欠陥を検出し、補正する方法を説明する。尚、実施例３の光電変換装置を含む撮像装置１の構成や各機能部は、欠陥画素算出部６０１を除き実施例１と同様であるため、以下では実施例１と異なる点について説明し、実施例１と同様の点については説明を省略する。
実施例３では、クラスター状の欠陥を検出し、補正する方法を説明する。尚、実施例３の光電変換装置を含む撮像装置１の構成や各機能部は、欠陥画素算出部６０１を除き実施例１と同様であるため、以下では実施例１と異なる点について説明し、実施例１と同様の点については説明を省略する。
【0147】
図１７、図１８で示した通り、１ｆｒａｍｅ期間の制御信号ＣＬＫのパルス信号数が少ない方がクラスター状の欠陥の隣接画素４０１ｂのレベルが小さくなる。従って、制御信号ＣＬＫのパルス信号数を変化させた際に、クラスター欠陥における中心画素である画素４０１ａのレベルに対して、隣接画素４０１ｂのレベルは変化することになる。これを応用することで、隣接する欠陥を検出することができる。
【0148】
例えば、実施例１で述べた、１ｆｒａｍｅ期間の制御信号ＣＬＫのパルス信号数を減らして、撮像装置１を用いて撮影した場合に、ゲインを掛けるという方法を用いる。このようにすることで、クラスター欠陥における中心画素である画素４０１ａの出力を一定に保つことが可能である。
【0149】
この際の隣接画素４０１ｂの画素レベルを比較し、１ｆｒａｍｅ期間の制御信号ＣＬＫのパルス信号数の減少に伴って、画素レベルが変化している画素は、クラスター状の欠陥の隣接画素であることがわかるため、補正対象にすることができる。即ち、欠陥画素検出部１０８の検出部２０１は、補正対象の画素か否かの判定をする場合、第１のモードから第２のモードに切り換わった際に、補正対象とする画素の周囲に配される画素の画素レベルの変化に基づき判定を行うことができる。尚、モード切替に限らず、上記のようにパルス信号数の減少に伴って、またはパルス信号数が減少したタイミングであってもよい。
【0150】
また、著しく欠陥量が大きい画素の周りは隣接欠陥が発生する可能性が高いため、周囲の画素に比べて著しく欠陥量が大きい画素の周りは隣接欠陥として欠陥画素データに保存してもよい。
【0151】
クラスター状の欠陥画素を検出できると、クラスター状の欠陥の補正不足を防ぐことができる。制御信号ＣＬＫのパルス信号数で欠陥量が変化するのは、クラスター状の欠陥の中心画素である画素４０１ａに隣接する隣接画素（画素４０１ａの周囲に配された画素）である。そのため、隣接画素４０１ｂの欠陥画素を特定すると、１ｆｒａｍｅ期間の制御信号ＣＬＫのパルス信号数を変えた際に行う欠陥検出処理は、隣接画素４０１ｂのみを対象に検出を行えばよくなり、検出の処理量を削減することができる。また、同時に欠陥画素データの情報量についても削減可能である。
【0152】
図２３は、実施例３における欠陥画素検出部１０８の内部構成を示している図である。図２３に示す欠陥画素検出部１０８は、図２で説明した欠陥画素検出部１０８の構成に欠陥画素算出部６０１が加わった構成である。そのため、欠陥画素算出部６０１以外の構成については説明を省略する。
【0153】
図１７及び図１８で示した通り、制御信号ＣＬＫのパルス信号数が少ない方がクラスター状の欠陥の隣接画素４０１ｂのレベルが小さくなる。そして、制御信号ＣＬＫのパルス信号数とクラスター欠陥における中心画素である画素４０１ａに対する隣接画素４０１ｂの画素レベルの関係は図１８のようになる。
【0154】
欠陥画素算出部（推定部）６０１は、複数の制御信号ＣＬＫのパルス信号数の駆動で取得した欠陥画素データを用いて、他のモードにおける制御設定の欠陥画素データを推定（予測）する。即ち、実施例１、２で示したクロック数の異なる複数のモードで取得した欠陥画素データを用いて、当該複数のモードとはクロック数の異なる他のモードにおける制御設定の欠陥画素データを推定する。具体的には、図１８で示した制御信号ＣＬＫのパルス信号数とクラスター欠陥における中心の画素である画素４０１ａに対して隣接画素４０１ｂの画素レベルの関係に基づき、他の制御設定の欠陥画素データを予測する。例えば、制御信号ＣＬＫのパルス信号数Ｎ１のときの画素値と制御信号ＣＬＫのパルス信号数Ｎｎでの欠陥画素データから隣接画素４０１ｂの画素レベルを取得する。
【0155】
図１８に示したように、クラスター欠陥における中心画素である画素４０１ａに対する隣接画素４０１ｂの画素レベルは、パルス信号数を減らしていくと、次第に小さくなり、パルス信号数が少ないときに下がり幅が特に大きくなるような関数になる。具体的には、以下の式（１）で表される。
ここで、Ｎはパルス信号数であり、ｘは中心画素の画素レベルであり、ｘｃｒｏｓｓは隣接画素における画素レベルである。この関係を基に、制御信号ＣＬＫのパルス信号数Ｎ１のときの画素値と制御信号ＣＬＫのパルス信号数Ｎｎでの画素値を代入することで、任意の制御信号ＣＬＫのパルス信号数においての隣接欠陥の大きさを算出する。
【数1】
【0156】
欠陥画素算出部６０１が算出した隣接画素４０１ｂの隣接欠陥の大きさを含む欠陥画素データは、検出部２０１に入れられる。その後、検出部２０１は、制御信号ＣＬＫのパルス信号数の駆動での閾値データと比較を行い、欠陥画素データを作成する。検出部２０１は、欠陥画素データは、実施例１と同様に所定の形式でＲＡＭ１０５、ＲＯＭ１０６に記憶する。そして、欠陥画素補正部１０９は、実施例１同様の方法で欠陥画素の補正を行う。
【0157】
以上、実施例３の撮像装置１では、複数の駆動モードの欠陥画素データを利用することで、他の制御設定の欠陥画素データを予測し、欠陥検出の処理量を削減及び欠陥画素データの情報量についても削減可能とすることができる。
【0158】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
【0159】
本実施形態の開示は、以下の構成、方法、及びプログラムを含む。
【0160】
（構成１）
アバランシェフォトダイオードを有する光電変換素子と、
補正対象となる画素の位置情報に基づいて、前記光電変換素子が取得した信号に対して補正を行う信号処理部と、
１フレーム分の信号を取得する期間におけるパルス信号のパルス数を制御する制御手段と、を有し、
前記信号処理部が前記補正を行う信号か否かを判定するための閾値は、第１のモードと、前記パルス信号のパルス数が前記第１のモードより少ない第２のモードとで異なる、ことを特徴とする撮像装置。
アバランシェフォトダイオードを有する光電変換素子と、
補正対象となる画素の位置情報に基づいて、前記光電変換素子が取得した信号に対して補正を行う信号処理部と、
１フレーム分の信号を取得する期間におけるパルス信号のパルス数を制御する制御手段と、を有し、
前記信号処理部が前記補正を行う信号か否かを判定するための閾値は、第１のモードと、前記パルス信号のパルス数が前記第１のモードより少ない第２のモードとで異なる、ことを特徴とする撮像装置。
【0161】
（構成２）
前記信号処理部は、予め設定された複数の閾値の中から前記パルス信号のパルス数に応じた閾値を選択することを特徴とする構成１に記載の撮像装置。
前記信号処理部は、予め設定された複数の閾値の中から前記パルス信号のパルス数に応じた閾値を選択することを特徴とする構成１に記載の撮像装置。
【0162】
（構成３）
前記信号処理部は、前記選択された閾値に基づいて、前記信号が補正対象であるか否かを判定することを特徴とする構成２に記載の撮像装置。
前記信号処理部は、前記選択された閾値に基づいて、前記信号が補正対象であるか否かを判定することを特徴とする構成２に記載の撮像装置。
【0163】
（構成４）
前記信号処理部は、前記選択された閾値を超えていた画素があった場合、前記閾値を超えた画素を補正対象の画素として出力することを特徴とする構成３に記載の撮像装置。
前記信号処理部は、前記選択された閾値を超えていた画素があった場合、前記閾値を超えた画素を補正対象の画素として出力することを特徴とする構成３に記載の撮像装置。
【0164】
（構成５）
前記第１のモードと前記第２のモードを切り替える切り替え部を更に有し、
前記切り替え部は、少なくとも前記光電変換素子が取得した信号に基づく照度に応じて前記第１のモードと前記第２のモードを切替えることを特徴とする構成１乃至４のいずれか１つに記載の撮像装置。
前記第１のモードと前記第２のモードを切り替える切り替え部を更に有し、
前記切り替え部は、少なくとも前記光電変換素子が取得した信号に基づく照度に応じて前記第１のモードと前記第２のモードを切替えることを特徴とする構成１乃至４のいずれか１つに記載の撮像装置。
【0165】
（構成６）
前記補正対象となる画素の位置情報を保持する保持部を更に有することを特徴とする構成１乃至５のいずれか１つに記載の撮像装置。
前記補正対象となる画素の位置情報を保持する保持部を更に有することを特徴とする構成１乃至５のいずれか１つに記載の撮像装置。
【0166】
（構成７）
前記信号処理部は、複数の閾値の中から前記第２のモードで閾値を選択する際、前記第１のモードにおける閾値より小さい値の閾値を選択することを特徴とする構成１乃至５のいずれか１つに記載の撮像装置。
前記信号処理部は、複数の閾値の中から前記第２のモードで閾値を選択する際、前記第１のモードにおける閾値より小さい値の閾値を選択することを特徴とする構成１乃至５のいずれか１つに記載の撮像装置。
【0167】
（構成８）
前記信号処理部は、前記信号にゲインを掛けることができることを特徴とする構成１乃至７のいずれか１つに記載の撮像装置。
前記信号処理部は、前記信号にゲインを掛けることができることを特徴とする構成１乃至７のいずれか１つに記載の撮像装置。
【0168】
（構成９）
前記信号処理部は、同一のモードで前記信号にゲインを掛けた際に、前記閾値を大きくすることを特徴とする構成８に記載の撮像装置。
前記信号処理部は、同一のモードで前記信号にゲインを掛けた際に、前記閾値を大きくすることを特徴とする構成８に記載の撮像装置。
【0169】
（構成１０）
前記信号処理部は、前記第１のモードで取得した前記信号と前記第２のモードで取得した前記信号において、モードによって画素レベルが変わる画素を補正対象の画素とすることを特徴とする構成１乃至９のいずれか１つに記載の撮像装置。
前記信号処理部は、前記第１のモードで取得した前記信号と前記第２のモードで取得した前記信号において、モードによって画素レベルが変わる画素を補正対象の画素とすることを特徴とする構成１乃至９のいずれか１つに記載の撮像装置。
【0170】
（構成１１）
前記信号処理部は、補正対象となる画素の周囲に配された画素の画素レベルに基づき、前記信号の補正を行うことを特徴とする構成１乃至１０のいずれか１つに記載の撮像装置。
前記信号処理部は、補正対象となる画素の周囲に配された画素の画素レベルに基づき、前記信号の補正を行うことを特徴とする構成１乃至１０のいずれか１つに記載の撮像装置。
【0171】
（構成１２）
１フレーム分の信号を取得する期間における前記パルス信号のパルス数が前記第１のモードと前記第２のモードと異なる第３のモードをさらに有し、
前記信号処理部は、前記第１のモードと前記第２のモードにて取得した補正対象の画素のデータに基づき、前記第３のモードで取得した前記信号を補正対象とするか否かを判定すること特徴とする構成１乃至４のいずれか１つに記載の撮像装置。
１フレーム分の信号を取得する期間における前記パルス信号のパルス数が前記第１のモードと前記第２のモードと異なる第３のモードをさらに有し、
前記信号処理部は、前記第１のモードと前記第２のモードにて取得した補正対象の画素のデータに基づき、前記第３のモードで取得した前記信号を補正対象とするか否かを判定すること特徴とする構成１乃至４のいずれか１つに記載の撮像装置。
【0172】
（構成１３）
前記パルス信号のパルス数に応じて、前記第１のモードと前記第２のモードと前記第３のモードとを切り替える切替え部を更に有すること特徴とする構成１２に記載の撮像装置。
前記パルス信号のパルス数に応じて、前記第１のモードと前記第２のモードと前記第３のモードとを切り替える切替え部を更に有すること特徴とする構成１２に記載の撮像装置。
【0173】
（構成１４）
前記第１のモードと前記第２のモードで取得した補正対象となる画素の各画素情報に基づき、前記第１のモードと前記第２のモードにおける前記パルス信号のパルス数とは異なるクロック数のモードで補正対象となる画素の各画素情報を推定する推定部を更に有することを特徴とする構成１乃至１３のいずれか１つに記載の撮像装置。
前記第１のモードと前記第２のモードで取得した補正対象となる画素の各画素情報に基づき、前記第１のモードと前記第２のモードにおける前記パルス信号のパルス数とは異なるクロック数のモードで補正対象となる画素の各画素情報を推定する推定部を更に有することを特徴とする構成１乃至１３のいずれか１つに記載の撮像装置。
【0174】
（構成１５）
前記信号処理部は、前記補正対象の画素か否かの判定をする場合、前記第１のモードから前記第２のモードに切り換わった際に、前記補正対象とする画素の周囲に配される画素の画素レベルの変化に基づき判定を行うことを特徴とする構成３乃至１１のいずれか１つに記載の撮像装置。
前記信号処理部は、前記補正対象の画素か否かの判定をする場合、前記第１のモードから前記第２のモードに切り換わった際に、前記補正対象とする画素の周囲に配される画素の画素レベルの変化に基づき判定を行うことを特徴とする構成３乃至１１のいずれか１つに記載の撮像装置。
【0175】
（構成１６）
前記制御手段は、前記光電変換素子が取得した信号における照度に応じて前記パルス信号のパルス数を変更することを特徴とする構成１乃至１５のいずれか１項に記載の撮像装置。
前記制御手段は、前記光電変換素子が取得した信号における照度に応じて前記パルス信号のパルス数を変更することを特徴とする構成１乃至１５のいずれか１項に記載の撮像装置。
【0176】
（構成１７）
撮像装置の制御方法であって、
補正対象となる画素の位置情報に基づいて、アバランシェフォトダイオードを有する光電変換素子が取得した信号に対して補正を行い、
１フレーム分の信号を取得する期間におけるパルス信号のパルス数を制御し、
前記補正を行う際、補正を行う信号か否かを判定するための閾値は、第１のモードと、前記パルス信号のパルス数が前記第１のモードより少ない第２のモードとで異なる、ことを特徴とする撮像装置の制御方法。
撮像装置の制御方法であって、
補正対象となる画素の位置情報に基づいて、アバランシェフォトダイオードを有する光電変換素子が取得した信号に対して補正を行い、
１フレーム分の信号を取得する期間におけるパルス信号のパルス数を制御し、
前記補正を行う際、補正を行う信号か否かを判定するための閾値は、第１のモードと、前記パルス信号のパルス数が前記第１のモードより少ない第２のモードとで異なる、ことを特徴とする撮像装置の制御方法。
【0177】
（構成１８）
撮像装置の制御方法をコンピュータに実行させるためのプログラムであって、
補正対象となる画素の位置情報に基づいて、アバランシェフォトダイオードを有する光電変換素子が取得した信号に対して補正を行い、
１フレーム分の信号を取得する期間におけるパルス信号のパルス数を制御し、
前記補正を行う際、補正を行う信号か否かを判定するための閾値は、第１のモードと、前記パルス信号のパルス数が前記第１のモードより少ない第２のモードとで異なる、ことを特徴とするプログラム。
撮像装置の制御方法をコンピュータに実行させるためのプログラムであって、
補正対象となる画素の位置情報に基づいて、アバランシェフォトダイオードを有する光電変換素子が取得した信号に対して補正を行い、
１フレーム分の信号を取得する期間におけるパルス信号のパルス数を制御し、
前記補正を行う際、補正を行う信号か否かを判定するための閾値は、第１のモードと、前記パルス信号のパルス数が前記第１のモードより少ない第２のモードとで異なる、ことを特徴とするプログラム。
【0178】
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【符号の説明】
【0179】
１ 撮像装置
１０１ レンズ
１０２ 撮像素子
１０３ 信号処理部
１０４ 制御部
１０５ ＲＡＭ
１０６ ＲＯＭ
１０７ 出力部
１０８ 欠陥画素検出部
１０９ 欠陥画素補正部
１１０ 映像信号生成部
１１１ 画像処理部
１０１ レンズ
１０２ 撮像素子
１０３ 信号処理部
１０４ 制御部
１０５ ＲＡＭ
１０６ ＲＯＭ
１０７ 出力部
１０８ 欠陥画素検出部
１０９ 欠陥画素補正部
１１０ 映像信号生成部
１１１ 画像処理部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】