知財求人 - 知財ポータルサイト「IP Force」
特開2024-18084素子アレイ回路、電磁波センサ、温度センサ、および歪センサ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024018084
(43)【公開日】2024-02-08
(54)【発明の名称】素子アレイ回路、電磁波センサ、温度センサ、および歪センサ
(51)【国際特許分類】
G01J 1/44 20060101AFI20240201BHJP
G01J 1/02 20060101ALI20240201BHJP
G01J 5/20 20060101ALI20240201BHJP
G01J 5/24 20060101ALI20240201BHJP
G01L 5/00 20060101ALI20240201BHJP
【ＦＩ】
G01J1/44 A
G01J1/02 Q
G01J1/44 E
G01J5/20 F
G01J5/24
G01L5/00 101Z
【審査請求】未請求
【請求項の数】19
【出願形態】ＯＬ
(21)【出願番号】P 2022121176
(22)【出願日】2022-07-29
(71)【出願人】
【識別番号】000003067
【氏名又は名称】ＴＤＫ株式会社
(74)【代理人】
【識別番号】110001357
【氏名又は名称】弁理士法人つばさ国際特許事務所
(72)【発明者】
【氏名】千里内 忠雄
(72)【発明者】
【氏名】太田 尚城
(72)【発明者】
【氏名】前川 和也
(72)【発明者】
【氏名】青木 進
(72)【発明者】
【氏名】小久保 眞生子
(72)【発明者】
【氏名】木本 裕介
(72)【発明者】
【氏名】原 晋治
【テーマコード（参考）】
2F051
2G065
2G066
【Ｆターム（参考）】
2F051AB09
2F051AC01
2F051BA07
2G065AA04
2G065AA08
2G065AB02
2G065BA12
2G065BC01
2G065BC33
2G065BC35
2G066BA09
2G066BC01
2G066BC07
2G066BC15
(57)【要約】
【課題】速やかに、かつ高い精度で抵抗値などに関連する測定値が得られる素子アレイ回路を提供する。
【解決手段】本発明の一実施態様に係る素子アレイ回路は、１以上の第１の配線と、複数の第２の配線と、複数のインピーダンス素子と、１以上のオペアンプと、１以上の変換素子と、１以上の切替部とを備える。複数の第２の配線は、１以上の第１の配線と異なる方向にそれぞれが延在する。複数のインピーダンス素子は、１以上の第１の配線のうちの１つと複数の第２の配線のうちの１つとの双方にそれぞれが接続される。１以上のオペアンプのそれぞれは、正入力端子と、複数の第２の配線のうちの１つに接続可能な負入力端子と、出力端子とを有する。１以上の変換素子のそれぞれは、負入力端子および出力端子と接続され、負入力端子に接続される複数の第２の配線のうちの１つを流れる電流を電圧に変換する。１以上の切替部のそれぞれは、負入力端子と出力端子との間に１以上の変換素子のうちの１つと並列に接続されて導通状態と非導通状態とを取り得る。
【選択図】図１
【解決手段】本発明の一実施態様に係る素子アレイ回路は、１以上の第１の配線と、複数の第２の配線と、複数のインピーダンス素子と、１以上のオペアンプと、１以上の変換素子と、１以上の切替部とを備える。複数の第２の配線は、１以上の第１の配線と異なる方向にそれぞれが延在する。複数のインピーダンス素子は、１以上の第１の配線のうちの１つと複数の第２の配線のうちの１つとの双方にそれぞれが接続される。１以上のオペアンプのそれぞれは、正入力端子と、複数の第２の配線のうちの１つに接続可能な負入力端子と、出力端子とを有する。１以上の変換素子のそれぞれは、負入力端子および出力端子と接続され、負入力端子に接続される複数の第２の配線のうちの１つを流れる電流を電圧に変換する。１以上の切替部のそれぞれは、負入力端子と出力端子との間に１以上の変換素子のうちの１つと並列に接続されて導通状態と非導通状態とを取り得る。
【選択図】図１
【特許請求の範囲】
【請求項1】
１以上の第１の配線と、
前記１以上の第１の配線と異なる方向にそれぞれが延在する複数の第２の配線と、
前記１以上の第１の配線のうちの１つと前記複数の第２の配線のうちの１つとの双方にそれぞれが接続される複数のインピーダンス素子と、
それぞれが、正入力端子と、前記複数の第２の配線のうちの１つに接続可能な負入力端子と、出力端子とを有する１以上のオペアンプと、
それぞれが、前記負入力端子および前記出力端子と接続され、前記負入力端子に接続される前記複数の第２の配線のうちの１つを流れる電流を電圧に変換する１以上の変換素子と、
それぞれが、前記負入力端子と前記出力端子との間に前記１以上の変換素子のうちの１つと並列に接続されて導通状態と非導通状態とを取り得る１以上の切替部と
を備える
素子アレイ回路。
前記１以上の第１の配線と異なる方向にそれぞれが延在する複数の第２の配線と、
前記１以上の第１の配線のうちの１つと前記複数の第２の配線のうちの１つとの双方にそれぞれが接続される複数のインピーダンス素子と、
それぞれが、正入力端子と、前記複数の第２の配線のうちの１つに接続可能な負入力端子と、出力端子とを有する１以上のオペアンプと、
それぞれが、前記負入力端子および前記出力端子と接続され、前記負入力端子に接続される前記複数の第２の配線のうちの１つを流れる電流を電圧に変換する１以上の変換素子と、
それぞれが、前記負入力端子と前記出力端子との間に前記１以上の変換素子のうちの１つと並列に接続されて導通状態と非導通状態とを取り得る１以上の切替部と
を備える
素子アレイ回路。
【請求項2】
前記負入力端子に接続される前記複数の第２の配線のうちの１つに寄生する寄生容量の充電を行ったのち、前記１以上の切替部のうちの前記負入力端子に対応する１つの前記切替部を非導通状態に切り替える制御を行う制御部、をさらに備え、
前記制御部は、前記制御における前記寄生容量の充電を、前記１以上の切替部のうちの前記負入力端子に対応する前記１つの切替部を導通状態とし、前記負入力端子に接続される前記複数の第２の配線のうちの１つと前記出力端子とを導通させることにより行う
請求項１記載の素子アレイ回路。
前記制御部は、前記制御における前記寄生容量の充電を、前記１以上の切替部のうちの前記負入力端子に対応する前記１つの切替部を導通状態とし、前記負入力端子に接続される前記複数の第２の配線のうちの１つと前記出力端子とを導通させることにより行う
請求項１記載の素子アレイ回路。
【請求項3】
前記制御部は、前記寄生容量の充電を行ったあとに前記１以上の切替部のうちの前記負入力端子に対応する前記１つの切替部を前記非導通状態に切り替えたのち、前記１以上の第１の配線のうちの１つと前記負入力端子に接続される前記複数の第２の配線のうちの１つとの双方に接続されている前記複数のインピーダンス素子のうちの１つに起因する前記出力端子からの出力電圧を測定する
請求項２記載の素子アレイ回路。
請求項２記載の素子アレイ回路。
【請求項4】
前記複数の第２の配線のうちの１つを選択して前記負入力端子と接続する第２の配線選択部をさらに備える
請求項１記載の素子アレイ回路。
請求項１記載の素子アレイ回路。
【請求項5】
前記負入力端子に接続される前記複数の第２の配線のうちの１つに寄生する寄生容量の充電を行ったのち、前記１以上の切替部のうちの前記負入力端子に対応する１つの前記切替部を非導通状態に切り替える制御を行う制御部、をさらに備え、
前記制御部は、前記制御における前記寄生容量の充電を、前記１以上の切替部のうちの前記負入力端子に対応する前記１つの切替部を導通状態とし、前記負入力端子に接続される前記複数の第２の配線のうちの１つと前記出力端子とを導通させることにより行い、
前記１つの切替部を導通状態として前記寄生容量の充電を行う時間が、前記寄生容量の容量値と、前記１つの切替部の抵抗値および前記第２の配線選択部の抵抗値の和との積の５倍より長い
請求項４記載の素子アレイ回路。
前記制御部は、前記制御における前記寄生容量の充電を、前記１以上の切替部のうちの前記負入力端子に対応する前記１つの切替部を導通状態とし、前記負入力端子に接続される前記複数の第２の配線のうちの１つと前記出力端子とを導通させることにより行い、
前記１つの切替部を導通状態として前記寄生容量の充電を行う時間が、前記寄生容量の容量値と、前記１つの切替部の抵抗値および前記第２の配線選択部の抵抗値の和との積の５倍より長い
請求項４記載の素子アレイ回路。
【請求項6】
前記１以上のオペアンプは、複数のオペアンプであり、
前記１以上の切替部は、複数の切替部であり、
前記１以上の変換素子は、複数の変換素子であり、
前記複数のオペアンプのそれぞれは、前記複数の第２の配線のうちの対応する１つの第２の配線と接続され、
前記複数の切替部のそれぞれは、前記複数のオペアンプのうちの対応する１つのオペアンプと接続され、
前記複数の変換素子のそれぞれは、前記複数のオペアンプのうちの対応する１つのオペアンプと接続される
請求項１記載の素子アレイ回路。
前記１以上の切替部は、複数の切替部であり、
前記１以上の変換素子は、複数の変換素子であり、
前記複数のオペアンプのそれぞれは、前記複数の第２の配線のうちの対応する１つの第２の配線と接続され、
前記複数の切替部のそれぞれは、前記複数のオペアンプのうちの対応する１つのオペアンプと接続され、
前記複数の変換素子のそれぞれは、前記複数のオペアンプのうちの対応する１つのオペアンプと接続される
請求項１記載の素子アレイ回路。
【請求項7】
前記負入力端子に接続される前記複数の第２の配線のうちの１つに寄生する寄生容量の充電を行ったのち、前記複数の切替部のうちの前記負入力端子に対応する１つの前記切替部を非導通状態に切り替える制御を行う制御部、をさらに備え、
前記制御部は、前記制御における前記寄生容量の充電を、前記複数の切替部のうちの前記負入力端子に対応する前記１つの切替部を導通状態とし、前記負入力端子に接続される前記複数の第２の配線のうちの１つと前記出力端子とを導通させることにより行い、
前記複数の切替部のうちの前記負入力端子に対応する前記１つの切替部を導通状態として前記寄生容量の充電を行う時間が、前記寄生容量の容量値と、前記１つの切替部の抵抗値との積の５倍より長い
請求項６記載の素子アレイ回路。
前記制御部は、前記制御における前記寄生容量の充電を、前記複数の切替部のうちの前記負入力端子に対応する前記１つの切替部を導通状態とし、前記負入力端子に接続される前記複数の第２の配線のうちの１つと前記出力端子とを導通させることにより行い、
前記複数の切替部のうちの前記負入力端子に対応する前記１つの切替部を導通状態として前記寄生容量の充電を行う時間が、前記寄生容量の容量値と、前記１つの切替部の抵抗値との積の５倍より長い
請求項６記載の素子アレイ回路。
【請求項8】
前記１以上の第１の配線は複数の第１の配線であり、
前記複数のインピーダンス素子のそれぞれは、前記複数の第１の配線のうちの１つと、前記複数の第２の配線のうちの１つとの双方に接続される
請求項１記載の素子アレイ回路。
前記複数のインピーダンス素子のそれぞれは、前記複数の第１の配線のうちの１つと、前記複数の第２の配線のうちの１つとの双方に接続される
請求項１記載の素子アレイ回路。
【請求項9】
複数の第１の配線と、
前記複数の第１の配線の各々と異なる方向に延在する１以上の第２の配線と、
それぞれが、前記複数の第１の配線のうちの１つと前記１以上の第２の配線のうちの１つとの双方にそれぞれが接続される複数のインピーダンス素子と、
正入力端子と、前記１以上の第２の配線のうちの１つに接続可能な負入力端子と、出力端子とを有する１以上のオペアンプと、
それぞれが、前記負入力端子および前記出力端子と接続され、前記負入力端子に接続される前記１以上の第２の配線のうちの１つを流れる電流を電圧に変換する１以上の変換素子と、
それぞれが、前記負入力端子と前記出力端子との間に前記１以上の変換素子のうちの１つと並列に接続されて導通状態と非導通状態とを取り得る１以上の切替部と
を備える
素子アレイ回路。
前記複数の第１の配線の各々と異なる方向に延在する１以上の第２の配線と、
それぞれが、前記複数の第１の配線のうちの１つと前記１以上の第２の配線のうちの１つとの双方にそれぞれが接続される複数のインピーダンス素子と、
正入力端子と、前記１以上の第２の配線のうちの１つに接続可能な負入力端子と、出力端子とを有する１以上のオペアンプと、
それぞれが、前記負入力端子および前記出力端子と接続され、前記負入力端子に接続される前記１以上の第２の配線のうちの１つを流れる電流を電圧に変換する１以上の変換素子と、
それぞれが、前記負入力端子と前記出力端子との間に前記１以上の変換素子のうちの１つと並列に接続されて導通状態と非導通状態とを取り得る１以上の切替部と
を備える
素子アレイ回路。
【請求項10】
前記負入力端子に接続される前記１以上の第２の配線のうちの１つに寄生する寄生容量の充電を行ったのち、前記１以上の切替部のうちの前記負入力端子に対応する１つの前記切替部を非導通状態に切り替える制御を行う制御部、をさらに備え、
前記制御部は、前記制御における前記寄生容量の充電を、前記１以上の切替部のうちの前記負入力端子に対応する前記１つの切替部を導通状態とし、前記負入力端子に接続される前記１以上の第２の配線のうちの１つと前記出力端子とを導通させることにより行う
請求項９記載の素子アレイ回路。
前記制御部は、前記制御における前記寄生容量の充電を、前記１以上の切替部のうちの前記負入力端子に対応する前記１つの切替部を導通状態とし、前記負入力端子に接続される前記１以上の第２の配線のうちの１つと前記出力端子とを導通させることにより行う
請求項９記載の素子アレイ回路。
【請求項11】
前記制御部は、前記寄生容量の充電を行ったあとに前記１以上の切替部のうちの前記負入力端子に対応する前記１つの切替部を前記非導通状態に切り替えたのち、前記複数の第１の配線のうちの１つと前記負入力端子に接続される前記１以上の第２の配線のうちの１つとの双方に接続されている前記複数のインピーダンス素子のうちの１つに起因する前記出力端子からの出力電圧を測定する
請求項１０記載の素子アレイ回路。
請求項１０記載の素子アレイ回路。
【請求項12】
前記１以上の切替部のうちの前記負入力端子に対応する前記１つの切替部を導通状態として前記寄生容量の充電を行う時間が、前記寄生容量の容量値と前記１以上の切替部のうちの前記負入力端子に対応する前記１つの切替部の抵抗値との積の５倍より長い
請求項１０記載の素子アレイ回路。
請求項１０記載の素子アレイ回路。
【請求項13】
前記１以上の変換素子は、１以上の容量素子であり、
前記１以上の切替部のうちの前記負入力端子に対応する前記１つの切替部を導通状態として前記寄生容量の充電を行う時間が、前記負入力端子に対応する前記１以上の容量素子のうちの１つの容量値と前記１以上の切替部のうちの前記負入力端子に対応する前記１つの切替部の抵抗値との積の５倍より長い
請求項２または請求項１０記載の素子アレイ回路。
前記１以上の切替部のうちの前記負入力端子に対応する前記１つの切替部を導通状態として前記寄生容量の充電を行う時間が、前記負入力端子に対応する前記１以上の容量素子のうちの１つの容量値と前記１以上の切替部のうちの前記負入力端子に対応する前記１つの切替部の抵抗値との積の５倍より長い
請求項２または請求項１０記載の素子アレイ回路。
【請求項14】
前記１以上の変換素子のそれぞれは、容量素子、第１の抵抗素子、または第１の半導体素子である
請求項１または請求項９に記載の素子アレイ回路。
請求項１または請求項９に記載の素子アレイ回路。
【請求項15】
前記複数のインピーダンス素子のそれぞれは、第２の抵抗素子、または第２の半導体素子である
請求項１または請求項９に記載の素子アレイ回路。
請求項１または請求項９に記載の素子アレイ回路。
【請求項16】
第１の配線と、
前記第１の配線と異なる方向に延在する第２の配線と、
前記第１の配線と前記第２の配線との双方に接続されるインピーダンス素子と、
正入力端子と、前記第２の配線に接続可能な負入力端子と、出力端子とを有するオペアンプと、
前記負入力端子に接続される前記第２の配線に寄生する寄生容量の充電を実施したのち、前記インピーダンス素子に起因する前記出力端子からの出力電圧を測定する制御部と
を備える
素子アレイ回路。
前記第１の配線と異なる方向に延在する第２の配線と、
前記第１の配線と前記第２の配線との双方に接続されるインピーダンス素子と、
正入力端子と、前記第２の配線に接続可能な負入力端子と、出力端子とを有するオペアンプと、
前記負入力端子に接続される前記第２の配線に寄生する寄生容量の充電を実施したのち、前記インピーダンス素子に起因する前記出力端子からの出力電圧を測定する制御部と
を備える
素子アレイ回路。
【請求項17】
請求項１、請求項９、または請求項１６に記載の素子アレイ回路を有する電磁波センサ。
【請求項18】
請求項１、請求項９、または請求項１６に記載の素子アレイ回路を有する温度センサ。
【請求項19】
請求項１、請求項９、または請求項１６に記載の素子アレイ回路を有する歪センサ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、複数のインピーダンス素子が配列された素子アレイを有する素子アレイ回路、ならびにそれを備えた電磁波センサ、温度センサ、および歪センサに関する。
【背景技術】
【0002】
従来、マトリックス状に配列された複数の抵抗素子を有する抵抗素子アレイ回路が開示されている。このような抵抗素子アレイ回路は、例えば赤外線検知回路として利用されている（例えば特許文献１参照）。このような赤外線検知回路では、温度変化に応じて自身の抵抗値が変化するサーミスタなどの赤外線感応抵抗体が複数配列されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平０８－９４４４３号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、このような赤外線検知回路などの素子アレイ回路では、速やかに、かつ高い精度で抵抗値などに関連する測定値が得られることが望まれる。
【課題を解決するための手段】
【0005】
本発明の一実施態様に係る素子アレイ回路は、１以上の第１の配線と、複数の第２の配線と、複数のインピーダンス素子と、１以上のオペアンプと、１以上の変換素子と、１以上の切替部とを備える。複数の第２の配線は、１以上の第１の配線と異なる方向にそれぞれが延在する。複数のインピーダンス素子は、１以上の第１の配線のうちの１つと複数の第２の配線のうちの１つとの双方にそれぞれが接続される。１以上のオペアンプのそれぞれは、正入力端子と、複数の第２の配線のうちの１つに接続可能な負入力端子と、出力端子とを有する。１以上の変換素子のそれぞれは、負入力端子および出力端子と接続され、負入力端子に接続される複数の第２の配線のうちの１つを流れる電流を電圧に変換する。１以上の切替部のそれぞれは、負入力端子と出力端子との間に１以上の変換素子のうちの１つと並列に接続されて導通状態と非導通状態とを取り得る。
【0006】
本発明の一実施態様に係る素子アレイ回路では、切替部を導通状態とし、負入力端子に接続される第２の配線と出力端子とを導通させることにより、負入力端子に接続される第２の配線に寄生する寄生容量の充電が速やかに行われる。この充電ののち切替部を非導通状態に切り替え、インピーダンス素子に起因する出力端子からの出力電圧を測定することができる。
【発明の効果】
【0007】
本発明の一実施態様に係る素子アレイ回路によれば、速やかに、かつ高い精度で測定値を得ることができる。
【図面の簡単な説明】
【0008】
【図1】本発明の第１の実施の形態に係る素子アレイ回路の構成例を表す回路図である。
【図5】本発明の第２の実施の形態に係る素子アレイ回路の構成例を表す回路図である。
【図6】本発明の第３の実施の形態に係る素子アレイ回路の構成例を表す回路図である。
【図9】本発明の第４の実施の形態に係る素子アレイ回路の構成例を表す回路図である。
【図10】本発明の第５の実施の形態に係るセンサデバイスの構成例を表す模式図である。
【図11】本発明の第１の変形例としての素子アレイ回路の構成例を表す回路図である。
【図12】本発明の第２の変形例としての素子アレイ回路の構成例を表す回路図である。
【図13】本発明の第３の変形例としての素子アレイ回路の構成例を表す回路図である。
【図14】本発明の第４の変形例としての素子アレイ回路の構成例を表す回路図である。
【発明を実施するための形態】
【0009】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（複数のカラム線と複数のオペアンプとを備える素子アレイ回路の第１の例）
２．第２の実施の形態（複数のカラム線と複数のオペアンプとを備える素子アレイ回路の第２の例）
３．第３の実施の形態（カラム線選択部を備えた素子アレイ回路の第１の例）
４．第４の実施の形態（カラム線選択部を備えた素子アレイ回路の第２の例）
５．第５の実施の形態（素子アレイ回路を備えたセンサデバイスの例）
６．変形例
１．第１の実施の形態（複数のカラム線と複数のオペアンプとを備える素子アレイ回路の第１の例）
２．第２の実施の形態（複数のカラム線と複数のオペアンプとを備える素子アレイ回路の第２の例）
３．第３の実施の形態（カラム線選択部を備えた素子アレイ回路の第１の例）
４．第４の実施の形態（カラム線選択部を備えた素子アレイ回路の第２の例）
５．第５の実施の形態（素子アレイ回路を備えたセンサデバイスの例）
６．変形例
【0010】
＜１．第１の実施の形態＞
［素子アレイ回路１の全体構成例］
図１は、本発明の第１の実施の形態に係る素子アレイ回路１の構成例を模式的に表した回路図である。素子アレイ回路１は、例えば赤外線サーモグラフィに搭載され、素子アレイ回路１に照射される赤外線の強度に応じた出力電圧を出力するように構成されている。
［素子アレイ回路１の全体構成例］
図１は、本発明の第１の実施の形態に係る素子アレイ回路１の構成例を模式的に表した回路図である。素子アレイ回路１は、例えば赤外線サーモグラフィに搭載され、素子アレイ回路１に照射される赤外線の強度に応じた出力電圧を出力するように構成されている。
【0011】
図１に示したように、素子アレイ回路１は、例えば複数のロウ線Ａ（図１ではＡ１～Ａｍと表記）と、複数のカラム線Ｂ（図１ではＢ１～Ｂｎ）と、複数の抵抗素子Ｒ（図１ではＲ（１，１）～Ｒ（ｍ，ｎ）と表記）と、ロウ線選択部ＳＡと、複数のオペアンプＯＰ（図１ではＯＰ１～ＯＰｎと表記）と、複数の容量素子ＣＰ（図１ではＣＰ１～ＣＰｎと表記）と、複数のスイッチＳＷ１（図１ではＳＷ１～ＳＷｎと表記）と、制御部ＣＴＲＬとを備える。なお、図１ではｍ本のロウ線Ａが配設された状態を例示しているが、複数のロウ線Ａの数は任意に設定可能である。同様に、図１ではｎ本のカラム線Ｂが配設された状態を例示しているが、複数のカラム線Ｂの数は任意に設定可能である。また、図１では、ｍ本のロウ線Ａ１～Ａｍのうちのａ番目のロウ線Ａａと、ｎ本のカラム線Ｂ１～Ｂｎのうちのｂ番目のカラム線Ｂｂとの双方に接続される抵抗素子ＲをＲ（ａ，ｂ）と表記する。図１以降の図面においても同様の表記とする。また、複数のロウ線Ａと複数のカラム線Ｂとは直接的に接していない。
【0012】
（ロウ線Ａ）
ロウ線Ａは、本発明の「第１の配線」に対応する一具体例である。
複数のロウ線Ａのそれぞれは第１の方向に延在すると共に、複数のロウ線Ａは、第１の方向とは異なる第２の方向において互いに隣り合うように並んでいる。図１の例では、複数のロウ線Ａは、例えばＹ軸方向にそれぞれ延在すると共に、Ｙ軸方向と直交するＸ軸方向において互いに隣り合うように並んでいる。
ロウ線Ａは、本発明の「第１の配線」に対応する一具体例である。
複数のロウ線Ａのそれぞれは第１の方向に延在すると共に、複数のロウ線Ａは、第１の方向とは異なる第２の方向において互いに隣り合うように並んでいる。図１の例では、複数のロウ線Ａは、例えばＹ軸方向にそれぞれ延在すると共に、Ｙ軸方向と直交するＸ軸方向において互いに隣り合うように並んでいる。
【0013】
複数のロウ線Ａのそれぞれの第１端部は、ロウ線選択部ＳＡのスイッチＳＷＡ１（図１ではＳＷＡ１－１～ＳＷＡ１－ｍと表記）を介して直流電源ＰＳ１に接続可能であると共にロウ線選択部ＳＡのスイッチＳＷＡ２（図１ではＳＷＡ２－１～ＳＷＡ２－ｍと表記）を介して直流電源ＰＳ２に接続可能である。また、複数のロウ線Ａのそれぞれに対し、複数の抵抗素子Ｒの第１端部が接続されている。図１の例では、一のロウ線Ａに対しｎ個の抵抗素子Ｒが並列に接続されている。具体的には、Ｙ軸方向に延びるロウ線Ａ１に対し、Ｙ軸方向に並ぶ抵抗素子Ｒ（１，１）～Ｒ（１，ｎ）のそれぞれの第１端部が接続されている。同様に、Ｙ軸方向に延びるロウ線Ａ２に対し、Ｙ軸方向に並ぶ抵抗素子Ｒ（２，１）～Ｒ（２，ｎ）のそれぞれの第１端部が接続され、Ｙ軸方向に延びるロウ線Ａｍに対し、Ｙ軸方向に並ぶ抵抗素子Ｒ（ｍ，１）～Ｒ（ｍ，ｎ）のそれぞれの第１端部が接続されている。図１の例では、複数のロウ線Ａのそれぞれにおける第１端部と反対側の第２端部は、Ｘ軸方向に並ぶ抵抗素子Ｒ（１，ｎ）～Ｒ（ｍ，ｎ）のそれぞれの第１端部に接続されている。
【0014】
複数の抵抗素子Ｒから選択される抵抗素子Ｒ（便宜上、選択抵抗素子ＲＳという。）についての測定を行う際には、選択抵抗素子ＲＳに対応する一のロウ線Ａ（便宜上、選択ロウ線ＡＳと呼ぶ。）に対し直流電源ＰＳ１から第１の電圧Ｖ１が印加されるように、選択ロウ線ＡＳに対応する一のスイッチＳＷＡ１が導通状態とされている。また、選択抵抗素子ＲＳについての測定を行う際には、選択ロウ線Ａ以外の全てのロウ線Ａ（便宜上、非選択ロウ線ＡＵと呼ぶ。）に対し直流電源ＰＳ２から非選択ロウ線ＡＵに対応する導通状態のスイッチＳＷＡ２を介して第２の電圧Ｖ２（≠Ｖ１）が印加されるようになっている。
なお、図１は、一例として、抵抗素子Ｒ（１，１）～Ｒ（１，ｎ）が選択されている状態を表している。すなわち、図１は、スイッチＳＷＡ１－１が導通状態とされることで選択抵抗素子Ｒ（１，１）～Ｒ（１，ｎ）に対応する選択ロウ線Ａ１に対し直流電源ＰＳ１から第１の電圧Ｖ１が印加されている状態を表すと共に、スイッチＳＷＡ２－２～ＳＷＡ２－ｍが導通状態とされることで選択ロウ線Ａ１以外の全ての非選択ロウ線Ａ２～Ａｍに対し直流電源ＰＳ２から第２の電圧Ｖ２（≠Ｖ１）が印加されている状態を表している。その際、非選択ロウ線Ａ２～Ａｍと接続されるスイッチＳＷＡ１－２～ＳＷＡ１－ｍはいずれも非導通状態であり、選択ロウ線Ａ１と接続されるスイッチＳＷＡ２－１も非導通状態である。第１の電圧Ｖ１と第２の電圧Ｖ２のいずれか一方は、０Ｖでもよい。
なお、図１は、一例として、抵抗素子Ｒ（１，１）～Ｒ（１，ｎ）が選択されている状態を表している。すなわち、図１は、スイッチＳＷＡ１－１が導通状態とされることで選択抵抗素子Ｒ（１，１）～Ｒ（１，ｎ）に対応する選択ロウ線Ａ１に対し直流電源ＰＳ１から第１の電圧Ｖ１が印加されている状態を表すと共に、スイッチＳＷＡ２－２～ＳＷＡ２－ｍが導通状態とされることで選択ロウ線Ａ１以外の全ての非選択ロウ線Ａ２～Ａｍに対し直流電源ＰＳ２から第２の電圧Ｖ２（≠Ｖ１）が印加されている状態を表している。その際、非選択ロウ線Ａ２～Ａｍと接続されるスイッチＳＷＡ１－２～ＳＷＡ１－ｍはいずれも非導通状態であり、選択ロウ線Ａ１と接続されるスイッチＳＷＡ２－１も非導通状態である。第１の電圧Ｖ１と第２の電圧Ｖ２のいずれか一方は、０Ｖでもよい。
【0015】
（カラム線Ｂ）
カラム線Ｂは、本発明の「第２の配線」に対応する一具体例である。
複数のカラム線Ｂのそれぞれは、複数のロウ線Ａと異なる方向に延在している。例えば、複数のカラム線Ｂのそれぞれは第２の方向に延在すると共に、複数のカラム線Ｂは、第２の方向とは異なる第１の方向において互いに隣り合うように並んでいる。図１の例では、複数のカラム線Ｂは、例えばＸ軸方向にそれぞれ延在すると共にＹ軸方向において互いに隣り合うように並んでいる。
カラム線Ｂは、本発明の「第２の配線」に対応する一具体例である。
複数のカラム線Ｂのそれぞれは、複数のロウ線Ａと異なる方向に延在している。例えば、複数のカラム線Ｂのそれぞれは第２の方向に延在すると共に、複数のカラム線Ｂは、第２の方向とは異なる第１の方向において互いに隣り合うように並んでいる。図１の例では、複数のカラム線Ｂは、例えばＸ軸方向にそれぞれ延在すると共にＹ軸方向において互いに隣り合うように並んでいる。
【0016】
複数のカラム線Ｂのそれぞれの第１端部は、複数のオペアンプＯＰのうちの対応する一のオペアンプＯＰに接続されている。具体的には、カラム線Ｂ１の第１端部はオペアンプＯＰ１の負入力端子Ｔ２に接続され、カラム線Ｂ２の第１端部はオペアンプＯＰ２の負入力端子Ｔ２に接続され、カラム線Ｂｎの第１端部はオペアンプＯＰｎの負入力端子Ｔ２に接続されている。
【0017】
また、複数のカラム線Ｂのそれぞれに対し、複数の抵抗素子Ｒの第２端部が接続されている。抵抗素子Ｒの第２端部とは、抵抗素子Ｒのうちロウ線Ａと接続される第１端部と反対側の端部である。図１の例では、一のカラム線Ｂに対しｍ個の抵抗素子Ｒが並列に接続されている。具体的には、Ｘ軸方向に延びるカラム線Ｂ１に対し、Ｘ軸方向に並ぶ抵抗素子Ｒ（１，１）～Ｒ（ｍ，１）のそれぞれの第２端部が接続されている。同様に、Ｘ軸方向に延びるカラム線Ｂ２に対し、Ｘ軸方向に並ぶ抵抗素子Ｒ（１，２）～Ｒ（ｍ，２）のそれぞれの第２端部が接続され、Ｘ軸方向に延びるカラム線Ｂｎに対し、Ｘ軸方向に並ぶ抵抗素子Ｒ（１，ｎ）～Ｒ（ｍ，ｎ）のそれぞれの第２端部が接続されている。図１の例では、複数のカラム線Ｂのそれぞれにおける第１端部と反対側の第２端部は、Ｙ軸方向に並ぶ抵抗素子Ｒ（ｍ，１）～Ｒ（ｍ，ｎ）のそれぞれの第２端部に接続されている。
【0018】
（抵抗素子Ｒ）
抵抗素子Ｒは、本発明の「インピーダンス素子」に対応する一具体例である。
複数の抵抗素子Ｒのそれぞれは、複数のロウ線Ａのうちの１つと複数のカラム線Ｂのうちの１つとの双方に接続されている。複数の抵抗素子Ｒのそれぞれは、ロウ線Ａと接続される第１端部と、カラム線Ｂと接続される第２端部とを有する。先に述べたように、図１の例では、複数のロウ線Ａのそれぞれに対してｎ個の抵抗素子Ｒが接続され、複数のカラム線Ｂのそれぞれに対してｍ個の抵抗素子Ｒが接続されている。複数のロウ線Ａのうちの一のロウ線Ａと複数のカラム線Ｂのうちの一のカラム線Ｂとの双方に接続される抵抗素子Ｒは１つである。したがって、複数のロウ線Ａから一のロウ線Ａを選択すると共に複数のカラム線Ｂから一のカラム線Ｂを選択することにより、一の抵抗素子Ｒを特定することができる。
抵抗素子Ｒは、本発明の「インピーダンス素子」に対応する一具体例である。
複数の抵抗素子Ｒのそれぞれは、複数のロウ線Ａのうちの１つと複数のカラム線Ｂのうちの１つとの双方に接続されている。複数の抵抗素子Ｒのそれぞれは、ロウ線Ａと接続される第１端部と、カラム線Ｂと接続される第２端部とを有する。先に述べたように、図１の例では、複数のロウ線Ａのそれぞれに対してｎ個の抵抗素子Ｒが接続され、複数のカラム線Ｂのそれぞれに対してｍ個の抵抗素子Ｒが接続されている。複数のロウ線Ａのうちの一のロウ線Ａと複数のカラム線Ｂのうちの一のカラム線Ｂとの双方に接続される抵抗素子Ｒは１つである。したがって、複数のロウ線Ａから一のロウ線Ａを選択すると共に複数のカラム線Ｂから一のカラム線Ｂを選択することにより、一の抵抗素子Ｒを特定することができる。
【0019】
抵抗素子Ｒは、例えばレンズ等により集光された赤外線を電気信号に変換する赤外線の受光素子の一部であり、具体的には例えば温度変化により抵抗変化を発現する抵抗変化層である。抵抗変化層は例えばサーミスタ膜である。サーミスタ膜は、例えば酸化バナジウム、非晶質シリコン、多結晶シリコン、マンガンを含むスピネル型結晶構造の酸化物、酸化チタン、又はイットリウム－バリウム－銅酸化物などを含んでいる。また、赤外線を吸収して発熱する赤外線吸収層がサーミスタ膜に隣接して設けられている。赤外線吸収層は、例えば酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化シリコン（Ｓｉ３Ｎ４）又は窒化アルミニウム（ＡｌＮ）などを含んでいる。抵抗素子Ｒは、受光する赤外線の強度に応じて赤外線吸収層の温度変化および抵抗変化層の温度変化が生じ、その結果、抵抗変化層の抵抗値が変化するようになっている。
【0020】
（ロウ線選択部ＳＡ）
ロウ線選択部ＳＡは、複数のスイッチＳＷＡ１（ＳＷＡ１－１～ＳＷＡ１－ｍ）と、複数のスイッチＳＷＡ２（ＳＷＡ２－１～ＳＷＡ２－ｍ）とを有する。複数のスイッチＳＷＡ１（ＳＷＡ１－１～ＳＷＡ１－ｍ）および複数のスイッチＳＷＡ２（ＳＷＡ２－１～ＳＷＡ２－ｍ）のそれぞれは、導通状態と非導通状態との切り替え動作が可能である。複数のスイッチＳＷＡ１（ＳＷＡ１－１～ＳＷＡ１－ｍ）のそれぞれは、対応する一のロウ線Ａ（Ａ１～Ａｍ）と直流電源ＰＳ１との間に設けられている。複数のスイッチＳＷＡ２（ＳＷＡ２－１～ＳＷＡ２－ｍ）のそれぞれは、対応する一のロウ線Ａ（Ａ１～Ａｍ）と直流電源ＰＳ２との間に設けられている。
ロウ線選択部ＳＡは、複数のスイッチＳＷＡ１（ＳＷＡ１－１～ＳＷＡ１－ｍ）と、複数のスイッチＳＷＡ２（ＳＷＡ２－１～ＳＷＡ２－ｍ）とを有する。複数のスイッチＳＷＡ１（ＳＷＡ１－１～ＳＷＡ１－ｍ）および複数のスイッチＳＷＡ２（ＳＷＡ２－１～ＳＷＡ２－ｍ）のそれぞれは、導通状態と非導通状態との切り替え動作が可能である。複数のスイッチＳＷＡ１（ＳＷＡ１－１～ＳＷＡ１－ｍ）のそれぞれは、対応する一のロウ線Ａ（Ａ１～Ａｍ）と直流電源ＰＳ１との間に設けられている。複数のスイッチＳＷＡ２（ＳＷＡ２－１～ＳＷＡ２－ｍ）のそれぞれは、対応する一のロウ線Ａ（Ａ１～Ａｍ）と直流電源ＰＳ２との間に設けられている。
【0021】
ロウ線選択部ＳＡは、複数のロウ線Ａのうちの１つのロウ線Ａ（便宜上、選択ロウ線ＡＳという）を選択し、その選択ロウ線ＡＳを、第１の電圧Ｖ１を選択ロウ線ＡＳに対して印加する直流電源ＰＳ１に接続すると共に、複数のロウ線Ａのうちの選択ロウ線ＡＳ以外の非選択配線ＡＵに対して第２の電圧Ｖ２を印加する直流電源ＰＳ２に非選択配線ＡＵを接続する。第２の電圧Ｖ２は第１の電圧Ｖ１と異なる。ロウ線選択部ＳＡの動作は、制御部ＣＴＲＬにより制御されるようになっている。すなわち、ロウ線選択部ＳＡにおける複数のスイッチＳＷＡ１（ＳＷＡ１－１～ＳＷＡ１－ｍ）および複数のスイッチＳＷＡ２（ＳＷＡ２－１～ＳＷＡ２－ｍ）のそれぞれの切り替え動作は、制御部ＣＴＲＬからの指令に基づいて実行されるようになっている。
【0022】
（オペアンプＯＰ）
複数のオペアンプＯＰのそれぞれは、複数のカラム線Ｂのうちの対応する一のカラム線Ｂと接続されている。複数のオペアンプＯＰ（図１ではＯＰ１～ＯＰｎと表記）のそれぞれは、正入力端子Ｔ１と負入力端子Ｔ２と出力端子Ｔ３とを含んでいる。正入力端子Ｔ１は、直流電源ＰＳ２と接続されており、正入力端子Ｔ１には第２の電圧Ｖ２が印加されている。負入力端子Ｔ２は、対応する一のカラム線Ｂと接続されている。それぞれのオペアンプＯＰは、正入力端子Ｔ１と負入力端子Ｔ２とが同電位となるように動作するため、負入力端子Ｔ２の電位は概ね第２の電圧Ｖ２となる。出力端子Ｔ３は、容量素子ＣＰを介して負入力端子Ｔ２と接続されている。
複数のオペアンプＯＰのそれぞれは、複数のカラム線Ｂのうちの対応する一のカラム線Ｂと接続されている。複数のオペアンプＯＰ（図１ではＯＰ１～ＯＰｎと表記）のそれぞれは、正入力端子Ｔ１と負入力端子Ｔ２と出力端子Ｔ３とを含んでいる。正入力端子Ｔ１は、直流電源ＰＳ２と接続されており、正入力端子Ｔ１には第２の電圧Ｖ２が印加されている。負入力端子Ｔ２は、対応する一のカラム線Ｂと接続されている。それぞれのオペアンプＯＰは、正入力端子Ｔ１と負入力端子Ｔ２とが同電位となるように動作するため、負入力端子Ｔ２の電位は概ね第２の電圧Ｖ２となる。出力端子Ｔ３は、容量素子ＣＰを介して負入力端子Ｔ２と接続されている。
【0023】
（容量素子ＣＰ）
容量素子ＣＰは、本発明の「変換素子」に対応する一具体例である。
複数の容量素子ＣＰのそれぞれは、対応する一のオペアンプＯＰの負入力端子Ｔ２および出力端子Ｔ３の双方と接続され、負入力端子Ｔ２に接続されるカラム線Ｂを流れる電流を電圧に変換するものである。具体的には、図１の例では、容量素子ＣＰ１は、オペアンプＯＰ１の負入力端子Ｔ２および出力端子Ｔ３の双方と接続され、カラム線Ｂ１を流れる電流を電圧に変換する。同様に、容量素子ＣＰ２は、オペアンプＯＰ２の負入力端子Ｔ２および出力端子Ｔ３の双方と接続され、カラム線Ｂ２を流れる電流を電圧に変換し、容量素子ＣＰｎは、オペアンプＯＰｎの負入力端子Ｔ２および出力端子Ｔ３の双方と接続され、カラム線Ｂｎを流れる電流を電圧に変換する。
容量素子ＣＰは、本発明の「変換素子」に対応する一具体例である。
複数の容量素子ＣＰのそれぞれは、対応する一のオペアンプＯＰの負入力端子Ｔ２および出力端子Ｔ３の双方と接続され、負入力端子Ｔ２に接続されるカラム線Ｂを流れる電流を電圧に変換するものである。具体的には、図１の例では、容量素子ＣＰ１は、オペアンプＯＰ１の負入力端子Ｔ２および出力端子Ｔ３の双方と接続され、カラム線Ｂ１を流れる電流を電圧に変換する。同様に、容量素子ＣＰ２は、オペアンプＯＰ２の負入力端子Ｔ２および出力端子Ｔ３の双方と接続され、カラム線Ｂ２を流れる電流を電圧に変換し、容量素子ＣＰｎは、オペアンプＯＰｎの負入力端子Ｔ２および出力端子Ｔ３の双方と接続され、カラム線Ｂｎを流れる電流を電圧に変換する。
【0024】
（スイッチＳＷ）
スイッチＳＷは、本発明の「切替部」に対応する一具体例である。
複数のスイッチＳＷのそれぞれは、複数のオペアンプＯＰのうちの対応する一のオペアンプＯＰと接続されている。複数のスイッチＳＷのそれぞれは、対応する一のオペアンプＯＰの負入力端子Ｔ２と出力端子Ｔ３との間に、対応する一の容量素子ＣＰと並列に接続されている。複数のスイッチＳＷのそれぞれは、導通状態と非導通状態とを取り得る。具体的には、図１の例では、スイッチＳＷ１は、オペアンプＯＰ１の負入力端子Ｔ２と出力端子Ｔ３との間に容量素子ＣＰ１と並列に接続されて導通状態と非導通状態とを取り得る。同様に、スイッチＳＷ２は、オペアンプＯＰ２の負入力端子Ｔ２と出力端子Ｔ３との間に容量素子ＣＰ２と並列に接続されて導通状態と非導通状態とを取り得る。スイッチＳＷｎは、オペアンプＯＰｎの負入力端子Ｔ２と出力端子Ｔ３との間に容量素子ＣＰｎと並列に接続されて導通状態と非導通状態とを取り得る。
スイッチＳＷは、本発明の「切替部」に対応する一具体例である。
複数のスイッチＳＷのそれぞれは、複数のオペアンプＯＰのうちの対応する一のオペアンプＯＰと接続されている。複数のスイッチＳＷのそれぞれは、対応する一のオペアンプＯＰの負入力端子Ｔ２と出力端子Ｔ３との間に、対応する一の容量素子ＣＰと並列に接続されている。複数のスイッチＳＷのそれぞれは、導通状態と非導通状態とを取り得る。具体的には、図１の例では、スイッチＳＷ１は、オペアンプＯＰ１の負入力端子Ｔ２と出力端子Ｔ３との間に容量素子ＣＰ１と並列に接続されて導通状態と非導通状態とを取り得る。同様に、スイッチＳＷ２は、オペアンプＯＰ２の負入力端子Ｔ２と出力端子Ｔ３との間に容量素子ＣＰ２と並列に接続されて導通状態と非導通状態とを取り得る。スイッチＳＷｎは、オペアンプＯＰｎの負入力端子Ｔ２と出力端子Ｔ３との間に容量素子ＣＰｎと並列に接続されて導通状態と非導通状態とを取り得る。
【0025】
（制御部ＣＴＲＬ）
制御部ＣＴＲＬは、例えばマイクロコンピュータであり、ＣＰＵ（Central Processing Unit）が制御プログラムを実行することで予め定められた制御処理を行うようになっている。制御部ＣＴＲＬは、例えば、複数のスイッチＳＷの切り替え動作の制御を行うものである。制御部ＣＴＲＬは、複数のカラム線Ｂのそれぞれに寄生する寄生容量の充電を行ったのち、それぞれのカラム線Ｂに対応する一のスイッチＳＷを非導通状態に切り替える制御を行う。制御部ＣＴＲＬは、それぞれのカラム線Ｂの寄生容量の充電を、それぞれのカラム線Ｂに対応する一のスイッチＳＷを導通状態とし、対応する一のオペアンプＯＰの負入力端子Ｔ２に接続されるカラム線Ｂと、対応する一のオペアンプＯＰの出力端子Ｔ３とを導通させることにより行う。
制御部ＣＴＲＬは、例えばマイクロコンピュータであり、ＣＰＵ（Central Processing Unit）が制御プログラムを実行することで予め定められた制御処理を行うようになっている。制御部ＣＴＲＬは、例えば、複数のスイッチＳＷの切り替え動作の制御を行うものである。制御部ＣＴＲＬは、複数のカラム線Ｂのそれぞれに寄生する寄生容量の充電を行ったのち、それぞれのカラム線Ｂに対応する一のスイッチＳＷを非導通状態に切り替える制御を行う。制御部ＣＴＲＬは、それぞれのカラム線Ｂの寄生容量の充電を、それぞれのカラム線Ｂに対応する一のスイッチＳＷを導通状態とし、対応する一のオペアンプＯＰの負入力端子Ｔ２に接続されるカラム線Ｂと、対応する一のオペアンプＯＰの出力端子Ｔ３とを導通させることにより行う。
【0026】
また、制御部ＣＴＲＬは、ロウ線選択部ＳＡの切り替え動作を制御するものである。すなわち制御部ＣＴＲＬは、選択ロウ線ＡＳに対応する一のスイッチＳＷＡ１を導通状態とし、非選択ロウ線ＡＵに対応するその他のスイッチＳＷＡ１を非導通状態とする。併せて、制御部ＣＴＲＬは、選択ロウ線ＡＳに対応する一のスイッチＳＷＡ２を非導通状態とし、非選択ロウ線ＡＵに対応するその他のスイッチＳＷＡ２を導通状態とする。ここで、選択ロウ線ＡＳは、選択抵抗素子ＲＳに対応する一のロウ線Ａである。非選択ロウ線ＡＵは、選択ロウ線ＡＳ以外の他の全てのロウ線Ａである。
【0027】
制御部ＣＴＲＬは、それぞれのカラム線Ｂの寄生容量の充電を行ったあと、それぞれのカラム線Ｂに対応する一のスイッチＳＷを非導通状態に切り替え、そののち選択ロウ線ＡＳとそれぞれのカラム線Ｂとの双方に接続されている選択抵抗素子ＲＳに起因する、それぞれのカラム線Ｂに対応する一のオペアンプＯＰの出力端子Ｔ３からの出力電圧を測定するようになっている。
【0028】
また、それぞれのカラム線Ｂに対応する一のスイッチＳＷを導通状態としてそれぞれのカラム線Ｂの寄生容量の充電を行う時間は、それぞれのカラム線Ｂに対応する一の容量素子ＣＰの電荷がほぼ全部放電される時間より長いとよい。具体的には、その時間は、それぞれのカラム線Ｂに対応する一の容量素子ＣＰの容量値と対応する一のスイッチＳＷの抵抗値（スイッチＳＷを導通状態としたときの抵抗値）との積の５倍より長いとよい。また、それぞれのカラム線Ｂに対応する一のスイッチＳＷを導通状態としてそれぞれのカラム線Ｂの寄生容量の充電を行う時間は、それぞれのカラム線Ｂの寄生容量の容量値と、それぞれのカラム線Ｂに対応する一のスイッチＳＷの抵抗値との積の５倍より長いとよい。それぞれのカラム線Ｂの寄生容量が十分に充電され、選択抵抗素子ＲＳのそれぞれに起因する出力電圧を正確に測定することができるからである。
【0029】
直流電源ＰＳ１，ＰＳ２のそれぞれは、素子アレイ回路１の内部に設けられていてもよいし、素子アレイ回路１の外部に設けられていてもよい。
【0030】
［素子アレイ回路１における測定動作］
素子アレイ回路１では、例えば以下のようにして複数の抵抗素子Ｒのそれぞれについての測定を行うことができる。なお、以下の測定動作は制御部ＣＴＲＬからの指令により行われる。
素子アレイ回路１では、例えば以下のようにして複数の抵抗素子Ｒのそれぞれについての測定を行うことができる。なお、以下の測定動作は制御部ＣＴＲＬからの指令により行われる。
【0031】
図２は、素子アレイ回路１の測定動作例を説明するフローチャートである。まず、全てのスイッチを非導通状態とする（ステップＳ１０１）。具体的には、図１に示した複数のスイッチＳＷ１（ＳＷ１～ＳＷｎ）、複数のスイッチＳＷＡ１（ＳＷＡ１－１～ＳＷＡ１－ｍ）、および複数のスイッチＳＷＡ２（ＳＷＡ２－１～ＳＷＡ２－ｍ）の全てを非導通状態（開状態）とする。
【0032】
次に、測定対象とする選択抵抗素子ＲＳに対応する選択ロウ線ＡＳを選択する（ステップＳ１０２）。具体的には、選択抵抗素子ＲＳが接続されている選択ロウ線ＡＳのスイッチＳＷＡ１を導通状態とし、選択ロウ線ＡＳに対して第１の電圧Ｖ１を印加する。非選択ロウ線ＡＵに対応するスイッチＳＷＡ１については非導通状態を維持する。さらに、非選択ロウ線ＡＵのスイッチＳＷＡ２を導通状態とし、非選択ロウ線ＡＵに対して第２の電圧Ｖ２を印加する。選択ロウ線ＡＳに対応するスイッチＳＷＡ２については非導通状態を維持する。図１の例は、選択抵抗素子ＲＳとして抵抗素子Ｒ（１，１）～Ｒ（１，ｎ）が選択された状態を表している。すなわち、選択ロウ線ＡＳとしてのロウ線Ａ１に対応するスイッチＳＷＡ１－１を導通状態とし、ロウ線Ａ１に対して第１の電圧Ｖ１を印加する。一方、非選択ロウ線ＡＵとしてのロウ線Ａ２～Ａｍに対応するスイッチＳＷＡ１－２～ＳＷＡ１－ｍについては非導通状態を維持する。さらに、非選択ロウ線ＡＵとしてのロウ線Ａ２～Ａｍに対応するスイッチＳＷＡ２－２～ＳＷＡ２－ｍを導通状態とし、ロウ線Ａ２～Ａｍに対して第２の電圧Ｖ２を印加する。一方、選択ロウ線ＡＳとしてのロウ線Ａ１に対応するスイッチＳＷＡ２－１については非導通状態を維持する。
【0033】
次に、それぞれのカラム線Ｂに対応する一のスイッチＳＷを導通状態とし（ステップＳ１０３）、それぞれのカラム線Ｂに寄生する寄生容量を充電する（ステップＳ１０３）。具体的には、それぞれのカラム線Ｂに対応する一のスイッチＳＷを導通状態とし、対応する一のオペアンプＯＰの負入力端子Ｔ２に接続されるカラム線Ｂと、対応する一のオペアンプＯＰの出力端子Ｔ３とを導通させる。図１の例では、選択抵抗素子ＲＳとしての抵抗素子Ｒ（１，１）が接続されているカラム線Ｂ１に対応するスイッチＳＷ１を導通状態とし、オペアンプＯＰ１の負入力端子Ｔ２と出力端子Ｔ３とを導通させる。同様に、選択抵抗素子ＲＳとしての抵抗素子Ｒ（１，２）が接続されているカラム線Ｂ２に対応するスイッチＳＷ２を導通状態とし、オペアンプＯＰ２の負入力端子Ｔ２と出力端子Ｔ３とを導通させ、選択抵抗素子ＲＳとしての抵抗素子Ｒ（１，ｎ）が接続されているカラム線Ｂｎに対応するスイッチＳＷｎを導通状態とし、オペアンプＯＰｎの負入力端子Ｔ２と出力端子Ｔ３とを導通させる。図３に、素子アレイ回路１における寄生容量ＰＣの充電動作を説明する回路図を示す。図３に破線の矢印で示したように、スイッチＳＷ１を導通状態とすることでオペアンプＯＰ１からカラム線Ｂ１に電流が流れ、カラム線Ｂ１に寄生する寄生容量ＰＣが充電される。同様に、スイッチＳＷ２を導通状態とすることでカラム線Ｂ２に寄生する寄生容量ＰＣが充電され、スイッチＳＷｎを導通状態とすることでカラム線Ｂｎに寄生する寄生容量ＰＣが充電される。ここで、それぞれのカラム線Ｂに対応する一の容量素子ＣＰの電荷がほぼ全部放電される時間より長い時間に亘って、それぞれのカラム線Ｂに対応する一のスイッチＳＷを導通状態としてそれぞれのカラム線Ｂの寄生容量ＰＣの充電を行うことが望ましい。具体的には、容量素子ＣＰ１の容量値とスイッチＳＷ１の抵抗値との積の５倍、すなわち時定数の５倍より長い時間に亘ってスイッチＳＷ１を導通状態としてカラム線Ｂ１の寄生容量ＰＣの充電を行うことが望ましい。容量素子ＣＰ１の容量値とスイッチＳＷ１の抵抗値との積の５倍の時間だけスイッチＳＷ１を導通状態とすると、容量素子ＣＰ１の電荷の９９．３％が放電される。同様に、容量素子ＣＰ２の容量値とスイッチＳＷ２の抵抗値との積の５倍より長い時間に亘ってスイッチＳＷ２を導通状態としてカラム線Ｂ２の寄生容量ＰＣの充電を行うことが望ましく、容量素子ＣＰｎの容量値とスイッチＳＷｎの抵抗値との積の５倍より長い時間に亘ってスイッチＳＷｎを導通状態としてカラム線Ｂｎの寄生容量ＰＣの充電を行うことが望ましい。また、それぞれのカラム線Ｂの寄生容量ＰＣの容量値と、それぞれのカラム線Ｂに対応する一のスイッチＳＷの抵抗値との積の５倍より長い時間に亘って、それぞれのカラム線Ｂに対応する一のスイッチＳＷを導通状態としてそれぞれのカラム線Ｂの寄生容量ＰＣの充電を行うことが望ましい。それぞれのカラム線Ｂの寄生容量ＰＣが十分に充電され、選択抵抗素子ＲＳのそれぞれに起因する出力電圧を正確に測定することができるからである。カラム線Ｂ１の寄生容量ＰＣの容量値と、スイッチＳＷ１の抵抗値との積の５倍、すなわち時定数の５倍より長い時間に亘ってスイッチＳＷ１を導通状態としてカラム線Ｂ１の寄生容量ＰＣの充電を行うことが望ましい。同様に、カラム線Ｂ２の寄生容量ＰＣの容量値と、スイッチＳＷ２の抵抗値との積の５倍より長い時間に亘ってスイッチＳＷ２を導通状態としてカラム線Ｂ２の寄生容量ＰＣの充電を行うことが望ましく、カラム線Ｂｎの寄生容量ＰＣの容量値と、スイッチＳＷｎの抵抗値との積の５倍より長い時間に亘ってスイッチＳＷｎを導通状態としてカラム線Ｂｎの寄生容量ＰＣの充電を行うことが望ましい。
【0034】
次に、それぞれのカラム線Ｂに対応する一のスイッチＳＷを非導通状態とする（ステップＳ１０４）。これにより、それぞれのカラム線Ｂに対応する一のスイッチＳＷを導通状態とした、それぞれのカラム線Ｂの寄生容量ＰＣの充電が終了する。図１の例では、カラム線Ｂ１に対応するスイッチＳＷ１を非導通状態に切り替える。同様に、カラム線Ｂ２に対応するスイッチＳＷ２を非導通状態に切り替え、カラム線Ｂｎに対応するスイッチＳＷｎを非導通状態に切り替える。その際、それぞれのオペアンプＯＰの負入力端子Ｔ２の電位は第２の電圧Ｖ２となっているため、抵抗素子Ｒ（１，１）～Ｒ（１，ｎ）には、第１の電圧Ｖ１と第２の電圧Ｖ２との差分の電圧（Ｖ２－Ｖ１）が印加され、抵抗素子Ｒ（１，１）～Ｒ（１，ｎ）のそれぞれの抵抗値に依存した電流が、抵抗素子Ｒ（１，１）～Ｒ（１，ｎ）のそれぞれに流れ、カラム線Ｂ１～Ｂｎのそれぞれを流れて、容量素子ＣＰ１～ＣＰｎのそれぞれに向かって流れる。これに対して、選択ロウ線ＡＳであるロウ線Ａ１以外の他のロウ線Ａ２～Ａｍ、およびカラム線Ｂ１～Ｂｎのそれぞれに対しては第２の電圧Ｖ２が印加される。このため、選択抵抗素子ＲＳとしての抵抗素子Ｒ（１，１）～Ｒ（１，ｎ）以外の他の抵抗素子Ｒに印加される電圧は０となるので、抵抗素子Ｒ（１，１）～Ｒ（１，ｎ）以外の他の抵抗素子Ｒには電流が流れない。
【0035】
次に、それぞれの選択抵抗素子ＲＳに対応する出力電圧を測定する（ステップＳ１０５）。具体的には、選択ロウ線ＡＳとそれぞれのカラム線Ｂとの双方に接続されている選択抵抗素子ＲＳに起因する、それぞれのカラム線Ｂに対応する一のオペアンプＯＰの出力端子Ｔ３からの出力電圧を測定する。図１の例では、ロウ線Ａ１とカラム線Ｂ１との双方に接続されている抵抗素子Ｒ（１，１）に対応するオペアンプＯＰ１の出力端子Ｔ３からの出力電圧Ｖoutを測定する。同様に、ロウ線Ａ１とカラム線Ｂ２との双方に接続されている抵抗素子Ｒ（１，２）に対応するオペアンプＯＰ２の出力端子Ｔ３からの出力電圧Ｖoutを測定し、ロウ線Ａ１とカラム線Ｂｎとの双方に接続されている抵抗素子Ｒ（１，ｎ）に対応するオペアンプＯＰｎの出力端子Ｔ３からの出力電圧Ｖoutを測定する。カラム線Ｂ１～Ｂｎのそれぞれを流れる電流は、容量素子ＣＰ１～ＣＰｎのそれぞれにより電圧に変換され、抵抗素子Ｒ（１，１）～Ｒ（１，ｎ）のそれぞれに対応するオペアンプＯＰ１～ＯＰｎの出力端子Ｔ３からの出力電圧Ｖoutとして出力される。出力電圧Ｖoutは以下の式（１）のように記載することができる。
【0036】
Ｖout［Ｖ］＝｛（Ｖ２［Ｖ］－Ｖ１［Ｖ］）／（ｃｓ［Ｆ］×ｒｓ［Ω］）｝×Ｔ［sec.］＋Ｖ２［Ｖ］ ……（１）
ここで、
Ｖ１［Ｖ］：選択ロウ線ＡＳに印加される第１の電圧である。
Ｖ２［Ｖ］：正入力端子Ｔ１に印加される第２の電圧である。
ｃｓ［Ｆ］：それぞれのカラム線Ｂに対応する一の容量素子ＣＰの容量値である。
ｒｓ［Ω］：それぞれのカラム線Ｂに対応する一の選択抵抗素子ＲＳの抵抗値である。
Ｔ［sec.］：それぞれのカラム線Ｂに対応する一のスイッチＳＷを非導通状態としてからの経過時間である。
Ｖout［Ｖ］：それぞれのカラム線Ｂに対応する一のオペアンプＯＰの、Ｔ［sec.］経過後の出力電圧である。
ここで、
Ｖ１［Ｖ］：選択ロウ線ＡＳに印加される第１の電圧である。
Ｖ２［Ｖ］：正入力端子Ｔ１に印加される第２の電圧である。
ｃｓ［Ｆ］：それぞれのカラム線Ｂに対応する一の容量素子ＣＰの容量値である。
ｒｓ［Ω］：それぞれのカラム線Ｂに対応する一の選択抵抗素子ＲＳの抵抗値である。
Ｔ［sec.］：それぞれのカラム線Ｂに対応する一のスイッチＳＷを非導通状態としてからの経過時間である。
Ｖout［Ｖ］：それぞれのカラム線Ｂに対応する一のオペアンプＯＰの、Ｔ［sec.］経過後の出力電圧である。
【0037】
図４は、素子アレイ回路１におけるオペアンプＯＰ１の出力端子Ｔ３からの出力電圧Ｖoutの変化を説明するための説明図である。図４の横軸は時刻ｔを表し、図４の縦軸は出力電圧Ｖoutを表している。図４において、時刻ｔ０はステップＳ１０３においてスイッチＳＷ１を導通状態に切り替え、カラム線Ｂ１の寄生容量ＰＣの充電を開始した時刻である。図４において、時刻ｔ１はステップＳ１０４においてスイッチＳＷ１を非導通状態に切り替え、カラム線Ｂ１の寄生容量ＰＣの充電を終了した時刻である。したがって、時刻ｔ０から時刻ｔ１までがカラム線Ｂ１の寄生容量ＰＣの充電時間である。図４において時刻ｔ２は、時刻ｔ１から時間Ｔ経過後の、出力電圧Ｖout_t2を測定した時刻である。図４に示す例は第１の電圧Ｖ１が第２の電圧Ｖ２よりも大きい例であり、出力電圧Ｖoutは時刻ｔ１からの時間の経過に伴い徐々に減少する。容量素子ＣＰの容量値ｃｓ［Ｆ］は既知であるので、出力電圧Ｖoutは式（１）のように選択抵抗素子ＲＳの抵抗値ｒｓ［Ω］に依存することとなる。よって、上記の式（１）に基づき、時刻ｔ２での出力電圧Ｖout_t2からそれぞれの選択抵抗素子ＲＳの抵抗値ｒｓを算出することができる。
【0038】
以上により、素子アレイ回路１における測定動作が完了する。抵抗素子Ｒ（１，１）～Ｒ（１，ｎ）以外の他の抵抗素子Ｒに対応する出力電圧Ｖoutを測定する場合には、上記のステップＳ１０１～Ｓ１０５を繰り返すこととする。但し、既に測定した抵抗素子Ｒが接続されているカラム線Ｂについては、その寄生容量を再度充電する操作を省略してもよい。また、本実施の形態では、ステップＳ１０２とステップＳ１０３との順序を入れ替えてもよいし、ステップＳ１０２をステップＳ１０４とステップ１０５の間の順番としてもよい。
【0039】
［素子アレイ回路１の作用効果］
以上説明したように、本実施の形態の素子アレイ回路１では、１以上のロウ線Ａと、複数のカラム線Ｂと、複数の抵抗素子Ｒと、１以上のオペアンプＯＰと、１以上の容量素子ＣＰと、１以上のスイッチＳＷとを備えている。複数のカラム線Ｂは、１以上のロウ線Ａと異なる方向にそれぞれが延在する。複数の抵抗素子Ｒは、１以上の第１のロウ線Ａのうちの１つと複数のカラム線Ｂのうちの１つとの双方にそれぞれが接続される。１以上のオペアンプＯＰは、正入力端子Ｔ１と、複数のカラム線Ｂのうちの１つに接続可能な負入力端子Ｔ２と、出力端子Ｔ３とを有する。１以上の容量素子ＣＰは、負入力端子Ｔ２および出力端子Ｔ３と接続され、負入力端子Ｔ２に接続されるカラム線Ｂを流れる電流を電圧に変換する。１以上のスイッチＳＷは、負入力端子Ｔ２と出力端子Ｔ３との間に容量素子ＣＰと並列に接続されて導通状態と非導通状態とを取り得る。このような構成の素子アレイ回路１では、それぞれのカラム線Ｂに対応する一のスイッチＳＷを導通状態とし、対応する一のオペアンプＯＰの負入力端子Ｔ２に接続されるカラム線Ｂと、対応する一のオペアンプＯＰの出力端子Ｔ３とを導通させることにより、対応する一のオペアンプＯＰの負入力端子Ｔ２に接続されるカラム線Ｂに寄生する寄生容量の充電が速やかに行われる。この充電ののちスイッチＳＷを非導通状態に切り替え、選択抵抗素子ＲＳのそれぞれに起因する、選択抵抗素子ＲＳのそれぞれに対応する一のオペアンプＯＰの出力端子Ｔ３からの出力電圧Ｖoutを測定することができる。
以上説明したように、本実施の形態の素子アレイ回路１では、１以上のロウ線Ａと、複数のカラム線Ｂと、複数の抵抗素子Ｒと、１以上のオペアンプＯＰと、１以上の容量素子ＣＰと、１以上のスイッチＳＷとを備えている。複数のカラム線Ｂは、１以上のロウ線Ａと異なる方向にそれぞれが延在する。複数の抵抗素子Ｒは、１以上の第１のロウ線Ａのうちの１つと複数のカラム線Ｂのうちの１つとの双方にそれぞれが接続される。１以上のオペアンプＯＰは、正入力端子Ｔ１と、複数のカラム線Ｂのうちの１つに接続可能な負入力端子Ｔ２と、出力端子Ｔ３とを有する。１以上の容量素子ＣＰは、負入力端子Ｔ２および出力端子Ｔ３と接続され、負入力端子Ｔ２に接続されるカラム線Ｂを流れる電流を電圧に変換する。１以上のスイッチＳＷは、負入力端子Ｔ２と出力端子Ｔ３との間に容量素子ＣＰと並列に接続されて導通状態と非導通状態とを取り得る。このような構成の素子アレイ回路１では、それぞれのカラム線Ｂに対応する一のスイッチＳＷを導通状態とし、対応する一のオペアンプＯＰの負入力端子Ｔ２に接続されるカラム線Ｂと、対応する一のオペアンプＯＰの出力端子Ｔ３とを導通させることにより、対応する一のオペアンプＯＰの負入力端子Ｔ２に接続されるカラム線Ｂに寄生する寄生容量の充電が速やかに行われる。この充電ののちスイッチＳＷを非導通状態に切り替え、選択抵抗素子ＲＳのそれぞれに起因する、選択抵抗素子ＲＳのそれぞれに対応する一のオペアンプＯＰの出力端子Ｔ３からの出力電圧Ｖoutを測定することができる。
【0040】
ところが、例えば上述した特許文献１の赤外線検知回路では、抵抗素子（抵抗体Ｒｔｍｎ）と、その抵抗素子およびオペアンプの負入力端子に接続される配線に寄生する寄生容量とによってローパスフィルタが形成されてしまう。このようなローパスフィルタの影響により、その配線が接続されるオペアンプの負入力端子の電位が、寄生容量が充電されることで定常状態となるまでに長い時間を要し、その抵抗素子に起因する出力電圧値が定常状態となるまでに長い時間を要することがある。そのため、その抵抗素子の抵抗値を精度よく測定するためには、その出力電圧値が定常状態となるまで長い時間待つこととなる。定常状態となる前のその出力電圧値を測定することはできるものの、その測定値の精度は低下してしまう。
【0041】
その点、本実施の形態の素子アレイ回路１では、スイッチＳＷを設けるようにしたので、それぞれのカラム線Ｂに寄生する寄生容量の充電を速やかに行うことができる。したがって、それぞれのカラム線Ｂに接続された選択抵抗素子ＲＳに起因する出力電圧Ｖoutを速やかに定常状態とすることができ、それぞれの選択抵抗素子ＲＳの抵抗値に関連する出力電圧Ｖoutを迅速かつ正確に測定することができる。
【0042】
さらに、本実施の形態の素子アレイ回路１では、複数のオペアンプＯＰを備え、複数のカラム線Ｂのそれぞれに対応する一のオペアンプＯＰを備えるようにしたので、例えば一のオペアンプＯＰに対し複数のカラム線Ｂのそれぞれを選択的に接続して出力電圧Ｖoutを測定する場合と比較して、速やかに出力電圧Ｖoutを測定することができる。
【0043】
＜２．第２の実施の形態＞
［素子アレイ回路２の全体構成例］
図５は、本発明の第２の実施の形態に係る素子アレイ回路２の全体構成例を模式的に表した回路図である。図５に示したように、素子アレイ回路２の構成は、複数の変換素子として複数の容量素子ＣＰの代わりに複数の抵抗素子ＲＥ（図５ではＲＥ１～ＲＥｎと表記）を用いるようにしたことを除き、図１に示した第１の実施の形態の素子アレイ回路１の構成と実質的に同じである。したがって、以下の説明では抵抗素子ＲＥに関する説明を主に行い、その他の構成要素についての説明を適宜省略する。
［素子アレイ回路２の全体構成例］
図５は、本発明の第２の実施の形態に係る素子アレイ回路２の全体構成例を模式的に表した回路図である。図５に示したように、素子アレイ回路２の構成は、複数の変換素子として複数の容量素子ＣＰの代わりに複数の抵抗素子ＲＥ（図５ではＲＥ１～ＲＥｎと表記）を用いるようにしたことを除き、図１に示した第１の実施の形態の素子アレイ回路１の構成と実質的に同じである。したがって、以下の説明では抵抗素子ＲＥに関する説明を主に行い、その他の構成要素についての説明を適宜省略する。
【0044】
（抵抗素子ＲＥ）
抵抗素子ＲＥは、本発明の「変換素子」および「第１の抵抗素子」に対応する一具体例である。抵抗素子ＲＥは、例えば所定の固有抵抗を有する金属材料からなる抵抗体を含んでいる。複数の抵抗素子ＲＥのそれぞれは、対応する一のオペアンプＯＰの負入力端子Ｔ２および出力端子Ｔ３の双方と接続され、負入力端子Ｔ２に接続されるカラム線Ｂを流れる電流を電圧に変換するものである。具体的には、図５の例では、抵抗素子ＲＥ１は、オペアンプＯＰ１の負入力端子Ｔ２および出力端子Ｔ３の双方と接続され、カラム線Ｂ１を流れる電流を電圧に変換する。同様に、抵抗素子ＲＥ２は、オペアンプＯＰ２の負入力端子Ｔ２および出力端子Ｔ３の双方と接続され、カラム線Ｂ２を流れる電流を電圧に変換し、抵抗素子ＲＥｎは、オペアンプＯＰｎの負入力端子Ｔ２および出力端子Ｔ３の双方と接続され、カラム線Ｂｎを流れる電流を電圧に変換する。複数の抵抗素子ＲＥのそれぞれの抵抗値は、対応する一のスイッチＳＷの抵抗値よりも大きい。
抵抗素子ＲＥは、本発明の「変換素子」および「第１の抵抗素子」に対応する一具体例である。抵抗素子ＲＥは、例えば所定の固有抵抗を有する金属材料からなる抵抗体を含んでいる。複数の抵抗素子ＲＥのそれぞれは、対応する一のオペアンプＯＰの負入力端子Ｔ２および出力端子Ｔ３の双方と接続され、負入力端子Ｔ２に接続されるカラム線Ｂを流れる電流を電圧に変換するものである。具体的には、図５の例では、抵抗素子ＲＥ１は、オペアンプＯＰ１の負入力端子Ｔ２および出力端子Ｔ３の双方と接続され、カラム線Ｂ１を流れる電流を電圧に変換する。同様に、抵抗素子ＲＥ２は、オペアンプＯＰ２の負入力端子Ｔ２および出力端子Ｔ３の双方と接続され、カラム線Ｂ２を流れる電流を電圧に変換し、抵抗素子ＲＥｎは、オペアンプＯＰｎの負入力端子Ｔ２および出力端子Ｔ３の双方と接続され、カラム線Ｂｎを流れる電流を電圧に変換する。複数の抵抗素子ＲＥのそれぞれの抵抗値は、対応する一のスイッチＳＷの抵抗値よりも大きい。
【0045】
［素子アレイ回路２における測定動作］
素子アレイ回路２では、例えば以下のようにして複数の抵抗素子Ｒのそれぞれについての測定を行うことができる。なお、以下の測定動作は制御部ＣＴＲＬからの指令により行われる。
素子アレイ回路２では、例えば以下のようにして複数の抵抗素子Ｒのそれぞれについての測定を行うことができる。なお、以下の測定動作は制御部ＣＴＲＬからの指令により行われる。
【0046】
素子アレイ回路２の測定動作は、基本的には素子アレイ回路１の測定動作と同じである（図２参照）。すなわち、図２のフローチャートに示したように、抵抗素子Ｒについての測定を行う前の段階で、それぞれのカラム線Ｂに寄生する寄生容量の充電を速やかに行う（ステップＳ１０３）。具体的には、図５の例では、選択抵抗素子ＲＳとしての抵抗素子Ｒ（１，１）が接続されているカラム線Ｂ１に対応するスイッチＳＷ１を導通状態とし、オペアンプＯＰ１の負入力端子Ｔ２と出力端子Ｔ３とを導通させる。同様に、選択抵抗素子ＲＳとしての抵抗素子Ｒ（１，２）が接続されているカラム線Ｂ２に対応するスイッチＳＷ２を導通状態とし、オペアンプＯＰ２の負入力端子Ｔ２と出力端子Ｔ３とを導通させ、選択抵抗素子ＲＳとしての抵抗素子Ｒ（１，ｎ）が接続されているカラム線Ｂｎに対応するスイッチＳＷｎを導通状態とし、オペアンプＯＰｎの負入力端子Ｔ２と出力端子Ｔ３とを導通させる。これにより、カラム線Ｂ１に寄生する寄生容量、カラム線Ｂ２に寄生する寄生容量、およびカラム線Ｂｎに寄生する寄生容量がそれぞれ充電される。ここで、第１の実施の形態と同様に、それぞれのカラム線Ｂに対応する一のスイッチＳＷを導通状態としてそれぞれのカラム線Ｂの寄生容量ＰＣの充電を行う時間が、それぞれのカラム線Ｂの寄生容量ＰＣの容量値とそれぞれのカラム線Ｂに対応する一のスイッチＳＷの抵抗値との積の５倍より長いとよい。
【0047】
次に、それぞれのカラム線Ｂに対応する一のスイッチＳＷを非導通状態とする（ステップＳ１０４）。これにより、それぞれのカラム線Ｂに対応する一のスイッチＳＷを導通状態とした、それぞれのカラム線Ｂの寄生容量ＰＣの充電が終了する。図５の例では、カラム線Ｂ１に対応するスイッチＳＷ１を非導通状態に切り替える。同様に、カラム線Ｂ２に対応するスイッチＳＷ２を非導通状態に切り替え、カラム線Ｂｎに対応するスイッチＳＷｎを非導通状態に切り替える。その際、抵抗素子Ｒ（１，１）～Ｒ（１，ｎ）には、第１の電圧Ｖ１と第２の電圧Ｖ２との差分の電圧（Ｖ２－Ｖ１）が印加され、抵抗素子Ｒ（１，１）～Ｒ（１，ｎ）のそれぞれの抵抗値に依存した電流が、抵抗素子Ｒ（１，１）～Ｒ（１，ｎ）のそれぞれに流れ、カラム線Ｂ１～Ｂｎのそれぞれを流れて、抵抗素子ＲＥ１～ＲＥｎのそれぞれに流れる。図５では、抵抗素子Ｒ（１，１）の抵抗値に依存した電流が抵抗素子ＲＥ１に流れる様子を破線の矢印で示している。これに対して、選択ロウ線ＡＳであるロウ線Ａ１以外の他のロウ線Ａ２～Ａｍ、およびカラム線Ｂ１～Ｂｎのそれぞれに対しては第２の電圧Ｖ２が印加される。このため、選択抵抗素子ＲＳとしての抵抗素子Ｒ（１，１）～Ｒ（１，ｎ）以外の他の抵抗素子Ｒに印加される電圧は０となるので、抵抗素子Ｒ（１，１）～～Ｒ（１，ｎ）以外の他の抵抗素子Ｒには電流が流れない。次に、それぞれの選択抵抗素子ＲＳに対応する出力電圧を測定する（ステップＳ１０５）。具体的には、選択ロウ線ＡＳとそれぞれのカラム線Ｂとの双方に接続されている選択抵抗素子ＲＳに起因する、それぞれのカラム線Ｂに対応する一のオペアンプＯＰの出力端子Ｔ３からの出力電圧を測定する。カラム線Ｂ１～Ｂｎのそれぞれを流れる電流は、抵抗素子ＲＥ１～ＲＥｎのそれぞれにより電圧に変換され、抵抗素子Ｒ（１，１）～Ｒ（１，ｎ）のそれぞれに対応するオペアンプＯＰ１～ＯＰｎの出力端子Ｔ３からの出力電圧Ｖoutとして出力される。出力電圧Ｖoutは以下の式（２）のように記載することができる。
【0048】
Ｖout［Ｖ］＝（ｒｅ［Ω］／ｒｓ［Ω］）×（Ｖ２［Ｖ］－Ｖ１［Ｖ］）＋Ｖ２［Ｖ］ ……（２）
ここで、
Ｖ１［Ｖ］：選択ロウ線ＡＳに印加される第１の電圧である。
Ｖ２［Ｖ］：正入力端子Ｔ１に印加される第２の電圧である。
ｒｅ［Ω］：それぞれのカラム線Ｂに対応する一の抵抗素子ＲＥの抵抗値である。
ｒｓ［Ω］：それぞれのカラム線Ｂに対応する一の選択抵抗素子ＲＳの抵抗値である。
Ｖout［Ｖ］：それぞれのカラム線Ｂに対応する一のオペアンプＯＰの出力電圧である。
ここで、
Ｖ１［Ｖ］：選択ロウ線ＡＳに印加される第１の電圧である。
Ｖ２［Ｖ］：正入力端子Ｔ１に印加される第２の電圧である。
ｒｅ［Ω］：それぞれのカラム線Ｂに対応する一の抵抗素子ＲＥの抵抗値である。
ｒｓ［Ω］：それぞれのカラム線Ｂに対応する一の選択抵抗素子ＲＳの抵抗値である。
Ｖout［Ｖ］：それぞれのカラム線Ｂに対応する一のオペアンプＯＰの出力電圧である。
【0049】
抵抗素子ＲＥ１の抵抗値ｒｅ［Ω］は既知であるので、出力電圧Ｖoutは式（２）に示したように選択抵抗素子ＲＳの抵抗値ｒｓ［Ω］に依存することとなる。よって、上記の式（２）に基づき、出力電圧Ｖoutからそれぞれの選択抵抗素子ＲＳの抵抗値ｒｓを算出することができる。
【0050】
［素子アレイ回路２の作用効果］
本実施の形態の素子アレイ回路２においても、上記第１の実施の形態の素子アレイ回路１と同様の効果が期待できる。すなわち、本実施の形態の素子アレイ回路２では、スイッチＳＷを設けるようにしたので、それぞれのカラム線Ｂに寄生する寄生容量の充電を速やかに行うことができる。したがって、それぞれのカラム線Ｂに接続された選択抵抗素子ＲＳに起因する出力電圧Ｖoutを速やかに定常状態とすることができ、それぞれの選択抵抗素子ＲＳの抵抗値に関連する出力電圧Ｖoutを迅速かつ正確に測定することができる。
本実施の形態の素子アレイ回路２においても、上記第１の実施の形態の素子アレイ回路１と同様の効果が期待できる。すなわち、本実施の形態の素子アレイ回路２では、スイッチＳＷを設けるようにしたので、それぞれのカラム線Ｂに寄生する寄生容量の充電を速やかに行うことができる。したがって、それぞれのカラム線Ｂに接続された選択抵抗素子ＲＳに起因する出力電圧Ｖoutを速やかに定常状態とすることができ、それぞれの選択抵抗素子ＲＳの抵抗値に関連する出力電圧Ｖoutを迅速かつ正確に測定することができる。
【0051】
さらに、本実施の形態の素子アレイ回路２では、複数のオペアンプを備え、複数のカラム線Ｂのそれぞれに対応する一のオペアンプＯＰを備えるようにしたので、例えば一のオペアンプＯＰに対し複数のカラム線Ｂのそれぞれを選択的に接続して出力電圧Ｖoutを測定する場合と比較して、速やかに出力電圧Ｖoutを測定することができる。
【0052】
＜３．第３の実施の形態＞
［素子アレイ回路３の全体構成例］
図６は、本発明の第３の実施の形態に係る素子アレイ回路３の構成例を模式的に表した回路図である。図６に示したように、素子アレイ回路３の構成は、カラム線選択部ＳＢをさらに備えるようにしたことと、スイッチＳＷ、容量素子ＣＰ、およびオペアンプＯＰのそれぞれの数を１にしたこととが、図１の素子アレイ回路１の構成と異なっている。したがって、以下の説明では、カラム線選択部ＳＢに関する説明を主に行い、その他の構成要素についての説明を適宜省略する。なお、図６ではｍ本のロウ線Ａが配設された状態を例示しているが、複数のロウ線Ａの数は任意に設定可能である。同様に、図６ではｎ本のカラム線Ｂが配設された状態を例示しているが、複数のカラム線Ｂの数は任意に設定可能である。また、図６に示した例では、ｎ本のカラム線Ｂに対してスイッチＳＷ、容量素子ＣＰ、およびオペアンプＯＰの組を１つ設けるようにしているが、ｎ本のカラム線Ｂに対してスイッチＳＷ、容量素子ＣＰ、およびオペアンプＯＰの組を２以上設けるようにしてもよい。
［素子アレイ回路３の全体構成例］
図６は、本発明の第３の実施の形態に係る素子アレイ回路３の構成例を模式的に表した回路図である。図６に示したように、素子アレイ回路３の構成は、カラム線選択部ＳＢをさらに備えるようにしたことと、スイッチＳＷ、容量素子ＣＰ、およびオペアンプＯＰのそれぞれの数を１にしたこととが、図１の素子アレイ回路１の構成と異なっている。したがって、以下の説明では、カラム線選択部ＳＢに関する説明を主に行い、その他の構成要素についての説明を適宜省略する。なお、図６ではｍ本のロウ線Ａが配設された状態を例示しているが、複数のロウ線Ａの数は任意に設定可能である。同様に、図６ではｎ本のカラム線Ｂが配設された状態を例示しているが、複数のカラム線Ｂの数は任意に設定可能である。また、図６に示した例では、ｎ本のカラム線Ｂに対してスイッチＳＷ、容量素子ＣＰ、およびオペアンプＯＰの組を１つ設けるようにしているが、ｎ本のカラム線Ｂに対してスイッチＳＷ、容量素子ＣＰ、およびオペアンプＯＰの組を２以上設けるようにしてもよい。
【0053】
（カラム線選択部ＳＢ）
カラム線選択部ＳＢは、複数のスイッチＳＷＢ１（ＳＷＢ１－１～ＳＷＢ１－ｎ）と、複数のスイッチＳＷＢ２（ＳＷＢ２－１～ＳＷＢ２－ｎ）とを有する。複数のスイッチＳＷＢ１（ＳＷＢ１－１～ＳＷＢ１－ｎ）および複数のスイッチＳＷＢ２（ＳＷＢ２－１～ＳＷＢ２－ｎ）のそれぞれは、導通状態と非導通状態との切り替え動作が可能である。複数のスイッチＳＷＢ１（ＳＷＢ１－１～ＳＷＢ１－ｎ）のそれぞれは、対応する一のカラム線Ｂ（Ｂ１～Ｂｎ）とオペアンプＯＰの負入力端子Ｔ２との間に設けられている。複数のスイッチＳＷＢ２（ＳＷＢ２－１～ＳＷＢ２－ｎ）のそれぞれは、対応する一のカラム線Ｂ（Ｂ１～Ｂｎ）と直流電源ＰＳ２との間に設けられている。
カラム線選択部ＳＢは、複数のスイッチＳＷＢ１（ＳＷＢ１－１～ＳＷＢ１－ｎ）と、複数のスイッチＳＷＢ２（ＳＷＢ２－１～ＳＷＢ２－ｎ）とを有する。複数のスイッチＳＷＢ１（ＳＷＢ１－１～ＳＷＢ１－ｎ）および複数のスイッチＳＷＢ２（ＳＷＢ２－１～ＳＷＢ２－ｎ）のそれぞれは、導通状態と非導通状態との切り替え動作が可能である。複数のスイッチＳＷＢ１（ＳＷＢ１－１～ＳＷＢ１－ｎ）のそれぞれは、対応する一のカラム線Ｂ（Ｂ１～Ｂｎ）とオペアンプＯＰの負入力端子Ｔ２との間に設けられている。複数のスイッチＳＷＢ２（ＳＷＢ２－１～ＳＷＢ２－ｎ）のそれぞれは、対応する一のカラム線Ｂ（Ｂ１～Ｂｎ）と直流電源ＰＳ２との間に設けられている。
【0054】
カラム線選択部ＳＢは、複数のカラム線Ｂのうちの１つのカラム線Ｂ（便宜上、選択カラム線ＢＳと呼ぶ）を選択し、その選択カラム線ＢＳをオペアンプＯＰの負入力端子Ｔ２と接続する。また、カラム線選択部ＳＢは、選択カラム線ＢＳ以外の他のカラム線Ｂ（便宜上、非選択カラム線ＢＵと呼ぶ）を、複数のスイッチＳＷＢ２（ＳＷＢ２－１～ＳＷＢ２－ｎ）を介して直流電源ＰＳ２に接続する。カラム線選択部ＳＢの動作は、制御部ＣＴＲＬにより制御されるようになっている。すなわち、カラム線選択部ＳＢにおける複数のスイッチＳＷＢ１（ＳＷＢ１－１～ＳＷＢ１－ｎ）および複数のスイッチＳＷＢ２（ＳＷＢ２－１～ＳＷＢ２－ｎ）のそれぞれの切り替え動作は、制御部ＣＴＲＬからの指令に基づいて実行されるようになっている。
【0055】
［素子アレイ回路３における測定動作］
素子アレイ回路３では、例えば以下のようにして複数の抵抗素子Ｒのそれぞれについての測定を行うことができる。なお、以下の測定動作は制御部ＣＴＲＬからの指令により行われる。
素子アレイ回路３では、例えば以下のようにして複数の抵抗素子Ｒのそれぞれについての測定を行うことができる。なお、以下の測定動作は制御部ＣＴＲＬからの指令により行われる。
【0056】
図７は、素子アレイ回路３の測定動作を説明するフローチャートである。まず、全てのスイッチを非導通状態とする（ステップＳ３０１）。具体的には、図６に示した１つのスイッチＳＷ、複数のスイッチＳＷＡ１（ＳＷＡ１－１～ＳＷＡ１－ｍ）、複数のスイッチＳＷＡ２（ＳＷＡ２－１～ＳＷＡ２－ｍ）、複数のスイッチＳＷＢ１（ＳＷＢ１－１～ＳＷＢ１－ｎ）および複数のスイッチＳＷＢ２（ＳＷＢ２－１～ＳＷＢ２－ｎ）の全てを非導通状態（開状態）とする。
【0057】
次に、測定対象とする選択抵抗素子ＲＳに対応する選択ロウ線ＡＳを選択する（ステップＳ３０２）。このステップＳ３０２は、上記第１の実施の形態で説明した図２のステップ１０２と同様に行う。
【0058】
次に、測定対象とする選択抵抗素子ＲＳに対応する選択カラム線ＢＳを選択する（ステップＳ３０３）。具体的には、選択抵抗素子ＲＳが接続されている選択カラム線ＢＳに接続されているスイッチＳＷＢ１を導通状態とし、選択カラム線ＢＳをオペアンプＯＰと接続する。非選択カラム線ＢＵに対応するスイッチＳＷＢ１については非導通状態を維持する。さらに、非選択カラム線ＢＵのスイッチＳＷＢ２を導通状態とし、非選択カラム線ＢＵに対して第２の電圧Ｖ２を印加する。選択カラム線ＢＳに対応するスイッチＳＷＢ２については非導通状態を維持する。図６の例は、選択抵抗素子ＲＳとして抵抗素子Ｒ（１，１）が選択された状態を表している。すなわち、選択カラム線ＢＳとしてのカラム線Ｂ１に対応するスイッチＳＷＢ１－１を導通状態とし、カラム線Ｂ１をオペアンプＯＰと導通させる。一方、非選択カラム線ＢＵとしてのカラム線Ｂ２～Ｂｎに対応するスイッチＳＷＢ１－２～ＳＷＢ１－ｎについては非導通状態を維持する。さらに、非選択カラム線ＢＵとしてのカラム線Ｂ２～Ｂｎに対応するスイッチＳＷＢ２－２～ＳＷＢ２－ｎを導通状態とし、カラム線Ｂ２～Ｂｎに対して第２の電圧Ｖ２を印加する。一方、選択カラム線ＢＳとしてのカラム線Ｂ１に対応するスイッチＳＷＢ２－１については非導通状態を維持する。
【0059】
次に、スイッチＳＷを導通状態とし（ステップＳ３０４）、測定対象とする選択抵抗素子ＲＳに対応する選択カラム線ＢＳに寄生する寄生容量を充電する。具体的には、選択カラム線ＢＳとしてのカラム線Ｂ１に対応するスイッチＳＷＢ１－１を導通状態としつつ、スイッチＳＷを導通状態とし、カラム線Ｂ１とオペアンプＯＰの出力端子Ｔ３とを導通させる。図８に、素子アレイ回路３における寄生容量ＰＣの充電動作を説明する回路図を示す。図８に破線の矢印で示したように、スイッチＳＷを導通状態とすることでオペアンプＯＰ１からカラム線Ｂ１に電流が流れ、カラム線Ｂ１に寄生する寄生容量ＰＣが充電される。ここで、容量素子ＣＰの電荷がほぼ全部放電される時間より長い時間に亘って、スイッチＳＷを導通状態として選択カラム線ＢＳの寄生容量ＰＣの充電を行うことが望ましい。具体的には、容量素子ＣＰの容量値とスイッチＳＷの抵抗値との積の５倍、すなわち時定数の５倍より長い時間に亘ってスイッチＳＷを導通状態として選択カラム線ＢＳの寄生容量ＰＣの充電を行うことが望ましい。容量素子ＣＰの容量値とスイッチＳＷの抵抗値との積の５倍の時間だけスイッチＳＷを導通状態とすると、容量素子ＣＰの電荷の９９．３％が放電される。また、選択カラム線ＢＳの寄生容量ＰＣの容量値と、スイッチＳＷの抵抗値および選択カラム線ＢＳに対応するスイッチＳＷＢの抵抗値（スイッチＳＷＢを導通状態としたときの抵抗値）の和との積の５倍より長い時間に亘って、スイッチＳＷを導通状態として選択カラム線ＢＳの寄生容量ＰＣの充電を行うことが望ましい。選択カラム線ＢＳの寄生容量ＰＣが十分に充電され、選択抵抗素子ＲＳに起因する出力電圧Ｖoutを正確に測定することができるからである。
【0060】
次に、スイッチＳＷを非導通状態とする（ステップＳ３０５）。これにより、スイッチＳＷを導通状態とした選択カラム線ＢＳの寄生容量ＰＣの充電が終了する。その際、抵抗素子Ｒ（１，１）には、第１の電圧Ｖ１と第２の電圧Ｖ２との差分の電圧（Ｖ２－Ｖ１）が印加され、抵抗素子Ｒ（１，１）の抵抗値に依存した電流が、抵抗素子Ｒ（１，１）に流れ、選択カラム線ＢＳとしてのカラム線Ｂ１を流れて、容量素子ＣＰに向かって流れる。これに対して、選択ロウ線ＡＳであるロウ線Ａ１以外の他のロウ線Ａ２～Ａｍ、およびカラム線Ｂ１に対しては第２の電圧Ｖ２が印加される。このため、選択カラム線ＢＳとしてのカラム線Ｂ１に接続された抵抗素子Ｒ（１，１）～Ｒ（１，ｍ）のうち、選択抵抗素子ＲＳとしての抵抗素子Ｒ（１，１）以外の他の抵抗素子Ｒに印加される電圧は０となるので、抵抗素子Ｒ（１，２）～Ｒ（１，ｍ）には電流が流れない。また、非選択カラム線ＢＵとしてのカラム線Ｂ２～Ｂｎに接続された抵抗素子Ｒは、容量素子ＣＰとは接続されていないので、これらが容量素子ＣＰに影響を及ぼすことはない。
【0061】
次に、選択抵抗素子ＲＳに対応する出力電圧を測定する（ステップＳ３０６）。このステップＳ３０６は、上記第１の実施の形態で説明した図２のステップ１０５と同様に行う。
なお、ステップＳ３０６においては、オペアンプＯＰの出力端子Ｔ３からの出力電圧Ｖoutを測定する。上記第１の実施の形態で説明したように、式（１）に基づき、オペアンプＯＰの出力端子Ｔ３からの出力電圧Ｖoutから選択抵抗素子ＲＳの抵抗値ｒｓを算出することができる。ただし、本実施の形態では、式（１）において、ｃｓ［Ｆ］を容量素子ＣＰの容量値と読み替え、ｒｓ［Ω］を選択カラム線ＢＳに対応する一の選択抵抗素子ＲＳの抵抗値と読み替え、Ｔ［sec.］をスイッチＳＷを非導通状態としてからの経過時間と読み替え、Ｖout［Ｖ］をオペアンプＯＰの、Ｔ［sec.］経過後の出力電圧と読み替える。
なお、ステップＳ３０６においては、オペアンプＯＰの出力端子Ｔ３からの出力電圧Ｖoutを測定する。上記第１の実施の形態で説明したように、式（１）に基づき、オペアンプＯＰの出力端子Ｔ３からの出力電圧Ｖoutから選択抵抗素子ＲＳの抵抗値ｒｓを算出することができる。ただし、本実施の形態では、式（１）において、ｃｓ［Ｆ］を容量素子ＣＰの容量値と読み替え、ｒｓ［Ω］を選択カラム線ＢＳに対応する一の選択抵抗素子ＲＳの抵抗値と読み替え、Ｔ［sec.］をスイッチＳＷを非導通状態としてからの経過時間と読み替え、Ｖout［Ｖ］をオペアンプＯＰの、Ｔ［sec.］経過後の出力電圧と読み替える。
【0062】
以上により、素子アレイ回路３における測定動作が完了する。抵抗素子Ｒ（１，１）以外の他の抵抗素子Ｒに対応する出力電圧Ｖoutを測定する場合には、上記のステップＳ３０１～Ｓ３０６を繰り返すこととする。但し、既に測定した抵抗素子Ｒが接続されているカラム線Ｂについては、その寄生容量を再度充電する操作を省略してもよい。また、図６の例では、非選択カラム線ＢＵの第１端部は、スイッチＳＷＢ２を介して直流電源ＰＳ２に接続されているため、直流電源ＰＳ２からの電流により非選択カラム線ＢＵの寄生容量はある程度充電することが可能である。しかしながら、直流電源ＰＳ２から印加される第２の電圧Ｖ２と負入力端子Ｔ２の電位との間にはわずかな誤差（オフセット電圧）が生じることがあり、この誤差のために、直流電源ＰＳ２からの電流による非選択カラム線ＢＵの寄生容量の充電では不十分な場合がある。このため、より高い精度の測定を行うために、選択カラム線ＢＳを選択する度に、スイッチＳＷを導通状態として選択カラム線ＢＳの寄生容量を充電する操作を行ってもよい。また、本実施の形態では、ステップＳ３０２～Ｓ３０５の順序を、「ステップＳ３０３はステップＳ３０５よりも前の順序である」という条件と「ステップＳ３０４はステップＳ３０５よりも前の順序である」という条件の下で、任意に入れ替えてもよい。具体的には、ステップＳ３０２～Ｓ３０５の順序を、Ｓ３０２→Ｓ３０４→Ｓ３０３→Ｓ３０５としてもよいし、Ｓ３０３→Ｓ３０２→Ｓ３０４→Ｓ３０５としてもよいし、Ｓ３０３→Ｓ３０４→Ｓ３０２→Ｓ３０５としてもよいし、Ｓ３０３→Ｓ３０４→Ｓ３０５→Ｓ３０２としてもよいし、Ｓ３０４→Ｓ３０２→Ｓ３０３→Ｓ３０５としてもよいし、Ｓ３０４→Ｓ３０３→Ｓ３０２→Ｓ３０５としてもよいし、Ｓ３０４→Ｓ３０３→Ｓ３０５→Ｓ３０２としてもよい。ステップＳ３０４がステップＳ３０３よりも前の順序の場合は、スイッチＳＷを導通状態としつつ、選択カラム線ＢＳとするカラム線Ｂに対応するスイッチＳＷＢ１を導通状態とした段階で、選択カラム線ＢＳとしたカラム線Ｂの寄生容量ＰＣの充電が開始される。また、図６の例では、非選択カラム線ＢＵの第１端部は、スイッチＳＷＢ２を介して直流電源ＰＳ２に接続されているが、非選択カラム線ＢＵが容量素子ＣＰに接続されずに、非選択カラム線ＢＵと容量素子ＣＰとの間に電流が流れない構成であれば、非選択カラム線ＢＵの第１端部の接続先は問わない。
【0063】
［素子アレイ回路３の作用効果］
本実施の形態の素子アレイ回路３においても、上記第１の実施の形態の素子アレイ回路１と同様の効果が期待できる。すなわち、本実施の形態の素子アレイ回路３では、スイッチＳＷを設けるようにしたので、選択カラム線ＢＳに寄生する寄生容量の充電を速やかに行うことができる。したがって、選択カラム線ＢＳに接続された選択抵抗素子ＲＳに起因する出力電圧Ｖoutを速やかに定常状態とすることができ、選択抵抗素子ＲＳの抵抗値に関連する出力電圧Ｖoutを迅速かつ正確に測定することができる。
本実施の形態の素子アレイ回路３においても、上記第１の実施の形態の素子アレイ回路１と同様の効果が期待できる。すなわち、本実施の形態の素子アレイ回路３では、スイッチＳＷを設けるようにしたので、選択カラム線ＢＳに寄生する寄生容量の充電を速やかに行うことができる。したがって、選択カラム線ＢＳに接続された選択抵抗素子ＲＳに起因する出力電圧Ｖoutを速やかに定常状態とすることができ、選択抵抗素子ＲＳの抵抗値に関連する出力電圧Ｖoutを迅速かつ正確に測定することができる。
【0064】
さらに、本実施の形態の素子アレイ回路３では、カラム線選択部ＳＢを用いて複数のカラム線Ｂのそれぞれを選択的に一のオペアンプＯＰに接続するようにしたので、複数のオペアンプＯＰを備える上記第の実施の形態の素子アレイ回路１と比較して、よりコンパクト化を図ることができる。
【0065】
＜４．第４の実施の形態＞
［素子アレイ回路４の全体構成例］
図９は、本発明の第４の実施の形態に係る素子アレイ回路４の構成例を模式的に表した回路図である。図９に示したように、素子アレイ回路４の構成は、一の変換素子として一の容量素子ＣＰの代わりに一の抵抗素子ＲＥを用いるようにしたことを除き、図６に示した第３の実施の形態の素子アレイ回路３の構成と実質的に同じである。なお、図９ではｍ本のロウ線Ａが配設された状態を例示しているが、複数のロウ線Ａの数は任意に設定可能である。同様に、図９ではｎ本のカラム線Ｂが配設された状態を例示しているが、複数のカラム線Ｂの数は任意に設定可能である。また、図９に示した例では、ｎ本のカラム線Ｂに対してスイッチＳＷ、容量素子ＣＰ、およびオペアンプＯＰの組を１つ設けるようにしているが、ｎ本のカラム線Ｂに対してスイッチＳＷ、容量素子ＣＰ、およびオペアンプＯＰの組を２以上設けるようにしてもよい。
［素子アレイ回路４の全体構成例］
図９は、本発明の第４の実施の形態に係る素子アレイ回路４の構成例を模式的に表した回路図である。図９に示したように、素子アレイ回路４の構成は、一の変換素子として一の容量素子ＣＰの代わりに一の抵抗素子ＲＥを用いるようにしたことを除き、図６に示した第３の実施の形態の素子アレイ回路３の構成と実質的に同じである。なお、図９ではｍ本のロウ線Ａが配設された状態を例示しているが、複数のロウ線Ａの数は任意に設定可能である。同様に、図９ではｎ本のカラム線Ｂが配設された状態を例示しているが、複数のカラム線Ｂの数は任意に設定可能である。また、図９に示した例では、ｎ本のカラム線Ｂに対してスイッチＳＷ、容量素子ＣＰ、およびオペアンプＯＰの組を１つ設けるようにしているが、ｎ本のカラム線Ｂに対してスイッチＳＷ、容量素子ＣＰ、およびオペアンプＯＰの組を２以上設けるようにしてもよい。
【0066】
また、本実施の形態の素子アレイ回路４の測定動作についても、上記第３の実施の形態で図７を参照して説明した手順（ステップＳ３０１～Ｓ３０６）に沿って行うことができる。第３の実施の形態と同様に、スイッチＳＷを導通状態として選択カラム線ＢＳの寄生容量ＰＣの充電を行う時間が、寄生容量ＰＣの容量値と、スイッチＳＷの抵抗値および選択カラム線ＢＳに対応するスイッチＳＷＢの抵抗値の和との積の５倍より長いとよい。また、ステップＳ３０６においては、オペアンプＯＰの出力端子Ｔ３からの出力電圧Ｖoutを測定する。上記第２の実施の形態で説明したように、式（２）に基づき、オペアンプＯＰの出力端子Ｔ３からの出力電圧Ｖoutから選択抵抗素子ＲＳの抵抗値ｒｓを算出することができる。ただし、本実施の形態では、式（２）において、ｒｅ［Ω］を抵抗素子ＲＥの抵抗値と読み替え、ｒｓ［Ω］を選択カラム線ＢＳに対応する一の選択抵抗素子ＲＳの抵抗値と読み替え、Ｖout［Ｖ］をオペアンプＯＰの出力電圧と読み替える。
【0067】
［素子アレイ回路４の作用効果］
本実施の形態の素子アレイ回路４においても、上記第３の実施の形態の素子アレイ回路３と同様の効果が期待できる。すなわち、本実施の形態の素子アレイ回路４では、スイッチＳＷを設けるようにしたので、選択カラム線ＢＳに寄生する寄生容量の充電を速やかに行うことができる。したがって、選択カラム線ＢＳに接続された選択抵抗素子ＲＳに起因する出力電圧Ｖoutを速やかに定常状態とすることができ、選択抵抗素子ＲＳの抵抗値に関連する出力電圧Ｖoutを迅速かつ正確に測定することができる。
本実施の形態の素子アレイ回路４においても、上記第３の実施の形態の素子アレイ回路３と同様の効果が期待できる。すなわち、本実施の形態の素子アレイ回路４では、スイッチＳＷを設けるようにしたので、選択カラム線ＢＳに寄生する寄生容量の充電を速やかに行うことができる。したがって、選択カラム線ＢＳに接続された選択抵抗素子ＲＳに起因する出力電圧Ｖoutを速やかに定常状態とすることができ、選択抵抗素子ＲＳの抵抗値に関連する出力電圧Ｖoutを迅速かつ正確に測定することができる。
【0068】
さらに、本実施の形態の素子アレイ回路４では、カラム線選択部ＳＢを用いて複数のカラム線Ｂのそれぞれを選択的に一のオペアンプＯＰに接続するようにしたので、複数のオペアンプＯＰを備える上記第の実施の形態の素子アレイ回路２と比較して、よりコンパクト化を図ることができる。
【0069】
＜５．第５の実施の形態＞
図１０は、本発明の素子アレイ回路を備えたセンサデバイス１０１の構成例を模式的に表した模式図である。図１０に示したように、センサデバイス１０１は、検出部１０と、演算部２０と、記憶部３０と、出力部４０とを備えている。センサデバイス１０１は、例えば受光する電磁波の強度を検出する電磁波センサである。なお、図１０に示したセンサデバイス１０１の構成は一例であってこれに限定されるものではない。
図１０は、本発明の素子アレイ回路を備えたセンサデバイス１０１の構成例を模式的に表した模式図である。図１０に示したように、センサデバイス１０１は、検出部１０と、演算部２０と、記憶部３０と、出力部４０とを備えている。センサデバイス１０１は、例えば受光する電磁波の強度を検出する電磁波センサである。なお、図１０に示したセンサデバイス１０１の構成は一例であってこれに限定されるものではない。
【0070】
検出部１０は、上記第１～第４の実施の形態で説明した素子アレイ回路１～４のうちの少なくとも１つを有している。検出部１０は、例えば赤外線を受光し、受光する赤外線の強度に応じて変化する電圧を出力する赤外線検出部である。但し、検出部１０は、赤外線以外の電磁波（例えばテラヘルツ波）を受光し、受光する電磁波の強度に応じて変化する電圧を出力するものであってもよい。
【0071】
演算部２０は、検出部１０からの出力電圧を受信し、所望のパラメータのデータに変換するなどの演算処理を行う。記憶部３０は、演算部２０で生成されたデータを格納する。出力部４０は、演算部２０で生成されたデータを外部機器に電気信号として出力する。
【0072】
本実施の形態のセンサデバイス１０１によれば、素子アレイ回路１～４のうちの少なくとも１つを有する検出部１０を備えているので、受光する電磁波の強度を迅速かつ正確に測定することができる。
【0073】
なお、ここでは検出部１０における抵抗素子Ｒが、赤外線などの電磁波を電気信号に変換する受光素子である場合を例示したが、本実施の形態のセンサデバイス１０１はその場合に限定されるものではない。
【0074】
例えば検出部１０における素子アレイ回路１～４の抵抗素子Ｒとして、サーミスタ材料や感温性導電インク材料などを用いた感温性抵抗体を採用してもよい。そのような感温性抵抗体は、温度の高低に応じて電気抵抗値が変化するようになっている。その場合、センサデバイス１０１は、面内における温度分布を検出可能な温度センサとなる。
【0075】
あるいは、検出部１０における素子アレイ回路１～４の抵抗素子Ｒとして、感圧導電インク材料などを用いた感圧素子を採用してもよい。そのような感圧素子は、印加される圧力の強度に応じて電気抵抗値が変化するようになっている。感圧素子を抵抗素子Ｒとして用いた検出部１０を備えるセンサデバイス１０１は、面内における圧力分布を検出可能な圧力センサとなる。
【0076】
さらには、検出部１０における素子アレイ回路１～４の抵抗素子Ｒとして、歪ゲージを採用してもよい。そのような歪ゲージは、印加される応力の強度に応じて電気抵抗値が変化するようになっている。歪ゲージを抵抗素子Ｒとして用いた検出部１０を備えるセンサデバイス１０１は、面内における応力分布を検出可能な歪センサとなる。
【0077】
＜６．変形例＞
以上、いくつかの実施の形態を挙げて本開示を説明したが、本開示はこれらの実施の形態に限定されず、種々の変形が可能である。
以上、いくつかの実施の形態を挙げて本開示を説明したが、本開示はこれらの実施の形態に限定されず、種々の変形が可能である。
【0078】
例えば、上記第１～４の実施の形態の素子アレイ回路１～４を記載した図面では、複数のロウ線の延在方向が互いに平行である場合を例示しているが、本発明はこれに限定されるものではなく、複数のロウ線が互いに非平行であってもよい。また、複数のロウ線は、一直線状に延在する場合に限定されるものではなく、全体的に曲線状に延在するものであってもよいし、一部に曲線部分や屈曲部分を含む形状であってもよい。同様に、素子アレイ回路１～４を記載した図面では、複数のカラム線の延在方向が互いに平行である場合を例示しているが、本発明はこれに限定されるものではなく、複数のカラム線が互いに非平行であってもよい。また、本発明は複数のロウ線と複数のカラム線とが互いに直交する方向に延在する場合に限定されるものではない。さらに、複数のカラム線は、一直線状に延在する場合に限定されるものではなく、全体的に曲線状に延在するものであってもよいし、一部に曲線部分や屈曲部分を含む形状であってもよい。
【0079】
また、上記第１～４の実施の形態の素子アレイ回路１～４は、複数のロウ線および複数のカラム線を有するようにしたが、本発明はこれに限定されるものではない。例えば図１１に示した素子アレイ回路３Ａは、一のロウ線Ａのみを備えるようにしたものである。素子アレイ回路３Ａの構成は、複数のロウ線Ａ１～Ａｍの代わりに一のロウ線Ａのみを有すると共にロウ線選択部ＳＡを有しないことを除き、素子アレイ回路３（図８）の構成と実質的に同じである。また、図１２に示した素子アレイ回路１Ａは、一のカラム線Ｂのみを備えるようにしたものである。素子アレイ回路１Ａの構成は、複数のカラムＢ１～Ｂｎの代わりに一のカラム線Ｂのみを有することを除き、素子アレイ回路１の構成と実質的に同じである。
【0080】
また、上記第１～４の実施の形態の素子アレイ回路１～４は、複数のインピーダンス素子として複数の抵抗素子Ｒを有するようにしたが、本発明はこれに限定されるものではない。例えば図１３に示した素子アレイ回路１Ｂは、複数の半導体素子ＳＣを有する。素子アレイ回路１Ｂの構成は、複数の抵抗素子Ｒの代わりに複数の半導体素子ＳＣを有することを除き、素子アレイ回路１の構成と実質的に同じである。半導体素子ＳＣは、例えば、電気特性が温度によって変化するものであり、例えばダイオードである。例えば、第１の実施の形態で抵抗素子Ｒの例として挙げたサーミスタ膜にかえて、温度によってインピーダンス値が変化するダイオードを用い、ダイオードにおける温度をダイオードのインピーダンス値に起因する出力電圧として検出するようにして、赤外線などの電磁波の強度を検出する電磁波センサや、面内における温度分布を検出可能な温度センサに適用してもよい。
【0081】
また、上記第１～４の実施の形態の素子アレイ回路１～４は、１以上の変換素子として１以上の容量素子ＣＰまたは１以上の抵抗素子ＲＥを有するようにしたが、本発明はこれに限定されるものではなく、例えば１以上の半導体素子を採用してもよい。例えば図１４に示した素子アレイ回路１Ｃのように、複数の変換素子として複数のダイオードＤを有するようにしてもよい。図１４に示す例では、抵抗素子Ｒ（１，１）～Ｒ（１，ｎ）のそれぞれの抵抗値に依存した電流が、抵抗素子Ｒ（１，１）～Ｒ（１，ｎ）のそれぞれに流れ、カラム線Ｂ１～Ｂｎのそれぞれを流れて、ダイオードＤ１～Ｄｎのそれぞれに流れる。カラム線Ｂ１～Ｂｎのそれぞれを流れる電流は、ダイオードＤ１～Ｄｎのそれぞれにより、ダイオードＤ１～Ｄｎのそれぞれの電流電圧特性に応じて電圧に変換され、抵抗素子Ｒ（１，１）～Ｒ（１，ｎ）のそれぞれに対応するオペアンプＯＰ１～ＯＰｎの出力端子Ｔ３からの出力電圧Ｖoutとして出力される。
【0082】
なお、本明細書中に記載された効果はあくまで例示であって限定されるものではなく、また、他の効果があってもよい。
【符号の説明】
【0083】
１…素子アレイ回路、Ａ（Ａ１～Ａｍ）…ロウ線、Ｂ（Ｂ１～Ｂｎ）…カラム線、ＣＴＲＬ…制御部、ＣＰ（ＣＰ１～ＣＰｎ）…容量素子、ＯＰ（ＯＰ１～ＯＰｎ）…オペアンプ、ＰＳ１，ＰＳ２…直流電源、Ｒ（Ｒ（１，１）～Ｒ（ｍ，ｎ））…抵抗素子、ＳＡ…ロウ線選択部、ＳＷ（ＳＷ１～ＳＷｎ）…スイッチ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】