特開 2024-18252 複合電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024018252

(43)【公開日】2024-02-08

(54)【発明の名称】複合電子部品

(51)【国際特許分類】

   H01F 27/00 20060101AFI20240201BHJP

   H01F 17/00 20060101ALI20240201BHJP

   H01F 27/32 20060101ALI20240201BHJP

   H05K 3/46 20060101ALI20240201BHJP

【ＦＩ】

H01F27/00 S

H01F17/00 D

H01F27/32 140

H05K3/46 Q

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2022121463

(22)【出願日】2022-07-29

(71)【出願人】

【識別番号】000003067

【氏名又は名称】ＴＤＫ株式会社

(74)【代理人】

【識別番号】100115738

【弁理士】

【氏名又は名称】鷲頭 光宏

(74)【代理人】

【識別番号】100121681

【弁理士】

【氏名又は名称】緒方 和文

(72)【発明者】

【氏名】露谷 和俊

(72)【発明者】

【氏名】阿部 敏之

(72)【発明者】

【氏名】古橋 啓太

(72)【発明者】

【氏名】嶋村 卓也

【テーマコード（参考）】

5E044

5E070

5E316

【Ｆターム（参考）】

5E044CA02

5E070AA05

5E070AB01

5E316AA12

5E316AA38

5E316CC04

5E316CC08

5E316CC32

5E316DD23

5E316DD24

5E316DD32

5E316DD33

5E316EE33

5E316FF07

5E316FF13

5E316FF14

5E316GG15

5E316GG17

5E316HH11

5E316JJ14

(57)【要約】

【課題】電子部品が埋め込まれた絶縁層の表裏に配線構造体が設けられた構造を有する複合電子部品において反りを抑制する。
【解決手段】複合電子部品１は、電子部品２が埋め込まれた絶縁層１２と、絶縁層１２の表面１２ｂ側に位置する絶縁層１１及びその両面に配置された導体層Ｃ０，Ｃ１を含む第１の配線構造体と、絶縁層１２の表面１２ａ側に位置し、絶縁層１３，１４及びその両面に配置された導体層Ｃ２～Ｃ４を含む第２の配線構造体とを備える。絶縁層１４は芯材に樹脂を含浸させた材料からなり、絶縁層１１は芯材を含まない樹脂材料からなる。このように、第１の配線構造体よりも層数の多い第２の配線構造体に芯材が含まれていることから、反りの発生を効果的に抑制することが可能となる。
【選択図】図２

【特許請求の範囲】

【請求項1】

電子部品が埋め込まれた第１の絶縁層と、
前記第１の絶縁層の一方の表面側に位置し、少なくとも１層の第２の絶縁層及びその両面に配置された導体層を含む第１の配線構造体と、
前記第１の絶縁層の他方の表面側に位置し、前記第２の絶縁層よりも層数の多い複数の第３の絶縁層及びその両面に配置された導体層を含む第２の配線構造体と、を備え、
前記複数の第３の絶縁層の少なくとも１層は、芯材に樹脂を含浸させた材料からなり、
前記第２の絶縁層は、芯材を含まない樹脂材料からなる、複合電子部品。

【請求項2】

前記第１の絶縁層は、芯材を含まない樹脂材料からなる、請求項１に記載の複合電子部品。

【請求項3】

前記複数の第３の絶縁層のうち、最表層に位置する絶縁層は芯材に樹脂を含浸させた材料からなり、他の絶縁層は芯材を含まない樹脂材料からなり、
前記第２の配線構造体に含まれる導体層のうち、最表層に位置する第１の導体層の一部は外部端子を構成する、請求項１に記載の複合電子部品。

【請求項4】

前記電子部品は、前記複数の第３の絶縁層のうち前記最表層に位置する絶縁層よりも線膨張係数が小さく、
前記複数の第３の絶縁層のうち前記最表層に位置する絶縁層は、前記第２の絶縁層よりも線膨張係数が小さく、
前記第２の絶縁層は、前記第１の絶縁層よりも線膨張係数が小さい、請求項３に記載の複合電子部品。

【請求項5】

前記第２の配線構造体に含まれる導体層は、第１のコイルパターンを含む第２の導体層と、平面視で前記第１のコイルパターンと重なる第２のコイルパターンを含む第３の導体層とをさらに含む、請求項３に記載の複合電子部品。

【請求項6】

前記第１の配線構造体は、第３のコイルパターンを含む第４の導体層と、平面視で前記第３のコイルパターンと重なる第４のコイルパターンを含む第５の導体層とをさらに含み、
前記第３のコイルパターンは前記第１のコイルパターンに接続され、
前記第４のコイルパターンは前記第２のコイルパターンに接続される、請求項５に記載の複合電子部品。

【請求項7】

前記複数の第３の絶縁層のうち最表層に位置する絶縁層は、前記芯材が厚み方向において前記第１の導体層側にオフセットしている、請求項３乃至６のいずれか一項に記載の複合電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は複合電子部品に関し、特に、電子部品が埋め込まれた絶縁層と、絶縁層の表裏に設けられた配線構造体とを備える複合電子部品に関する。

【背景技術】

【0002】

特許文献１には、絶縁層に電子部品を埋め込んだ構造を有するプリント配線板が開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１５－２２６０１３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

電子部品が埋め込まれた絶縁層の表裏にさらに配線構造体を設けることによって複合電子部品を構成する場合、形状（例えば、反りの発生）、強度（例えば、割れ・欠けの発生）、端子の接続信頼性等で、課題が生じることがある。

【0005】

本開示においては、電子部品が埋め込まれた絶縁層の表裏に配線構造体が設けられた構造を有し、品質が改善された複合電子部品が説明される。

【課題を解決するための手段】

【0006】

本開示の一側面に係る複合電子部品は、電子部品が埋め込まれた第１の絶縁層と、第１の絶縁層の一方の表面側に位置し、少なくとも１層の第２の絶縁層及びその両面に配置された導体層を含む第１の配線構造体と、第１の絶縁層の他方の表面側に位置し、第２の絶縁層よりも層数の多い複数の第３の絶縁層及びその両面に配置された導体層を含む第２の配線構造体とを備え、複数の第３の絶縁層の少なくとも１層は、芯材に樹脂を含浸させた材料からなり、第２の絶縁層は、芯材を含まない樹脂材料からなる。

【0007】

本開示によれば、第１の配線構造体よりも層数の多い第２の配線構造体に芯材が含まれていることから、例えば、反りの発生を効果的に抑制する等、形状の信頼性を改善できる。

【0008】

本開示において、第１の絶縁層は、芯材を含まない樹脂材料からなるものであっても構わない。これよれば、電子部品の埋め込みが妨げられることがない。

【0009】

本開示において、複数の第３の絶縁層のうち、最表層に位置する絶縁層は芯材に樹脂を含浸させた材料からなり、他の絶縁層は芯材を含まない樹脂材料からなり、第２の配線構造体に含まれる導体層のうち、最表層に位置する第１の導体層の一部は外部端子を構成しても構わない。これよれば、外部端子を構成する第１の導体層の下地に芯材が配置されることから、芯材が内部回路の特性に影響を与えにくい。

【0010】

本開示において、電子部品は、複数の第３の絶縁層のうち最表層に位置する絶縁層よりも線膨張係数が小さく、複数の第３の絶縁層のうち最表層に位置する絶縁層は、第２の絶縁層よりも線膨張係数が小さく、第２の絶縁層は、第１の絶縁層よりも線膨張係数が小さくても構わない。これよれば、形状の信頼性をより改善することが可能となる。

【0011】

本開示において、第２の配線構造体に含まれる導体層は、第１のコイルパターンを含む第２の導体層と、平面視で第１のコイルパターンと重なる第２のコイルパターンを含む第３の導体層とをさらに含んでいても構わない。これよれば、第１及び第２のコイルパターン間に芯材が存在しないことから、芯材が第１及び第２のコイルパターンの特性に影響を与えることがない。

【0012】

本開示において、第１の配線構造体は、第３のコイルパターンを含む第４の導体層と、平面視で第３のコイルパターンと重なる第４のコイルパターンを含む第５の導体層とをさらに含み、第３のコイルパターンは第１のコイルパターンに接続され、第４のコイルパターンは第２のコイルパターンに接続されていても構わない。これよれば、第３及び第４のコイルパターンを磁気結合させるとともに、第１及び第２のコイルパターンからなる回路と第３及び第４のコイルパターンからなる回路を直列に接続することが可能となる。

【0013】

本開示において、複数の第３の絶縁層のうち最表層に位置する絶縁層は、芯材が厚み方向において第１の導体層側にオフセットしていても構わない。これよれば、芯材と導体パターンが干渉しにくくなる。

【発明の効果】

【0014】

このように、本開示に係る技術によれば、電子部品が埋め込まれた絶縁層の表裏に配線構造体が設けられた構造を有し、品質が改善された複合電子部品を提供することが可能となる。

【図面の簡単な説明】

【0015】

【図1】図１は、本開示に係る技術の一実施形態による複合電子部品１の外観を示す略斜視図である。

【図2】図２（ａ）は図１に示すＡ－Ａ線に沿った断面を一方向側から見た略断面図であり、図２（ｂ）は図１に示すＡ－Ａ線に沿った断面を逆方向側から見た略断面図である。

【図3】図３は、複合電子部品１の略分解斜視図である。

【図4】図４は、導体層Ｃ４に設けられた導体パターンの形状を示す略平面図である。

【図5】図５は、導体層Ｃ３に設けられた導体パターンの形状を示す略平面図である。

【図6】図６は、導体層Ｃ２に設けられた導体パターンの形状を示す略平面図である。

【図7】図７は、ＥＳＤ保護部品２が埋め込まれた層の略平面図である。

【図8】図８は、導体層Ｃ１に設けられた導体パターンの形状を示す略平面図である。

【図9】図９は、導体層Ｃ０に設けられた導体パターンの形状を示す略平面図である。

【図10】図１０は、複合電子部品１の等価回路図である。

【図11】図１１は、複合電子部品１の製造方法を説明するためのプロセス図である。

【図12】図１２は、複合電子部品１の製造方法を説明するためのプロセス図である。

【図13】図１３は、複合電子部品１の製造方法を説明するためのプロセス図である。

【図14】図１４は、複合電子部品１の製造方法を説明するためのプロセス図である。

【図15】図１５は、複合電子部品１の製造方法を説明するためのプロセス図である。

【図16】図１６は、複合電子部品１の製造方法を説明するためのプロセス図である。

【図17】図１７は、複合電子部品１の製造方法を説明するためのプロセス図である。

【図18】図１８は、複合電子部品１の製造方法を説明するためのプロセス図である。

【図19】図１９は、複合電子部品１の製造方法を説明するためのプロセス図である。

【図20】図２０は、複合電子部品１の製造方法を説明するためのプロセス図である。

【図21】図２１は、複合電子部品１の製造方法を説明するためのプロセス図である。

【図22】図２２は、複合電子部品１の製造方法を説明するためのプロセス図である。

【図23】図２３は、複合電子部品１の製造方法を説明するためのプロセス図である。

【発明を実施するための形態】

【0016】

以下、添付図面を参照しながら、本開示に係る技術の実施形態について詳細に説明する。

【0017】

図１は、本開示に係る技術の一実施形態による複合電子部品１の外観を示す略斜視図である。

【0018】

本実施形態による複合電子部品１は表面実装型のチップ部品であり、図１に示すように、素体１０と、素体１０の表面にアレイ状に配列された複数の外部端子とを備えている。複数の外部端子は、８つの信号端子２０～２７及び２つのグランド端子２８，２９からなる。

【0019】

図２（ａ）は図１に示すＡ－Ａ線に沿った断面を一方向側から見た略断面図であり、図２（ｂ）は図１に示すＡ－Ａ線に沿った断面を逆方向側から見た略断面図である。

【0020】

図２（ａ）及び（ｂ）に示すように、素体１０は、樹脂などからなる絶縁層１１～１４がこの順に積層された構造を有している。このうち、絶縁層１１は絶縁層１２の一方の表面１２ｂ側に設けられ、絶縁層１３，１４は絶縁層１２の他方の表面１２ａ側に設けられている。絶縁層１２の一方の表面１２ｂ側には導体層Ｃ１が形成される。導体層Ｃ１は絶縁層１１によって覆われる。絶縁層１１の表面には、導体層Ｃ０が形成される。導体層Ｃ０はソルダーレジスト３１によって覆われる。絶縁層１１及びその両面に配置された導体層Ｃ０，Ｃ１は、第１の配線構造体を構成する。導体層Ｃ０，Ｃ１は、それぞれ絶縁層１１，１２に埋め込まれている。これにより、導体層Ｃ０が絶縁層１１の表面から突出するように設けられている場合と比べて、第１の配線構造体の最表面の平坦性が高められることから、ソルダーレジスト３１の厚さを薄くしても、十分な絶縁特性を確保することが可能となる。図２（ａ）及び（ｂ）に示す例では、第１の配線構造体に１層の絶縁層１１が含まれているが、第１の配線構造体に含まれる絶縁層の層数については特に限定されない。

【0021】

絶縁層１２の他方の表面１２ａ側には導体層Ｃ２が形成される。導体層Ｃ２は絶縁層１３によって覆われる。絶縁層１３の表面には、導体層Ｃ３が形成される。導体層Ｃ３は絶縁層１４によって覆われる。絶縁層１４の表面には、導体層Ｃ４が形成される。導体層Ｃ４はソルダーレジスト３２によって覆われる。絶縁層１３，１４及びこれらの両面に配置された導体層Ｃ２～Ｃ４は、第２の配線構造体を構成する。導体層Ｃ２，Ｃ３は、それぞれ絶縁層１３，１４に埋め込まれている。これに対し、導体層Ｃ４は、絶縁層１４の表面から突出している。図２（ａ）及び（ｂ）に示す例では、第２の配線構造体に２層の絶縁層１３，１４が含まれているが、第２の配線構造体に含まれる絶縁層の層数については、第１の配線構造体に含まれる絶縁層の層数よりも多い限り、特に限定されない。

【0022】

絶縁層１１～１４は、いずれも表裏に導体層が存在する層間膜であり、その意味においてソルダーレジスト３１，３２は絶縁層に該当しない。したがって、最表層に位置する絶縁層は、絶縁層１１，１４である。ソルダーレジスト３１は、絶縁層１１の最表層の全面を覆っている。これにより、導体層Ｃ０は、露出することなくソルダーレジスト３１で覆われる。これに対し、ソルダーレジスト３２には部分的に開口が設けられており、開口から露出する導体層Ｃ４の一部が外部端子として用いられる。

【0023】

絶縁層１２にはＥＳＤ保護部品２が埋め込まれている。ＥＳＤ保護部品２は半導体基板によって構成されるため、絶縁層１１～１４とは熱膨張係数が大きく異なっている。しかしながら、本実施形態においては、ＥＳＤ保護部品２が積層方向における略中央部に埋め込まれ、その両側に絶縁層１１，１３，１４が設けられていることから、積層方向における対称性を厚みの調整により調整する自由度が高く、温度変化に起因する複合電子部品１全体の反りが発生しにくい。

【0024】

また、本実施形態においては、絶縁層１１～１４のうち、最表層に位置する絶縁層１４については、芯材１５に樹脂を含浸させた材料からなる。他の絶縁層１１～１３は、芯材を含まない樹脂材料からなる。このように、絶縁層１４の材料として芯材１５に樹脂を含浸させた材料を用いることにより、全体の強度が高められる。

【0025】

配線基板材料に用いられる樹脂及び配線導体の線膨張係数は、電子部品比べて大きいことから、図２に例示する構成の場合、電子部品を基準とした線膨張係数のバランスが表裏（絶縁層１４側、絶縁層１１側）で異なる。これに対して、絶縁層１４として芯材１５を含む材料を用いることで、絶縁層１４の線膨張係数を絶縁層１１及び１３よりも低く設定することにより、反りの発生を抑制することができる。また、絶縁層１４は最表層に位置し、その表面には外部端子等の回路特性に影響が少ない部材が設けられることから、芯材１５が回路特性に与える影響を比較的小さく抑えることができる。また、絶縁層１４と、芯材（たとえば、ガラスクロスなど）が含浸されたマザーボードとの線膨張係数の差が軽減されることから、熱等により発生する応力差が抑えられる。これにより、外部端子とマザーボードとのはんだ接続における品質低下を抑制する事が可能となる。

【0026】

線膨張係数の小さい内蔵電子部品と接続されるビア（１２０～１２７）は、小径であることを求められることから、接続不具合などのリスクが高まる傾向にある。これに対して、本実施形態の構成を採用することで、線膨張係数の小さい電子部品と絶縁層１４により熱収縮が抑制され、接続品質の向上が期待される。

【0027】

なお、本実施形態においては、電子部品の線膨張係数が最も小さく、次にマザーボードと電子部品間の熱応力を抑制可能な絶縁層１４、次に絶縁層１１及び１３、次に電子部品を埋め込む絶縁層１２という順で、線膨張係数が大きくなるように設計されてもよい。ここで、絶縁層１４に埋め込まれる導体層Ｃ３と芯材１５の干渉を防止するためには、芯材１５が厚み方向において導体層Ｃ４側にオフセットしているとよい。

【0028】

絶縁層１１～１３については芯材を含まない樹脂材料からなることから、回路特性や微細配線の形成容易性、より小さいビアを形成する加工性などが向上する。例えば、絶縁層１１，１３の表裏にはコイルパターンが形成されるため、絶縁層１１，１３の材料として芯材を含む材料を用いると、コイルパターン間における結合に芯材が影響する可能性があるが、本実施形態においては、絶縁層１１，１３の材料として芯材を含まない樹脂材料を用いていることから、ほぼ設計通りのコイル特性を得ることが可能となる。また、絶縁層１２にはＥＳＤ保護部品２が埋め込まれるため、絶縁層１２の材料として芯材を含む材料を用いると、芯材が埋め込みの妨げになるおそれがあるが、本実施形態においては、絶縁層１２の材料として芯材を含まない樹脂材料を用いていることから、ＥＳＤ保護部品２の埋め込みが容易となる。さらに、回路特性を向上する為の配線及び層間スペースの減少によるＥＳＤ起因による絶縁破壊を抑制する事が可能となり、当然ながら耐圧特性が向上する。また、絶縁層１１～１３間には多数のビア導体が存在するが、絶縁層１１～１３には芯材が含まれていないため、ビア導体を埋め込むためのビアの形成も容易である。

【0029】

図３は、複合電子部品１の略分解斜視図である。

【0030】

図３に示すように、複合電子部品１にはコイルパターン４１～４８が埋め込まれている。このうち、コイルパターン４１，４２は導体層Ｃ３に配置され、コイルパターン４３，４４は導体層Ｃ２に配置され、コイルパターン４５，４６は導体層Ｃ１に配置され、コイルパターン４７，４８は導体層Ｃ０に配置される。コイルパターン４１，４３は絶縁層１３を介して平面視で互いに重なっており、コイルパターン４２，４４は絶縁層１３を介して平面視で互いに重なっている。また、コイルパターン４５，４７は絶縁層１１を介して平面視で互いに重なっており、コイルパターン４６，４８は絶縁層１１を介して平面視で互いに重なっている。

【0031】

図４～図６、図８及び図９は、それぞれ導体層Ｃ４、Ｃ３、Ｃ２、Ｃ１及びＣ０に設けられた導体パターンの形状を示す略平面図である。また、図７は、ＥＳＤ保護部品２が埋め込まれた層の略平面図である。ここで、図４～図９に示すＡ－Ａ線は、図２（ａ）及び（ｂ）に示す断面に対応している。

【0032】

図４に示すように、導体層Ｃ４には、導体パターン５０～５９及びグランドパターンＧＰが設けられている。導体パターン５０～５７のうちソルダーレジスト３２から露出する部分は表面処理され、それぞれ信号端子２０～２７として用いられる。導体パターン５８，５９のうちソルダーレジスト３２から露出する部分は表面処理され、それぞれグランド端子２８，２９として用いられる。また、導体パターン５８，５９は、グランドパターンＧＰを介して互いに接続されている。グランドパターンＧＰは直線的に延在する導体パターンであり、その幅は導体パターン５８，５９の幅よりも狭い。このように、グランドパターンＧＰと信号端子２０～２７及び導体パターン５８，５９は、互いに同じ導体層Ｃ４に配置されていることから、グランドパターンＧＰを設けるための専用の導体層を追加する必要はない。

【0033】

図５に示すように、導体層Ｃ３には、コイルパターン４１，４２と導体パターン６０，６１，６３～６６が設けられている。コイルパターン４１の外周端は、ビア導体１０２を介して導体パターン５２に接続されている。コイルパターン４２の外周端は、ビア導体１０７を介して導体パターン５７に接続されている。また、導体パターン６０，６１，６３～６６は、絶縁層１４に設けられたビア導体１００，１０１，１０３～１０６を介して、それぞれ導体パターン５０，５１，５３～５６に接続されている。コイルパターン４１とコイルパターン４２は、ギャップＧ１を介して隣り合っている。導体層Ｃ３においては、ギャップＧ１にグランドパターンなどが設けられておらず、コイルパターン４１とコイルパターン４２は、絶縁層１４を介して直接隣り合っている。

【0034】

図６に示すように、導体層Ｃ２には、コイルパターン４３，４４と導体パターン７０～７６が設けられている。コイルパターン４３の外周端は、ビア導体１１３を介して導体パターン６３に接続されている。コイルパターン４４の外周端は、ビア導体１１６を介して導体パターン６６に接続されている。また、導体パターン７０～７４は、ビア導体１１０，１１１，１１４，１１５，１１８を介して、それぞれ導体パターン６０，６１，６４，６５，６８に接続されている。導体パターン７５，７６は、ビア導体１１２，１１７を介して、それぞれコイルパターン４１，４２の内周端に接続されている。コイルパターン４３とコイルパターン４４は、ギャップＧ１を介して隣り合っている。導体層Ｃ２においては、ギャップＧ１にグランドパターンなどが設けられておらず、コイルパターン４３とコイルパターン４４は、絶縁層１３を介して直接隣り合っている。

【0035】

コイルパターン４１～４４は、いずれも導体パターンが約４ターン巻回された構成を有している。そして、コイルパターン４１とコイルパターン４３は積層方向に重なり、そのパターン形状は外周端及び内周端の位置を除いてほぼ一致している。同様に、コイルパターン４２とコイルパターン４４は積層方向に重なり、そのパターン形状は外周端及び内周端の位置を除いてほぼ一致している。さらに、コイルパターン４１とコイルパターン４２のパターン形状は平面視で対称形であり、コイルパターン４３とコイルパターン４４のパターン形状は平面視で対称形である。

【0036】

図７に示すように、ＥＳＤ保護部品２の表面には、端子電極８０～８７が設けられている。端子電極８０～８３は、絶縁層１２に設けられたビア導体１２０～１２３を介して、それぞれ導体パターン７０～７３に接続される。また、端子電極８４～８７は、絶縁層１２に設けられたビア導体１２４～１２７を介して、導体パターン７４に共通に接続される。

【0037】

図８に示すように、導体層Ｃ１には、コイルパターン４５，４６と導体パターン９１，９３，９４，９７が設けられている。コイルパターン４５の外周端は、ビア導体１３０を介して導体パターン７０に接続される。コイルパターン４６の外周端は、ビア導体１３５を介して導体パターン７３に接続される。コイルパターン４５の内周端は、ビア導体１３２を介して導体パターン７５に接続される。コイルパターン４６の内周端は、ビア導体１３６を介して導体パターン７６に接続される。また、導体パターン９１，９４は、ビア導体１３１，１３４を介して、それぞれ導体パターン７１，７２に接続される。さらに、導体パターン９３，９７は、ビア導体１３３，１３７を介して、それぞれコイルパターン４３，４４の内周端に接続される。コイルパターン４５とコイルパターン４６は、ギャップＧ２を介して隣り合っている。導体層Ｃ１においては、ギャップＧ２にグランドパターンなどが設けられておらず、コイルパターン４５とコイルパターン４６は、絶縁層１２を介して直接隣り合っている。

【0038】

図９に示すように、導体層Ｃ０には、コイルパターン４７，４８が設けられている。コイルパターン４７の外周端及び内周端は、ビア導体１４１，１４３を介して、それぞれ導体パターン９１，９３に接続されている。コイルパターン４８の外周端及び内周端は、ビア導体１４４，１４７を介して、それぞれ導体パターン９４，９７に接続されている。コイルパターン４７とコイルパターン４８は、ギャップＧ２を介して隣り合っている。導体層Ｃ０においては、ギャップＧ２にグランドパターンなどが設けられておらず、コイルパターン４７とコイルパターン４８は、絶縁層１１を介して直接隣り合っている。

【0039】

コイルパターン４５～４８は、いずれも導体パターンが約５ターン巻回された構成を有している。そして、コイルパターン４５とコイルパターン４７は積層方向に重なり、そのパターン形状は外周端及び内周端の位置を除いてほぼ一致している。同様に、コイルパターン４６とコイルパターン４８は積層方向に重なり、そのパターン形状は外周端及び内周端の位置を除いてほぼ一致している。さらに、コイルパターン４５とコイルパターン４６のパターン形状は平面視で対称形であり、コイルパターン４７とコイルパターン４８のパターン形状は平面視で対称形である。

【0040】

図１０は、本実施形態による複合電子部品１の等価回路図である。

【0041】

図１０に示すように、本実施形態による複合電子部品１においては、信号端子２０，２２間にコイルパターン４５，４１が直列に接続され、信号端子２１，２３間にコイルパターン４７，４３が直列に接続され、信号端子２４，２６間にコイルパターン４８，４４が直列に接続され、信号端子２５，２７間にコイルパターン４６，４２が直列に接続される。そして、コイルパターン４１，４３が磁気結合することによってコモンモードフィルタＣＭＦ１が構成され、コイルパターン４２，４４が磁気結合することによってコモンモードフィルタＣＭＦ２が構成され、コイルパターン４５，４７が磁気結合することによってコモンモードフィルタＣＭＦ３が構成され、コイルパターン４６，４８が磁気結合することによってコモンモードフィルタＣＭＦ４が構成される。さらに、信号端子２０，２１，２４，２５とグランド端子２８，２９の間には、ＥＳＤ保護部品２に集積された保護素子が挿入される。これにより、本実施形態による複合電子部品１は、ＥＳＤ保護機能付きのコモンモードフィルタのアレイを構成する。グランド端子２９は、グランドパターンＧＰを介してＥＳＤ保護部品２に接続される。

【0042】

グランドパターンＧＰは、導体パターン５８と導体パターン５９を接続することによって、グランド端子２８とグランド端子２９を接続する役割を果たす。ここで、導体パターン５９には対応するビア導体は設けられておらず、したがって、グランド端子２９に与えられたグランド電位は、導体パターン５９及びグランドパターンＧＰを介して、導体パターン５８に供給される。つまり、グランド端子２９は、いわゆるダミー端子として用いられる。このようなグランド端子２９を設けているのは、本実施形態による複合電子部品１を回路基板に実装した際、実装強度を十分に確保するためである。また、平面視で導体パターン５９と重なる位置にはビア導体が設けられていないことから、導体パターン５９には剥離が生じやすいが、本実施形態においてはグランドパターンＧＰを介して導体パターン５９が導体パターン５８に繋がっていることから、導体パターン５９の剥離も防止される。

【0043】

このように、本実施形態による複合電子部品１は、ＥＳＤ保護部品２が埋め込まれた絶縁層１２の一方の表面１２ｂ側に１層の絶縁層１１を配置し、他方の表面１２ａ側に２層の絶縁層１３，１４を配置した構成において、絶縁層１４の材料として芯材１５に樹脂を含浸させた材料を用いている。このように、絶縁層の層数が多い側の配線構造体に芯材１５を含む絶縁層を配置していることから、全体の反りを効果的に防止することが可能となる。また、芯材１５を有する絶縁層１４を備えることで、複合電子部品１全体の強度を改善することができる。また、絶縁層１４は、ＥＳＤ保護部品２が埋め込まれた絶縁層１２、導体層が配置された絶縁層１１、１３よりも、線膨張係数が低いことから、たとえば、複合電子部品１をマザーボードなどの基板に実装した際の応力が緩和される。これにより、複合電子部品１の信頼性が改善される。

【0044】

一方、互いに結合するコイルパターン間に位置する絶縁層１１，１３については、芯材を含まない樹脂材料を用いていることから、芯材がコイル特性に影響を与えることがない。さらに、ＥＳＤ保護部品２が埋め込まれる絶縁層１２についても芯材を含まない樹脂材料を用いていることから、芯材によって埋め込みが阻害されることもない。

【0045】

しかも、複合電子部品１を回路基板に実装した場合に、回路基板との距離が近いコイルパターン４１～４４のターン数、配線長及びコイル径よりも、回路基板との距離が遠いコイルパターン４５～４８のターン数、配線長及びコイル径を大きくしていることから、よりインダクタンスの大きいコイルパターン４５～４８が回路基板の影響を受けにくくなる。

【0046】

また、ＥＳＤ保護部品２が埋め込まれた絶縁層１２の他方の表面１２ａ側にコイルパターン４１～４４を配置し、一方の表面１２ｂ側にコイルパターン４５～４８を配置していることから、各コモンモードフィルタのインダクタンスを十分に高めることができるとともに、絶縁層１１～１４とＥＳＤ保護部品２の熱膨張係数の差に起因する複合電子部品１の反りを低減することが可能となる。

【0047】

また、コイルパターン４１～４４とコイルパターン４５～４８が積層方向に十分に離れており、両者のパターン形状、具体的には径及びターン数が互いに異なっていることから、両者間に生じる磁気結合が抑えられる。このため、特性調整のために、例えばコイルパターン４１～４４のパターン形状を変更しても、コイルパターン４５～４８の特性がほとんど変化しないことから、設計変更が容易となる。しかも、同じ導体層に位置する２つのコイルパターンが平面視で対称形であることから、２つのコモンモードフィルタに特性差がほとんど生じないとともに、パターン設計も容易となる。

【0048】

次に、本実施形態による複合電子部品１の製造方法について説明する。

【0049】

図１１～図２３は、本実施形態による複合電子部品１の製造方法を説明するためのプロセス図である。

【0050】

まず、キャリア付き銅箔２００を用意し、その表面にレジストパターン２０１を形成する（図１１）。キャリア付き銅箔２００は、２層の銅箔の間に剥離層が設けられた構造を有している。レジストパターン２０１は、導体層Ｃ０のネガパターンである。この状態で、電解メッキを行い、レジストパターン２０１を除去することによって導体層Ｃ０を形成する（図１２）。次に、導体層Ｃ０が埋め込まれるよう、キャリア付き銅箔２００の表面に絶縁層１１を形成する（図１３）。これにより、導体層Ｃ０に位置する導体パターンは、側面及び上面が絶縁層１１によって覆われた状態となる。

【0051】

次に、ビア導体を形成すべき箇所にビア２０２を形成することによって導体層Ｃ０の一部を露出させた後、無電解メッキによって絶縁層１１の表面にシード層２０３を形成する（図１４）。ここで、絶縁層１１には芯材が含まれていないことから、容易にビア２０２を形成することが可能である。次に、シード層２０３の表面にレジストパターン２０４を形成した後、電解メッキを行うことによって導体層Ｃ１を形成する（図１５）。次に、レジストパターン２０４を除去した後（図１６）、導体層Ｃ１が埋め込まれるよう、絶縁層１１の表面に絶縁層１２Ａを形成し、その表面にＥＳＤ保護部品２を搭載する（図１７）。これにより、導体層Ｃ１に位置する導体パターンは、側面及び上面が絶縁層１２Ａによって覆われた状態となる。次に、ＥＳＤ保護部品２が埋め込まれるよう、絶縁層１２Ａの表面に絶縁層１２Ｂを形成する（図１８）。これにより、ＥＳＤ保護部品２は、絶縁層１２Ａ．１２Ｂからなる絶縁層１２に埋め込まれる。

【0052】

次に、図１４～図１６を用いて説明したプロセスを繰り返すことにより、絶縁層１２の表面に導体層Ｃ２を形成した後、導体層Ｃ２が埋め込まれるよう、絶縁層１２の表面に絶縁層１３を形成する（図１９）。このプロセスを繰り返すことにより、絶縁層１３の表面に導体層Ｃ３を形成した後、導体層Ｃ３が埋め込まれるよう、絶縁層１３の表面に絶縁層１４を形成する（図２０）。ここで、絶縁層１４の材料として、芯材１５が厚み方向において導体層Ｃ３の反対側にオフセットした材料を用いれば、芯材１５と導体層Ｃ３の干渉が生じにくくなる。例えば、絶縁層１４を熱プレスによる硬化工程において、低圧状態及び高圧状態における温度及び時間を調整することにより、絶縁層１３及び１４と接する面に対して絶縁層１４及びソルダーレジスト層３２と接する面側に芯材１５をオフセットさせることが可能となる。次に、絶縁層１４の表面に導体層Ｃ４を形成した後、キャリア付き銅箔２００に設けられた剥離層を介して銅箔の１層を剥離し（図２１）、キャリア付き銅箔２００の残った銅箔をエッチングにより除去する（図２２）。このエッチングにより、導体層Ｃ４の形成に用いたシード層も除去される。そして、絶縁層１１，１４の最表面にそれぞれソルダーレジスト３１，３２を形成した後（図２３）、表面処理により信号端子２１～２７及びグランド端子２８，２９を形成すれば、本実施形態による複合電子部品１が完成する。

【0053】

このように、本実施形態による複合電子部品１の製造プロセスにおいては、外部端子の下地となる絶縁層１４の材料として芯材１５に樹脂を含浸させた材料を用いる一方、他の絶縁層１１～１３には加工性に優れた樹脂材料を用いていることから、プロセス難易度を抑えつつ、反りの発生しにくい複合電子部品１を作製することが可能となる。

【0054】

以上、本開示に係る技術の実施形態について説明したが、本開示に係る技術は、上記の実施形態に限定されることなく、その主旨を逸脱しない範囲で種々の変更が可能であり、それらも本開示に係る技術の範囲内に包含されるものであることはいうまでもない。

【0055】

例えば、上記実施形態では、絶縁層１２にＥＳＤ保護部品２を埋め込んでいるが、絶縁層１２に埋め込む電子部品がこれに限定されるものではない。

【符号の説明】

【0056】

１ 複合電子部品
２ ＥＳＤ保護部品（電子部品）
１０ 素体
１１～１４，１２Ａ，１２Ｂ 絶縁層
１２ａ，１２ｂ 絶縁層の表面
１５ 芯材
２０～２７ 信号端子
２８，２９ グランド端子
３１，３２ ソルダーレジスト
４１～４８ コイルパターン
５０～５９ 導体パターン
６０，６１，６３～６６，６８ 導体パターン
７０～７６ 導体パターン
８０～８７ 端子電極
９１，９３，９４，９７ 導体パターン
１００～１０７，１１０～１１８，１２０～１２７，１３０～１３７，１４１，１４３，１４４，１４７ ビア導体
２００ キャリア付き銅箔
２０１ レジストパターン
２０２ ビア
２０３ シード層
２０４ レジストパターン
Ｃ０～Ｃ４ 導体層
ＣＭＦ１～ＣＭＦ４ コモンモードフィルタ
Ｇ１，Ｇ２ ギャップ
ＧＰ グランドパターン

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】