知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024018395
(43)【公開日】2024-02-08
(54)【発明の名称】集積回路、電源回路
(51)【国際特許分類】
H02M 3/28 20060101AFI20240201BHJP
【ＦＩ】
H02M3/28 C
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2022121713
(22)【出願日】2022-07-29
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】110000176
【氏名又は名称】弁理士法人一色国際特許事務所
(72)【発明者】
【氏名】小林 善則
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA20
5H730AS01
5H730AS05
5H730BB26
5H730BB62
5H730DD04
5H730EE02
5H730EE03
5H730EE07
5H730EE59
5H730FD01
5H730FD31
5H730FD61
5H730FF01
5H730FF19
5H730FG05
5H730VV01
5H730XX04
5H730XX19
5H730XX24
5H730XX38
5H730XX43
(57)【要約】
【課題】利用者に適した温度検出方法を選択できる集積回路を提供する。
【解決手段】第１パッドと、第１端子と、温度検出素子の電圧に基づいて、温度を検出する第１温度検出回路と、前記第１端子に温度検出用の検出抵抗と、前記第１パッドとが接続される第１の場合、前記第１パッドを介して入力される前記検出抵抗の抵抗値に応じた第１電圧に基づいて、温度を検出する第２温度検出回路と、前記第１の場合、前記第２温度検出回路の検出結果に基づいて動作し、前記第１端子に前記第１パッドが接続されていない第２の場合、前記第１温度検出回路の検出結果に基づいて動作する回路と、を備える集積回路。
【選択図】図１３
【解決手段】第１パッドと、第１端子と、温度検出素子の電圧に基づいて、温度を検出する第１温度検出回路と、前記第１端子に温度検出用の検出抵抗と、前記第１パッドとが接続される第１の場合、前記第１パッドを介して入力される前記検出抵抗の抵抗値に応じた第１電圧に基づいて、温度を検出する第２温度検出回路と、前記第１の場合、前記第２温度検出回路の検出結果に基づいて動作し、前記第１端子に前記第１パッドが接続されていない第２の場合、前記第１温度検出回路の検出結果に基づいて動作する回路と、を備える集積回路。
【選択図】図１３
【特許請求の範囲】
【請求項1】
第１パッドと、
第１端子と、
温度検出素子の電圧に基づいて、温度を検出する第１温度検出回路と、
前記第１端子に温度検出用の検出抵抗と、前記第１パッドとが接続される第１の場合、前記第１パッドを介して入力される前記検出抵抗の抵抗値に応じた第１電圧に基づいて、温度を検出する第２温度検出回路と、
前記第１の場合、前記第２温度検出回路の検出結果に基づいて動作し、前記第１端子に前記第１パッドが接続されていない第２の場合、前記第１温度検出回路の検出結果に基づいて動作する回路と、
を備える集積回路。
第１端子と、
温度検出素子の電圧に基づいて、温度を検出する第１温度検出回路と、
前記第１端子に温度検出用の検出抵抗と、前記第１パッドとが接続される第１の場合、前記第１パッドを介して入力される前記検出抵抗の抵抗値に応じた第１電圧に基づいて、温度を検出する第２温度検出回路と、
前記第１の場合、前記第２温度検出回路の検出結果に基づいて動作し、前記第１端子に前記第１パッドが接続されていない第２の場合、前記第１温度検出回路の検出結果に基づいて動作する回路と、
を備える集積回路。
【請求項2】
請求項１に記載の集積回路であって、
第２パッドと、
前記第２パッドに接続されたレギュレータと、
を備え、
前記第２の場合は、前記第１端子に前記第２パッドと、コンデンサとが接続される場合であり、
前記レギュレータは、前記第２の場合に前記第２パッドを介して前記第１端子に第２電圧を印加する、
集積回路。
第２パッドと、
前記第２パッドに接続されたレギュレータと、
を備え、
前記第２の場合は、前記第１端子に前記第２パッドと、コンデンサとが接続される場合であり、
前記レギュレータは、前記第２の場合に前記第２パッドを介して前記第１端子に第２電圧を印加する、
集積回路。
【請求項3】
請求項２に記載の集積回路であって、
電源電圧が印加される第２端子と、
前記第１の場合に前記第２端子に接続され、前記第２の場合に前記第１端子に接続される第３パッドと、
を備え、
前記回路は、前記第３パッドに印加される電圧に基づいて動作する、
を備える集積回路。
電源電圧が印加される第２端子と、
前記第１の場合に前記第２端子に接続され、前記第２の場合に前記第１端子に接続される第３パッドと、
を備え、
前記回路は、前記第３パッドに印加される電圧に基づいて動作する、
を備える集積回路。
【請求項4】
請求項３に記載の集積回路であって、
前記集積回路は、
インダクタと、前記インダクタに流れるインダクタ電流を制御する第１及び第２トランジスタと、を備え、入力電圧から目的レベルの出力電圧を生成する電源回路の前記第１及び第２トランジスタのスイッチングを制御し、
前記回路は、
前記出力電圧に応じた帰還電圧に基づいて、前記第１及び第２トランジスタのスイッチングを制御するスイッチング制御回路である、
集積回路。
前記集積回路は、
インダクタと、前記インダクタに流れるインダクタ電流を制御する第１及び第２トランジスタと、を備え、入力電圧から目的レベルの出力電圧を生成する電源回路の前記第１及び第２トランジスタのスイッチングを制御し、
前記回路は、
前記出力電圧に応じた帰還電圧に基づいて、前記第１及び第２トランジスタのスイッチングを制御するスイッチング制御回路である、
集積回路。
【請求項5】
請求項４に記載の集積回路であって、
前記第１温度検出回路は、
前記温度検出素子の電圧に基づいて、温度が第１温度より高いか否かを検出し、
前記第２温度検出回路は、
前記第１電圧に基づいて、温度が第２温度より高いか否かを検出し、
前記スイッチング制御回路は、
前記第１の場合、温度が前記第２温度より高くなると前記第１及び第２トランジスタのスイッチングを停止し、前記第２の場合、温度が前記第１温度より高くなると前記第１及び第２トランジスタのスイッチングを停止する、
集積回路。
前記第１温度検出回路は、
前記温度検出素子の電圧に基づいて、温度が第１温度より高いか否かを検出し、
前記第２温度検出回路は、
前記第１電圧に基づいて、温度が第２温度より高いか否かを検出し、
前記スイッチング制御回路は、
前記第１の場合、温度が前記第２温度より高くなると前記第１及び第２トランジスタのスイッチングを停止し、前記第２の場合、温度が前記第１温度より高くなると前記第１及び第２トランジスタのスイッチングを停止する、
集積回路。
【請求項6】
請求項５に記載の集積回路であって、
前記スイッチング制御回路は、
前記帰還電圧と、前記第１温度検出回路の検出結果と、前記第２温度検出回路の検出結果と、に基づいて、電源側の前記第１トランジスタのスイッチングを制御する第１信号と、接地側の前記第２トランジスタのスイッチングを制御する第２信号と、を出力する制御回路と、
前記第１信号に基づいて、前記第１トランジスタを駆動する第１駆動回路と、
前記第２信号に基づいて、前記第２トランジスタを駆動する第２駆動回路と、
を備え、
前記第２駆動回路は、前記第３パッドの電圧に応じた電圧で前記第２トランジスタをオンする、
集積回路。
前記スイッチング制御回路は、
前記帰還電圧と、前記第１温度検出回路の検出結果と、前記第２温度検出回路の検出結果と、に基づいて、電源側の前記第１トランジスタのスイッチングを制御する第１信号と、接地側の前記第２トランジスタのスイッチングを制御する第２信号と、を出力する制御回路と、
前記第１信号に基づいて、前記第１トランジスタを駆動する第１駆動回路と、
前記第２信号に基づいて、前記第２トランジスタを駆動する第２駆動回路と、
を備え、
前記第２駆動回路は、前記第３パッドの電圧に応じた電圧で前記第２トランジスタをオンする、
集積回路。
【請求項7】
請求項５または請求項６に記載の集積回路であって、
前記第２温度は、前記第１温度より低い、
集積回路。
前記第２温度は、前記第１温度より低い、
集積回路。
【請求項8】
インダクタと、前記インダクタに流れるインダクタ電流を制御する第１及び第２トランジスタと、を備え、入力電圧から目的レベルの出力電圧を生成する電源回路であって、
前記第１及び第２トランジスタのスイッチングを制御し、第１端子を有する集積回路と、
前記第１端子に接続され、温度検出用の検出抵抗と、
を備え、
前記集積回路は、
温度検出素子の電圧に基づいて、温度が第１温度より高いか否かを検出する第１温度検出回路と、
前記検出抵抗の抵抗値に応じた第１電圧に基づいて、温度が第２温度より高いか否かを検出する第２温度検出回路と、
前記第１温度検出回路が前記第１温度を検出するか、前記第２温度検出回路が前記第２温度を検出すると、前記第１及び第２トランジスタのスイッチングのスイッチングを停止するスイッチング制御回路と、
を備える電源回路。
前記第１及び第２トランジスタのスイッチングを制御し、第１端子を有する集積回路と、
前記第１端子に接続され、温度検出用の検出抵抗と、
を備え、
前記集積回路は、
温度検出素子の電圧に基づいて、温度が第１温度より高いか否かを検出する第１温度検出回路と、
前記検出抵抗の抵抗値に応じた第１電圧に基づいて、温度が第２温度より高いか否かを検出する第２温度検出回路と、
前記第１温度検出回路が前記第１温度を検出するか、前記第２温度検出回路が前記第２温度を検出すると、前記第１及び第２トランジスタのスイッチングのスイッチングを停止するスイッチング制御回路と、
を備える電源回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、集積回路、及び電源回路に関する。
【背景技術】
【0002】
特許文献１には、入力電圧から、目的レベルの出力電圧を生成する電源回路が開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１２－１１０１７３号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、電源回路におけるパワートランジスタのスイッチングを制御する集積回路には、一般に温度が所定温度より高いか否かを検出する温度検出回路が設けられる。温度検出回路には、集積回路に設けられた温度検出素子を用いる場合と、集積回路の外部のサーミスタを用いる場合とがあるが、温度検出素子を用いる場合、所定温度を変更することは難しい。
【0005】
一方、サーミスタを用いる場合、サーミスタを選択することにより、所定温度を柔軟に変更することは可能であるが、集積回路に専用の端子を設ける必要がある。
【0006】
本発明は、上記のような従来の問題に鑑みてなされたものであって、利用者に適した温度検出方法を選択できる集積回路を提供することを目的とする。
【課題を解決するための手段】
【0007】
前述した課題を解決する主たる本発明の第１の態様は、第１パッドと、第１端子と、温度検出素子の電圧に基づいて、温度を検出する第１温度検出回路と、前記第１端子に温度検出用の検出抵抗と、前記第１パッドとが接続される第１の場合、前記第１パッドを介して入力される前記検出抵抗の抵抗値に応じた第１電圧に基づいて、温度を検出する第２温度検出回路と、前記第１の場合、前記第２温度検出回路の検出結果に基づいて動作し、前記第１端子に前記第１パッドが接続されていない第２の場合、前記第１温度検出回路の検出結果に基づいて動作する回路と、を備える集積回路。
【0008】
前述した課題を解決する主たる本発明の第２の態様は、インダクタと、前記インダクタに流れるインダクタ電流を制御する第１及び第２トランジスタと、を備え、入力電圧から目的レベルの出力電圧を生成する電源回路であって、前記第１及び第２トランジスタのスイッチングを制御し、第１端子を有する集積回路と、前記第１端子に接続され、温度検出用の検出抵抗と、を備え、前記集積回路は、温度検出素子の電圧に基づいて、温度が第１温度より高いか否かを検出する第１温度検出回路と、前記検出抵抗の抵抗値に応じた第１電圧に基づいて、温度が第２温度より高いか否かを検出する第２温度検出回路と、前記第１温度検出回路が前記第１温度を検出するか、前記第２温度検出回路が前記第２温度を検出すると、前記第１及び第２トランジスタのスイッチングのスイッチングを停止するスイッチング制御回路と、を備える。
【発明の効果】
【0009】
本発明によれば、利用者に適した温度検出方法を選択できる集積回路を提供することができる。
【図面の簡単な説明】
【0010】
【図1】電源回路１０の一例を示す図である。
【図2】制御ブロック３５ａを説明するための図である。
【図3】制御ＩＣ５０ａの一例を示す図である。
【図4】レギュレータ１００の一例を示す図である。
【図5】過熱保護回路１０３の一例を示す図である。
【図6】過熱保護回路１０４の一例を示す図である。
【図7】通常モードにおける信号Ｖｄ１，Ｖｄ２の一例を示す図である。
【図8】バーストモードにおける信号Ｖｄ１，Ｖｄ２の一例を示す図である。
【図9】制御ブロック３５ａの主要な波形を説明するための図である。
【図10】制御ブロック３５ｂを説明するための図である。
【図11】制御ＩＣ５０ｂの一例を示す図である。
【図12】制御ブロック３５ｂの主要な波形を説明するための図である。
【図13】制御ＩＣ５０の一例を示す図である。
【発明を実施するための形態】
【0011】
本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。
【0012】
ここでは、各図面に示される同一又は同等の構成要素、部材等には同一の符号を付し、適宜重複した説明は省略する。また、本実施形態で、「接続」とは、特段の言及がない限り電気的に接続されている状態をいう。このため「接続」には、２つの部品が配線のみならず、例えば、抵抗を介して接続されている場合も含む。
【0013】
＝＝＝＝＝本実施形態＝＝＝＝＝
＜＜＜ＤＣ－ＤＣコンバータ１０の概要＞＞＞
図１は、本実施形態のＤＣ―ＤＣコンバータ１０の一例を示す図である。ＤＣ－ＤＣコンバータ１０は、所定の入力電圧Ｖｉｎ（例えば、４００Ｖ）から、目的レベルの出力電圧Ｖｏｕｔ（例えば、１２Ｖ）を負荷１１に生成するＬＬＣ電流共振型の電源回路である。
＜＜＜ＤＣ－ＤＣコンバータ１０の概要＞＞＞
図１は、本実施形態のＤＣ―ＤＣコンバータ１０の一例を示す図である。ＤＣ－ＤＣコンバータ１０は、所定の入力電圧Ｖｉｎ（例えば、４００Ｖ）から、目的レベルの出力電圧Ｖｏｕｔ（例えば、１２Ｖ）を負荷１１に生成するＬＬＣ電流共振型の電源回路である。
【0014】
ＤＣ―ＤＣコンバータ１０は、コンデンサ３０，３１，４２、ＮＭＯＳトランジスタ３２，３３、トランス３４、制御ブロック３５、ダイオード４０，４１、定電圧回路４３、及び発光ダイオード４４を含んで構成される。
【0015】
コンデンサ３０は、入力電圧Ｖｉｎが印加される電源ラインと、接地側のグランドラインとの間の電圧を安定化させ、ノイズ等を除去する。なお、入力電圧Ｖｉｎは、所定レベルの直流電圧である。
【0016】
ＮＭＯＳトランジスタ３２は、ハイサイド側（電源側）のパワートランジスタであり、ＮＭＯＳトランジスタ３３は、ローサイド側（接地側）のパワートランジスタである。なお、本実施形態では、スイッチング素子としてＮＭＯＳトランジスタ３２，３３が用いられているが、例えば、ＰＭＯＳトランジスタやバイポーラトランジスタであっても良い。
【0017】
トランス３４は、１次コイルＬ１、２次コイルＬ２，Ｌ３、補助コイルＬ４を備えており、１次コイルＬ１と、２次コイルＬ２，Ｌ３と、補助コイルＬ３との間は絶縁されている。トランス３４においては、１次側の１次コイルＬ１の両端の電圧の変化に応じて、２次側の２次コイルＬ２，Ｌ３に電圧が発生し、２次コイルＬ２，Ｌ３の電圧の変化に応じて、１次側の補助コイルＬ４の電圧が発生する。
【0018】
また、１次コイルＬ１は、一端にＮＭＯＳトランジスタ３２のソースと、ＮＭＯＳトランジスタ３３のドレインが接続され、他端にＮＭＯＳトランジスタ３３のソースがコンデンサ３１を介して接続されている。
【0019】
したがって、ＮＭＯＳトランジスタ３２，３３のスイッチングが開始されると、２次コイルＬ２，Ｌ３と、補助コイルＬ４の夫々の電圧が変化することとなる。なお、１次コイルＬ１と２次コイルＬ２，Ｌ３とは、同極性で電磁結合されており、２次コイルＬ２，Ｌ３と補助コイルＬ４も、同極性で電磁結合されている。
【0020】
制御ブロック３５は、ＮＭＯＳトランジスタ３２，３３のスイッチングを制御するための回路ブロックであり、詳細は後述する。
【0021】
ダイオード４０，４１は、２次コイルＬ２，Ｌ３の電圧を整流し、コンデンサ４２は、整流された電圧を平滑化する。この結果、コンデンサ４２には、平滑化された出力電圧Ｖｏｕｔが生成される。なお、出力電圧Ｖｏｕｔは、目的レベルの直流電圧（例えば、１２Ｖ）となる。
【0022】
定電圧回路４３は、一定の直流電圧を生成する回路であり、例えば、シャントレギュレータを用いて構成される。
【0023】
発光ダイオード４４は、出力電圧Ｖｏｕｔと、定電圧回路４３の出力との差に応じた強度の光を発光する素子であり、後述するフォトトランジスタ（不図示）とともに、フォトカプラを構成する。本実施形態では、出力電圧Ｖｏｕｔのレベルが高くなると、発光ダイオード４４からの光の強度は強くなる。
【0024】
本実施形態では、ＮＭＯＳトランジスタ３２は、「電源側の第１トランジスタ」に相当し、ＮＭＯＳトランジスタ３３は、「接地側の第２トランジスタ」に相当する。また、１次コイルＬ１は「インダクタ」に相当し、１次コイルに流れる電流は「インダクタ電流」に相当する。
【0025】
＝＝＝制御ブロック３５の第１実施形態＝＝＝
図２は、制御ブロック３５の第１実施形態である制御ブロック３５ａの一例を示す図である。図２において、紙面の一点鎖線の左側の領域に含まれる構成が制御ブロック３５ａに相当する。なお、詳細は後述するが、制御ブロック３５ａは、内部のレギュレータを用いつつ、ＤＣ－ＤＣコンバータ１０を制御するブロックである。
図２は、制御ブロック３５の第１実施形態である制御ブロック３５ａの一例を示す図である。図２において、紙面の一点鎖線の左側の領域に含まれる構成が制御ブロック３５ａに相当する。なお、詳細は後述するが、制御ブロック３５ａは、内部のレギュレータを用いつつ、ＤＣ－ＤＣコンバータ１０を制御するブロックである。
【0026】
制御ブロック３５ａは、制御ＩＣ５０ａ、ダイオード６０，７２、コンデンサ６１，６３，６４，６７，６８，７０，７１、フォトトランジスタ６２、及び抵抗６５，６６，７３を含む。
【0027】
制御ＩＣ５０ａは、ＮＭＯＳトランジスタ３２，３３のスイッチングを制御する集積回路であり、端子ＶＣＣ，ＦＢ，ＩＳ，ＣＡ，Ａ，Ｓ，Ｂ，ＨＯ，ＬＯを有する。なお、制御ＩＣ５０ａには、例えば、接地される端子（いわゆる、接地端子）も設けられているが、便宜上、ここでは一部の端子のみを図示している。
【0028】
端子ＶＣＣは、制御ＩＣ５０を動作させるための電源電圧Ｖｃｃが印加される端子である。端子ＶＣＣには、ダイオード６０のカソードと、一端が接地されたコンデンサ６１とが接続されている。また、ダイオード６０のアノードは、補助コイルＬ４に接続されている。
【0029】
詳細は後述するが、コンデンサ６１は、制御ＩＣ５０ａがＮＭＯＳトランジスタ３２，３３のスイッチングを開始すると充電される。そして、コンデンサ６１の充電電圧が、制御ＩＣ５０ａを動作させる電源電圧Ｖｃｃとなる。
【0030】
端子ＦＢは、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂが生じる端子であり、フォトトランジスタ６２、及びコンデンサ６３が接続される。フォトトランジスタ６２は、図１の発光ダイオード４４からの光の強度に応じた大きさのバイアス電流Ｉ１を、端子ＦＢから接地へと流し、コンデンサ６３は、端子ＦＢと、接地との間のノイズを除去するために設けられる。このため、フォトトランジスタ６２は、シンク電流を生成するトランジスタとして動作する。
【0031】
端子ＩＳは、ＤＣ－ＤＣコンバータ１０の共振電流に応じた電圧が印加される端子である。ここで、コンデンサ６４及び抵抗６５が接続されるノードには、１次コイルＬ１の共振電流の電流値に応じた電圧が発生する。そして、抵抗６６及びコンデンサ６７は、低域通過フィルタを構成する。このため、端子ＩＳには、１次コイルＬ１の共振電流の電流値に応じ、ノイズ成分が除去された電圧Ｖｓが印加される。
【0032】
なお、共振電流の電流値は、ＤＣ－ＤＣコンバータ１０の入力電力に応じて増加する。また、ＤＣ－ＤＣコンバータ１０の入力電力は、負荷１１で消費される電力に応じて増加する。このため、端子ＩＳに印加される電圧Ｖｉｓは、負荷１１の消費電力に応じた電圧を示すことになる。
【0033】
端子ＣＡは、端子ＩＳの電圧Ｖｉｓに応じて変化する電圧Ｖｃａをコンデンサ６８に印加する。
【0034】
端子Ａは、制御ＩＣ５０ａの内部に設けられたレギュレータ（後述）からの電圧Ｖｒｅｇ１が印加される端子である。端子Ａには、電圧Ｖｒｅｇ１を安定化させるためのコンデンサ７０が接続されている。
【0035】
端子Ｓは、電源側のＮＭＯＳトランジスタ３２と、接地側のＮＭＯＳトランジスタ３３との接続点の電圧が印加される端子である。本実施形態では、ＮＭＯＳトランジスタ３２がオンすると、端子Ｓには、電圧Ｖｉｎが印加され、ＮＭＯＳトランジスタ３３がオンすると、接地電圧が印加される。なお、本実施形態では、端子Ｓの電圧を電圧Ｖｓとする。このため、電圧Ｖｓは、電圧Ｖｉｎと、０（ゼロ）Ｖとの間で変化することになる。
【0036】
端子Ｂは、電源側のＮＭＯＳトランジスタ３２をオンするための電圧が印加される端子である。端子Ｂには、一端が端子Ｓに接続されたコンデンサ７１の他端が接続されている。また、端子Ｂには、ダイオード７２、及び抵抗７３が接続されている。本実施形態では、ダイオード７２のカソードが、端子Ｂに接続され、アノードは、抵抗７３を介してコンデンサ７０に接続されている。
【0037】
したがって、端子Ｓの電圧Ｖｓが接地電圧（０Ｖ）となった際、コンデンサ７１は、端子Ａに接続された制御ＩＣ５０ａ内部のレギュレータ（後述）からの電流で充電される。一方、端子Ｓの電圧Ｖｓが、電圧Ｖｉｎとなると、端子Ｂの電圧Ｖｂは、電圧Ｖｉｎよりコンデンサ７１の充電電圧だけ高い電圧となる。したがって、コンデンサ７１は、いわゆるブートストラップ電圧を生成する素子である。
【0038】
端子ＨＯは、ＮＭＯＳトランジスタ３２を駆動する駆動信号Ｖｄｒ１が出力される端子であり、ＮＭＯＳトランジスタ３２のゲートが接続される。
【0039】
端子ＬＯは、ＮＭＯＳトランジスタ３３を駆動する駆動信号Ｖｄｒ２が出力される端子であり、ＮＭＯＳトランジスタ３３のゲートが接続される。
【0040】
＜＜＜制御ＩＣ５０ａの詳細＞＞＞
図３は、制御ＩＣ５０ａの構成の一例を示す図である。制御ＩＣ５０ａは、レギュレータ１００，１０１、負荷検出回路１０２、過熱保護回路１０３，１０４、スイッチング制御回路１０５、及びパッドＰＡ～ＰＤを含んで構成される。ここで、「パッド」とは、所定の回路の所定のノードに接続される電極であり、ボンディングワイヤ（以下、ワイヤと称する）が接続される。
図３は、制御ＩＣ５０ａの構成の一例を示す図である。制御ＩＣ５０ａは、レギュレータ１００，１０１、負荷検出回路１０２、過熱保護回路１０３，１０４、スイッチング制御回路１０５、及びパッドＰＡ～ＰＤを含んで構成される。ここで、「パッド」とは、所定の回路の所定のノードに接続される電極であり、ボンディングワイヤ（以下、ワイヤと称する）が接続される。
【0041】
＝＝＝パッドＰＡ＝＝＝
パッドＰＡは、端子ＶＣＣからのワイヤが接続される電極である。このため、パッドＰＡには、電源電圧Ｖｃｃが印加される。また、本実施形態では、パッドＰＡは、レギュレータ１００，１０１のそれぞれに、例えばメタル配線で接続されている。したがって、レギュレータ１００，１０１には、パッドＰＡを介して電源電圧Ｖｃｃが供給されることになる。
パッドＰＡは、端子ＶＣＣからのワイヤが接続される電極である。このため、パッドＰＡには、電源電圧Ｖｃｃが印加される。また、本実施形態では、パッドＰＡは、レギュレータ１００，１０１のそれぞれに、例えばメタル配線で接続されている。したがって、レギュレータ１００，１０１には、パッドＰＡを介して電源電圧Ｖｃｃが供給されることになる。
【0042】
＝＝＝レギュレータ１００＝＝＝
レギュレータ１００は、電源電圧Ｖｃｃに基づいて、パッドＰＢに対して、電圧Ｖｒｅｇ１（例えば、１０Ｖ）を生成する電源回路である。レギュレータ１００は、図４に示すように、オペアンプ２００、ＰＭＯＳトランジスタ２０１、抵抗２０２，２０３を含んで構成される。
レギュレータ１００は、電源電圧Ｖｃｃに基づいて、パッドＰＢに対して、電圧Ｖｒｅｇ１（例えば、１０Ｖ）を生成する電源回路である。レギュレータ１００は、図４に示すように、オペアンプ２００、ＰＭＯＳトランジスタ２０１、抵抗２０２，２０３を含んで構成される。
【0043】
オペアンプ２００は、抵抗２０２，２０３の接続点の電圧Ｖｄｉｖが、反転入力に印加される基準電圧Ｖｒｅｆ１となるよう、ＰＭＯＳトランジスタ２０１のゲート電圧を調整する。この結果、ＰＭＯＳトランジスタ２０１は、所定レベルの電圧Ｖｒｅｇ１をパッドＰＢに印加する。
【0044】
ここで、本実施形態の制御ＩＣ５０ａでは、図３に示すように、パッドＰＢと、端子Ａとの間はワイヤＷ１で接続されている。したがって、電圧Ｖｒｅｇ１は、パッドＰＢを介し、端子Ａに印加されることになる。
【0045】
また、本実施形態のレギュレータ１００は、スイッチング制御回路１０５からのハイレベル（以下、Ｈレベル）の信号Ｓｒｅｇに基づいて、電圧Ｖｒｅｇ１を生成し、ローレベル（以下、Ｌレベル）の信号Ｓｒｅｇに基づいて、電圧Ｖｒｅｇ１の生成を停止する。なお、電圧Ｖｒｅｇ１は、「第２電圧」に相当する。
【0046】
＝＝＝レギュレータ１０１＝＝＝
レギュレータ１０１は、電源電圧Ｖｃｃに基づいて、制御ＩＣ５０ａの内部の各種回路を動作させるための電圧Ｖｒｅｇ２（例えば、５Ｖ）を生成する電源回路である。ここで「各種回路」とは、負荷検出回路１０２、過熱保護回路１０３，１０４、及びスイッチング制御回路１０５である。なお、レギュレータ１０１は、レギュレータ１００と同様であるため、ここでは詳細は説明は省略する。
レギュレータ１０１は、電源電圧Ｖｃｃに基づいて、制御ＩＣ５０ａの内部の各種回路を動作させるための電圧Ｖｒｅｇ２（例えば、５Ｖ）を生成する電源回路である。ここで「各種回路」とは、負荷検出回路１０２、過熱保護回路１０３，１０４、及びスイッチング制御回路１０５である。なお、レギュレータ１０１は、レギュレータ１００と同様であるため、ここでは詳細は説明は省略する。
【0047】
＝＝＝負荷検出回路１０２＝＝＝
負荷検出回路１０２は、負荷１１の状態（ここでは、負荷１１の消費電力）を検出する回路である。具体的には、負荷検出回路１０２は、端子ＩＳに印加される電圧Ｖｉｓに基づいて、負荷１１に流れる負荷電流Ｉоｕｔに応じた電圧Ｖｃａを端子ＣＡに印加する。
負荷検出回路１０２は、負荷１１の状態（ここでは、負荷１１の消費電力）を検出する回路である。具体的には、負荷検出回路１０２は、端子ＩＳに印加される電圧Ｖｉｓに基づいて、負荷１１に流れる負荷電流Ｉоｕｔに応じた電圧Ｖｃａを端子ＣＡに印加する。
【0048】
＝＝＝過熱保護回路１０３＝＝＝
過熱保護回路（ＯＴＰ）１０３は、制御ＩＣ５０ａの温度が所定温度Ｔａ（例えば、１２５℃）より高くなると、ＤＣ－ＤＣコンバータ１０を保護する回路である。過熱保護回路１０３は、図５に示すように、電流源２１０、ダイオード２１１、コンパレータ２１２、及びＡＮＤ回路２１３を含んで構成される。
過熱保護回路（ＯＴＰ）１０３は、制御ＩＣ５０ａの温度が所定温度Ｔａ（例えば、１２５℃）より高くなると、ＤＣ－ＤＣコンバータ１０を保護する回路である。過熱保護回路１０３は、図５に示すように、電流源２１０、ダイオード２１１、コンパレータ２１２、及びＡＮＤ回路２１３を含んで構成される。
【0049】
電流源２１０は、所定の電流Ｉｂ１を、ダイオード２１１に供給する。ダイオード２１１は、温度が上昇すると、順方向電圧Ｖｆが低下する特性を有する。なお、ダイオード２１１は、「温度検出素子」に相当する。
【0050】
コンパレータ２１２は、温度に応じて変化する順方向電圧Ｖｆと、所定温度Ｔａに対応する基準電圧Ｖｒｅｆ２とを比較し、比較結果Ｖｏ１を出力する。具体的には、コンパレータ２１２は、順方向電圧Ｖｆが基準電圧Ｖｒｅｆ２より高い場合、温度（ここでは、ダイオード２１１の温度）は、所定温度Ｔａより低いことを示すＬレベルの電圧Ｖｏ１を出力する。一方、コンパレータ２１２は、順方向電圧Ｖｆが基準電圧Ｖｒｅｆ２より低い場合、温度は、所定温度Ｔａより高いことを示すＨレベルの電圧Ｖｏ１を出力する。
【0051】
ＡＮＤ回路２１３は、スイッチング制御回路１０５から、過熱保護回路１０３を動作させるべく、Ｈレベルの信号Ｓｏｔｐ１が入力されると、コンパレータ２１２の比較結果を、電圧Ｖｏｔｐ１として出力する。なお、信号Ｓｏｔｐ１がＬレベルの場合、過熱保護回路１０３は、常にＬレベルの電圧Ｖｏｔｐ１を出力する。
【0052】
ここで、過熱保護回路１０３は、「第１温度検出回路」に相当し、所定温度Ｔａは、「第１温度」に相当する。
【0053】
＝＝＝過熱保護回路１０４＝＝＝
過熱保護回路（ＯＴＰ）１０４は、制御ＩＣ５０ａの外部に接続されたサーミスタ（後述）の温度が、所定温度Ｔｂ（例えば、１１０℃）より高くなると、ＤＣ－ＤＣコンバータ１０を保護する回路である。過熱保護回路１０４は、図６に示すように、電流源２２０、コンパレータ２２１、及びＡＮＤ回路２３２を含んで構成される。
過熱保護回路（ＯＴＰ）１０４は、制御ＩＣ５０ａの外部に接続されたサーミスタ（後述）の温度が、所定温度Ｔｂ（例えば、１１０℃）より高くなると、ＤＣ－ＤＣコンバータ１０を保護する回路である。過熱保護回路１０４は、図６に示すように、電流源２２０、コンパレータ２２１、及びＡＮＤ回路２３２を含んで構成される。
【0054】
電流源２１０は、所定の電流Ｉｂ２をパッドＰＣに供給する。また、電流源２１０の下流側のノードは、コンパレータ２２１の反転入力端子に接続されている。したがって、例えば、パッドＰＣが、端子Ａを介して外部のサーミスタ（後述）に接続されている場合、コンパレータ２２１の反転入力端子には、サーミスタ（後述）の抵抗値に応じた電圧が印加されることになる。なお、ここでは、パッドＰＣの電圧を電圧Ｖｐとする。
【0055】
また、図３の制御ＩＣ５０ａでは、パッドＰＣは、いわゆるオープン状態になっている。したがって、制御ＩＣ５０ａでは、電流源２１０の下流側のノード（つまり、コンパレータ２２１の反転入力端子）の電圧Ｖｐは、ほぼ、電流源２１０の電源側のノードの電圧Ｖｒｅｇ２まで上昇している。また、詳細は後述するが、端子Ａに接続されるサーミスタは、温度が上昇すると、抵抗値が小さくなる特性を有する。
【0056】
コンパレータ２２１は、電圧Ｖｐと、所定温度Ｔｂに対応する基準電圧Ｖｒｅｆ３とを比較し、比較結果Ｖｏ２を出力する。具体的には、コンパレータ２１２は、電圧Ｖｐが基準電圧Ｖｒｅｆ３より高い場合、温度（ここでは、サーミスタの温度）は、所定温度Ｔｂより低いことを示すＬレベルの電圧Ｖｏ２を出力する。一方、コンパレータ２２１は、電圧Ｖｐが基準電圧Ｖｒｅｆ３より低い場合、サーミスタ温度は、所定温度Ｔｂより高いことを示すＨレベルの電圧Ｖｏ２を出力する。なお、パッドＰＣがいわゆるオープン状態である場合、コンパレータ２２１は、Ｌレベルの電圧Ｖｏ２を出力する。
【0057】
ＡＮＤ回路２２２は、スイッチング制御回路１０５から、過熱保護回路１０４を動作させるべく、Ｈレベルの信号Ｓｏｔｐ２が入力されると、コンパレータ２２１の比較結果を、電圧Ｖｏｔｐ２として出力する。なお、信号Ｓｏｔｐ２がＬレベルの場合、過熱保護回路１０４は、常にＬレベルの電圧Ｖｏｔｐ２を出力する。
【0058】
ここで、過熱保護回路１０４は、「第２温度検出回路」に相当し、所定温度Ｔｂは、「第２温度」に相当する。また、本実施形態では、所定温度Ｔｂは、所定温度Ｔａより低い温度である。また、電圧Ｖｐは、「第１電圧」に相当する。
【0059】
＝＝＝スイッチング制御回路１０５＝＝＝
図３のスイッチング制御回路１０５は、制御ＩＣ５０ａを統括制御するとともに、ＮＭＯＳトランジスタ３２，３３のスイッチングを制御する回路である。スイッチング制御回路１０５は、抵抗１１０，記憶回路１１１、制御回路１１２、及び駆動回路１１３，１１４を含んで構成される。
＜＜抵抗１１０＞＞
抵抗１１０は、図２のフォトトランジスタ６２のバイアス電流Ｉ１に応じた帰還電圧Ｖｆｂを端子ＦＢに発生させる素子であり、一端には電圧Ｖｒｅｇ２が印加され、他端は端子ＦＢに接続されている。
図３のスイッチング制御回路１０５は、制御ＩＣ５０ａを統括制御するとともに、ＮＭＯＳトランジスタ３２，３３のスイッチングを制御する回路である。スイッチング制御回路１０５は、抵抗１１０，記憶回路１１１、制御回路１１２、及び駆動回路１１３，１１４を含んで構成される。
＜＜抵抗１１０＞＞
抵抗１１０は、図２のフォトトランジスタ６２のバイアス電流Ｉ１に応じた帰還電圧Ｖｆｂを端子ＦＢに発生させる素子であり、一端には電圧Ｖｒｅｇ２が印加され、他端は端子ＦＢに接続されている。
【0060】
なお、本実施形態では、出力電圧Ｖｏｕｔが目的レベルより高くなると、発光ダイオード４４の光の強度が強くなり、バイアス電流Ｉ１が増加する。このため、帰還電圧Ｖｆｂは低下する。一方、出力電圧Ｖｏｕｔが目的レベルより低くなると、発光ダイオード４４の光の強度が強くなり、バイアス電流Ｉ１が減少する。このため、帰還電圧Ｖｆｂは上昇する。
【0061】
＜＜記憶回路１１１＞＞
記憶回路１１１は、例えば、制御ＩＣ５０ａの動作条件を示す各種情報を記憶する。ここで、「各種情報」には、制御回路１１２に上述した信号Ｓｒｅｇ，Ｓｏｔｐ１，Ｓｏｔｐ２を出力させるための情報を含む。なお、記憶回路１２１は、例えばレジスタやメモリを含んで構成される。
記憶回路１１１は、例えば、制御ＩＣ５０ａの動作条件を示す各種情報を記憶する。ここで、「各種情報」には、制御回路１１２に上述した信号Ｓｒｅｇ，Ｓｏｔｐ１，Ｓｏｔｐ２を出力させるための情報を含む。なお、記憶回路１２１は、例えばレジスタやメモリを含んで構成される。
【0062】
＜＜制御回路１１２＞＞
制御回路１１２は、記憶回路１１１に記憶された情報に基づいて、信号Ｓｒｅｇ，Ｓｏｔｐ１，Ｓｏｔｐ２を出力する。また、制御回路１１２は、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂと、負荷１１の負荷電流Ｉｏｕｔに応じた電圧Ｖｃａと、に基づいて、ＮＭＯＳトランジスタ３２，３３のそれぞれのオンオフを制御するための信号Ｖｄ１，Ｖｄ２を出力する。
制御回路１１２は、記憶回路１１１に記憶された情報に基づいて、信号Ｓｒｅｇ，Ｓｏｔｐ１，Ｓｏｔｐ２を出力する。また、制御回路１１２は、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂと、負荷１１の負荷電流Ｉｏｕｔに応じた電圧Ｖｃａと、に基づいて、ＮＭＯＳトランジスタ３２，３３のそれぞれのオンオフを制御するための信号Ｖｄ１，Ｖｄ２を出力する。
【0063】
詳細は後述するが、本実施形態では、信号Ｖｄ１がＨレベルになると、ＮＭＯＳトランジスタ３２はオンし、信号Ｖｄ１がＬレベルになると、ＮＭＯＳトランジスタ３２はオフする。また、信号Ｖｄ２がＨレベルになると、ＮＭＯＳトランジスタ３３はオンし、信号Ｖｄ２がＬレベルになると、ＮＭＯＳトランジスタ３３はオフする。
【0064】
また、制御回路１１２は、電圧Ｖｃａに基づいて負荷１１が軽負荷の状態でないと判定すると、通常モードで動作し、負荷１１が軽負荷の状態であると判定すると、バーストモードで動作する。なお、負荷１１が軽負荷の状態とは、例えば、負荷電流Ｉｏｕｔが所定電流（例えば、１００ｍＡ）以下の状態である。
【0065】
ここで、「通常モード」とは、図７に示すように、ＮＭＯＳトランジスタ３２，３３が連続的にスイッチングされる動作モードである。なお、制御回路１１２は、この際、帰還電圧Ｖｆｂのレベルで定まる周波数を有し、デューティ比が一定（例えば、５０％）のパルス状の信号Ｖｄ１，Ｖｄ２をに出力する。
【0066】
また、「バーストモード」とは、図８に示すように、ＮＭＯＳトランジスタ３２，３３を連続的にスイッチングされるスイッチング期間と、間欠的にスイッチングが停止される停止期間とが交互に繰り返される動作モードである。なお、この際の信号Ｖｄｒ１，Ｖｄｒ２の周波数も帰還電圧Ｖｆｂのレベルで定まる。
【0067】
なお、制御回路１１２は、通常モード、バーストモードの何れにおいても、ＮＭＯＳトランジスタ３２，３３が同時にオンしないよう、デッドタイムを設けつつ、信号Ｖｄ１と、信号Ｖｄ２とを、相補的に変化させる。
【0068】
また、本実施形態の制御回路１１２は、過熱保護回路１０３，１０４からの電圧Ｖｏｔｐ１，Ｖｏｔｐ２の何れかがＨレベルとなると、ＮＭＯＳトランジスタ３２，３３がオフするよう、信号Ｖｄ１，Ｖｄ２をともにＬレベルに変化させる。
【0069】
＜＜駆動回路１１３＞＞
駆動回路１１３は、信号Ｖｄ１と同じ論理レベルの駆動信号Ｖｄｒ１を端子ＨＯに出力する。具体的には、駆動回路１１３は、Ｈレベルの信号Ｖｄ１に基づいて、Ｈレベルの駆動信号Ｖｄｒ１を出力し、Ｌレベルの信号Ｖｄ１に基づいて、Ｌレベルの駆動信号Ｖｄｒ１を出力する（図７、及び図８参照）。
駆動回路１１３は、信号Ｖｄ１と同じ論理レベルの駆動信号Ｖｄｒ１を端子ＨＯに出力する。具体的には、駆動回路１１３は、Ｈレベルの信号Ｖｄ１に基づいて、Ｈレベルの駆動信号Ｖｄｒ１を出力し、Ｌレベルの信号Ｖｄ１に基づいて、Ｌレベルの駆動信号Ｖｄｒ１を出力する（図７、及び図８参照）。
【0070】
本実施形態では、駆動回路１１３に対しては、電圧Ｖｂが電源として供給され、電圧Ｖｓが接地電圧として印加されている。したがって、駆動信号Ｖｄｒ１のＨレベルは、電圧Ｖｂのレベルとなり、駆動信号Ｖｄｒ１のＬレベルは、電圧Ｖｓのレベルとなる。駆動回路１１３は、このような駆動信号Ｖｄｒ１を端子ＨＯから出力し、ＮＭＯＳトランジスタ３２を駆動する。
【0071】
＜＜駆動回路１１４＞＞
駆動回路１１４は、信号Ｖｄ２と同じ論理レベルの駆動信号Ｖｄｒ２を端子ＬＯに出力する。具体的には、駆動回路１１４は、Ｈレベルの信号Ｖｄ２に基づいて、Ｈレベルの駆動信号Ｖｄｒ２を出力し、Ｌレベルの信号Ｖｄ２に基づいて、Ｌレベルの駆動信号Ｖｄｒ２を出力する（図７、及び図８参照）。
駆動回路１１４は、信号Ｖｄ２と同じ論理レベルの駆動信号Ｖｄｒ２を端子ＬＯに出力する。具体的には、駆動回路１１４は、Ｈレベルの信号Ｖｄ２に基づいて、Ｈレベルの駆動信号Ｖｄｒ２を出力し、Ｌレベルの信号Ｖｄ２に基づいて、Ｌレベルの駆動信号Ｖｄｒ２を出力する（図７、及び図８参照）。
【0072】
パッドＰＤは、駆動回路１１４に電源を印加するための電極であり、端子Ａに対してワイヤＷ２で接続されている。したがって、本実施形態では、駆動回路１１４に対しては、電圧Ｖｒｅｇ１が電源として供給され、０Ｖが接地電圧として印加されている。
【0073】
この結果、駆動信号Ｖｄｒ２のＨレベルは、電圧Ｖｒｅｇ１のレベルとなり、駆動信号Ｖｄｒ１のＬレベルは、０Ｖとなる。駆動回路１１４は、このような駆動信号Ｖｄｒ２を端子ＬＯから出力し、ＮＭＯＳトランジスタ３３を駆動する。
【0074】
ここで、端子Ａは、「第１端子」に相当し、端子ＶＣＣは、「第２端子」に相当する。また、パッドＰＣは、「第１パッド」に相当し、パッドＰＢは、「第２パッド」に相当し、パッドＰＤは、「第３パッド」に相当する。スイッチング制御回路１０５は「回路」に相当し、駆動回路１１３は、「第１駆動回路」に相当し、駆動回路１１４は、「第２駆動回路」に相当する。また、信号Ｖｄ１は、「第１信号」に相当し、信号Ｖｄ２は、「第２信号」に相当する。
【0075】
＜＜＜制御ブロック３５ａを用いたＤＣ－ＤＣコンバータ１０の動作波形＞＞＞
図９は、制御ブロック３５ａを用いたＤＣ－ＤＣコンバータ１０の動作波形を説明するための図である。なお、図３では省略しているが、制御ＩＣ５０ａには、外部の電源に基づいて、制御ＩＣ５０ａの電源電圧Ｖｃｃを生成する起動回路（不図示）が含まれている。そして、時刻ｔ０以前において、起動回路（不図示）が、外部の電源に基づいて、電源電圧Ｖｃｃを生成していることとする。また、本実施形態では、制御ＩＣ５０ａの起動時には、記憶回路１１１の情報に基づいて制御回路１１２は、通常モードで動作する。
図９は、制御ブロック３５ａを用いたＤＣ－ＤＣコンバータ１０の動作波形を説明するための図である。なお、図３では省略しているが、制御ＩＣ５０ａには、外部の電源に基づいて、制御ＩＣ５０ａの電源電圧Ｖｃｃを生成する起動回路（不図示）が含まれている。そして、時刻ｔ０以前において、起動回路（不図示）が、外部の電源に基づいて、電源電圧Ｖｃｃを生成していることとする。また、本実施形態では、制御ＩＣ５０ａの起動時には、記憶回路１１１の情報に基づいて制御回路１１２は、通常モードで動作する。
【0076】
制御ＩＣ５０ａが起動された後、時刻ｔ０になると、制御回路１１２は、信号Ｓｒｅｇ，Ｓｏｔｐ１をともにＨレベルとし、信号Ｓｏｔｐ２をＬレベルとする。この結果、時刻ｔ１にレギュレータ１００は、所定レベルの電圧Ｖｒｅｇ１を生成する。
【0077】
また、電圧Ｖｒｅｇ１が生成された後、制御回路１１２は、帰還電圧Ｖｆｂに応じた周波数の信号Ｖｄ１，Ｖｄ２を出力する。この結果、ＮＭＯＳトランジスタ３２，３３は、駆動信号Ｖｄｒ１，Ｖｄｒ２に基づいてオン、オフされることになる。
【0078】
そして、例えば時刻ｔ２に過熱保護回路１０３のダイオード２１１が検出する温度が、所定温度Ｔａより高くなると、過熱保護回路１０３は、電圧Ｖｏｔｐ１をＨレベルに変化させる。この結果、制御回路１１２は、信号Ｖｄ１，Ｖｄ２の生成を停止する（信号Ｖｄ１，Ｖｄ２をともにＬレベルとする）ため、ＮＭＯＳトランジスタ３２，３３の駆動は停止される。
【0079】
また、時刻ｔ３に過熱保護回路１０３のダイオード２１１が検出する温度が、所定温度Ｔａより低くなると、過熱保護回路１０３は、電圧Ｖｏｔｐ１をＬレベルに変化させる。この結果、制御回路１１２は、信号Ｖｄ１，Ｖｄ２の生成するため、ＮＭＯＳトランジスタ３２，３３の駆動は再開される。
【0080】
＝＝＝制御ブロック３５の第２実施形態＝＝＝
図１０は、制御ブロック３５の第２実施形態である制御ブロック３５ｂの一例を示す図である。図１０において、紙面の一点鎖線の左側の領域に含まれる構成が制御ブロック３５ｂに相当する。なお、詳細は後述するが、制御ブロック３５ｂは、制御ＩＣ５０ｂの外部のレギュレータ８０、及びサーミスタ９１を用いつつ、ＤＣ－ＤＣコンバータ１０を制御するブロックである。
図１０は、制御ブロック３５の第２実施形態である制御ブロック３５ｂの一例を示す図である。図１０において、紙面の一点鎖線の左側の領域に含まれる構成が制御ブロック３５ｂに相当する。なお、詳細は後述するが、制御ブロック３５ｂは、制御ＩＣ５０ｂの外部のレギュレータ８０、及びサーミスタ９１を用いつつ、ＤＣ－ＤＣコンバータ１０を制御するブロックである。
【0081】
制御ブロック３５ａは、制御ＩＣ５０ａ、ダイオード６０，８３、コンデンサ６１，６３，６４，６７，８１，８２，９２、フォトトランジスタ６２、抵抗６５，６６，８４，９０、レギュレータ（ＲＥＧ）８０、及びサーミスタ９１を含む。なお、図２と、図１０とで、同じ符号が付された構成は同じである。このため、ここでは、端子ＶＣＣに接続された、レギュレータ８０、コンデンサ８１，８２、ダイオード８３、及び抵抗８４と、端子Ａに接続された、抵抗９０、サーミスタ９１、及びコンデンサ９２を中心に説明する。
【0082】
制御ブロック３５ｂにおける端子ＶＣＣと、ダイオード６０及びコンデンサ６１の接続点との間には、レギュレータ８０が設けられている。レギュレータ８０（ＲＥＧ）は、コンデンサ６１の電源電圧Ｖｃｃに基づいて、所定レベルの電圧Ｖｒｅｇ３（例えば、１０Ｖ）を生成する。
【0083】
コンデンサ８１は、レギュレータ８０の電圧Ｖｒｅｇ３を安定化させる素子であり、端子ＶＣＣと、レギュレータ８０の出力ノードと、に接続されている。このため、コンデンサ８１には、電圧Ｖｒｅｇ３が印加されることになる。
【0084】
コンデンサ８２は、図２のコンデンサ７１と同様にブートストラップ電圧を生成する素子であり、端子Ｂと、端子Ｓとの間に接続される。
【0085】
また、端子Ｂには、ダイオード８３、及び抵抗８４が接続されている。本実施形態では、ダイオード８３のカソードが、端子Ｂに接続され、アノードは、抵抗８４を介してコンデンサ８１に接続されている。
【0086】
したがって、端子Ｓの電圧Ｖｓが接地電圧（０Ｖ）となった際、コンデンサ８２は、レギュレータ８０からの電流で充電される。一方、端子Ｓの電圧Ｖｓが、電圧Ｖｉｎとなると、端子Ｂの電圧Ｖｂは、電圧Ｖｉｎよりコンデンサ８２の充電電圧だけ高い電圧となる。
【0087】
このように、制御ブロック３５ｂでは、制御ＩＣ５０ｂ外部のレギュレータ８０が生成する電圧Ｖｒｅｇ３が、制御ＩＣ５０ｂを動作させる電源電圧となる。
【0088】
端子Ａには、抵抗９０と、抵抗９０に直列接続されたサーミスタ９１と、が接続されている。サーミスタ９１は、例えば、温度が上昇すると抵抗値が低下する温度検出用の抵抗である。本実施形態のサーミスタ９１は、「検出抵抗」に相当する。
【0089】
コンデンサ９２は、端子Ａの電圧を安定化させるための素子であり、一端が端子Ａに接続され、他端が接地されている。
【0090】
＜＜＜制御ＩＣ５０ｂの詳細＞＞＞
図１１は、制御ＩＣ５０ｂの構成の一例を示す図である。制御ＩＣ５０ｂは、図３の制御ＩＣ５０ａと同様にレギュレータ１００，１０１、負荷検出回路１０２、過熱保護回路１０３，１０４、スイッチング制御回路１０５、及びパッドＰＡ～ＰＤを含んで構成される。
図１１は、制御ＩＣ５０ｂの構成の一例を示す図である。制御ＩＣ５０ｂは、図３の制御ＩＣ５０ａと同様にレギュレータ１００，１０１、負荷検出回路１０２、過熱保護回路１０３，１０４、スイッチング制御回路１０５、及びパッドＰＡ～ＰＤを含んで構成される。
【0091】
【0092】
端子ＶＣＣには、制御ＩＣ５０ｂを動作させる電源電圧として、外部のレギュレータ８０からの電圧Ｖｒｅｇ３が印加されている。また、端子ＶＣＣは、パッドＰＡに接続されているため、レギュレータ１００，１０１は、電圧Ｖｒｅｇ３に基づいて動作することになる。
【0093】
パッドＰＢは、制御ＩＣ５０ｂの何れの端子とも接続されていないため、いわゆるオープン状態である。したがって、制御ＩＣ５０ｂでは、電圧Ｖｒｅｇ１が使用されることはない。
【0094】
パッドＰＣは、ワイヤＷ３を介して端子Ａに接続されている。したがって、制御ＩＣ５０ｂでは、図６に示す電流源２２０からの電流Ｉｂ２は、パッドＰＣ、端子Ａ、抵抗９０を介してサーミスタ９１に流れることになる（図１０、図１１参照）。したがって、パッドＰＣの電圧Ｖｐは、サーミスタ９１の抵抗値に応じて変化する。
【0095】
パッドＰＤは、ワイヤＷ４を介して端子ＶＣＣに接続されている。したがって、駆動回路１１４の電源として、図１０のレギュレータ８０からの電圧Ｖｒｅｇ３が供給されることになる。
【0096】
＜＜＜制御ブロック３５ｂを用いたＤＣ－ＤＣコンバータ１０の動作波形＞＞＞
図１２は、制御ブロック３５ｂを用いたＤＣ－ＤＣコンバータ１０の動作波形を説明するための図である。なお、ここでも、時刻ｔ１０以前において、制御ＩＣ５０ｂの起動回路（不図示）が、外部の電源に基づいて、端子ＶＣＣに所定の電圧を生成していることとする。また、本実施形態では、制御ＩＣ５０ｂの起動時には、記憶回路１１１の情報に基づいて制御回路１１２は、通常モードで動作する。
図１２は、制御ブロック３５ｂを用いたＤＣ－ＤＣコンバータ１０の動作波形を説明するための図である。なお、ここでも、時刻ｔ１０以前において、制御ＩＣ５０ｂの起動回路（不図示）が、外部の電源に基づいて、端子ＶＣＣに所定の電圧を生成していることとする。また、本実施形態では、制御ＩＣ５０ｂの起動時には、記憶回路１１１の情報に基づいて制御回路１１２は、通常モードで動作する。
【0097】
制御ＩＣ５０ｂが起動された後、時刻ｔ１０となると、制御回路１１２は、信号Ｓｏｔｐ１，Ｓｏｔｐ２をともにＨレベルとし、信号ＳｒｅｇをＬレベルとする。この結果、レギュレータ１００は、動作を停止した状態（電圧Ｖｒｅｇ１が生成されない状態）となる。
【0098】
また、制御回路１１２は、帰還電圧Ｖｆｂに応じた周波数の信号Ｖｄ１，Ｖｄ２を出力する。この結果、ＮＭＯＳトランジスタ３２，３３は、駆動信号Ｖｄｒ１，Ｖｄｒ２に基づいてオン、オフされることになる。
【0099】
そして、例えば時刻ｔ１１にサーミスタ９１が検出する温度が、所定温度Ｔｂより高くなると、過熱保護回路１０４は、電圧Ｖｏｔｐ２をＨレベルに変化させる。この結果、制御回路１１２は、信号Ｖｄ１，Ｖｄ２の生成を停止する（信号Ｖｄ１，Ｖｄ２をともにＬレベルとする）ため、ＮＭＯＳトランジスタ３２，３３の駆動は停止される。
【0100】
上述のように、本実施形態では、所定温度Ｔｂ（例えば、１１０℃）は、所定温度Ｔａ（例えば、１２５℃）より低く設定されている。したがって、電圧Ｖｏｔｐ１，Ｖｏｔｐ２のうち、電圧Ｖｔｏｐ２が、温度に応じてＨレベルとなる。
【0101】
時刻ｔ１２にサーミスタ９１が検出する温度が、所定温度Ｔｂより低くなると、過熱保護回路１０４は、電圧Ｖｏｔｐ２をＬレベルに変化させる。この結果、制御回路１１２は、信号Ｖｄ１，Ｖｄ２の生成するため、ＮＭＯＳトランジスタ３２，３３の駆動は再開される。
【0102】
ここで、時刻ｔ１２～時刻ｔ１３のタイミングにおいて、例えばサーミスタ９１が端子Ａから外れる現象が発生したこととする。このような場合であっても、時刻ｔ１３において、過熱保護回路１０３のダイオード２１１が検出する温度が、所定温度Ｔａより高くなると、過熱保護回路１０３は、電圧Ｖｏｔｐ１をＨレベルに変化させる。この結果、制御回路１１２は、信号Ｖｄ１，Ｖｄ２の生成を停止するため、ＮＭＯＳトランジスタ３２，３３の駆動は停止される。
【0103】
また、時刻ｔ１４にダイオード２１１が検出する温度が、所定温度Ｔａより低くなると、過熱保護回路１０３は、電圧Ｖｏｔｐ１をＬレベルに変化させる。この結果、制御回路１１２は、信号Ｖｄ１，Ｖｄ２の生成するため、ＮＭＯＳトランジスタ３２，３３の駆動は再開される。
【0104】
このように、制御ＩＣ５０ｂを用いる場合、仮に、端子Ａに接続されたサーミスタ９１が外れた場合であっても、過熱保護回路１０３が動作するため、ＤＣ－ＤＣコンバータ１０の温度が高くなることを防ぐことができる。
【0105】
＝＝＝制御ＩＣ５０＝＝＝
図１３は、本実施形態の制御ＩＣ５０の一例を示す図である。制御ＩＣ５０において、パッドＰＢと、パッドＰＤとを、端子Ａに接続すると、制御ＩＣ５０は、図３の制御ＩＣ５０ａとなる。また、制御ＩＣ５０において、パッドＰＣを端子Ａに接続し、パッドＰＤを端子ＶＣＣに接続すると、制御ＩＣ５０は、図１１の制御ＩＣ５０ｂとなる。
図１３は、本実施形態の制御ＩＣ５０の一例を示す図である。制御ＩＣ５０において、パッドＰＢと、パッドＰＤとを、端子Ａに接続すると、制御ＩＣ５０は、図３の制御ＩＣ５０ａとなる。また、制御ＩＣ５０において、パッドＰＣを端子Ａに接続し、パッドＰＤを端子ＶＣＣに接続すると、制御ＩＣ５０は、図１１の制御ＩＣ５０ｂとなる。
【0106】
このように、本実施形態では、制御ＩＣ５０において、パッドと、端子との接続関係を変更することにより、制御ＩＣ５０の内部のレギュレータ１００、過熱保護回路１０４を用いるか否かを自由に変更することができる。これにより、利用者は、制御ＩＣを用いることにより、利用者に適したＤＣ－ＤＣコンバータ１０を実現できる。
【0107】
＝＝＝まとめ＝＝＝
以上、本実施形態のＤＣ－ＤＣコンバータ１０について説明した。例えば図１０の制御ブロック３５ｂでは、制御ＩＣ５０ｂの端子Ａに、サーミスタ９１、及びパッドＰＣが接続される。この場合、スイッチング制御回路１０５は、過熱保護回路１０４の検出結果である電圧Ｖｏｔｐ２に基づいて動作する（例えば、図１２の時刻ｔ１０～ｔ１２）。一方、図２の制御ブロック３５ａでは、制御ＩＣ５０ａの端子Ａには、パッドＰＣが接続されていない。この場合、スイッチング制御回路１０５は、過熱保護回路１０３の検出結果である電圧Ｖｏｔｐ１に基づいて動作する（例えば、図９）。したがって、利用者は、図３の制御ＩＣ５０を用いることにより、利用者に適した温度検出方法を選択できる。
以上、本実施形態のＤＣ－ＤＣコンバータ１０について説明した。例えば図１０の制御ブロック３５ｂでは、制御ＩＣ５０ｂの端子Ａに、サーミスタ９１、及びパッドＰＣが接続される。この場合、スイッチング制御回路１０５は、過熱保護回路１０４の検出結果である電圧Ｖｏｔｐ２に基づいて動作する（例えば、図１２の時刻ｔ１０～ｔ１２）。一方、図２の制御ブロック３５ａでは、制御ＩＣ５０ａの端子Ａには、パッドＰＣが接続されていない。この場合、スイッチング制御回路１０５は、過熱保護回路１０３の検出結果である電圧Ｖｏｔｐ１に基づいて動作する（例えば、図９）。したがって、利用者は、図３の制御ＩＣ５０を用いることにより、利用者に適した温度検出方法を選択できる。
【0108】
なお、端子Ａに、サーミスタ９１、及びパッドＰＣが接続される場合は、「第１の場合」に相当し、端子ＡにパッドＰＣが接続されない場合は、「第２の場合」に相当する。
【0109】
また、図２の制御ブロック３５ａでは、制御ＩＣ５０ａの端子Ａには、パッドＰＢと、コンデンサ７０とが接続される。したがって、例えば、利用者が制御ＩＣ５０ａの内部の過熱保護回路１０３を用いる場合、制御ＩＣ５０ａの内部のレギュレータ１００を用いることが可能となる。この結果、制御ブロック３５ａでは、外部にレギュレータを設ける必要がない。
【0110】
なお、端子Ａに、パッドＰＢと、コンデンサ７０とが接続される場合は、「第２の場合」に相当する。
【0111】
また、図２の制御ブロック３５ａのように、内部のレギュレータ１００を用い、端子ＡにパッドＰＢが接続される場合には、パッドＰＤは、端子Ａに接続される。一方、図１０の制御ブロック３５ｂのように、外部のレギュレータ８０を用い、端子ＡにパッドＰＣが接続される場合、パッドＰＤは、端子ＶＣＣに接続される。この結果、スイッチング制御回路１０５は、パッドＰＤに印加される電圧に応じた駆動信号Ｖｄｒ２を出力できる。
【0112】
また、本実施形態では、スイッチング制御回路１０５が、過熱保護回路１０３，１０４の電圧Ｖｏｔｐ１，Ｖｏｔｐ２に基づいて動作することとしたが、一般的なマイコンやＣＰＵ等の演算回路が、過熱保護回路１０３，１０４の出力に基づいて動作することとしても良い。
【0113】
また、スイッチング制御回路１０５は、過熱保護回路１０３，１０４の電圧Ｖｏｔｐ１，Ｖｏｔｐ２の何れかがＨレベルとなると、ＮＭＯＳトランジスタ３２，３３のスイッチングを停止する。これにより、ＤＣ－ＤＣコンバータ１０を過熱から保護することができる。
【0114】
また、スイッチング制御回路１０５は、信号Ｖｄ１，Ｖｄ２を生成する制御回路と、駆動回路１１３，１１４を含んで構成できる。
【0115】
また、サーミスタ９１を用いる過熱保護回路１０４は、温度が所定温度Ｔｂとなると、スイッチング制御回路１０５にスイッチング動作を停止させる。また、本実施形態では、所定温度Ｔｂは、所定温度Ｔａより低い。したがって、利用者は、制御ＩＣ５０の外部にサーミスタ９１を接続することによって、よりＤＣ－ＤＣコンバータ１０が発熱することを防ぐことができる。
【0116】
また、ＤＣ－ＤＣコンバータ１０において、制御ＩＣ５０ｂを用いた場合、サーミスタ９１と、端子Ａとの接続が外れる現象が発生することがある。このような現象が発生した場合であっても、過熱保護回路１０３は、温度が所定温度Ｔａとなると、スイッチング制御回路１０５のスイッチング動作を停止させる。したがって、制御ＩＣ５０ｂを用いることにより、確実にＤＣ－ＤＣコンバータ１０が熱により破壊されることを防ぐことができる。
【0117】
上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。
【符号の説明】
【0118】
１０ ＤＣ－ＤＣコンバータ
１１ 負荷
６５，６６，７３，８４，９０，１１０，２０２，２０３， 抵抗
３２，３３ ＮＭＯＳトランジスタ
３４ トランス
３５，３５ａ，３５ｂ 制御ブロック
４０，４１，６０，７２，８３，２１１ ダイオード
４３ 定電圧回路
４４ 発光ダイオード
５０，５０ａ，５０ｂ 制御ＩＣ
３０，３１，４２，６１，６３，６４，６７，６８，７１，８１，８２，９２ コンデンサ
６２ フォトトランジスタ
９１ サーミスタ
８０，１００，１０１， レギュレータ
１０２ 負荷検出回路
１０３，１０４ 過熱保護回路
１０５ スイッチング制御回路
１１１ 記憶回路
１１２ 制御回路
１１３，１１４ 駆動回路
２００ オペアンプ
２０１ ＰＭＯＳトランジスタ
２１０，２２０ 電流源
２１２，２２１ コンパレータ
２１３，２２２ ＡＮＤ回路
ＶＣＣ，ＦＢ，ＩＳ，ＣＡ，ＨＯ，ＬＯ，Ａ，Ｂ，Ｓ 端子
１１ 負荷
６５，６６，７３，８４，９０，１１０，２０２，２０３， 抵抗
３２，３３ ＮＭＯＳトランジスタ
３４ トランス
３５，３５ａ，３５ｂ 制御ブロック
４０，４１，６０，７２，８３，２１１ ダイオード
４３ 定電圧回路
４４ 発光ダイオード
５０，５０ａ，５０ｂ 制御ＩＣ
３０，３１，４２，６１，６３，６４，６７，６８，７１，８１，８２，９２ コンデンサ
６２ フォトトランジスタ
９１ サーミスタ
８０，１００，１０１， レギュレータ
１０２ 負荷検出回路
１０３，１０４ 過熱保護回路
１０５ スイッチング制御回路
１１１ 記憶回路
１１２ 制御回路
１１３，１１４ 駆動回路
２００ オペアンプ
２０１ ＰＭＯＳトランジスタ
２１０，２２０ 電流源
２１２，２２１ コンパレータ
２１３，２２２ ＡＮＤ回路
ＶＣＣ，ＦＢ，ＩＳ，ＣＡ，ＨＯ，ＬＯ，Ａ，Ｂ，Ｓ 端子
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】