特開 2024-18801 情報処理装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024018801

(43)【公開日】2024-02-08

(54)【発明の名称】情報処理装置

(51)【国際特許分類】

   G06F 3/00 20060101AFI20240201BHJP

   G06F 13/38 20060101ALI20240201BHJP

【ＦＩ】

G06F3/00 T

G06F13/38 350

G06F3/00 B

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2022122346

(22)【出願日】2022-07-29

【公序良俗違反の表示】

（特許庁注：以下のものは登録商標）

１．Ｌｉｎｕｘ

２．ＶＸＷＯＲＫＳ

(71)【出願人】

【識別番号】000006507

【氏名又は名称】横河電機株式会社

(74)【代理人】

【識別番号】100147485

【弁理士】

【氏名又は名称】杉村 憲司

(74)【代理人】

【識別番号】230118913

【弁護士】

【氏名又は名称】杉村 光嗣

(74)【代理人】

【識別番号】100169823

【弁理士】

【氏名又は名称】吉澤 雄郎

(74)【代理人】

【識別番号】230128026

【弁護士】

【氏名又は名称】駒木 寛隆

(72)【発明者】

【氏名】栗原 達也

(72)【発明者】

【氏名】立花 拓也

(57)【要約】

【課題】高い転送速度を実現しながらモジュールの交換が容易な装置を提供する。
【解決手段】情報処理装置（１）は、予め定められた演算を行う演算回路（２２）を備えた第１のモジュール（２０）と、少なくとも一つの前記第１のモジュール（２０）を互いに並列に接続可能な、シリアルバス（５１）により互いに直列に接続可能な複数の第２のモジュール（３０）と、を備える。
【選択図】図９

【特許請求の範囲】

【請求項1】

予め定められた演算を行う演算回路を備えた第１のモジュールと、
少なくとも一つの前記第１のモジュールを互いに並列に接続可能な、シリアルバスにより互いに直列に接続可能な複数の第２のモジュールと、
を備える、情報処理装置。

【請求項2】

前記複数の第２のモジュールに接続された前記第１のモジュールの動作を制御する第３のモジュールであって、前記複数の第２のモジュールのうち、他の一つの前記第２のモジュールに接続された前記第２のモジュールに対してシリアルバスにより直列に接続可能な第３のモジュールを更に備える、請求項１に記載の情報処理装置。

【請求項3】

前記複数の第２のモジュールの各々は、他の前記第２のモジュール及び前記第３のモジュールと通信するためのスレーブ通信回路を備え、
前記第３のモジュールは、前記複数の第２のモジュールと通信するためのマスタ通信回路を備え、
前記マスタ通信回路は、シリアルバスにより直列に接続された前記複数の第２のモジュールが備える前記スレーブ通信回路との通信を制御する、
請求項２に記載の情報処理装置。

【請求項4】

前記複数の第２のモジュールは、複数の前記第１のモジュールが互いに干渉せずに挿抜することが可能な構造を有する、請求項１に記載の情報処理装置。

【請求項5】

前記第１のモジュール及び前記第２のモジュールは、活線挿抜が可能である、請求項１に記載の情報処理装置。

【請求項6】

前記複数の第２のモジュールの各々は、当該第２のモジュールに対して前記第１のモジュールが接続された場合に、当該第１のモジュールと前記スレーブ通信回路との間で通信するためのＩＯ用通信回路を更に備える、請求項３に記載の情報処理装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、情報処理装置に関する。

【背景技術】

【0002】

バスとは、情報処理に関する機器等の複数のモジュールを接続し、モジュール間でデータを転送する伝達経路である。このようなバスの通信方式として、パラレルバス及びシリアルバスが知られている。

【0003】

パラレルバス型では一般的にベースモジュール上にＣＰＵ（Central Processing Unit）モジュールとＩＯ（Input／Output）モジュールが実装され、各モジュールはベースモジュール上に配線されたパラレルバスで接続される。ＣＰＵモジュールが通信マスタとなり、パラレルバスを介してＩＯモジュールへリード／ライトアクセスを行う。パラレルバスは双方向のバスである。

【0004】

シリアルバス型では一般的にベースモジュールが不要で、隣り合ったモジュール同士がシリアルバスで接続される。ＣＰＵモジュールが通信マスタとなって、ＩＯモジュールへコマンドを送る。自局宛てのコマンドを受け取ったＩＯモジュールはＣＰＵモジュールへ応答を返す。シリアルバスは片方向のバスで、コマンドと応答は決まった方向へ伝送される。各ＩＯモジュールは他局宛てのコマンドと応答を受け取ったら、それを次のＩＯモジュールへ渡しながら伝えていく。

【0005】

パラレルバスはマルチドロップ型の回路トポロジであるため、アクセス中はバス全体が占有され、１つのアクセスが終了するまでは次のアクセスを開始することはできない。また、接続台数が増えると信号波形が乱れやすく、転送速度を上げることが難しい。

【0006】

シリアルバスはpoint-to-point型の回路トポロジであるため、接続台数に関係なく安定した信号波形が得られ、転送速度を上げやすい。またパラレルバスと比較すると信号数も少ない。これらの理由により、最近ではシリアルバスが好まれる傾向にある。また、パラレルバスのようにバス全体が占有されることはなく、シリアルバス上で一度に複数のコマンドと応答を送受信することで、パラレルバスよりもバスの使用効率を上げることが可能である。

【0007】

そのため、転送速度の高速化の流れにおいて、パラレルバスからシリアルバスへの移行が進んでいる。例えば、パラレルバスのＰＣＩ（Peripheral Component Interconnect）は、シリアルバスのＰＣＩ ｅｘｐｒｅｓｓに移行した。パラレルバスのＡＴＡ（Advanced Technology Attachment）は、シリアルバスのＳｅｒｉａｌ ＡＴＡに移行した。

【0008】

特許文献１には、複数のモジュールをシリアルバスにより接続した構成に関する技術が記載されている。

【先行技術文献】

【特許文献】

【0009】

【特許文献1】特開２０１９－１３４４１７号公報

【発明の概要】

【発明が解決しようとする課題】

【0010】

しかし、シリアルバスはpoint-to-point型の回路トポロジの構成であるため、マルチドロップ型の回路トポロジであるパラレルバスよりモジュールの交換作業が困難である。

【0011】

そこで、本開示は、高い転送速度を実現しながらモジュールの交換が容易な装置を提供することを目的とする。

【課題を解決するための手段】

【0012】

幾つかの実施形態に係る情報処理装置は、予め定められた演算を行う演算回路を備えた第１のモジュールと、少なくとも一つの前記第１のモジュールを互いに並列に接続可能な、シリアルバスにより互いに直列に接続可能な複数の第２のモジュールと、を備える。

【0013】

このように、情報処理装置においては、少なくとも一つの第１のモジュールが接続可能な複数の第２のモジュールがシリアルバスにより直列に接続されるため、高速なデータ転送が可能である。また、複数の第２のモジュールは、それぞれ別個に少なくとも一つの第１のモジュールを互いに並列に接続可能であるため、第１のモジュールの交換が容易である。したがって、情報処理装置によれば、高い転送速度を実現しながらモジュールの交換が容易である。

【0014】

一実施形態において、前記複数の第２のモジュールに接続された前記第１のモジュールの動作を制御する第３のモジュールであって、前記複数の第２のモジュールのうち、他の一つの前記第２のモジュールに接続された前記第２のモジュールに対してシリアルバスにより直列に接続可能な第３のモジュールを更に備える。したがって、第３のモジュールにより、各第１のモジュール２０の動作を制御して、ユーザの所望とする動作を行わせることができる。

【0015】

一実施形態において、前記複数の第２のモジュールの各々は、他の前記第２のモジュール及び前記第３のモジュールと通信するためのスレーブ通信回路を備え、前記第３のモジュールは、前記複数の第２のモジュールと通信するためのマスタ通信回路を備え、前記マスタ通信回路は、シリアルバスにより直列に接続された前記複数の第２のモジュールが備える前記スレーブ通信回路との通信を制御する。このような構成によれば、第３のモジュールのマスタ通信回路の制御により、モジュール間の通信を高速に行うことが可能である。

【0016】

一実施形態において、前記複数の第２のモジュールは、複数の前記第１のモジュールが互いに干渉せずに挿抜することが可能な構造を有する。このような構成によれば、第１のモジュールの交換を更に容易に行うことができる。

【0017】

一実施形態において、前記第１のモジュール及び前記第２のモジュールは、活線挿抜が可能である。このような構成によれば、情報処理装置１を稼働したまま第１のモジュールを交換することが可能であり、第１のモジュールの交換を更に容易に行うことができる。

【0018】

一実施形態において、前記複数の第２のモジュールの各々は、当該第２のモジュールに対して前記第１のモジュールが接続された場合に、当該第１のモジュールと前記スレーブ通信回路との間で通信するためのＩＯ用通信回路を、更に備える。このような構成によれば、第２のモジュールに接続された第１のモジュールは、その第２のモジュールが備えるＩＯ用通信回路及びスレーブ通信回路を介して他の第１のモジュール等と通信することが可能である。

【発明の効果】

【0019】

本開示の一実施形態によれば、高い転送速度を実現しながらモジュールの交換が容易である。

【図面の簡単な説明】

【0020】

【図1】比較例に係るコントローラの構成を示す図である。

【図2】比較例に係るコントローラの構成を示す図である。

【図3】図１のコントローラにおけるモジュールの挿抜を説明する図である。

【図4】図１のコントローラにおけるモジュールの挿抜を説明する図である。

【図5】図１のコントローラにおけるモジュールの挿抜を説明する図である。

【図6】図２のコントローラにおけるモジュールの挿抜を説明する図である。

【図7】図２のコントローラにおけるモジュールの挿抜を説明する図である。

【図8】図２のコントローラにおけるモジュールの挿抜を説明する図である。

【図9】本開示の一実施形態に係るコントローラの構成例を示す図である。

【図10】図９のコントローラにおけるモジュールの挿抜を説明する図である。

【図11】図９のコントローラにおけるモジュールの挿抜を説明する図である。

【図12】図９のコントローラにおけるモジュールの挿抜を説明する図である。

【発明を実施するための形態】

【0021】

＜比較例＞
図１及び図２は、比較例に係るコントローラ９（９ａ，９ｂ）の構成を示す図である。図１は、複数のモジュール９１，９２（９２ａ，９２ｂ，９２ｃ，９２ｄ）がパラレルバス９４により接続されたコントローラ９ａを示す。図２は、複数のモジュール９１，９２（９２ａ，９２ｂ，９２ｃ，９２ｄ）がシリアルバス９５により接続されたコントローラ９ｂを示す。

【0022】

図１において、コントローラ９ａは、ＣＰＵ（Central Processing Unit）モジュール９１、複数のＩＯモジュール９２（９２ａ，９２ｂ，９２ｃ，９２ｄ）、ベースモジュール９３、及びパラレルバス９４を備える。

【0023】

ＣＰＵモジュール９１は、コントローラ９ａに含まれる各構成要素を統括して、コントローラ９ａ全体の動作を制御するモジュールである。ＣＰＵモジュール９１は、外部Ｉ／Ｆ（Interface）９１１、演算回路９１２、及びマスタ通信回路９１３を備える。外部Ｉ／Ｆ９１１は、外部装置と接続するためのインタフェースである。演算回路９１２は、外部Ｉ／Ｆ９１１及びＩＯモジュール９２との通信に基づき演算処理を行うプロセッサである。マスタ通信回路９１３は、パラレルバス９４を介して、ＩＯモジュール９２との通信を行う通信回路である。

【0024】

ＩＯモジュール９２（９２ａ，９２ｂ，９２ｃ，９２ｄ）は、それぞれ専用の演算処理を行うモジュールである。ＩＯモジュール９２は、外部Ｉ／Ｆ（Interface）９２１、演算回路９２２、及びスレーブ通信回路９２３を備える。外部Ｉ／Ｆ９２１は、外部装置と接続するためのインタフェースである。演算回路９２２は、外部Ｉ／Ｆ９２１、ＣＰＵモジュール９１、及び他のＩＯモジュール９２との通信に基づき演算処理を行うプロセッサである。スレーブ通信回路９２３は、パラレルバス９４を介して、ＣＰＵモジュール９１及び他のＩＯモジュール９２との通信を行う通信回路である。

【0025】

ベースモジュール９３は、ＣＰＵモジュール９１及びＩＯモジュール９２（９２ａ，９２ｂ，９２ｃ，９２ｄ）をパラレルバス９４に接続するための基板である。

【0026】

パラレルバス９４は、ＣＰＵモジュール９１及びＩＯモジュール９２（９２ａ，９２ｂ，９２ｃ，９２ｄ）を並列に接続するバスである。パラレルバス９４は、ベースモジュール９３上に配線されている。

【0027】

図２において、コントローラ９ｂは、ＣＰＵモジュール９１、複数のＩＯモジュール９２（９２ａ，９２ｂ，９２ｃ，９２ｄ）、及びシリアルバス９５を備える。

【0028】

図１のように複数のモジュール９１，９２（９２ａ，９２ｂ，９２ｃ，９２ｄ）がパラレルバス９４により接続された構成においては、あるＩＯモジュール９２を他のＩＯモジュール９２とは独立して挿抜することができる。そのため、パラレルバス９４による構成においては、モジュールの交換が容易である。一方、図２のように複数のモジュール９１，９２がシリアルバス９５により接続された構成においては、あるＩＯモジュール９２を挿抜するには、ＩＯモジュール９２間の接続関係を変更する必要がある。そのため、シリアルバス９５による構成においては、パラレルバス９４による構成よりもモジュールの交換が困難である。

【0029】

このようなモジュールの挿抜の容易さについて、図３～図８を参照して説明する。図３～図５は、図１のコントローラ９ａにおけるモジュールの挿抜を説明する図である。図６～図８は、図２のコントローラ９ｂにおけるモジュールの挿抜を説明する図である。

【0030】

図３に示すように、コントローラ９ａにおいては、ＣＰＵモジュール９１及びＩＯモジュール９２（９２ａ，９２ｂ，９２ｃ，９２ｄ）は、ベースモジュール９３に正面から取り付けて使用する。ＣＰＵモジュール９１又はＩＯモジュール９２がベースモジュール９３に取り付けられると、マスタ通信回路９１３又はスレーブ通信回路９２３はベースモジュール９３上に配線されたパラレルバス９４と接続され、パラレルバス９４に接続された他のモジュールと通信可能となる。

【0031】

図４は、ＣＰＵモジュール９１及びＩＯモジュール９２（９２ａ，９２ｂ，９２ｃ，９２ｄ）の全てがベースモジュール９３に取り付けられた様子を示している。図５は、ＣＰＵモジュール９１及びＩＯモジュール９２（９２ａ，９２ｂ，９２ｃ，９２ｄ）が取り付けられたベースモジュール９３からＩＯモジュール９２ｂを取り外す様子を示している。図５に示すように、ＩＯモジュール９２ｂを交換する場合は、そのＩＯモジュール９２ｂをベースモジュール９３の正面から引き抜くことになる。

【0032】

図３～図５に示すように、ＣＰＵモジュール９１及びＩＯモジュール９２の挿抜方向はベースモジュール９３に対して垂直であり、これらのモジュールがベースモジュール９３に取り付けられると、互いに並列に接続される。コントローラ９ａは、あるＩＯモジュール９２の隣接する位置にＩＯモジュール９２が取り付けられていなくても動作することができる。そのため、ＣＰＵモジュール９１及びＩＯモジュール９２は、それぞれ独立して挿抜することができる。

【0033】

一方、コントローラ９ｂにおいては、図６に示すように、ＣＰＵモジュール９１及びＩＯモジュール９２（９２ａ，９２ｂ，９２ｃ，９２ｄ）は、シリアルバス９５により横方向に連結して使用する。ＣＰＵモジュール９１及びＩＯモジュール９２の各々は側面にコネクタを備え、図７に示すように、これらを横方向に連結すると、各モジュールの直接の通信相手は隣接するモジュールとなる。図８のように、ＩＯモジュール９２ｂを交換する場合、ＩＯモジュール９２ｂは、ＩＯモジュール９２ａ，９２ｃから分離させる必要がある。ＩＯモジュール９２ａ，９２ｃからＩＯモジュール９２ｂを分離させるためにはＣＰＵモジュール９１及びＩＯモジュール９２ｄも同時に移動させる必要がある。このように、複数のモジュールがシリアルバス９５により接続された構成においては、交換対象となるモジュールの両側に位置するモジュールを分離した後に、対象のモジュールを交換する必要がある。そのため、モジュールの交換において、横連結構造であるシリアルバス型のコントローラ９ｂはパラレルバス型のコントローラ９ａよりモジュールの交換が困難となる。このことは、各モジュールが一定の空間を占める筐体に収められている場合に特に問題となる。

【0034】

一方で、複数のモジュールをパラレルバス９４により接続した構成においては、シリアルバス９５により接続した構成と比較してデータの転送速度を上げることが困難である。

【0035】

＜実施形態＞
以下、本開示の一実施形態について、図面を参照して説明する。各図面中、同一の構成又は機能を有する部分には、同一の符号を付している。本実施形態の説明において、同一の部分については、重複する説明を適宜省略又は簡略化する場合がある。

【0036】

図２のようなシリアルバス型のＩＯモジュール９２は、外部Ｉ／Ｆ９２１、演算回路９２２、及びスレーブ通信回路９２３を備える。これに対して、本開示に係るコントローラにおいては、これらの構成要素を、ベースモジュールにおけるスレーブ通信回路及びＩＯ用通信回路、並びに、ＩＯモジュールにおける外部Ｉ／Ｆ、演算回路、及び通信回路に分離させた。換言すると、本開示に係るコントローラにおいては、１つ以上の挿抜可能なＩＯモジュールを備えたベースモジュールが横方向に直列に接続される。各ベースモジュールに対して、１つ以上のＩＯモジュールが垂直に配置可能であり、ベースモジュールが１つ以上のＩＯモジュールと並列に通信可能とする。したがって、本開示に係るコントローラによれば、シリアルバス型の構造をとることにより装置全体で高速な転送速度を維持しながらも、モジュールを設置した後にＩＯモジュールの交換を容易に行うことが可能である。

【0037】

図９は、本開示の一実施形態に係る情報処理装置としてのコントローラ１の構成例を示す図である。図９に示すように、コントローラ１は、ＣＰＵモジュール１０、１つ以上のＩＯモジュール２０（２０ａ，２０ｂ，２０ｃ，２０ｄ）、及び、複数のベースモジュール３０（３０ａ，３０ｂ）を備える。ＣＰＵモジュール１０及びベースモジュール３０（３０ａ，３０ｂ）は互いにシリアルバス５１により接続される。図９では、このような構成の一例として、コントローラ１は、１つのＣＰＵモジュール１０、それぞれ最大２つまでＩＯモジュール２０が装着可能な２つのベースモジュール３０、及び４つのＩＯモジュール２０を備える。図９の例では、ベースモジュール３０ａには、２つのＩＯモジュール２０ａ，２０ｂが並列に装着されている。ベースモジュール３０ｂには、２つのＩＯモジュール２０ｃ，２０ｄが並列に装着されている。

【0038】

なお、コントローラ１が備えるＣＰＵモジュール１０の個数、ＩＯモジュール２０の個数、及びベースモジュール３０の個数、並びに、ベースモジュール３０に装着可能なＩＯモジュール２０の個数はいずれも１つ以上の任意の数としてもよい。また、ベースモジュール３０に装着可能なＩＯモジュール２０の個数はベースモジュール３０毎に異なってもよい。例えば、ベースモジュール３０ａには最大１つのＩＯモジュール２０が接続可能であり、ベースモジュール３０ｂには最大３つのＩＯモジュール２０が接続可能であるようにしてもよい。また、コントローラ１は、ＣＰＵモジュール１０及びＩＯモジュール２０以外の種類のモジュールを備えてもよい。

【0039】

第３のモジュールとしてのＣＰＵモジュール１０は、コントローラ１に含まれる各構成要素を統括して、コントローラ１全体の動作を制御するモジュールである。ＣＰＵモジュール１０は、例えば、Ｌｉｎｕｘ、ＶｘＷｏｒｋｓを含む任意のリアルタイムＯＳ（Operating System）に基づき動作してもよい。ＣＰＵモジュール１０は、外部Ｉ／Ｆ１１、演算回路１２、及びマスタ通信回路１３を備える。図９のように、本実施形態では、ＣＰＵモジュール１０は、直列に接続された複数のベースモジュール３０のうち、他の一つのベースモジュール（例えば、ベースモジュール３０ｂ）に接続されたベースモジュール３０ａに対してシリアルバス５１により直列に接続可能である。

【0040】

外部Ｉ／Ｆ１１は、外部装置と接続するためのインタフェースである。このような外部装置には、ＰＣ（Personal Computer）又はタブレット端末、キーボード、ポインティングデバイス、又はディスプレイ等の入出力装置等が含まれてもよい。外部Ｉ／Ｆ１１は、インターネットを含む任意のネットワークを介してこのような外部装置と接続してもよい。

【0041】

演算回路１２は、外部Ｉ／Ｆ１１及びＩＯモジュール２０との通信に基づき演算処理を行うプロセッサである。演算回路１２は、例えば、汎用のプロセッサ、又は特定の処理に特化した専用のプロセッサであるが、これらに限定されない。また、演算回路１２は、演算処理に必要なデータを保持するためのメモリを備えてもよい。

【0042】

マスタ通信回路１３は、シリアルバス５１を介して、ベースモジュール３０（３０ａ，３０ｂ）との通信を行う通信回路である。マスタ通信回路１３は、シリアルバス５１により、各ベースモジュール３０と直列に接続される。ＣＰＵモジュール１０及びベースモジュール３０間の通信は、マスタ通信回路１３の制御に基づき行われる。

【0043】

第１のモジュールとしてのＩＯモジュール２０（２０ａ，２０ｂ，２０ｃ，２０ｄ）は、それぞれ専用の演算処理を行うモジュールである。ＩＯモジュール２０が行う演算処理には、例えば、ＣＡＮ（Controller Area Network）、Ｅｔｈｅｒｎｅｔ、Ｍｏｄｂｕｓを含む特定のネットワークへの接続、デジタル信号、パルス信号、又はアナログ信号等の入出力、温度調節、温度モニタ、又は断線検出等の温度に関する制御、データ収集、特定の信号のカウンタ、並びに位置決めが含まれてもよい。ＩＯモジュール２０は、外部Ｉ／Ｆ（Interface）２１、演算回路２２、及び通信回路２３を備える。

【0044】

外部Ｉ／Ｆ２１は、外部装置と接続するためのインタフェースである。例えば、温度モニタを行うＩＯモジュール２０の外部Ｉ／Ｆ２１は温度センサと接続し、温度を示す電気信号を受信してもよい。あるいは、カウンタとして動作するＩＯモジュール２０の外部Ｉ／Ｆ２１は、所定の動作検出に応じて特定の信号（例えば、パルス信号）を出力する装置と接続してもよい。

【0045】

演算回路２２は、外部Ｉ／Ｆ２１、ＣＰＵモジュール１０、及び他のＩＯモジュール２０との通信に基づき演算処理を行うプロセッサである。例えば、温度モニタを行うＩＯモジュール２０の演算回路２２は、温度センサから受信した電気信号に基づき温度を示す情報を生成し、ベースモジュール３０を介してＣＰＵモジュール１０へ出力してもよい。また、温度モニタを行うＩＯモジュール２０の演算回路２２は、ＣＰＵモジュール１０からの指示に基づき、サンプリング周期、又は温度の分解能等を含む制御情報を、外部Ｉ／Ｆ２１を介して温度センサへ出力してもよい。あるいは、例えば、カウンタとして動作するＩＯモジュール２０の演算回路２２は、外部装置から特定の信号を受信したことに応じて、その受信回数を計数してもよい。また、演算回路２２は、演算処理に必要なデータを保持するためのメモリを備えてもよい。

【0046】

通信回路２３は、ベースモジュール３０を介して、ＣＰＵモジュール１０及び他のＩＯモジュール２０との通信を行う通信回路である。コントローラ１において、ＩＯモジュール２０は、ベースモジュール３０に対して挿抜可能である。ＩＯモジュール２０がベースモジュール３０に対して取り付けられると、通信回路２３と、後述のベースモジュール３０のＩＯ用通信回路３１とが電気的に接続し、ＩＯモジュール２０及びベースモジュール３０の間の通信が可能となる。例えば、温度モニタを行うＩＯモジュール２０の通信回路２３は、モニタした温度を示す情報を、ＩＯ用通信回路３１を介して、ＣＰＵモジュール１０へ送信してもよい。あるいは、温度モニタを行うＩＯモジュール２０の通信回路２３は、温度センサに対する制御情報を、ＩＯ用通信回路３１を介して、ＣＰＵモジュール１０から受信してもよい。

【0047】

第２のモジュールとしてのベースモジュール３０（３０ａ，３０ｂ）は、ＣＰＵモジュール１０及びＩＯモジュール２０（２０ａ，２０ｂ，２０ｃ，２０ｄ）を互いに接続するための基板である。ベースモジュール３０は、１つ以上のＩＯ用通信回路３１、及びスレーブ通信回路３２を備える。図９では、このような構成の一例として、ベースモジュール３０（３０ａ，３０ｂ）の各々は２つのＩＯ用通信回路３１を備え、最大２つまでＩＯモジュール２０が装着可能である。

【0048】

ＩＯ用通信回路３１は、ベースモジュール３０がＩＯモジュール２０と接続して通信するための通信回路である。ＩＯ用通信回路３１はベースモジュール３０におけるＩＯモジュール２０の接続位置毎に設けられてもよい。ＩＯモジュール２０がベースモジュール３０に対して取り付けられると、ＩＯモジュール２０の通信回路２３と、ＩＯ用通信回路３１とが電気的に接続し、ＩＯモジュール２０及びベースモジュール３０の間の通信が可能となる。換言すると、ベースモジュール３０に接続されたＩＯのモジュール２０は、そのベースモジュール３０が備えるＩＯ用通信回路３１及びスレーブ通信回路３２を介して他のＩＯモジュール２０及びＣＰＵモジュール１０と通信することが可能である。ＩＯモジュール２０の通信回路２３及びＩＯ用通信回路３１は互いに係合することが可能な形状を有してもよい。

【0049】

スレーブ通信回路３２は、シリアルバス５１を介してＣＰＵモジュール１０及び他のベースモジュール３０と通信すると共に、ＩＯ用通信回路３１を介してＩＯモジュール２０と通信する通信回路である。スレーブ通信回路３２は、シリアルバス５１により、ＣＰＵモジュール１０及び他のベースモジュール３０と直列に接続される。スレーブ通信回路３２は、ベースモジュール３０にＩＯモジュール２０が接続していなくても、シリアルバス５１を介して、ＣＰＵモジュール１０及び他のベースモジュール３０と通信することが可能である。例えば、ベースモジュール３０ａには１つもＩＯモジュール２０が接続されておらず、ベースモジュール３０ｂにはＩＯモジュール２０ｃのみが接続されているとする。このような場合、ＣＰＵモジュール１０と、ＩＯモジュール２０ｃとは、ベースモジュール３０ａのスレーブ通信回路３２、並びに、ベースモジュール３０ｂのスレーブ通信回路３２及びＩＯ用通信回路３１を介して互いに通信することができる。

【0050】

ＣＰＵモジュール１０、ＩＯモジュール２０、及びベースモジュール３０は、不図示の電源から電力の供給を受けて動作する。ただし、例えば、ＩＯモジュール２０は、ベースモジュール３０に接続された場合に、通信回路２３及びＩＯ用通信回路３１を介して、ベースモジュール３０から電力の供給を受けてもよい。また、ＣＰＵモジュール１０及び各ベースモジュール３０は、シリアルバス５１を介して他の装置から電力の供給を受けて動作してもよい。

【0051】

図９に示すように、ＣＰＵモジュール１０のマスタ通信回路１３、ベースモジュール３０ａのスレーブ通信回路３２、及びベースモジュール３０ｂのスレーブ通信回路３２はシリアルバス５１により接続される。したがって、ＣＰＵモジュール１０とＩＯモジュール２０が接続されたベースモジュール３０との間で高速に通信を行うことができ、ＣＰＵモジュール１０及び１つ以上のＩＯモジュール２０により高速な演算処理を行うことが可能である。

【0052】

また、ベースモジュール３０毎に、装着されているＩＯモジュール２０が並列に接続される。あるＩＯモジュール２０は他のＩＯモジュール９２とは独立して挿抜することができる。そのため、コントローラ１においては、モジュールの交換が容易である。

【0053】

図１０～図１２は、図９のコントローラ１におけるＩＯモジュール２０の挿抜を説明する図である。

【0054】

図１０に示すように、コントローラ１においては、ＣＰＵモジュール１０及びベースモジュール３０（３０ａ，３０ｂ）は、シリアルバス５１により横方向に連結して使用する。ＣＰＵモジュール１０及びベースモジュール３０の各々は側面にコネクタを備え、図１１に示すように、これらを横方向に連結すると、各モジュールの直接の通信相手は隣接するモジュールとなる。各ベースモジュール３０ａ，３０ｂは、ＩＯモジュール２０を挿抜する際に他のＩＯモジュール２０と干渉しないような構造を有する。例えば、ＩＯモジュール２０ａ，２０ｂは、ベースモジュール３０ａに正面から取り付けて使用する。ＩＯモジュール２０ｃ，２０ｄは、ベースモジュール３０ｂに正面から取り付けて使用する。

【0055】

図１１のように、ＣＰＵモジュール１０、ＩＯモジュール２０（２０ａ，２０ｂ，２０ｃ，２０ｄ）、及びベースモジュール３０（３０ａ，３０ｂ）が接続されると、ＣＰＵモジュール１０及びＩＯモジュール２０による演算を行うことができる。

【0056】

図１２は、ベースモジュール３０ａからＩＯモジュール２０ｂを取り外す様子を示している。図１２に示すように、ＩＯモジュール２０ｂを交換する場合は、そのＩＯモジュール２０ｂをベースモジュール３０ａの正面から引き抜くことになる。このように各ベースモジュール３０ａ，３０ｂは、ＩＯモジュール２０を挿抜する際に他のＩＯモジュール２０と干渉しないような構造を有するため、ＩＯモジュール２０ｂは他のＩＯモジュール２０ａ，２０ｃ，２０ｄとは独立して挿抜することができる。したがって、コントローラ１においては、モジュールの交換が容易である。

【0057】

以上のように、コントローラ１は、ＩＯモジュール２０と、複数のベースモジュール３０とを備える。ＩＯモジュール２０は、予め定められた演算を行う演算回路２２を備える。複数のベースモジュール３０は、少なくとも一つのＩＯモジュール２０を互いに並列に接続可能であり、また、シリアルバス５１により他のベースモジュール３０と互いに直列に接続可能である。

【0058】

このように、コントローラ１においては、少なくとも一つのＩＯモジュール２０が接続可能な複数のベースモジュール３０がシリアルバス５１により接続されるため、高速なデータ転送が可能である。また、複数のベースモジュール３０は、それぞれ別個に少なくとも一つのＩＯモジュール２０を互いに並列に接続可能であるため、ＩＯモジュール２０の交換が容易である。換言すると、互いにシリアルバス５１に直列に接続されたモジュール（ＣＰＵモジュール１０、ベースモジュール３０）の脱着は伴わずにＩＯモジュール２０を交換することができるため、これらのモジュールが筐体等に収められている場合であっても、ＩＯモジュール２０を容易に交換することができる。よって、コントローラ１によれば、高い転送速度を実現しながらモジュールの交換が容易である。

【0059】

なお、前述のように、図９～図１２では、説明の簡略化のため、一つのベースモジュール３０につき最大２つのＩＯモジュール２０を交換可能な例を説明したが、接続可能なＩＯモジュール２０の数はベースモジュール３０毎に任意である。また、図９～図１２では、１つのＣＰＵモジュール１０に２つのベースモジュール３０がシリアルバス５１により連結しているが、ＣＰＵモジュール１０に接続されるベースモジュール３０の数は任意である。また、複数のベースモジュール３０の少なくともいずれかにおいて、本来ＩＯモジュール２０が装着される場所をリザーブ用として空けておいてもよい。このような構成によれば、コントローラ１の稼働後に所定の機能が必要となった場合に、ＩＯモジュール２０を交換せずに、そのような機能を実現するためのＩＯモジュール２０を追加することが可能である。

【0060】

また、コントローラ１は、複数のベースモジュール３０に接続されたＩＯモジュール２０の動作を制御する、複数のベースモジュール３０に対してシリアルバス５１により接続可能なＣＰＵモジュール１０を更に備えてもよい。このような構成によれば、ＣＰＵモジュール１０により、各ＩＯモジュール２０の動作を制御して、ユーザの所望とする動作を行わせることができる。また、ＣＰＵモジュール１０は、複数のベースモジュール３０に対してシリアルバス５１により接続されるため、データ転送を高速に行うことが可能である。

【0061】

また、複数のベースモジュール３０の各々は、他のベースモジュール３０及びＣＰＵモジュール１０と通信するためのスレーブ通信回路３２を備えてもよい。ＣＰＵモジュール１０は、複数のベースモジュール３０と通信するためのマスタ通信回路１３を備えてもよい。マスタ通信回路１３は、シリアルバス５１により接続された複数のベースモジュール３０が備えるスレーブ通信回路３２との通信を制御してもよい。このような構成によれば、ＣＰＵモジュール１０のマスタ通信回路１３の制御により、モジュール間の通信を高速に行うことが可能である。

【0062】

なお、マスタ通信回路１３が内蔵されるモジュールはＣＰＵモジュール１０以外の通信モジュール（例えば、ベースモジュール３０ａ）としてもよい。このような構成によれば、シリアルバス５１に接続されたモジュール間の通信を、ＣＰＵモジュール１０以外のモジュールにより主導させることが可能である。

【0063】

また、複数のベースモジュール３０は、複数のＩＯモジュール２０が互いに干渉せずに挿抜することが可能な構造を有してもよい。このような構成によれば、ＩＯモジュール２０の交換を更に容易に行うことができる。なお、図１０～図１２の例では、各ベースモジュール３０（３０ａ，３０ｂ）は平板状の矩形形状を有し、ＣＰＵモジュール１０及びベースモジュール３０は互いに縁部で横方向に接続する構成を備えるが、このような構成に限られない。例えば、ベースモジュール３０は箱型、コの字型、又はＬ字型等の形状を有してもよい。また、ＣＰＵモジュール１０及びベースモジュール３０は、互いに接続することにより、全体として、箱型、コの字型、又はＬ字型等の形状が構成されるようにしてもよい。したがって、コントローラ１は、用いられる空間に合わせて適切な形状を有することが可能である。

【0064】

また、ＩＯモジュール２０及びベースモジュール３０は、活線挿抜（ホットスワップ）が可能としてもよい。このような構成によれば、コントローラ１（又はＣＰＵモジュール１０）を稼働したままＩＯモジュール２０を交換することが可能であり、ＩＯモジュール２０の交換を更に容易に行うことができる。また、このような構成によれば、他の装置から通信によりコントローラ１に接続して、ＩＯモジュール２０の交換中にオンラインメンテナンスを行うことが可能となる。

【0065】

本開示の一実施形態に係るコントローラ１は、例えば、配電盤、リアルタイムＯＳ（Operating System）コントローラ、又は、プログラマブルコントローラを含む任意の情報処理装置に適用してもよい。

【0066】

コントローラ１によれば、従来のシリアルバス型横連結の構成と比較し、スレーブ回路の削減が可能となり、それに伴い部品費の削減、及び消費電力の低減の効果が期待できる。換言すると、図９のように、複数のＩＯモジュール２０の通信を１つのスレーブ通信回路３２により実現することで、ＩＯモジュール２０毎に対応するスレーブ通信回路３２を設けた構成よりも部品点数及び消費電力を低減することができる。

【0067】

本開示の実施形態例について以下に付記する。
［１］
予め定められた演算を行う演算回路を備えた第１のモジュールと、
少なくとも一つの前記第１のモジュールを互いに並列に接続可能な、シリアルバスにより互いに直列に接続可能な複数の第２のモジュールと、
を備える、情報処理装置。
［２］
前記複数の第２のモジュールに接続された前記第１のモジュールの動作を制御する第３のモジュールであって、前記複数の第２のモジュールのうち、他の一つの前記第２のモジュールに接続された前記第２のモジュールに対してシリアルバスにより直列に接続可能な第３のモジュールを更に備える、［１］に記載の情報処理装置。
［３］
前記複数の第２のモジュールの各々は、他の前記第２のモジュール及び前記第３のモジュールと通信するためのスレーブ通信回路を備え、
前記第３のモジュールは、前記複数の第２のモジュールと通信するためのマスタ通信回路を備え、
前記マスタ通信回路は、シリアルバスにより直列に接続された前記複数の第２のモジュールが備える前記スレーブ通信回路との通信を制御する、
［２］に記載の情報処理装置。
［４］
前記複数の第２のモジュールは、複数の前記第１のモジュールが互いに干渉せずに挿抜することが可能な構造を有する、［１］から［３］のいずれか一項に記載の情報処理装置。
［５］
前記第１のモジュール及び前記第２のモジュールは、活線挿抜が可能である、［１］から［４］のいずれか一項に記載の情報処理装置。
［６］
前記複数の第２のモジュールの各々は、当該第２のモジュールに対して前記第１のモジュールが接続された場合に、当該第１のモジュールと前記スレーブ通信回路との間で通信するためのＩＯ用通信回路を更に備える、［３］に記載の情報処理装置。

【0068】

本開示は上述の実施形態に限定されるものではない。本開示の趣旨を逸脱しない範囲での変更が可能である。

【符号の説明】

【0069】

１ コントローラ
１０ ＣＰＵモジュール
１１ 外部Ｉ／Ｆ
１２ 演算回路
１３ マスタ通信回路
２０ ＩＯモジュール
２１ 外部Ｉ／Ｆ
２２ 演算回路
２３ 通信回路
３０ ベースモジュール
３１ ＩＯ用通信回路
３２ スレーブ通信回路
５１ シリアルバス
９ コントローラ（比較例）
９１ ＣＰＵモジュール
９１１ 外部Ｉ／Ｆ
９１２ 演算回路
９１３ マスタ通信回路
９２ ＩＯモジュール
９２１ 外部Ｉ／Ｆ
９２２ 演算回路
９２３ スレーブ通信回路
９３ ベースモジュール
９４ パラレルバス
９５ シリアルバス

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】