特開 2024-19007 プリント回路基板及びプリント回路基板の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024019007

(43)【公開日】2024-02-08

(54)【発明の名称】プリント回路基板及びプリント回路基板の製造方法

(51)【国際特許分類】

   H01L 23/12 20060101AFI20240201BHJP

   H01L 21/60 20060101ALI20240201BHJP

   H05K 1/02 20060101ALI20240201BHJP

   H05K 3/06 20060101ALI20240201BHJP

【ＦＩ】

H01L23/12 Q

H01L21/60 311Q

H05K1/02 J

H05K1/02 C

H05K3/06 A

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2023109550

(22)【出願日】2023-07-03

(31)【優先権主張番号】10-2022-0093704

(32)【優先日】2022-07-28

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000051

【氏名又は名称】弁理士法人共生国際特許事務所

(72)【発明者】

【氏名】尹 權 洙

【テーマコード（参考）】

5E338

5E339

5F044

【Ｆターム（参考）】

5E338AA02

5E338AA03

5E338AA16

5E338AA18

5E338BB14

5E338BB25

5E338EE23

5E338EE60

5E339AB02

5E339AB06

5E339AB07

5E339AC01

5E339AC02

5E339AD03

5E339AD05

5E339BC02

5E339BC03

5E339BE11

5E339CE03

5E339CE12

5E339DD03

5E339EE10

5F044KK02

5F044KK10

5F044KK12

5F044QQ02

(57)【要約】

【課題】集積度及び信頼性が向上したプリント回路基板及びプリント回路基板の製造方法を提供する。
【解決手段】本発明によるプリント回路基板は、絶縁層と、絶縁層の上面上に配置された第１ソルダーレジスト層と、絶縁層に配置され、第１ソルダーレジスト層の上面から突出した導電性ポストを提供する第１導電性パターンと、絶縁層に埋め込まれ、絶縁層の上面よりもさらに下位に位置する上面を有する第２導電性パターンを含む。
【選択図】図１ｎ

【特許請求の範囲】

【請求項1】

絶縁層と、
前記絶縁層の上面上に配置された第１ソルダーレジスト層と、
前記絶縁層に配置され、前記第１ソルダーレジスト層の上面から突出した導電性ポストを提供する第１導電性パターンと、
前記絶縁層に埋め込まれ、前記絶縁層の上面よりもさらに下位に位置する上面を有する第２導電性パターンと、を含むことを特徴とするプリント回路基板。

【請求項2】

前記第１導電性パターンに連結された導電性ビアと、
前記導電性ビアに連結され、前記絶縁層の下側に配置された第３導電性パターンと、をさらに含み、
前記導電性ビアにおいて前記第１導電性パターンに連結された面の幅は、前記導電性ビアにおいて前記第３導電性パターンに連結された面の幅よりも狭いことを特徴とする請求項１に記載のプリント回路基板。

【請求項3】

前記絶縁層の下側に配置された第２ソルダーレジスト層をさらに含み、
前記第１ソルダーレジスト層の厚さは、前記第２ソルダーレジスト層の厚さよりも薄いことを特徴とする請求項１に記載のプリント回路基板。

【請求項4】

前記第１ソルダーレジスト層は、前記導電性ポストが配置された開口部を含み、
前記導電性ポストの側面の一部分は、前記第１ソルダーレジスト層に接触することを特徴とする請求項１に記載のプリント回路基板。

【請求項5】

前記絶縁層は窪み部を含み、
前記第１ソルダーレジスト層の一部分と前記第２導電性パターンは、前記窪み部で互いに接触することを特徴とする請求項１に記載のプリント回路基板。

【請求項6】

前記第１及び第２導電性パターン間の間隔は、前記第１導電性パターンの幅よりも狭いことを特徴とする請求項１に記載のプリント回路基板。

【請求項7】

前記第１導電性パターンの幅は、前記第２導電性パターンの幅よりも広いことを特徴とする請求項１に記載のプリント回路基板。

【請求項8】

前記導電性ポストは、半導体チップにフリップチップ（ｆｌｉｐ－ｃｈｉｐ）構造で電気的に連結されるように構成されたことを特徴とする請求項１に記載のプリント回路基板。

【請求項9】

前記導電性ポストの上面の幅は、前記導電性ポストの下面の幅よりも狭いことを特徴とする請求項１に記載のプリント回路基板。

【請求項10】

絶縁層と、
前記絶縁層の上面上に配置された第１ソルダーレジスト層と、
前記絶縁層に埋め込まれた第１導電性パターンと、
前記第１導電性パターンの上面上に配置され、前記第１ソルダーレジスト層の上面から突出した導電性ポストと、を含み、
前記第１導電性パターンの上面の縁は、前記絶縁層の上面よりもさらに下位に位置することを特徴とするプリント回路基板。

【請求項11】

前記導電性ポストの下面の幅は、前記第１導電性パターンの上面の幅よりも狭いことを特徴とする請求項１０に記載のプリント回路基板。

【請求項12】

前記導電性ポストの上面の幅は、前記導電性ポストの下面の幅よりも狭いことを特徴とする請求項１０に記載のプリント回路基板。

【請求項13】

上面が前記第１導電性パターンに連結された導電性ビアと、
前記導電性ビアに連結され、前記絶縁層の下側に配置された第３導電性パターンと、をさらに含み、
前記導電性ビアにおいて前記第１導電性パターンに連結された面の幅は、前記導電性ビアにおいて前記第３導電性パターンに連結された面の幅よりも狭いことを特徴とする請求項１０に記載のプリント回路基板。

【請求項14】

前記絶縁層の下側に配置された第２ソルダーレジスト層をさらに含み、
前記第１ソルダーレジスト層の厚さは、前記第２ソルダーレジスト層の厚さよりも薄いことを特徴とする請求項１０に記載のプリント回路基板。

【請求項15】

前記第１ソルダーレジスト層は、前記導電性ポストが配置された開口部を含み、
前記導電性ポストの側面の一部分は、前記第１ソルダーレジスト層に接触することを特徴とする請求項１０に記載のプリント回路基板。

【請求項16】

基礎絶縁層上の第１導電性層上に第１及び第２導電性パターンを形成する段階と、
前記第１及び第２導電性パターン上に絶縁層を形成する段階と、
前記基礎絶縁層を前記第１導電性層の少なくとも一部から分離する段階と、
前記第１導電性層の少なくとも一部の一部領域をエッチングして導電性ポストを形成する段階と、
前記絶縁層において、前記導電性ポストが形成された面上に第１ソルダーレジスト層を形成する段階と、
前記第１ソルダーレジスト層の厚さが薄くなるように、前記第１ソルダーレジスト層の一部をエッチングする段階と、を含むことを特徴とするプリント回路基板の製造方法。

【請求項17】

前記第１ソルダーレジスト層を形成する段階と前記第１ソルダーレジスト層の一部をエッチングする段階との間で、前記第１ソルダーレジスト層の上面は前記導電性ポストの上面よりも上位に位置し、
前記第１ソルダーレジスト層の一部をエッチングする段階の後に、前記第１ソルダーレジスト層の上面は、前記導電性ポストの上面よりも下位に位置することを特徴とする請求項１６に記載のプリント回路基板の製造方法。

【請求項18】

前記第１ソルダーレジスト層を形成する段階は、前記絶縁層の上面及び下側に前記第１ソルダーレジスト層及び第２ソルダーレジスト層をそれぞれ形成することを含み、
前記第１ソルダーレジスト層の一部をエッチングする段階は、前記第１ソルダーレジスト層と前記第２ソルダーレジスト層との間の厚さの差がさらに大きくなるように、前記第１ソルダーレジスト層の一部をエッチングすることを含むことを特徴とする請求項１６に記載のプリント回路基板の製造方法。

【請求項19】

前記第１導電性層の少なくとも一部の一部領域は、前記第２導電性パターンに上下方向に重なり、
前記第１ソルダーレジスト層を形成する段階は、前記第１ソルダーレジスト層が前記第２導電性パターンに接触するように前記第１ソルダーレジスト層を形成することを含むことを特徴とする請求項１６に記載のプリント回路基板の製造方法。

【請求項20】

前記分離する段階と前記導電性ポストを形成する段階との間において、前記第１導電性層で前記第１導電性パターンに重なる領域にエッチング阻止パターンを形成する段階と、
前記導電性ポストを形成する段階と前記第１ソルダーレジスト層を形成する段階との間で、前記エッチング阻止パターンを除去する段階と、をさらに含み、
前記エッチング阻止パターンは、ニッケル（Ｎｉ）及びスズ（Ｓｎ）のうちの少なくとも一つを含有することを特徴とする請求項１６に記載のプリント回路基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、プリント回路基板及びプリント回路基板の製造方法に関する。

【背景技術】

【0002】

プリント回路基板が用いられる電子機器や電気機器の高性能化及び／または超集積化に伴い、プリント回路基板の各構成要素のサイズも徐々に小さくなっている。プリント回路基板それ自体やプリント回路基板の各構成要素の高集積化及び／または小型化に応じて、プリント回路基板の信頼性確保の難易度は高くなる。

【0003】

また、半導体チップ（例：プロセッサ、メモリ）の性能が徐々に高くなるにつれて、半導体チップの集積度も徐々に高くなっており、半導体チップの入出力端子間の間隔や入出力端子のそれぞれの大きさも徐々に小さくなっている。したがって、プリント回路基板が提供する電気的連結経路の集積度及び形成難易度も徐々に高くなっている。

【0004】

最近、プリント回路基板は、設置型電子機器（サーバを含む）や電気機器（車両を含む）のように、大規模な電気的連結経路が要求される装置に増々広く用いられている。このような装置に用いられるプリント回路基板は、大きな水平方向の面積を有するか、多くの導電性層数を有し、プリント回路基板が提供する電気的連結経路の信頼性確保の難易度も徐々に高くなっている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】韓国公開特許第１０－２０１６－０１４０１８４号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明の目的は、集積度及び信頼性が向上したプリント回路基板及びプリント回路基板の製造方法を提供することにある。

【課題を解決するための手段】

【0007】

上記目的を達成するためになされた本発明の一態様によるプリント回路基板は、絶縁層と、上記絶縁層の上面上に配置された第１ソルダーレジスト層と、上記絶縁層に配置され、上記第１ソルダーレジスト層の上面から突出した導電性ポストを提供する第１導電性パターンと、上記絶縁層に埋め込まれ、上記絶縁層の上面よりもさらに下位に位置する上面を有する第２導電性パターンと、を含むことができる。

【0008】

上記目的を達成するためになされた本発明の他の態様によるプリント回路基板は、絶縁層と、上記絶縁層の上面上に配置された第１ソルダーレジスト層と、上記絶縁層に埋め込まれた第１導電性パターンと、上記第１導電性パターンの上面上に配置され、上記第１ソルダーレジスト層の上面から突出した導電性ポストと、を含み、上記第１導電性パターンの上面の縁は、上記絶縁層の上面よりもさらに下位に位置することができる。

【0009】

上記目的を達成するためになされた本発明の一態様によるプリント回路基板の製造方法は、基礎絶縁層上の第１導電性層上に第１及び第２導電性パターンを形成する段階と、上記第１及び第２導電性パターン上に絶縁層を形成する段階と、上記基礎絶縁層を上記第１導電性層の少なくとも一部から分離する段階と、上記第１導電性層の少なくとも一部の一部領域をエッチングして導電性ポストを形成する段階と、上記絶縁層で上記導電性ポストが形成された面上に第１ソルダーレジスト層を形成する段階と、上記第１ソルダーレジスト層の厚さが薄くなるように上記第１ソルダーレジスト層の一部をエッチングする段階と、を含むことができる。

【発明の効果】

【0010】

本発明によるプリント回路基板及びプリント回路基板の製造方法は、提供する電気的連結経路の集積度及び／または信頼性を効率的に高めることができ、集積度が高くなるにつれて、不良（例：電気的ショート）発生率の増加を抑制することができる。

【図面の簡単な説明】

【0011】

【図1a】本発明の一実施形態によるプリント回路基板の製造方法によってプリント回路基板が製造される過程を示す側面図である。

【図1b】本発明の一実施形態によるプリント回路基板の製造方法によってプリント回路基板が製造される過程を示す側面図である。

【図1c】本発明の一実施形態によるプリント回路基板の製造方法によってプリント回路基板が製造される過程を示す側面図である。

【図1d】本発明の一実施形態によるプリント回路基板の製造方法によってプリント回路基板が製造される過程を示す側面図である。

【図1e】本発明の一実施形態によるプリント回路基板の製造方法によってプリント回路基板が製造される過程を示す側面図である。

【図1f】本発明の一実施形態によるプリント回路基板の製造方法によってプリント回路基板が製造される過程を示す側面図である。

【図1g】本発明の一実施形態によるプリント回路基板の製造方法によってプリント回路基板が製造される過程を示す側面図である。

【図1h】本発明の一実施形態によるプリント回路基板の製造方法によってプリント回路基板が製造される過程を示す側面図である。

【図1i】本発明の一実施形態によるプリント回路基板の製造方法によってプリント回路基板が製造される過程を示す側面図である。

【図1j】本発明の一実施形態によるプリント回路基板の製造方法によってプリント回路基板が製造される過程を示す側面図である。

【図1k】本発明の一実施形態によるプリント回路基板の製造方法によってプリント回路基板が製造される過程を示す側面図である。

【図1l】本発明の一実施形態によるプリント回路基板の製造方法によってプリント回路基板が製造される過程を示す側面図である。

【図1m】本発明の一実施形態によるプリント回路基板を示す側面図である。

【図1n】本発明の一実施形態によるプリント回路基板の導電性ポストが半導体チップにフリップチップ（ｆｌｉｐ－ｃｈｉｐ）構造で電気的に連結されることを示す側面図である。

【図2a】本発明の一実施形態によるプリント回路基板の導電性ポストと第１ソルダーレジスト層とが互いに離隔した構造を示す側面図である。

【図2b】本発明の一実施形態によるプリント回路基板の導電性ポストと第１ソルダーレジスト層とが互いに離隔した構造を示す側面図である。

【図3a】本発明の一実施形態によるプリント回路基板の製造方法によって第２導電性パターンの厚さが調節された構造を示す側面図である。

【図3b】本発明の一実施形態によるプリント回路基板の製造方法によって第２導電性パターンの厚さが調節された構造を示す側面図である。

【図4a】本発明の一実施形態によるプリント回路基板の製造方法において、エッチング阻止パターン無しに導電性ポストを形成することを示す側面図である。

【図4b】本発明の一実施形態によるプリント回路基板の製造方法において、エッチング阻止パターン無しに導電性ポストを形成することを示す側面図である。

【図4c】本発明の一実施形態によるプリント回路基板の製造方法において、エッチング阻止パターン無しに導電性ポストを形成することを示す側面図である。

【図5a】本発明の一実施形態によるプリント回路基板の製造方法によって絶縁層の層数が調節された構造を示す側面図である。

【図5b】本発明の一実施形態によるプリント回路基板の製造方法によって絶縁層の層数が調節された構造を示す側面図である。

【図6】本発明の一実施形態によるプリント回路基板の第１導電性パターンの上面の縁が絶縁層の上面よりもさらに下位に位置する構造を示す側面図である。

【図7】本発明の一実施形態によるプリント回路基板の第１及び第２導電性パターンを示す平面図である。

【図8a】本発明の一実施形態によるプリント回路基板が配置される電子機器の構造を例示した図である。

【図8b】本発明の一実施形態によるプリント回路基板が配置される電子機器のシステムを例示した図である。

【発明を実施するための形態】

【0012】

後述する本発明に対する詳細な説明は、本発明が実施され得る特定の実施形態を例として示す図面を参照する。これらの実施形態は、当業者が本発明を実施するのに十分であるように詳細に説明される。本発明の様々な実施形態は互いに異なるが、相互排他的である必要はない。例えば、ここに記載されている特定の形状、構造、及び特性は、一実施形態に関して本発明の思想及び技術範囲から逸脱することなく、他の実施形態で実現することができる。または、それぞれの開示された実施形態の内の個別の構成要素の位置または配置は、本発明の思想及び技術範囲から逸脱することなく変更され得ると理解されるべきである。したがって、後述する詳細な説明は、限定的な意味として取られる意図ではなく、本発明の技術範囲は、均等なすべての範囲に限定される。図面において類似した参照符号は、様々な側面にわたって同一または類似した機能を称する。

【0013】

以下では、本発明が属する技術分野において通常の知識を有する者が本発明を容易に実施することができるようにするために、本発明の実施形態に関して図面を参照して詳細に説明する。

【0014】

図１ａ及び図１ｂを参照すると、本発明の一実施形態によるプリント回路基板の製造方法は、基礎絶縁層１１１上の第１導電性層１３１、１３２上に第１導電性パターン１２５及び第２導電性パターン１２７を形成する段階を含む。

【0015】

例えば、未完成プリント回路基板１００ａ、１００ｂの基礎絶縁層１１１と第１導電性層１３１、１３２との組み合わせ構造は、銅箔積層板（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ、ＣＣＬ）であるため、第１導電性層１３１、１３２の少なくとも一部１３２は銅（Ｃｕ）を含有する。例えば、第１導電性層１３１、１３２の基礎絶縁層１１１に接触する部分１３１は接着層に置き換えることができるため、基礎絶縁層１１１と第１導電性層１３１、１３２の組み合わせ構造は、離型銅箔（ＤＣＦ）工法によって製造される。

【0016】

例えば、第１及び第２導電性パターン１２５、１２７は、銅（Ｃｕ）めっき工程により形成されためっき層の一部分であり、めっき層上に保護パターンが形成された状態で露光及び現像によって形成される。

【0017】

図１ｃ～図１ｅを参照すると、本発明の一実施形態によるプリント回路基板の製造方法は、第１及び第２導電性パターン１２５、１２７上に絶縁層１１２を形成する段階を含む。

【0018】

例えば、未完成プリント回路基板１００ｃ、１００ｄ、１００ｅの絶縁層１１２は、銅箔積層板（ＣＣＬ）、ＡＢＦ、プリプレグ（ｐｒｅｐｒｅｇ）、ＦＲ－４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、感光性絶縁（Ｐｈｏｔｏ Ｉｍａｇａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ：ＰＩＤ）樹脂であり、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、ＰＴＦＥ（Ｐｏｌｙｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ）、ガラス（ｇｌａｓｓ）系列及びセラミック（ｃｅｒａｍｉｃ）系列（例：ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ－ｆｉｒｅｄ Ｃｅｒａｍｉｃ））の樹脂の群から選択された少なくとも一つである。

【0019】

例えば、絶縁層１１２の一部分はレーザーやドリルによって貫通され、導電性ビア１２３は絶縁層１１２の貫通空間を充填する。第３導電性パターン１２１は、絶縁層１１２の一面上に形成され、第１及び第２導電性パターン１２５、１２７が形成される方式と類似した方式で、保護パターン１１６が形成された状態で露光及び現像によって形成される。この後、保護パターン１１６はエッチングされる。

【0020】

例えば、第１及び第２導電性パターン１２５、１２７と導電性ビア１２３に含有される材料は、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）のうちの少なくとも一つである。例えば、第３導電性パターン１２１は、ＳＡＰ（Ｓｅｍｉ－Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ－Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、またはサブトラクティブ法（Ｓｕｂｔｒａｃｔｉｖｅ）などで実現される。

【0021】

図１ｆ及び図１ｇを参照すると、本発明の一実施形態によるプリント回路基板の製造方法は、基礎絶縁層１１１を第１導電性層の少なくとも一部１３２から分離する段階を含む。

【0022】

例えば、未完成のプリント回路基板１００ｆ、１００ｇにおいて、基礎絶縁層１１１の上部構造及び下部構造は、複数のプリント回路基板を製造するのに用いられる。基礎絶縁層１１１はコアであるため、複数のプリント回路基板のそれぞれは、コアレス（ｃｏｒｅｌｅｓｓ）構造である。

【0023】

図１ｈ～図１ｋを参照すると、本発明の一実施形態によるプリント回路基板の製造方法は、第１導電性層の少なくとも一部１３２の一部領域をエッチングして導電性ポスト１３４を形成する段階を含む。

【0024】

例えば、本発明の一実施形態によるプリント回路基板の製造方法は、基礎絶縁層を分離する段階と導電性ポスト１３４を形成する段階との間で、第１導電性層１３２の第１導電性パターン１２５に重なる領域にエッチング阻止パターン１３３を形成する段階と、導電性ポスト１３４を形成する段階と第１ソルダーレジスト層を形成する段階との間で、エッチング阻止パターン１３３を除去する段階をさらに含む。例えば、エッチング阻止パターン１３３は、ニッケル（Ｎｉ）及びスズ（Ｓｎ）のうちの少なくとも一つを含む。

【0025】

例えば、未完成のプリント回路基板１００ｈにおいて、保護パターン１１７は、第１導電性層１３２の一面上でエッチング阻止パターン１３３が形成されない領域に形成されるため、臨時開口部１３５を有する。未完成プリント回路基板１００ｉは、臨時開口部１３５に配置されたエッチング阻止パターン１３３を含む。

【0026】

保護パターン１１７と第１導電性層１３２で、エッチング阻止パターン１３３に垂直に重ならない部分はエッチングされる。したがって、未完成プリント回路基板１００ｊは、エッチング阻止パターン１３３に垂直に重なる導電性ポスト１３４を含む。導電性ポスト１３４を形成する段階は、第１導電性パターン１２５の上面に導電性ポスト１３４を形成することを含む。

【0027】

導電性ポスト１３４は第１導電性層１３２から形成されるため、導電性ポスト１３４の厚さＴ１の均一性は、第１導電性層１３２の厚さの均一性の影響を受ける。第１導電性層１３２は広くて単に平滑な上下面を有するため、第１導電性層１３２の厚さの均一性は高い。したがって、導電性ポスト１３４の厚さＴ１の均一性も高い。厚さＴ１の均一性が高くなるにつれて、導電性ポスト１３４の個数が複数である場合、複数の導電性ポスト１３４のうちの最も厚さが厚い導電性ポストと最も厚さが薄い導電性ポストとの間の厚さの差は小さくなる。

【0028】

換言すると、導電性ポスト１３４が形成される過程で設計と実際との間の差（工程ばらつき）は小さくなるため、導電性ポスト１３４と隣接した導電性構造（例：第２導電性パターン１２７）との間の電気的ショートが発生する可能性は減少する。

【0029】

第１導電性層１３２の一部領域が第２導電性パターン１２７に上下方向に重なるため、エッチング工程の方式や時間の調節に応じて第２導電性パターン１２７の一部分もエッチングされる。これによって、第２導電性パターン１２７の上面は、絶縁層１１２の上面よりもさらに下位に位置し、窪み部１３７を提供する。

【0030】

これにより、第１導電性層１３２に対応する金属材料が、第１導電性層１３２の一部領域のうち、導電性ポスト１３４と第２導電性パターン１２７との間に残存する可能性は減少するため、導電性ポスト１３４と第２導電性パターン１２７との間の意図しない連結可能性や電気的ショート可能性は減少する。

【0031】

未完成プリント回路基板１００ｋは、エッチング阻止パターンが除去された構造を有する。例えば、導電性ポスト１３４の厚さＴ１は、窪み部１３７の厚さＴ２よりも厚い。

【0032】

図１ｌを参照すると、本発明の一実施形態によるプリント回路基板の製造方法は、絶縁層１１２において導電性ポスト１３４が形成された面上に第１ソルダーレジスト層１４１ｐｒｅを形成する段階を含む。

【0033】

例えば、第１ソルダーレジスト層１４１ｐｒｅを形成する段階は、第１ソルダーレジスト層１４１ｐｒｅが第２導電性パターン１２７に接触するように第１ソルダーレジスト層１４１ｐｒｅを形成することと、絶縁層１１２の下側に第２ソルダーレジスト層１４２をさらに形成することを含む。

【0034】

例えば、プリント回路基板１００ｌは、導電性ポスト１３４の厚さＴ１よりも厚い厚さＴ３を有する第１ソルダーレジスト層１４１ｐｒｅを含む。第１ソルダーレジスト層１４１ｐｒｅを形成する段階と第１ソルダーレジスト層１４１ｐｒｅの一部をエッチングする段階との間で、第１ソルダーレジスト層１４１ｐｒｅの上面は導電性ポスト１３４の上面よりも上位に位置する。

【0035】

第１ソルダーレジスト層１４１ｐｒｅが比較的厚く形成されるため、第１ソルダーレジスト層１４１ｐｒｅと第２導電性パターン１２７との間の密着性は高くなる。したがって、第２導電性パターン１２７と導電性ポスト１３４との間の電気的ショートが発生する可能性は減少する。

【0036】

これにより、導電性ポスト１３４と第２導電性パターン１２７との間の間隔がさらにより狭くなるのに有利であり、導電性ポスト１３４と第２導電性パターン１２７のそれぞれのサイズがさらに小さくなるにも有利であるため、本発明の一実施形態によるプリント回路基板の製造方法によって製造されたプリント回路基板は、提供する電気的連結経路の集積度及び／または信頼性を効率的に高めることができ、集積度が高くなるにつれて不良（例：電気的ショート）の発生率の増加を抑制することができる。

【0037】

図１ｍを参照すると、本発明の一実施形態によるプリント回路基板の製造方法は、第１ソルダーレジスト層１４１の厚さが薄くなるように第１ソルダーレジスト層１４１の一部をエッチングする段階を含む。

【0038】

例えば、第１ソルダーレジスト層１４１の一部をエッチングする段階は、第１ソルダーレジスト層１４１と第２ソルダーレジスト層１４２との間の厚さの差がより大きくなるように、第１ソルダーレジスト層１４１の一部をエッチングすることを含む。

【0039】

例えば、プリント回路基板１００ｍは、導電性ポスト１３４の厚さＴ１よりもさらに薄い厚さＴ４を有する第１ソルダーレジスト層１４１を含む。第１ソルダーレジスト層１４１の一部をエッチングする段階の後に、第１ソルダーレジスト層１４１の上面は導電性ポスト１３４の上面より下位に位置する。

【0040】

図１ｎを参照すると、本発明の一実施形態によるプリント回路基板の製造方法は、フリップチップ（ｆｌｉｐ－ｃｈｉｐ）構造で半導体チップ２００を導電性ポスト１３４上に実装する段階を含む。導電性ポスト１３４が第１ソルダーレジスト層１４１から突出するため、半導体チップ２００は効率的に導電性ポスト１３４上に実装され、プリント回路基板１００ｎは、提供する電気的連結経路の集積度及び／または信頼性を効率的に高めることができる。

【0041】

例えば、半導体チップ２００の複数の入出力端子２２５は、複数の導電性ポスト１３４に１対１に対応するように配置され、はんだ１７５を介して導電性ポスト１３４に連結及び固着される。

【0042】

図１ｍ及び図１ｎを参照すると、本発明の一実施形態によるプリント回路基板１００ｍ、１００ｎは、絶縁層１１２、第１ソルダーレジスト層１４１、第１導電性パターン１２５、及び第２導電性パターン１２７を含む。

【0043】

第１ソルダーレジスト層１４１は、絶縁層１１２の上面上に配置される。例えば、第１ソルダーレジスト層１４１は、絶縁層１１２とは異なる材料を含有する。第１ソルダーレジスト層１４１や第２ソルダーレジスト層１４２が含む材料の群は、絶縁層１１２の材料の群の中から公知のソルダーレジストとして用いられる材料から選択されるが、これに限定されない。例えば、第１ソルダーレジスト層１４１の厚さＴ４は、第２ソルダーレジスト層１４２の厚さよりもさらに薄い。

【0044】

第１導電性パターン１２５は、絶縁層１１２に配置され、第１ソルダーレジスト層１４１の上面から突出した導電性ポスト１３４を提供する。これにより、半導体チップ２００は効率的に導電性ポスト１３４上に実装され、プリント回路基板１００ｍ、１００ｎは、提供する電気的連結経路の集積度及び／または信頼性を効率的に高めることができる。

【0045】

設計に応じて、ＥＮＥＰＩＧ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｅｌｅｃｔｒｏｌｅｓｓ Ｐａｌｌａｄｉｕｍ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ）構造やＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒ Ｐａｓｓｉｖａｔｉｏｎ）構造などの表面処理構造は、導電性ポスト１３４の上面に形成されるが、これに限定されない。

【0046】

第２導電性パターン１２７は、絶縁層１１２に埋め込まれ、絶縁層１１２の上面よりもさらに下位に位置する上面を有する。これにより、導電性ポスト１３４と第２導電性パターン１２７との間に金属材料が残存する可能性は減少するため、導電性ポスト１３４と第２導電性パターン１２７との間の意図しない連結可能性や電気的ショート可能性は減少する。

【0047】

したがって、本発明の一実施形態によるプリント回路基板１００ｍ、１００ｎは、導電性ポスト１３４と第２導電性パターン１２７との間の間隔がより狭くなるのに有利であり、導電性ポスト１３４と第２導電性パターン１２７のそれぞれのサイズがより小さくなるのにも有利であり、提供する電気的連結経路の集積度及び／または信頼性を効率的に高めることができる。

【0048】

例えば、絶縁層１１２は窪み部１３７を含み、第１ソルダーレジスト層１４１の一部分と第２導電性パターン１２７は、窪み部１３７で互いに接触する。これにより、第１ソルダーレジスト層１４１の一部分は第２導電性パターン１２７の上面をさらに安定化させるため、第２導電性パターン１２７と導電性ポスト１３４との間の電気的ショートが発生する可能性はさらに減少する。

【0049】

図２ａ及び図２ｂを参照すると、本発明の一実施形態によるプリント回路基板１００ｌ－２、１００ｍ－２の第１ソルダーレジスト層１４１－２ｐｒｅ、１４１－２は、導電性ポスト１３４が配置される開口部を含み、導電性ポスト１３４の側面は、第１ソルダーレジスト層１４１－２ｐｒｅ、１４１－２から離隔する。例えば、本発明の一実施形態によるプリント回路基板１００ｌ－２、１００ｍ－２は、ＮＳＭＤ（ｎｏｎ－ｓｏｌｄｅｒ ｍａｓｋ ｄｅｆｉｎｅｄ）構造を有するか、ＮＳＭＤ構造を有することが有利である。

【0050】

図３ａ及び図３ｂを参照すると、本発明の一実施形態によるプリント回路基板の製造方法は、プリント回路基板１００ｊ－３、１００ｍ－３に窪み部を形成する過程を省略する。例えば、プリント回路基板１００ｊ－３、１００ｍ－３の構造は、導電性ポスト１３４が基礎である第１導電性層をエッチングする工程のエッチング時間や方式を制御することによって形成される。

【0051】

図４ａ～図４ｃを参照すると、本発明の一実施形態によるプリント回路基板の製造方法は、プリント回路基板１００ｈ－４、１００ｊ－４、１００ｋ－４にエッチング阻止パターンを形成する過程を省略する。

【0052】

例えば、保護パターン１１７－２は第１導電性層１３２の上面上に形成され、保護パターン１１７－２は、エッチング阻止パターンの役割に代わる。換言すると、保護パターン１１７－２は、エッチング阻止パターンの材料を金属から感光性絶縁材料に置き換えた構造である。

【0053】

図５ａ及び図５ｂを参照すると、本発明の一実施形態によるプリント回路基板の製造方法によるプリント回路基板１００ｅ－５、１００ｍ－５の絶縁層１１２及び第２導電性層１２５のそれぞれの層数は複数であり、互いに交互に積層される。

【0054】

図６を参照すると、本発明の一実施形態によるプリント回路基板１００ｍ－６は、絶縁層１１２と、絶縁層１１２の上面上に配置された第１ソルダーレジスト層１４１と、絶縁層に埋め込まれた第１導電性パターン１２５と、第１導電性パターン１２５の上面上に配置され、第１ソルダーレジスト層１４１の上面から突出した導電性ポスト１３４－６を含む。

【0055】

第１導電性パターン１２５の上面の縁は、絶縁層１１２の上面よりもさらに下位に位置する。導電性ポスト１３４－６は、第１導電性層１３２の一部分に基づいて形成され、複数の第１導電性パターン１２５間の厚さの差や形態の差は減少するため、導電性ポスト１３４－６と隣接導電性構造との間の電気的ショートの発生は抑制される。

【0056】

例えば、図１ｉの第１導電性層１３２がエッチングされるとき、導電性ポスト１３４の側面も微細にエッチングされるため、第１導電性パターン１２５の上面の縁部分は、第２導電性パターン１２７の上部がエッチングされるときに一緒にエッチングされる。または、図１ｊのエッチング阻止パターン１３３の水平方向のサイズは、第１導電性パターン１２５の水平方向のサイズよりもさらに小さいため、第１導電性パターン１２５の上面の縁部分は第２導電性パターン１２７の上部がエッチングされるときに一緒にエッチングされる。

【0057】

したがって、導電性ポスト１３４－６の下面の幅Ｗ３は、第１導電性パターン１２５の上面の幅（図１ｎのＷ１）よりも狭いか、導電性ポスト１３４－６の上面の幅Ｗ４は、導電性ポスト１３４－６の下面の幅Ｗ３よりも狭いが、これに限定されない。

【0058】

例えば、導電性ポスト１３４－６の側面の一部分は、第１ソルダーレジスト層１４１に接触する。これにより、第１ソルダーレジスト層１４１の一部分は、第１導電性パターン１２５の上面の縁に密着して配置され、導電性ポスト１３４－６の構造的安定性は向上する。

【0059】

例えば、第１導電性パターン１２５は導電性ビア１２３の上面に連結され、第３導電性パターン１２１は導電性ビア１２３の下面に連結される。導電性ビア１２３において第１導電性パターン１２５に連結される面（例：上面）の幅は、導電性ビア１２３において第３導電性パターン１２１に連結される面（例：下面）の幅よりも狭い。例えば、導電性ビア１２３の幅の差は、絶縁層１１２の一部分（導電性ビアが形成される部分）が貫通される過程で形成される。第１導電性パターン１２５は、導電性ビア１２３及び第３導電性パターン１２１を介して電気的連結経路が提供されるため、第２導電性パターン１２７は設計によって省略される。

【0060】

図１ｎ及び図７を参照すると、第１及び第２導電性パターン１２５、１２７間の間隔Ｄ３は、第１導電性パターン１２５の幅Ｗ１よりも狭く、第１導電性パターン１２５の幅Ｗ１は、第２導電性パターン１２７の幅Ｗ２よりも広い。間隔Ｄ３と幅Ｗ２のそれぞれは短いため、本発明の一実施形態によるプリント回路基板１００ｎの電気的連結経路の集積度は高い。

【0061】

第１導電性パターン１２５の個数が複数である場合、幅Ｗ１は、複数の第１導電性パターン１２５のそれぞれの幅Ｗ１－１、Ｗ１－２の平均として測定される。第２導電性パターン１２７の個数が複数である場合、幅Ｗ２は、複数の第２導電性パターン１２７のそれぞれの幅Ｗ２－１、Ｗ２－２の平均として測定される。第１及び第２導電性パターン１２５、１２７の少なくとも一つが複数である場合、間隔Ｄ３は、複数の間隔Ｄ３－１、Ｄ３－２、Ｄ３－３の平均として測定される。

【0062】

例えば、第１導電性パターン１２５はパッド（Ｐａｄ）またはランド（ｌａｎｄ）であり、第２導電性パターン１２７は配線である。第２導電性パターン１２７の幅Ｗ２は、配線の延長方向の各地点で延長方向に垂直な方向への幅の測定値の平均である。第１導電性パターン１２５の幅Ｗ１は、第１導電性パターン１２５の中心を通る直線で測定され、直線で測定される長辺の方向に垂直な方向に測定される。間隔Ｄ３も幅Ｗ１、Ｗ２と同じ方向に測定され、平均化した値で測定される。

【0063】

図８ａは、本発明の一実施形態によるプリント回路基板が配置される電子機器の構造を例示した図であり、図８ｂは、本発明の一実施形態によるプリント回路基板が配置される電子機器のシステムを例示した図である。

【0064】

図８ａ及び図８ｂを参照すると、電子機器１０００はメインボード１０１０を収容する。メインボード１０１０には、チップ関連部品１０２０、ネットワーク関連部品１０３０、及びその他の部品１０４０などが物理的及び／または電気的に連結される。これらは、後述する他の電子部品とも組み合わせて様々な信号ライン１０９０を形成する。

【0065】

チップ関連部品１０２０としては、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリなどのメモリチップと、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラなどのアプリケーションプロセッサチップと、アナログ－デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップなどが含まれるが、これらに限定されるものではなく、これ以外にもその他の形態のチップ関連の電子部品が含まれる。さらに、これらのチップ関連部品１０２０を互いに組み合わせることもできる。チップ関連部品１０２０は、上述したチップや電子部品を含むパッケージ形態である。

【0066】

ネットワーク関連部品１０３０としては、Ｗｉ－Ｆｉ（登録商標）（ＩＥＥＥ ８０２．１１ファミリなど）、ＷｉＭＡＸ（ＩＥＥＥ ８０２．１６ファミリなど）、ＩＥＥＥ ８０２．２０、ＬＴＥ（登録商標）（ｌｏｎｇ ｔｅｒｍ ｅｖｏｌｕｔｉｏｎ）、Ｅｖ－ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＳ、ＧＰＲＳ、ＣＤＭＡ（登録商標）、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、３Ｇ、４Ｇ、５Ｇ、及びそれ以降のものとして指定された任意の他の無線及び有線プロトコルが含まれるが、これらに限定されず、これ以外にもその他の多数の無線または有線標準やプロトコルのいずれかが含まれ得る。また、ネットワーク関連部品１０３０がチップ関連部品１０２０とともに互いに組み合わされる。

【0067】

その他の部品１０４０としては、高周波インダクタ、フェライトインダクタ、パワーインダクタ、フェライトビーズ、ＬＴＣＣ（ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ－Ｆｉｒｉｎｇ Ｃｅｒａｍｉｃｓ）、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）ｆｉｌｔｅｒ、ＭＬＣＣ（Ｍｕｌｔｉ－Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃｏｎｄｅｎｓｅｒ）などが含まれる。但し、これらに限定されるものではなく、これ以外にもその他の様々な用途のために用いられるチップ部品の形態の受動素子などが含まれ得る。また、その他の部品１０４０をチップ関連部品１０２０及び／又はネットワーク関連部品１０３０と互いに組み合わせることもできる。

【0068】

電子機器１０００の種類に応じて、電子機器１０００は、メインボード１０１０に物理的及び／又は電気的に連結されるか、または連結されない他の電子部品を含むことができる。他の電子部品の例を挙げると、カメラモジュール１０５０、アンテナモジュール１０６０、ディスプレイ１０７０、バッテリー１０８０などがある。但し、これらに限定されるものではなく、オーディオコーデック、ビデオコーデック、電力増幅器、羅針盤、加速度計、ジャイロスコープ、スピーカー、大容量記憶装置（例えば、ハードディスクドライブ）、ＣＤ（ｃｏｍｐａｃｔ ｄｉｓｋ）、ＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｋ）なども挙げられる。これ以外にも、電子機器１０００の種類に応じて様々な用途のために用いられるその他の電子部品などが含まれ得る。

【0069】

電子機器１０００は、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、個人用情報端末機（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、デジタルビデオカメラ（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｃａｍｅｒａ）、デジタルスチルカメラ（ｄｉｇｉｔａｌ ｓｔｉｌｌ ｃａｍｅｒａ）、ネットワークシステム（ｎｅｔｗｏｒｋ ｓｙｓｔｅｍ）、コンピュータ（ｃｏｍｐｕｔｅｒ）、モニター（ｍｏｎｉｔｏｒ）、タブレット（ｔａｂｌｅｔ）、ラップトップ（ｌａｐｔｏｐ）、ネットブック（ｎｅｔｂｏｏｋ）、テレビジョン（ｔｅｌｅｖｉｓｉｏｎ）、ビデオゲーム（ｖｉｄｅｏ ｇａｍｅ）、スマートウォッチ（ｓｍａｒｔ ｗａｔｃｈ）、オートモーティブ（Ａｕｔｏｍｏｔｉｖｅ）などである。但し、これらに限定されず、これ以外にもデータを処理する任意の他の電子機器であり得る。

【0070】

電子機器は例えば、スマートフォン１１００である。スマートフォン１１００の内部には、マザーボード１１１０が収容されており、このようなマザーボード１１１０には様々な部品１１２０が物理的及び／又は電気的に連結されている。さらに、カメラモジュール１１３０及び／又はスピーカー１１４０のように、マザーボード１１１０に物理的及び／又は電気的に連結されるか、または連結されない他の部品が内部に収容されている。部品１１２０の一部は、上述したチップ関連部品であり、例えば、部品パッケージ１１２１であり得るが、これに限定されるものではない。部品パッケージ１１２１は、能動部品及び／又は受動部品を含む電子部品が表面に実装配置されたプリント回路基板の形態である。または、部品パッケージ１１２１は、能動部品及び／又は受動部品が内蔵されたプリント回路基板の形態である。一方、電子機器は必ずスマートフォン１１００に限定されるものではなく、上述したように他の電子機器であり得る。

【0071】

以上、本発明を具体的な構成要素等の特定の事項と限定した実施形態及び図面により説明したが、これは本発明のより全体的な理解を助けるために提供されたものであり、本発明が上記実施例に限定されるものではない。本発明が属する技術分野で従来の知識を有する者であれば、これらの基材から様々な修正及び変形を図ることができる。

【符号の説明】

【0072】

１１１ 基礎絶縁層
１１２ 絶縁層
１１７ 保護パターン
１２１ 第３導電性パターン
１２３ 導電性ビア（ｖｉａ）
１２５ 第１導電性パターン
１２７ 第２導電性パターン
１３１ 第１導電性層の上部
１３２ 第１導電性層の下部
１３３ エッチング阻止パターン
１３４ 導電性ポスト（ｐｏｓｔ）
１３７ 窪み部
１４１ 第１ソルダーレジスト層
１４２ 第２ソルダーレジスト層（ｓｏｌｄｅｒ ｒｅｓｉｓｔ ｌａｙｅｒ）
１７５ はんだ（ｓｏｌｄｅｒ）
２００ 半導体チップ
２２５ 入出力端子

【図1a】

【図1b】

【図1c】

【図1d】

【図1e】

【図1f】

【図1g】

【図1h】

【図1i】

【図1j】

【図1k】

【図1l】

【図1m】

【図1n】

【図2a】

【図2b】

【図3a】

【図3b】

【図4a】

【図4b】

【図4c】

【図5a】

【図5b】

【図6】

【図7】

【図8a】

【図8b】