知財求人 - 知財ポータルサイト「IP Force」
▶ トヨタ モーター エンジニアリング アンド マニュファクチャリング ノース アメリカ，インコーポレイティドの特許一覧
特開2024-19059電気絶縁層を有するパワーエレクトロニクスデバイスアセンブリ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024019059
(43)【公開日】2024-02-08
(54)【発明の名称】電気絶縁層を有するパワーエレクトロニクスデバイスアセンブリ
(51)【国際特許分類】
H01L 23/36 20060101AFI20240201BHJP
H05K 7/20 20060101ALI20240201BHJP
【ＦＩ】
H01L23/36 D
H05K7/20 F
【審査請求】未請求
【請求項の数】15
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2023119791
(22)【出願日】2023-07-24
(31)【優先権主張番号】17/874,488
(32)【優先日】2022-07-27
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】507342261
【氏名又は名称】トヨタ モーター エンジニアリング アンド マニュファクチャリング ノース アメリカ，インコーポレイティド
(74)【代理人】
【識別番号】100099759
【弁理士】
【氏名又は名称】青木 篤
(74)【代理人】
【識別番号】100123582
【弁理士】
【氏名又は名称】三橋 真二
(74)【代理人】
【識別番号】100092624
【弁理士】
【氏名又は名称】鶴田 準一
(74)【代理人】
【識別番号】100147555
【弁理士】
【氏名又は名称】伊藤 公一
(74)【代理人】
【識別番号】100123593
【弁理士】
【氏名又は名称】関根 宣夫
(74)【代理人】
【識別番号】100133835
【弁理士】
【氏名又は名称】河野 努
(74)【代理人】
【識別番号】100167461
【弁理士】
【氏名又は名称】上木 亮平
(72)【発明者】
【氏名】フォン チョウ
(72)【発明者】
【氏名】請川 紘嗣
【テーマコード（参考）】
5E322
5F136
【Ｆターム（参考）】
5E322AA01
5E322AA05
5E322AA11
5E322AB08
5E322AB09
5E322DB12
5E322EA10
5E322FA04
5E322FA09
5F136BB02
5F136BC05
5F136CB06
5F136DA27
5F136EA02
5F136FA17
5F136FA23
5F136GA02
(57)【要約】
【課題】コンパクトなパッケージサイズを実現しつつ、全体として低い熱抵抗を有するパワーエレクトロニクスアセンブリのための装置及び方法を提供する。
【解決手段】パワーエレクトロニクスデバイスアセンブリ、回路基板アセンブリ、及びパワーエレクトロニクスアセンブリが開示される。一実施形態では、パワーエレクトロニクスデバイスアセンブリは、第１金属層と、第１金属層に接合される第１グラファイト層と、第１グラファイト層に接合される電気絶縁層と、電気絶縁層に接合される第２グラファイト層と、第２グラファイト層に接合される第２金属層と、を含むＳセルを含み、第２金属層は、表面と、表面内に設けられた凹部と、を含む。パワーエレクトロニクスデバイスアセンブリは、表面の凹部内に配置されたパワーエレクトロニクスデバイスをさらに含む。
【選択図】図１
【解決手段】パワーエレクトロニクスデバイスアセンブリ、回路基板アセンブリ、及びパワーエレクトロニクスアセンブリが開示される。一実施形態では、パワーエレクトロニクスデバイスアセンブリは、第１金属層と、第１金属層に接合される第１グラファイト層と、第１グラファイト層に接合される電気絶縁層と、電気絶縁層に接合される第２グラファイト層と、第２グラファイト層に接合される第２金属層と、を含むＳセルを含み、第２金属層は、表面と、表面内に設けられた凹部と、を含む。パワーエレクトロニクスデバイスアセンブリは、表面の凹部内に配置されたパワーエレクトロニクスデバイスをさらに含む。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１金属層と、
前記第１金属層に接合される第１グラファイト層と、
前記第１グラファイト層に接合される電気絶縁層と、
前記電気絶縁層に接合される第２グラファイト層と、
前記第２グラファイト層に接合され、表面と、前記表面内に設けられる凹部と、を備える第２金属層と、
を備えるＳセルと、
前記表面の凹部内に配置されるパワーエレクトロニクスデバイスと、
を備えるパワーエレクトロニクスデバイスアセンブリ。
前記第１金属層に接合される第１グラファイト層と、
前記第１グラファイト層に接合される電気絶縁層と、
前記電気絶縁層に接合される第２グラファイト層と、
前記第２グラファイト層に接合され、表面と、前記表面内に設けられる凹部と、を備える第２金属層と、
を備えるＳセルと、
前記表面の凹部内に配置されるパワーエレクトロニクスデバイスと、
を備えるパワーエレクトロニクスデバイスアセンブリ。
【請求項2】
前記電気絶縁層は、窒化ケイ素から成る、
請求項１に記載のパワーエレクトロニクスデバイスアセンブリ。
請求項１に記載のパワーエレクトロニクスデバイスアセンブリ。
【請求項3】
前記Ｓセルは、幅より長い長さを有する、
請求項１に記載のパワーエレクトロニクスデバイスアセンブリ。
請求項１に記載のパワーエレクトロニクスデバイスアセンブリ。
【請求項4】
前記第１金属層と前記第１グラファイト層との間に設けられる第１活性金属ろう付け層と、
前記第２グラファイト層と前記第１グラファイト層との間に設けられる第２活性金属ろう付け層と、
前記電気絶縁層と前記第２グラファイト層との間に設けられる第３活性金属ろう付け層と、
前記第２グラファイト層と前記第２金属層との間に設けられる第４活性金属ろう付け層と、
をさらに備える請求項１に記載のパワーエレクトロニクスデバイスアセンブリ。
前記第２グラファイト層と前記第１グラファイト層との間に設けられる第２活性金属ろう付け層と、
前記電気絶縁層と前記第２グラファイト層との間に設けられる第３活性金属ろう付け層と、
前記第２グラファイト層と前記第２金属層との間に設けられる第４活性金属ろう付け層と、
をさらに備える請求項１に記載のパワーエレクトロニクスデバイスアセンブリ。
【請求項5】
電気絶縁性の基材と、
前記基材に完全に埋め込まれるパワーエレクトロニクスデバイスアセンブリであって、
第１金属層と、前記第１金属層に接合される第１グラファイト層と、前記第１グラファイト層に接合される電気絶縁層と、前記電気絶縁層に接合される第２グラファイト層と、前記第２グラファイト層に接合され、表面と、前記表面内に設けられる凹部と、を備える第２金属層と、を備えるＳセルと、
前記表面の凹部内に配置されるパワーエレクトロニクスデバイスと、
を備えるパワーエレクトロニクスデバイスアセンブリと、
を備える回路基板アセンブリ。
前記基材に完全に埋め込まれるパワーエレクトロニクスデバイスアセンブリであって、
第１金属層と、前記第１金属層に接合される第１グラファイト層と、前記第１グラファイト層に接合される電気絶縁層と、前記電気絶縁層に接合される第２グラファイト層と、前記第２グラファイト層に接合され、表面と、前記表面内に設けられる凹部と、を備える第２金属層と、を備えるＳセルと、
前記表面の凹部内に配置されるパワーエレクトロニクスデバイスと、
を備えるパワーエレクトロニクスデバイスアセンブリと、
を備える回路基板アセンブリ。
【請求項6】
前記基材に埋め込まれる複数の導電層をさらに備える、
請求項５に記載の回路基板アセンブリ。
請求項５に記載の回路基板アセンブリ。
【請求項7】
前記基材に埋め込まれ、前記パワーエレクトロニクスデバイスに熱的に結合された複数のサーマルビアをさらに備える、
請求項５に記載の回路基板アセンブリ。
請求項５に記載の回路基板アセンブリ。
【請求項8】
前記電気絶縁層は、窒化ケイ素から成る、
請求項５に記載の回路基板アセンブリ。
請求項５に記載の回路基板アセンブリ。
【請求項9】
前記Ｓセルは、幅より長い長さを有する、
請求項５に記載の回路基板アセンブリ。
請求項５に記載の回路基板アセンブリ。
【請求項10】
前記Ｓセルは、
前記第１金属層と前記第１グラファイト層との間に設けられる第１活性金属ろう付け層と、
前記第２グラファイト層と前記第１グラファイト層との間に設けられる第２活性金属ろう付け層と、
前記電気絶縁層と前記第２グラファイト層との間に設けられる第３活性金属ろう付け層と、
前記第２グラファイト層と前記第２金属層との間に設けられる第４活性金属ろう付け層と、
をさらに備える、
請求項５に記載の回路基板アセンブリ。
前記第１金属層と前記第１グラファイト層との間に設けられる第１活性金属ろう付け層と、
前記第２グラファイト層と前記第１グラファイト層との間に設けられる第２活性金属ろう付け層と、
前記電気絶縁層と前記第２グラファイト層との間に設けられる第３活性金属ろう付け層と、
前記第２グラファイト層と前記第２金属層との間に設けられる第４活性金属ろう付け層と、
をさらに備える、
請求項５に記載の回路基板アセンブリ。
【請求項11】
コールドプレートと、
前記コールドプレートの第１表面に取り付けられる回路基板アセンブリであって、
電気絶縁性の基材と、
前記基材に完全に埋め込まれるパワーエレクトロニクスデバイスアセンブリであって、
第１金属層と、前記第１金属層に接合される第１グラファイト層と、前記第１グラファイト層に接合される電気絶縁層と、前記電気絶縁層に接合される第２グラファイト層と、前記第２グラファイト層に接合され、表面と、前記表面内に設けられる凹部と、を備える第２金属層と、を備えるＳセルと、
前記表面の凹部内に配置されるパワーエレクトロニクスデバイスと、
を備えるパワーエレクトロニクスデバイスアセンブリと、
を備える回路基板アセンブリと、
を備えるパワーエレクトロニクスアセンブリ。
前記コールドプレートの第１表面に取り付けられる回路基板アセンブリであって、
電気絶縁性の基材と、
前記基材に完全に埋め込まれるパワーエレクトロニクスデバイスアセンブリであって、
第１金属層と、前記第１金属層に接合される第１グラファイト層と、前記第１グラファイト層に接合される電気絶縁層と、前記電気絶縁層に接合される第２グラファイト層と、前記第２グラファイト層に接合され、表面と、前記表面内に設けられる凹部と、を備える第２金属層と、を備えるＳセルと、
前記表面の凹部内に配置されるパワーエレクトロニクスデバイスと、
を備えるパワーエレクトロニクスデバイスアセンブリと、
を備える回路基板アセンブリと、
を備えるパワーエレクトロニクスアセンブリ。
【請求項12】
前記回路基板アセンブリは、接合層によって前記コールドプレートの前記第１表面に取り付けられる、
請求項１１に記載のパワーエレクトロニクスアセンブリ。
請求項１１に記載のパワーエレクトロニクスアセンブリ。
【請求項13】
前記回路基板アセンブリは、締結具と熱グリース層とによって前記コールドプレートの前記第１表面に取り付けられる、
請求項１１に記載のパワーエレクトロニクスアセンブリ。
請求項１１に記載のパワーエレクトロニクスアセンブリ。
【請求項14】
前記コールドプレートの前記第１表面とは反対側の第２表面に取り付けられるコンデンサをさらに備える、
請求項１１に記載のパワーエレクトロニクスアセンブリ。
請求項１１に記載のパワーエレクトロニクスアセンブリ。
【請求項15】
前記コールドプレートは、流体室、流体入口、及び流体出口を備え、
前記流体入口及び前記流体出口は、前記流体室に熱的に結合される、
請求項１１に記載のパワーエレクトロニクスアセンブリ。
前記流体入口及び前記流体出口は、前記流体室に熱的に結合される、
請求項１１に記載のパワーエレクトロニクスアセンブリ。
【請求項16】
前記回路基板アセンブリは、前記基材に埋め込まれる複数の導電層をさらに備える、
請求項１１に記載のパワーエレクトロニクスアセンブリ。
請求項１１に記載のパワーエレクトロニクスアセンブリ。
【請求項17】
前記回路基板アセンブリは、前記基材に埋め込まれ、かつ前記パワーエレクトロニクスデバイスに熱的に結合される複数のサーマルビアをさらに備える、
請求項１１に記載のパワーエレクトロニクスアセンブリ。
請求項１１に記載のパワーエレクトロニクスアセンブリ。
【請求項18】
前記電気絶縁層は、窒化ケイ素から成る、
請求項１１に記載のパワーエレクトロニクスアセンブリ。
請求項１１に記載のパワーエレクトロニクスアセンブリ。
【請求項19】
前記Ｓセルは、幅より長い長さを有する、
請求項１１に記載のパワーエレクトロニクスアセンブリ。
請求項１１に記載のパワーエレクトロニクスアセンブリ。
【請求項20】
前記Ｓセルは、
前記第１金属層と前記第１グラファイト層との間に設けられる第１活性金属ろう付け層と、
前記第２グラファイト層と前記第１グラファイト層との間に設けられる第２活性金属ろう付け層と、
前記電気絶縁層と前記第２グラファイト層との間に設けられる第３活性金属ろう付け層と、
前記第２グラファイト層と前記第２金属層との間に設けられる第４活性金属ろう付け層と、
をさらに備える、
請求項１１に記載のパワーエレクトロニクスアセンブリ。
前記第１金属層と前記第１グラファイト層との間に設けられる第１活性金属ろう付け層と、
前記第２グラファイト層と前記第１グラファイト層との間に設けられる第２活性金属ろう付け層と、
前記電気絶縁層と前記第２グラファイト層との間に設けられる第３活性金属ろう付け層と、
前記第２グラファイト層と前記第２金属層との間に設けられる第４活性金属ろう付け層と、
をさらに備える、
請求項１１に記載のパワーエレクトロニクスアセンブリ。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書は、一般に、パワーエレクトロニクスアセンブリに関し、より具体的には、コンパクトなパッケージサイズを実現しつつ、全体として低い熱抵抗を有するパワーエレクトロニクスアセンブリのための装置及び方法に関する。
【背景技術】
【0002】
自動車における電子機器の使用が増加しているため、電子システムをよりコンパクトにする必要がある。このような電子システムの構成要素の１つに、インバータのスイッチとして使用されるパワーエレクトロニクスデバイスがある。パワーエレクトロニクスデバイスでは熱が発生するため、高い冷却要求がある。
【0003】
さらに、従来はシリコンで構成されていたパワーエレクトロニクスデバイスを現在は炭化ケイ素で構成する傾向がある。炭化ケイ素を使用すると、デバイスの設置面積が小さくなるため、熱流束が大きくなる。このような理由から、コンパクトなパッケージサイズを維持しながら、パワーエレクトロニクスデバイスの冷却を改善する必要性が生じている。
【発明の概要】
【0004】
一実施形態では、パワーエレクトロニクスデバイスアセンブリは、第１金属層と、第１金属層に接合される第１グラファイト層と、第１グラファイト層に接合される電気絶縁層と、電気絶縁層に接合される第２グラファイト層と、第２グラファイト層に接合される第２金属層と、を含むＳセル（S-cell）を含み、第２金属層は、表面と、表面内に設けられる凹部と、を含む。パワーエレクトロニクスデバイスアセンブリは、表面の凹部内に配置されるパワーエレクトロニクスデバイスをさらに含む。
【0005】
別の実施形態では、回路基板アセンブリは、電気絶縁性の基材と、基材に完全に埋め込まれるパワー・エレクトロニクスデバイスアセンブリと、を含む。パワーエレクトロニクスデバイスアセンブリは、第１金属層と、第１金属層に接合される第１グラファイト層と、第１グラファイト層に接合される電気絶縁層と、電気絶縁層に接合される第２グラファイト層と、第２グラファイト層に接合される第２金属層と、を含むＳセルを含み、第２金属層は、表面と、表面内に設けられる凹部と、を含む。パワーエレクトロニクスデバイスアセンブリは、表面の凹部内に配置されるパワーエレクトロニクスデバイスをさらに含む。
【0006】
さらに別の実施形態では、パワーエレクトロニクスアセンブリは、コールドプレートと、コールドプレートの第１面に取り付けられる回路基板アセンブリと、を含む。回路基板アセンブリは、電気絶縁性の基材と、基材に完全に埋め込まれるパワーエレクトロニクスデバイスアセンブリと、を含む。パワーエレクトロニクスアセンブリは、第１金属層と、第１金属層に接合される第１グラファイト層と、第１グラファイト層に接合される電気絶縁層と、電気絶縁層に接合される第２グラファイト層と、第２グラファイト層に接合される第２金属層と、を含むSセルを含み、第２金属層は、表面と、表面内に設けられる凹部と、を含む。パワーエレクトロニクスデバイスアセンブリは、表面の凹部内に配置されるパワーエレクトロニクスデバイスをさらに含む。
【0007】
本明細書で説明する実施形態によって提供されるこれらの特徴及び追加の特徴は、図面と併せて以下の詳細な説明を考慮することにより、より完全に理解されるであろう。
【図面の簡単な説明】
【0008】
図面に記載された実施形態は、本質的に例示的かつ説明的であり、特許請求の範囲によって定義される主題を限定することを意図するものではない。例示的な実施形態に関する以下の詳細な説明は、同様の構造が同様の参照番号で示され、以下の図面と併せて読むと理解することができる。
【発明を実施するための形態】
【0009】
本明細書で説明する実施形態は、一般に、プリント回路基板などの回路基板に直接埋め込まれる１つ以上のパワーエレクトロニクスデバイスアセンブリを有するパワーエレクトロニクスアセンブリに向けられている。１つ以上のパワーエレクトロニクスデバイスアセンブリを回路基板に完全に埋め込むことによって、パワーエレクトロニクスデバイスが回路基板の基材材料（例えば、ＦＲ－４）によって絶縁されるため、回路基板とパワーエレクトロニクスアセンブリのコールドプレート（cold plate）との間の電気絶縁層が除去され得る。電気絶縁層を取り除くことで、パワーエレクトロニクスデバイスとコールドプレートとの間の熱抵抗が減少し、それによって放熱性能が向上する。さらに、電気絶縁層を取り除くことで、パワーエレクトロニクスデバイスアセンブリの全体的なパッケージサイズも小さくなる。
【0010】
本開示のパワーエレクトロニクスデバイスアセンブリは、本明細書においてＳセルと呼ばれる実装基材（mounting substrate）に取り付けられるパワーエレクトロニクスデバイスを備える。以下に、より詳細に説明するように、Ｓセルは、パワーエレクトロニクスデバイスの底部電極をパワーエレクトロニクスデバイスアセンブリの他の構成要素から電気的に絶縁する電気絶縁層を含む。例えば、Ｓセルの一体型電気絶縁層は、電気的絶縁がＳセル自体によって提供されるため、プリント回路基板とコールドプレートとの間の電気絶縁層の除去を可能にする。
【0011】
以下に、より詳細に説明するように、本開示のＳセルは、コールドプレートに向かって熱流束の流れを促進するグラファイト層によって、強化された放熱特性を提供する。本明細書に記載のＳセルは、コンパクトなパッケージ内に積層金属、グラファイト、及び１つ以上の電気絶縁層を備える。
【0012】
本明細書に記載のパワーエレクトロニクスデバイスアセンブリ、回路基板アセンブリ、及びパワーエレクトロニクスアセンブリは、電気自動車やハイブリッド電気自動車などの電動化車両、任意の電気モータ、発電機、産業用工具、家庭用電化製品などに使用することができるが、これらに限定されるものではない。本明細書に記載のパワーエレクトロニクスアセンブリは、電気モータ、及び／又はバッテリに電気的に結合され、直流（ＤＣ）電力を交流（ＡＣ）電力に変換するように動作可能なインバータ回路として構成され得る。
【0013】
本明細書で使用する「パワーエレクトロニクスデバイス」とは、直流電力を交流電力に変換するために、及びその逆に変換するために使用されるあらゆる電気部品を意味する。実施形態は、ＡＣ－ＡＣコンバータ、及びＤＣ－ＤＣコンバータの用途にも使用され得る。パワーエレクトロニクスデバイスの非限定的な例としては、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、サイリスタ、及びパワートランジスタが挙げられる。
【0014】
本明細書で使用される「完全に埋め込まれる」という表現は、部品の各表面が基材によって取り囲まれている（surrounded）ことを意味する。例えば、パワーエレクトロニクスデバイスアセンブリが回路基板基材（circuit board substrate）によって完全に埋め込まれている場合、回路基板基材の材料が回路基板基材の各表面を覆っていることを意味する。部品の１つ以上の表面が露出している場合、部品は「部分的に埋め込まれている」ことになる。
【0015】
本明細書で使用される「Ｓセル」とは、パワーエレクトロニクスデバイスに取り付けることが可能な実装基板であり、金属層、グラファイト層、及び電気絶縁層のうちの１つ以上を含む。
【0016】
パワーエレクトロニクスデバイスアセンブリ、回路基板アセンブリ、及びパワーエレクトロニクスアセンブリの様々な実施形態を以下に詳細に説明する。可能な限り、同じ参照番号が、同じ又は同様の部品を参照するために図面全体を通して使用される。
【0017】
ここで図１及び図２を参照すると、例示的なパワーエレクトロニクスアセンブリ１００が、それぞれ組立図及び分解図で図示されている。図１及び図２によって図示されるパワーエレクトロニクスアセンブリ１００は、コールドプレート１０２、接合層１０４（又は、いくつかの実施形態では放熱グリース層）、及び回路基板アセンブリ１０６を含む。コールドプレート１０２は、回路基板アセンブリ１０６の基材材料（substrate material）に埋め込まれたパワーエレクトロニクスデバイス１４０（図３を参照）から熱流束を除去することができる任意のデバイスとすることができる。コールドプレートの非限定的な例としては、ヒートシンク、単相液体冷却、二相液体冷却、ベイパーチャンバー（vapor chamber）が挙げられる。図１及び図２は、単相液体冷却装置として構成されたコールドプレート１０２を図示している。コールドプレート１０２は、コールドプレート１０２内の流体室１１５に流体的に結合された流体入口１３２及び流体出口１３４を含む。図３を簡単に参照すると、リザーバ（図示せず）からの冷却液１３５は、流体入口１３２を通って流体室１１５に流入し、流体出口１３４を通って流体室１１５から流出し、冷却液から熱を除去するための熱交換器（図示せず）を通った後などにリザーバに戻される。図示しないが、冷却液１３５への熱伝達のための追加表面積を提供するために、流体室１１５にフィンを配列してもよい。
【0018】
回路基板アセンブリ１０６は、コールドプレート１０２の第１表面１０３に取り付けられる。図１及び図２は、回路基板アセンブリ１０６が、コールドプレート１０２のスルーホール１０５、接合層１０４のスルーホール１０７、及び回路基板アセンブリ１０６のスルーホールを介して配置される締結具１０１（例えば、ボルト及びナット）によって、コールドプレート１０２の第１表面１０３に取り付けられている状態を示している。締結具１０１が使用される場合、接合層１０４は、回路基板アセンブリ１０６とコールドプレート１０２との間の熱抵抗を低下させるための放熱グリース層としてもよい。放熱グリースとして構成された接合層１０４は、専用のスルーホールを持たないことに留意されたい。スルーホール１０７は説明のために示されている。
【0019】
他の実施形態では、回路基板アセンブリ１０６は、はんだ層として構成される接合層１０４によってコールドプレート１０２の第１表面１０３に取り付けられる。例えば、回路基板アセンブリ１０６の底面は、回路基板アセンブリ１０６がはんだ層によってコールドプレート１０２の第１表面１０３に取り付けられることを可能にする金属層を含むことができる。他の接合方法を利用してもよいことを理解されたい。
【0020】
次に図３を参照すると、例示的なパワーエレクトロニクスアセンブリ１００の断面図が図示されている。図示された実施形態では、追加の電気部品１３０がコールドプレート１０２の第２表面に取り付けられている。非限定的な例として、追加の電気部品１３０は、例えば、インバータ回路のコンデンサとすることができる。他の実施形態では、追加の電気部品１３０は、コールドプレート１０２に取り付けられていなくてもよいことを理解されたい。
【0021】
回路基板アセンブリ１０６は、電気絶縁材料で作られた基材（substrate）１１１を備える。電気絶縁材料は、限定するものではないが、ＦＲ－４などのプリント回路基板の製造に使用される材料とすることができる。回路基板アセンブリ１０６は、埋め込まれた導電層１１０、複数のビア１１２（導電ビアとサーマルビアとの両方）、及び複数のパワーエレクトロニクスデバイスアセンブリ１２０をさらに備える。
【0022】
非限定的な例として、回路基板アセンブリ１０６は、電気自動車用のインバータ回路のための６つのパワーエレクトロニクスデバイスアセンブリ１２０を含むことができる。しかしながら、用途に応じて任意の数のパワーエレクトロニクスデバイスアセンブリを利用することができることを理解されたい。
【0023】
各パワーエレクトロニクスデバイスアセンブリ１２０は、Ｓセル１２１と、Ｓセル１２１に取り付けられるパワーエレクトロニクスデバイス１４０と、を含む。上述のように、Ｓセル１２１は、パワーエレクトロニクスデバイス１４０が接合される基材である。これは、パワーエレクトロニクスデバイス１４０の底面の電極に接続するための導電性表面領域を提供する。Ｓセル１２１はさらに、電気的絶縁と同様に熱拡散機能を提供する。Ｓセル１２１に電気的絶縁を提供することによって、回路基板アセンブリ１０６とコールドプレート１０２との間の別個の電気的絶縁層が不要となる。
【0024】
図４及び図５は、それぞれ、例示的なＳセル１２１を示す断面図及び上面斜視図である。Ｓセル１２１は、複数の積層された層を含む。特に、図４及び図５に示されるＳセル１２１は、第１金属層１２２、第１グラファイト層１２３、電気絶縁層１２４、第２グラファイト層１２５、及び第２金属層１２６を含む。第２金属層１２６は、パワーエレクトロニクスデバイス１４０を受容する寸法を有する凹部１２７を含む。以下に、より詳細に説明するように、第２金属層１２６は、パワーエレクトロニクスデバイス１４０の底面上の電極に電気的接続を行うために導電性ビアが接触し得る導電性表面を提供する。
【0025】
非限定的な例として、Ｓセルの層は、接合層１２９（すなわち、活性金属ろう付け層（active metal brazing layers））を形成する高温活性金属ろう付け法（high-temperature active metal brazing method）によって一緒に接合されてもよい。しかしながら、種々の層は、他の既知の技術、及びまだ開発されていない技術を使用して接合され得ることが理解されるべきである。
【0026】
図示のＳセル１２１は、一対のグラファイト層（すなわち、第１グラファイト層１２３、及び第２グラファイト層１２５）、及び一対の金属層（すなわち、第１金属層１２２及び第２金属層１２６）を含み、Ｚ軸に沿って対称であるＳセル１２１を提供することに留意されたい。Ｓセル１２１の対称性は、高温接合プロセス（high-temperature bonding process）中にＳセルにかかる力のバランスをとる。第１及び第２金属層１２２，１２６と第１及び第２グラファイト層１２３，１２５とは、異なる熱膨張係数を有するので、接合プロセス中に熱的に誘発される応力のバランスをとるために、対称的な基材積層体（symmetrical substrate stack）であることが望ましい場合がある。
【0027】
第１及び第２金属層１２２，１２６は、任意の適切な金属、又は合金で作ることができる。銅、及びアルミニウムは、非限定的な例として、第１及び第２金属層１２２，１２６として使用され得る。
【0028】
第１及び第２グラファイト層１２３，１２５は、Ｓセル１２１を横切る熱とコールドプレート１０２に向かう熱の両方の拡散を促すために設けられている。グラファイトの結晶構造は、高い熱伝導率を提供し、コールドプレート１０２に向かって熱流束を伝導するのに有用である。しかしながら、グラファイトは、等温プロファイルを持たない。むしろ、グラファイトは、２つの軸に沿って高い熱伝導率を有し、第３の軸では低い熱伝導率を有する非等温プロファイルを持つ。グラファイトの非等温プロファイルを考慮するため、Ｓセル１２１は、その長さ寸法が幅寸法よりも大きくなるような長方形の形状に設計されている。図５を参照すると、第１及び第２グラファイト層１２３，１２５は、Ｘ軸及びＺ軸に沿って高い熱伝導率を有する。したがって、Ｓセル１２１は、Ｘ軸方向の寸法がＹ軸方向の寸法よりも大きくなるように設計される。熱流束はＸ軸及びＺ軸に沿って移動する。以下に、より詳細に説明するように、サーマルビア１１２は、熱流束を受け取り、それをコールドプレート１０２に向かって移動させるために、Ｘ軸に沿ったＳセルの縁部に設けることができる。熱流束はまた、Ｚ軸に沿ってコールドプレート１０２に向かって移動する。
【0029】
電気絶縁層１２４は、第１金属層１２２と第２金属層１２６との間に電気絶縁を提供することができる任意の材料で作製することができる。非限定的な例として、電気絶縁層１２４は、窒化ケイ素又は窒化アルミニウムなどのセラミック材料で作製することができる。電気絶縁層１２４として選択される材料は、熱流束が電気絶縁層１２４を通ってコールドプレート１０２に向かって流れるように、高い熱伝導率を有しているほうがよい。
【0030】
いくつかの実施形態では、電気絶縁層１２４は、第１及び第２金属層１２２，１２６と、第１及び第２グラファイト層１２３，１２５によって形成されるＳセル１２１の縁部を越えて延びるように、積層体内の他の層よりも大きな表面積を有する。電気絶縁層１２４を、導電層を超えて延在させることによって、Ｓセル１２１の縁部に沿ったクリープ電圧及び電流漏れが低減される。しかしながら、Ｓセル１２１は、回路基板の電気絶縁材料に埋め込まれているため、電気絶縁層１２４の表面積が他の導電層の表面積よりも大きくなくても、Ｓセル１２１は十分な電気絶縁性を有することができる。
【0031】
第２金属層１２６は、その表面１２８に形成された凹部１２７を有する。凹部１２７は、例えば化学エッチングによって形成することができる。凹部１２７は、パワーエレクトロニクスデバイス１４０を受け入れる大きさと形状とを有する。
【0032】
図６は、Ｓセル１２１と、パワーエレクトロニクスデバイス１４０と、を備えるパワーエレクトロニクスデバイスアセンブリ１４６の部分分解図を示す。図６は、凹部１２７に対するパワーエレクトロニクスデバイス１４０及び接合層１４３を示す。図７は、組み立てられたパワーエレクトロニクスデバイスアセンブリ１４６を示す。接合層１４３は、例えば、はんだ層であってもよい。別の例として、接合層１４３は、液相拡散接合層（transient liquid phase bond layer）１４３であってもよい。パワーエレクトロニクスデバイス１４０は、その上面に複数の電極１４１，１４２を含む。大きい電極１４１は電源電極であってもよく、小さい電極１４２は信号電極であってもよい。図６では見えないが、パワーエレクトロニクスデバイス１４０は、その底面に１つ以上の電極をさらに含むことに留意されたい。パワーエレクトロニクスデバイスの底面上の１つ以上の電極は、凹部１２７にパワーエレクトロニクスデバイス１４０を配置することによって、第２金属層１２６に電気的に接続される。このように、パワーエレクトロニクスデバイス１４０の底面電極への電気的接続は、第２金属層１２６を経由して行うことができる。
【0033】
再び図３を参照すると、複数の電極１４１，１４２、及び第２金属層１２６への電気的接続は、複数のビア１１２によって行われる場合がある。これらのビアは、パワーエレクトロニクスデバイス１４０に駆動信号を提供するとともに、スイッチング電流のための電流経路を提供することができる。いくつかの実施形態において、ビア１１２のいくつかは、駆動信号又はスイッチング電流を伝達しないサーマルビアとして構成されてもよいことに留意されたい。例えば、Ｓセル１２１の第２金属層１２６に接触するように示されるビア１１２は、コールドプレート１０２に近い底部層に向かって熱流束を伝導するように設けられた熱伝導専用ビアであってもよい。さらに、サーマルビア１１２は、第２金属層１２６からコールドプレート１０２に向かって熱流束を下に移動させるために、第２金属層１２６の縁部に電気的に結合されてもよい。このようにして、熱流束はパワーエレクトロニクスデバイス１４０から離れ、コールドプレート１０２に向かって最適に誘導される。図３に示すように、冷たい冷却液１３５は流体入口１３２からコールドプレート１０２に流入し、流体室１１５を流れ、温められた冷却液として流体出口１３４から流出する。
【0034】
ここで、本開示の実施形態は、回路基板基材内に完全に埋め込まれたＳセルを含む回路基板アセンブリ、パワーエレクトロニクスデバイスアセンブリ、及びパワーエレクトロニクスアセンブリに向けられていることを理解されたい。本明細書に記載の実施形態のＳセルは、放熱性能を向上させる内部第１及び第２グラファイト層と、電気的絶縁を提供する内部電気的絶縁領域と、を含む。Ｓセルの電気的絶縁によって、回路基板とコールドプレートとの間の電気的絶縁層の除去が可能になる。パワーエレクトロニクスデバイスアセンブリを回路基板に直接埋め込むとともに、回路基板とコールドプレートとの間の別個の電気絶縁層を除去することによって、パワーエレクトロニクスアセンブリの全体的なサイズが大幅に縮小され、同時に放熱性能も向上する。
【0035】
本明細書において、「実質的」及び「約」という用語は、任意の定量的な比較、値、測定、又は他の表現に起因し得る、内在する不確実性の程度を表すために利用され得ることに留意されたい。これらの用語はまた、本明細書において、定量的な表現が、問題となる主題の基本的な機能の変化をもたらすことなく、述べられた基準から変わり得る程度を表すために利用される。
【0036】
特定の実施形態が本明細書で図示及び記載されているが、様々な他の変更及び修正が、請求された主題の趣旨及び範囲から逸脱することなく行われ得ることを理解されたい。更に、請求された主題の様々な態様が本明細書に記載されているが、このような態様は、組み合わされて利用される必要はない。したがって、添付の特許請求の範囲は、請求された主題の範囲内にある全てのこのような変更及び修正を包含することが意図される。
【0037】
特許請求の主題の精神及び範囲から逸脱することなく、本明細書に記載された実施形態に様々な修正及び変更がなされ得ることは、当業者にとって明らかであろう。したがって、本明細書は、そのような修正及び変更が添付の特許請求の範囲及びその等価物の範囲内に入ることを条件として、本明細書に記載の様々な実施形態の修正及び変更を網羅することが意図される。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【手続補正書】
【提出日】2023-10-18
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【0037】
特許請求の主題の精神及び範囲から逸脱することなく、本明細書に記載された実施形態に様々な修正及び変更がなされ得ることは、当業者にとって明らかであろう。したがって、本明細書は、そのような修正及び変更が添付の特許請求の範囲及びその等価物の範囲内に入ることを条件として、本明細書に記載の様々な実施形態の修正及び変更を網羅することが意図される。
本明細書に開示される発明は以下の態様を含む。
＜態様１＞
第１金属層と、
前記第１金属層に接合される第１グラファイト層と、
前記第１グラファイト層に接合される電気絶縁層と、
前記電気絶縁層に接合される第２グラファイト層と、
前記第２グラファイト層に接合され、表面と、前記表面内に設けられる凹部と、を備える第２金属層と、
を備えるＳセルと、
前記表面の凹部内に配置されるパワーエレクトロニクスデバイスと、
を備えるパワーエレクトロニクスデバイスアセンブリ。
＜態様２＞
前記電気絶縁層は、窒化ケイ素から成る、
態様１に記載のパワーエレクトロニクスデバイスアセンブリ。
＜態様３＞
前記Ｓセルは、幅より長い長さを有する、
態様１に記載のパワーエレクトロニクスデバイスアセンブリ。
＜態様４＞
前記第１金属層と前記第１グラファイト層との間に設けられる第１活性金属ろう付け層と、
前記第２グラファイト層と前記第１グラファイト層との間に設けられる第２活性金属ろう付け層と、
前記電気絶縁層と前記第２グラファイト層との間に設けられる第３活性金属ろう付け層と、
前記第２グラファイト層と前記第２金属層との間に設けられる第４活性金属ろう付け層と、
をさらに備える態様１に記載のパワーエレクトロニクスデバイスアセンブリ。
＜態様５＞
電気絶縁性の基材と、
前記基材に完全に埋め込まれるパワーエレクトロニクスデバイスアセンブリであって、
第１金属層と、前記第１金属層に接合される第１グラファイト層と、前記第１グラファイト層に接合される電気絶縁層と、前記電気絶縁層に接合される第２グラファイト層と、前記第２グラファイト層に接合され、表面と、前記表面内に設けられる凹部と、を備える第２金属層と、を備えるＳセルと、
前記表面の凹部内に配置されるパワーエレクトロニクスデバイスと、
を備えるパワーエレクトロニクスデバイスアセンブリと、
を備える回路基板アセンブリ。
＜態様６＞
前記基材に埋め込まれる複数の導電層をさらに備える、
態様５に記載の回路基板アセンブリ。
＜態様７＞
前記基材に埋め込まれ、前記パワーエレクトロニクスデバイスに熱的に結合された複数のサーマルビアをさらに備える、
態様５に記載の回路基板アセンブリ。
＜態様８＞
前記電気絶縁層は、窒化ケイ素から成る、
態様５に記載の回路基板アセンブリ。
＜態様９＞
前記Ｓセルは、幅より長い長さを有する、
態様５に記載の回路基板アセンブリ。
＜態様１０＞
前記Ｓセルは、
前記第１金属層と前記第１グラファイト層との間に設けられる第１活性金属ろう付け層と、
前記第２グラファイト層と前記第１グラファイト層との間に設けられる第２活性金属ろう付け層と、
前記電気絶縁層と前記第２グラファイト層との間に設けられる第３活性金属ろう付け層と、
前記第２グラファイト層と前記第２金属層との間に設けられる第４活性金属ろう付け層と、
をさらに備える、
態様５に記載の回路基板アセンブリ。
＜態様１１＞
コールドプレートと、
前記コールドプレートの第１表面に取り付けられる回路基板アセンブリであって、
電気絶縁性の基材と、
前記基材に完全に埋め込まれるパワーエレクトロニクスデバイスアセンブリであって、
第１金属層と、前記第１金属層に接合される第１グラファイト層と、前記第１グラファイト層に接合される電気絶縁層と、前記電気絶縁層に接合される第２グラファイト層と、前記第２グラファイト層に接合され、表面と、前記表面内に設けられる凹部と、を備える第２金属層と、を備えるＳセルと、
前記表面の凹部内に配置されるパワーエレクトロニクスデバイスと、
を備えるパワーエレクトロニクスデバイスアセンブリと、
を備える回路基板アセンブリと、
を備えるパワーエレクトロニクスアセンブリ。
＜態様１２＞
前記回路基板アセンブリは、接合層によって前記コールドプレートの前記第１表面に取り付けられる、
態様１１に記載のパワーエレクトロニクスアセンブリ。
＜態様１３＞
前記回路基板アセンブリは、締結具と熱グリース層とによって前記コールドプレートの前記第１表面に取り付けられる、
態様１１に記載のパワーエレクトロニクスアセンブリ。
＜態様１４＞
前記コールドプレートの前記第１表面とは反対側の第２表面に取り付けられるコンデンサをさらに備える、
態様１１に記載のパワーエレクトロニクスアセンブリ。
＜態様１５＞
前記コールドプレートは、流体室、流体入口、及び流体出口を備え、
前記流体入口及び前記流体出口は、前記流体室に熱的に結合される、
態様１１に記載のパワーエレクトロニクスアセンブリ。
＜態様１６＞
前記回路基板アセンブリは、前記基材に埋め込まれる複数の導電層をさらに備える、
態様１１に記載のパワーエレクトロニクスアセンブリ。
＜態様１７＞
前記回路基板アセンブリは、前記基材に埋め込まれ、かつ前記パワーエレクトロニクスデバイスに熱的に結合される複数のサーマルビアをさらに備える、
態様１１に記載のパワーエレクトロニクスアセンブリ。
＜態様１８＞
前記電気絶縁層は、窒化ケイ素から成る、
態様１１に記載のパワーエレクトロニクスアセンブリ。
＜態様１９＞
前記Ｓセルは、幅より長い長さを有する、
態様１１に記載のパワーエレクトロニクスアセンブリ。
＜態様２０＞
前記Ｓセルは、
前記第１金属層と前記第１グラファイト層との間に設けられる第１活性金属ろう付け層と、
前記第２グラファイト層と前記第１グラファイト層との間に設けられる第２活性金属ろう付け層と、
前記電気絶縁層と前記第２グラファイト層との間に設けられる第３活性金属ろう付け層と、
前記第２グラファイト層と前記第２金属層との間に設けられる第４活性金属ろう付け層と、
をさらに備える、
態様１１に記載のパワーエレクトロニクスアセンブリ。
本明細書に開示される発明は以下の態様を含む。
＜態様１＞
第１金属層と、
前記第１金属層に接合される第１グラファイト層と、
前記第１グラファイト層に接合される電気絶縁層と、
前記電気絶縁層に接合される第２グラファイト層と、
前記第２グラファイト層に接合され、表面と、前記表面内に設けられる凹部と、を備える第２金属層と、
を備えるＳセルと、
前記表面の凹部内に配置されるパワーエレクトロニクスデバイスと、
を備えるパワーエレクトロニクスデバイスアセンブリ。
＜態様２＞
前記電気絶縁層は、窒化ケイ素から成る、
態様１に記載のパワーエレクトロニクスデバイスアセンブリ。
＜態様３＞
前記Ｓセルは、幅より長い長さを有する、
態様１に記載のパワーエレクトロニクスデバイスアセンブリ。
＜態様４＞
前記第１金属層と前記第１グラファイト層との間に設けられる第１活性金属ろう付け層と、
前記第２グラファイト層と前記第１グラファイト層との間に設けられる第２活性金属ろう付け層と、
前記電気絶縁層と前記第２グラファイト層との間に設けられる第３活性金属ろう付け層と、
前記第２グラファイト層と前記第２金属層との間に設けられる第４活性金属ろう付け層と、
をさらに備える態様１に記載のパワーエレクトロニクスデバイスアセンブリ。
＜態様５＞
電気絶縁性の基材と、
前記基材に完全に埋め込まれるパワーエレクトロニクスデバイスアセンブリであって、
第１金属層と、前記第１金属層に接合される第１グラファイト層と、前記第１グラファイト層に接合される電気絶縁層と、前記電気絶縁層に接合される第２グラファイト層と、前記第２グラファイト層に接合され、表面と、前記表面内に設けられる凹部と、を備える第２金属層と、を備えるＳセルと、
前記表面の凹部内に配置されるパワーエレクトロニクスデバイスと、
を備えるパワーエレクトロニクスデバイスアセンブリと、
を備える回路基板アセンブリ。
＜態様６＞
前記基材に埋め込まれる複数の導電層をさらに備える、
態様５に記載の回路基板アセンブリ。
＜態様７＞
前記基材に埋め込まれ、前記パワーエレクトロニクスデバイスに熱的に結合された複数のサーマルビアをさらに備える、
態様５に記載の回路基板アセンブリ。
＜態様８＞
前記電気絶縁層は、窒化ケイ素から成る、
態様５に記載の回路基板アセンブリ。
＜態様９＞
前記Ｓセルは、幅より長い長さを有する、
態様５に記載の回路基板アセンブリ。
＜態様１０＞
前記Ｓセルは、
前記第１金属層と前記第１グラファイト層との間に設けられる第１活性金属ろう付け層と、
前記第２グラファイト層と前記第１グラファイト層との間に設けられる第２活性金属ろう付け層と、
前記電気絶縁層と前記第２グラファイト層との間に設けられる第３活性金属ろう付け層と、
前記第２グラファイト層と前記第２金属層との間に設けられる第４活性金属ろう付け層と、
をさらに備える、
態様５に記載の回路基板アセンブリ。
＜態様１１＞
コールドプレートと、
前記コールドプレートの第１表面に取り付けられる回路基板アセンブリであって、
電気絶縁性の基材と、
前記基材に完全に埋め込まれるパワーエレクトロニクスデバイスアセンブリであって、
第１金属層と、前記第１金属層に接合される第１グラファイト層と、前記第１グラファイト層に接合される電気絶縁層と、前記電気絶縁層に接合される第２グラファイト層と、前記第２グラファイト層に接合され、表面と、前記表面内に設けられる凹部と、を備える第２金属層と、を備えるＳセルと、
前記表面の凹部内に配置されるパワーエレクトロニクスデバイスと、
を備えるパワーエレクトロニクスデバイスアセンブリと、
を備える回路基板アセンブリと、
を備えるパワーエレクトロニクスアセンブリ。
＜態様１２＞
前記回路基板アセンブリは、接合層によって前記コールドプレートの前記第１表面に取り付けられる、
態様１１に記載のパワーエレクトロニクスアセンブリ。
＜態様１３＞
前記回路基板アセンブリは、締結具と熱グリース層とによって前記コールドプレートの前記第１表面に取り付けられる、
態様１１に記載のパワーエレクトロニクスアセンブリ。
＜態様１４＞
前記コールドプレートの前記第１表面とは反対側の第２表面に取り付けられるコンデンサをさらに備える、
態様１１に記載のパワーエレクトロニクスアセンブリ。
＜態様１５＞
前記コールドプレートは、流体室、流体入口、及び流体出口を備え、
前記流体入口及び前記流体出口は、前記流体室に熱的に結合される、
態様１１に記載のパワーエレクトロニクスアセンブリ。
＜態様１６＞
前記回路基板アセンブリは、前記基材に埋め込まれる複数の導電層をさらに備える、
態様１１に記載のパワーエレクトロニクスアセンブリ。
＜態様１７＞
前記回路基板アセンブリは、前記基材に埋め込まれ、かつ前記パワーエレクトロニクスデバイスに熱的に結合される複数のサーマルビアをさらに備える、
態様１１に記載のパワーエレクトロニクスアセンブリ。
＜態様１８＞
前記電気絶縁層は、窒化ケイ素から成る、
態様１１に記載のパワーエレクトロニクスアセンブリ。
＜態様１９＞
前記Ｓセルは、幅より長い長さを有する、
態様１１に記載のパワーエレクトロニクスアセンブリ。
＜態様２０＞
前記Ｓセルは、
前記第１金属層と前記第１グラファイト層との間に設けられる第１活性金属ろう付け層と、
前記第２グラファイト層と前記第１グラファイト層との間に設けられる第２活性金属ろう付け層と、
前記電気絶縁層と前記第２グラファイト層との間に設けられる第３活性金属ろう付け層と、
前記第２グラファイト層と前記第２金属層との間に設けられる第４活性金属ろう付け層と、
をさらに備える、
態様１１に記載のパワーエレクトロニクスアセンブリ。
【手続補正2】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
第１金属層と、
前記第１金属層に接合される第１グラファイト層と、
前記第１グラファイト層に接合される電気絶縁層と、
前記電気絶縁層に接合される第２グラファイト層と、
前記第２グラファイト層に接合され、表面と、前記表面内に設けられる凹部と、を備える第２金属層と、
を備えるＳセルと、
前記表面の凹部内に配置されるパワーエレクトロニクスデバイスと、
を備えるパワーエレクトロニクスデバイスアセンブリ。
前記第１金属層に接合される第１グラファイト層と、
前記第１グラファイト層に接合される電気絶縁層と、
前記電気絶縁層に接合される第２グラファイト層と、
前記第２グラファイト層に接合され、表面と、前記表面内に設けられる凹部と、を備える第２金属層と、
を備えるＳセルと、
前記表面の凹部内に配置されるパワーエレクトロニクスデバイスと、
を備えるパワーエレクトロニクスデバイスアセンブリ。
【請求項2】
前記Ｓセルは、幅より長い長さを有する、
請求項１に記載のパワーエレクトロニクスデバイスアセンブリ。
請求項１に記載のパワーエレクトロニクスデバイスアセンブリ。
【請求項3】
前記第１金属層と前記第１グラファイト層との間に設けられる第１活性金属ろう付け層と、
前記第２グラファイト層と前記第１グラファイト層との間に設けられる第２活性金属ろう付け層と、
前記電気絶縁層と前記第２グラファイト層との間に設けられる第３活性金属ろう付け層と、
前記第２グラファイト層と前記第２金属層との間に設けられる第４活性金属ろう付け層と、
をさらに備える請求項１に記載のパワーエレクトロニクスデバイスアセンブリ。
前記第２グラファイト層と前記第１グラファイト層との間に設けられる第２活性金属ろう付け層と、
前記電気絶縁層と前記第２グラファイト層との間に設けられる第３活性金属ろう付け層と、
前記第２グラファイト層と前記第２金属層との間に設けられる第４活性金属ろう付け層と、
をさらに備える請求項１に記載のパワーエレクトロニクスデバイスアセンブリ。
【請求項4】
電気絶縁性の基材と、
前記基材に完全に埋め込まれるパワーエレクトロニクスデバイスアセンブリであって、
第１金属層と、前記第１金属層に接合される第１グラファイト層と、前記第１グラファイト層に接合される電気絶縁層と、前記電気絶縁層に接合される第２グラファイト層と、前記第２グラファイト層に接合され、表面と、前記表面内に設けられる凹部と、を備える第２金属層と、を備えるＳセルと、
前記表面の凹部内に配置されるパワーエレクトロニクスデバイスと、
を備えるパワーエレクトロニクスデバイスアセンブリと、
を備える回路基板アセンブリ。
前記基材に完全に埋め込まれるパワーエレクトロニクスデバイスアセンブリであって、
第１金属層と、前記第１金属層に接合される第１グラファイト層と、前記第１グラファイト層に接合される電気絶縁層と、前記電気絶縁層に接合される第２グラファイト層と、前記第２グラファイト層に接合され、表面と、前記表面内に設けられる凹部と、を備える第２金属層と、を備えるＳセルと、
前記表面の凹部内に配置されるパワーエレクトロニクスデバイスと、
を備えるパワーエレクトロニクスデバイスアセンブリと、
を備える回路基板アセンブリ。
【請求項5】
前記基材に埋め込まれる複数の導電層をさらに備える、
請求項４に記載の回路基板アセンブリ。
請求項４に記載の回路基板アセンブリ。
【請求項6】
前記基材に埋め込まれ、前記パワーエレクトロニクスデバイスに熱的に結合された複数のサーマルビアをさらに備える、
請求項４に記載の回路基板アセンブリ。
請求項４に記載の回路基板アセンブリ。
【請求項7】
前記Ｓセルは、幅より長い長さを有する、
請求項４に記載の回路基板アセンブリ。
請求項４に記載の回路基板アセンブリ。
【請求項8】
前記Ｓセルは、
前記第１金属層と前記第１グラファイト層との間に設けられる第１活性金属ろう付け層と、
前記第２グラファイト層と前記第１グラファイト層との間に設けられる第２活性金属ろう付け層と、
前記電気絶縁層と前記第２グラファイト層との間に設けられる第３活性金属ろう付け層と、
前記第２グラファイト層と前記第２金属層との間に設けられる第４活性金属ろう付け層と、
をさらに備える、
請求項４に記載の回路基板アセンブリ。
前記第１金属層と前記第１グラファイト層との間に設けられる第１活性金属ろう付け層と、
前記第２グラファイト層と前記第１グラファイト層との間に設けられる第２活性金属ろう付け層と、
前記電気絶縁層と前記第２グラファイト層との間に設けられる第３活性金属ろう付け層と、
前記第２グラファイト層と前記第２金属層との間に設けられる第４活性金属ろう付け層と、
をさらに備える、
請求項４に記載の回路基板アセンブリ。
【請求項9】
コールドプレートと、
前記コールドプレートの第１表面に取り付けられる回路基板アセンブリであって、
電気絶縁性の基材と、
前記基材に完全に埋め込まれるパワーエレクトロニクスデバイスアセンブリであって、
第１金属層と、前記第１金属層に接合される第１グラファイト層と、前記第１グラファイト層に接合される電気絶縁層と、前記電気絶縁層に接合される第２グラファイト層と、前記第２グラファイト層に接合され、表面と、前記表面内に設けられる凹部と、を備える第２金属層と、を備えるＳセルと、
前記表面の凹部内に配置されるパワーエレクトロニクスデバイスと、
を備えるパワーエレクトロニクスデバイスアセンブリと、
を備える回路基板アセンブリと、
を備えるパワーエレクトロニクスアセンブリ。
前記コールドプレートの第１表面に取り付けられる回路基板アセンブリであって、
電気絶縁性の基材と、
前記基材に完全に埋め込まれるパワーエレクトロニクスデバイスアセンブリであって、
第１金属層と、前記第１金属層に接合される第１グラファイト層と、前記第１グラファイト層に接合される電気絶縁層と、前記電気絶縁層に接合される第２グラファイト層と、前記第２グラファイト層に接合され、表面と、前記表面内に設けられる凹部と、を備える第２金属層と、を備えるＳセルと、
前記表面の凹部内に配置されるパワーエレクトロニクスデバイスと、
を備えるパワーエレクトロニクスデバイスアセンブリと、
を備える回路基板アセンブリと、
を備えるパワーエレクトロニクスアセンブリ。
【請求項10】
前記回路基板アセンブリは、接合層によって前記コールドプレートの前記第１表面に取り付けられる、
請求項９に記載のパワーエレクトロニクスアセンブリ。
請求項９に記載のパワーエレクトロニクスアセンブリ。
【請求項11】
前記コールドプレートの前記第１表面とは反対側の第２表面に取り付けられるコンデンサをさらに備える、
請求項９に記載のパワーエレクトロニクスアセンブリ。
請求項９に記載のパワーエレクトロニクスアセンブリ。
【請求項12】
前記コールドプレートは、流体室、流体入口、及び流体出口を備え、
前記流体入口及び前記流体出口は、前記流体室に熱的に結合される、
請求項９に記載のパワーエレクトロニクスアセンブリ。
前記流体入口及び前記流体出口は、前記流体室に熱的に結合される、
請求項９に記載のパワーエレクトロニクスアセンブリ。
【請求項13】
前記回路基板アセンブリは、前記基材に埋め込まれる複数の導電層をさらに備える、
請求項９に記載のパワーエレクトロニクスアセンブリ。
請求項９に記載のパワーエレクトロニクスアセンブリ。
【請求項14】
前記回路基板アセンブリは、前記基材に埋め込まれ、かつ前記パワーエレクトロニクスデバイスに熱的に結合される複数のサーマルビアをさらに備える、
請求項９に記載のパワーエレクトロニクスアセンブリ。
請求項９に記載のパワーエレクトロニクスアセンブリ。
【請求項15】
前記Ｓセルは、
前記第１金属層と前記第１グラファイト層との間に設けられる第１活性金属ろう付け層と、
前記第２グラファイト層と前記第１グラファイト層との間に設けられる第２活性金属ろう付け層と、
前記電気絶縁層と前記第２グラファイト層との間に設けられる第３活性金属ろう付け層と、
前記第２グラファイト層と前記第２金属層との間に設けられる第４活性金属ろう付け層と、
をさらに備える、
請求項９に記載のパワーエレクトロニクスアセンブリ。
前記第１金属層と前記第１グラファイト層との間に設けられる第１活性金属ろう付け層と、
前記第２グラファイト層と前記第１グラファイト層との間に設けられる第２活性金属ろう付け層と、
前記電気絶縁層と前記第２グラファイト層との間に設けられる第３活性金属ろう付け層と、
前記第２グラファイト層と前記第２金属層との間に設けられる第４活性金属ろう付け層と、
をさらに備える、
請求項９に記載のパワーエレクトロニクスアセンブリ。
【外国語明細書】