特開 2024-19075 埋め込まれたパワーエレクトロニクスデバイスを有するパワーエレクトロニクスアセンブリ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024019075

(43)【公開日】2024-02-08

(54)【発明の名称】埋め込まれたパワーエレクトロニクスデバイスを有するパワーエレクトロニクスアセンブリ

(51)【国際特許分類】

   H01L 23/36 20060101AFI20240201BHJP

   H01L 23/373 20060101ALI20240201BHJP

   H01L 25/07 20060101ALI20240201BHJP

   H01L 25/10 20060101ALI20240201BHJP

   H01L 23/12 20060101ALI20240201BHJP

   H05K 1/02 20060101ALI20240201BHJP

   H05K 3/46 20060101ALI20240201BHJP

   H05K 7/20 20060101ALI20240201BHJP

【ＦＩ】

H01L23/36 C

H01L23/36 M

H01L25/04 C

H01L25/14 Z

H01L23/12 N

H05K1/02 F

H05K1/02 Q

H05K3/46 Q

H05K7/20 N

【審査請求】未請求

【請求項の数】15

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2023120819

(22)【出願日】2023-07-25

(31)【優先権主張番号】17/874,462

(32)【優先日】2022-07-27

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】507342261

【氏名又は名称】トヨタ モーター エンジニアリング アンド マニュファクチャリング ノース アメリカ，インコーポレイティド

(74)【代理人】

【識別番号】100099759

【弁理士】

【氏名又は名称】青木 篤

(74)【代理人】

【識別番号】100123582

【弁理士】

【氏名又は名称】三橋 真二

(74)【代理人】

【識別番号】100092624

【弁理士】

【氏名又は名称】鶴田 準一

(74)【代理人】

【識別番号】100147555

【弁理士】

【氏名又は名称】伊藤 公一

(74)【代理人】

【識別番号】100123593

【弁理士】

【氏名又は名称】関根 宣夫

(74)【代理人】

【識別番号】100133835

【弁理士】

【氏名又は名称】河野 努

(74)【代理人】

【識別番号】100167461

【弁理士】

【氏名又は名称】上木 亮平

(72)【発明者】

【氏名】フォン チョウ

(72)【発明者】

【氏名】請川 紘嗣

【テーマコード（参考）】

5E316

5E322

5E338

5F136

【Ｆターム（参考）】

5E316AA02

5E316AA35

5E316AA43

5E316CC08

5E316CC32

5E316CC34

5E316FF07

5E316HH17

5E316JJ12

5E322AA02

5E322AA07

5E322AA10

5E322DA04

5E322DB12

5E322FA04

5E338AA03

5E338AA16

5E338AA18

5E338BB05

5E338BB75

5E338CC08

5E338EE02

5F136BA30

5F136BB02

5F136BB04

5F136BB18

5F136BC03

5F136CB06

5F136DA01

5F136DA27

5F136FA02

5F136FA03

5F136FA23

5F136FA52

5F136FA63

(57)【要約】

【課題】コンパクトなパッケージサイズを実現しつつ、全体として低い熱抵抗を有するパワーエレクトロニクスアセンブリのための装置及び方法を提供する。
【解決手段】埋め込まれたパワーエレクトロニクスデバイスを有するパワーエレクトロニクスアセンブリが開示される。一実施形態では、パワーエレクトロニクスアセンブリは、電気絶縁性の基材と、基材に埋め込まれたパワーエレクトロニクスデバイスアセンブリと、を含む回路基板アセンブリを含む。パワーエレクトロニクスデバイスアセンブリは、内部グラファイト層と、内部グラファイト層を覆う金属層と、第１表面内に設けられた凹部を備える金属層の第１表面と、を含むＳセルを含む。パワーエレクトロニクスデバイスアセンブリは、第１表面の凹部内に配置されたパワーエレクトロニクスデバイスをさらに含む。
【選択図】図１

【特許請求の範囲】

【請求項1】

電気絶縁性の基材と、
前記基材に埋め込まれるパワーエレクトロニクスデバイスアセンブリであって、
内部グラファイト層と、前記内部グラファイト層を覆う金属層と、凹部を備える前記金属層の第１表面と、を備えるＳセルと、
前記第１表面の凹部内に配置されたパワーエレクトロニクスデバイスと、
を備える前記パワーエレクトロニクスデバイスアセンブリと、
を備える回路基板アセンブリを備える、
パワーエレクトロニクスアセンブリ。

【請求項2】

前記回路基板アセンブリは、前記基材に埋め込まれ、前記パワーエレクトロニクスデバイスに熱的に結合された複数のサーマルビアをさらに備える、
請求項１に記載のパワーエレクトロニクスアセンブリ。

【請求項3】

前記Ｓセルは、幅より長い長さを有する、
請求項１に記載のパワーエレクトロニクスアセンブリ。

【請求項4】

コールドプレートをさらに備え、
前記回路基板アセンブリは、接合層によって前記コールドプレートの表面に接合される、
請求項１に記載のパワーエレクトロニクスアセンブリ。

【請求項5】

前記接合層は、電気絶縁性である、
請求項４に記載のパワーエレクトロニクスアセンブリ。

【請求項6】

前記接合層は、ＲＭＳ接合層である、
請求項４に記載のパワーエレクトロニクスアセンブリ。

【請求項7】

前記Ｓセルは、前記金属層の第２表面に接合された金属化絶縁層をさらに含む、
請求項１に記載のパワーエレクトロニクスアセンブリ。

【請求項8】

コールドプレートをさらに備え、
前記Ｓセルの前記金属化絶縁層は、前記回路基板アセンブリの表面に露出しており、
前記回路基板アセンブリは、前記Ｓセルの前記金属化絶縁層が前記コールドプレートの表面に接合される、
請求項７に記載のパワーエレクトロニクスアセンブリ。

【請求項9】

前記回路基板アセンブリは、ＲＭＳボンディングによって前記Ｓセルの金属化絶縁層が前記コールドプレートの表面に接合される、
請求項８に記載のパワーエレクトロニクスアセンブリ。

【請求項10】

前記Ｓセルは、前記金属化絶縁層に接合される第２金属層をさらに備える、
請求項７に記載のパワーエレクトロニクスアセンブリ。

【請求項11】

前記回路基板アセンブリは、前記第２金属層に熱的に結合された複数のサーマルビアをさらに備える、
請求項１０に記載のパワーエレクトロニクスアセンブリ。

【請求項12】

前記Ｓセルは、
第１ＤＢＭ金属層と、
前記第１ＤＢＭ金属層に接合されるセラミック層と、
前記セラミック層に接合される第２ＤＢＭ金属層と、
を備える直接接合金属基板を、さらに備える、
請求項１に記載のパワーエレクトロニクスアセンブリ。

【請求項13】

コールドプレートをさらに備え、
前記第２ＤＢＭ金属層は、前記回路基板アセンブリの表面に露出しており、
前記回路基板アセンブリは、前記Ｓセルの前記第２ＤＢＭ金属層が前記コールドプレートの前記第１表面に接合される、
請求項１２に記載のパワーエレクトロニクスアセンブリ。

【請求項14】

電気絶縁性の基材と、
前記基材に埋め込まれた複数のパワーエレクトロニクスデバイスアセンブリであって、
内部グラファイト層と、前記内部グラファイト層を覆う金属層と、前記金属層の第２表面に接合される絶縁層と、凹部を備える前記金属層の第１表面と、を備えるＳセルと、
前記第１表面の凹部内に配置されたパワーエレクトロニクスデバイスと、
を備える各パワーエレクトロニクスデバイスアセンブリと、
前記基材の表面上の表面金属層と、
前記Ｓセルを前記表面金属層に熱的に結合する複数のサーマルビアと、
を備える回路基板アセンブリと、
前記回路基板アセンブリの前記表面金属層がコールドプレートの第１表面に接合されている、コールドプレートと、
を備える、
パワーエレクトロニクスアセンブリ。

【請求項15】

前記Ｓセルは、幅より長い長さを有する、
請求項１４に記載のパワーエレクトロニクスアセンブリ。

【請求項16】

前記絶縁層は、金属化絶縁層を備える、
請求項１４に記載のパワーエレクトロニクスアセンブリ。

【請求項17】

前記絶縁層は、
第１ＤＢＭ金属層と、
前記第１ＤＢＭ金属層に接合されるセラミック層と、
前記セラミック層に接合される第２ＤＢＭ金属層と、
を備える直接接合金属基板を備える、
請求項１４に記載のパワーエレクトロニクスアセンブリ。

【請求項18】

前記コールドプレートの前記第１表面とは反対側の第２表面に取り付けられたコンデンサをさらに備える、
請求項１４に記載のパワーエレクトロニクスアセンブリ。

【請求項19】

前記コールドプレートは、流体室、流体入口、及び流体出口を備え、
前記流体入口及び前記流体出口は、前記流体室に熱的に結合される、
請求項１４に記載のパワーエレクトロニクスアセンブリ。

【請求項20】

前記回路基板アセンブリは、締結具と熱グリース層によって前記コールドプレートの前記第１表面に取り付けられる、
請求項１４に記載のパワーエレクトロニクスアセンブリ。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書は、一般に、パワーエレクトロニクスアセンブリに関し、より具体的には、コンパクトなパッケージサイズを実現しつつ、全体として低い熱抵抗を有するパワーエレクトロニクスアセンブリのための装置及び方法に関する。

【背景技術】

【0002】

自動車における電子機器の使用が増加しているため、電子システムをよりコンパクトにする必要がある。このような電子システムの構成要素の１つに、インバータ回路のスイッチとして使用されるパワーエレクトロニクスデバイスがある。パワーエレクトロニクスデバイスでは、大量の熱が発生するため、高い冷却要求がある。

【0003】

さらに、従来はシリコンで構成されていたパワーエレクトロニクスデバイスを現在は炭化ケイ素で構成する傾向がある。炭化ケイ素を使用すると、デバイスの設置面積が小さくなるため、熱流束が大きくなる。このような理由から、コンパクトなパッケージサイズを維持しながら、パワーエレクトロニクスデバイスの冷却を改善する必要性が生じている。

【発明の概要】

【0004】

或る実施形態では、パワーエレクトロニクスアセンブリは、電気絶縁性の基材と、基材に埋め込まれたパワーエレクトロニクスデバイスアセンブリと、を含む回路基板アセンブリを含む。パワーエレクトロニクスデバイスアセンブリは、内部グラファイト層と、内部グラファイト層を覆う金属層と、第１表面内に設けられた凹部を備える金属層の第１表面と、を含むＳセル（S-cell）を含む。パワーエレクトロニクスデバイスアセンブリは、第１表面の凹部内に配置されたパワーエレクトロニクスデバイスをさらに含む。

【0005】

別の実施形態では、パワーエレクトロニクスアセンブリは、回路基板アセンブリとコールドプレートとを含む。回路基板アセンブリは、電気絶縁性の基材と、基材に埋め込まれた複数のパワーエレクトロニクスデバイスアセンブリとを含む。各パワーエレクトロニクスデバイスアセンブリは、内部グラファイト層と、内部グラファイト層を覆う金属層と、金属層の第２表面に接合された絶縁層と、第１表面内に設けられた凹部を備える金属層の第１表面と、をさらに含むＳセルを含む。パワーエレクトロニクスデバイスアセンブリは、第１表面の凹部内に配置されたパワーエレクトロニクスデバイスをさらに含む。回路基板アセンブリは、基材の表面上の表面金属層と、Ｓセルを表面金属層に熱的に結合する複数のサーマルビア(thermal via)と、をさらに含む。回路基板アセンブリの表面金属層は、コールドプレートの第１表面に接合されている。

【0006】

本明細書で説明する実施形態によって提供されるこれらの特徴及び追加の特徴は、図面と併せて以下の詳細な説明を考慮することにより、より完全に理解されるであろう。

【図面の簡単な説明】

【0007】

図面に記載された実施形態は、本質的に例示的かつ説明的であり、特許請求の範囲によって定義される主題を限定することを意図するものではない。例示的な実施形態に関する以下の詳細な説明は、同様の構造が同様の参照番号で示され、以下の図面と併せて読むと理解することができる。

【図1】図１は、本明細書で説明及び図示される１つ又は複数の実施形態によるパワーエレクトロニクスアセンブリの概略斜視図である。

【図2】図２は、本明細書で説明及び図示される１つ又は複数の実施形態による、図１に図示された例示的なパワーエレクトロニクスアセンブリの概略分解斜視図である。

【図3】図３は、本明細書で説明及び図示される１つ又は複数の実施形態による例示的なパワーエレクトロニクスアセンブリの概略断面図である。

【図4】図４は、本明細書で説明及び図示される１つ又は複数の実施形態による例示的なＳセルの概略上面斜視図である。

【図5】図５は、本明細書で説明及び図示される１つ又は複数の実施形態による例示的なＳセルの概略断面図である。

【図6】図６は、本明細書で説明及び図示される１つ又は複数の実施形態による別の例示的なパワーエレクトロニクスアセンブリの概略断面図である。

【図7】図７は、本明細書で説明及び図示される１つ又は複数の実施形態による、図６に図示されたパワーエレクトロニクスアセンブリの例示的なパワーエレクトロニクスデバイスアセンブリの概略部分分解図である。

【図8】図８は、本明細書で説明及び図示される１つ又は複数の実施形態による、図７に図示された例示的なパワーエレクトロニクスデバイスの別の概略部分分解図である。

【図9】図９は、本明細書で説明及び図示される１つ又は複数の実施形態による、図７に図示された例示的なパワーエレクトロニクスデバイスの概略斜視組立図である。

【図10】図１０は、本明細書で説明及び図示される１つ又は複数の実施形態による、図７に図示された例示的なパワーエレクトロニクスデバイスの概略断面図である。

【図11】図１１は、本明細書で説明及び図示される１つ又は複数の実施形態による別の例示的なパワーエレクトロニクスアセンブリの概略断面図である。

【図12】図１２は、本明細書で説明及び図示される１つ又は複数の実施形態による別の例示的なパワーエレクトロニクスアセンブリの概略断面図である。

【図13】図１３は、本明細書で説明及び図示される１つ又は複数の実施形態による、図１２に図示されたパワーエレクトロニクスアセンブリの例示的なパワーエレクトロニクスデバイスの概略部分分解図である。

【図14】図１４は、本明細書で説明及び図示される１つ又は複数の実施形態による、図１３に図示された例示的なパワーエレクトロニクスデバイスの概略斜視組立図である。

【図15】図１５は、本明細書で説明及び図示される１つ又は複数の実施形態による、図１３に図示された例示的なパワーエレクトロニクスデバイスの概略切断斜視図である。

【発明を実施するための形態】

【0008】

本明細書で説明する実施形態は、一般に、プリント回路基板などの回路基板に直接埋め込まれる１つ又は複数のパワーエレクトロニクスデバイスアセンブリを有するパワーエレクトロニクスアセンブリに向けられている。１つ又は複数のパワーエレクトロニクスデバイスアセンブリを回路基板に完全に埋め込むことによって、回路基板とパワーエレクトロニクスアセンブリのコールドプレート（cold plate）との間の放熱グリース層が除去され得る。放熱グリース層の除去により、パワーエレクトロニクスデバイスとコールドプレートとの間の熱抵抗が減少し、放熱性能が向上する。

【0009】

本開示のパワーエレクトロニクスデバイスアセンブリは、本明細書においてＳセルと呼ばれる実装基材（mounting substrate）に取り付けられるパワーエレクトロニクスデバイスを備える。以下に、より詳細に説明するように、Ｓセルは、熱拡散能力を強化するグラファイト層を含む。さらに、本開示の実施形態は、パワーエレクトロニクスデバイスをコールドプレートから電気的に絶縁する１つ又は複数の電気絶縁層を含む。例えば、Ｓセルの電気絶縁層は、電気絶縁がＳセル自体によって提供されるため、プリント回路基板とコールドプレートとの間の電気絶縁層の除去を可能にする。

【0010】

以下に、より詳細に説明するように、本開示のＳセルは、コールドプレートに向かって熱流束の流れを促進するグラファイト層により、強化された放熱特性を提供する。

【0011】

本明細書に記載のパワーエレクトロニクスデバイスアセンブリ、回路基板アセンブリ、及びパワーエレクトロニクスアセンブリは、電気自動車やハイブリッド電気自動車などの電動化車両、任意の電気モータ、発電機、産業用工具、家庭用電化製品などに使用することができるが、これらに限定されるものではない。本明細書に記載のパワーエレクトロニクスアセンブリは、電気モータ、及び／又はバッテリに電気的に結合され、直流（ＤＣ）電力を交流（ＡＣ）電力に変換するように動作可能なインバータ回路として構成され得る。

【0012】

本明細書で使用する「パワーエレクトロニクスデバイス」とは、直流電力を交流電力に変換するために、及びその逆に変換するために使用されるあらゆる電気部品を意味する。実施形態は、ＡＣ－ＡＣコンバータ、及びＤＣ－ＤＣコンバータの用途にも使用され得る。パワーエレクトロニクスデバイスの非限定的な例としては、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、サイリスタ、及びパワートランジスタが挙げられる。

【0013】

本明細書で使用される「完全に埋め込まれた」という表現は、部品の各表面が基材によって取り囲まれている（surrounded）ことを意味する。例えば、パワーエレクトロニクスデバイスアセンブリが回路基板基材（circuit board substrate）によって完全に埋め込まれている場合、回路基板基材の材料が回路基板基材の各表面を覆っていることを意味する。部品の１つ又は複数の表面が露出している場合、部品は「部分的に埋め込まれている」ことになる。

【0014】

本明細書で使用する「Ｓセル」とは、パワーエレクトロニクスデバイスに固定されて動作可能な実装基材であり、グラファイト層を取り囲む少なくとも金属層（例えば、銅）を含む。

【0015】

パワーエレクトロニクスデバイスアセンブリ、回路基板アセンブリ、及びパワーエレクトロニクスアセンブリの様々な実施形態を以下に詳細に説明する。可能な限り、同じ参照番号が、同じ又は同様の部品を参照するために図面全体を通して使用される。

【0016】

ここで図１及び図２を参照すると、例示的なパワーエレクトロニクスアセンブリ１００が、それぞれ組立図及び分解図で図示されている。図１及び図２によって図示されるパワーエレクトロニクスアセンブリ１００は、コールドプレート１０２、接合層１０４、及び回路基板アセンブリ１０６を含む。コールドプレート１０２は、回路基板アセンブリ１０６の基材材料（substrate material）内に埋め込まれたパワーエレクトロニクスデバイス１４０（例えば、図３を参照）から熱流束を除去することができる任意のデバイスとすることができる。コールドプレートの非限定的な例としては、ヒートシンク、単相液体冷却、二相液体冷却、ベイパーチャンバー（vapor chamber）が挙げられる。図１及び図２は、単相液体冷却装置として構成されたコールドプレート１０２を図示している。コールドプレート１０２は、コールドプレート１０２内の流体室１１５に流体的に結合された流体入口１３２及び流体出口１３４を含む。図３を簡単に参照すると、リザーバ（図示せず）からの冷却液１３５は、流体入口１３２を通って流体室１１５に流入し、流体出口１３４を通って流体室１１５から流出し、冷却液から熱を除去するための熱交換器（図示せず）を通った後などにリザーバに戻される。図示しないが、冷却液１３５への熱伝達のための追加表面積を提供するために、流体室１１５にフィンを配列してもよい。図３に示すように、冷たい冷却液１３５は流体入口１３２からコールドプレート１０２に流入し、流体室１１５を流れ、温められた冷却液として流体出口１３４から流出する。

【0017】

回路基板アセンブリ１０６は、コールドプレート１０２の第１表面１０３に取り付けられる。図１及び図２は、回路基板アセンブリ１０６が、コールドプレート１０２のスルーホール１０５、接合層１０４のスルーホール１０７、および回路基板アセンブリ１０６のスルーホールを介して配置された締結具１０１（例えば、ボルト及びナット）によって、コールドプレート１０２の第１表面１０３に取り付けられている状態を示している。締結具１０１が使用される場合、接合層１０４は、回路基板アセンブリ１０６とコールドプレート１０２との間の熱抵抗を低下させるための放熱グリース層としてもよい。

【0018】

他の実施形態では、回路基板アセンブリ１０６は、はんだ層として構成された接合層１０４によってコールドプレート１０２の第１表面１０３に取り付けられる。例えば、回路基板アセンブリ１０６の底面は、回路基板アセンブリ１０６がはんだ層によってコールドプレート１０２の第１表面１０３に取り付けられることを可能にする金属層を含むことができる。他の接合方法を利用してもよいことを理解されたい。

【0019】

次に図３を参照すると、例示的なパワーエレクトロニクスアセンブリ１００Ａの断面図が図示されている。図示された実施形態では、追加の電気部品１３０がコールドプレート１０２の第２表面に取り付けられている。非限定的な例として、追加の電気部品１３０は、例えば、インバータ回路のコンデンサとすることができる。他の実施形態では、追加の電気部品１３０は、コールドプレート１０２に取り付けられていなくてもよいことを理解されたい。

【0020】

回路基板アセンブリ１０６は、電気絶縁材料で作られた基材（substrate）１１１を備える。電気絶縁材料は、限定するものではないが、ＦＲ－４などのプリント回路基板の製造に使用される材料とすることができる。回路基板アセンブリ１０６は、埋め込まれた金属層１１０（又は他の導電層）、複数のビア１１２（例えば、導電ビアとサーマルビアとの両方）、及び複数のパワーエレクトロニクスデバイスアセンブリ１２０をさらに備える。

【0021】

非限定的な例として、回路基板アセンブリ１０６は、電気自動車用のインバータ回路のための６つのパワーエレクトロニクスデバイスアセンブリ１２０を含むことができる。しかしながら、用途に応じて任意の数のパワーエレクトロニクスデバイスアセンブリを利用することができることを理解されたい。

【0022】

各パワーエレクトロニクスデバイスアセンブリ１２０は、Ｓセル１２１と、Ｓセル１２１に取り付けられたパワーエレクトロニクスデバイス１４０と、を含む。上述のように、Ｓセル１２１は、パワーエレクトロニクスデバイス１４０が取り付けられる基材である。これは、パワーエレクトロニクスデバイス１４０の底面の電極に接続するための導電性表面を提供する。Ｓセル１２１はさらに、熱拡散機能を提供する。

【0023】

図４及び図５は、それぞれ、例示的なＳセル１２１を示す上面斜視図及び断面図である。図４及び図５によって図示されるＳセル１２１は、金属層１２２によって封止される内部グラファイト層１２５を含む。金属層１２２は、パワーエレクトロニクスデバイス１４０を受容する寸法を有する凹部（recess）１２７を有する表面１２８を含む。以下により詳細に説明するように、金属層１２２は、パワーエレクトロニクスデバイス１４０の底面上の電極に電気的接続を行うために導電性ビアが接触し得る導電性表面１２８を提供する。凹部１２７は、例えば化学エッチングによって形成することができる。

【0024】

金属層１２２は、任意の適切な金属または合金で作ることができる。非限定的な例として、銅及びアルミニウムを金属層１２２として使用することができる。

【0025】

グラファイト層１２５は、Ｓセル１２１を横切る熱とコールドプレート１０２に向かう熱の両方の拡散を促すために設けられている。グラファイトの結晶構造は、高い熱伝導率を提供し、コールドプレート１０２に向かって熱流束を伝導するのに有用である。しかしながら、グラファイトは、等温プロファイルを持たない。むしろ、グラファイトは、２つの軸に沿って高い熱伝導率を有し、第３の軸では低い熱伝導率を有する非等温プロファイルを持つ。グラファイトの非等温プロファイルを考慮するため、Ｓセル１２１は、その長さ寸法が幅寸法よりも大きくなるような長方形の形状に設計されている。図４を参照すると、グラファイト層１２５は、Ｘ軸及びＺ軸に沿って高い熱伝導率を有する。したがって、Ｓセル１２１は、Ｘ軸に沿った長さ寸法がＹ軸に沿った幅寸法よりも大きくなるように設計される。熱流束はＸ軸及びＺ軸に沿って優先的に移動する。以下により詳細に説明するように、サーマルビア１１２は、熱流束を受け、それをコールドプレート１０２に向かって移動させるために、Ｘ軸に沿ったＳセルの縁部に設けることができる。熱流束はまた、Ｚ軸に沿ってコールドプレート１０２に向かって移動する。

【0026】

再び図３を参照すると、複数の電極１４１，１４２、及び金属層１２２への電気的接続は、複数のビア１１２によって行われる場合がある。これらのビアは、パワーエレクトロニクスデバイス１４０に駆動信号を提供するとともに、スイッチング電流のための電流経路を提供することができる。いくつかの実施形態において、ビア１１２のいくつかは、駆動信号又はスイッチング電流を伝達しないサーマルビアとして構成されてもよいことに留意されたい。

【0027】

回路基板アセンブリ１０６は、接合層１０４によってコールドプレート１０２に接合される。図３によって示される実施形態では、接合層１０４は、回路基板アセンブリ１０６とコールドプレート１０２との間の機械的接合と、回路基板アセンブリ１０６とコールドプレート１０２との間の電気的絶縁と、の両方を提供する。図３の接合層１０４は、電気絶縁特性を有する反応性多層システム（ＲＭＳ；reactive multilayer system）接合層である。ＲＭＳボンディングプロセスでは、金属箔や電気絶縁材料箔などの箔の積層を点火火花によって反応状態にし、金属間結合を引き起こす反応を生じさせる。反応したＲＭＳ接合層は、金属底面（例えば、露出した金属層１１０の形態）を有する回路基板アセンブリ１０６を、同じく金属（例えば、アルミニウム又は銅）であるコールドプレート１０２に接合する。いくつかの実施形態では、第１の金属層１１７Ａが回路基板アセンブリ１０６上に設けられ、第２の金属層１１７Ｂがコールドプレート１０２上に設けられて、接合を強化する。例えば、第１及び第２の金属層１１７Ａ，１１７Ｂはそれぞれ、はんだ層、又はろう付け層であってもよい。

【0028】

ＲＭＳ接合層１０４は、優れた熱特性を提供し、それにより、熱流束がパワーエレクトロニクスデバイス１４０からコールドプレート１０２へ移動することを可能にするとともに、電気的絶縁を提供する。回路基板アセンブリ１０６をコールドプレート１０２に接合するだけでなく電気絶縁も提供する接合層１０４を設けることにより、別個の専用の電気絶縁層は不要となる。これにより、パワーエレクトロニクスアセンブリ１００Ａのパッケージ全体のサイズが小さくなる。パワーエレクトロニクスアセンブリ１００Ａのパッケージ全体のサイズは、回路基板アセンブリ１０６の内部にパワーエレクトロニクスデバイスアセンブリ１２０を埋め込むことによって、さらに小さくなる。

【0029】

次に図６を参照すると、別のパワーエレクトロニクスデバイスアセンブリ１００Ｂが図示されている。図１－３に描かれているように接合層によって電気的絶縁を提供するのではなく、回路基板アセンブリ１０６'とコールドプレート１０２との間の電気的絶縁は、１つ又は複数のパワーエレクトロニクスデバイスアセンブリ１２０'のＳセル１２１'の金属化絶縁層（metalized insulation layer）１２４によって提供される。

【0030】

図６によって示される実施形態の接合層１０４'は、限定するものではないが、はんだ層、ろう付け層、又はＲＭＳ接合層などの任意の接合層として構成することができる。１つ以上の露出した金属層１１０（例えば、銅層）は、接合層１０４'が接合される回路基板アセンブリ１０６'の金属表面を提供する。いくつかの実施形態では、アセンブリ１００Ｂが締結具１０１によって一緒に保持されるので、接合層１０４'は熱グリース層であってもよい。サーマルビア１１２は、パワーエレクトロニクスデバイスアセンブリ１２０'の底部から回路基板アセンブリ１０６'の底部に向かって延び、パワーエレクトロニクスデバイス１４０によって発生する熱流束のための熱経路を提供する。

【0031】

図７及び図８は、図６の例示的なパワーエレクトロニクスデバイスアセンブリ１２０'の部分分解図であり、図９は、例示的なパワーエレクトロニクスデバイスアセンブリ１２０'の上面斜視図であり、図１０は、例示的なパワーエレクトロニクスデバイスアセンブリ１２０'の断面図である。パワーエレクトロニクスデバイスアセンブリ１２０'は、Ｓセル１２１'に取り付けられたパワーエレクトロニクスデバイス１４０を含む。図７－１０を全体的に参照すると、Sセル１２１'は、銅層などの金属層１２２によって封止された内部グラファイト層１２５を備える。金属層１２２は、パワーエレクトロニクスデバイス１４０を受容する寸法を有する凹部１２７を有する表面１２８を含む。上述したように、グラファイト層１２５は熱特性を向上させる。

【0032】

図７は、凹部１２７に対するパワーエレクトロニクスデバイス１４０及び接合層１４３を示す。パワーエレクトロニクスデバイス１４０を金属層１２２に固定する接合層１４３は、例えば、はんだ層であってもよい。別の例として、接合層１４３は、液相拡散接合層（transient liquid phase bond layer）１４３であってもよい。パワーエレクトロニクスデバイス１４０は、その上面に複数の電極１４１，１４２を含む。大きい電極１４１は電源電極であってもよく、小さい電極１４２は信号電極であってもよい。図７－１０では見えないが、パワーエレクトロニクスデバイス１４０は、その底面に１つ以上の電極をさらに含むことに留意されたい。パワーエレクトロニクスデバイスの底面上の１つ以上の電極は、凹部１２７にパワーエレクトロニクスデバイス１４０を配置することによって、第２金属層１２６に電気的に接続される。このように、パワーエレクトロニクスデバイス１４０の底面電極への電気的接続は、第２金属層１２６を経由して行うことができる。

【0033】

Ｓセル１２１'は、金属層１２２とコールドプレート１０２との間に電気的絶縁を提供する金属化絶縁層１２４をさらに備える。金属化絶縁層１２４は、金属層１２２に接着できるように金属化（metalize）されている。金属化絶縁層１２４は、限定するものではないが、セラミック材料などの任意の電気絶縁材料から作られてもよい。非限定的な例として、金属化絶縁層１２４は金属化アルミナであってもよい。金属化絶縁層１２４の絶縁材料の金属化により、それを接合することが可能になる。金属化絶縁層１２４の主要面は金属化されるべきであるが、側縁（side edge）は電気的短絡を防止するために金属化されるべきではないことに留意されたい。

【0034】

例示的なＳセル１２１'は、金属化絶縁層１２４に接合される第２金属層１２６をさらに備える。金属化絶縁層１２４は、任意の接合技術によって金属層１２２及び第２金属層１２６に接合することができる。第２金属層１２６は、図６に示されるようにサーマルビア１１２が熱流束を底部金属層１１０、ひいてはコールドプレート１０２に向かって移動させるための熱接続点を提供するように、追加の熱拡散を提供する。例えば、Ｓセル１２１'の第２金属層１２６に接触するように示されるビア１１２は、コールドプレート１０２に近い底部層に向かって熱流束を伝導するように設けられた熱伝導専用ビアであってもよい。さらに、サーマルビア１１２は、金属層１２２からコールドプレート１０２に向かって熱流束を下に移動させるために、金属層１２２の上面の端部に電気的に結合されてもよい。このようにして、熱流束はパワーエレクトロニクスデバイス１４０から離れ、コールドプレート１０２に向かって最適に誘導される。

【0035】

図１１は、パワーエレクトロニクスデバイスアセンブリ１２０''のＳセル１２１''が第２金属層を含まないことを除いて、図６のものと同様のパワーエレクトロニクスデバイスアセンブリ１１０Ｃを示す。むしろ、各Ｓセル１２１''の金属化絶縁層１２４は、回路基板アセンブリ１０６''の基材１１１材料によって露出される。金属化絶縁層１２４の露出は、回路基板アセンブリ１０６''が、介在する層によってではなく、金属化絶縁層１２４においてコールドプレート１０２の表面に直接接着される能力を提供する。例えば、回路基板アセンブリ１０６''は、１つ以上の金属層１１０及び金属化絶縁層１２４をコールドプレート１０２の表面に接合する接合層１０４''（例えば、はんだ層）によって接着することができる。これは、パワーエレクトロニクスデバイスアセンブリ１１０Ｃのサイズを縮小することができるので、アドバンテージとなり得る。

【0036】

図１２は、図６に図示されたパワーエレクトロニクスアセンブリ１００Ｂと同様のパワーエレクトロニクスアセンブリ１００Ｄを図示する。電気的絶縁が金属化絶縁層１２４によって提供されるのではなく、パワーエレクトロニクスアセンブリ１００Ｄの電気的絶縁は、パワーエレクトロニクスデバイスアセンブリ１２０'''のＳセル１２１'''の直接接合金属基板（direct-bonded-metal substrate）１５０層によって提供される。

【0037】

図１３は、接合層１４３によってＳセル１２１'''の凹部１２７に貼り付けられたパワーエレクトロニクスデバイス１４０からなる例示的なパワーエレクトロニクスデバイスアセンブリ１２０'''の部分分解図を示す。図１４は、パワーエレクトロニクスデバイスアセンブリ１２０'''の斜視組立図である。図１５は、パワーエレクトロニクスデバイスアセンブリ１２０'''の切断斜視図である。図１３－１５を参照すると、例示的なＳセル１２１'''は、金属層１２２によって封止されたグラファイト層１２５を含む。Ｓセル１２１'''は、金属層１２２の底面に接合される直接接合金属（ＤＢＭ；direct-bonded-metal）基板１５０をさらに含む。ＤＢＭ基板１５０は、例えば、直接接合銅（ＤＢＣ）基板であってもよい。ＤＢＭ基板１５０は、アルミナなどのセラミック材料であってもよい絶縁層１５２を有する。ＤＢＭ基板１５０はまた、絶縁層１５２（例えばセラミック層）の第１表面に直接接合された第１ＤＢＭ金属層１５１と、絶縁層１５２の第２表面に直接接合された第２ＤＢＭ金属層１５３と、を有する。

【0038】

第２ＤＢＭ金属層１５３は、銅であってもよく、金属層１２２の底面に接合されている。絶縁層１５２は、パワーエレクトロニクスデバイスに電気絶縁を提供する。

【0039】

再び図１２を参照すると、複数のサーマルビア１１２が第１ＤＢＭ層１５１に接触し、Ｓセル１２１'''からの熱流束を回路基板アセンブリ１０６'''の底部にもたらすために底部金属層１１０に向かって延びている。次いで、回路基板アセンブリ１０６'''は、露出した金属層１１０において、例えばはんだ層であってもよい接合層１０４によってコールドプレート１０２の表面に接合されてもよい。

【0040】

図１１のパワーエレクトロニクスアセンブリと同様に、いくつかの実施形態では、第１ＤＢＭ層１５１は、回路基板アセンブリ１０６'''の基材１１１材料によって露出されてもよい。そのような実施形態では、回路基板アセンブリ１０６'''は、介在する金属層ではなく、第１ＤＢＭ層１５１においてコールドプレート１０２の表面に接合されてもよい。

【0041】

ここで、本開示の実施形態は、回路基板基材内に完全に埋め込まれたＳセルを含む回路基板アセンブリ、パワーエレクトロニクスデバイスアセンブリ、及びパワーエレクトロニクスアセンブリに向けられていることを理解されたい。本明細書に記載の実施形態のＳセルは、熱性能を向上させるために、封止されたグラファイト層を含む。電気的絶縁は、Ｓセルの構成要素を電気的に絶縁することによって提供することができる。パワーエレクトロニクスデバイスアセンブリを回路基板に直接埋め込むとともに、回路基板とコールドプレートとの間の個別の電気絶縁層を除去することにより、パワーエレクトロニクスアセンブリの全体的なサイズが大幅に縮小され、同時に熱性能も向上する。

【0042】

本明細書において、「実質的」及び「約」という用語は、任意の定量的な比較、値、測定、又は他の表現に起因し得る、内在する不確実性の程度を表すために利用され得ることに留意されたい。これらの用語はまた、本明細書において、定量的な表現が、問題となる主題の基本的な機能の変化をもたらすことなく、述べられた基準から変わり得る程度を表すために利用される。

【0043】

特定の実施形態が本明細書で図示及び記載されているが、様々な他の変更及び修正が、請求された主題の趣旨及び範囲から逸脱することなく行われ得ることを理解されたい。更に、請求された主題の様々な態様が本明細書に記載されているが、このような態様は、組み合わされて利用される必要はない。したがって、添付の特許請求の範囲は、請求された主題の範囲内にある全てのこのような変更及び修正を包含することが意図される。

【0044】

特許請求の主題の精神及び範囲から逸脱することなく、本明細書に記載された実施形態に様々な修正及び変更がなされ得ることは、当業者にとって明らかであろう。したがって、本明細書は、そのような修正及び変更が添付の特許請求の範囲及びその等価物の範囲内に入ることを条件として、本明細書に記載の様々な実施形態の修正及び変更を網羅することが意図される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【手続補正書】

【提出日】2023-10-11

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】００４４

【補正方法】変更

【補正の内容】

【0044】

特許請求の主題の精神及び範囲から逸脱することなく、本明細書に記載された実施形態に様々な修正及び変更がなされ得ることは、当業者にとって明らかであろう。したがって、本明細書は、そのような修正及び変更が添付の特許請求の範囲及びその等価物の範囲内に入ることを条件として、本明細書に記載の様々な実施形態の修正及び変更を網羅することが意図される。
本明細書に開示される発明は以下の態様を含む。
＜態様１＞
電気絶縁性の基材と、
前記基材に埋め込まれるパワーエレクトロニクスデバイスアセンブリであって、
内部グラファイト層と、前記内部グラファイト層を覆う金属層と、凹部を備える前記金属層の第１表面と、を備えるＳセルと、
前記第１表面の凹部内に配置されたパワーエレクトロニクスデバイスと、
を備える前記パワーエレクトロニクスデバイスアセンブリと、
を備える回路基板アセンブリを備える、
パワーエレクトロニクスアセンブリ。
＜態様２＞
前記回路基板アセンブリは、前記基材に埋め込まれ、前記パワーエレクトロニクスデバイスに熱的に結合された複数のサーマルビアをさらに備える、
態様１に記載のパワーエレクトロニクスアセンブリ。
＜態様３＞
前記Ｓセルは、幅より長い長さを有する、
態様１に記載のパワーエレクトロニクスアセンブリ。
＜態様４＞
コールドプレートをさらに備え、
前記回路基板アセンブリは、接合層によって前記コールドプレートの表面に接合される、
態様１に記載のパワーエレクトロニクスアセンブリ。
＜態様５＞
前記接合層は、電気絶縁性である、
請求項４に記載のパワーエレクトロニクスアセンブリ。
＜態様６＞
前記接合層は、ＲＭＳ接合層である、
態様４に記載のパワーエレクトロニクスアセンブリ。
＜態様７＞
前記Ｓセルは、前記金属層の第２表面に接合された金属化絶縁層をさらに含む、
態様１に記載のパワーエレクトロニクスアセンブリ。
＜態様８＞
コールドプレートをさらに備え、
前記Ｓセルの前記金属化絶縁層は、前記回路基板アセンブリの表面に露出しており、
前記回路基板アセンブリは、前記Ｓセルの前記金属化絶縁層が前記コールドプレートの表面に接合される、
態様７に記載のパワーエレクトロニクスアセンブリ。
＜態様９＞
前記回路基板アセンブリは、ＲＭＳボンディングによって前記Ｓセルの金属化絶縁層が前記コールドプレートの表面に接合される、
態様８に記載のパワーエレクトロニクスアセンブリ。
＜態様１０＞
前記Ｓセルは、前記金属化絶縁層に接合される第２金属層をさらに備える、
態様７に記載のパワーエレクトロニクスアセンブリ。
＜態様１１＞
前記回路基板アセンブリは、前記第２金属層に熱的に結合された複数のサーマルビアをさらに備える、
態様１０に記載のパワーエレクトロニクスアセンブリ。
＜態様１２＞
前記Ｓセルは、
第１ＤＢＭ金属層と、
前記第１ＤＢＭ金属層に接合されるセラミック層と、
前記セラミック層に接合される第２ＤＢＭ金属層と、
を備える直接接合金属基板を、さらに備える、
態様１に記載のパワーエレクトロニクスアセンブリ。
＜態様１３＞
コールドプレートをさらに備え、
前記第２ＤＢＭ金属層は、前記回路基板アセンブリの表面に露出しており、
前記回路基板アセンブリは、前記Ｓセルの前記第２ＤＢＭ金属層が前記コールドプレートの前記第１表面に接合される、
態様１２に記載のパワーエレクトロニクスアセンブリ。
＜態様１４＞
電気絶縁性の基材と、
前記基材に埋め込まれた複数のパワーエレクトロニクスデバイスアセンブリであって、
内部グラファイト層と、前記内部グラファイト層を覆う金属層と、前記金属層の第２表面に接合される絶縁層と、凹部を備える前記金属層の第１表面と、を備えるＳセルと、
前記第１表面の凹部内に配置されたパワーエレクトロニクスデバイスと、
を備える各パワーエレクトロニクスデバイスアセンブリと、
前記基材の表面上の表面金属層と、
前記Ｓセルを前記表面金属層に熱的に結合する複数のサーマルビアと、
を備える回路基板アセンブリと、
前記回路基板アセンブリの前記表面金属層がコールドプレートの第１表面に接合されている、コールドプレートと、
を備える、
パワーエレクトロニクスアセンブリ。
＜態様１５＞
前記Ｓセルは、幅より長い長さを有する、
態様１４に記載のパワーエレクトロニクスアセンブリ。
＜態様１６＞
前記絶縁層は、金属化絶縁層を備える、
態様１４に記載のパワーエレクトロニクスアセンブリ。
＜態様１７＞
前記絶縁層は、
第１ＤＢＭ金属層と、
前記第１ＤＢＭ金属層に接合されるセラミック層と、
前記セラミック層に接合される第２ＤＢＭ金属層と、
を備える直接接合金属基板を備える、
態様１４に記載のパワーエレクトロニクスアセンブリ。
＜態様１８＞
前記コールドプレートの前記第１表面とは反対側の第２表面に取り付けられたコンデンサをさらに備える、
態様１４に記載のパワーエレクトロニクスアセンブリ。
＜態様１９＞
前記コールドプレートは、流体室、流体入口、及び流体出口を備え、
前記流体入口及び前記流体出口は、前記流体室に熱的に結合される、
態様１４に記載のパワーエレクトロニクスアセンブリ。
＜態様２０＞
前記回路基板アセンブリは、締結具と熱グリース層によって前記コールドプレートの前記第１表面に取り付けられる、
態様１４に記載のパワーエレクトロニクスアセンブリ。

【手続補正2】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

電気絶縁性の基材と、
前記基材に埋め込まれるパワーエレクトロニクスデバイスアセンブリであって、
内部グラファイト層と、前記内部グラファイト層を覆う金属層と、凹部を備える前記金属層の第１表面と、を備えるＳセルと、
前記第１表面の凹部内に配置されたパワーエレクトロニクスデバイスと、
を備える前記パワーエレクトロニクスデバイスアセンブリと、
を備える回路基板アセンブリを備える、
パワーエレクトロニクスアセンブリ。

【請求項2】

前記回路基板アセンブリは、前記基材に埋め込まれ、前記パワーエレクトロニクスデバイスに熱的に結合された複数のサーマルビアをさらに備える、
請求項１に記載のパワーエレクトロニクスアセンブリ。

【請求項3】

コールドプレートをさらに備え、
前記回路基板アセンブリは、接合層によって前記コールドプレートの表面に接合される、
請求項１に記載のパワーエレクトロニクスアセンブリ。

【請求項4】

前記接合層は、電気絶縁性である、
請求項３に記載のパワーエレクトロニクスアセンブリ。

【請求項5】

前記接合層は、ＲＭＳ接合層である、
請求項３に記載のパワーエレクトロニクスアセンブリ。

【請求項6】

前記Ｓセルは、前記金属層の第２表面に接合された金属化絶縁層をさらに含む、
請求項１に記載のパワーエレクトロニクスアセンブリ。

【請求項7】

コールドプレートをさらに備え、
前記Ｓセルの前記金属化絶縁層は、前記回路基板アセンブリの表面に露出しており、
前記回路基板アセンブリは、前記Ｓセルの前記金属化絶縁層が前記コールドプレートの表面に接合される、
請求項６に記載のパワーエレクトロニクスアセンブリ。

【請求項8】

前記回路基板アセンブリは、ＲＭＳボンディングによって前記Ｓセルの金属化絶縁層が前記コールドプレートの表面に接合される、
請求項７に記載のパワーエレクトロニクスアセンブリ。

【請求項9】

前記Ｓセルは、前記金属化絶縁層に接合される第２金属層をさらに備える、
請求項８に記載のパワーエレクトロニクスアセンブリ。

【請求項10】

前記回路基板アセンブリは、前記第２金属層に熱的に結合された複数のサーマルビアをさらに備える、
請求項９に記載のパワーエレクトロニクスアセンブリ。

【請求項11】

前記Ｓセルは、
第１ＤＢＭ金属層と、
前記第１ＤＢＭ金属層に接合されるセラミック層と、
前記セラミック層に接合される第２ＤＢＭ金属層と、
を備える直接接合金属基板を、さらに備える、
請求項１に記載のパワーエレクトロニクスアセンブリ。

【請求項12】

コールドプレートをさらに備え、
前記第２ＤＢＭ金属層は、前記回路基板アセンブリの表面に露出しており、
前記回路基板アセンブリは、前記Ｓセルの前記第２ＤＢＭ金属層が前記コールドプレートの前記第１表面に接合される、
請求項１１に記載のパワーエレクトロニクスアセンブリ。

【請求項13】

電気絶縁性の基材と、
前記基材に埋め込まれた複数のパワーエレクトロニクスデバイスアセンブリであって、
内部グラファイト層と、前記内部グラファイト層を覆う金属層と、前記金属層の第２表面に接合される絶縁層と、凹部を備える前記金属層の第１表面と、を備えるＳセルと、
前記第１表面の凹部内に配置されたパワーエレクトロニクスデバイスと、
を備える各パワーエレクトロニクスデバイスアセンブリと、
前記基材の表面上の表面金属層と、
前記Ｓセルを前記表面金属層に熱的に結合する複数のサーマルビアと、
を備える回路基板アセンブリと、
前記回路基板アセンブリの前記表面金属層がコールドプレートの第１表面に接合されている、コールドプレートと、
を備える、
パワーエレクトロニクスアセンブリ。

【請求項14】

前記絶縁層は、金属化絶縁層を備える、
請求項１３に記載のパワーエレクトロニクスアセンブリ。

【請求項15】

前記絶縁層は、
第１ＤＢＭ金属層と、
前記第１ＤＢＭ金属層に接合されるセラミック層と、
前記セラミック層に接合される第２ＤＢＭ金属層と、
を備える直接接合金属基板を備える、
請求項１３に記載のパワーエレクトロニクスアセンブリ。

【外国語明細書】