知財求人 - 知財ポータルサイト「IP Force」
▶ エルジー ディスプレイ カンパニー リミテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024019108
(43)【公開日】2024-02-08
(54)【発明の名称】ゲート駆動回路、表示パネル及び表示装置
(51)【国際特許分類】
G09G 3/3266 20160101AFI20240201BHJP
G09G 3/3233 20160101ALI20240201BHJP
H05B 33/14 20060101ALI20240201BHJP
H10K 59/12 20230101ALI20240201BHJP
H10K 50/115 20230101ALI20240201BHJP
B60K 35/00 20240101ALI20240201BHJP
G09G 3/20 20060101ALI20240201BHJP
G09G 3/30 20060101ALI20240201BHJP
G09F 9/30 20060101ALI20240201BHJP
【ＦＩ】
G09G3/3266
G09G3/3233
H05B33/14 Z
H10K59/12
H10K50/115
B60K35/00 Z
G09G3/20 622B
G09G3/20 624B
G09G3/30 J
G09F9/30 365
【審査請求】有
【請求項の数】25
【出願形態】ＯＬ
(21)【出願番号】P 2023122269
(22)【出願日】2023-07-27
(31)【優先権主張番号】10-2022-0093903
(32)【優先日】2022-07-28
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】501426046
【氏名又は名称】エルジー ディスプレイ カンパニー リミテッド
(74)【代理人】
【識別番号】100094112
【弁理士】
【氏名又は名称】岡部 讓
(74)【代理人】
【識別番号】100106183
【弁理士】
【氏名又は名称】吉澤 弘司
(74)【代理人】
【識別番号】100114915
【弁理士】
【氏名又は名称】三村 治彦
(74)【代理人】
【識別番号】100125139
【弁理士】
【氏名又は名称】岡部 洋
(74)【代理人】
【識別番号】100209808
【弁理士】
【氏名又は名称】三宅 高志
(72)【発明者】
【氏名】金 學 洙
(72)【発明者】
【氏名】辛 永 圭
(72)【発明者】
【氏名】崔 成 旭
【テーマコード（参考）】
3D344
3K107
5C080
5C094
5C380
【Ｆターム（参考）】
3D344AA27
3D344AA30
3D344AD01
3D344AD13
3K107AA01
3K107AA05
3K107BB01
3K107BB08
3K107CC31
3K107EE03
3K107EE29
3K107HH02
3K107HH05
5C080AA06
5C080AA07
5C080BB05
5C080CC03
5C080DD17
5C080DD21
5C080FF11
5C080HH09
5C080JJ02
5C080JJ03
5C080JJ04
5C080JJ06
5C080KK20
5C094ED01
5C380AA01
5C380AA02
5C380AA03
5C380AB06
5C380AB22
5C380AB24
5C380AB34
5C380AB36
5C380AB37
5C380AC13
5C380BA39
5C380CB16
5C380CB17
5C380CC26
5C380CC33
5C380CC37
5C380CC66
5C380CD018
5C380CD019
(57)【要約】
【課題】モードに対応した表示を行う。
【解決手段】本明細書の一実施例によるゲート駆動回路は、第１モード信号の受信に対応して、第１ノードの電位と第２ノードの電位の中の少なくとも一方に基づく第１発光信号を第１出力ラインに出力する第１モード制御部と、第２モード信号の受信に対応して、前記第１ノードの電位と前記第２ノードの電位の中の少なくとも一方に基づく第２発光信号を第２出力ラインに出力する第２モード制御部と、スタート信号、第１クロック信号および第２クロック信号の中の少なくとも１つを用いて前記第１ノードおよび前記第２ノードの電位を制御するノード制御部を含むことができる。
【選択図】図１１
【解決手段】本明細書の一実施例によるゲート駆動回路は、第１モード信号の受信に対応して、第１ノードの電位と第２ノードの電位の中の少なくとも一方に基づく第１発光信号を第１出力ラインに出力する第１モード制御部と、第２モード信号の受信に対応して、前記第１ノードの電位と前記第２ノードの電位の中の少なくとも一方に基づく第２発光信号を第２出力ラインに出力する第２モード制御部と、スタート信号、第１クロック信号および第２クロック信号の中の少なくとも１つを用いて前記第１ノードおよび前記第２ノードの電位を制御するノード制御部を含むことができる。
【選択図】図１１
【特許請求の範囲】
【請求項1】
表示装置の画素回路の駆動を制御するゲート駆動回路において、
第１モード信号の受信に対応して、第１ノードの電位と第２ノードの電位の中の少なくとも一方に基づく第１発光信号を第１出力ラインに出力する第１モード制御部と、
第２モード信号の受信に対応して、前記第１ノードの電位と前記第２ノードの電位の中の少なくとも一方に基づく第２発光信号を第２出力ラインに出力する第２モード制御部と、
スタート信号、第１クロック信号および第２クロック信号の中の少なくとも１つを用いて前記第１ノードおよび前記第２ノードの電位を制御するノード制御部を含む、ゲート駆動回路。
第１モード信号の受信に対応して、第１ノードの電位と第２ノードの電位の中の少なくとも一方に基づく第１発光信号を第１出力ラインに出力する第１モード制御部と、
第２モード信号の受信に対応して、前記第１ノードの電位と前記第２ノードの電位の中の少なくとも一方に基づく第２発光信号を第２出力ラインに出力する第２モード制御部と、
スタート信号、第１クロック信号および第２クロック信号の中の少なくとも１つを用いて前記第１ノードおよび前記第２ノードの電位を制御するノード制御部を含む、ゲート駆動回路。
【請求項2】
前記第１モード制御部が、
前記第１出力ラインと第１値の電圧を提供する第１電圧ラインとの間に連結する第１トランジスタと、
前記第２ノードの電位によって制御され、前記第１出力ラインと前記第１値より高い第２値の電圧を提供する第２電圧ラインとの間に連結する第２トランジスタと、
前記第１モード信号を提供する第１モード信号ラインに連結する第１モード制御トランジスタを含む、請求項１に記載のゲート駆動回路。
前記第１出力ラインと第１値の電圧を提供する第１電圧ラインとの間に連結する第１トランジスタと、
前記第２ノードの電位によって制御され、前記第１出力ラインと前記第１値より高い第２値の電圧を提供する第２電圧ラインとの間に連結する第２トランジスタと、
前記第１モード信号を提供する第１モード信号ラインに連結する第１モード制御トランジスタを含む、請求項１に記載のゲート駆動回路。
【請求項3】
前記第１モード制御部が、
リセット電圧によって制御され、前記第１モード制御部の前記第１出力ラインを初期化する第３トランジスタと、
前記第１トランジスタのゲート電極に連結する第１キャパシタと、
前記第２トランジスタのゲート電極に連結する第２キャパシタをさらに含む、請求項２に記載のゲート駆動回路。
リセット電圧によって制御され、前記第１モード制御部の前記第１出力ラインを初期化する第３トランジスタと、
前記第１トランジスタのゲート電極に連結する第１キャパシタと、
前記第２トランジスタのゲート電極に連結する第２キャパシタをさらに含む、請求項２に記載のゲート駆動回路。
【請求項4】
前記第２キャパシタの第１電極が、前記第２トランジスタの第１電極に連結し、前記第２キャパシタの第２電極は、前記第２トランジスタのゲート電極に連結する、請求項３に記載のゲート駆動回路。
【請求項5】
前記第２モード制御部が、
前記第２モード信号を提供する第２モード信号ラインに連結する第２モード制御トランジスタと、
第１値の電圧を提供する第１電圧ラインに連結する第４トランジスタと、
前記第１値より高い第２値の電圧を提供する第２電圧ラインに連結する第５トランジスタを含む、請求項１に記載のゲート駆動回路。
前記第２モード信号を提供する第２モード信号ラインに連結する第２モード制御トランジスタと、
第１値の電圧を提供する第１電圧ラインに連結する第４トランジスタと、
前記第１値より高い第２値の電圧を提供する第２電圧ラインに連結する第５トランジスタを含む、請求項１に記載のゲート駆動回路。
【請求項6】
前記第２モード制御部が、
リセット電圧によって制御され、前記第２モード制御部の前記第２出力ラインを初期化する第６トランジスタと、
前記第４トランジスタのゲート電極に連結する第３キャパシタと、
前記第５トランジスタのゲート電極に連結する第４キャパシタをさらに含む、請求項５に記載のゲート駆動回路。
リセット電圧によって制御され、前記第２モード制御部の前記第２出力ラインを初期化する第６トランジスタと、
前記第４トランジスタのゲート電極に連結する第３キャパシタと、
前記第５トランジスタのゲート電極に連結する第４キャパシタをさらに含む、請求項５に記載のゲート駆動回路。
【請求項7】
前記第１モード制御部が、前記画素回路において第１発光素子に連結する第１発光制御トランジスタを制御し、前記第２モード制御部は、前記画素回路において第２発光素子に連結する第２発光制御トランジスタを制御する、請求項１に記載のゲート駆動回路。
【請求項8】
前記第１発光素子上には第１レンズが配置され、前記第２発光素子上には第２レンズが配置される、請求項７に記載のゲート駆動回路。
【請求項9】
前記第１レンズによって前記第１発光素子が配置された領域の視野角が第１値に対応し、
前記第２レンズによって前記第２発光素子が配置された領域の視野角は前記第１値より小さい第２値に対応する、請求項８に記載のゲート駆動回路。
前記第２レンズによって前記第２発光素子が配置された領域の視野角は前記第１値より小さい第２値に対応する、請求項８に記載のゲート駆動回路。
【請求項10】
前記第１ノードの電位と前記第２ノードの電位に基づいて共通発光信号を第３出力ラインに出力する共通信号制御部をさらに含む、請求項１に記載のゲート駆動回路。
【請求項11】
前記共通信号制御部が、
前記第１ノードの電位に基づいて制御され、前記第３出力ラインに連結する第７トランジスタと、
前記第２ノードの電位に基づいて制御され、前記第３出力ラインに連結する第８トランジスタを含む、請求項１０に記載のゲート駆動回路。
前記第１ノードの電位に基づいて制御され、前記第３出力ラインに連結する第７トランジスタと、
前記第２ノードの電位に基づいて制御され、前記第３出力ラインに連結する第８トランジスタを含む、請求項１０に記載のゲート駆動回路。
【請求項12】
前記スタート信号が、前段のステージから出力される少なくとも１つの発光信号を含む、請求項１に記載のゲート駆動回路。
【請求項13】
スキャン信号を出力するスキャン出力部をさらに含む、請求項１に記載のゲート駆動回路。
【請求項14】
複数のステージを含み、各ステージは前記第１モード制御部、前記第２モード制御部および前記ノード制御部を含む、請求項１に記載のゲート駆動回路。
【請求項15】
前記ノード制御部は、
前記第２クロック信号によって制御され、前記スタート信号を提供するラインに連結する第９トランジスタと、
前記第１クロック信号によって制御され、前記第９トランジスタに連結する第１０トランジスタと、
前記第１０トランジスタおよび前記第２電圧ラインに連結する第１１トランジスタと、
前記第２クロック信号によって制御され、前記第１電圧ラインに連結する第１２トランジスタと、
前記第２電圧ラインおよび前記第２ノードに連結する第１３トランジスタ、
前記第１クロック信号によって制御され、前記第２ノードに結合された第１４トランジスタと、
前記第９トランジスタ、前記第１０トランジスタ、前記第１２トランジスタ、前記第１３トランジスタ、および前記第１ノードに連結する第１５トランジスタとを含む、請求項２に記載のゲート駆動回路。
前記第２クロック信号によって制御され、前記スタート信号を提供するラインに連結する第９トランジスタと、
前記第１クロック信号によって制御され、前記第９トランジスタに連結する第１０トランジスタと、
前記第１０トランジスタおよび前記第２電圧ラインに連結する第１１トランジスタと、
前記第２クロック信号によって制御され、前記第１電圧ラインに連結する第１２トランジスタと、
前記第２電圧ラインおよび前記第２ノードに連結する第１３トランジスタ、
前記第１クロック信号によって制御され、前記第２ノードに結合された第１４トランジスタと、
前記第９トランジスタ、前記第１０トランジスタ、前記第１２トランジスタ、前記第１３トランジスタ、および前記第１ノードに連結する第１５トランジスタとを含む、請求項２に記載のゲート駆動回路。
【請求項16】
前記ノード制御部は、
前記第１０トランジスタ、前記第１４トランジスタ、および前記第１５トランジスタに連結する第１６トランジスタと、
前記第１４トランジスタ、前記第１５トランジスタ、および前記第１６トランジスタに連結するノード制御キャパシタとをさらに含む、請求項１５に記載のゲート駆動回路。
前記第１０トランジスタ、前記第１４トランジスタ、および前記第１５トランジスタに連結する第１６トランジスタと、
前記第１４トランジスタ、前記第１５トランジスタ、および前記第１６トランジスタに連結するノード制御キャパシタとをさらに含む、請求項１５に記載のゲート駆動回路。
【請求項17】
前記第１５トランジスタは、デュアルゲートを含む、請求項１５に記載のゲート駆動回路。
【請求項18】
前記共通信号制御部は、
前記第１ノードに連結する第５のコンデンサと、
前記第２ノードに連結する第６のコンデンサとをさらに含む、請求項１１に記載のゲート駆動回路。
前記第１ノードに連結する第５のコンデンサと、
前記第２ノードに連結する第６のコンデンサとをさらに含む、請求項１１に記載のゲート駆動回路。
【請求項19】
前記共通信号制御部は、
リセット電圧によって制御され、前記共通信号制御部をリセットするリセットトランジスタをさらに含む、請求項１１に記載のゲート駆動回路。
リセット電圧によって制御され、前記共通信号制御部をリセットするリセットトランジスタをさらに含む、請求項１１に記載のゲート駆動回路。
【請求項20】
前記共通信号制御部は、
共通制御信号によって制御され、前記第７トランジスタのゲート電極に連結する第１共通制御トランジスタをさらに含む、請求項１１に記載のゲート駆動回路。
共通制御信号によって制御され、前記第７トランジスタのゲート電極に連結する第１共通制御トランジスタをさらに含む、請求項１１に記載のゲート駆動回路。
【請求項21】
前記共通信号制御部は、
前記共通制御信号によって制御され、前記第８トランジスタのゲート電極に連結する第２共通制御トランジスタをさらに含む、請求項２０に記載のゲート駆動回路。
前記共通制御信号によって制御され、前記第８トランジスタのゲート電極に連結する第２共通制御トランジスタをさらに含む、請求項２０に記載のゲート駆動回路。
【請求項22】
前記第１モード制御部は、
前記第１モード信号によって制御され、前記第２ノードと前記第２トランジスタに連結する第１７トランジスタをさらに含む、請求項２に記載のゲート駆動回路。
前記第１モード信号によって制御され、前記第２ノードと前記第２トランジスタに連結する第１７トランジスタをさらに含む、請求項２に記載のゲート駆動回路。
【請求項23】
前記第２モード制御部は、
前記第２モード信号によって制御され、前記第２ノードと前記第５トランジスタに連結する第１８トランジスタをさらに含む、請求項５に記載のゲート駆動回路。
前記第２モード信号によって制御され、前記第２ノードと前記第５トランジスタに連結する第１８トランジスタをさらに含む、請求項５に記載のゲート駆動回路。
【請求項24】
複数の画素回路と、
前記複数の画素回路のそれぞれに第１発光信号と第２発光信号を提供することに基づいて前記複数の画素回路の駆動を制御するゲート駆動回路を含み、
前記ゲート駆動回路が、
第１モード信号の受信に対応して、第１ノードの電位と第２ノードの電位の中の少なくとも一方に基づく前記第１発光信号を第１出力ラインに出力する第１モード制御部と、
第２モード信号の受信に対応して、前記第１ノードの電位と第２ノードの電位の中の少なくとも一方に基づく前記第２発光信号を第２出力ラインに出力する第２モード制御部と、
スタート信号、第１クロック信号および第２クロック信号の中の少なくとも１つを用いて前記第１ノードおよび前記第２ノードの電位を制御する制御部を含む、表示パネル。
前記複数の画素回路のそれぞれに第１発光信号と第２発光信号を提供することに基づいて前記複数の画素回路の駆動を制御するゲート駆動回路を含み、
前記ゲート駆動回路が、
第１モード信号の受信に対応して、第１ノードの電位と第２ノードの電位の中の少なくとも一方に基づく前記第１発光信号を第１出力ラインに出力する第１モード制御部と、
第２モード信号の受信に対応して、前記第１ノードの電位と第２ノードの電位の中の少なくとも一方に基づく前記第２発光信号を第２出力ラインに出力する第２モード制御部と、
スタート信号、第１クロック信号および第２クロック信号の中の少なくとも１つを用いて前記第１ノードおよび前記第２ノードの電位を制御する制御部を含む、表示パネル。
【請求項25】
運送手段の少なくとも一部に配置され少なくとも１つのコンテンツを提供する表示装置において、
複数の画素回路と、
前記複数の画素回路のそれぞれに第１発光信号と第２発光信号を提供することに基づいて前記複数の画素回路の駆動を制御するゲート駆動回路を含み、
前記ゲート駆動回路が、
第１モード信号の受信に対応して、第１ノードの電位と第２ノードの電位の中の少なくとも一方に基づく前記第１発光信号を第１出力ラインに出力する第１モード制御部と、
第２モード信号の受信に対応して、前記第１ノードの電位と第２ノードの電位の中の少なくとも一方に基づく前記第２発光信号を第２出力ラインに出力する第２モード制御部と、
スタート信号、第１クロック信号および第２クロック信号の中の少なくとも１つを用いて前記第１ノードおよび前記第２ノードの電位を制御する制御部を含む表示装置。
複数の画素回路と、
前記複数の画素回路のそれぞれに第１発光信号と第２発光信号を提供することに基づいて前記複数の画素回路の駆動を制御するゲート駆動回路を含み、
前記ゲート駆動回路が、
第１モード信号の受信に対応して、第１ノードの電位と第２ノードの電位の中の少なくとも一方に基づく前記第１発光信号を第１出力ラインに出力する第１モード制御部と、
第２モード信号の受信に対応して、前記第１ノードの電位と第２ノードの電位の中の少なくとも一方に基づく前記第２発光信号を第２出力ラインに出力する第２モード制御部と、
スタート信号、第１クロック信号および第２クロック信号の中の少なくとも１つを用いて前記第１ノードおよび前記第２ノードの電位を制御する制御部を含む表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書は、複数の発光素子を含む画素回路の制御のための信号を提供するゲート駆動回路及びこれを含む表示パネル及び表示装置に関するものである。
【背景技術】
【0002】
現代社会の技術が進歩するにつれて、表示装置は使用者に情報を提供するために様々に利用されている。表示装置は、単に視覚的情報を一方向に伝達する電光板を始めとして、使用者の入力を確認し、確認した入力に対応して情報を提供する、より高い技術を求める様々な電子機器にも含まれる。
【0003】
例えば、表示装置は車両に含まれており、車両の運転者（ドライバー）と同乗者に様々な情報を提供することができる。ただし、車両の表示装置は、車両の運行を妨げないように適切にコンテンツを表示する必要がある。例えば、表示装置は、車両の運転中に運転に対する集中度を低下させ得るコンテンツの表示を制限する必要がある。
【発明の概要】
【発明が解決しようとする課題】
【0004】
本明細書の実施例が解決しようとする課題は、複数の発光素子を含む画素回路の制御のための信号を提供するゲート駆動回路、およびそのようなゲート駆動回路を含む表示パネル及び表示装置を提供することである。
【0005】
一例として、本明細書の実施例は、複数の発光素子を用いてモードに応じて表示装置の視野角を調整する画素回路に信号を提供するゲート駆動回路と、そのようなゲート駆動回路を含む表示パネル及び表示装置を提供することができる。
【0006】
ただし、本明細書の課題は、上記で言及したものに限定されず、以下の実施例からまた他なる技術的課題を類推することができる。
【課題を解決するための手段】
【0007】
本明細書の一実施例によるゲート駆動回路は、第１モード（ｍｏｄｅ）信号の受信に対応して、第１ノードの電位と第２ノードの電位の中の少なくとも一方に基づく第１発光信号を第１出力ラインに出力する第１モード制御部と、第２モード信号の受信に対応して、前記第１ノードの電位と前記第２ノードの電位の中の少なくとも一方に基づく第２発光信号を第２出力ラインに出力する２モード制御部と、スタート信号、第１クロック信号および第２クロック信号の中の少なくとも一方を用いて、前記第１ノードおよび前記第２ノードの電位を制御するノード制御部を含むことができる。
【0008】
本明細書の一実施例による表示パネルは、複数の画素回路と、前記複数の画素回路のそれぞれに第１発光信号と第２発光信号を提供することとに基づいて、前記複数の画素回路の駆動を制御するゲート駆動回路を含み、前記ゲート駆動回路は、第１モード信号の受信に対応して、第１ノードの電位と第２ノードの電位の中の少なくとも一方に基づく前記第１発光信号を第１出力ラインに出力する。第１モード制御部と、第２モード信号の受信に対応して前記第１ノードの電位と第２ノードの電位の中の少なくとも一方に基づく前記第２発光信号を第２出力ラインに出力する第２モード制御部と、スタート信号、第１クロック信号および第２クロック信号の中の少なくとも１つを用いて、前記第１ノードおよび前記第２ノードの電位を制御する制御部を含むことができる。
【0009】
本明細書の一実施例によれば、運送手段の少なくとも一部に配置され少なくとも１つのコンテンツを提供する表示装置は、複数の画素回路と、前記複数の画素回路のそれぞれに第１発光信号と第２発光信号を提供することに基づいて、前記の画素回路の駆動を制御するゲート駆動回路を含み、前記ゲート駆動回路は、第１モード信号の受信に対応して、第１ノードの電位と第２ノードの電位の中の少なくとも１つに基づく前記第１発光信号を第１出力ラインに出力する第１モード制御部と、第２モード信号の受信に対応して、前記第１ノードの電位と第２ノードの電位の中の少なくとも一方に基づく前記第２発光信号を第２出力ラインに出力する第２モード制御部と、スタート信号、第１クロック信号及び第２クロック信号の少なくとも一方を用いて、前記第１ノード及び前記第２ノードの電位を制御する制御部を含むことができる。
【0010】
その他の実施例の具体的な事項は、詳細な説明および図に含まれている。
【発明の効果】
【0011】
本明細書に係るゲート駆動回路及び表示装置は、複数の発光素子を含む画素回路の制御のための信号を提供することができる。
【0012】
ただし、本明細書で得られる効果は、上記で言及した効果に限定されず、言及していないまた他の効果は、以下の記載から本明細書が属する技術分野で通常の知識を有する者に明確に理解され得るだろう。
【図面の簡単な説明】
【0013】
【図1】本明細書の実施例による表示装置の例である。
【図2】本明細書の実施例による表示装置の機能ブロック図である。
【図3】本明細書の実施例による表示装置の画素回路の例を示す。
【図4】本明細書の実施例による表示装置のピクセルアレイの例を示す。ゲート駆動回路と画素回路を連結する例を示す。
【図5】本明細書の実施例による表示装置の画素回路の例を示す。
【図6】本明細書の実施例による表示装置の画素回路の例を示す。
【図7】本明細書の実施例による表示装置に含まれるレンズ配置の例を示す。
【図10】本明細書の実施例による表示装置のゲート駆動回路の概念図である。
【図11】本明細書の実施例による表示装置のゲート駆動回路の概念図である。
【図12】本明細書の実施例による表示装置のゲート駆動回路の例を示す。
【図13】本明細書の実施例による表示装置のゲート駆動回路の例を示す。
【図14】本明細書の実施例による表示装置のゲート駆動回路の例を示す。
【図15】本明細書の実施例による表示装置のゲート駆動回路の例を示す。
【図16】本明細書の実施例による表示装置のゲート駆動回路の例を示す。
【図17】本明細書の実施例による表示装置の信号フローの例を示す。
【発明を実施するための形態】
【0014】
実施例で使用される用語は、本開示における機能を考慮しながら可能な限り現在広く使用されている一般的な用語を選択したが、これは当分野に従事している技術者の意図または判例、新しい技術の出現などによって変わり得る。また、特定の場合は、出願人が任意に選定した用語もあり、この場合、該当する説明部分に詳細にその意味を記載する。したがって、本開示で使用される用語は、単純な用語の名称ではなく、その用語が有する意味と本開示の全体にわたる内容に基づいて定義されなければならない。
【0015】
明細書全体において、ある部分がある構成要素を「含む」と言う場合、これは、特に反対の記載がない限り、他の構成要素を除外するものではなく、他の構成要素をさらに含み得ることを意味する。
【0016】
本明細書全体に記載の「ａ、ｂ、およびｃの中の少なくとも１つ」の表現は、「ａ単独」、「ｂ単独」、「ｃ単独」、「ａおよびｂ」、「ａおよびｃ」、「ｂおよびｃ」、または「ａ、ｂ、およびｃのすべて」を包括することができる。本明細書の利点および特徴、およびそれらを達成する方法は、添付の図と共に詳細に後述されている実施例を参照することによって明らかになるであろう。
【0017】
本明細書における実施例を説明するための図に開示された形状、面積、比率、角度、数などは例示的なものであり、本明細書の実施例が図に示された事項に限定されるものではない。また、実施例の説明において、関連する公知技術の具体的な説明が実施例の要旨を不必要に曖昧にし得ると判断される場合、その詳細な説明は省略する。
【0018】
本明細書で言及される「含む」、「有する」、「からなる」などが使用される場合、他の部分が追加され得る。構成要素を単数で表現した場合に特に明示的な記載事項がない限り複数を含む場合を含む。また、構成要素を解析する際に、別途の明示的記載がなくても誤差範囲を含むものと解釈する。
【0019】
位置関係の説明である場合、例えば、「～上に」、「～上部に」、「～下部に」、「～隣に」などで、２つの部分の位置関係を説明する場合、２つの部分の間に１つ以上の他の部分が配置され得る。素子または層が他の素子または層「上」と記載する場合、他の素子の直上または中間に他の層または他の素子を介在した場合のすべてを含む。
【0020】
さらに、第１、第２などの用語が様々な構成要素を説明するために使用されるが、これらの構成要素は、これらの用語によって限定されない。これらの用語は、単に１つの構成要素を他の構成要素と区別するために使用されるものである。したがって、以下で言及される第１構成要素は、本明細書の技術的思想内で第２構成要素であり得る。
【0021】
明細書に記載された各構成の面積、長さ、または厚さは、説明の便宜のために示されており、本明細書が示した構成の面積および厚さに必ずしも限定されるものではない。
【0022】
本明細書のいくつかの実施例のそれぞれの特徴は、部分的または全体的に互いに結合または組み合わせ可能であり、技術的に様々な連動および駆動が可能であり、各実施例は互いに独立して実施することもでき、関連して一緒に実施することもできる。
【0023】
そして、後述される用語は、本明細書の実施における機能を考慮し、定義された用語であり、これは使用者、運用者の意図、または慣習などによって変わり得る。したがって、その定義は、本明細書全体にわたる内容を基に決められなければならない。
【0024】
本明細書の画素回路を構成するトランジスタは、酸化物ＴＦＴ（Ｏｘｉｄｅ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；Ｏｘｉｄｅ ＴＦＴ）、アモルファスシリコンＴＦＴ（ａ－Ｓｉ ＴＦＴ）、低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ；ＬＴＰＳ）ＴＦＴの中少なくとも１つ以上を含むことができる。
【0025】
以下の実施例は、有機発光表示装置を中心に説明する。しかし、本発明の実施例は有機発光表示装置に限定されず、無機発光物質を含む無機発光表示装置に適用することもできる。例えば、本発明の実施例は、量子ドット（Ｑｕａｎｔｕｍ Ｄｏｔ）表示装置にも適用することができる。
【0026】
「第１」、「第２」、「第３」などの表現は、実施例別に構成を区別するために使用する用語であり、これらの用語に実施例が限定されるものではない。したがって、同じ用語であっても実施例によって異なる構成を指すことができることを明らかにしておく。
【0027】
以下では、図を参照して本明細書の実施例を説明する。
【0028】
図１は、本明細書の一実施例による表示装置の例である。
【0029】
表示装置１００は、運送手段の少なくとも一部に配置され少なくとも１つのコンテンツを提供することができる。例えば、表示装置１００は、車両のダッシュボード（ｄａｓｈ ｂｏａｒｄ）の少なくとも一部に配置することができる。車両のダッシュボードは、車両の前座席（例：運転席、助手席）の前面に配置される構成を含む。例えば、車両のダッシュボードは、車両内部の様々な機能（例：エアコン、オーディオシステム、ナビゲーションシステム）を操作するための入力構成を配置することができる。
【0030】
実施例では、表示装置１００は、車両のダッシュボードに配置され、車両の前記様々な機能の少なくとも一部を操作する入力部として動作することができる。表示装置１００は、車両に関する各種情報、例えば車両の走行情報（例：車両の現在速度、残留燃料量、走行距離）、車両の部品に関する情報（例：車両タイヤの損傷度）などを提供することができる。
【0031】
実施例では、表示装置１００は、車両の前座席に配置された運転席と助手席を横切るように配置することができる。表示装置１００の使用者は、車両の運転者と助手席に搭乗した同乗者を含むことができる。車両の運転者と同乗者の両方が表示装置１００を利用することができる。
【0032】
実施例では、図１に示す表示装置１００は、一部のみを示したものであり得る。図１に示す表示装置１００は、表示装置１００に含まれる様々な構成のうち、表示パネルを示したものであり得る。具体的には、例えば、図１に示す表示装置１００は、表示パネルの表示領域と非表示領域の少なくとも一部を示すものであり得る。表示装置１００の構成のうち、図１に示した部分以外の構成は、車両の内部（または少なくとも一部）に実装することができる。
【0033】
図２は、本明細書の実施例による表示装置の機能ブロック図である。
【0034】
本明細書の一実施例による表示装置は、電界発光表示装置（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔ Ｄｉｓｐｌａｙ）を適用することができる。電界発光表示装置としては、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）表示装置、量子ドット発光ダイオード（Ｑｕａｎｔｕｍ－ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）表示装置、または無機発光ダイオード（Ｉｎｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）表示装置を用いることができる。
【0035】
図２を参照すると、表示装置は、表示パネル（ＤＰ）、データドライバ（ＤＤ）、ゲートドライバ（ＧＤ）、タイミングコントローラ（ＴＣ）及び電源ユニット（ＰＵ）を含むことができる。
【0036】
実施例では、表示パネル（ＤＰ）は、使用者に提供されるイメージを生成することができる。例えば、表示パネル（ＤＰ）は、画素回路が配置された画素領域（ＰＡ）を介して使用者に提供されるイメージを生成して表示することができる。
【0037】
データドライバ（ＤＤ）、ゲートドライバ（ＧＤ）、タイミングコントローラ（ＴＣ）および電源ユニット（ＰＵ）は、信号配線を介して各画素領域（ＰＡ）の動作のための信号を提供することができる。信号配線は、例えば、図２に示すデータライン（ＤＬ）、ゲートライン（ＧＬ）、および電源電圧供給ライン（ＰＬ）を含むことができる。
【0038】
一例として、データドライバ（ＤＤ）は、データライン（ＤＬ）を介して各画素領域（ＰＡ）にデータ信号を印加し、ゲートドライバ（ＧＤ）は、ゲートライン（ＧＬ）を介して各画素領域（ＰＡ）にデータ信号を印加し、電源ユニット（ＰＵ）は、電源電圧供給ライン（ＰＬ）を介して各画素領域（ＰＡ）に電源電圧を供給することができる。
【0039】
タイミングコントローラ（ＴＣ）は、データドライバ（ＤＤ）及びゲートドライバ（ＧＤ）を制御することができる。例えば、タイミングコントローラ（ＴＣ）は、外部から入力するデジタルビデオデータを表示パネル（ＤＰ）の解像度に合わせて再整列してデータドライバ（ＤＤ）に供給することができる。
【0040】
データドライバ（ＤＤ）は、データ制御信号に基づいてタイミングコントローラ（ＴＣ）から入力するデジタルビデオデータをアナログデータ電圧に変換して複数のデータラインに供給することができる。
【0041】
ゲートドライバ（ＧＤ）は、ゲート制御信号に基づいてスキャン信号と発光信号（または発光制御信号）を生成することができる。ゲートドライバ（ＧＤ）は、スキャン駆動部と発光信号駆動部を含むことができる。前記スキャン駆動部またはスキャン出力部は、画素の行ごとに連結した少なくとも１つ以上のスキャンラインを駆動するために行順方式でスキャン信号を生成してスキャンラインに供給することができる。前記発光信号駆動部は、画素の行ごとに連結した少なくとも１つ以上の発光信号ラインを駆動するために行順方式で発光信号を生成して発光信号ラインに供給することができる。
【0042】
実施例によれば、ゲートドライバ（ＧＤ）は、ＧＩＰ（Ｇａｔｅ－ｄｒｉｖｅｒ Ｉｎ Ｐａｎｅｌ）方式によって表示パネル（ＤＰ）に配置することができる。例えば、ゲートドライバ（ＧＤ）は、複数個に区分して表示パネル（ＤＰ）の少なくとも２つの側面にそれぞれ配置することができる。
【0043】
表示パネル（ＤＰ）の表示領域（ＡＡ）は、複数の画素領域（または画素、または画素回路）（ＰＡ）を含むことができる。画素領域（ＰＡ）には、複数のデータライン（例：図３のデータライン（ＤＬ））と複数のゲートライン（例：図３のゲートライン（ＧＬ））が交差し、この交差領域ごとに配置されるサブピクセルを含むことができる。１つの画素領域（ＰＡ）に含まれるサブピクセルのそれぞれは、互いに異なる色を発光することができる。例えば、画素領域（ＰＡ）は、３つのサブピクセルを用いて青色、赤色および緑色を具現することができる。ただし、これに限定されものではなく、場合によっては、画素領域（ＰＡ）は、特定の色（例：白色または黄色）をさらに具現するためのサブピクセルをさらに含むことができる。
【0044】
画素領域（ＰＡ）において青色を具現する領域は、青色サブピクセル領域、赤色を具現する領域は、赤色サブピクセル領域、緑色を具現する領域は、緑色サブピクセル領域と呼ぶことができる。
【0045】
実施例では、画素領域（ＰＡ）は複数のサブピクセルを含むことができる。複数のサブピクセルのそれぞれは、互いに異なる視野角を提供する第１レンズ領域と第２レンズ領域とに区分することができる。例えば、画素領域（ＰＡ）は、光を第１範囲に提供して第１視野角を形成する第１レンズ領域と、光を第２範囲に提供して第２視野角を形成する第２レンズ領域とを含むことができる。第１範囲は、第２範囲よりも広い範囲に該当することができる。
【0046】
非表示領域（ＢＺ）は、表示領域（ＡＡ）の周囲に沿って配置することができる。非表示領域（ＢＺ）には、画素領域（ＰＡ）に配置された画素回路を駆動するための様々な構成要素を配置することができる。例えば、非表示領域（ＢＺ）には、ゲートドライバ（ＧＤ）の少なくとも一部を配置することができる。非表示領域（ＢＺ）をベゼル（ｂｅｚｅｌ）領域と呼ぶことができる。
【0047】
図３は、本明細書の一実施例による表示装置の画素回路の一例を示す。画素領域（ＰＡ）は、それぞれ異なる色を示す複数のサブピクセルと、複数のサブピクセルのそれぞれに対応する画素回路とを含むことができる。図３は、画素領域（ＰＡ）に配置された１つのサブピクセルに対する画素回路の一例を示す。
【0048】
図３を参照すると、画素回路は、複数のトランジスタ（ＤＴ、ＳＴ、ＥＴ１、ＥＴ２）、キャパシタ（Ｃｓｔ）、複数の発光素子３１０、３２０を含むことができる。
【0049】
駆動トランジスタ（ＤＴ）とキャパシタ（Ｃｓｔ）は、スイッチングトランジスタ（ＳＴ）と連結することができる。駆動トランジスタ（ＤＴ）の第１電極は、電源電圧供給ライン（ＰＬ）に連結することができる。
【0050】
スイッチングトランジスタ（ＳＴ）は、ゲートライン（ＧＬ）に連結してゲート信号の供給を受けることができる。スイッチングトランジスタ（ＳＴ）は、ゲート信号によってターンオンまたはターンオフすることができる。スイッチングトランジスタ（ＳＴ）の第１電極は、データライン（ＤＬ）に連結することができる。このような場合、スイッチングトランジスタ（ＳＴ）がターンオンすることによって、データ信号をスイッチングトランジスタ（ＳＴ）を介して駆動トランジスタ（ＤＴ）のゲート電極に供給することができる。
【0051】
キャパシタ（Ｃｓｔ）は、駆動トランジスタ（ＤＴ）のゲート電極と第２電極の間に配置することができる。キャパシタ（Ｃｓｔ）は、駆動トランジスタ（ＤＴ）のゲート電極に印加される信号、例えばデータ信号を１つまたは１つ以上のフレームの間、維持することができる。
【0052】
実施例によれば、駆動トランジスタ（ＤＴ）、スイッチングトランジスタ（ＳＴ）、及びキャパシタ（Ｃｓｔ）は、発光素子（例：第１発光素子３１０、第２発光素子３２０）の発光駆動のための構成要素として、駆動部分２０５と呼ぶことができる。しかし、これらの用語に限定されるものではない。
【0053】
第１発光素子３１０は、第１発光信号（ＥＭ１）によってターンオンまたはオフする第１トランジスタ（ＥＴ１）と連結することができる。第２発光素子３２０は、第２発光信号（ＥＭ２）によってターンオンまたはターンオフする第２トランジスタ（ＥＴ２）と連結することができる。第１トランジスタ（ＥＴ１）は、第１発光制御トランジスタと呼ぶことができる。第２トランジスタ（ＥＴ２）は、第２発光制御トランジスタと呼ぶことができる。
【0054】
このような場合、第１発光素子３１０または第２発光素子３２０は、モード（ｍｏｄｅ）に応じて画素回路の他の構成、例えば駆動トランジスタ（ＤＴ）と連結することができる。モードは、使用者の入力によって指定、または予め指定された条件を満たす場合に決定され得る。例えば、予め所定の第１条件を満たす場合、第１発光信号（ＥＭ１）が供給されることによって第１発光素子３１０が発光することができる。予め所定の第２条件を満たす場合、第２発光信号（ＥＭ２）が供給されることによって第２発光素子３２０が発光することができる。第１条件は、第１モードの駆動のために予め指定された条件を含むことができる。第２条件は、第２モードの駆動のために予め指定された条件を含むことができる。
【0055】
図３の複数のトランジスタ（ＤＴ、ＳＴ、ＥＴ１、ＥＴ２）は、アモルファスシリコン、多結晶シリコン、およびＩＧＺＯなどの酸化物半導体の中の少なくとも１つを含むことができる。トランジスタの第１電極または第２電極は、ソース電極またはドレイン電極であり得る。例えば、第１電極はソース電極であり、第２電極はドレイン電極であり得る。他の例として、第１電極はドレイン電極であり、第２電極はソース電極であり得る。
【0056】
図４は、本明細書の実施例による表示装置のピクセルアレイの例を示す。
【0057】
図４を参照すると、表示パネル（例：図２の表示パネル（ＤＰ））のピクセルアレイには、複数の水平ピクセルライン（Ｌ１、Ｌ２、Ｌ３、Ｌ４）を具備することができる。複数の水平ピクセルライン（Ｌ１、Ｌ２、Ｌ３、Ｌ４）の各々には、水平に隣接してゲートライン（例：スキャンライン４１０、第１発光信号ライン４２０、第２発光信号ライン４２５）に共通に連結する複数のピクセル（ＰＸＬ）を配置することができる。
【0058】
ここで、水平ピクセルライン（Ｌ１、Ｌ２、Ｌ３、Ｌ４）のそれぞれは、水平に隣接したピクセル（ＰＸＬ）によって具現される１本のラインに配置された複数のピクセル（ＰＸＬ）を意味することができる。ピクセルアレイは、高電位電源電圧（ＥＬＶＤＤ）をピクセル（ＰＸＬ）に供給する第１電源ライン４３０、基準電圧（Ｖｒｅｆ）をピクセル（ＰＸＬ）に供給する第２電源ライン４４０を含むことができる。また、ピクセル（ＰＸＬ）は、低電位電源電圧（ＥＬＶＳＳ、図５）に連結することができる。
【0059】
実施例において、ゲートラインは、スキャン信号（Ｓｃａｎ）が供給されるスキャンライン４１０、共通発光信号（ＥＭ０）が供給される共通発光信号ライン４１５、第１発光信号（ＥＭ１）が供給される第１発光信号ライン４２０、および第２発光信号（ＥＭ２）が供給される第２発光信号ライン４２５を含むことができる。
【0060】
ピクセル（ＰＸＬ）は、少なくとも１つの色を発光することができる。例えば、ピクセル（ＰＸＬ）は、赤色、緑色、青色、白色の中のいずれか一つを発光することができる。ピクセル（ＰＸＬ）は、１つの単位ピクセルを構成することができ、単位ピクセルで具現される色は、赤色、緑色、青色、白色の発光比率によって決定することができる。ピクセル（ＰＸＬ）のそれぞれには、データライン４５０、スキャンライン４１０、共通発光信号ライン４１５、第１発光信号ライン４２０、第２発光信号ライン４２５、第１電源ライン４３０、および第２電源ライン４４０を連結することができる。
【0061】
【0062】
図５を参照すると、画素回路５００は、１２個のトランジスタと１個のキャパシタを含むことができる。画素回路５００に含まれる１２個のトランジスタの少なくとも一部は、ｎ型トランジスタまたはｐ型トランジスタであり得る。ｐ型トランジスタの場合、各駆動信号のローレベル電圧（ｌｏｗ ｌｅｖｅｌ ｖｏｌｔａｇｅ）はＴＦＴをオンにする電圧を意味し、各駆動信号のハイレベル電圧（ｈｉｇｈ ｌｅｖｅｌ ｖｏｌｔａｇｅ）はＴＦＴをオフにする電圧を意味することができる。
【0063】
ここで、ローレベル電圧は、ハイレベル電圧より低い予め指定された電圧に対応し得る。例えば、ローレベル電圧は、－８Ｖ～－１２Ｖの範囲内に該当する電圧を含むことができ、ハイレベル電圧は、ローレベル電圧より高い予め指定された電圧に対応し得る。例えば、ハイレベル電圧は、６Ｖ～８Ｖの範囲内に該当する電圧を含むことができる。実施例によれば、ローレベル電圧は第１電圧と呼び、ハイレベル電圧は第２電圧と呼ぶことができる。このような場合、第１電圧は第２電圧より低い値であり得る。
【0064】
以下に説明するトランジスタの第１電極または第２電極は、ソース電極またはドレイン電極を意味することができる。ただし、第１電極と第２電極という用語は、各電極を区別するための用語であり、各電極に対応するものが何であるかを限定するものではない。また、各電極ごとに第１電極が同じ電極を指さないことがあり得る。例えば、第１トランジスタ（Ｔ１）の第１電極は、第１トランジスタ（Ｔ１）のソース電極を意味し、第６トランジスタ（Ｔ６）の第１電極は、第６トランジスタ（Ｔ６）のドレイン電極を意味することができる。
【0065】
駆動トランジスタ（ＤＴ）は、第１発光素子（ＥＤ１）に連結する第１トランジスタ（Ｔ１）、および第２発光素子（ＥＤ２）に連結する第２トランジスタ（Ｔ２）に連結することができる。例えば、駆動トランジスタ（ＤＴ）の第１電極は、第１トランジスタ（Ｔ１）および第２トランジスタ（Ｔ２）と連結することができる。第１トランジスタ（Ｔ１）は、第１トランジスタ（Ｔ１）のゲート電極が第１発光信号ライン４２０に連結することに基づいて、第１発光信号（ＥＭ１）によってオンまたはオフすることができる。第２トランジスタ（Ｔ２）は、第２トランジスタ（Ｔ２）のゲート電極が第２発光信号ライン４２５に連結することに基づいて、第２発光信号（ＥＭ２）によってオンまたはオフすることができる。ここで、第１発光信号ライン４２０は、第１発光信号（ＥＭ１）を提供するゲートラインに対応することができる。第２発光信号ライン４２５は、第２発光信号（ＥＭ２）を提供するゲートラインに対応することができる。
【0066】
図５の第１発光信号（ＥＭ１）は、画素回路５００がｎ番目の画素行に配置することに対応して、ｎ番目行に供給されるｎ番目第１発光信号（ＥＭ１（ｎ））に該当することができる。第２発光信号（ＥＭ２）は、画素回路５００がｎ番目の画素行に配置されることに対応して、ｎ番目に供給されるｎ番目の第２発光信号（ＥＭ２（ｎ））に対応することができる。
【0067】
駆動トランジスタ（ＤＴ）は、第１トランジスタ（Ｔ１）、第２トランジスタ（Ｔ２）、第３トランジスタ（Ｔ３）、第４トランジスタ（Ｔ４）、第６トランジスタ（Ｔ６）、第７トランジスタ（Ｔ７）及びキャパシタ（Ｃ１）の中の少なくとも一つに連結することができる。例えば、駆動トランジスタ（ＤＴ）の第１電極は、第１トランジスタ（Ｔ１）、第２トランジスタ（Ｔ２）、第３トランジスタ（Ｔ３）およびキャパシタ（Ｃ１）と連結することができる。駆動トランジスタ（ＤＴ）の第２電極は、第６トランジスタ（Ｔ６）及び第７トランジスタ（Ｔ７）と連結することができる。
【0068】
第１トランジスタ（Ｔ１）は、第１発光素子（ＥＤ１）、第２トランジスタ（Ｔ２）、第３トランジスタ（Ｔ３）、第５－１トランジスタ（Ｔ５１）、及び駆動トランジスタ（ＤＴ）の中の少なくとも１つと連結することができる。例えば、第１トランジスタ（Ｔ１）の第１電極は、駆動トランジスタ（ＤＴ）および第３トランジスタ（Ｔ３）と連結することができる。第１トランジスタ（Ｔ１）の第２電極は、第５－１トランジスタ（Ｔ５１）及び第１発光素子（ＥＤ１）と連結することができる。第１トランジスタ（Ｔ１）のゲート電極は、第１発光信号（ＥＭ１）を提供する第１発光信号ライン４２０と連結することができる。したがって、第１トランジスタ（Ｔ１）は、第１発光信号（ＥＭ１）の提供に基づいてオンまたはオフすることができる。第１トランジスタ（Ｔ１）がオンになると、駆動トランジスタ（ＤＴ）を介した電圧が第１発光素子（ＥＤ１）（例：第１発光素子（ＥＤ１）のアノード電極）に印加され得る。
【0069】
第２トランジスタ（Ｔ２）は、第２発光素子（ＥＤ２）、第１トランジスタ（Ｔ１）、第３トランジスタ（Ｔ３）、第５－２トランジスタ（Ｔ５２）、及び駆動トランジスタ（ＤＴ）の中の少なくとも一つと連結することができる。第２トランジスタ（Ｔ２）の第１電極は、駆動トランジスタ（ＤＴ）及び第３トランジスタ（Ｔ３）と連結することができる。第２トランジスタ（Ｔ２）の第２電極は、第２発光素子（ＥＤ２）及び第５－２トランジスタ（Ｔ５２）と連結することができる。第２トランジスタ（Ｔ２）のゲート電極は、第２発光信号（ＥＭ２）を提供する第２発光信号ライン４２５と連結することができる。これによって、第２トランジスタ（Ｔ２）は、第２発光信号（ＥＭ２）の提供に基づいてオンまたはオフすることができる。第２トランジスタ（Ｔ２）がオンになると、駆動トランジスタ（ＤＴ）を介した電圧が第２発光素子（ＥＤ２）（例：第２発光素子（ＥＤ２）のアノード電極）に印加され得る。
【0070】
ここで、第１発光素子（ＥＤ１）の上には、第１レンズを配置することができる。このような場合、第１発光素子（ＥＤ１）が配置された領域の視野角が第１値以上を有することができる。第２発光素子（ＥＤ２）の上には、第２レンズを配置することができる。このような場合、第２発光素子（ＥＤ２）が配置された領域の視野角が第１値未満を有することができる。第１発光素子（ＥＤ１）が配置された領域の視野角が、第２発光素子（ＥＤ２）が配置された領域の視野角よりも広いことがあり得る。例えば、第１発光素子（ＥＤ１）が配置された領域は、運転席と助手席に該当する範囲まで光を提供することができる。第２発光素子（ＥＤ２）が配置された領域は、運転席を除いて助手席に該当する範囲までのみ光を提供することができる。
【0071】
第３トランジスタ（Ｔ３）は、駆動トランジスタ（ＤＴ）、第１トランジスタ（Ｔ１）、第２トランジスタ（Ｔ２）、第４トランジスタ（Ｔ４）及びキャパシタ（Ｃ１）の中の少なくとも１つと連結することができる。例えば、第３トランジスタ（Ｔ３）の第１電極は、第４トランジスタ（Ｔ４）、キャパシタ（Ｃ１）及び駆動トランジスタ（ＤＴ）と連結することができる。第３トランジスタ（Ｔ３）の第２電極は、第１トランジスタ（Ｔ１）、第２トランジスタ（Ｔ２）及び駆動トランジスタ（ＤＴ）と連結することができる。第３トランジスタ（Ｔ３）のゲート電極は、図５の画素回路が配置された行、すなわちｎ番目の行でスキャン信号（Ｓｃａｎ）を供給するｎ番目のスキャンラインと連結することができる。これにより、第３トランジスタ（Ｔ３）は、ｎ番目のスキャン信号（Ｓｃａｎ（ｎ））の供給を受け、ｎ番目のスキャン信号（Ｓｃａｎ（ｎ））によってオンまたはオフすることができる。
【0072】
第４トランジスタ（Ｔ４）は、駆動トランジスタ（ＤＴ）、第３トランジスタ（Ｔ３）、第５－１トランジスタ（Ｔ５１）、第５－２トランジスタ（Ｔ５２）、及びキャパシタ（Ｃ１）の中の少なくとも１つと連結することができる。例えば、第４トランジスタ（Ｔ４）の第１電極は、第３トランジスタ（Ｔ３）、キャパシタ（Ｃ１）及び駆動トランジスタ（ＤＴ）と連結することができる。第４トランジスタ（Ｔ４）の第２電極は、第５－１トランジスタ（Ｔ５１）、第５－２トランジスタ（Ｔ５２）、及び初期化電圧（Ｖｉｎｉ）を供給する初期化電圧ライン５１２と連結することができる。第４トランジスタ（Ｔ４）のゲート電極は、ｎ－１番目の行でスキャン信号（Ｓｃａｎ）を供給するｎ－１番目のスキャンラインと連結することができる。第４トランジスタ（Ｔ４）は、ｎ－１番目のスキャン信号（Ｓｃａｎ（ｎ－１））の供給を受けることができ、ｎ－１番目のスキャン信号（Ｓｃａｎ（ｎ－１））によってオンまたはオフすることができる。
【0073】
第５－１トランジスタ（Ｔ５１）は、第１トランジスタ（Ｔ１）、第４トランジスタ（Ｔ４）及び第１発光素子（ＥＤ１）の中の少なくとも１つと連結することができる。例えば、第５－１トランジスタ（Ｔ５１）の第１電極は、第４トランジスタ（Ｔ４）と連結することができる。第５－１トランジスタ（Ｔ５１）の第２電極は、第１トランジスタ（Ｔ１）及び第１発光素子（ＥＤ１）と連結することができる。第５－１トランジスタ（Ｔ５１）のゲート電極は、ｎ番目のスキャンラインと連結することができる。これにより、第５－１トランジスタ（Ｔ５１）は、ｎ番目のスキャン信号（Ｓｃａｎ（ｎ））の供給を受けることができ、ｎ番目のスキャン信号（Ｓｃａｎ（ｎ））によってオンまたはオフすることができる。
【0074】
第５－２トランジスタ（Ｔ５２）は、第２トランジスタ（Ｔ２）、第４トランジスタ（Ｔ４）及び第２発光素子（ＥＤ２）の中の少なくとも１つと連結することができる。例えば、第５－２トランジスタ（Ｔ５２）の第１電極は、第４トランジスタ（Ｔ４）と連結することができる。第５－２トランジスタ（Ｔ５２）の第２電極は、第２トランジスタ（Ｔ２）及び第２発光素子（ＥＤ２）と連結することができる。第５－２トランジスタ（Ｔ５２）のゲート電極は、ｎ番目のスキャンラインと連結することができる。これにより、第５－２トランジスタ（Ｔ５２）は、ｎ番目のスキャン信号（Ｓｃａｎ（ｎ））の供給を受けることができ、ｎ番目のスキャン信号（Ｓｃａｎ（ｎ））によってオンまたはオフすることができる。
【0075】
第６トランジスタ（Ｔ６）は、第７トランジスタ（Ｔ７）、第８トランジスタ（Ｔ８）及び駆動トランジスタ（ＤＴ）の中の少なくとも１つと連結することができる。例えば、第６トランジスタ（Ｔ６）の第１電極は、第７トランジスタ（Ｔ７）及び駆動トランジスタ（ＤＴ）と連結することができる。第６トランジスタ（Ｔ６）の第２電極は、第８トランジスタ（Ｔ８）と連結することができる。また、第６トランジスタ（Ｔ６）の第２電極は、高電位電圧（ＥＬＶＤＤ）を供給する高電位電圧ライン５１７と連結することができる。第６トランジスタ（Ｔ６）のゲート電極は、共通発光信号ライン４１５と連結することができる。このような場合、第６トランジスタ（Ｔ６）は、共通発光信号（ＥＭ０）の供給を受けることができ、共通発光信号（ＥＭ０）によってオンまたはオフすることができる。図５の共通発光信号（ＥＭ０）は、画素回路５００がｎ番目の画素行に配置されることに対応して、ｎ番目の行に供給されるｎ番目の共通発光信号（ＥＭ０（ｎ））に対応することができる。
【0076】
実施例では、ｎ番目の共通発光信号（ＥＭ０（ｎ））の供給に基づいて第６トランジスタ（Ｔ６）がオンになると、高電位電圧（ＥＬＶＤＤ）が駆動トランジスタ（ＤＴ）の第２電極に印加され得る。
【0077】
第７トランジスタ（Ｔ７）は、第６トランジスタ（Ｔ６）及び駆動トランジスタ（ＤＴ）の中の少なくとも一つと連結することができる。例えば、第７トランジスタ（Ｔ７）の第１電極は、第６トランジスタ（Ｔ６）及び駆動トランジスタ（ＤＴ）と連結することができる。第７トランジスタ（Ｔ７）の第２電極は、データ電圧（Ｖｄａｔａ）を供給するデータライン５１５（例：図３のデータライン（ＤＬ））と連結することができる。第７トランジスタ（Ｔ７）のゲート電極は、ｎ番目のスキャンラインと連結することができる。これにより、第７トランジスタ（Ｔ７）は、ｎ番目のスキャン信号（Ｓｃａｎ（ｎ））の供給を受けることができ、ｎ番目のスキャン信号（Ｓｃａｎ（ｎ））によってオンまたはオフすることができる。
【0078】
実施例では、ｎ番目のスキャン信号（Ｓｃａｎ（ｎ））の供給に基づいて第７トランジスタ（Ｔ７）がオンになると、データ電圧（Ｖｄａｔａ）が駆動トランジスタ（ＤＴ）の第２電極に印加され得る。
【0079】
一実施例では、第８トランジスタ（Ｔ８）は、キャパシタ（Ｃ１）、第６トランジスタ（Ｔ６）、第９トランジスタ（Ｔ９）、および第１０トランジスタ（Ｔ１０）の中の少なくとも１つと連結することができる。例えば、第８トランジスタ（Ｔ８）の第１電極は、第６トランジスタ（Ｔ６）及び高電位電圧（ＥＬＶＤＤ）を供給する高電位電圧ライン５１７と連結することができる。第８トランジスタ（Ｔ８）の第２電極は、キャパシタ（Ｃ１）、第９トランジスタ（Ｔ９）及び第１０トランジスタ（Ｔ１０）と連結することができる。第８トランジスタ（Ｔ８）のゲート電極は、共通発光信号ライン４１５と連結することができる。このような場合、第８トランジスタ（Ｔ８）は、共通発光信号（ＥＭ０）の供給を受けることができ、共通発光信号（ＥＭ０）によってオンまたはオフすることができる。
【0080】
実施例では、第９トランジスタ（Ｔ９）は、第８トランジスタ（Ｔ８）、第１０トランジスタ（Ｔ１０）、およびキャパシタ（Ｃ１）の中の少なくとも１つと連結することができる。例えば、第９トランジスタ（Ｔ９）の第１電極は、第１０トランジスタ（Ｔ１０）と連結することができる。第９トランジスタ（Ｔ９）の第１電極は、基準電圧（Ｖｒｅｆ）を提供する基準電圧ライン５１１とさらと連結することができる。第９トランジスタ（Ｔ９）の第２電極は、キャパシタ（Ｃ１）、第８トランジスタ（Ｔ８）及び第１０トランジスタ（Ｔ１０）と連結することができる。第９トランジスタ（Ｔ９）のゲート電極は、ｎ番目のスキャンラインと連結することができる。これにより、第９トランジスタ（Ｔ９）は、ｎ番目のスキャン信号（Ｓｃａｎ（ｎ））の供給を受けることができ、ｎ番目のスキャン信号（Ｓｃａｎ（ｎ））によってオンまたはオフすることができる。
【0081】
実施例では、第１０トランジスタ（Ｔ１０）は、第８トランジスタ（Ｔ８）、第９トランジスタ（Ｔ９）、およびキャパシタ（Ｃ１）の中の少なくとも１つと連結することができる。例えば、第１０トランジスタ（Ｔ１０）の第１電極は、第９トランジスタ（Ｔ９）と連結することができる。第１０トランジスタ（Ｔ１０）の第１電極は、基準電圧（Ｖｒｅｆ）を提供する基準電圧ライン５１１とさらと連結することができる。第１０トランジスタ（Ｔ１０）の第２電極は、キャパシタ（Ｃ１）、第８トランジスタ（Ｔ８）、及び第９トランジスタ（Ｔ９）と連結することができる。第１０トランジスタ（Ｔ１０）は、第９トランジスタ（Ｔ９）と並列に連結することができる。第１０トランジスタ（Ｔ１０）のゲート電極は、ｎ－１番目のスキャンラインと連結することができる。第１０トランジスタ（Ｔ１０）は、ｎ－１番目のスキャン信号（Ｓｃａｎ（ｎ－１））の供給を受けることができ、ｎ－１番目のスキャン信号（Ｓｃａｎ（ｎ－１））によってオンまたはオフすることができる。
【0082】
図６は、図５とは異なる実施例による画素回路６００を示す。以下では、図５で説明した内容と重複する内容を省略することができる。図６の画素回路６００は、８つトランジスタと１つのキャパシタを含むことができる。画素回路６００に含まれる８つのトランジスタの中の少なくとも一部は、ｎ型トランジスタまたはｐ型トランジスタであり得る。
【0083】
駆動トランジスタ（ＤＴ）は、第１トランジスタ（Ｔ１）、第２トランジスタ（Ｔ２）、第３トランジスタ（Ｔ３）及びキャパシタ（Ｃ１）の中の少なくとも１つと連結することができる。駆動トランジスタ（ＤＴ）は、高電位電圧ライン５１７とさらと連結することができる。例えば、駆動トランジスタ（ＤＴ）の第１電極は、高電位電圧ライン５１７と連結することができる。駆動トランジスタ（ＤＴ）の第２電極は、第１トランジスタ（Ｔ１）、第２トランジスタ（Ｔ２）、及び第３トランジスタ（Ｔ３）と連結することができる。駆動トランジスタ（ＤＴ）のゲート電極は、キャパシタ（Ｃ１）と連結することができる。
【0084】
第１トランジスタ（Ｔ１）は、第２トランジスタ（Ｔ２）、第３トランジスタ（Ｔ３）、第４－１トランジスタ（Ｔ４１）、第１発光素子（ＥＤ１）及び駆動トランジスタ（ＤＴ）の中の少なくとも一つと連結することができる。例えば、第１トランジスタ（Ｔ１）の第１電極は、第２トランジスタ（Ｔ２）、第３トランジスタ（Ｔ３）及び駆動トランジスタ（ＤＴ）と連結することができる。第１トランジスタ（Ｔ１）の第２電極は、第４－１トランジスタ（Ｔ４１）及び第１発光素子（ＥＤ１）と連結することができる。第１トランジスタ（Ｔ１）のゲート電極は、第１発光信号ライン４２０と連結することに基づいて第１発光信号（ＥＭ１）によってオンまたはオフすることができる。
【0085】
第２トランジスタ（Ｔ２）は、第１トランジスタ（Ｔ１）、第３トランジスタ（Ｔ３）、第４－２トランジスタ（Ｔ４２）、第２発光素子（ＥＤ２）及び駆動トランジスタ（ＤＴ）の中の少なくとも一つと連結することができる。例えば、第２トランジスタ（Ｔ２）の第１電極は、第１トランジスタ（Ｔ１）、第３トランジスタ（Ｔ３）及び駆動トランジスタ（ＤＴ）と連結することができる。第２トランジスタ（Ｔ２）の第２電極は、第４－２トランジスタ（Ｔ４２）及び第２発光素子（ＥＤ２）と連結することができる。第２トランジスタ（Ｔ２）のゲート電極は、第２発光信号ライン４２５と連結することに基づいて第２発光信号（ＥＭ２）によってオンまたはオフすることができる。
【0086】
第３トランジスタ（Ｔ３）は、キャパシタ（Ｃ１）、駆動トランジスタ（ＤＴ）、第１トランジスタ（Ｔ１）、第２トランジスタ（Ｔ２）、第４－１トランジスタ（Ｔ４１）、及び第４－２トランジスタ（Ｔ４２）の中の少なくとも一つと連結することができる。例えば、第３トランジスタ（Ｔ３）の第１電極は、キャパシタ（Ｃ１）および駆動トランジスタ（ＤＴ）と連結することができる。第３トランジスタ（Ｔ３）の第２電極は、駆動トランジスタ（ＤＴ）、第１トランジスタ（Ｔ１）、及び第２トランジスタ（Ｔ２）と連結することができる。第３トランジスタ（Ｔ３）のゲート電極は、ｎ－１番目の行でスキャン信号（Ｓｃａｎ）を供給するｎ－１番目のスキャンラインと連結することができる。これにより、第３トランジスタ（Ｔ３）は、ｎ－１番目のスキャン信号（Ｓｃａｎ（ｎ－１））の供給を受けることができ、ｎ－１番目のスキャン信号（Ｓｃａｎ（ｎ－１））によってオンまたはオフすることができる。
【0087】
第４－１トランジスタ（Ｔ４１）は、第１トランジスタ（Ｔ１）、及び第１発光素子（ＥＤ１）の中の少なくとも１つと連結することができる。例えば、第４－１トランジスタ（Ｔ４１）の第１電極は、第５トランジスタ（Ｔ５）と連結することができる。第４－１トランジスタ（Ｔ４１）の第２電極は、第１トランジスタ（Ｔ１）及び第１発光素子（ＥＤ１）と連結することができる。第４－１トランジスタ（Ｔ４１）のゲート電極は、ｎ－１番目のスキャンラインと連結することができる。これにより、第４－１トランジスタ（Ｔ４１）は、ｎ－１番目のスキャン信号（Ｓｃａｎ（ｎ－１））の供給を受けることができ、ｎ－１番目のスキャン信号（Ｓｃａｎ（ｎ－１））によってオンまたはオフにすることができる。
【0088】
第４－２トランジスタ（Ｔ４２）は、第２トランジスタ（Ｔ２）、第５トランジスタ（Ｔ５）及び第２発光素子（ＥＤ２）の中の少なくとも１つと連結することができる。例えば、第４－２トランジスタ（Ｔ４２）の第１電極は、第５トランジスタ（Ｔ５）と連結することができる。第４－２トランジスタ（Ｔ４２）の第２電極は、第２トランジスタ（Ｔ２）及び第２発光素子（ＥＤ２）と連結することができる。第４－２トランジスタ（Ｔ４２）のゲート電極は、ｎ－１番目のスキャンラインと連結することができる。これにより、第４－２トランジスタ（Ｔ４２）は、ｎ－１番目のスキャン信号（Ｓｃａｎ（ｎ－１））の供給を受けることができ、ｎ－１番目のスキャン信号（Ｓｃａｎ（ｎ－１））によってオンまたはオフにすることができる。
【0089】
第５トランジスタ（Ｔ５）は、第４－１トランジスタ（Ｔ４１）、第４－２トランジスタ（Ｔ４２）、第６トランジスタ（Ｔ６）及びキャパシタ（Ｃ１）の中の少なくとも１つと連結することができる。例えば、第５トランジスタ（Ｔ５）の第１電極は、第６トランジスタ（Ｔ６）およびキャパシタ（Ｃ１）と連結することができる。第５トランジスタ（Ｔ５）の第２電極は、第４－１トランジスタ（Ｔ４１）及び第４－２トランジスタ（Ｔ４２）と連結することができる。第５トランジスタ（Ｔ５）の第２電極は、基準電圧（Ｖｒｅｆ）を提供する基準電圧ライン５１１とさらと連結することができる。第５トランジスタ（Ｔ５）のゲート電極は、共通発光信号（ＥＭ０）を供給する共通発光信号ライン４１５と連結することができる。これにより、第５トランジスタ（Ｔ５）は、共通発光信号（ＥＭ０）の供給を受けることができ、共通発光信号（ＥＭ０）によってオンまたはオフすることができる。
【0090】
第６トランジスタ（Ｔ６）は、第５トランジスタ（Ｔ５）およびキャパシタ（Ｃ１）の中の少なくとも一つと連結することができる。例えば、第６トランジスタ（Ｔ６）の第１電極は、第５トランジスタ（Ｔ５）およびキャパシタ（Ｃ１）と連結することができる。第６トランジスタ（Ｔ６）の第２電極は、データ電圧（Ｖｄａｔａ）を供給するデータライン５１５（例：図３のデータライン（ＤＬ））と連結することができる。第６トランジスタ（Ｔ６）のゲート電極は、ｎ番目の行でスキャン信号（Ｓｃａｎ）を供給するｎ番目のスキャンラインと連結することができる。これにより、第６トランジスタ（Ｔ６）は、ｎ番目のスキャン信号（Ｓｃａｎ（ｎ））の供給を受けることができ、ｎ番目のスキャン信号（Ｓｃａｎ（ｎ））によってオンまたはオフすることができる。
【0091】
図５および図６は、トランジスタがｐ型で具現される例を示しているが、これに限定されるものではなく、実施例によって図５および／または図６に含まれるトランジスタの少なくとも一部は、ｎ型で具現することができる。
【0092】
図７は、本明細書の実施例による表示装置の一部の平面を示す。図７は、画素領域（ＰＡ）に３つのサブピクセルが配置された場合の画素領域（ＰＡ）の平面を示す。図８は、図７のＩ－Ｉ’線に沿って切断した断面を示し、図９は、図７のＩＩ－Ｉ’線に沿って切断した断面を示す。以下では、図７～９を一緒に見ていく。
【0093】
図７において、画素領域（ＰＡ）は、青色を具現する青色サブピクセル領域（ＢＰＡ）、赤色を具現する赤色サブピクセル領域（ＲＰＡ）、及び緑色を具現する緑色サブピクセル領域（ＧＰＡ）を含むことができる。実施例によれば、青色サブピクセル領域（ＢＰＡ）は第１サブピクセル、赤色サブピクセル領域（ＲＰＡ）は第２サブピクセル、そして緑色サブピクセル領域（ＧＰＡ）は第３サブピクセルに対応することができる。サブピクセルのそれぞれには、画素回路を対応させることができる。サブピクセルの各々に対応する画素回路を配置することができる。
【0094】
画素領域（ＰＡ）は、互いに異なる視野角を提供する第１レンズ領域（ＢＷＥ、ＲＷＥ、ＧＷＥ）および第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）を含むことができる。各画素領域（ＰＡ）の第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）は、該当する画素領域（ＰＡ）の第１レンズ領域（ＢＷＥ、ＲＷＥ、ＧＷＥ）と個別に動作することができる。例えば、各画素領域（ＰＡ）は、該当する画素領域（ＰＡ）の第１レンズ領域（ＢＷＥ、ＲＥＷ、ＧＷＥ）上に位置する第１発光素子３１０（例：図３の第１発光素子３１０）及び該当する画素領域（ＰＡ）の第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）上に位置する第２発光素子３２０（例：図３の第２発光素子３２０）を含むことができる。
【0095】
第１発光素子３１０は、特定の色を示す光を放出することができる。例えば、第１発光素子３１０は、基板１０上に順に積層された第１下部電極３１１、第１発光層３１２、及び第１上部電極３１３を含むことができる。基板１０は、絶縁性物質を含むことができる。基板１０は、透明な物質を含むことができる。例えば、基板１０は、ガラスまたはプラスチックを含むことができる。
【0096】
第１下部電極３１１は、導電性物質を含むことができる。第１下部電極３１１は、高い反射率を有する物質を含むことができる。例えば、第１下部電極３１１は、アルミニウム（Ａｌ）および銀（Ａｇ）などの金属を含むことができる。第１下部電極３１１は、多重層構造を有することができる。例えば、第１下部電極３１１は、ＩＴＯまたはＩＺＯなどの透明な導電性物質からなる透明電極間に金属からなる反射電極が位置する構造を有することができる。
【0097】
第１発光層３１２は、第１下部電極３１１と第１上部電極３１３の間の電圧差に対応する輝度の光を生成することができる。例えば、第１発光層３１２は、発光物質を含む発光物質層（Ｅｍｉｓｓｉｏｎ Ｍａｔｅｒｉａｌ Ｌａｙｅｒ；ＥＭＬ）を含むことができる。発光物質は、有機物質、無機物質、またはハイブリッド物質を含むことができる。
【0098】
第１発光層３１２は、多重層構造を有することができる。例えば、第１発光層３１２は、正孔注入層（Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ； ＨＩＬ）、正孔輸送層（Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ； ＨＴＬ）、電子輸送層（Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ； ＥＴＬ）電子注入層（Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ； ＥＩＬ）の中の少なくとも１つをさらに含むことができる。
【0099】
第１上部電極３１３は、導電性物質を含むことができる。第１上部電極３１３は、第１下部電極３１１とは異なる物質を含むことができる。第１上部電極３１３の透過率は、第１下部電極３１１の透過率より高くてもよい。例えば、第１上部電極３１３は、ＩＴＯおよびＩＺＯなどの透明な導電性物質からなる透明電極であり得る。これによって、本明細書の実施例による表示装置では、第１発光層３１２によって生成された光を第１上部電極３１３を介して放出することができる。
【0100】
第２発光素子３２０は、第１発光素子３１０と同じ色を具現することができる。第２発光素子３２０は、第１発光素子３１０と同じ構造を有することができる。例えば、第２発光素子３２０は、基板１０上に順に積層された第２下部電極３２１、第２発光層３２２、及び第２上部電極３２３を含むことができる。
【0101】
第２下部電極３２１は第１下部電極３１１に対応し、第２発光層３２２は第１発光層３１２に対応し、第２上部電極３２３は第１上部電極３１３に対応することができる。例えば、第２下部電極３２１は、第１下部電極３１１と同じ構造で第２発光素子３２０に対して形成することができ、これは、第２発光層３２２と第２上部電極３２３についても同じである。すなわち、第１発光素子３１０と第２発光素子３２０は、同じ構造を有するように形成することができる。ただし、これに限定されるものではなく、場合によっては、第１発光素子３１０と第２発光素子３２０の少なくとも一部の構成は、異なって形成することもできる。
【0102】
実施例では、第２発光層３２２は、第１発光層３１２と離隔することができる。これにより、本明細書の実施例による表示装置では、リーク電流（ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）による発光を防止することができる。また、本明細書の実施例による表示装置では、使用者の選択または予め指定された条件に応じて、第１発光層３１２および第２発光層３２２の中の一方でのみ光を生成することができる。
【0103】
実施例では、画素領域（ＰＡ）の第１発光素子３１０及び第２発光素子３２０は、該当する画素領域（ＰＡ）の駆動部分（例：図３の駆動部分２０５）上に位置することができる。例えば、基板１０上には、少なくとも１つの絶縁膜（例：素子バッファ膜１１０、ゲート絶縁膜１２０、層間絶縁膜１３０、下部保護膜１４０、オーバーコート層１５０）が位置し、各画素領域（ＰＡ）の第１発光素子３１０および第２発光素子３２０は、絶縁膜の中の一方の上に配置することができる。これによって、本明細書の一実施例による表示装置では、各画素領域（ＰＡ）の第１発光素子３１０および第２発光素子３２０は、該当する画素領域（ＰＡ）の駆動部分２０５と不必要に連結することを防止することができる。
【0104】
実施例では、基板１０上には、素子バッファ膜１１０、ゲート絶縁膜１２０、層間絶縁膜１３０、下部保護膜１４０及びオーバーコート層１５０を積層することができる。素子バッファ膜１１０は、絶縁性物質を含むことができる。例えば、素子バッファ膜１１０は、酸化シリコン（ＳｉＯ）および窒化シリコン（ＳｉＮ）などの無機絶縁物質を含むことができる。素子バッファ膜１１０は、多重層構造を有することができる。例えば、素子バッファ膜１１０は、窒化シリコン（ＳｉＮ）からなる膜と酸化シリコン（ＳｉＯ）からなる膜の積層構造を有することができる。
【0105】
実施例では、素子バッファ膜１１０は、素子基板１０と各画素領域（ＰＡ）の駆動部分２０５との間に位置することができる。素子バッファ膜１１０は、駆動部分２０５の形成工程において基板１０による汚染を防止することができる。例えば、各画素領域（ＰＡ）の駆動部分２０５に向いた基板１０の上部面は、素子バッファ膜１１０で覆われ得る。各画素領域（ＰＡ）の駆動部分２０５は、素子バッファ膜１１０上に位置することができる。
【0106】
実施例では、ゲート絶縁膜１２０は、絶縁物質を含むことができる。例えば、ゲート絶縁膜１２０は、酸化シリコン（ＳｉＯ）および窒化シリコン（ＳｉＮ）などの無機絶縁物質を含むことができる。ゲート絶縁膜１２０は、高い誘電率を有する物質を含むことができる。例えば、ゲート絶縁膜１２０は、酸化ハフニウム（ＨｆＯ）などのＨｉｇｈ－Ｋ物質を含むことができる。ゲート絶縁膜１２０は、多重層構造を有することができる。
【0107】
ゲート絶縁膜１２０は、素子バッファ膜１１０上に位置することができる。ゲート絶縁膜１２０は、トランジスタの半導体パターンとゲート電極との間に延長することができる。例えば、駆動トランジスタ（ＤＴ）及びスイッチングトランジスタ（ＳＴ）のゲート電極は、ゲート絶縁膜１２０によって駆動トランジスタ（ＤＴ）及びスイッチングトランジスタ（ＳＴ）の半導体パターンと絶縁され得る。ゲート絶縁膜１２０は、各画素領域（ＰＡ）の第１半導体パターン及び第２半導体パターンを覆うことができる。駆動トランジスタ（ＤＴ）及びスイッチングトランジスタ（ＳＴ）のゲート電極は、ゲート絶縁膜１２０上に位置することができる。
【0108】
層間絶縁膜１３０は、絶縁性物質を含むことができる。例えば、層間絶縁膜１３０は、酸化シリコン（ＳｉＯ）および窒化シリコン（ＳｉＮ）などの無機絶縁物質を含むことができる。層間絶縁膜１３０は、ゲート絶縁膜１２０上に位置することができる。層間絶縁膜１３０は、駆動トランジスタ（ＤＴ）及びスイッチングトランジスタ（ＳＴ）のそれぞれのゲート電極とソース電極との間、及びゲート電極とドレイン電極の間に延長することができる。例えば、駆動トランジスタ（ＤＴ）およびスイッチングトランジスタ（ＳＴ）のそれぞれのソース電極およびドレイン電極は、層間絶縁膜１３０によってゲート電極と絶縁され得る。層間絶縁膜１３０は、駆動トランジスタ（ＤＴ）およびスイッチングトランジスタ（ＳＴ）のそれぞれのゲート電極を覆うことができる。各画素領域（ＰＡ）のソース電極及びドレイン電極は、層間絶縁膜１３０上に位置することができる。ゲート絶縁膜１２０及び層間絶縁膜１３０は、各画素領域（ＰＡ）内に位置する各半導体パターンのソース領域及びドレイン領域を露出することができる。
【0109】
実施例では、下部保護膜１４０は、絶縁物質を含むことができる。例えば、下部保護膜１４０は、酸化シリコン（ＳｉＯ）および窒化シリコン（ＳｉＮ）などの無機絶縁物質を含むことができる。下部保護膜１４０は、層間絶縁膜１３０上に位置することができる。下部保護膜１４０は、外部の水分および衝撃による駆動部分２０５の損傷を防止することができる。下部保護膜１４０は、基板１０と対向する駆動トランジスタ（ＤＴ）及びスイッチングトランジスタ（ＳＴ）の表面に沿って延長することができる。下部保護膜１４０は、各画素領域（ＰＡ）内に位置する駆動部分２０５の外側で層間絶縁膜１３０と接触することができる。
【0110】
オーバーコート層１５０は、絶縁物質を含むことができる。オーバーコート層１５０は、下部保護膜１４０とは異なる物質を含むことができる。例えば、オーバーコート層１５０は、有機絶縁物質を含むことができる。オーバーコート層１５０は、下部保護膜１４０上に位置することができる。オーバーコート層１５０は、各画素領域（ＰＡ）の駆動部分２０５による段差を除去することができる。例えば、素子基板１０と対向するオーバーコート層１５０の上面は、平らな平面（ｆｌａｔ ｓｕｒｆａｃｅ）であり得る。
【0111】
実施例では、第１トランジスタ（ＥＴ１）は、駆動トランジスタ（ＤＴ）のドレイン電極と第１発光素子３１０の第１下部電極３１１との間に電気的に接続することができる。第２トランジスタ（ＥＴ２）は、駆動トランジスタ（ＤＴ）のドレイン電極と第２発光素子３２０の第２下部電極３２１との間に電気的に接続することができる。
【0112】
第１トランジスタ（ＥＴ１）は、第１発光半導体パターン２１１、第１発光ゲート電極２１３、第１発光ソース電極２１５、及び第１発光ドレイン電極２１７を含むことができる。第１トランジスタ（ＥＴ１）は、スイッチングトランジスタ（ＳＴ）及び駆動トランジスタ（ＤＴ）と同じ構造を有することができる。例えば、第１発光半導体パターン２１１は、素子バッファ膜１１０とゲート絶縁膜１２０の間に位置し、第１発光ゲート電極２１３は、ゲート絶縁膜１２０と層間絶縁膜１３０の間に位置することができる。第１発光ソース電極２１５及び第１発光ドレイン電極２１７は、層間絶縁膜１３０と下部保護膜１４０の間に位置することができる。第１発光ゲート電極２１３は、第１発光半導体パターン２１１のチャネル領域と重畳することができる。第１発光ソース電極２１５は、第１発光半導体パターン２１１のソース領域と電気的に接続することができる。第１発光ドレイン電極２１７は、第１発光半導体パターン２１１のドレイン領域と電気的に接続することができる。
【0113】
実施例では、第２トランジスタ（ＥＴ２）は、第２発光半導体パターン２２１、第２発光ゲート電極２２３、第２発光ソース電極２２５、及び第２発光ドレイン電極２２７を含むことができる。例えば、第２発光半導体パターン２２１は、第１発光半導体パターン２１１と同じ層上に位置し、第２発光ゲート電極２２３は、第１発光ゲート電極２１３と同じ層上に位置し、第２発光ソース電極２２５および第２発光ドレイン電極２２７は、第１発光ソース電極２１５および第１発光ドレイン電極２１７と同じ層上に位置することができる。
【0114】
実施例では、第１トランジスタ（ＥＴ１）は、スイッチングトランジスタ（ＳＴ）および駆動トランジスタ（ＤＴ）と同時に形成することができる。第１トランジスタ（ＥＴ１）は、第２トランジスタ（ＥＴ２）と同時に形成することができる。
【0115】
各画素領域（ＰＡ）の第１発光素子３１０及び第２発光素子３２０は、該当する画素領域（ＰＡ）のオーバーコート層１５０上に位置することができる。例えば、第１発光素子３１０の第１下部電極３１１は、下部保護膜１４０及びオーバーコート層１５０を貫通して第１トランジスタ（ＥＴ１）の第１発光ドレイン電極２１７と電気的に接続し、第２発光素子３２０の第２下部電極３２１は、下部保護膜１４０及びオーバーコート層１５０を貫通して第２トランジスタ（ＥＴ２）の第２発光ドレイン電極２２７と電気的に接続することができる。
【0116】
各画素領域（ＰＡ）の第２下部電極３２１は、該当する画素領域（ＰＡ）の第１下部電極３１１と離隔し得る。例えば、各画素領域（ＰＡ）の第１下部電極３１１と第２下部電極３２１との間には、バンク絶縁膜１６０が位置することができる。バンク絶縁膜１６０は、絶縁性物質を含むことができる。例えば、バンク絶縁膜１６０は、有機絶縁物質を含むことができる。バンク絶縁膜１６０は、オーバーコート層１５０とは異なる物質を含むことができる。
【0117】
各画素領域（ＰＡ）の第２下部電極３２１は、バンク絶縁膜１６０によって該当する画素領域（ＰＡ）の第１下部電極３１１と絶縁され得る。例えば、バンク絶縁膜１６０は、各画素領域（ＰＡ）内に位置する第１下部電極３１１の端部及び第２下部電極３２１の端部を覆うことができる。これにより、表示装置では、第１発光素子３１０が位置する各画素領域（ＰＡ）の第１レンズ領域（ＢＷＥ、ＲＷＥ、ＧＷＥ）によるイメージまたは第２発光素子３２０が位置する各画素領域（ＰＡ）の第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）によるイメージを使用者に提供することができる。
【0118】
各画素領域（ＰＡ）内に位置する第１発光素子３１０の第１発光層３１２及び第１上部電極３１３は、バンク絶縁膜１６０によって露出した該当第１下部電極３１１の一部領域上に積層することができる。各画素領域（ＰＡ）内に位置する第２発光素子３２０の第２発光層３２２及び第２上部電極３２３は、バンク絶縁膜１６０によって露出した該当第２下部電極３２１の一部領域上に積層することができる。例えば、バンク絶縁膜１６０は、各画素領域（ＰＡ）内に第１発光素子３１０による光が放出される第１発光領域（ＢＥ１、ＲＥ１、ＧＥ１）及び第２発光素子３２０による光が放出される第２発光領域（ＢＥ２、ＲＥ２、ＧＥ２）を区別することができる。各画素領域（ＰＡ）内で区分された第２発光領域（ＢＥ２、ＲＥ２、ＧＥ２）の大きさは、第１発光領域（ＢＥ１、ＲＥ１、ＧＥ１）の大きさより小さくてもよい。
【0119】
各画素領域（ＰＡ）の第２上部電極３２３は、該当する画素領域（ＰＡ）の第１上部電極３１３と電気的に接続することができる。例えば、各画素領域（ＰＡ）内に位置する第２発光素子３２０の第２上部電極３２３に印加される電圧は、該当画素領域（ＰＡ）内に位置する第１発光素子３１０の第１上部電極３１３に印加される電圧と同じであり得る。各画素領域（ＰＡ）の第２上部電極３２３は、該当画素領域（ＰＡ）の第１上部電極３１３と同じ物質を含むことができる。例えば、各画素領域（ＰＡ）の第２上部電極３２３は、該当画素領域（ＰＡ）の第１上部電極３１３と同時に形成することができる。各画素領域（ＰＡ）の第２上部電極３２３は、バンク絶縁膜１６０上に延長されて該当画素領域（ＰＡ）の第１上部電極３１３と直接に接触することができる。各画素領域（ＰＡ）内に位置する第１レンズ領域（ＢＷＥ、ＲＷＥ、ＧＷＥ）の輝度および第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）の輝度は、該当画素領域（ＰＡ）で生成された駆動電流によって制御することができる。
【0120】
各画素領域（ＰＡ）の第１発光素子３１０及び第２発光素子３２０上には、封止部材８００が位置することができる。封止部材８００は、外部の水分よび衝撃による発光素子３１０、３２０の損傷を防止することができる。封止部材８００は、多重層構造を有することができる。例えば、封止部材８００は、順に積層された第１封止層８１０、第２封止層８２０、および第３封止層８３０を含むことができる。第１封止層８１０、第２封止層８２０、および第３封止層８３０は、絶縁物質を含むことができる。第２封止層８２０は、第１封止層８１０および第３封止層８３０とは異なる物質を含むことができる。例えば、第１封止層８１０および第３封止層８３０は、無機絶縁物質を含む無機封止層であり、第２封止層８２０は、有機絶縁物質を含む有機封止層を含むことができる。これにより、表示装置の発光素子３１０、３２０は、外部の水分および衝撃による損傷をより効果的に防止することができる。
【0121】
各画素領域（ＰＡ）の封止部材８００上には、第１レンズ５１０及び第２レンズ５２０が位置することができる。
【0122】
第１レンズ５１０は、各画素領域（ＰＡ）の第１レンズ領域（ＢＷＥ、ＲＷＥ、ＧＷＥ）上に位置することができる。例えば、各画素領域（ＰＡ）の第１発光素子３１０によって生成された光は、該当画素領域（ＰＡ）の第１レンズ５１０を介して放出され得る。第１レンズ５１０は、少なくとも一側方向の光が制限され得ない形状を有することができる。例えば、各画素領域（ＰＡ）内に位置する第１レンズ５１０の平面形状は、第１方向に延長するバー（ｂａｒ）形状を有することができる。
【0123】
このような場合、画素領域（ＰＡ）の第１レンズ領域（ＢＷＥ、ＲＷＥ、ＧＷＥ）から放出される光の進行方向は、第１方向に限定され得ない。例えば、画素領域（ＰＡ）の第１レンズ領域（ＢＷＥ、ＲＷＥ、ＧＷＥ）を介して提供されるコンテンツ（またはイメージ）は、使用者と第１方向に隣接する周囲の人々と共有することができる。第１レンズ領域（ＢＷＥ、ＲＷＥ、ＧＷＥ）を介してコンテンツを提供する場合は、第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）が提供する第２視野角範囲よりも広い第１視野角の範囲でコンテンツを提供するモード（ｍｏｄｅ）として第１モードと呼ぶことができる。
【0124】
第２レンズ５２０は、各画素領域（ＰＡ）の第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）上に位置することができる。画素領域（ＰＡ）の第２発光素子３２０によって生成された光は、該当する画素領域（ＰＡ）の第２レンズ５２０を介して放出され得る。第２レンズ５２０は、通過する光の進行方向を第１方向および／または第２方向に制限することができる。例えば、画素領域（ＰＡ）内に位置する第２レンズ５２０の平面形状は、円形形状を有することができる。この場合、画素領域（ＰＡ）の第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）から放出される光の進行方向を第１方向および第２方向に制限することができる。すなわち、画素領域（ＰＡ）の第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）によって提供されるコンテンツは、使用者周辺の人々と共有されなくてもよい。第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）を介してコンテンツを提供する場合は、第１レンズ領域（ＢＷＥ、ＲＷＥ、ＧＷＥ）が提供する第１視野角範囲より狭い第２視野角範囲でコンテンツを提供するモード（ｍｏｄｅ）として第２モードと呼ぶことができる。
【0125】
各画素領域（ＰＡ）の第１レンズ領域（ＢＷＥ、ＲＷＥ、ＧＷＥ）に含まれる第１発光領域（ＢＥ１、ＲＥ１、ＧＥ１）は、該当する画素領域（ＰＡ）の第１レンズ領域（ＢＷＥ、ＲＷＥ、ＧＷＥ）上に位置する第１レンズ５１０に対応する形状を有することができる。例えば、各画素領域（ＰＡ）の第１レンズ領域（ＢＷＥ、ＲＷＥ、ＧＷＥ）内に定義された第１発光領域（ＢＥ１、ＲＥ１、ＧＥ１）の平面形状は、第１方向に延びるバー（ｂａｒ）形状を有することができる。画素領域（ＰＡ）の第１レンズ領域（ＢＷＥ、ＲＷＥ、ＧＷＥ）上に位置する第１レンズ５１０は、該当画素領域（ＰＡ）の第１レンズ領域（ＢＷＥ、ＲＷＥ、ＧＷＥ）に含まれる第１発光領域（ＢＥ１、ＲＥ１、ＧＥ１）より大きい大きさを有することができる。これにより、画素領域（ＰＡ）の第１発光領域（ＢＥ１、ＲＥ１、ＧＥ１）から放出される光の効率を向上させることができる。
【0126】
各画素領域（ＰＡ）の第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）に含まれる第２発光領域（ＢＥ２、ＲＥ２、ＧＥ２）は、該当する画素領域（ＰＡ）の第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）上に位置した第２レンズ５２０に対応する形状を有することができる。例えば、画素領域（ＰＡ）の第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）に含まれる第２発光領域（ＢＥ２、ＲＥ２、ＧＥ２）の平面形状は、円形形状を有することができる。画素領域（ＰＡ）の第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）上に位置する第２レンズ５２０は、該当する画素領域（ＰＡ）の第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）内に含まれる第２発光領域（ＢＥ２、ＲＥ２、ＧＥ２）よりも大きい大きさを有することができる。例えば、各画素領域（ＰＡ）の第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）内に位置する第２発光領域（ＢＥ２、ＲＥ２、ＧＥ２）の平面形状は、該当する画素領域（ＰＡ）の第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）上に位置する第２レンズ５２０の平面形状と同心円であり得る。このような場合、画素領域（ＰＡ）の第２発光領域（ＢＥ２、ＲＥ２、ＧＥ２）から放出される光の効率を向上させることができる。
【0127】
実施例では、画素領域（ＰＡ）の第１レンズ領域（ＢＷＥ、ＲＷＥ、ＧＷＥ）は、１つの第１発光領域（ＢＥ１、ＲＥ１、ＧＥ１）を含むことができる。画素領域（ＰＡ）の第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）は、多数の第２発光領域（ＢＥ２、ＲＥ２、ＧＥ２）を含むことができる。
【0128】
実施例では、画素領域（ＰＡ）の第１レンズ領域（ＢＷＥ、ＲＷＥ、ＧＷＥ）上には、１つの第１レンズ５１０を配置することができる。画素領域（ＰＡ）の第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）上には、多数の第２レンズ５２０を配置することができる。
【0129】
一実施例では、画素領域（ＰＡ）の第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）内に含まれる第２発光領域（ＢＥ２、ＲＥ２、ＧＥ２）は、サブピクセル領域別に駆動することができる。１つのサブピクセル領域に含まれる第２発光領域（例：第２発光領域（ＢＥ２）、第２発光領域（ＲＥ２）、または第２発光領域（ＧＥ２））を同時に駆動することができる。
【0130】
実施例では、各画素領域（ＰＡ）の第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）上には、１つの第２下部電極３２１を配置することができる。第２発光領域（ＢＥ２、ＲＥ２、ＧＥ２）間において、バンク絶縁膜１６０は、第２下部電極３２１と第２発光層３２２の間に位置することができる。第２発光領域（ＢＥ２）間、第２発光領域（ＲＥ２）間、及び／又は第２発光領域（ＧＥ２）間においてバンク絶縁膜１６０は、第２下部電極３２１と第２発光層３２２の間に位置することができる。各第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）の第２発光領域（ＢＥ２、ＲＥ２、ＧＥ２）間で、第２発光層３２２は、バンク絶縁膜１６０によって第２下部電極３２１と離隔することができる。このような場合、第２発光領域（ＢＥ２、ＲＥ２、ＧＥ２）の発光効率を向上させることができる。
【0131】
実施例では、画素領域（ＰＡ）の第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）内に位置する第２発光領域（ＢＥ２、ＲＥ２、ＧＥ２）それぞれの面積を特定の値に指定することができる。例えば、第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）内に位置する第２発光領域（ＢＥ２、ＲＥ２、ＧＥ２）それぞれの面積は、互いに等しく具現することができる。画素領域（ＰＡ）の第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）内に位置する第２発光領域（ＢＥ２、ＲＥ２、ＧＥ２）の各面積は、隣接する画素領域（ＰＡ）の第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）内に含まれる第２発光領域（ＢＥ２、ＲＥ２、ＧＥ２）と同じ面積を有することができる。
【0132】
実施例では、サブピクセル領域（ＲＰＡ、ＧＰＡ、ＢＰＡ）ごとに第２発光領域の数が異なり得る。例えば、青色サブピクセル領域（ＢＰＡ）の第２レンズ領域（ＢＮＥ）内に定義された第２発光領域（ＢＥ２）の数は、赤色サブピクセル領域（ＲＰＡ）の第２レンズ領域（ＲＮＥ）内に定義された第２発光領域（ＲＥ２）の数よりも多くてもよい。赤色サブピクセル領域（ＲＰＡ）の第２レンズ領域（ＲＮＥ）内に定義された第２発光領域（ＲＥ２）の数は、緑色サブピクセル領域（ＧＰＡ）の第２レンズ領域（ＧＮＥ）内に定義された第２発光領域（ＧＥ２）の数より多くてもよい。このような場合、画素領域（ＰＡ）の第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）上に位置する第２発光素子３２０の効率偏差を、各画素領域（ＰＡ）の第２レンズ領域（ＢＮＥ、ＲＮＥ、ＧＮＥ）内に定義された第２発光領域（ＢＥ２、ＲＥ２、ＧＥ２）の数によって補完することができる。
【0133】
実施例では、サブピクセル領域（ＲＰＡ、ＧＰＡ、ＢＰＡ）ごとに第１発光領域（ＢＥ１、ＲＥ１、ＧＥ１）の大きさが互いに異なっていてもよい。例えば、青色サブピクセル領域（ＢＰＡ）の第１発光領域（ＢＥ１）は、赤色サブピクセル領域（ＲＰＡ）の第１発光領域（ＲＥ１）と異なる大きさを有することができ、緑色サブピクセル領域（ＧＰＡ）第１発光領域（ＧＥ１）とは異なる大きさを有することができる。青色サブピクセル領域（ＢＰＡ）の第１発光領域（ＢＥ１）の大きさは、赤色サブピクセル領域（ＲＰＡ）の第１発光領域（ＲＥ１）の大きさより大きくてもよい。赤色サブピクセル領域（ＲＰＡ）の第１発光領域（ＲＥ１）の大きさは、緑色サブピクセル領域（ＧＰＡ）の第１発光領域（ＧＥ１）の大きさより大きくてもよい。これによって、本明細書の実施例に係る表示装置では、各画素領域（ＰＡ）の第１レンズ領域（ＢＷＥ、ＲＷＥ、ＧＷＥ）上に位置する第１発光素子３１０の効率偏差を、各画素領域（ＰＡ）の第１レンズ領域（ＢＷＥ、ＲＷＥ、ＧＷＥ）内に定義される第１発光領域（ＢＥ１、ＲＥ１、ＧＥ１）の大きさによって補完することができる。
【0134】
実施例では、画素領域（ＰＡ）の第１レンズ５１０および第２レンズ５２０上には、レンズ保護膜６００が位置することができる。レンズ保護膜６００は、絶縁性物質を含むことができる。例えば、レンズ保護膜６００は、有機絶縁物質を含むことができる。レンズ保護膜６００の屈折率は、各画素領域（ＰＡ）内に位置する第１レンズ５１０の屈折率および第２レンズ５２０の屈折率より小さくてもよい。これにより、本明細書の実施例に係る表示装置では、各画素領域（ＰＡ）の第１レンズ５１０及び第２レンズ５２０を通過した光が、レンズ保護膜６００との屈折率差により基板１０の方向に反射しないことがあり得る。
【0135】
【0136】
本明細書の実施例によるゲート駆動回路は、スキャンドライバとエミッション（ｅｍｉｓｓｉｏｎ）ドライバを含むことができる。スキャンドライバは、スキャン信号（例：ｎ番目のスキャン信号（Ｓｃａｎ（ｎ））、ｎ－１番目のスキャン信号（Ｓｃａｎ（ｎ－１）））を生成することができる。エミッションドライバは、発光信号（例：共通発光信号（ＥＭ０）、第１発光信号（ＥＭ１）、第２発光信号（ＥＭ２））を生成することができる。ゲート駆動回路は、複数の画素回路のそれぞれに第１発光信号（ＥＭ１）および第２発光信号（ＥＭ２）を供給することに基づいて複数の画素回路の駆動を制御することができる。
【0137】
図１０は、本明細書の実施例によるゲート駆動回路に含まれるエミッションドライバの機能ブロック図を示す。図１０を参照すると、エミッションドライバ１０００は、複数のステージ（例：第１ステージ（ＳＴ１）、第２ステージ（ＳＴ２）、第３ステージ（ＳＴ３）、第４ステージ（ＳＴ４））からなるゲートシフトレジスタとして具現することができる。実施例によれば、ステージはパネル内に配置される方式であるゲートインパネル（ＧＩＰ）方式で形成することができる。しかし、これに限定されるものではなく、ステージはパネルと区分して配置することもできる。
【0138】
複数のステージ（ＳＴ１～ＳＴ４）は、スタート信号によって順次に動作が活性化され、発光信号（例：第１発光信号（ＥＭ１）、第２発光信号（ＥＭ２）、共通発光信号（ＥＭ０））を出力することができる。実施例では、第１ステージ（ＳＴ１）は、エミッションドライバの最上段に配置されるステージを指すことができる。第２ステージ（ＳＴ２）～第４ステージ（ＳＴ４）は、第１ステージ（ＳＴ１）に続いて順次に配置することができる。
【0139】
実施例では、第１ステージ（ＳＴ１）は、外部スタート信号（ＥＶＳＴ）によって動作が活性化され、第２ステージ（ＳＴ２）及び残りのステージ（例：第３ステージ（ＳＴ３）、第４ステージ（ＳＴ４））は、前段ステージの発光信号（ＥＭ１、ＥＭ２、ＥＭ０）の中のいずれか一つによって動作を活性化することができる。前段ステージの発光信号は、内部スタート信号であり、キャリー信号（ＣＲＹ）となる。ここで、「前段ステージ」とは、基準となるステージの上部に位置し、基準ステージから出力される発光信号と比較して位相が前の発光信号を生成するステージを意味することができる。
【0140】
図１０を参照すると、複数のステージ（ＳＴ１～ＳＴ４）は、発光信号を出力するために、レベルシフタ（未図示）から外部スタート信号（ＥＶＳＴ）、第１クロック信号（ＥＣＬＫ１）、及び第２クロック信号（ＥＣＬＫ２）の入力を受ける。外部スタート信号（ＥＶＳＴ）、第１クロック信号（ＥＣＬＫ１）、および第２クロック信号（ＥＣＬＫ２）は、いずれもゲートハイ電圧（ＶＧＨ）とゲートロー電圧（ＶＧＬ）の間でスイングすることができる。
【0141】
外部スタート信号（ＥＶＳＴ）は、第１ステージ（ＳＴ１）に入力され、第１クロック信号（ＥＣＬＫ１）と第２クロック信号（ＥＣＬＫ２）は、全てのステージ（ＳＴ１～ＳＴ４、・・・）に入力され得る。第１クロック信号（ＥＣＬＫ１）と第２クロック信号（ＥＣＬＫ２）は、互いに反対の位相を有することができる。実施例によれば、カスケード（Ｃａｓｃａｄｅ）方式で連結した各ステージが正常に動作するために、第１クロック信号（ＥＣＬＫ１）と第２クロック信号（ＥＣＬＫ２）が入力される位置は、奇数番目のステージと偶数番目のステージにおいて互いに逆に設定することができる。例えば、奇数番目のステージで第１クロック信号（ＥＣＬＫ１）が第１端子に入力され、第２クロック信号（ＥＣＬＫ２）が第２端子に入力される場合、偶数番目のステージで第１クロック信号（ＥＣＬＫ１）は第２端子に入力され、第２クロック信号（ＥＣＬＫ２）を第１端子に入力することができる。
【0142】
実施例では、ステージ（Ｔ１～ＳＴ４、・・・）のそれぞれは、フレームごとにスタート端子に印加されるスタート信号によってノード（ｎｏｄｅ）Ｑの動作を活性化することができる。ここで、ノードが活性化されるという意味は、そのノードにゲート低電位（ロー）電圧（ＶＧＬ）またはそれに相当する電圧が印加されることを意味することができる。ノードが非活性化されるという意味は、そのノードにゲート高電位（ハイ）電圧（ＶＧＨ）またはそれに相当する電圧が印加されることを意味する。ゲート低電位電圧（ＶＧＬ）をゲートオン電圧と呼ぶことができ、ゲート高電位電圧（ＶＧＨ）をゲートオフ電圧と呼ぶことができる。
【0143】
実施例によれば、図に示すように、各ステージ（ＳＴ１～ＳＴ４、・・・）は、外部の電源供給部（未図示）からゲート高電位電圧（ＶＧＨ）とゲート低電位電圧（ＶＧＬ）の供給を受けることができる。ゲート高電位電圧（ＶＧＨ）は、例えば、２０Ｖ以上３０Ｖ以下の間でいずれかの値に予め設定することができ、ゲート低電位電圧（ＶＧＬ）は、－１０Ｖ以上０Ｖ以下の間でいずれかの値に予め設定することができるが、これに限定されるものではない。
【0144】
実施例では、ゲート低電位電圧（ＶＧＬ）は、第１値の電圧を提供する第１電圧ラインを介して提供され得る。実施例によれば、第１電圧ラインは低電位ラインと呼ぶことができる。ゲート高電位電圧（ＶＧＨ）は、第１値より高い第２値の電圧を提供する第２電圧ラインを介して提供することができる。実施例によれば、第２電圧ラインを高電位ラインと呼ぶことができる。
【0145】
図１１は、本明細書の実施例によるゲート駆動回路の回路図を簡略に示す。より具体的には、図１１は、ゲート駆動回路のエミッションドライバに含まれる１つのステージ（例：図１０の第１ステージ（ＳＴ１））の回路図を示すことができる。
【0146】
図１１を参照すると、ゲート駆動回路は、ノード制御部（ｎｏｄｅ ｃｏｎｔｒｏｌｌｅｒ）１１０１、第１モード制御部１１１１、第２モード制御部１１１２を含むことができる。第１モード制御部１１１１は、第１プルダウントランジスタ（ＰＤ１）、第１プルアップトランジスタ（ＰＵ１）、モード制御トランジスタ（Ｍ１１、Ｍ１２）を含むことができる。第２モード制御部１１１２は、第２プルダウントランジスタ（ＰＤ２）、第２プルアップトランジスタ（ＰＵ２）、及びモード制御トランジスタ（Ｍ２１、Ｍ２２）を含むことができる。
【0147】
実施例では、ノード制御部１１０１は、複数のトランジスタを含むように内部回路を構成することができる。ノード制御部１１０１の内部回路は、Ｑノード、ＱＢノード、セットノード（またはスタートノード）を含むことができる。場合によっては、ノード制御部１１０１の内部回路は、リセット信号を入力するリセットノード、多様な電圧（例：駆動電圧）が入力する入力ノードなどをさらに含むことができる。
【0148】
実施例では、ノード制御部１１０１は、該当ゲートドライバのゲート駆動の開始を指示するゲートスタート信号（ＶＳＴ）の印加を受けることができる。ゲートスタート信号（ＶＳＴ）を印加するノードは、セットノードと呼ぶことができる。ここで、ゲートスタート信号（ＶＳＴ）は、外部スタート信号（例：図１０の外部スタート信号（ＥＶＳＴ））またはクロック信号の相の数に応じて、現在のゲートラインよりも先のゲート駆動回路の構成（例：前段ステージ）において、出力された信号（例：キャリー信号（例：図１０のキャリー信号（ＣＲＹ）））を含むことができる。
【0149】
実施例では、ノード制御部１１０１は、第１クロック信号（ＥＣＬＫ１）および第２クロック信号（ＥＣＬＫ２）の印加を受けることができる。
【0150】
実施例では、ノード制御部１１０１のＱノードは、プルダウントランジスタ（例：第１プルダウントランジスタ（ＰＤ１）、第２プルダウントランジスタ（ＰＤ２））のゲートノードと電気的に接続することができる。ノード制御部１１０１のＱＢノードは、プルアップトランジスタ（例：第１プルアップトランジスタ（ＰＵ１）、第２プルアップトランジスタ（ＰＵ２））のゲートノードと電気的に接続することができる。ＱノードとＱＢノードは、充電と放電を繰り返すことができる。
【0151】
一実施例では、Ｑノードと第１プルダウントランジスタ（ＰＤ１）の間には、第１－１モード制御トランジスタ（Ｍ１１）を配置することができる。例えば、第１－１モード制御トランジスタ（Ｍ１１）の第１電極は、Ｑノードと連結し、第１－１モード制御トランジスタ（Ｍ１１）の第２電極は、第１プルダウントランジスタ（ＰＤ１）のゲート電極と連結することができる。第１－１モード制御トランジスタ（Ｍ１１）のゲート電極は、第１モードとしての動作を制御する第１モード信号（ＭＯＤ１）が供給される第１モード信号ライン１１１０と連結することができる。第１－１モード制御トランジスタ（Ｍ１１）は、第１モード信号（ＭＯＤ１）の供給に基づいてオンまたはオフすることができる。
【0152】
Ｑノードと第２プルダウントランジスタ（ＰＤ２）の間には、第２－１モード制御トランジスタ（Ｍ２１）を配置することができる。例えば、第２－１モード制御トランジスタ（Ｍ２１）の第１電極は、Ｑノードと連結し、第２－１モード制御トランジスタ（Ｍ２１）の第２電極は、第２プルダウントランジスタ（ＰＤ２）のゲート電極と連結することができる。第２－１モード制御トランジスタ（Ｍ２１）のゲート電極は、第２モードとしての動作を制御する第２モード信号（ＭＯＤ２）が供給される第２モード信号ライン１１２０と連結することができる。第２－１モード制御トランジスタ（Ｍ２１）は、第２モード信号（ＭＯＤ２）の供給に基づいてオンまたはオフすることができる。
【0153】
ＱＢノードと第１プルアップトランジスタ（ＰＵ１）の間には、第１－２モード制御トランジスタ（Ｍ１２）を配置することができる。例えば、第１－２モード制御トランジスタ（Ｍ１２）の第１電極は、ＱＢノードと連結し、第１－２モード制御トランジスタ（Ｍ１２）の第２電極は、第１プルアップトランジスタ（ＰＵ１）のゲート電極と連結することができる。第１－２モード制御トランジスタ（Ｍ１２）のゲート電極は、第１モードとしての動作を制御する第１モード信号（ＭＯＤ１）が供給される第１モード信号ライン１１１０と連結することができる。第１－２モード制御トランジスタ（Ｍ１２）は、第１モード信号（ＭＯＤ１）の供給に基づいてオンまたはオフすることができる。
【0154】
ＱＢノードと第２プルアップトランジスタ（ＰＵ２）の間には、第２－２モード制御トランジスタ（Ｍ２２）を配置することができる。例えば、第２－２モード制御トランジスタ（Ｍ２２）の第１電極は、ＱＢノードと連結し、第２－２モード制御トランジスタ（Ｍ２２）の第２電極は、第２プルアップトランジスタ（ＰＵ２）のゲート電極と連結することができる。第２－２モード制御トランジスタ（Ｍ２２）のゲート電極は、第２モードとしての動作を制御する第２モード信号（ＭＯＤ２）が供給される第２モード信号ライン１１２０と連結することができる。第２－２モード制御トランジスタ（Ｍ２２）は、第２モード信号（ＭＯＤ２）の供給に基づいてオンまたはオフすることができる。
【0155】
ここで、第１モードは、第１発光信号（ＥＭ１）が供給されることに基づいて発光する第１発光素子（例：図５または図６の第１発光素子（ＥＤ１））の視野角が、第１値以上であるモードを意味することができる。第１モードで発光する第１発光素子上には、図８で説明した第１レンズ５１０が配置され、後述する第２モードよりも広い視野角で光を提供することができる。第２モードは、第１発光信号（ＥＭ１）が供給されることに基づいて発光する第２発光素子（例：図５または図６の第２発光素子（ＥＤ２））の視野角が第１値未満であるモードを意味することができる。第２モードで発光する第２発光素子上には、図９で説明した第２レンズ５２０が配置され、後述する第２モードより狭い視野角で光を提供することができる。
【0156】
実施例では、第１プルダウントランジスタ（ＰＤ１）および第２プルダウントランジスタ（ＰＤ２）は、第１電圧ライン（または低電位ライン）と連結することができる。例えば、第１プルダウントランジスタ（ＰＤ１）および第２プルダウントランジスタ（ＰＤ２）のそれぞれの第１電極は、第１電圧ライン（または低電位ライン）と連結することができる。第１プルアップトランジスタ（ＰＵ１）と第２プルアップトランジスタ（ＰＵ２）は、第２電圧ライン（または高電位ライン）と連結することができる。例えば、第１プルアップトランジスタ（ＰＵ１）および第２プルアップトランジスタ（ＰＵ２）のそれぞれの第１電極は、第２電圧ライン（または高電位ライン）と連結することができる。
【0157】
実施例によれば、第１プルダウントランジスタ（ＰＤ１）がオンになると、ゲート低電位電圧（ＶＧＬ）を第１発光信号（ＥＭ１）として提供することができる。第１プルアップトランジスタ（ＰＵ１）がオンになると、ゲート高電位電圧（ＶＧＨ）を第１発光信号（ＥＭ１）として提供することができる。第２プルダウントランジスタ（ＰＤ２）がオンになると、ゲート低電位電圧（ＶＧＬ）を第２発光信号（ＥＭ２）として提供することができる。第２プルアップトランジスタ（ＰＵ２）がオンになると、ゲート高電位電圧（ＶＧＨ）を第２発光信号（ＥＭ２）として提供することができる。ここで、ゲート高電位電圧（ＶＧＨ）は、ゲート低電位電圧（ＶＧＬ）よりも高い電圧値を有する電圧であり得る。ゲート高電位電圧（ＶＧＨ）とゲート低電位電圧（ＶＧＬ）のそれぞれの値は、予め指定することができる。
【0158】
実施例によれば、モード制御トランジスタ（Ｍ１１、Ｍ１２、Ｍ２１、Ｍ２２）の中の少なくとも１つは、省略することができる。これに関連するより具体的な例は、図１２および／または図１３を参照することができる。図１１のようにモード制御トランジスタ（Ｍ１１、Ｍ１２、Ｍ２１、Ｍ２２）を含むより具体的な例は、図１４および／または図１５を参照することができる。
【0159】
実施例では、ゲート駆動回路に含まれるトランジスタは、ｐ型であり得る。このような場合、各トランジスタに印加される信号がローレベル電圧であるとき、トランジスタをオンにし、各トランジスタに印加される信号がハイレベル電圧であるとき、トランジスタをオフにすることができる。以下、本明細書で説明するゲート駆動回路に含まれるトランジスタは、全てｐ型であり得る。しかし、実施例がこれに限定されるものではなく、設計変更によってｎ型も用いることができる。
【0160】
また、ゲート駆動回路に含まれるトランジスタの「第１電極」と「第２電極」という用語は、トランジスタの電極を区別するための用語である。第１電極および／または第２電極は、トランジスタごとに区分されてソース電極またはドレイン電極として解釈することもできるが、これを限定するものではない。
【0161】
図１２～図１６は、本明細書の実施例による表示装置のゲート駆動回路の例を示す。より具体的には、図１２～図１６は、図１１のゲート駆動回路の様々な実施例を示す。以下では、前述した内容と重複する内容を省略することができる。
【0162】
本明細書の実施例による表示装置のゲート駆動回路の一実施例である。図１２を参照すると、ゲート駆動回路は、ノード制御部１２０１（例：図１１のノード制御部１１０１）、第１モード制御部１２１１（例：図１１の第１モード制御部１１１１）、第２モード制御部１２１２（例：図１１の第２モード制御部１１１２）及び共通信号制御部１２１３の中の少なくとも一つを含むことができる。
【0163】
実施例では、ノード制御部１２０１は、様々な制御信号の印加を受けることができる。例えば、ノード制御部１２０１は、クロック信号（ＥＣＬＫ１、ＥＣＬＫ２）、ゲートスタート信号（ＶＳＴ）、ゲート高電位電圧（ＶＧＨ）の印加を受けることができる。ノード制御部１２０１は、印加される制御信号に基づいてノード制御部１２０１に連結する構成（例：第１モード制御部１２１１、第２モード制御部１２１２）を制御することができる。ノード制御部１２０１は、ゲートスタート信号（ＶＳＴ）、第１クロック信号（ＥＣＬＫ１）及び第２クロック信号（ＥＣＬＫ２）の中の少なくとも一つを用いてＱノードの電位及びＱＢノードの電位を制御することができる。
【0164】
実施例では、第１トランジスタ（Ｔ１）の第１電極は、ゲートスタート信号（ＶＳＴ）の印加を受けることができる。第１トランジスタ（Ｔ１）は、第２クロック信号（ＥＣＬＫ２）の提供に基づいてオンまたはオフすることができる。
【0165】
第２トランジスタ（Ｔ２）の第１電極は、第１トランジスタ（Ｔ１）の第２電極と連結することができる。第２トランジスタ（Ｔ２）は、第１トランジスタ（Ｔ１）がオンすることに対応してゲートスタート信号（ＶＳＴ）の供給を受けることができる。第２トランジスタ（Ｔ２）は、第１クロック信号（ＥＣＬＫ１）の提供に基づいてオンまたはオフすることができる。
【0166】
第３トランジスタ（Ｔ３）の第１電極は、第２トランジスタ（Ｔ２）の第２電極と連結することができる。第３トランジスタ（Ｔ３）は、第２トランジスタ（Ｔ２）がオンすることに対応して第２トランジスタ（Ｔ２）を介してゲートスタート信号（ＶＳＴ）の提供を受けることができる。第３トランジスタ（Ｔ３）の第２電極は、ゲート高電位電圧（ＶＧＨ）を供給する高電位ラインと連結することができる。
【0167】
第４トランジスタ（Ｔ４）は、第２クロック信号（ＥＣＬＫ２）の提供に基づいてオンまたはオフすることができる。第４トランジスタ（Ｔ４）の第１電極は、ゲート低電位電圧（ＶＧＬ）を供給する低電位ラインと連結することができる。第４トランジスタ（Ｔ４）の第２電極は、第３トランジスタ（Ｔ３）のゲート電極と連結することができる。第４トランジスタ（Ｔ４）がオンになると、ゲート低電位電圧（ＶＧＬ）を第３トランジスタ（Ｔ３）のゲート電極に提供することができる。
【0168】
第５トランジスタ（Ｔ５）のゲート電極は、第１トランジスタ（Ｔ１）、第２トランジスタ（Ｔ２）、及び第１０トランジスタ（Ｔ１０）と連結することができる。第５トランジスタ（Ｔ５）のゲート電極は、第１トランジスタ（Ｔ１）がオンすることに対応してゲートスタート信号（ＶＳＴ）の提供を受けることができる。第５トランジスタ（Ｔ５）の第１電極は、第９トランジスタ（Ｔ９）及び共通信号制御部１２１３と連結することができる。第５トランジスタ（Ｔ５）の第２電極は、ゲート高電位電圧（ＶＧＨ）を供給する高電位ラインと連結することができる。
【0169】
第８トランジスタ（Ｔ８）の第１電極は、第１クロック信号（ＥＣＬＫ１）を提供するラインと連結することができる。第８トランジスタ（Ｔ８）の第２電極は、第９トランジスタ（Ｔ９）およびノード制御キャパシタ（ＣＱ’）と連結することができる。第８トランジスタ（Ｔ８）のゲート電極は、第１０トランジスタ（Ｔ１０）の第２電極と連結することができる。第８トランジスタ（Ｔ８）は、第１０トランジスタ（Ｔ１０）がオンすることに対応して第２クロック信号（ＥＣＬＫ２）の供給を受けることができる。
【0170】
第９トランジスタ（Ｔ９）の第１電極は、第８トランジスタ（Ｔ８）の第２電極およびノード制御キャパシタ（ＣＱ’）と連結することができる。第９トランジスタ（Ｔ９）の第２電極は、第５トランジスタ（Ｔ５）及び共通信号制御部１２１３と連結することができる。第９トランジスタ（Ｔ９）のゲート電極は、第１クロック信号（ＥＣＬＫ１）の提供に基づいてオンまたはオフすることができる。
【0171】
第１０トランジスタ（Ｔ１０）の第１電極は、第２クロック信号（ＥＣＬＫ２）を提供するライン及び第４トランジスタ（Ｔ４）と連結することができる。第１０トランジスタ（Ｔ１０）の第２電極は、第３トランジスタ（Ｔ３）、第４トランジスタ（Ｔ４）、第８トランジスタ（Ｔ８）及びノード制御キャパシタ（ＣＱ’）と連結することができる。実施例によれば、第１０トランジスタ（Ｔ１０）は、デュアルゲートを含むことができる。しかし、これに限定されるものではない。
【0172】
実施例では、第１トランジスタ（Ｔ１）の第２電極、第２トランジスタ（Ｔ２）の第１電極、第５トランジスタ（Ｔ５）のゲート電極、及び第１０トランジスタ（Ｔ１０）のゲート電極が連結するノードは、Ｑノード（または第１ノード）と呼ぶことができる。Ｑノードは、第１モード制御部１２１１、第２モード制御部１２１２及び共通信号制御部１２１３と連結することができる。第５トランジスタ（Ｔ５）の第１電極と第９トランジスタ（Ｔ９）の第２電極が連結するノードは、ＱＢノード（または第２ノード）と呼ぶことができる。ＱＢノードは、第１モード制御部１２１１、第２モード制御部１２１２及び共通信号制御部１２１３と連結することができる。
【0173】
図１２を参照すると、Ｑノードには、第１モード制御部１２１１の第１４トランジスタ（Ｔ１４）、第２モード制御部１２１２の第２０トランジスタ（Ｔ２０）、共通信号制御部１２１３の第６トランジスタ（Ｔ６）が連結することができる。実施例では、Ｑノードには、共通信号制御部１２１３の第２キャパシタ（ＣＱ）をさらに連結することができる。
【0174】
ＱＢノードには、第１モード制御部１２１１の第１２トランジスタ（Ｔ１２）、第１６トランジスタ（Ｔ１６）、及び第１モードプルアップキャパシタ（ＣＱＳＢ）が連結することができる。ＱＢノードには、第２モード制御部１２１２の第２２トランジスタ（Ｔ２２）、第１８トランジスタ（Ｔ１８）、及び第２モードプルアップキャパシタ（ＣＱＰＢ）が連結することができる。ＱＢノードには、共通信号制御部１２１３の第７トランジスタ（Ｔ７）と第３キャパシタ（ＣＱＢ）が連結することができる。
【0175】
実施例では、第１モード制御部１２１１は、第１モード信号（ＭＯＤ１）の供給を受けることができる。第１モード制御部１２１１は、第１モード信号（ＭＯＤ１）の受信に対応して、Ｑノードの電位及びＱＢノードの電位の中の少なくとも一つに基づいて第１発光信号（ＥＭ１）を第１出力ライン１２２１に出力できる。第１モード信号（ＭＯＤ１）の供給に基づいて、第１４トランジスタ（Ｔ１４）をオンまたはオフすることができる。第１４トランジスタ（Ｔ１４）のゲート電極は、第１モード信号（ＭＯＤ１）を提供する第１モード信号ライン１２１０に連結することができる。第１４トランジスタ（Ｔ１４）は、図１１の第１－１モード制御トランジスタ（Ｍ１１）に対応することができる。一実施例では、第１モード信号（ＭＯＤ１）は、表示装置が第１モードで動作するように惹起する信号を含むことができる。このような場合、第１モード制御部１２１１は、表示装置が第１モードで動作するように制御することができる。
【0176】
実施例では、第１モード制御部１２１１の第１１トランジスタ（Ｔ１１）は、図１１の第１プルダウントランジスタ（ＰＤ１）に対応することができる。第１１トランジスタ（Ｔ１１）の第１電極は、ゲート低電位電圧（ＶＧＬ）を供給する低電位ラインと連結することができる。第１１トランジスタ（Ｔ１１）がオンする場合、第１１トランジスタ（Ｔ１１）の第２電極を介してゲート低電位電圧（ＶＧＬ）を第１発光信号（ＥＭ１）として画素回路（例：図５または図６の画素回路）に提供することができる。
【0177】
実施例では、第１モード制御部１２１１は、Ｑノードの電位およびＱＢノードの電位の中の少なくとも一方に基づいて、第１発光信号（ＥＭ１）を第１出力ライン１２２１に出力することができる。第１出力ライン１２２１は、画素回路に連結することができ、それによって画素回路に第１発光信号（ＥＭ１）を提供することができる。第１発光信号（ＥＭ１）を受信する画素回路のトランジスタ、例えば図６の第１トランジスタ（Ｔ１）は、実施例によって第１発光制御トランジスタと呼ぶことができるが、このような用語に限定されるものではない。
【0178】
一例として、第１モード制御部１２１１の第１２トランジスタ（Ｔ１２）は、図１１の第１プルアップトランジスタ（ＰＵ１）に対応することができる。第１２トランジスタ（Ｔ１２）のゲート電極は、ＱＢノードに連結することができる。ＱＢノードを介した信号供給（例：第１クロック信号（ＥＣＬＫ１））に基づいて第１２トランジスタ（Ｔ１２）をオンまたはオフすることができる。第１２トランジスタ（Ｔ１２）の第１電極は、ゲート高電位電圧（ＶＧＨ）を供給する高電位ラインと連結することができる。第１２トランジスタ（Ｔ１２）がオンの場合、第１２トランジスタ（Ｔ１２）の第２電極を介してゲート高電位電圧（ＶＧＨ）を第１発光信号（ＥＭ１）として画素回路に提供することができる。
【0179】
実施例では、第１１トランジスタ（Ｔ１１）は、第１値の電圧を提供する第１電圧ラインと第１出力ライン１２２１の間に連結することができる。このような場合、第１電圧ラインは低電位ラインに対応し、第１値はゲート低電位電圧（ＶＧＬ）に対応することができる。第１２トランジスタ（Ｔ１２）は、ＱＢノードの電位によって制御され、第１値よりも高い第２値の電圧を提供する第２電圧ラインと第１出力ライン１２２１の間に連結することができる。第２電圧ラインは高電位ラインに対応し、第２値はゲート高電位電圧（ＶＧＨ）に対応することができる。
【0180】
実施例では、第１１トランジスタ（Ｔ１１）のゲート電極は、第１モードプルダウンキャパシタ（ＣＱＳ）および第１５トランジスタ（Ｔ１５）と連結することができる。第１モード制御部１２１１は、回路のリセットに関する構成を含むことができる。例えば、第１モード制御部１２１１は、リセット信号（ＥＱＲＳＴ）の提供を受ける第１３トランジスタ（Ｔ１３）、第１５トランジスタ（Ｔ１５）、及び第１６トランジスタ（Ｔ１６）を含むことができる。第１３トランジスタ（Ｔ１３）、第１５トランジスタ（Ｔ１５）および第１６トランジスタ（Ｔ１６）は、リセット信号（ＥＱＲＳＴ）に基づいてオンまたはオフすることができる。
【0181】
実施例によれば、リセット信号（ＥＱＲＳＴ）の提供を受ける第１３トランジスタ（Ｔ１３）は、第１リセットトランジスタと呼ぶことができる。第１３トランジスタ（Ｔ１３）は、リセット信号（ＥＱＲＳＴ）によって制御することができる。第１３トランジスタ（Ｔ１３）は、リセット信号（ＥＱＲＳＴ）による制御に基づいて第１出力ライン１２２１を初期化することができる。リセット信号（ＥＱＲＳＴ）は、特定の電圧値で具現することができ、場合によってはリセット電圧と呼ぶこともできる。しかし、このような用語に限定されるものではない。
【0182】
実施例では、第２モード制御部１２１２は、第２モード信号（ＭＯＤ２）の供給を受けることができる。第２モード制御部１２１２は、第２モード信号（ＭＯＤ２）の受信に対応して、Ｑノードの電位及びＱＢノードの電位の中の少なくとも一つに基づいて第２発光信号（ＥＭ２）を第２出力ライン１２２２に出力できる。第２モード信号（ＭＯＤ２）の供給に基づいて第２０トランジスタ（Ｔ２０）をオンまたはオフすることができる。第２０トランジスタ（Ｔ２０）のゲート電極は、第２モード信号（ＭＯＤ２）を提供する第２モード信号ライン１２２０に連結することができる。第２０トランジスタ（Ｔ２０）は、図１１の第２－１モード制御トランジスタ（Ｍ２１）に対応することができる。一実施例では、第２モード信号（ＭＯＤ２）は、表示装置が第２モードで動作するように惹起する信号を含むことができる。このような場合、第２モード制御部１２１２０は、表示装置が第２モードで動作するように制御することができる。
【0183】
実施例では、第２モード制御部１２１２の第１７トランジスタ（Ｔ１７）は、図１１の第２プルダウントランジスタ（ＰＤ２）に対応することができる。第１７トランジスタ（Ｔ１７）の第１電極は、ゲート低電位電圧（ＶＧＬ）を供給する低電位ラインと連結することができる。第１７トランジスタ（Ｔ１７）がオンする場合、第１７トランジスタ（Ｔ１７）の第２電極を介してゲート低電位電圧（ＶＧＬ）を第２発光信号（ＥＭ２）として画素回路（例：図５または図６の画素回路）に提供することができる。
【0184】
実施例では、第２モード制御部１２１２の第１８トランジスタ（Ｔ１８）は、図１１の第２プルアップトランジスタ（ＰＵ２）に対応することができる。第１８トランジスタ（Ｔ１８）のゲート電極は、ＱＢノードと連結することができる。ＱＢノードを介した信号供給（例：第１クロック信号（ＥＣＬＫ１））に基づいて第１８トランジスタ（Ｔ１８）をオンまたはオフにすることができる。第１８トランジスタ（Ｔ１８）の第１電極は、ゲート高電位電圧（ＶＧＨ）を供給する高電位ラインと連結することができる。第１８トランジスタ（Ｔ１８）がオンする場合、第１８トランジスタ（Ｔ１８）の第２電極を介してゲート高電位電圧（ＶＧＨ）を第２発光信号（ＥＭ２）として画素回路に提供することができる。
【0185】
実施例では、第２モード制御部１２１２は、Ｑノードの電位およびＱＢノードの電位の中の少なくとも一方に基づいて、第２発光信号（ＥＭ２）を第２出力ライン１２２２に出力することができる。第２出力ライン１２２２は、画素回路と連結することができ、それによって画素回路に第２発光信号（ＥＭ２）を提供することができる。第２発光信号（ＥＭ２）を受信する画素回路のトランジスタ、例えば図６の第２トランジスタ（Ｔ２）は、実施例によって第２発光制御トランジスタと呼ぶことができるが、このような用語に限定されるものではない。
【0186】
実施例では、第１７トランジスタ（Ｔ１７）のゲート電極は、第２モードプルダウンキャパシタ（ＣＱＰ）および第２１トランジスタ（Ｔ２１）と連結することができる。第２モード制御部１２１２は、回路のリセットに関する構成を含むことができる。例えば、第２モード制御部１２１２は、リセット信号（ＥＱＲＳＴ）の供給を受ける第２１トランジスタ（Ｔ２１）、第２２トランジスタ（Ｔ２２）、及び第１９トランジスタ（Ｔ１９）を含むことができる。第２１トランジスタ（Ｔ２１）、第２２トランジスタ（Ｔ２２）、および第１９トランジスタ（Ｔ１９）は、リセット信号（ＥＱＲＳＴ）に基づいてオンまたはオフすることができる。
【0187】
実施例によれば、リセット信号（ＥＱＲＳＴ）の提供を受ける第１９トランジスタ（Ｔ１９）は、第２リセットトランジスタと呼ぶことができる。第１９トランジスタ（Ｔ１９）は、リセット信号（ＥＱＲＳＴ）によって制御することができる。第１９トランジスタ（Ｔ１９）は、リセット信号（ＥＱＲＳＴ）による制御に基づいて第２出力ライン１２２２を初期化することができる。
【0188】
実施例では、共通信号制御部１２１３は、第６トランジスタ（Ｔ６）、第７トランジスタ（Ｔ７）、リセットトランジスタ（ＴＲＳＴ）を含むことができる。第６トランジスタ（Ｔ６）はプルダウントランジスタとして動作し、第７トランジスタ（Ｔ７）はプルアップトランジスタとして動作することができる。リセットトランジスタ（ＴＲＳＴ）は、共通信号制御部１２１３をリセットするトランジスタとして動作することができる。共通信号制御部１２１３は、Ｑノードの電位及びＱＢノードの電位に基づいて共通発光信号（ＥＭ０）を第３出力ライン１２２３に出力できる。
【0189】
実施例では、第６トランジスタ（Ｔ６）の第１電極は、ゲート低電位電圧（ＶＧＬ）を提供する低電位ラインと連結することができる。第６トランジスタ（Ｔ６）は、Ｑノードに提供される信号に基づいてオンまたはオフすることができる。第６トランジスタ（Ｔ６）がオンになると、ゲート低電位電圧（ＶＧＬ）を第６トランジスタ（Ｔ６）の第２電極を介して共通発光信号（ＥＭ０）として画素回路に提供することができる。
【0190】
実施例では、第７トランジスタ（Ｔ７）の第１電極は、ゲート高電位電圧（ＶＧＨ）を提供する高電位ラインと連結することができる。第７トランジスタ（Ｔ７）は、ＱＢノードに提供される信号に基づいてオンまたはオフすることができる。第７トランジスタ（Ｔ７）がオンになると、ゲート高電位電圧（ＶＧＨ）を第７トランジスタ（Ｔ７）の第２電極を介して共通発光信号（ＥＭ０）として画素回路に提供することができる。
【0191】
実施例では、共通発光信号（ＥＭ０）は、一定周期で提供することができる。例えば、共通発光信号（ＥＭ０）は、第１モード信号（ＭＯＤ１）または第２モード信号（ＭＯＤ２）の提供とは無関係に一定の時間間隔で画素回路に提供することができる。
【0192】
実施例では、共通発光信号（ＥＭ０）は、第３出力ライン１２２３に出力することができる。第３出力ライン１２２３は画素回路と連結することができ、それによって画素回路に共通発光信号（ＥＭ０）を提供することができる。
【0193】
【0194】
図１３を参照すると、共通信号制御部１３１３は、第１共通制御トランジスタ（Ｔ３０）を含むことができる。第１共通制御トランジスタ（Ｔ３０）は、第６トランジスタ（Ｔ６）のゲート電極と連結することができる。第１共通制御トランジスタ（Ｔ３０）の第１電極は、第１トランジスタ（Ｔ１）の第２電極、第２トランジスタ（Ｔ２）の第１電極、及び第１０トランジスタ（Ｔ１０）のゲート電極と連結することができる。第１共通制御トランジスタ（Ｔ３０）の第２電極は、第２キャパシタ（ＣＱ）及び第６トランジスタ（Ｔ６）のゲート電極と連結することができる。
【0195】
実施例では、第１共通制御トランジスタ（Ｔ３０）は、共通発光信号（ＥＭ０）の供給を制御することができる。一例として、第１共通制御トランジスタ（Ｔ３０）のゲート電極は、共通制御信号（ＶＧＬ＿Ｃ）を受信することができる。第１共通制御トランジスタ（Ｔ３０）は、共通制御信号（ＶＧＬ＿Ｃ）の受信に基づいてオンまたはオフすることができる。例えば、第１共通制御トランジスタ（Ｔ３０）は、共通制御信号（ＶＧＬ＿Ｃ）がローレベルのときオンになり得、ハイレベルのときオフになることができる。第１共通制御トランジスタ（Ｔ３０）がオンになることに基づいて第６トランジスタ（Ｔ６）のゲート電極に信号が供給され、これに基づいて第６トランジスタ（Ｔ６）がオンまたはオフになることができる。
【0196】
【0197】
図１４を参照すると、第１モード制御部１４１１は、第２３トランジスタ（Ｔ２３）をさらに含むことができる。第２３トランジスタ（Ｔ２３）は、第１モード信号（ＭＯＤ１）の提供に基づいてオンまたはオフすることができる。例えば、第２３トランジスタ（Ｔ２３）は、第１モード信号（ＭＯＤ１）がハイレベルのときオフし、第１モード信号（ＭＯＤ１）がローレベルのときオンすることができる。
【0198】
第２３トランジスタ（Ｔ２３）の動作に基づいて、第１２トランジスタ（Ｔ１２）のオンまたはオフを制御することができる。例えば、第２３トランジスタ（Ｔ２３）がオンすることに対応して、第２３トランジスタ（Ｔ２３）の第１電極に印加される信号を第１２トランジスタ（Ｔ１２）のゲート電極に提供することができる。これにより、第１２トランジスタ（Ｔ１２）のオンまたはオフを制御することができる。
【0199】
実施例では、第２モード制御部１４１２は、第２４トランジスタ（Ｔ２４）をさらに含むことができる。第２４トランジスタ（Ｔ２４）は、第２モード信号（ＭＯＤ２）の提供に基づいてオンまたはオフすることができる。例えば、第２４トランジスタ（Ｔ２４）は、第２モード信号（ＭＯＤ２）がハイレベルのときオフし、第２モード信号（ＭＯＤ２）がローレベルのときオンすることができる。
【0200】
第２４トランジスタ（Ｔ２４）の動作に基づいて、第１８トランジスタ（Ｔ１８）のオンまたはオフを制御することができる。例えば、第２４トランジスタ（Ｔ２４）がオンすることに対応して第２４トランジスタ（Ｔ２４）の第１電極に印加される信号を第１８トランジスタ（Ｔ１８）のゲート電極に提供することができる。これにより、第１８トランジスタ（Ｔ１８）のオンまたはオフを制御することができる。
【0201】
【0202】
図１５を参照すると、共通信号制御部１５１３は、第１共通制御トランジスタ（Ｔ３０）及び第２共通制御トランジスタ（Ｔ３１）を含むことができる。第１共通制御トランジスタ（Ｔ３０）は、図１３を参照して説明したので、具体的な内容は省略する。
【0203】
実施例では、第２共通制御トランジスタ（Ｔ３１）は、第７トランジスタ（Ｔ７）のゲート電極と連結することができる。第２共通制御トランジスタ（Ｔ３１）の第１電極は、第５トランジスタ（Ｔ５）の第１電極、第９トランジスタ（Ｔ９）の第２電極と連結することができる。第２共通制御トランジスタ（Ｔ３１）の第２電極は、第３キャパシタ（ＣＱＢ）及び第７トランジスタ（Ｔ７）のゲート電極と連結することができる。
【0204】
実施例では、第２共通制御トランジスタ（Ｔ３１）は、共通発光信号（ＥＭ０）の供給を制御することができる。一例として、第２共通制御トランジスタ（Ｔ３１）のゲート電極は、共通制御信号（ＶＧＬ＿Ｃ）を受信することができる。第２共通制御トランジスタ（Ｔ３１）は、共通制御信号（ＶＧＬ＿Ｃ）の受信に基づいてオンまたはオフすることができる。例えば、第２共通制御トランジスタ（Ｔ３１）は、共通制御信号（ＶＧＬ＿Ｃ）がローレベルのときオンになり、ハイレベルのときオフすることができる。第２共通制御トランジスタ（Ｔ３１）がオンすることに基づいて第７トランジスタ（Ｔ７）のゲート電極に信号が供給され、これに基づいて第７トランジスタ（Ｔ７）がオンまたはオフすることができる。
【0205】
【0206】
図１６を参照すると、第１モード制御部１６１１は、図１４の第１モード制御部１４１１に対応することができる。第２モード制御部１６１２は、図１４の第２モード制御部１４１２に対応することができる。共通信号制御部１６１３は、図１２の共通信号制御部１２１３に対応することができる。例えば、共通信号制御部１６１３は、図１３の共通信号制御部１３１３の第１共通制御トランジスタ（Ｔ３０）を省略したものであり得る。
【0207】
実施例では、第１モード制御部１６１１は、第２３トランジスタ（Ｔ２３）をさらに含むことができる。第２モード制御部１６１２は、第２４トランジスタ（Ｔ２４）をさらに含むことができる。共通信号制御部１６１３は、第６トランジスタ（Ｔ６）、第７トランジスタ（Ｔ７）、リセットトランジスタ（ＴＲＳＴ）を含むことができる。第６トランジスタ（Ｔ６）はプルダウントランジスタとして動作し、第７トランジスタ（Ｔ７）はプルアップトランジスタとして動作することができる。
【0208】
【0209】
図１７を参照すると、第１周期（Ｐ１）間隔で、ゲート駆動回路に関連する信号を同期化する同期化信号（Ｖｓｙｎｃ）を入力することができる。ゲートスタート信号（ＶＳＴ）とリセット信号（ＥＱＲＳＴ）は、第１周期（Ｐ１）間隔でゲート駆動回路に入力することができる。ゲートスタート信号（ＶＳＴ）とリセット信号（ＥＱＲＳＴ）のそれぞれのレベルが変化する時点、例えばハイレベルからローレベルに信号が変化する時点、又はローレベルからハイレベルに信号が変化する時点は、図に示すように相違することができる。
【0210】
第１クロック信号（ＥＣＬＫ１）及び第２クロック信号（ＥＣＬＫ２）は、一定周期間隔でゲート駆動回路に入力することができる。実施例では、第１クロック信号（ＥＣＬＫ１）のハイレベルに該当する区間の少なくとも一部は、第２クロック信号（ＥＣＬＫ２）のローレベルに該当する区間の少なくとも一部と重畳することができる。第１クロック信号（ＥＣＬＫ１）のローレベルに該当する区間の少なくとも一部は、第２クロック信号（ＥＣＬＫ２）のハイレベルに該当する区間の少なくとも一部と重畳することができる。重畳する区間の長さは、予め指定することができる。
【0211】
実施例では、Ｑノード（Ｑ ｎｏｄｅ）とＱＢノード（ＱＢ ｎｏｄｅ）の信号は、第１期間（Ｐ１）間隔で繰り返すことができる。図１７によれば、Ｑノードがハイレベルである区間の中で少なくとも一部において、ＱＢノードはローレベルであり得る。Ｑノードがローレベルである区間の少なくとも一部では、ＱＢノードはハイレベルであり得る。
【0212】
実施例では、第１モード信号（ＭＯＤ１）は、第２モード信号（ＭＯＤ２）と反対のレベルを有することができる。例えば、第１モード信号（ＭＯＤ１）がハイレベルのとき、第２モード信号（ＭＯＤ２）はローレベルであり得る。第１モード信号（ＭＯＤ１）がローレベルのとき、第２モード信号（ＭＯＤ２）はハイレベルであり得る。一実施例では、第１モード信号（ＭＯＤ１）がハイレベルまたは第２モード信号（ＭＯＤ２）がローレベルである区間は、表示装置が第２モードで駆動する区間を含むことができる。第１モード信号（ＭＯＤ１）がローレベルまたは第２モード信号（ＭＯＤ２）がハイレベルである区間は、第１モードで表示装置が駆動する区間を含むことができる。
【0213】
ここで、第１モードは、第２モードよりも広い視野角で発光素子による光が提供されるモードを含むことができる。例えば、第１モードは、図５または図６の第１発光素子（ＥＤ１）を用いて発光するモードを含むことができる。第２モードは、第１モードより狭い視野角で発光素子による光が提供されるモードを含むことができる。例えば、第２モードは、図５または図６の第２発光素子（ＥＤ２）を用いて発光するモードを含むことができる。
【0214】
実施例では、第１発光信号（ＥＭ１）は、第１モード信号（ＭＯＤ１）がハイレベルのときハイレベルであり得る。第１発光信号（ＥＭ１）は、第１モード信号（ＭＯＤ１）がローレベルのとき、少なくとも一部の区間がローレベルであり得る。第２発光信号（ＥＭ２）は、第２モード信号（ＭＯＤ２）がハイレベルのときハイレベルであり得る。第２発光信号（ＥＭ２）は、第２モード信号（ＭＯＤ２）がローレベルのとき、少なくとも一部の区間がローレベルであり得る。共通発光信号（ＥＭ０）は、第１周期（Ｐ１）間隔で少なくとも一部の区間がローレベルまたはハイレベルで作動することができる。例えば、共通発光信号（ＥＭ０）は、第１発光信号（ＥＭ１）または第２発光信号（ＥＭ２）のレベルとは無関係に第１周期間隔で画素回路に提供することができる。
【0215】
実施例によれば、図１３～図１６のように、ゲート駆動回路は、共通発光信号（ＥＭ０）の制御に関連するトランジスタをさらに含むことができる。例えば、ゲート駆動回路は、第１共通制御トランジスタ（Ｔ３０）及び第２共通制御トランジスタ（Ｔ３１）の中の少なくとも一つを含むことができる。このような場合、第１共通制御トランジスタ（Ｔ３０）および第２共通制御トランジスタ（Ｔ３１）を制御するための共通制御信号（ＶＧＬ＿Ｃ）を入力することができる。このような場合、図１７の共通発光信号（ＥＭ０）は、共通制御信号（ＶＧＬ＿Ｃ）の入力に基づいて少なくとも一部の区間がハイレベルまたはローレベルで動作することができる。例えば、共通発光信号（ＥＭ０）は、共通制御信号（ＶＧＬ＿Ｃ）がハイレベルのときハイレベルであり得る。共通発光信号（ＥＭ０）は、共通制御信号（ＶＧＬ＿Ｃ）がローレベルのときに少なくとも一部の区間でローレベルであり得る。
【0216】
本明細書の実施例による表示装置の画素回路の駆動を制御するゲート駆動回路は、第１モード信号（例：図１２の第１モード信号（ＭＯＤ１））の受信に対応して、第１ノード（例：図１２のＱノード）の電位に基づく第１発光信号（例：図１２の第１発光信号（ＥＭ１））または第２ノード（例：図１２のＱＢノード）の電位に基づく第２発光信号（例：図１２の第２発光信号（ＥＭ２））を出力する第１モード制御部（例：図１２の第１モード制御部１２１１）と、第２モード信号（例：図１２の第２モード信号（ＭＯＤ２））の受信に対応して、第１ノードの電位に基づく第１発光信号または第２ノードの電位に基づく第２発光信号を出力する第２モード制御部（例：図１２の第２モード制御部１２１２）と、スタート信号（例：図１２のゲートスタート信号（ＶＳＴ））、第１クロック信号（例：図１２の第１クロック信号（ＥＣＬＫ１））、及び第２クロック信号（例：図１２の第２クロック信号（ＥＣＬＫ２））の中の少なくとも１つを用いて、第１ノード及び第２ノードの電位を制御するノード制御部（例：図１２のノード制御部１２０１）を含むことができる。
【0217】
本明細書のいくつかの実施例によれば、第１モード制御部は、第１モード信号を提供する第１モード信号ラインに連結する第１モード制御トランジスタ（例：図１２の第１４トランジスタ（Ｔ１４））と、第１値の電圧を提供する第１電圧ラインと連結する第１トランジスタ（例：図１２の第１１のトランジスタ（Ｔ１１））と、第１値より高い第２値の電圧を提供する第２電圧ライン連結する第２トランジスタ（例：図１２の第１２トランジスタ（Ｔ１２））を含むことができる。
【0218】
本明細書のいくつかの実施例によれば、第１モード制御部は、第１モード制御部を初期化する第３トランジスタ（例：第１５トランジスタ（Ｔ１５）、第１６トランジスタ（Ｔ１６）、および／または第１３トランジスタ（Ｔ１３））と、第１トランジスタのゲート電極に連結する第１キャパシタ（例：第１モードプルダウンキャパシタ（ＣＱＳ））と、第２トランジスタのゲート電極に連結する第２キャパシタ（例：第１モードプルアップキャパシタ（ＣＱＳＢ））をさらに含むことができる。第１トランジスタの第１電極は第１電圧ラインに連結し、第１トランジスタの第２電極は第２トランジスタに連結し、第２トランジスタの第１電極は第２電圧ラインに連結し、第２トランジスタ第２電極は第１トランジスタと連結することができる。第１キャパシタの第１電極は第２トランジスタの第１電極に連結し、第１キャパシタの第２電極は第２トランジスタのゲート電極と連結することができる。
【0219】
本明細書のいくつかの実施例によれば、第２モード制御部は、第２モード信号（例：図１２の第２モード信号（ＭＯＤ２））を提供する第２モード信号ラインに連結する第２モード制御トランジスタ（例：図１２の第２０トランジスタ（Ｔ２０））と、第１値の電圧を提供する第１電圧ラインと連結する第４トランジスタ（例：図１２の第１７トランジスタ（Ｔ１７））と、第１値より高い第２値の電圧を提供する第２電圧ラインに連結する第５トランジスタ（例：図１２の第１８のトランジスタ（Ｔ１８））を含むことができる。
【0220】
本明細書のいくつかの実施例によれば、第２モード制御部は、第２モード制御部を初期化する第６トランジスタ（例：図１２の第１９トランジスタ（Ｔ１９）、第２１トランジスタ（Ｔ２１）、および／または第２２トランジスタ（Ｔ２２））と、第４トランジスタのゲート電極に連結する第３キャパシタ（例：図１２の第２モードプルダウンキャパシタ（ＣＱＰ））と、第５トランジスタのゲート電極に連結する第４キャパシタ（例：図１２の第２モードプルアップコンデンサ（ＣＱＰＢ））をさらに含むことができる。
【0221】
本明細書のいくつかの実施例によれば、第１モード制御部は、画素回路に含まれる第１発光素子（例：図５または図６の第１発光素子（ＥＤ１））と連結し、第２モード制御部は、画素回路に含まれる第２発光素子（例：図５または図６の第２発光素子（ＥＤ２））と連結することができる。第１発光素子上には第１レンズ（例：図８の第１レンズ５１０）を配置し、第２発光素子上には第２レンズ（例：図９の第２レンズ５２０）を配置することができる。第１レンズによって第１発光素子が配置された領域の視野角は第１値に対応し、第２レンズによって第２発光素子が配置された領域の視野角は第１値より小さい第２値に対応することができる。
【0222】
本明細書のいくつかの実施例によれば、第１ノードの電位及び第２ノードの電位に基づいて共通発光信号（例：図１２の共通発光信号ＥＭ０）を出力するか、または第２ノードの電位に基づいて第２発光信号を出力する共通信号制御部（例：図１２の共通信号制御部１２１３）をさらに含むことができる。
【0223】
本明細書のいくつかの実施例によれば、スタート信号は、前段のステージから出力される少なくとも１つの発光信号を含むことができる。
【0224】
本明細書のいくつかの実施例によれば、ゲート駆動回路は、スキャン信号を出力するスキャン出力部をさらに含むことができる。
【0225】
本明細書の実施例による表示パネルは、複数の画素回路と、複数の画素回路のそれぞれに第１発光信号と第２発光信号を提供することに基づいて、前記複数の画素回路の駆動を制御するゲート駆動回路を含み、前記ゲート駆動回路は、第１モード（ｍｏｄｅ）信号の受信に対応して、第１ノードの電位に基づく前記第１発光信号または第２ノードの電位に基づく前記第２発光信号を出力する１モード制御部と、第２モード信号の受信に対応して、前記第１ノードの電位に基づく前記第１発光信号または前記第２ノードの電位に基づく前記第２発光信号を出力する第２モード制御部と、スタート信号、第１クロック信号、および第２クロック信号の中の少なくとも１つを用いて、前記第１ノードおよび前記第２ノードの電位を制御する制御部を含むことができる。
【0226】
本明細書の実施例によれば、運送手段の少なくとも一部に配置されて少なくとも１つのコンテンツを提供する表示装置は、複数の画素回路と、前記複数の画素回路のそれぞれに第１発光信号と第２発光信号を提供することに基づいて前記複数の画素回路の駆動を制御するゲート駆動回路を含み、前記ゲート駆動回路は、第１モード信号の受信に対応して第１ノードの電位に基づく前記第１発光信号または第２ノードの電位に基づく第２発光信号を出力する第１モード制御部と、第２モード信号の受信に対応して前記第１ノードの電位に基づく前記第１発光信号または前記第２ノードの電位に基づいて前記第２発光信号を出力する第２モード制御部と、スタート信号、第１クロック信号及び第２クロック信号の中の少なくとも１つを用いて前記第１ノード及び前記第２ノードの電位を制御する制御部を、含むことができる。
【0227】
以上、添付の図を参照して本発明の実施例をさらに詳細に説明したが、本発明は必ずしもこのような実施例に限定されるものではなく、本発明の技術思想から逸脱しない範囲内で種々変形して実施することができる。したがって、本発明に開示された実施例は、本発明の技術思想を限定するものではなく説明するためのものであり、そのような実施例によって本発明の技術思想の範囲が限定されるものではない。したがって、上記で説明した実施例はすべての点で例示的なものであり、限定的なものではないと理解されなければならない。本発明の保護範囲は、以下の特許請求の範囲によって解釈されなければならず、それと同等の範囲内にあるすべての技術思想は、本発明の権利範囲に含まれるものと解釈されなければならない。
【符号の説明】
【0228】
ＤＰ：表示パネル
ＴＣ：タイミングコントローラ
ＤＤ：データドライバ
ＧＤ：ゲートドライバ
ＰＡ：画素領域
ＰＵ：電源ユニット
ＡＡ：表示領域
ＢＺ：非表示領域
３１０：第１発光素子
３２０：第２発光素子
ＴＣ：タイミングコントローラ
ＤＤ：データドライバ
ＧＤ：ゲートドライバ
ＰＡ：画素領域
ＰＵ：電源ユニット
ＡＡ：表示領域
ＢＺ：非表示領域
３１０：第１発光素子
３２０：第２発光素子
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】