特開 2024-19841 半導体モジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024019841

(43)【公開日】2024-02-14

(54)【発明の名称】半導体モジュール

(51)【国際特許分類】

   H01L 25/07 20060101AFI20240206BHJP

【ＦＩ】

H01L25/04 C

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2022122569

(22)【出願日】2022-08-01

(71)【出願人】

【識別番号】000233273

【氏名又は名称】株式会社 日立パワーデバイス

(74)【代理人】

【識別番号】110000350

【氏名又は名称】ポレール弁理士法人

(72)【発明者】

【氏名】大塚 翼

(72)【発明者】

【氏名】高柳 雄治

(72)【発明者】

【氏名】安田 健太郎

(72)【発明者】

【氏名】千崎 泰

(57)【要約】

【課題】
１つのゲート抵抗体で複数の抵抗値を設定可能な半導体モジュールを提供する。
【解決手段】
本発明の半導体モジュール１０ａは、ゲート電極７を有する半導体チップ２と、ゲート電極７へゲート信号を供給するゲート制御端子６と、ゲート電極７とゲート制御端子６との間に接続されたゲート抵抗８とを有する半導体モジュールにおいて、ゲート抵抗８は、チップ抵抗３と、チップ抵抗３の表面に設けられた複数の電極４ａ，４ｂ，４ｃを有し、ゲート電極７またはゲート制御端子６と、複数の電極４ａ，４ｂ，４ｃのうちの１つとを接続したときに、それぞれの電極間で異なる抵抗値を示すことを特徴とする。
【選択図】図１

【特許請求の範囲】

【請求項1】

ゲート電極を有する半導体チップと、前記ゲート電極へゲート信号を供給するゲート制御端子と、前記ゲート電極と前記ゲート制御端子との間に接続されたゲート抵抗とを有する半導体モジュールにおいて、
前記ゲート抵抗は、チップ抵抗と、前記チップ抵抗の表面に設けられた複数の電極を有し、前記ゲート電極または前記ゲート制御端子と、前記複数の電極のうちの１つとを接続したときに、それぞれの電極間で異なる抵抗値を示すことを特徴とする半導体モジュール。

【請求項2】

請求項１に記載の半導体モジュールにおいて、
前記ゲート電極または前記ゲート制御端子の接続先の前記電極を変更することで前記ゲート抵抗の抵抗値を変更することを特徴とする半導体モジュール。

【請求項3】

請求項１に記載の半導体モジュールにおいて、
前記ゲート抵抗の前記電極のうちの少なくとも１つが、前記チップ抵抗の一方の主面に設けられ、前記ゲート抵抗の前記電極のうちの残りの電極が、前記チップ抵抗の他方の主面に設けられていることを特徴とする半導体モジュール。

【請求項4】

請求項１に記載の半導体モジュールにおいて、
前記ゲート抵抗のそれぞれの前記電極間の抵抗値が０より大きいことを特徴とする半導体モジュール。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体モジュールに関する。

【背景技術】

【0002】

電力用半導体装置は、多くの場合、スイッチング素子としての半導体素子を有する。例えば、ＭＯＳＦＥＴ（金属・酸化物・半導体・電界効果トランジスタ：Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）またはＩＧＢＴ（絶縁ゲートバイポーラトランジスタ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）のような、ゲート電極を有する半導体素子が用いられる。特に、大容量（Ｈｉｇｈ Ｐｏｗｅｒ）向けの半導体装置は、互いに並列に接続されたスイッチング素子を有することが多い。

【0003】

半導体装置において、半導体素子の寄生容量および浮遊インダクタンスから正帰還回路が形成されてその結果として寄生発振が生じることがあり、この寄生発振は半導体素子の並列数に比例して深刻となりやすい。そこで、この寄生発振を抑制するためにゲート抵抗がしばしば設けられる。

【0004】

ゲート抵抗を設けた半導体モジュールの例として、特許文献１がある。特許文献１には、ＭＯＳＦＥＴ１２０およびドライバ回路１３０の間にダンピング調整素子１４０を設けて電気的に接続し、ダンピング調整素子１４０のゲート抵抗Ｒｇの抵抗値を適宜調整することにより、ドライバ回路１３０の出力電圧に対するダンピング電圧（戻り電圧）Ｖｇｓ１の減衰率を制御するスイッチングモジュール１００が開示されている。ダンピング調整素子１４０を構成する金属部材１４２の厚さＨ１および幅Ｗ１を変更することにより、各素子との間隔及びボンディングワイヤ１５０、１５２の長さを一定とした上で、ダンピング調整素子１４０のゲート抵抗Ｒｇを調整することができることが開示されている。さらに、ゲート抵抗ＲｇにゲートインダクタンスＬｇやゲートキャパシタＣｇを接続し、ゲートインダクタンスＬｇの巻数を調整してインダクタンス値を変化させたり、ゲートキャパシタＣｇを構成する電極板の面積や間隔を変更することにより静電容量値を変化させることで接続回路の共振周波数を調整し、ドライバ回路１３０からＭＯＳＦＥＴ１２０に至る接続回路が構成するＲＬＣ直列回路における直列共振を抑制する構成が開示されている。特許文献１によれば、ＭＯＳＦＥＴの交換、あるいは使用周波数の変更等のスイッチングモジュールの仕様変更に伴って生じるダンピング電圧による誤作動の発生を抑制することができるとされている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０２１－０６４８８９号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、特許文献１では、ダンピング調整素子１４０を構成するゲート抵抗Ｒｇを変更するためには、厚さＨ１および幅Ｗ１を変えた金属部材１４２を新たに用意しなければならない。すなわち、ＭＯＳＦＥＴの交換、あるいは使用周波数の変更等の半導体モジュールの仕様変更に伴って、ゲート抵抗値の変更があった場合、それまで使用していたゲート抵抗とは別のゲート抵抗を新たに用意して交換しなければならず、コストの面で課題があった。

【0007】

本発明は、上記事情に鑑み、１つのゲート抵抗体で複数の抵抗値を設定可能な半導体モジュールを提供することにある。

【課題を解決するための手段】

【0008】

上記課題を解決するための本発明の一態様は、ゲート電極を有する半導体チップと、ゲート電極へゲート信号を供給するゲート制御端子と、ゲート電極とゲート制御端子との間に接続されたゲート抵抗とを有する半導体モジュールにおいて、ゲート抵抗は、チップ抵抗と、チップ抵抗の表面に設けられた複数の電極を有し、ゲート電極またはゲート制御端子と、複数の電極のうちの１つとを接続したときに、それぞれの電極間で異なる抵抗値を示すことを特徴とする半導体モジュールである。

【0009】

本発明のより具体的な構成は、特許請求の範囲に記載される。

【発明の効果】

【0010】

本発明によれば、１つのゲート抵抗体で複数の抵抗値を設定可能な半導体モジュールを提供することができる。これによって、ゲート抵抗を交換することなくゲート抵抗値を変更でき、仕様の変更が容易になる。

【0011】

上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。

【図面の簡単な説明】

【0012】

【図1】実施例１の半導体モジュールを模式的に示す上面図

【図2】図１のＡ部分を拡大する斜視図

【図3】実施例２の半導体モジュールを模式的に示す斜視図

【図4】実施例３の半導体モジュールを模式的に示す斜視図

【発明を実施するための形態】

【0013】

【実施例0014】

図１は実施例１の半導体モジュールを模式的に示す上面図である。図１に示すように、実施例１の半導体モジュール１０ａの大まかな構成は、放熱器１１の表面に配線パターン９ａ，９ｂと金属パターン１ａ，１ｂとが積層され、金属パターン１ａ，１ｂの表面に半導体チップ２およびゲート抵抗８が配置される。金属パターン１ａの一部には主端子１２が設けられる。また、半導体チップ２と金属パターン１ａの一部はワイヤ１３によって接続されている。

【0015】

次に、半導体モジュールの構成の一部について詳述する。図２は図１のＡ部分を拡大する斜視図である。図２に示すように、本発明の半導体モジュール１０ａは、ゲート電極７を有する半導体チップ２と、ゲート電極７へゲート信号を供給するゲート制御端子６と、ゲート電極７とゲート制御端子６との間に接続されたゲート抵抗８とを有する。

【0016】

より詳細な構成を説明すると、金属パターン１ａ，１ｂが図示しない絶縁基板の表面に形成されている。金属パターン１ａの表面には、スイッチング素子などの半導体チップ２が図示しない接合材により接合され、金属パターン１ｂの上にチップ抵抗３が図示しない接合材により接合されている。

【0017】

半導体チップ２のゲート電極７は、ボンディングワイヤ５ａによって、チップ抵抗３の表面に設けられた電極４ａと電気的に接合されている。電極４ｃは金属パターン１ｂとボンディングワイヤ５ｂによって接合されており、ゲート制御端子６と電気的に接続されている。

【0018】

ここで、ボンディングワイヤ５ａ、５ｂと接合するチップ抵抗３表面の電極４は電極４ａ、４ｃでなくともよく、例えばボンディングワイヤ５ａは電極４ｂに接続されていてもよい。また、電極４は４ａ、４ｂ、４ｃの３つである必要はなく、チップ抵抗３の表面に少なくとも２つ以上あればく、４つ以上備えてもよい。さらに、図２では電極４ａ、４ｂ、４ｃが紙面の左右方向に沿って配列されているが、紙面の奥から手前方向に沿って配列されていても良い。

【0019】

チップ抵抗３表面の電極４は、チップ抵抗３の内部で各々電気的に接続されており、それぞれの電極間では少なくとも０より大きい抵抗値を示し、異なる２電極間では違う抵抗値を示す。例えば、電極４ａと電極４ｃとの間の抵抗値は、電極４ｂと電極４ｃとの間の抵抗値とは異なるように設定されている。

【0020】

これにより、ボンディングワイヤ５ａ、５ｂと接合する、チップ抵抗３表面の電極４を変えるだけで、チップ抵抗３を交換することなく、半導体チップ２とゲート制御端子６との間のゲート抵抗値を容易に変更することが可能となる。

【実施例0021】

図３は実施例２の半導体モジュールを模式的に示す斜視図である。実施例１のチップ抵抗３は、電極４ａ，４ｂ，４ｃをチップ抵抗３の１つの面（主面）に設けていたが、は必ずしも１つの面に全てを設ける必要はなく、両面にあってもよい。その実施例を図３に示す。

【0022】

図３ではチップ抵抗３の下面に電極４ｄを設け、図示しない接合材にて金属パターン１ｂと接合している。また、電極４ｄとゲート制御端子６は金属パターン１ｂを介し、電気的に接合している。電極４ａ，４ｂ，４ｃは抵抗チップ内部で各々４ｄと電気的に接合しており、それぞれ違う抵抗値を示す。

【0023】

これにより、同じチップ抵抗面積を有する実施例１の構成と比較して、複数の抵抗値を実現することができる。