特開 2024-20195 位相雑音低減のためのインダクタトポロジー

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024020195

(43)【公開日】2024-02-14

(54)【発明の名称】位相雑音低減のためのインダクタトポロジー

(51)【国際特許分類】

   H01F 17/00 20060101AFI20240206BHJP

   H03B 5/08 20060101ALI20240206BHJP

   H03H 5/02 20060101ALI20240206BHJP

   H01F 27/33 20060101ALI20240206BHJP

   H01F 27/00 20060101ALI20240206BHJP

   H01F 27/28 20060101ALI20240206BHJP

【ＦＩ】

H01F17/00 D

H03B5/08 Z

H03H5/02

H01F27/33

H01F27/00 160

H01F27/28 K

【審査請求】有

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2023174158

(22)【出願日】2023-10-06

(62)【分割の表示】P 2022088208の分割

【原出願日】2022-05-31

(31)【優先権主張番号】17/479,774

(32)【優先日】2021-09-20

(33)【優先権主張国・地域又は機関】US

【公序良俗違反の表示】

（特許庁注：以下のものは登録商標）

１．３ＧＰＰ

(71)【出願人】

【識別番号】503260918

【氏名又は名称】アップル インコーポレイテッド

【氏名又は名称原語表記】Ａｐｐｌｅ Ｉｎｃ．

【住所又は居所原語表記】Ｏｎｅ Ａｐｐｌｅ Ｐａｒｋ Ｗａｙ，Ｃｕｐｅｒｔｉｎｏ， Ｃａｌｉｆｏｒｎｉａ ９５０１４， Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】100094569

【弁理士】

【氏名又は名称】田中 伸一郎

(74)【代理人】

【識別番号】100103610

【弁理士】

【氏名又は名称】▲吉▼田 和彦

(74)【代理人】

【識別番号】100067013

【弁理士】

【氏名又は名称】大塚 文昭

(74)【代理人】

【識別番号】100139712

【弁理士】

【氏名又は名称】那須 威夫

(74)【代理人】

【識別番号】100121979

【弁理士】

【氏名又は名称】岩崎 吉信

(72)【発明者】

【氏名】イ－アン リ

(72)【発明者】

【氏名】アフメド アイ フセイン

(72)【発明者】

【氏名】イ ザオ

(57)【要約】

【課題】位相雑音低減のためのインダクタトポロジーの技術を提供する。
【解決手段】電圧制御発振器がインダクタを含んでもよい。インダクタは、電子部品に連結された第１のコイルを含んでもよい。インダクタは、第１の回路構成要素に連結された第１のコイルと、接合部を介して第１の回路構成要素に連結されており、第１のコイルと並列である第２のコイルと、第２の回路構成要素、第１のコイル、及び第２のコイルに連結された共有回路経路と、を含んでもよく、共有回路経路は、接合部に重なっている。インダクタは、電子部品によって生成された位相雑音を低減するように構成されていてもよい。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１の端子と、
第２の端子と、
前記第２の端子に連結された共有分岐と、
前記第１の端子から前記共有分岐まで反時計回り方向に延在している、前記第１の端子に連結された第１のコイルと、
前記第１の端子から前記共有分岐まで時計回り方向に延在している、前記第１の端子に連結された第２のコイルであって、前記第１のコイルが前記第２のコイルと前記共有分岐について対称である、第２のコイルと、
を備える、インダクタ。

【請求項2】

前記第１の端子が前記第２の端子に重なっている、請求項１に記載のインダクタ。

【請求項3】

前記第１の端子が前記第１のコイル及び前記第２のコイルへと分かれている、請求項１に記載のインダクタ。

【請求項4】

前記共有分岐が、前記第１のコイル及び前記第２のコイルと接合している、請求項１に記載のインダクタ。

【請求項5】

前記第１のコイルと前記第２のコイルとが同じ直径を有する、請求項１に記載のインダクタ。

【請求項6】

前記第１のコイルが第１の入力分岐を介して前記第１の端子に連結されており、前記第２のコイルが第２の入力分岐を介して前記第１の端子に連結されている、請求項１に記載のインダクタ。

【請求項7】

前記第１の入力分岐及び前記第２の入力分岐が前記共有分岐と同一の広がりを有する、請求項６に記載のインダクタ。

【請求項8】

前記第１の入力分岐を前記第２の入力分岐に連結するカプラーを備え、前記カプラーの横軸が前記共有分岐の横軸と交差している、請求項６に記載のインダクタ。

【請求項9】

前記共有分岐が前記カプラーに重なっている、請求項８に記載のインダクタ。

【請求項10】

１つ以上のアンテナと、
前記１つ以上のアンテナに連結された送受信器と、を備え、前記送受信器が第１の回路、第２の回路、及びインダクタを含み、前記インダクタが、前記第１の回路に連結された第１のコイル及び第２のコイルと、前記第１のコイル及び前記第２のコイルに連結されており、前記インダクタを二分しており、前記第２の回路に連結された共有分岐とを有し、前記第１のコイルが前記第２のコイルと並列である、
電子デバイス。

【請求項11】

前記インダクタが、前記第１の回路によって生成された位相雑音を低減するように構成されている、請求項１０に記載の電子デバイス。

【請求項12】

電流が前記インダクタに与えられたときに、前記第１のコイルが第１の磁場を生成し、前記第２のコイルが第２の磁場を生成し、前記第１の磁場が前記第２の磁場と大きさがほぼ等しく、かつ前記第２の磁場とは反対方向である、請求項１０に記載の電子デバイス。

【請求項13】

前記第１のコイル及び前記第２のコイルが各々、少なくとも部分的に８角形の形状である、請求項１０に記載の電子デバイス。

【請求項14】

前記第１のコイル及び前記第２のコイルが各々、７つの辺を備える、請求項１０に記載の電子デバイス。

【請求項15】

前記７つの辺の各々が、前記７つの辺のうち別のものと１３５度の角度を形成する、請求項１４に記載の電子デバイス。

【請求項16】

前記７つの辺のうち１つが前記共有分岐を備える、請求項１４に記載の電子デバイス。

【請求項17】

第１の回路構成要素と、
第２の回路構成要素と、
インダクタと、を備える電圧制御発振器であって、
前記インダクタが、前記第１の回路構成要素に連結された第１のコイルと、前記第１の回路構成要素に接合部を介して連結されており、前記第１のコイルと並列である第２のコイルと、前記第２の回路構成要素、前記第１のコイル、及び、前記第２のコイルに連結された共有回路経路と、を含み、前記共有回路経路が前記接合部に重なっている、電圧制御発振器。

【請求項18】

前記インダクタが、前記第１の回路構成要素のうち前記１つから第１の信号を受信し、前記第１の信号よりも少ない位相雑音を有する第２の信号を生成するように構成されている、請求項１７に記載の電圧制御発振器。

【請求項19】

前記インダクタが、前記第２の信号を前記第２の回路構成要素に出力するように構成されている、請求項１８に記載の電圧制御発振器。

【請求項20】

前記第１のコイルが、第１の入力を介して前記第１の回路構成要素に連結されており、前記第１の入力が、前記第２のコイルを前記第１の回路構成要素に連結している前記接合部に重なっている、請求項１７に記載の電圧制御発振器。

【発明の詳細な説明】

【技術分野】

【0001】

本実施形態は一般にインダクタに関し、より具体的には電圧制御発振器（ＶＣＯ）のインダクタに関する。

【背景技術】

【0002】

モバイル通信デバイスでは、送受信器が無線信号を送信及び受信することがある。送受信器は、送信信号又は受信信号の周波数を変更する電圧制御発振器（ＶＣＯ）を含むことがある。ところが、ＶＣＯは、送受信器の性能及び送信信号又は受信信号の品質に影響を及ぼし得る位相雑音（例えば、完全な周期性からの時間領域での逸脱に対応する、送信信号又は受信信号の位相におけるランダムな変動の周波数領域表現）を生成することがある。

【発明の概要】

【0003】

本明細書に開示される特定の実施形態の要約を以下に示す。これらの態様が、これらの特定の実施形態の概要を読者に提供するためだけに提示され、これらの態様が、この開示の範囲を限定するものではないことを理解されたい。実際に、本開示は、以下に記載されない種々の態様を包含し得る。

【0004】

一実施形態では、インダクタが、第１の端子と、第２の端子と、第２の端子に連結された共有分岐と、を含んでもよい。このインダクタは、第１の端子から共有分岐まで反時計回り方向に延在している、第１の端子に連結された第１のコイルを更に含んでもよい。このインダクタは、第１の端子から共有分岐まで時計回り方向に延在している、第１の端子に連結された第２のコイルを更に含んでもよく、第１のコイルは第２のコイルと共有分岐について対称である。

【0005】

別の実施形態では、電子デバイスが１つ以上のアンテナを含んでもよい。この電子デバイスはまた、その１つ以上のアンテナに連結された送受信器を含んでもよい。この送受信器は、第１の回路と、第２の回路と、インダクタと、を含んでもよい。このインダクタは、第１の回路に連結された第１のコイル及び第２のコイルと、第１のコイル及び第２のコイルに連結されており、インダクタを二分しており、第２の回路に連結された共有分岐とを有してもよく、第１のコイルは第２のコイルと並列である。

【0006】

更に別の実施形態では、電圧制御発振器は、第１の回路構成要素と、第２の回路構成要素と、インダクタと、を含んでもよい。このインダクタは、第１の回路構成要素に連結された第１のコイルと、接合部を介して第１の回路構成要素に連結されており、第１のコイルと並列である第２のコイルと、第２の回路構成要素、第１のコイル、及び第２のコイルに連結された共有回路経路と、を含んでもよく、共有回路経路は接合部に重なっている。

【0007】

本開示の様々な態様に関連して、上述の特徴部の様々な改良が存在し得る。更なる特徴部もまた、これらの様々な態様に、同様に組み込むことができる。これらの改良及び追加的特徴部は、個別に、又は任意の組み合わせで存在し得る。例えば、例示される実施形態のうちの１つ以上に関連して以下で論じられる様々な特徴部は、本開示の上述の態様のうちのいずれにも、単独で、又は任意の組み合わせで、組み込むことができる。前述の概要は、請求内容を限定することなく読者に本開示の実施形態のある態様及び文脈を理解させるためだけのものである。

【0008】

以下の「発明を実施するための形態」を読了し、かつ以下の図面を参照することにより、本開示の様々な態様を、より良好に理解することができる。以下の図面では、同様の番号は同様の部品を参照する。

【図面の簡単な説明】

【0009】

【図1】本開示の実施形態による、電子デバイスのブロック図である。

【図2】本開示の実施形態による、図１の電子デバイスの機能図である。

【図3】本開示の実施形態による、図１の電子デバイスの送信器の概略図である。

【図4】本開示の実施形態による、図１の電子デバイスの受信器の概略図である

【図5】２つのコイルを８の字構成で直列に有するインダクタを示す図である。

【図6】本開示の実施形態による、２つのコイルを８の字構成で並列に有するインダクタを示す図である。

【図7A】本開示の実施形態による、図６のインダクタを３次元的に示す図である。

【図7B】本開示の実施形態による、図６のインダクタを３次元的に示す図である。

【図8】本開示の実施形態による、図５のインダクタのインダクタンス及び図６のインダクタのインダクタンスを示すプロットである。

【図9】本開示の実施形態による、図５のインダクタの品質係数及び図６のインダクタの品質係数を示すプロットである。

【図10】本開示の実施形態による、８の字並列インダクタの代替構成を示す図である。

【図11A】本開示の実施形態による、図１０のインダクタを３次元的に示す図である。

【図11B】本開示の実施形態による、図１０のインダクタを３次元的に示す図である。

【発明を実施するための形態】

【0010】

以下において、１つ以上の特定の実施形態を説明する。これらの実施形態の簡潔な説明を提供するために、本明細書には実際の実施態様の全ての特徴は示されていない。どのような工学プロジェクト又は設計プロジェクトの場合とも同様に、そのような実際的な実施態様の開発のいずれに際しても、実施態様ごとに異なり得る、システム関連及びビジネス関連の制約への準拠などの開発者の具体的な目的を達成するために、実施態様に固有の多数の決定を行わなければならないことが理解されるべきである。更には、そのような開発努力は、複雑で時間を要する場合もあるが、それにもかかわらず、本開示の利益を有する当業者にとっては、設計、製作、及び製造の慣例的な仕事であることを理解するべきである。

【0011】

本開示の様々な実施形態の要素を紹介するときに、冠詞「ａ」、「ａｎ」、及び「ｔｈｅ」は、１つ以上の要素があることを意味する。用語「を備える、を含む（ｃｏｍｐｒｉｓｉｎｇ）」、「を含む（ｉｎｃｌｕｄｉｎｇ）」、及び「を有する（ｈａｖｉｎｇ）」は、包括的であることを意図し、列挙した要素以外の付加的な要素がある可能性があることを意味する。更に、本開示の「一実施形態」又は「実施形態」の参照は、列挙した特徴を組み込む追加の実施形態の存在を除外するように解釈されることを意図したものではないことを理解されたい。更に、特定の特徴、構造、又は特性が、１つ以上の実施形態において適切に組み合わせられてもよい。「およそ」、「近い」、「約」、「近接する」、及び／又は「実質的に」という用語の使用は、適切又は予想可能ないずれの誤差の許容範囲内（例えば、目標の０．１％以内、目標の１％以内、目標の５％以内、目標の１０％以内、目標の２５％以内など）なども、目標（例えば、設計、値、量）の近くを含むことを意味すると理解されるべきである。更に、理解すべきこととして、本明細書で提供される正確な値、数、測定などはいずれも、正確な値、数、測定などの近似値（例えば、適切又は予想可能な誤差の許容範囲内）を含むと意図される。

【0012】

本開示は、電圧制御発振器（ＶＣＯ）における位相雑音を低減すること、より具体的には、ＶＣＯ内に位置するインダクタを使用して低減することに向けられている。特に、インダクタの電力消費及び／又は品質係数を増加させると、位相雑音が低下し得る。インダクタの品質係数は、所与の周波数における抵抗に対するインダクタの誘導リアクタンスの比率であり、インダクタの効率のメジャである。すなわち、インダクタの品質係数が高いほど、そのインダクタは理想的なインダクタとして挙動し得る。

【0013】

インダクタの電力消費が増加するように設計することにより、ＶＣＯ位相雑音の低減を達成し得る。インダクタの電力消費を増加させるには、インダクタ内の１つ以上のコイルの内径を減少させることによって、インダクタのインダクタンスを低減するべきである。ところが、内径が小さくなるにつれてインダクタの品質係数は低減し、このことは、相雑音を増加させてインダクタンスを減少させることの利点を打ち消すことがある。更に、インダクタが１次磁束相殺を提供するために直列８の字（又は８形）のトポロジーを有すると仮定すると、８の字コイルの内径を両方とも減少させると、更に低い品質係数につながることがある。例として、直列８の字インダクタの２つのコイルが同じインダクタンスを有する場合、インダクタの総インダクタンスは、２つのコイルのインダクタンスの合計となる。

【0014】

本開示の実施形態は、磁束相殺を維持しながら、（例えば、直列８の字構成と比較して）インダクタンスの減少及び品質係数の増加を達成して位相雑音を低減する、インダクタトポロジーを提供する。本開示の並列８の字インダクタ構成では、コイルは並列に配置されており、各コイルのインダクタンス（各コイルが同じインダクタンスを有すると仮定する）の半分にほぼ等しい総インダクタンスを有するインダクタを形成している。これは、２つのコイルが直列に配置されており、インダクタの総インダクタンスが各コイルのインダクタンスの合計となるインダクタを形成している、直列８の字構成とは対照的である。本提案のインダクタの各コイルは、並列８の字インダクタ構成によって、（例えば、直列８の字構成と比較して）より大きなインダクタンス及び内径を有し得るので、インダクタの品質係数の増大が実現される。このインダクタンスの減少及び品質係数の増加によって、位相雑音の減少がもたらされ得る。

【0015】

図１は、本開示の態様による電子デバイス１０のブロック図である。電子デバイス１０は、とりわけ、１つ以上のプロセッサ１２（本明細書では便宜上、集合的に単一のプロセッサと呼ばれ、どのような適切な形で処理回路内に実装されてもよい）、メモリ１４、不揮発性記憶装置１６、ディスプレイ１８、入力構造体２２、入出力（Ｉ／Ｏ）インタフェース２４、ネットワークインタフェース２６、及び電源２９を含んでもよい。図１に示される様々な機能ブロックは、ハードウェア要素（回路を含む）、ソフトウェア要素（機械実行可能命令を含む）、又はハードウェア要素とソフトウェア要素の両方の組み合わせ（ロジックと称され得る）を含んでもよい。プロセッサ１２、メモリ１４、不揮発性記憶装置１６、ディスプレイ１８、入力構造体２２、入出力（Ｉ／Ｏ）インタフェース２４、ネットワークインタフェース２６、及び／又は電源２９は各々、互いの間でデータを送信及び／又は受信するために、直接的に、又は間接的に（例えば、別の構成要素、通信バス、ネットワークを介して）、互いに通信可能に連結されていてもよい。図１は特定の実施態様の一例に過ぎず、電子デバイス１０内にあってもよい構成要素のタイプを示すものであることに留意されたい。

【0016】

例として、電子デバイス１０は、どのような適切なコンピューティングデバイスを含んでもよく、それには、デスクトップ又はノートブックコンピュータ（例えば、Ａｐｐｌｅ Ｉｎｃ．（Ｃｕｐｅｒｔｉｎｏ，Ｃａｌｉｆｏｒｎｉａ）から入手可能なＭａｃＢｏｏｋ（登録商標）、ＭａｃＢｏｏｋ（登録商標） Ｐｒｏ、ＭａｃＢｏｏｋ Ａｉｒ（登録商標）、ｉＭａｃ（登録商標）、Ｍａｃ（登録商標） ｍｉｎｉ、又はＭａｃ Ｐｒｏ（登録商標）の形で）、無線電子デバイス又はスマートフォン（例えば、Ａｐｐｌｅ Ｉｎｃ．（Ｃｕｐｅｒｔｉｎｏ，Ｃａｌｉｆｏｒｎｉａ）から入手可能なｉＰｈｏｎｅ（登録商標）のモデルの形で）などのポータブル電子装置又はハンドヘルド電子デバイス、タブレット（Ａｐｐｌｅ Ｉｎｃ．（Ｃｕｐｅｒｔｉｎｏ，Ｃａｌｉｆｏｒｎｉａ）から入手可能なｉＰａｄ（登録商標）のモデルの形で）、ウェアラブル電子デバイス（例えば、Ａｐｐｌｅ Ｉｎｃ．（Ｃｕｐｅｒｔｉｎｏ，Ｃａｌｉｆｏｒｎｉａ）から入手可能なＡｐｐｌｅ Ｗａｔｃｈ（登録商標）の形で）が含まれる。本明細書では図１内のプロセッサ１２及び／又は他の関連する項目が全体的に「データ処理回路」と称され得ることに、留意されたい。そのようなデータ処理回路は、全体として、又は部分的に、ソフトウェアとして、ハードウェアとして、又はその両方として実施されてもよい。更に、図１内のプロセッサ１２及び／又は他の関連する項目は、単一に収容された処理モジュールであってもよいし、又は、電子デバイス１０内の他の要素のいずれかの中に、全体として、若しくは部分的に組み込まれていてもよい。プロセッサ１２は、汎用マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ（ＤＳＰ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブル論理デバイス（ＰＬＤ）、コントローラ、状態マシン、ゲートロジック、別個の複数ハードウェア構成要素、専用のハードウェア有限状態マシン、又は情報の計算若しくは他の操作を実行し得るどのような適切なエンティティのどのような組み合わせで実装されてもよい。プロセッサ１２は、１つ以上のアプリケーションプロセッサ、１つ以上のベースバンドプロセッサ、又はその両方を含んでもよく、本明細書に記載の様々な機能を実行する。

【0017】

図１の電子デバイス１０では、プロセッサ１２は、メモリ１４及び不揮発性メモリ１６と動作可能に連結されており、様々なアルゴリズムを実行してもよい。プロセッサ１２によって実行されるそのようなプログラム又は命令は、１つ以上の有形のコンピュータ可読媒体を含む、どのような適切な製造品に記憶されていてもよい。有形のコンピュータ可読媒体は、命令又はルーチンを格納するために、個別に、又は集合的に、メモリ１４及び／又は不揮発性記憶装置１６を含んでもよい。メモリ１４及び不揮発性記憶装置１６は、ランダムアクセスメモリ、読み出し専用メモリ、書き換え可能フラッシュメモリ、ハードディスク、及び光ディスクなどの、データ及び実行可能命令を記憶するためのどのような適切な製造品を含んでもよい。また、そのようなコンピュータプログラム製品上に符号化されたプログラム（例えば、オペレーティングシステム）はまた、電子デバイス１０が様々な機能を提供できるようにするためにプロセッサ１２によって実行され得る命令を含んでもよい。

【0018】

ある特定の実施形態では、ディスプレイ１８は、電子デバイス１０上で生成された画像をユーザが容易に見られるようにしてもよい。いくつかの実施形態では、ディスプレイ１８はタッチスクリーンを含んでもよく、タッチスクリーンは、ユーザが電子デバイス１０のユーザインタフェースと容易に相互作用できるようにしてもよい。更に、理解すべきこととして、いくつかの実施形態では、ディスプレイ１８は、１つ以上の、液晶ディスプレイ（ＬＣＤ）、発光ダイオード（ＬＥＤ）ディスプレイ、有機発光ダイオード（ＯＬＥＤ）ディスプレイ、アクティブマトリックス有機発光ダイオード（ＡＭＯＬＥＤ）ディスプレイ、又はこれら及び／若しくは他のディスプレイ技術のいくつかの組み合わせを含んでもよい。

【0019】

電子デバイス１０の入力構造２２は、ユーザが電子デバイス１０と相互作用（例えば、ボタンを押して音量レベルを増減する）できるようにしてもよい。Ｉ／Ｏインタフェース２４は、電子デバイス１０がネットワークインタフェース２６などの様々な他の電子デバイスとインタフェースできるようにしてもよい。いくつかの実施形態では、Ｉ／Ｏインタフェース２４は、ＡｐｐｌｅＩｎｃ．（Ｃｕｐｅｒｔｉｎｏ，Ｃａｌｉｆｏｒｎｉａ）が提供するＬｉｇｈｔｎｉｎｇコネクタ、ユニバーサルシリアルバス（ＵＳＢ）、又は他の類似したコネクタ及びプロトコルなどの標準的なコネクタ及びプロトコルを使用した充電及び／又はコンテンツ操作のための有線接続用のＩ／Ｏポートを含んでもよい。ネットワークインタフェース２６は、例えば、超広帯域（ＵＷＢ）又はＢｌｕｅｔｏｏｔｈ（登録商標）などのパーソナルエリアネットワーク（ＰＡＮ）用、ＩＥＥＥ８０２．１１ｘプロトコルファミリの１つ（例えば、ＷＩ－ＦＩ（登録商標））を用いるローカルエリアネットワーク（ＬＡＮ）又は無線ローカルエリアネットワーク（ＷＬＡＮ）用、並びに／又は、例えば第３世代（３Ｇ）セルラーネットワーク、ユニバーサルモバイル通信システム（ＵＭＴＳ）、第４世代（４Ｇ）セルラーネットワーク、ロングタームエボリューション（ＬＴＥ（登録商標））、ロングタームエボリューションライセンス補助アクセス（ＬＴＥ－ＬＡＡ）セルラーネットワーク、第５世代（５Ｇ）セルラーネットワーク、及び／若しくは、ニューレディオ（ＮＲ）セルラーネットワーク、衛星ネットワークなどを含む、第３世代パートナーシッププロジェクト（３ＧＰＰ）に関連するいずれかの標準などの広域ネットワーク（ＷＡＮ）用の、１つ以上のインタフェースを含んでもよい。特に、ネットワークインタフェース２６は、ミリメートル波（ｍｍ波）周波数範囲（例えば、２４．２５～３００ギガヘルツ（ＧＨｚ））を含む５Ｇ仕様のリリース１５セルラー通信規格、及び／又は、無線通信に使用される周波数範囲を規定かつ／又は有効化する他のいずれかのセルラー通信標準リリース（例えば、リリース１６、リリース１７、それ以降のいずれかのリリース）を使用するための１つ以上のインタフェースを含んでもよい。電子デバイス１０のネットワークインタフェース２６は、前述のネットワーク（例えば、５Ｇ、Ｗｉ－Ｆｉ、ＬＴＥ－ＬＡＡなど）を介した通信を可能にしてもよい。

【0020】

ネットワークインタフェース２６は、例えば、広帯域固定無線アクセスネットワーク（例えば、ＷＩＭＡＸ（登録商標））、モバイル広帯域無線ネットワーク（モバイルＷＩＭＡＸ（登録商標））、非同期デジタル加入者回線（ＡＤＳＬ、ＶＤＳＬなど）、デジタルビデオ地上波放送（ＤＶＢ－Ｔ）及びその拡張ＤＶＢハンドヘルド（ＤＶＢ－Ｈ（登録商標））ネットワーク、超広帯域（ＵＷＢ）ネットワーク、交流（ＡＣ）電力線などのための１つ以上のインタフェースもまた含んでもよい。

【0021】

図示するように、ネットワークインタフェース２６は、送受信器３０を含んでもよい。いくつかの実施形態では、送受信器３０の全て又は一部が、プロセッサ１２内に配置されてもよい。送受信器３０は、１つ以上のアンテナを介して様々な無線信号の送信及び受信をサポートしてもよく、よって、送信器及び受信器を含んでもよい。送受信器３０は、インダクタを更に含んでもよく、インダクタは、回路の位相雑音を低減するために、送受信器３０のどのような適切な回路に連結されていてもよい。電子デバイス１０の電源２９は、充電式リチウムポリマー（Ｌｉ－ｐｏｌｙ）バッテリ及び／又は交流（ＡＣ）電力変換装置などの、どのような適切な電源であってもよい。ある特定の実施形態では、電子デバイス１０は、コンピュータ、ポータブル電子デバイス、ウェアラブル電子デバイス、又は他の種類の電子デバイスの形を取ってもよい。

【0022】

図２は、本開示の実施形態による、図１の電子デバイスの機能図である。図示するように、プロセッサ１２、メモリ１４、送受信器３０、送信器５２、受信器５４、及び／又はアンテナ５５（５５Ａ～５５Ｎとして示され、集合的にアンテナ５５と呼ばれる）は、互いの間でデータを送信及び／又は受信するために、直接的に、又は間接的に（例えば、別の構成要素、通信バス、ネットワークを介して）、互いに通信可能に連結されていてもよい。

【0023】

電子デバイス１０は、例えば、ネットワーク（例えば、基地局を含む）又は直接接続を介して、電子デバイス１０と外部デバイスとの間でデータの送信及び受信をそれぞれ可能にする送信器５２及び／又は受信器５４を含んでもよい。図示するように、送信器５２及び受信器５４は、結合されて送受信器３０となってもよい。電子デバイス１０はまた、送受信器３０に電気的に連結された１つ以上のアンテナ５５Ａ～５５Ｎを有してもよい。アンテナ５５Ａ～５５Ｎは、シングルビーム、デュアルビーム、又はマルチビーム配列などで、無指向性又は指向性の構成に構成されてもよい。各アンテナ５５は、１つ以上のビーム及び様々な構成に関連付けられてもよい。いくつかの実施形態では、あるアンテナグループ又はモジュールのアンテナ５５Ａ～５５Ｎのうち複数のアンテナが、それぞれの送受信器３０に通信可能に連結されていてもよく、建設的及び／又は破壊的に結合してビームを形成し得る無線周波数信号を各々が発信してもよい。電子デバイス１０は、様々な通信規格に適した複数の送信器、複数の受信器、複数の送受信器、及び／又は複数のアンテナを含んでもよい。いくつかの実施形態では、送信器５２及び受信器５４は、有線又は電信線の他のシステム又は手段を介して情報を送信及び受信してもよい。

【0024】

図示するように、電子デバイス１０の様々な構成要素は共に、バスシステム５６によって連結されていてもよい。バスシステム５６は、データバスを含んでもよく、データバスに加えて、例えば、電力バス、制御信号バス、及びステータス信号バスもまた含んでもよい。電子デバイス１０の構成要素は、共に連結されてもよいし、又は、なんらかの他の機構を使用して、互いに入力を受信若しくは提供してもよい。

【0025】

上述したように、電子デバイス１０の送受信器３０は、電子デバイス１０が無線信号を送信及び受信できるようにするために、少なくとも１つのアンテナに連結された送信器及び受信器を含んでもよい。図３は、本開示の実施形態による、送受信器３０の一部であってもよい送信器５２（例えば、送信回路）のブロック図である。図示するように、送信器５２は、発信データ６０を、１つ以上のアンテナ５５を介して送信されるデジタル信号の形で受信してもよい。このデジタル信号を、送信器５２のデジタル－アナログ変換器（ＤＡＣ）６２がアナログ信号に変換してもよく、変換されたアナログ信号を変調器６３がキャリア信号と結合してもよい。ミキサー６４が、電圧制御発振器６６（ＶＣＯ）を介してキャリア信号の周波数を変更してもよい。ＶＣＯ６６は、発振周波数が電圧によって制御される発振器である。ＶＣＯ６６は、１つ以上の抵抗器、コンデンサ、インダクタ（ＶＣＯ６６によって受信された入力信号内の位相雑音を低減して出力信号を出力する、本明細書に記載のインダクタを含む）、トランジスタ、ダイオードなどの１つ以上の回路構成要素を含んでもよい。いくつかの実施形態では、ＶＣＯ６６は、デジタル制御発振器（ＤＣＯ）を含んでもよい。ＤＣＯは、ＤＡＣ６２によって提供されるキャリア信号によって駆動されるＶＣＯ６６を指してもよい。

【0026】

電力増幅器（ＰＡ）６７が、ミキサー６４から無線周波数信号を受信し、変調された信号を、１つ以上のアンテナ５５を介した信号の送信を駆動するために適切なレベルにまで増幅してもよい。次いで、送信器５２のフィルタ６８（例えば、フィルタ回路及び／又はソフトウェア）が、増幅信号から望ましくない雑音を除去して、１つ以上のアンテナ５５を介して送信される送信データ７０を生成してもよい。フィルタ６８は、バンドパスフィルタ、バンドストップフィルタ、ローパスフィルタ、ハイパスフィルタ、及び／又はデシメーションフィルタなどの、増幅信号から望ましくない雑音を除去する、単数又は複数の、どのような適切なフィルタを含んでもよい。加えて、送信器５２は、送信器５２が発信データ６０を１つ以上のアンテナ５５を介して送信できるように、図示されていない、どのような適切な追加の構成要素を含んでもよいし、又は、示された構成要素のうち、ある特定のものを含まなくてもよい。例えば、送信器５２は、追加のミキサー及び／又は（例えば、ベースバンド周波数から中間周波数に入力信号を変換するための）デジタルアップコンバータを含んでもよい。別の例として、（増幅信号のフィルタリングが不要になり得るように）電力増幅器６７が増幅信号を所望の周波数範囲で出力する場合、送信器５２はフィルタ６８を含まなくてもよい。

【0027】

図４は、本開示の実施形態による、送受信器３０の一部であってもよい受信器５４（例えば、受信回路）の概略図である。図示するように、受信器５４は、１つ以上のアンテナ５５から受信データ８０をアナログ信号の形で受信してもよい。低雑音増幅器（ＬＮＡ）８１が、受信したアナログ信号を、受信器５４が処理するための適切なレベルに増幅してもよい。ミキサー８２が、増幅信号の周波数を電圧制御発振器８４（ＶＣＯ）を介して変更してもよい。ＶＣＯ８４は、上述した送信器５２のＶＣＯ６６と同じであるか、類似していてもよい。フィルタ８５（例えば、フィルタ回路及び／又はソフトウェア）が、交差チャネル干渉などの望ましくない雑音を信号から除去してもよい。フィルタ８５はまた、１つ以上のアンテナ５５によって受信された、所望の信号以外の周波数の追加の信号を除去してもよい。フィルタ８５は、バンドパスフィルタ、バンドストップフィルタ、ローパスフィルタ、ハイパスフィルタ、及び／又はデシメーションフィルタなどの、受信信号から望ましくない雑音又は信号を除去する、単数又は複数のどのような適切なフィルタを含んでもよい。復調器８６が、無線周波数エンベロープを除去し、かつ／又は、フィルタリングされた信号から、処理するための復調信号を抽出してもよい。アナログ－デジタル変換器（ＡＤＣ）８８が、復調アナログ信号を受信し、この信号を、電子デバイス１０によって更に処理される着信データ９０のデジタル信号に変換してもよい。加えて、受信器５４は、受信器５４が１つ以上のアンテナ５５を介して受信データ８０を受信できるように、図示されていない、どのような適切な追加の構成要素を含んでもよいし、又は示された構成要素のうち、ある特定のものを含まなくてもよい。例えば、受信器５４は、追加のミキサー及び／又は（例えば、入力信号を中間周波数からベースバンド周波数に変換するための）デジタルダウンコンバータを含んでもよい。

【0028】

本明細書の実施形態は、位相雑音を低減するインダクタトポロジーを提供する。本開示の並列８の字インダクタ構成では１つのインダクタの２つのコイルが並列に配置されており、インダクタの総インダクタンスは、（各コイルが等価なインダクタンスを有するときは）各コイルのインダクタンスの約半分となる。並列８の字インダクタ構成によって、各コイルのインダクタンス及び内径は、（例えば、直列８の字インダクタ構成と比較した場合）より大きくなり得るので、インダクタの品質係数が改善され得る。すなわち、直列８の字インダクタ構成は、直列に配置された２つのコイルを有してもよく、したがって、直列８の字インダクタの総インダクタンスは、各コイルのインダクタンスの合計となり得る。したがって、並列８の字インダクタ構成は、インダクタンスの減少及び品質係数の増加によって、より低い位相雑音を生成し得る。

【0029】

上記を念頭に置いて、また、比較のために、図５は、２つのコイルが直列に８の字構成になっているインダクタ１００を示す。第１の直列コイル１０２は、内径１０４を有してもよい。内径１０４は、５マイクロメートル～８０マイクロメートル、３０マイクロメートル～７０マイクロメートル、４０マイクロメートル～６０マイクロメートル、４５マイクロメートル、及び／又は５５マイクロメートルなど、１マイクロメートルより大きくてもよい。第１の直列コイル１０２の内径１０４は、第１の直列コイル１０２のインダクタンスＬを画定し得る。第１の直列コイル１０２は、電流が（例えば、反時計回り方向１０５で）第１の直列コイル１０２に与えられると、磁束１０６を（例えば、ｚ軸に沿った正の方向、つまり、図５のページ又は紙面から「出る」方向に）生成し得る。第１の直列コイル１０２が第２の直列コイル１０８と直列で、第２の直列コイル１０８が、第１の接合部１０９及び第２の接合部１１１を介して第１の直列コイル１０２に連結されていてもよい。第２の直列コイル１０８は、第１の直列コイル１０２から第１の接合部１０９を介して電流を受信し、更に第２の接合部１１１を介して回路を完成してもよい。更に、第２の接合部１１１は、第１の接合部１０９に重なっていてもよい（例えば、ｚ軸に関して第１の接合部１０９とは異なるｘ－ｙ平面の上方又はその平面上に配置される）が、代替の実施形態では、第１の接合部１０９が第２の接合部１１１に重なっていてもよい。第２の接合部１１１は、接続部１１５Ａを介して第１の直列コイル１０２に連結されていてもよい。すなわち、接続部１１５Ａは、第１の直列コイル１０２が配置されたｘ－ｙ平面と、第２の接合部１１１が配置されたｘ－ｙ平面との間に配置されてもよいし、かつ／又はそれらの平面を含んでもよい。同様に、第２の接合部１１１は、接続部１１５Ｂを介して第２の直列コイル１０８に連結されていてもよい。すなわち、第２の接続部１１５Ｂは、第２の直列コイル１０８が配置されたｘ－ｙ平面と、第２の接合部１１１が配置されたｘ－ｙ平面との間に配置されてもよいし、かつ／又はそれらの平面を含んでもよい。

【0030】

第２の直列コイル１０８は、内径１０４とほぼ同一の内径を有してもよい。したがって、第２の直列コイル１０８の内径１０４は、第１の直列コイル１０２と同じインダクタンスＬを画定し得る。第２の直列コイル１０８は、電流が（例えば、時計回り方向１０７で）第２の直列コイル１０８に与えられると、磁束１０６に対して大きさは等しいが、方向が反対の（例えば、ｚ軸に沿った負の方向、つまり、図５のページ又は紙面に「入る」方向の）磁束１１３を生成し得る。第１の直列コイル１０２の磁束１０６は、第２の直列コイル１０８の磁束１１３と大きさが等しく、方向が反対であり得る。このことにより、各コイルを通って進む電流によって生成される磁束１０６、１１３の磁束相殺がもたらされ得る。いくつかの実施形態では、第１の直列コイル１０２及び第２の直列コイル１０８のｚ軸に沿った磁束１０６、１１３の方向は切り換えられてもよい。

【0031】

いくつかの実施形態では、第１の直列コイル１０２及び第２の直列コイル１０８は、送信器５２のＶＣＯ６６の１つ以上の回路構成要素（例えば、抵抗器、コンデンサ、追加のインダクタ、トランジスタ、ダイオードなど）に連結されていてもよいが、追加又は代替の実施形態では、第１の直列コイル１０２及び第２の直列コイル１０８は、位相雑音を低減するために他のどのような適切な構成要素に連結されていてもよい。例えば、インダクタ１００が直列に連結されているとき、第１の回路構成要素は、正極トレース１１０（例えば、正のピン又は端子）を介してインダクタ１００に電流を提供又は出力してもよく、その電流が、負極トレース１１２（例えば、負のピン又は端子）を介して第２の回路構成要素に送信されてもよい。インダクタ１００が並列に連結されている場合、第１の回路構成要素及び第２の構成要素は、単一の構成要素であってもよい。第１の直列コイル１０２は正極トレース１１０及び負極トレース１１２に直接（例えば、第１の直列コイル１０２と電子構成要素との間に一切の中間回路又は構成要素なしで）連結されていてもよく、一方で、第２の直列コイル１０８は正極トレース１１０及び負極トレース１１２に直接連結されていなくてもよい。すなわち、第１の直列コイル１０２の入力１１４は正極トレース１１０に連結されていてもよく、出力１１６は負極トレース１１２に連結されていてもよい。

【0032】

上述したように、ＶＣＯ６６及び／又はＶＣＯ８４の相雑音を低減することが所望される。ヘルツ（Ｈｚ）当たりのキャリアに対する相対デシベル（ｄＢｃ）で表した位相雑音は、ｄＢｃ／Ｈｚとして以下の式１を使用して決定し得る。

【数1】

【0033】

式１は、クーロン定数（Ｋ）、温度（Ｔ）、品質係数（Ｑ_t又はＱ）、電力消費の値（Ｐ_DC）、電流及び電圧の効率（それぞれα_I及びα_V）、トランジスタ（γ）の雑音係数、中心周波数（ω₀）、オフセット周波数（Δω）を含み得る。これらの係数の多くは静的であるか、環境に依存するので、これらの係数のうち、品質係数（Ｑ）及びＰ_DCは、位相雑音を低減するために合理的に変更され得る。したがって、品質係数（Ｑ）を増加させて、Ｐ_DCを減少させると、全体的に位相雑音を低下させ得る。

【0034】

Ｐ_DCを増加させると、インダクタ１００のインダクタンスＬが低減され得る。インダクタ１００のインダクタンスは、インダクタ１００の内径１０４と直接的に相関する。すなわち、内径１０４が小さくなるにつれて、インダクタンスが低減する。インダクタ１００の直列トポロジーに起因して、インダクタ１００の総インダクタンスは、第１の直列コイル１０２のインダクタンスと第２の直列コイル１０８のインダクタンスの合計となる。したがって、（例えば、一方又は両方のコイルの）内径１０４を縮小させると、インダクタ１００の総インダクタンスを低下させて、Ｐ_DCを増加させ、それにより、位相雑音を低減し得る。ところが、内径１０４が縮小するにつれて、インダクタ１００の品質係数（Ｑ）も減少する。これにより、全体的に位相雑音が高くなり得る。

【0035】

上記を念頭に置いて、図６は、本開示の実施形態による、２つのコイルを８の字構成で並列に有するインダクタ１２０を示す。第１のコイル１２２は、内径１２４を有してもよい。第１のコイル１２２の内径１２４は、第１のコイル１２２のインダクタンスＬを画定し得る。内径１２４は、５マイクロメートル～１５０マイクロメートル、３０マイクロメートル～１２０マイクロメートル、５０マイクロメートル～１００マイクロメートル、６０マイクロメートル～９０マイクロメートル、及び／又は７０マイクロメートル～８５マイクロメートルなど、１マイクロメートルより大きくてもよい。例えば、内径１２４は、約１００マイクロメートルであってもよい。正極トレース１１０によって電流が与えられると、電流は、第１のコイル１２２を通って（例えば、反時計回り方向１２３に）進み、（例えば、インダクタ１２０を二分している）回路経路又は共有分岐１２９を通って戻り、（例えば、ｚ軸に沿った正の方向、つまり図６の紙面又はページから「出る」方向の）磁束１２５を生成し得る。第１のコイル１２２は、共有分岐１２９に対して第２のコイル１２８の反対側に対称に配置されてもよい。

【0036】

第２のコイル１２８は、内径１２４とほぼ同一の内径を有してもよい。したがって、第２のコイル１２８の内径１２４は、第１のコイル１２２と同じインダクタンスＬを提供し得る。電流が正極トレース１１０によって与えられると、電流はまた、第２のコイル１２８を通って（例えば、時計回り方向１２６に、かつ、第１のコイル１２２を通って進行する電流にほぼ同時又は同時に）進み、共有分岐１２９を通って戻り、電流が第１のコイル１２２に与えられたときの磁束１２５と同じ大きさを有するが反対方向の（例えば、ｚ軸に沿った負の方向、つまり、図６のページ又は紙面に「入る」方向の）磁束１２７を生成し得る。このことにより、各コイル１２２、１２８を通って進む電流によってそれぞれ生成される磁束１２５、１２７の磁束相殺がもたらされ得る。いくつかの実施形態では、電流の方向、よって、第１のコイル１２２及び第２のコイル１２８のｚ軸に沿った磁束１２５、１２７の方向は交換されてもよい。代替の実施形態では、第２のコイル１２８は、内径１２４とは異なる内径を有してもよい。これによって、第２のコイル１２８は、電流が与えられたときに磁束１２７とは異なる大きさを有する磁束を生成することになるが、追加の回路又は構成要素によって、各コイル１２２、１２８の生成する磁束の差を補償する磁束を作り出してもよい。

【0037】

いくつかの実施形態では、第１のコイル１２２及び第２のコイル１２８は、正極トレース１１０及び負極トレース１１２に直接的に（一切の中間回路又は構成要素なしで）連結されてもいてもよい。インダクタ１２０が直列に連結されているとき、正極トレース１１０は第１の回路構成要素に連結されていてもよく、負極トレース１１２は第２の回路構成要素に連結されていてもよい。特に、第１の回路構成要素は、電流を有する入力信号を正極トレース１１０を介してインダクタ１２０に提供してもよく、インダクタ１２０は、入力信号の位相雑音を低減して、負極トレース１１２において第２の回路構成要素への出力信号を生成してもよい。インダクタ１２０が並列に連結されている場合、第１の回路構成要素及び第２の構成要素は、単一の構成要素であってもよい。

【0038】

第１のコイル１２２及び第２のコイル１２８は、共有入力１３０において正極トレース１１０に連結されていてもよく、第１のコイル１２２及び第２のコイル１２８は、共有出力１３２において負極トレース１１２に更に連結されていてもよい。第１のコイル１２２及び第２のコイル１２８の共有入力１３０は、第１のコイル１２２及び第２のコイル１２８に連結する接続部１３８Ａを含んでもよい。すなわち、接続部１３８Ａは、第１のコイル１２２が配置されたｘ－ｙ平面と、第２のコイル１２８が配置されたｘ－ｙ平面との間に配置されてもよいし、かつ／又はそれらの平面を含んでもよい。共有出力入力１３２は、第１のコイル１２２及び第２のコイル１２８に連結する接続部１３８Ｂを含んでもよい。すなわち、接続部１３８Ｂは、第１のコイル１２２が配置されたｘ－ｙ平面と、第２のコイル１２８が配置されたｘ－ｙ平面との間に配置されてもよいし、かつ／又はそれらの平面を含んでもよい。すなわち、入力１３０及び出力１３２は、第１のコイル１２２と第２のコイル１２８の間で共有される。共有入力１３０から、電流が各コイル１２２、１２８に分岐又は分割されてもよい。電流は、共有分岐１２９を介して共有出力１３２で再合流して、負極トレース１１２に連結し得る。第２のコイル１２８は、共有分岐１２９を負極トレース１１２に結合する接合部１３６の下に（例えば、接合部１３６より大きいｚ値を有するｘ－ｙ平面上に）配置された接合部１３４を介して、入力１３０から電流を受信してもよいが、いくつかの実施形態では、第２のコイル１２８は、接合部１３６の上方に（例えば、接合部１３６より大きいｚ値を有するｘ－ｙ平面上に）配置されてもよい。接合部１３４は、接続部１３８Ｃを介して第２のコイル１２８に連結されていてもよい。すなわち、接続部１３８Ｃは、第２のコイル１２８が配置されたｘ－ｙ平面と、接合部１３４が配置されたｘ－ｙ平面との間に配置されてもよいし、かつ／又はそれらの平面を含んでもよい。電流は正極トレース１１０からコイル１２２、１２８に入り、コイル１２２、１２８を通って進行し、共有分岐１２９及び負極トレース１１２からほぼ同時刻に（例えば、ほぼ同時に）コイル１２２、１２８から出るので、第１のコイル１２２は第２のコイル１２８に対して「並列」であると記述されてもよい。

【0039】

図示するように、第１のコイル１２２及び第２のコイル１２８のそれぞれの少なくとも一部分は、８角形の形状を含んでもよい。例えば、第１のコイル１２２及び第２のコイル１２８のそれぞれの８角形の形状の部分は、７つの辺の間に１３５°の角度を６つ有し、その７つの辺のうちの１つ（共有分岐１２９の部分）が第１の直線を形成しており、７つの辺のうち別の１つ（共有入力１３０に最も近いもの）は、第１の直線と（例えば、９０°の角度で）交差している第２の直線を形成していてもよい。実際は、各コイル１２２、１２８は、合計７つの辺を有してもよい。

【0040】

２つのコイルが並列であるインダクタ１２０のトポロジーを更に説明するために、図７Ａ及び図７Ｂは、本開示の実施形態による、図６のインダクタ１２０を３次元的に示す。図７Ａは、インダクタ１２０の上面図である。図示するように、入力１３０への第１のコイル１２２の接続部１３１は、入力１３０への第２のコイル１２８の接合部１３４の上に配置された（例えば、接合部１３４より大きなｚ値を有する）第１のｘ－ｙ平面上にルーティングされる。特に、入力１３０への第１のコイル１２２の接続部１３１は、共有分岐１２９を負極トレース１１２に結合する接合部１３６と同じ水準又はｘ－ｙ平面上にあってもよい。追加又は代替の実施形態では、入力１３０への第２のコイル１２８の接合部１３４は、入力１３０への第１のコイル１２２の接続部１３１及び接合部１３６の下に（例えば、それらよりも小さいｚ値を有するｘ－ｙ平面上に）配置されてもよい。更に、共有分岐１２９は、共有分岐１２９を負極トレース１１２に連結する接合部１３６と同じ水準又はｘ－ｙ平面に沿って、かつ、第２のコイル１２８から入力１３０への接合部１３４より上（例えば、接合部１３４よりもｚ軸に沿って大きな正の値のところ）で、接合点１４４で各コイル１２２、１２８からの電流を出力１３２に合流させてもよい。したがって、第１のコイル１２２及び第２のコイル１２８は、入力１３０への第１のコイル１２２の接続部１３１と、共有分岐１２９を負極トレース１１２に結合する接合部１３６とが重なるように構成されていてもよい。更に、図示するように、共有分岐１２９は接合部１３６に重なっている。

【0041】

更に、インダクタ１２０の金属は、電流を伝達し、かつ、インダクタ１２０の高さを電子デバイス１０内により良好に収まるように低減するのに適した、０．１マイクロメートル～１０マイクロメートル、０．５マイクロメートル～５マイクロメートル、１マイクロメートル～４マイクロメートル、２．５マイクロメートル～３．８マイクロメートル、及び／又は３マイクロメートル～３．７マイクロメートルなど、０．１マイクロメートルより大きい厚さを有してもよい。更に、第２のコイル１２８の入力１３０の接続部１３１の金属は、電流を伝達し、かつ、インダクタ１２０の高さを電子デバイス１０内により良好に収まるように低減するのに適した、０．０１マイクロメートル～２．５マイクロメートル、０．１マイクロメートル～１．５マイクロメートル、０．２５マイクロメートル～１マイクロメートル、及び／又は０．５マイクロメートル～０．８マイクロメートルなど、０．０１マイクロメートルより大きい厚さを有してもよい。加えて、接合部１３４及び１３６に位置する第２のコイル１２８の入力部１３０の接続部の金属は、電流を伝達し、かつインダクタ１２０の高さを過剰にすることなく接合部１３４及び１３６を互いに重ねられるようにするために適した、０．０１マイクロメートル～２．５マイクロメートル、０．１マイクロメートル～１．５マイクロメートル、０．２５マイクロメートル～１マイクロメートル、及び／又は０．７マイクロメートル～０．９マイクロメートルなど、０．０１マイクロメートルより大きい厚さを有してもよい。いくつかの実施形態では、インダクタ１２０の金属は、どのような適切な導電性材料に置き換えられていてもよい。

【0042】

図５で上述したように、インダクタ１００の第１の直列コイル１０２と第２の直列コイル１０８とは、互いに直列である。これにより、インダクタ１００の総インダクタンスＬは両方のコイルのインダクタンスの合計となり得る。対照的に、図６のインダクタ１２０のトポロジーでは、第１のコイル１２２と第２のコイル１２８とが互いに並列になるように、第１のコイル１２２及び第２のコイル１２８のそれぞれの入力及び出力が直接（例えば、介在する構成要素又は回路なしで）正極トレース１１０及び負極トレース１１２に連結することが可能で、その結果、インダクタ１２０のインダクタンスは、以下の式２を使用して決定され得る。

【数2】

【0043】

式２は、インダクタ１２０の総インダクタンス、第１のコイル１２２のインダクタンスＬ₁、及び、第２のコイル１２８のインダクタンスＬ₂を定義し得る。第１のコイル１２２のインダクタンス（Ｌ₁）と第２のコイル１２８のインダクタンス（Ｌ₂）とが等価であるとき、インダクタ１２０の層インダクタンスＬ_TOTALは、コイルのうち１つのインダクタンスの約半分であり得る。

【0044】

インダクタ１２０の並列８の字構成により、２つのコイルを並列に使用しない、インダクタの他の構成例の欠点を回避し得る。例えば、２つのコイルの入力が第１の抵抗器を介して互いに連結されており、２つのコイルの出力が第２の抵抗器を介して互いに連結されている場合は、２つのコイルが互いに遠すぎて、それぞれのコイル内を進む電流によって生成される磁束の磁束相殺が十分に得られない。ただし、１つの高速コンデンサバンクに両方のコイルが連結されており、そこで各コイルの入力及び出力が互いに接続されていてもよい。

【0045】

別の構成例では、２つのコイルは互いに近接して位置しながらも、各コイルの入力及び出力が互いに反対方向に向いていてもよい。したがって、２つのコイルは共に連結されていなくてもよい。２つのコイルが近接していることにより、それぞれのコイル内を進む電流によって生成される磁束の磁束相殺が適切に得られる。ただし、各コイルは、互いに非同期的に、それぞれの高速コンデンサバンクから電力を受信してもよい。インダクタの適切な誘導及び性能のために、高速コンデンサバンクは互いに同期される必要があり得る。比較すると、インダクタ１２０の並列８の字構成は、そのトポロジーによって、これらの構成例に固有の欠点を回避する。

【0046】

上記を念頭に置いて、図８は、本開示の実施形態による、図５のインダクタ１００のインダクタンス１５２及び１５４、並びに図６のインダクタ１２０のインダクタンス１５６及び１５８を示すプロット１５０である。プロット１５０に示すように、ｘ軸は周波数（ＧＨｚ）を表し、ｙ軸はインダクタンスをヘンリー（Ｈ）で表す。インダクタンス１５２は１２５℃（摂氏）でのインダクタ１００の総インダクタンスに対応し、インダクタンス１５４は５５℃でのインダクタ１００の総インダクタンスに対応し、インダクタンス１５６は１２５℃でのインダクタ１２０の総インダクタンスに対応し、インダクタンス１５８は１２５℃でのインダクタ１２０の総インダクタンスに対応する。図示するように、インダクタンス１５２、１５４、１５６、１５８は一般に、対応する周波数が増加するにつれて増加する。特に、ある特定の周波数１５１において、インダクタ１００及びインダクタ１２０のインダクタンスは同程度であり得る。一例では、その特定の周波数１５１が約２５．００ＧＨｚにほぼ等しいとき、インダクタンス１５２及び１５４はそれぞれ、１０６．９１２８ピコヘンリー（ｐＨ）及び１０６．３４１８ｐＨであり得、インダクタンス１５６及び１５８は、それぞれ１０２．９８４３ｐＨ及び１０２．５９１５ｐＨであり得る。

【0047】

図９は、本開示の実施形態による、図５のインダクタ１００の品質係数１６２及び１６４、並びに図６の１２０のインダクタの品質係数１６６及び１６８を示すプロット１６０である。プロット１６０に示すように、ｘ軸は周波数（ＧＨｚ）を表し、ｙ軸は品質係数（Ｑ）を表す。プロット１６０には、１２５℃でのインダクタ１００の品質係数１６２、５５℃でのインダクタ１００の品質係数１６４、１２５℃でのインダクタ１２０の品質係数１６６、及び５５℃でのインダクタ１２０の品質係数１６８が更に示され、それぞれが、温度変動および品質係数に影響を及ぼす感度を示す。

【0048】

ある特定の周波数１６１では、インダクタ１２０の品質係数１６６及び１６８は、インダクタ１００の品質係数１６２及び１６４よりも大きい。一例では、その特定の周波数１６１が２５．００ＧＨｚにほぼ等しいとき、インダクタ１２０の品質係数１６６及び１６８はそれぞれ２７．２６４９及び２３．９５５１であり、インダクタ１００の品質係数１６２及び１６４はそれぞれ２０．００２１及び１７．５８７７である。戻って図７を参照すると、インダクタ１００及びインダクタ１２０の両方は、２５．００ＧＨｚで同程度のインダクタンスを有する。よって、インダクタ１２０の並列コイル構成では、インダクタ１００の直列コイル構成と比較すると、同程度のインダクタンスを達成しながら、より高い全体的な品質係数が得られ、その結果、（例えば、上記の等式１からも明らかなように）より大きな位相雑音の低減が達成され得る。

【0049】

いくつかの実施形態では、並列コイル構成の代替構成が送受信器３０内に実装されてもよい。例えば、図１０は、本開示の実施形態による、並列インダクタ１７０の代替構成を示す図である。インダクタ１７０の第１のコイル１７２は、内径１７４を有してもよい。第１のコイル１７２の内径１７４は、第１のコイル１７２のインダクタンスＬを画定し得る。電流が正極トレース１１０から第１のコイル１７２に（例えば、反時計回り方向１７３に）与えられると、第１のコイル１７２は、（例えば、ｚ軸に沿った正の方向、つまり図１０の紙面又はページから「出る」方向の）磁束１７５を生成し得る。次いで、電流は、共有分岐１７９を通って負極トレース１１２に戻り得る。第１のコイル１７２は、共有分岐１７９に対して第２のコイル１７８の反対側に対称的に配置されてもよい。

【0050】

第２のコイル１７８は、内径１７４とほぼ同一の内径を有してもよい。したがって、第２のコイル１７８の内径１７４は、第１のコイル１７２と同じインダクタンスＬを画定し得る。電流が正極トレース１１０から第２のコイル１７８に（例えば、時計回り方向１７６）与えられると、第２のコイル１７８は、（例えば、ｚ軸に沿った負の方向、つまり、図１０のページ又は紙面に「入る」方向の）磁束１７７を生成し得る。次いで、電流は、共有分岐１７９を通って戻り得る。第１のコイル１７２の磁束１７５は、第２のコイル１７８の磁束１７７と大きさが等しく、方向が反対であり得る。これにより、各コイルによって生成された磁束１７５、１７７の磁束相殺が生じ得る。いくつかの実施形態では、第１のコイル１７２及び第２のコイル１７８のｚ軸にそれぞれ沿った磁束１７５、１７７の方向は交換されてもよい。代替の実施形態では、第２のコイル１７８は、内径１７４とは異なる内径を有してもよい。このことによって、第２のコイル１７８が磁束１７５とは異なる磁束を生成し得るが、追加の回路又は構成要素によって、各コイルの生成する磁束の差を補償してもよい。

【0051】

いくつかの実施形態では、第１のコイル１７２及び第２のコイル１７８は、正極トレース１１０及び負極トレース１１２に直接的に（一切の中間回路又は構成要素なしで）連結されていてもよい。インダクタ１７０が直列に連結されているとき、正極トレース１１０は第１の回路構成要素に連結されていてもよく、負極トレース１１２は第２の回路構成要素に連結されてもよい。特に、第１の回路構成要素は、電流を有する入力信号を正極トレース１１０を介してインダクタ１７０に提供してもよく、インダクタ１７０は、入力信号の位相雑音を低減して、負極トレース１１２において第２の回路構成要素への出力信号を生成してもよい。インダクタ１７０が並列に連結されている場合、第１の回路構成要素及び第２の構成要素は、単一の構成要素であってもよい。

【0052】

図１０に示すように、第１のコイル１７２の第１の入力分岐１８０Ａ及び第２のコイル１７８の第２の入力分岐１８０Ｂは各々、正極トレース１１０に別々に連結されている。すなわち、各コイル１７２、１７８は、正極トレース１１０への直接的で独立した接続部を有する（例えば、介在するか中間的な回路又は構成要素なしで）。これは、図６の、共有入力１３０を使用して第１のコイル１２２及び第２のコイル１２８を正極トレース１１０に連結するインダクタ１２０の構成とは対照的である。各コイル１７２、１７８の入力分岐１８０Ａ、１８０Ｂは、共有分岐１７９と同一の広がりを有するか、整列するか、又は、平行であってもよい。

【0053】

いくつかの実施形態では、正極トレース１１０は、入力分岐１８０Ａ及び１８０Ｂの下に（例えば、それらの分岐より小さいｚ値を有するｘ－ｙ平面の下又はその平面上に）配置されてもよい。正極トレース１１０は、それぞれ接続部１８６Ａ及び接続部１８６Ｂを介して入力分岐１８０Ａ及び１８０Ｂに連結されていてもよい。すなわち、接続部１８６Ａは、入力分岐１８０Ａが配置されたｘ－ｙ平面と、正極トレース１１０が配置されたｘ－ｙ平面との間に配置されてもよいし、かつ／又はそれらの平面を含んでもよい。同様に、接続部１８６Ｂは、入力分岐１８０Ｂが配置されたｘ－ｙ平面と、正極トレース１１０が配置されたｘ－ｙ平面との間に配置されてもよいし、かつ／又はそれらの平面を含んでもよい。

【0054】

各コイル１７２、１７８が正極トレース１１０への直接的で独立した接続部（例えば、入力分岐１８０Ａ、１８０Ｂ）を有することの結果として、正極トレース１１０から受信された交流（ＡＣ）電圧波の形を有する入力信号が２つのＡＣ電圧波に分割され、その各々がそれぞれの入力分岐１８０Ａ、１８０Ｂを進行し得る。このようにして入力信号を分割すると、例えば、現実的不完全性（例えば、製造の欠陥により、入力分岐１８０Ａ、１８０Ｂが正確に同一の寸法、材料組成、環境条件などをもたないなど）に起因して、入力分岐１８０Ａ、１８０Ｂを横断する分割された２つのＡＣ電圧波の位相が互いにずれることがある。これにより、インダクタ１７０の出力に連結された回路に、信号変調の問題、信号対雑音比の最大化の問題、又は信号処理に関する他の難題が生じる。この位相のずれを低減又は排除するために、各コイル１７２、１７８の入力分岐１８０Ａ、１８０Ｂの各々を共にカプラー１８４で連結して、各入力分岐１８０Ａ、１８０Ｂの信号（例えば、ＡＣ電圧波形）が互いに確実に同相であるようにしてもよい。図示するように、カプラー１８４は、共有分岐１７９に直交又は交差していてもよい。すなわち、カプラー１８４の横軸が、共有分岐１７９の横軸に直交又は交差していてもよい。カプラー１８４は、入力１８０に対する第１のコイル１７２の接続部１８１の下に（例えば、接続部１８１より小さいｚ値を有するｘ－ｙ平面の下又はその平面上に）配置されてもよい。カプラー１８４は、接続部１８６Ｃを介して第１のコイル１７２に接続されてもよい。すなわち、接続部１８６Ｃは、カプラー１８４が配置されたｘ－ｙ平面と、第１のコイル１７２が配置されたｘ－ｙ平面との間に配置されてもよい。同様に、カプラー１８４は、入力１８０への第２のコイル１７８の接続部１８５の下に（例えば、接続部１８５より小さいｚ値を有するｘ－ｙ平面の下又はその平面上に）配置されてもよい。カプラー１８４は、接続部１８６Ｄを介して第２のコイル１７８に接続されてもよい。すなわち、接続部１８６Ｄは、カプラー１８４が配置されたｘ－ｙ平面と、第２のコイル１７８が配置されたｘ－ｙ平面との間に配置されてもよい。

【0055】

加えて、第１のコイル１７２及び第２のコイル１７８は、共有出力１８２において負極トレース１１２に連結されていてもよい。すなわち、出力１８２は、第１のコイル１７２と第２のコイル１７８の間で共有される。いくつかの実施形態では、負極トレース１１２は、共有出力１８２の下に（例えば、共有出力１８２より小さいｚ値を有するｘ－ｙ平面の下又はその平面上に）配置されてもよい。負極トレース１１２は、接続部１８６Ｅを介して共有出力１８２に連結されていてもよい。すなわち、接続部１８６Ｅは、共有出力１８２が配置されたｘ－ｙ平面と、負極トレース１１２が配置されたｘ－ｙ平面との間に配置されてもよいし、かつ／又はそれらの平面を含んでもよい。

【0056】

第１のコイル１７２及び第２のコイル１７８の入力１８０から、電流は、第１のコイル１７２及び第２のコイル１７８を通って進み得る。いくつかの実施形態で前述したように、電流は、第１のコイル１７２又は第２のコイル１７８のどちらかの１つの入力１８０のみから、カプラー１８４を通って反対のコイルに進み得る。いずれの場合も、電流は、共有分岐１７９を介して共有出力１８２で再合流して、負極トレース１１２に移動し得る。電流は、正極トレース１１０からコイル１７２、１７８に入り、コイル１７２、１７８を通って進行し、共有分岐１７９及び負極トレース１１２を介して共有出力１８２を通って、ほぼ同時刻に（例えば、ほぼ同時に）コイル１７２、１７８から出るので、第１のコイル１７２は第２のコイル１７８に対して「並列」であると記述されてもよい。

【0057】

図示するように、第１のコイル１７２及び第２のコイル１７８のそれぞれの、少なくとも一部分は、８角形の形状を含んでもよい。例えば、第１のコイル１７２及び第２のコイル１７８のそれぞれの８角形の形状の部分は、７つの辺の間に１３５°の角度を６つ有し、その７つの辺のうちの１つ（共有分岐１７９の部分）が第１の直線を形成しており、７つの辺のうち別の１つ（入力分岐１８０Ａ、１８０Ｂに最も近いもの）は第１の直線と（例えば、９０°の角度で）交差している第２の直線を形成していてもよい。実際は、各コイル１７２、１７８は、合計７つの辺を有してもよい。

【0058】

２つのコイルが並列であるインダクタ１７０の構成を更に説明するために、図１１Ａ及び図１１Ｂは、本開示の実施形態による、図１０のインダクタ１７０を３次元的に示す。図１１Ａはインダクタ１７０の上面図を示し、図１１Ａはインダクタ１７０の底面図を示す。入力１８０への第１のコイル１７２の接続部１８１は、カプラー１８４に重なっている（例えば、カプラー１８４より大きいｚ値を有するｘ－ｙ平面の上方又はその平面上にある）。特に、入力１３０への第１のコイル１２２の接続部１８１は、第１のコイル１７２と第２のコイル１７８とが収束する、入力１８０及び共有分岐１７９への第２のコイル１７８の接続部１８５と同じ水準又はｘ－ｙ平面上にあってもよい。カプラー１８４は、各コイル１７２、１７８の入力１８０を連結し、正極トレース１１０から入力１８０に電流を提供してもよい。したがって、第１のコイル１７２及び第２のコイル１７８は、第１のコイル１７２の入力１８０への接続部１８１、第２のコイル１７８の入力１８０への接続部１８５、及び共有分岐１７９がそれぞれカプラー１８４に重なるように構成されていてもよい。

【0059】

更に、インダクタ１７０の金属は、電流を伝達し、かつ、インダクタ１７０の高さを電子デバイス１０内により良好に収まるように低減するのに適した、０．１マイクロメートル～１０マイクロメートル、０．５マイクロメートル～５マイクロメートル、１マイクロメートル～４マイクロメートル、２．５マイクロメートル～３．８マイクロメートル、及び／又は３マイクロメートル～３．７マイクロメートルなど、０．１マイクロメートルより大きい厚さを有してもよい。カプラー１８４の金属は、０．０１マイクロメートル～２．５マイクロメートル、０．１マイクロメートル～１．５マイクロメートル、０．２５マイクロメートル～１マイクロメートル、及び／又は０．５マイクロメートル～０．８マイクロメートルなど、０．０１マイクロメートルより大きい厚さを有してもよい。インダクタ１７０の金属は、どのような適切な導電性材料を含んでもよいし、又はそれに置き換えられていてもよい。

【0060】

上述の具体的な実施形態は、例として示されたものであり、これらの実施形態は、様々な修正形態及び代替形態の影響を受けやすいものであり得ることを理解するべきである。更に、特許請求の範囲が、開示された特定の形態に限定されず、むしろこの開示の趣旨と意図の範囲にある全ての修正物、均等物、及び代替物を対象として含むことを理解されたい。

【0061】

本明細書で提示され特許請求された技術は、本技術分野を明らかに向上する実用的な性質の有形物及び具体例を参照して適用され、そのゆえに、抽象的な、実体のない、又は単なる理論上のものではない。更に、本明細書の最後に添付された特許請求の範囲のいずれかが、「～［機能］を［実行］する手段」又は「～［機能］を［実行］するステップ」として示された１つ以上の要素を含む場合、そのような要素が、米国特許法第１１２条（ｆ）に従って解釈されることになることを意図している。しかし、任意の他の方法で示された要素を含む特許請求の範囲のいずれかに関して、そのような要素は、米国特許法第１１２条（ｆ）に従って解釈されることにならないことを意図している。

【0062】

個人特定可能な情報の使用は、ユーザのプライバシーを維持するための業界又は政府の要件を満たす又は超えるとして一般に認識されているプライバシーポリシー及びプラクティスに従うべきであることに十分に理解されたい。特に、個人特定可能な情報データは、意図されていない、又は許可されていない、アクセス又は使用のリスクを最小限に抑えるように管理され、かつ取り扱われるべきであり、許可された使用の性質は、ユーザに明確に示されるべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7A】

【図7B】

【図8】

【図9】

【図10】

【図11A】

【図11B】

【手続補正書】

【提出日】2023-11-24

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

共有分岐と、
前記共有分岐に連結された第１のコイルであって、第１の入力分岐から前記共有分岐へ、第１の回転方向に、電流の第１の部分を方向付けるように構成された第１のコイルと、
前記共有分岐に連結された第２のコイルであって、第２の入力分岐から前記共有分岐へ、前記第１の回転方向と反対の第２の回転方向に、前記電流の第２の部分を方向付けるように構成された第２のコイルと、
前記第１の入力分岐を前記第２の入力分岐に連結するカプラーと、を備えるインダクタ。

【請求項2】

前記第１の入力分岐に連結され、前記電流の前記第１の部分を受けるように構成された第１の端子と、
前記第１の入力分岐に連結され、前記電流の前記第２の部分を受けるように構成された第２の端子と、を備え、
前記共有分岐は、前記電流の前記第１の部分、及び前記電流の前記第２の部分に基づいて、出力電流を生成するようい構成されている、請求項１に記載のインダクタ。

【請求項3】

前記第１の入力分岐及び前記第２の入力分岐は、両方とも、前記電流を供給するように構成された回路に連結されている、請求項１に記載のインダクタ。

【請求項4】

前記共有分岐は、回路に連結されており、
前記共有分岐は、前記電流の前記第１の部分及び前記電流の前記第２の部分を混合し、混合された前記電流を前記回路に供給するように構成されている、請求項１に記載のインダクタ。

【請求項5】

前記第１の回転方向は、反時計回り方向であり、
前記第２の回転方向は、時計回り方向である、請求項１に記載のインダクタ。

【請求項6】

前記第１のコイル及び前記第２のコイルは、同じ直径を有する、請求項１に記載のインダクタ。

【請求項7】

前記第１の入力分岐及び前記第２の入力分岐は、前記共有分岐と同一の広がりを有し、
前記共有分岐は、前記カプラーに重なっている、請求項１に記載のインダクタ。

【請求項8】

前記第１のコイル、前記第２のコイル、及び前記共有分岐は、第１の平面上に配置されており、
前記カプラーは、第２の平面上に配置されている、請求項１に記載のインダクタ。

【請求項9】

前記カプラーは、前記電流の前記第１の部分及び前記電流の前記第２の部分によって生成された位相雑音を低減するように構成されている、請求項１に記載のインダクタ。

【請求項10】

１つ以上のアンテナと、
前記１つ以上のアンテナに連結された送受信器と、を備え、
前記送受信器は、第２のコイルに並列に連結された第１のコイルを有するインダクタを備える、電子デバイス。

【請求項11】

前記第１のコイルは、第１のインダクタンスを有し、
前記第２のコイルは、第２のインダクタンスを有し、
前記第１のインダクタンスは、前記第２のインダクタンスと等しい、請求項１０に記載の電子デバイス。

【請求項12】

前記インダクタは、前記第１のインダクタンス又は前記第２のインダクタンスの半分に等しい総合インダクタンスを有する、請求項１１に記載の電子デバイス。

【請求項13】

前記第１のコイル及び前記第２のコイルに電流が印加されたとき、前記第１のコイルは、第１の磁場を生成するように構成され、前記第２のコイルは、第２の磁場を生成するように構成されており、
前記第１の磁場は、前記第２の磁場とは反対方向である、請求項１０に記載の電子デバイス。

【請求項14】

前記第１のコイルは、第１の直径を有し、
前記第２のコイルは、前記第１の直径と等しい第２の直径直径を有する、請求項１０に記載の電子デバイス。

【請求項15】

前記第１のコイル及び前記第２のコイルは、それぞれ、７つの辺を有する、請求項１０に記載の電子デバイス。

【請求項16】

前記７つの辺の１つは、共有分岐を備え、
前記共有分岐は、前記第１のコイル及び前記第２のコイルと接合している、請求項１５に記載の電子デバイス。

【請求項17】

第１のコイルと、
第２のコイルと、
前記第１のコイル及び前記第２のコイルに連結された共有回路経路と、を備える電圧制御発振器であって、
前記第１のコイルは、第１の直径を有し、前記第２のコイルは、前記第１の直径と等しい第２の直径を有する、 電圧制御発振器。

【請求項18】

前記第１の直径及び前記第２の直径は、それぞれ、４０μｍ以上である、請求項１７に記載の電圧制御発振器。

【請求項19】

前記第１のコイル及び前記第２のコイルは、第１の回路構成要素から第１の信号を受けるように構成され、
前記共有回路経路は、前記第１の信号より少ない位相雑音を有する第２の信号を生成するように構成されている、請求項１７に記載の電圧制御発振器。

【請求項20】

前記共有回路経路は、前記第２の信号を第２の回路構成要素へ出力するように構成されている、請求項１９に記載の電圧制御発振器。

【外国語明細書】