知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024002044
(43)【公開日】2024-01-11
(54)【発明の名称】制御回路およびスイッチング電源
(51)【国際特許分類】
H02M 3/28 20060101AFI20231228BHJP
【ＦＩ】
H02M3/28 H
H02M3/28 C
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2022100996
(22)【出願日】2022-06-23
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所
(72)【発明者】
【氏名】丸山 宏志
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA15
5H730BB23
5H730BB57
5H730CC01
5H730DD04
5H730EE02
5H730EE07
5H730EE59
5H730FD01
5H730FF19
5H730FG02
5H730FG05
5H730VV03
5H730XX04
5H730XX15
5H730XX24
5H730XX35
5H730XX43
(57)【要約】
【課題】スイッチング素子の制御回路を小型化する。
【解決手段】スイッチング電源のトランスに流れる主電流をスイッチング制御するスイッチング素子のスイッチングサイクルにおけるオン期間およびオフ期間を制御し、前記スイッチングサイクルにおいて無効期間が経過した後に過電流を検出した場合に前記スイッチング素子をオフさせ、前記スイッチングサイクルにおいて前記スイッチング素子をオンしておく期間を最小期間以上に制御する制御回路であって、前記無効期間を規定する第１タイマ信号と、前記最小期間を規定する第２タイマ信号とを出力する共通タイマ部を備える制御回路を提供する。
【選択図】図２
【解決手段】スイッチング電源のトランスに流れる主電流をスイッチング制御するスイッチング素子のスイッチングサイクルにおけるオン期間およびオフ期間を制御し、前記スイッチングサイクルにおいて無効期間が経過した後に過電流を検出した場合に前記スイッチング素子をオフさせ、前記スイッチングサイクルにおいて前記スイッチング素子をオンしておく期間を最小期間以上に制御する制御回路であって、前記無効期間を規定する第１タイマ信号と、前記最小期間を規定する第２タイマ信号とを出力する共通タイマ部を備える制御回路を提供する。
【選択図】図２
【特許請求の範囲】
【請求項1】
スイッチング電源のトランスに流れる主電流をスイッチング制御するスイッチング素子のスイッチングサイクルにおけるオン期間およびオフ期間を制御し、前記スイッチングサイクルにおいて無効期間が経過した後に過電流を検出した場合に前記スイッチング素子をオフさせ、前記スイッチングサイクルにおいて前記スイッチング素子をオンしておく期間を最小期間以上に制御する制御回路であって、
前記無効期間を規定する第１タイマ信号と、前記最小期間を規定する第２タイマ信号とを出力する共通タイマ部を備える制御回路。
前記無効期間を規定する第１タイマ信号と、前記最小期間を規定する第２タイマ信号とを出力する共通タイマ部を備える制御回路。
【請求項2】
前記無効期間と前記最小期間の開始タイミングは共通であり、
前記共通タイマ部は、前記無効期間を経時した後に、前記最小期間の残りを経時する
請求項１に記載の制御回路。
前記共通タイマ部は、前記無効期間を経時した後に、前記最小期間の残りを経時する
請求項１に記載の制御回路。
【請求項3】
前記共通タイマ部は、
共通コンデンサと、
前記開始タイミングにおいて前記共通コンデンサの充電を開始し、且つ、前記共通コンデンサの充放電を制御する充放電制御部と、
前記開始タイミングの後に前記共通コンデンサの電圧が第１設定電圧となった場合に、前記無効期間の終了タイミングを示す前記第１タイマ信号を出力するとともに、前記共通コンデンサを放電させ、前記共通コンデンサを再充電させる無効期間出力部と、
前記共通コンデンサを放電させた後に、前記共通コンデンサが第２設定電圧となった場合に、前記最小期間の終了タイミングを示す前記第２タイマ信号を出力する最小期間出力部と
を有する請求項２に記載の制御回路。
共通コンデンサと、
前記開始タイミングにおいて前記共通コンデンサの充電を開始し、且つ、前記共通コンデンサの充放電を制御する充放電制御部と、
前記開始タイミングの後に前記共通コンデンサの電圧が第１設定電圧となった場合に、前記無効期間の終了タイミングを示す前記第１タイマ信号を出力するとともに、前記共通コンデンサを放電させ、前記共通コンデンサを再充電させる無効期間出力部と、
前記共通コンデンサを放電させた後に、前記共通コンデンサが第２設定電圧となった場合に、前記最小期間の終了タイミングを示す前記第２タイマ信号を出力する最小期間出力部と
を有する請求項２に記載の制御回路。
【請求項4】
前記充放電制御部は、前記無効期間の終了前と終了後で、前記共通コンデンサを充電する充電電流の値を変化させる
請求項３に記載の制御回路。
請求項３に記載の制御回路。
【請求項5】
前記充放電制御部は、前記無効期間の終了後は、前記無効期間の終了前よりも前記充電電流を小さくする
請求項４に記載の制御回路。
請求項４に記載の制御回路。
【請求項6】
前記第１設定電圧および前記第２設定電圧は同一電圧である
請求項３から５のいずれか一項に記載の制御回路。
請求項３から５のいずれか一項に記載の制御回路。
【請求項7】
前記無効期間出力部は、前記開始タイミングに応じて第１セット信号が入力され、前記共通コンデンサの電圧が前記第１設定電圧となった場合に第１リセット信号が入力され、前記第１タイマ信号を出力するフリップフロップであり、
前記最小期間出力部は、前記開始タイミングに応じて第２セット信号が入力され、前記共通コンデンサの電圧が前記第２設定電圧となった場合に第２リセット信号が入力され、前記第２タイマ信号を出力するフリップフロップであり、
前記制御回路は、前記開始タイミングから、前記無効期間出力部の出力が前記第１リセット信号に応じて遷移するまで、前記最小期間出力部への前記第２リセット信号の入力をマスクするリセット制御部を備える
請求項３から５のいずれか一項に記載の制御回路。
前記最小期間出力部は、前記開始タイミングに応じて第２セット信号が入力され、前記共通コンデンサの電圧が前記第２設定電圧となった場合に第２リセット信号が入力され、前記第２タイマ信号を出力するフリップフロップであり、
前記制御回路は、前記開始タイミングから、前記無効期間出力部の出力が前記第１リセット信号に応じて遷移するまで、前記最小期間出力部への前記第２リセット信号の入力をマスクするリセット制御部を備える
請求項３から５のいずれか一項に記載の制御回路。
【請求項8】
前記スイッチングサイクルは連続で繰り替えされることで複数存在し、
前記制御回路は、
前記スイッチング電源の出力電圧の大きさに基づいて、軽負荷動作を行うか、通常動作を行うかの判別を行う判別回路を有し、
前記軽負荷動作を行う場合は、前記無効期間および前記最小期間を用いることで、それぞれの前記スイッチングサイクルにおいて前記無効期間が経過した後に前記過電流を検出した場合に前記スイッチング素子をオフさせ、それぞれの前記スイッチングサイクルにおいて前記スイッチング素子をオンしておく期間を前記最小期間以上に制御し、
前記通常動作を行う場合は、前記最小期間を用いず、前記無効期間を用いることで、それぞれの前記スイッチングサイクルにおいて前記無効期間が経過した後に前記過電流を検出した場合に前記スイッチング素子をオフさせる制御を行う
請求項１に記載の制御回路。
前記制御回路は、
前記スイッチング電源の出力電圧の大きさに基づいて、軽負荷動作を行うか、通常動作を行うかの判別を行う判別回路を有し、
前記軽負荷動作を行う場合は、前記無効期間および前記最小期間を用いることで、それぞれの前記スイッチングサイクルにおいて前記無効期間が経過した後に前記過電流を検出した場合に前記スイッチング素子をオフさせ、それぞれの前記スイッチングサイクルにおいて前記スイッチング素子をオンしておく期間を前記最小期間以上に制御し、
前記通常動作を行う場合は、前記最小期間を用いず、前記無効期間を用いることで、それぞれの前記スイッチングサイクルにおいて前記無効期間が経過した後に前記過電流を検出した場合に前記スイッチング素子をオフさせる制御を行う
請求項１に記載の制御回路。
【請求項9】
前記オン期間、前記無効期間、および前記最小期間の前記開始タイミングは共通である請求項２に記載の制御回路。
【請求項10】
前記スイッチングサイクル内に前記軽負荷動作が実施されていた場合、前記無効期間が経過した後であって前記最小期間よりも前に、前記過電流が検出された場合は、前記スイッチング素子をオフさせる請求項８に記載の制御回路。
【請求項11】
トランスと、
前記トランスに流れる主電流をスイッチング制御するスイッチング素子と、
前記スイッチング素子のスイッチングサイクルにおけるオン期間およびオフ期間を制御し、前記スイッチングサイクルにおいて無効期間が経過した後に過電流を検出した場合に前記スイッチング素子をオフさせ、前記スイッチングサイクルにおいて前記スイッチング素子をオンしておく期間を最小期間以上に制御する制御回路と
を備え、
前記制御回路は、前記無効期間を規定する第１タイマ信号と、前記最小期間を規定する第２タイマ信号とを出力する共通タイマ部を有する
スイッチング電源。
前記トランスに流れる主電流をスイッチング制御するスイッチング素子と、
前記スイッチング素子のスイッチングサイクルにおけるオン期間およびオフ期間を制御し、前記スイッチングサイクルにおいて無効期間が経過した後に過電流を検出した場合に前記スイッチング素子をオフさせ、前記スイッチングサイクルにおいて前記スイッチング素子をオンしておく期間を最小期間以上に制御する制御回路と
を備え、
前記制御回路は、前記無効期間を規定する第１タイマ信号と、前記最小期間を規定する第２タイマ信号とを出力する共通タイマ部を有する
スイッチング電源。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、制御回路およびスイッチング電源に関する。
【背景技術】
【0002】
従来、スイッチング素子をオン状態およびオフ状態に繰り返し遷移させて、所定の電圧または電流を出力するスイッチング電源が知られている（例えば、特許文献１参照）。
特許文献１ 特開２００３－０７０２４７号公報
特許文献１ 特開２００３－０７０２４７号公報
【発明の概要】
【発明が解決しようとする課題】
【0003】
スイッチング電源の制御回路の回路規模を低減する。
【課題を解決するための手段】
【0004】
上記課題を解決するために、本発明の第１の態様においては、スイッチング電源のトランスに流れる主電流をスイッチング制御するスイッチング素子のスイッチングサイクルにおけるオン期間およびオフ期間を制御し、前記スイッチングサイクルにおいて無効期間が経過した後に過電流を検出した場合に前記スイッチング素子をオフさせ、前記スイッチングサイクルにおいて前記スイッチング素子をオンしておく期間を最小期間以上に制御する制御回路を提供する。制御回路は、前記無効期間を規定する第１タイマ信号と、前記最小期間を規定する第２タイマ信号とを出力する共通タイマ部を備えてよい。
【0005】
上記制御回路において前記無効期間と前記最小期間の開始タイミングは共通であってよい。上記何れかの制御回路において、前記共通タイマ部は、前記無効期間を経時した後に、前記最小期間の残りを経時してよい。
【0006】
上記何れかの制御回路において、前記共通タイマ部は、共通コンデンサを有してよい。上記何れかの制御回路において、前記共通タイマ部は、前記開始タイミングにおいて前記共通コンデンサの充電を開始し、且つ、前記共通コンデンサの充放電を制御する充放電制御部を有してよい。上記何れかの制御回路において前記共通タイマ部は、前記開始タイミングの後に前記共通コンデンサの電圧が第１設定電圧となった場合に、前記無効期間の終了タイミングを示す前記第１タイマ信号を出力するとともに、前記共通コンデンサを放電させ、前記共通コンデンサを再充電させる無効期間出力部を有してよい。上記何れかの制御回路において前記共通タイマ部は、前記共通コンデンサを放電させた後に、前記共通コンデンサが第２設定電圧となった場合に、前記最小期間の終了タイミングを示す前記第２タイマ信号を出力する最小期間出力部を有してよい。
【0007】
上記何れかの制御回路において前記充放電制御部は、前記無効期間の終了前と終了後で、前記共通コンデンサを充電する充電電流の値を変化させてよい。
【0008】
上記何れかの制御回路において前記充放電制御部は、前記無効期間の終了後は、前記無効期間の終了前よりも前記充電電流を小さくしてよい。
【0009】
上記何れかの制御回路において前記第１設定電圧および前記第２設定電圧は同一電圧であってよい。
【0010】
上記何れかの制御回路において前記無効期間出力部は、前記開始タイミングに応じて第１セット信号が入力され、前記共通コンデンサの電圧が前記第１設定電圧となった場合に第１リセット信号が入力され、前記第１タイマ信号を出力するフリップフロップであってよい。上記何れかの制御回路において前記最小期間出力部は、前記開始タイミングに応じて第２セット信号が入力され、前記共通コンデンサの電圧が前記第２設定電圧となった場合に第２リセット信号が入力され、前記第２タイマ信号を出力するフリップフロップであってよい。上記何れかの制御回路において前記制御回路は、前記開始タイミングから、前記無効期間出力部の出力が前記第１リセット信号に応じて遷移するまで、前記最小期間出力部への前記第２リセット信号の入力をマスクするリセット制御部を備えてよい。
【0011】
上記何れかの制御回路において前記スイッチングサイクルは連続で繰り替えされることで複数存在してよい。上記何れかの制御回路は、前記スイッチング電源の出力電圧の大きさに基づいて、軽負荷動作を行うか、通常動作を行うかの判別を行う判別回路を有してよい。上記何れかの制御回路において、前記軽負荷動作を行う場合は、前記無効期間および前記最小期間を用いることで、それぞれの前記スイッチングサイクルにおいて前記無効期間が経過した後に前記過電流を検出した場合に前記スイッチング素子をオフさせ、それぞれの前記スイッチングサイクルにおいて前記スイッチング素子をオンしておく期間を前記最小期間以上に制御してよい。上記何れかの制御回路において前記通常動作を行う場合は、前記最小期間を用いず、前記無効期間を用いることで、それぞれの前記スイッチングサイクルにおいて前記無効期間が経過した後に前記過電流を検出した場合に前記スイッチング素子をオフさせる制御を行ってよい。
【0012】
上記何れかの制御回路において前記オン期間、前記無効期間、および前記最小期間の前記開始タイミングは共通であってよい。
【0013】
上記何れかの制御回路において前記スイッチングサイクル内に前記軽負荷動作が実施されていた場合、前記無効期間が経過した後であって前記最小期間よりも前に、前記過電流が検出された場合は、前記スイッチング素子をオフさせてよい。
【0014】
本発明の第２の態様においては、スイッチング電源を提供する。スイッチング電源は、トランスを有してよい。スイッチング電源は、前記トランスに流れる主電流をスイッチング制御するスイッチング素子を有してよい。上記いずれかのスイッチング電源は、前記スイッチング素子のスイッチングサイクルにおけるオン期間およびオフ期間を制御し、前記スイッチングサイクルにおいて無効期間が経過した後に過電流を検出した場合に前記スイッチング素子をオフさせ、前記スイッチングサイクルにおいて前記スイッチング素子をオンしておく期間を最小期間以上に制御する制御回路を備えてよい。前記制御回路は、前記無効期間を規定する第１タイマ信号と、前記最小期間を規定する第２タイマ信号とを出力する共通タイマ部を有してよい。
【図面の簡単な説明】
【0015】
【図1】本発明の一つの実施形態に係るスイッチング電源２００の一例を示す図である。
【図2】制御回路１００の構成例を示す図である。
【図3】共通タイマ部３００の構成例を示す図である。
【図4】軽負荷状態（ＶｓｔｂＬ＝Ｌ）における制御回路１００の動作例を示すタイミングチャートである。
【図5】通常負荷状態（ＶｓｔｂＬ＝Ｈ）における制御回路１００の動作例を示すタイミングチャートである。
【図6】発振周波数制御部２４および発振器２６の構成例を示す図である。
【図7】発振器２６の発振周波数と、Ｖｆｂ電圧との関係を示す図である。
【図8】ＲＴ端子における電圧と、Ｖｆｂ電圧との関係を示す図である。
【図9】コンデンサＣ０の充電電圧の波形を示す図である。
【図10】制御信号ＯＵＴのオン幅（パルス幅）と、Ｖｆｂ電圧と関係を示す図である。
【発明を実施するための形態】
【0016】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。なお、本明細書及び図面において、実質的に同一の機能、構成を有する要素については、同一の符号を付することにより重複説明を省略し、又、本発明に直接関係のない要素は図示を省略する。また、１つの図面において、同一の機能、構成を有する要素については、代表して符合を付し、その他については符合を省略する場合がある。本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
【0017】
図１は、本発明の一つの実施形態に係るスイッチング電源２００の一例を示す図である。スイッチング電源２００は、スイッチング素子Q1をオン状態およびオフ状態に繰り返し制御することで、所定の電圧または電流を出力する。本例のスイッチング電源２００は、一次側回路２１０、二次側回路２２０およびトランスＴ１を備える。図１に示すスイッチング電源２００は、いわゆるフォワード方式の回路であるがこれに限定されない。
【0018】
一次側回路２１０には、電源回路２０５が含まれてよい。電源回路２０５は、一次側回路２１０に電源電力を供給する。本例の電源回路２０５は、商用電源等の外部の交流電源（電圧ＶＩＮ）が接続されてよい。電源回路２０５は、交流電源からの電圧および電流を整流して平滑化するダイオードブリッジＤＳ１およびコンデンサＣ１を有してよい。
【0019】
一次側回路２１０は、制御回路１００、トランスＴ１の一次側巻線ｎ１、トランスＴ１のリセット巻線ｎ３、ダイオードＤ１およびスイッチング素子Ｑ１を有する。本例の一次側巻線ｎ１には、電源回路２０５から電源電力が供給される。
【0020】
二次側回路２２０は、トランスＴ１の二次側巻線ｎ２、ダイオードＤ２、ダイオードＤ３、二次側コイルＬｄおよび１つ以上のコンデンサ（図１ではコンデンサＣ２およびコンデンサＣ３）を有する。二次側巻線ｎ２は、一次側巻線ｎ１と磁気的に結合されている。
【0021】
スイッチング素子Ｑ１は、一次側巻線ｎ１と直列に接続されており、一次側巻線ｎ１に主電流を流すか否かをスイッチング制御する。スイッチング素子Ｑ１は、例えばパワーＭＯＳＦＥＴである。制御回路１００は、スイッチング素子Ｑ１のオンおよびオフの状態を制御する。制御回路１００は、スイッチング素子Ｑ１のゲート端子に入力する制御信号を出力してよい。制御回路１００は、例えば集積回路チップである。
【0022】
スイッチング素子Ｑ１がオン状態となり一次側巻線ｎ１に励磁電流が流れると、二次側巻線ｎ２には巻数比に応じた負荷電流が流れる。二次側巻線ｎ２に流れた負荷電流は、ダイオードＤ２により整流される。本例では、二次側巻線ｎ２の高圧側の端子と二次側コイルＬｄとの間にダイオードＤ２が配置される。二次側コイルＬｄを通過した負荷電流によりコンデンサＣ２およびＣ３が充電される。コンデンサＣ２およびＣ３に蓄積された電荷量に応じて、負荷に出力電圧Ｖｏｕｔが印加される。
【0023】
スイッチング素子Ｑ１がオフ状態となると、一次側巻線ｎ１に流れる電流が遮断され、リセット巻線ｎ３に励磁電流が流れる。当該励磁電流は、ダイオードＤ１からリセット巻線ｎ３に流れ、電源回路２０５の高圧側に回生する。スイッチング素子Ｑ１がオフ状態を継続すると、当該励磁電流は徐々に減少する。また、二次側巻線ｎ２に流れていた負荷電流は、ダイオードＤ３を介して環流する。本例では、二次側巻線ｎ２の低圧側の端子と二次側コイルＬｄとの間にダイオードＤ３が配置される。
【0024】
リセット巻線ｎ３に流れる励磁電流が０になった後、スイッチング素子Ｑ１の寄生容量を電源として、励磁電流が一次側巻線ｎ１の低圧側から高圧側に向かって流れる。寄生容量が放電すると、二次側回路２２０のダイオードＤ２が順バイアスされて導通し、励磁電流が二次側巻線ｎ２に流れる。その後、スイッチング素子Ｑ１がオン状態となる。上述した動作が、スイッチング素子Ｑ１のスイッチングサイクル毎に繰り返される。スイッチングサイクルは連続で繰り替えされることで複数存在する。このようにスイッチング素子Ｑ１をスイッチング動作させることで、負荷に所定の電圧および電流を供給する。
【0025】
一次側回路２１０は、制御回路１００の電源端子ＶＣＣに電源電力を供給する電源回路２３０を有してよい。電源回路２３０は、スイッチング素子Ｑ１がスイッチング動作することで発生した電流に基づいて、電源電力を生成してよい。本例の電源回路２３０は、補助巻線ｎ４、ダイオードＤ５、抵抗Ｒ１０、１つ以上のコンデンサ（図１の例では、コンデンサＣ８およびコンデンサＣ９）。を有する。
【0026】
補助巻線ｎ４は、電源回路２０５の高圧側端子と、ＧＮＤ線との間に配置されている。補助巻線ｎ４と電源回路２０５との間には、抵抗Ｒ１が配置されてよい。補助巻線ｎ４は、二次側巻線ｎ２と磁気的に結合している。つまり補助巻線ｎ４には、二次側巻線ｎ２の電流に応じた電流が流れる。ダイオードＤ５は、補助巻線ｎ４の高圧側端子と、制御回路１００の電源端子ＶＣＣの間に配置され、補助巻線ｎ４に流れる電流を整流する。抵抗Ｒ１０は、ダイオードＤ５と電源端子ＶＣＣの間に配置される。ダイオードＤ５を通過した電流により、コンデンサＣ８、Ｃ９が充電される。コンデンサＣ８、Ｃ９に蓄積された電力が、制御回路１００の電源電力として供給される。
【0027】
スイッチング素子Ｑ１のスイッチング動作が開始していない起動時には、抵抗Ｒ１を介してコンデンサＣ８、Ｃ９が充電される。コンデンサＣ８、Ｃ９の電圧が所定の起動電圧まで上昇すると、制御回路１００が起動してスイッチング素子Ｑ１のスイッチング動作を開始させる。スイッチング素子Ｑ１がスイッチング動作開始した後は、補助巻線ｎ４からの電流によりコンデンサＣ８、Ｃ９が充電されるが、保護動作等によりスイッチング素子Ｑ１のスイッチング動作が停止した場合には、抵抗Ｒ１を介してコンデンサＣ８、Ｃ９が充電される。これにより制御回路１００の動作を継続させることができる。
【0028】
制御回路１００は、スイッチング素子Ｑ１を制御する制御信号ＯＵＴを出力するＯＵＴ端子を有する。本例のＯＵＴ端子は、抵抗Ｒ３を介してスイッチング素子Ｑ１のゲート端子に接続されている。抵抗Ｒ３により、スイッチング素子Ｑ１のゲート抵抗を調整できる。また、スイッチング素子Ｑ１のゲート端子は、抵抗Ｒ５を介してＧＮＤ線に接続されてよい。基準電位線ＧＮＤは、制御回路１００のＧＮＤ端子に接続されている。
【0029】
一次側回路２１０は、一端がスイッチング素子Ｑ１のソース端子に接続され、他端が電源回路２０５の低圧側端子（つまり一次側回路２１０のコモンライン）に接続される抵抗Ｒ６を有してよい。抵抗R６の当該他端は、抵抗Ｒ９およびコンデンサＣ７を介して基準電位線ＧＮＤにも接続されている。一次側巻線ｎ１およびスイッチング素子Ｑ１に流れた電流は、抵抗Ｒ６を介して電源回路２０５の低圧側に流れる。
【0030】
制御回路１００は、スイッチング素子Ｑ１に流れる主電流（本例では、ドレイン電流Ｉｄｓ）の大きさを検知するＣＳ端子を有する。ＣＳ端子は、抵抗Ｒ６の端部（上述した他端）の電位を取り込む。ＣＳ端子に当該電位を取り込む接続部分は、本例の一次側回路２１０のように、ＣＳ端子と抵抗Ｒ６とを接続する抵抗Ｒ９と、コンデンサC７で構成されるフィルタを有してもよい。抵抗Ｒ６のもう一方の端部（上述した、スイッチング素子Ｑ１に接続される一端）の電位は、基準電位線ＧＮＤを介して制御回路１００のＧＮＤ端子に入力される。つまり、スイッチング素子Ｑ１のソース端子の電位と、制御回路１００のＧＮＤ端子の電位とは共通である。抵抗Ｒ６の両端部の間にはドレイン電流Ｉｄｓの大きさに応じた電位差が生じている。従って、ＧＮＤ端子とＣＳ端子の電位差が、ドレイン電流Ｉｄｓの大きさを示している。なお本例の制御回路１００のＣＳ端子の電位は、ドレイン電流Ｉｄｓの大きさに応じて、ＧＮＤ端子の電位に対してマイナス側に振れる。
【0031】
制御回路１００は、二次側回路２２０の出力電圧Ｖｏｕｔの大きさを示す信号が入力されるＦＢ端子を有してよい。本例の二次側回路２２０には、出力電圧Ｖｏｕｔの大きさを検出する電圧検出部２４０が設けられている。電圧検出部２４０は、抵抗Ｒ１２、発光ダイオードＰＣ１Ａ、抵抗Ｒ１３およびシャントレギュレータＳＲ１を有する。シャントレギュレータＳＲ１の制御入力には、出力電圧Ｖｏｕｔを抵抗Ｒ１３および抵抗Ｒ１４で分圧した電圧が印加されてよい。シャントレギュレータＳＲ１は、制御入力に印加される電圧が、所定の基準電圧より高ければ電流を引き込み、低ければ電流を引き込まない。つまりシャントレギュレータＳＲ１は、出力電圧Ｖｏｕｔが下式で示される値となるように動作する。
Ｖｏｕｔ＝基準電圧／（Ｒ１４×（Ｒ１３＋Ｒ１４））
Ｖｏｕｔ＝基準電圧／（Ｒ１４×（Ｒ１３＋Ｒ１４））
【0032】
抵抗Ｒ１２、発光ダイオードＰＣ１ＡおよびシャントレギュレータＳＲ１は、出力電圧Ｖｏｕｔを出力する出力端子と、基準電位との間に直列に設けられている。抵抗Ｒ１３は、発光ダイオードＰＣ１Ａと並列に配置されている。発光ダイオードＰＣ１Ａには、出力電圧Ｖｏｕｔに応じた電流が流れ、当該電流の大きさに応じた強度の光を出力する。
【0033】
一次側回路２１０は、発光ダイオードＰＣ１Ａが出力した光を受光するフォトトランジスタＰＣ１Ｂ等の受光素子を有する。フォトトランジスタＰＣ１Ｂは、受光した光の強度に応じた電流を生成する。フォトトランジスタＰＣ１Ｂは、制御回路１００のＦＢ端子とＧＮＤ線との間に配置されてよい。これにより、ＦＢ端子には、出力電圧Ｖｏｕｔに応じた電流が流れる。一次側回路２１０は、フォトトランジスタＰＣ１Ｂと並列に設けられたコンデンサＣ６を有してよい。これにより、ＦＢ端子に流れる電流の高周波成分を除去できる。
【0034】
ＦＢ端子の電圧は、出力電圧Ｖｏｕｔに応じて変化する。本例のＦＢ端子の電圧は、出力電圧Ｖｏｕｔが高いほど低くなる。制御回路１００は、ＦＢ端子の電圧に応じて、スイッチング素子Ｑ１をオンする期間およびオフする期間を制御する。一例として制御回路１００は、出力電圧Ｖｏｕｔが高いほど、それぞれのスイッチングサイクルにおいてスイッチング素子Ｑ１をオンする期間を短くする。
【0035】
制御回路１００は、コンデンサＣ４が接続されるＳＳ端子を有してよい。コンデンサＣ４は、ＳＳ端子とＧＮＤ線との間に接続され、ＳＳ端子から印加される電圧により充電される。コンデンサＣ４は、スイッチング電源２００の起動時に充電され、スイッチング電源２００のソフトスタートに用いられる。ソフトスタートの動作は後述する。
【0036】
制御回路１００は、ＲＴ端子を有してよい。ＲＴ端子は、抵抗Ｒ８を介してＧＮＤ線に接続されてよい。ＲＴ端子は一定電圧になるように制御され、抵抗Ｒ８を流れる電流によって後述する発振信号の周波数を制御する。
【0037】
上述したように制御回路１００は、スイッチング素子Ｑ１のそれぞれのスイッチングサイクルにおけるオン期間およびオフ期間を制御する。また制御回路１００は、スイッチング電源２００の負荷状態に応じてスイッチング素子Ｑ１のスイッチング周波数（つまりスイッチングサイクルの長さ）を変更してよい。スイッチング電源２００の負荷が軽いほど、ＦＢ端子の電圧は低下する。ＦＢ端子の電圧が低くなると、各スイッチングサイクルにおいてスイッチング素子Ｑ１をオンする期間は短くなる。スイッチング素子Ｑ１のオン期間が短くなると、スイッチング素子Ｑ１におけるオン損失は小さくなる。一方で、スイッチング周波数が一定の場合、一定の期間毎にスイッチング素子Ｑ１がスイッチングするので、スイッチング損失はほぼ変わらない。本例の制御回路１００は、スイッチング電源２００の負荷状態が軽いほど（つまり出力電圧Ｖｏｕｔが高いほど）、スイッチング周波数を低く（つまりスイッチングサイクルを長く）することで、スイッチング素子Ｑ１のスイッチング頻度を低下させ、軽負荷状態におけるスイッチング損失を低減する。
【0038】
スイッチング素子Ｑ１のオン期間が短くなると、スイッチング素子Ｑ１をスイッチング動作させても、２次側にほとんどエネルギーを伝達できなくなる。結果的にＦＢ端子の電圧が低下せず、スイッチング周波数が低下しにくくなる。本例の制御回路１００は、各スイッチングサイクルにおけるスイッチング素子Ｑ１のオン期間が、所定の最小期間以上となるように制御する。これにより、スイッチング電源２００が軽負荷状態となった場合にスイッチング周波数を安定して低下させ、スイッチング損失を低減できる。制御回路１００は、タイマ回路により当該最小期間を経時する。
【0039】
制御回路１００は、ＣＳ端子の電圧に応じて、スイッチング素子Ｑ１に過電流が流れたか否かを判定する。制御回路１００は、スイッチング素子Ｑ１に過電流が流れている場合に、スイッチング素子Ｑ１をオフ状態に制御する。これによりスイッチング素子Ｑ１を保護できる。一方で、スイッチング素子Ｑ１がターンオンした直後は、ターンオン時のノイズにより、過電流が流れたと誤って判定してしまう場合がある。このため制御回路１００は、スイッチング素子Ｑ１のターンオンから所定の無効期間は、過電流が検出されても当該検出を無効とする。つまり制御回路１００は、それぞれのスイッチングサイクルにおいて無効期間が経過した後に過電流を検出した場合にスイッチング素子Ｑ１をオフさせる。これにより、過電流の誤検出により、スイッチング素子Ｑ１がオフされることを抑制できる。制御回路１００は、タイマ回路により当該無効期間を経時する。
【0040】
上述した最小期間と無効期間は同一とは限らないので、最小期間を経時するタイマ回路と、無効期間を経時するタイマ回路とを制御回路１００に設けることが考えられる。しかし、２つのタイマ回路を設けると回路規模が増大してしまう。特に、コンデンサを定電流で充電し、コンデンサの充電電圧と所定の閾値とを比較することで期間を計測するタイマ回路では、コンデンサを充電するアナログ回路を有する。このため、最小期間用と無効期間用とで、それぞれタイマ回路を設けると回路規模が増大してしまう。本例の制御回路１００は、上述した最小期間と無効期間とを、１つの共通タイマ部で経時する。これによりタイマ回路の回路規模を小さくできる。
【0041】
図２は、制御回路１００の構成例を示す図である。本例の制御回路１００は、ＶＣＣ端子から供給される電力に基づいて内部電圧を生成する内部電源１１を有する。内部電源１１は電源電圧Ｖｄｄを生成する。一例として電源電圧Ｖｄｄは５Ｖである。制御回路１００に含まれる各回路は、電源電圧ＶＣＣまたは電源電圧Ｖｄｄを受けとる。
【0042】
本例の制御回路１００は、保護ダイオード１４、ヒステリシス回路１０および保護回路１３を有する。保護ダイオード１４は、ＶＣＣ端子の電圧が所定の電圧以上とならないように、ＶＣＣ電圧をクランプする。
【0043】
ヒステリシス回路１０は、ＶＣＣ端子の電圧が、所定値以下の低電圧となったか否かを監視する。ヒステリシス回路１０は、ＶＣＣ電圧が低電圧状態となった場合にＬレベルとなり、ＶＣＣ電圧が所定の高電圧となった場合にＨレベルとなる保護信号ＵＶＬＯを出力する。保護信号ＵＶＬＯがＬレベルの場合、スイッチング素子Ｑ１のゲート端子の電圧はＬレベルに固定される。これにより、ＶＣＣ電圧が低電圧のときにスイッチング素子Ｑ１をスイッチング動作させることを防げる。一例としてヒステリシス回路１０は、ＶＣＣ電圧が９Ｖ以下となった場合に、保護信号ＵＶＬＯをＬレベルとしてよい。また、ヒステリシス回路１０は、ＶＣＣ電圧が１８Ｖ以上となった場合に、保護信号ＵＶＬＯをＬレベルからＨレベルに遷移させてよい。例えばヒステリシス回路１０は、スイッチング電源２００が起動または再起動した場合に、徐々に上昇するＶＣＣ電圧が１８Ｖ以上になると、保護信号ＵＶＬＯをＨレベルとする。
【0044】
保護回路１３は、内部電源１１が生成する内部電圧を監視する。保護回路１３は、いずれかの内部電圧が予め設定された許容範囲外となった場合に、スイッチング素子Ｑ１のスイッチング動作を停止させる。
【0045】
制御回路１００は、ＰＷＭ回路２２、発振周波数制御部２４、発振器２６、共通タイマ部３００、制御パルス生成部３２、論理積回路３１、インバータ３３、論理積回路３４および制御信号出力部２０を備える。制御信号出力部２０は、入力される制御パルスに応じて、スイッチング素子Ｑ１を制御する制御信号ＯＵＴを出力する。制御信号出力部２０は、制御パルスを０ＶからＶＣＣ電圧までの信号にレベルシフトして出力する。つまり制御信号出力部２０は、制御パルスがＬレベルを示す場合に０Ｖを出力し、Ｈレベルを示す場合にＶＣＣ電圧を出力する。制御信号が０Ｖの場合にスイッチング素子Ｑ１はオフ状態となり、制御信号ＯＵＴがＶＣＣ電圧の場合にスイッチング素子Ｑ１はオン状態となる。
【0046】
なお制御信号出力部２０は、イネーブル端子ＥＮにＬレベルの信号が入力されている間は、制御パルスによらず０Ｖを出力する。上述したヒステリシス回路１０および保護回路１３は、制御信号出力部２０のイネーブル端子ＥＮにＬレベルの信号を入力することで、スイッチング素子Ｑ１のスイッチング動作を停止させる。
【0047】
ＰＷＭ回路２２、共通タイマ部３００、発振器２６および制御パルス生成部３２は、制御パルスを生成する。発振器２６は、制御パルスのサイクルを規定する発振信号を生成する。発振周波数制御部２４は、発振信号の周波数を制御する。発振器２６は、発振信号として、三角波信号Ｖｏｓｃと、矩形波信号Ｄｍａｘとを生成してよい。発振信号の周期は、ＲＴ端子に接続される抵抗Ｒ８の抵抗値により設定されてよい。三角波信号Ｖｏｓｃおよび矩形波信号Ｄｍａｘは同期している。本例では、矩形波信号ＤｍａｘがＨレベルの期間で三角波信号Ｖｏｓｃの信号レベルが増加し、矩形波信号ＤｍａｘがＬレベルの期間で三角波信号Ｖｏｓｃの信号レベルが減少する。
【0048】
ＰＷＭ回路２２は、ＦＢ端子におけるＶｆｂ電圧と、三角波信号Ｖｏｓｃの信号レベルとを比較する。本例のＰＷＭ回路２２は、三角波信号Ｖｏｓｃの電圧がＶｆｂ電圧を超えている期間にＨレベルを出力し、三角波信号Ｖｏｓｃの電圧がＶｆｂ電圧以下の期間にＬレベルを出力する。
【0049】
ＦＢ端子と高電位線（Ｖｄｄ）との間には、抵抗６８が設けられている。上述したように、ＦＢ端子には出力電圧Ｖｏｕｔに応じた電流が流れる。当該電流は抵抗６８を流れるので、ＦＢ端子の電圧Ｖｆｂ電圧は、抵抗６８の抵抗値Ｒｆｂと当該電流の値により定まる。本例では、出力電圧Ｖｏｕｔが大きくなるとＶｆｂ電圧は小さくなり、出力電圧Ｖｏｕｔが小さくなるとＶｆｂ電圧は大きくなる。
【0050】
制御パルス生成部３２は、発振器２６が生成する発振信号の各サイクルでパルスを生成する。発振信号の各サイクルは、スイッチング素子Ｑ１のスイッチングサイクルを規定している。本例の制御パルス生成部３２は、セットリセットフリップフロップである。制御パルス生成部３２のセット端子には、共通タイマ部３００が出力するオントリガ信号ＯＮｔｒｇが入力される。制御パルス生成部３２の出力は、オントリガ信号ＯＮｔｒｇの立ち上がりに応じてＨレベルに遷移する。共通タイマ部３００は、矩形波信号Ｄｍａｘの立ち上がりエッジに応じて、矩形波信号Ｄｍａｘよりもパルス幅の短いオントリガ信号ONｔｒｇを出力する。
【0051】
制御パルス生成部３２のリセット端子には、論理積回路３１の出力端子が接続される。論理積回路３１は、ＰＷＭ回路２２の出力と、インバータ３３の出力との論理積を出力する。インバータ３３は、共通タイマ部３００が出力する第２タイマ信号Ｔｏｎｍｉｎを反転して出力する。第２タイマ信号Ｔｏｎｍｉｎは、スイッチング素子のそれぞれのスイッチングサイクルの開始時に、スイッチング素子Ｑ１をオン状態に維持すべき最小期間を規定する信号である。本例の第２タイマ信号Ｔｏｎｍｉｎは、それぞれのスイッチングサイクルの開始タイミングから当該最小期間が経過するまではＨレベルを示し、当該最小期間が経過した後から次のスイッチングサイクルの開始タイミングまでＬレベルを示す信号である。つまり第２タイマ信号Ｔｏｎｍｉｎは、スイッチング素子Ｑ１をオン状態に維持すべき期間はＨレベルとなり、スイッチング素子Ｑ１をオフ状態にしてもよい期間はＬレベルとなる信号である。共通タイマ部３００は、矩形波信号Ｄｍａｘの立ち上がりタイミングから、当該最小期間だけＨレベルとなる第２タイマ信号Ｔｏｎｍｉｎを出力する。共通タイマ部３００は、スイッチング電源２００の負荷に応じて、当該最小期間を変更してよい。
【0052】
インバータ３３が第２タイマ信号Ｔｏｎｍｉｎを反転して論理積回路３１に入力するので、第２タイマ信号ＴｏｎｍｉｎがＨレベルを示す間は、制御パルス生成部３２のリセット端子にＨレベルの信号が入力されない。これにより、制御パルス生成部３２の出力は、それぞれのスイッチングサイクルの開始タイミングから、所定の最小期間が経過するまではＨレベルが維持される。所定の期間が経過した後は、制御パルス生成部３２の出力は、ＰＷＭ回路が出力する信号がＨレベルになった場合にＬレベルに遷移する。つまり制御パルス生成部３２は、所定の最小期間が経過し、且つ、三角波信号Ｖｏｓｃの電圧がＶｆｂ電圧を超えるタイミングまで、Ｈレベルを出力する。これにより制御パルス生成部３２は、それぞれのスイッチングサイクルにおいて、Ｖｆｂ電圧のレベルに応じてパルス幅が調整された制御パルスを出力する。
【0053】
本例の制御パルスは、Ｖｆｂ電圧が高い（すなわち出力電圧Ｖｏｕｔが低い）ほどパルス幅が大きくなり、Ｖｆｂ電圧が低い（すなわち出力電圧Ｖｏｕｔが高い）ほどパルス幅が小さくなる。これにより、出力電圧Ｖｏｕｔの変動を抑制する。
【0054】
論理積回路３４は、制御パルス生成部３２の出力と、矩形波信号Ｄｍａｘとの論理積を、制御信号出力部２０に入力してよい。これにより、制御パルスの各パルスのパルス幅の上限を、矩形波信号Ｄｍａｘのパルス幅で規定できる。論理積回路３４は、制御パルス生成部３２の出力と、発振信号（矩形波信号）と、セットリセット回路３０の反転出力との論理積を、制御信号出力部２０に入力してもよい。セットリセット回路３０は、スイッチング素子Ｑ１の過電流が検出された場合に、論理積回路３４の出力をＬレベルに固定させる。
【0055】
制御回路１００は、第１保護部１１０を有する。第１保護部１１０は、スイッチング素子Ｑ１に流れるドレイン電流Ｉｄｓが第１閾値を超えた場合に、スイッチング素子Ｑ１をオフしてドレイン電流Ｉｄｓを止める。本例の第１保護部１１０は、スイッチング素子Ｑ１に流れるドレイン電流Ｉｄｓが第１閾値を超えた場合に、発振信号の当該サイクルにおける制御パルス生成部３２の出力をＬレベルに固定する。これにより、スイッチング素子Ｑ１に過大な電流が流れることを抑制できる。第１保護部１１０には、ドレイン電流Ｉｄｓの大きさを示す電流検出信号ＣＳがＣＳ端子から入力される。本例の電流検出信号ＣＳは、ドレイン電流Ｉｄｓが大きいほど絶対値が大きくなる負電圧の信号である。
【0056】
第１保護部１１０は、電圧比較部３６と、基準電圧生成部３８とを有する。基準電圧生成部３８は、上述した第１閾値に対応する基準電圧を生成する。図２の例の基準電圧は－０．１７Ｖである。電圧比較部３６は、電流検出信号ＣＳと基準電圧とを比較する。電圧比較部３６は、電流検出信号ＣＳが基準電圧を下回っている場合（本例では、電流検出信号ＣＳの絶対値が基準電圧の絶対値より大きい場合）に、Ｈレベルの電流制限信号ＬＳ１を出力し、電流検出信号ＣＳが基準電圧以上の場合（本例では、電流検出信号ＣＳの絶対値が基準電圧の絶対値以下の場合）に、Ｌレベルの電流制限信号ＬＳ１を出力する。
【0057】
電圧比較部３６が出力する電流制限信号ＬＳ１は、セットリセット回路３０のセット端子に入力される。セットリセット回路３０のリセット端子には、共通タイマ部３００が出力する第１タイマ信号ＬＥＢが入力される。第１タイマ信号ＬＥＢは、上述した過電流検出の無効期間を規定する信号である。本例の第１タイマ信号ＬＥＢは、それぞれのスイッチングサイクルの開始タイミングから無効期間が経過するまではＨレベルを示し、無効期間が経過して、次のスイッチングサイクルの開始タイミングまでＬレベルを示す信号である。つまり第１タイマ信号ＬＥＢは、スイッチング素子Ｑ１の過電流を検出しない期間はＨレベルとなり、スイッチング素子Ｑ１の過電流を検出する期間はＬレベルとなる信号である。共通タイマ部３００は、矩形波信号Ｄｍａｘの立ち上がりタイミングから、当該無効期間だけＨレベルとなる第１タイマ信号ＬＥＢを出力する。
【0058】
セットリセット回路３０の反転出力ＱＢは、各スイッチングサイクルの開始タイミングから無効期間が経過するまではＨレベルに固定され、無効期間が経過してから次のスイッチングサイクルの開始タイミングまでの間に、スイッチング素子Ｑ１の過電流が検出された場合にＬレベルに遷移する。セットリセット回路３０の反転出力ＱＢがＬレベルになると、論理積回路３４により、当該サイクルにおける制御パルスが遮断され、スイッチング素子Ｑ１がオフ状態となる。これにより、無効期間が経過した後に過電流が検出されると、当該サイクルにおけるスイッチング素子Ｑ１がオフに制御されて、ドレイン電流Ｉｄｓの増大を抑制できる。
【0059】
本例の発振周波数制御部２４は、ＲＴ端子に接続される抵抗Ｒ８の抵抗値に応じて、発振器２６が出力する発振信号の発振周波数を制御する。上述したように、発振信号の発振周波数は、スイッチング素子Ｑ１のスイッチング周波数を規定する。また発振周波数制御部２４は、ＦＢ端子のＶｆｂ電圧に更に基づいて、発振器２６における発振周波数を制御する。発振周波数制御部２４は、Ｖｆｂ電圧が小さくなるほど（つまり、スイッチング電源２００の負荷が軽いほど）、発振器２６における発振周波数を大きくしてよい。発振周波数制御部２４は、Ｖｆｂ電圧に基づいてスイッチング電源２００が通常負荷状態か軽負荷状態かを判定し、軽負荷状態における発振周波数を、通常負荷状態の発振周波数よりも大きくしてもよい。これにより、軽負荷状態におけるスイッチング素子Ｑ１のスイッチング損失を低減できる。
【0060】
制御回路１００は、負荷判定部６０を有してよい。負荷判定部６０は、Ｖｆｂ電圧と、所定の参照電圧Ｖｆｂｓｔｂとを比較することで、スイッチング電源２００が軽負荷状態か、通常負荷状態かを判定する。負荷判定部は、判別回路の一例である。負荷判定部６０は、Ｖｆｂ電圧が参照電圧Ｖｆｂｓｔｂ以下の場合（すなわち軽負荷状態の場合）にＬレベルを示し、Ｖｆｂ電圧が参照電圧Ｖｆｂｓｔｂより大きい場合（すなわち通常負荷状態の場合）にＨレベルを示す軽負荷信号ＶｓｔｂＬを出力する。共通タイマ部３００は、軽負荷信号ＶｓｔｂＬに応じて、スイッチング素子Ｑ１の最小オン幅を規定する最小期間を変更してよい。本例の共通タイマ部３００は、スイッチング電源２００が軽負荷状態の最小期間を、通常負荷状態の最小期間よりも長くする。これによりスイッチング電源２００が軽負荷状態になっても、スイッチング素子Ｑ１のオン幅をある程度大きく維持でき、それぞれのスイッチングサイクルで２次側に送るエネルギーを大きくできる。これにより、発振周波数制御部２４が負荷状態に応じてスイッチング周波数を小さくしても出力電圧Ｖｏｕｔを維持でき、更に軽負荷状態になった場合にスイッチング周波数を更に小さくできる。
【0061】
制御回路１００は、停止判定部６２を有してよい。停止判定部６２は、Ｖｆｂ電圧と、所定の参照電圧Ｖｆｂｏｆｆとを比較することで、スイッチング電源２００の出力電圧Ｖｏｕｔが高くなりすぎていないかを判定する。参照電圧Ｖｆｂｏｆｆは、参照電圧Ｖｆｂｓｔｂよりも低くてよい。例えばスイッチング電源２００が無負荷状態の場合にスイッチング素子Ｑ１をスイッチング動作させると、スイッチング電源２００の二次側に送る電力が大きくなり、出力電圧Ｖｏｕｔが高くなりすぎて過電圧となる。停止判定部６２は、Ｖｆｂ電圧が参照電圧Ｖｆｂｏｆｆ以下の場合にＬレベルを示し、Ｖｆｂ電圧が参照電圧Ｖｆｂｏｆｆより大きい場合にＨレベルを示す判定信号ｆｂｏｆｆＬを出力する。共通タイマ部３００は、判定信号ｆｂｏｆｆＬがＬレベルの期間は、トリガ信号ＯＮｔｒｇを出力しない。これにより、出力電圧Ｖｏｕｔが過電圧となった場合に、スイッチング素子Ｑ１のスイッチング動作を停止できる。
【0062】
ＰＷＭ回路２２には、ＳＳ端子のＶｓｓ電圧が入力されてよい。ＰＷＭ回路２２は、Ｖｓｓ電圧およびＶｆｂ電圧のうちのいずれか低い方と、三角波信号Ｖｏｓｃとを比較してよい。ＳＳ端子には、電流源４０により電流Ｉｓｓが流れる。スイッチング電源２００の起動時には、ＳＳ端子に接続されたコンデンサＣ４が電流Ｉｓｓにより充電され、Ｖｓｓ電圧が徐々に上昇する。Ｖｓｓ電圧がＶｆｂ電圧より低い期間では、ＰＷＭ回路２２がＶｓｓ電圧と三角波信号Ｖｏｓｃとを比較するので、制御パルスのパルス幅がＶｓｓ電圧に従って徐々に大きくなる。これにより、スイッチング電源２００の起動時にドレイン電流Ｉｄｓを徐々に増加させて、ソフトスタートできる。
【0063】
制御回路１００は、ＳＳ端子とＧＮＤ電位との間に設けられたトランジスタ４６を有してよい。トランジスタ４６をオン状態にすることでＶｓｓ電圧がＧＮＤ電位になる。制御回路１００は、トランジスタ４６を制御するインバータ４８を有してよい。本例のインバータ４８は、論理積回路５４が出力するイネーブル信号ＥＮを反転してトランジスタ４６に入力する。
【0064】
論理積回路５４は、保護信号ＵＶＬＯと、保護回路１３の論理積をイネーブル信号ＥＮとして出力する。イネーブル信号ＥＮは、制御信号出力部２０のイネーブル端子ＥＮに入力される。つまり論理積回路５４は、保護回路１３およびヒステリシス回路１０のいずれかで異常が検出された場合に、スイッチング素子Ｑ１のスイッチング動作を停止させる。
【0065】
図３は、共通タイマ部３００の構成例を示す図である。本例の共通タイマ部３００は、無効期間を経時した後に、最小期間の残りを経時する。本例において無効期間および最小期間の開始タイミングは共通であり、最小期間は無効期間よりも長い。無効期間および最小期間の開始タイミングは、それぞれのスイッチングサイクルの開始タイミングであってよい。
【0066】
本例の共通タイマ部３００は、共通コンデンサ３０２、充放電制御部３１０、比較部３０５、無効期間出力部３２１、最小期間出力部３２２、第１ワンショット回路３３２、第２ワンショット回路３３８、フリップフロップ３５０、スイッチ３４０、スイッチ３４２、および、各論理回路を有する。論理回路は、インバータ（反転回路）、論理積回路、論理和回路等である。共通タイマ部３００は、所定の充電電流で共通コンデンサ３０２を充電させて、共通コンデンサ３０２の充電電圧ＶＣＴが所定の電圧となるタイミングに基づいて最小期間および無効期間を経時する。
【0067】
充放電制御部３１０は、共通コンデンサ３０２の充放電を制御する。充放電制御部３１０は、最小期間および無効期間の共通の開始タイミングで共通コンデンサ３０２の充電を開始する。当該共通タイミングは、スイッチング素子Ｑ１のオン期間の開始タイミングとも共通であってよい。また、充放電制御部３１０は、共通コンデンサ３０２の充電電圧ＶＣＴが所定の第１設定電圧に達した場合に、共通コンデンサ３０２を放電させる。当該タイミングが、無効期間の終了タイミングである。また、充放電制御部３１０は、共通コンデンサ３０２を放電させた後に、共通コンデンサ３０２を再度充電する。充放電制御部３１０は、共通コンデンサ３０２の充電電圧ＶＣＴが所定の第２設定電圧に達した場合に、共通コンデンサ３０２を放電させる。当該タイミングが、最小期間の終了タイミングである。本例の第１設定電圧および第２設定電圧は、同一である。
【0068】
比較部３０５は、共通コンデンサ３０２の充電電圧ＶＣＴが第１設定電圧または第２設定電圧に達したか否かを示す信号を出力する。本例の比較部３０５は、インバータ３０４およびインバータ３０６を有する。インバータ３０４には充電電圧ＶＣＴが入力される。充電電圧ＶＣＴがインバータ３０４の閾値電圧以上の場合、インバータ３０４の出力はＬレベルとなり、充電電圧ＶＣＴが閾値電圧より小さい場合、インバータ３０４の出力はＨレベルとなる。つまり、本例のインバータ３０４の閾値電圧が、第１設定電圧および第２設定電圧に相当する。インバータ３０４を用いることで、簡易な構成で、充電電圧ＶＣＴが第１設定電圧または第２設定電圧に達したか否かを判定できる。インバータ３０６は、インバータ３０４の出力を反転して出力する。
【0069】
充放電制御部３１０は、共通コンデンサ３０２の充電を開始してから、充電電圧ＶＣＴが第１設定電圧に達するまでの第１期間の充電電流と、共通コンデンサ３０２が放電してから、共通コンデンサ３０２が再充電されて充電電圧ＶＣＴが第２設定電圧に達するまでの第２期間の充電電流を異ならせてよい。つまり充放電制御部３１０は、無効期間の終了前と終了後で、共通コンデンサ３０２を充電する充電電流の値を変化させる。これにより、第１期間と第２期間の長さをそれぞれ制御して、無効期間と最小期間の長さをそれぞれ制御できる。第１期間が無効期間に相当し、第１期間および第２期間の和が最小期間に相当する。なお、充電電流を変化させずに、第１設定電圧および第２設定電圧を異ならせることでも、第１期間と第２期間の長さをそれぞれ制御できる。この場合、比較部３０５は、充電電圧ＶＣＴとそれぞれの設定電圧とを比較する電圧比較器を有する。充電電流を変化させて各期間を調整することにより、比較部３０５の構成を簡易にできる。
【0070】
本例の充放電制御部３１０は、電流源３１１、電流源３１２、論理和回路３１３、スイッチ３１４、インバータ３１５、スイッチ３１６およびスイッチ３１７を有する。電流源３１１は電流Ｉ０を生成し、電流源３１２は電流Ｉ２を生成する。スイッチ３１４は、いずれの電流源を用いて充電電流を生成するかを選択する。本例においては、スイッチ３１４がオン状態の場合には、電流Ｉ０と電流Ｉ２の和が充電電流となり、スイッチ３１４がオフ状態の場合には、電流Ｉ２が充電電流となる。本例では、電流Ｉ２に、電流Ｉ０を加算するか否かにより、充電電流を制御している。他の例では、電流Ｉ０および電流Ｉ２を択一的に選択することで、充電電流を制御してもよい。
【0071】
論理和回路３１３は、スイッチ３１４を制御する。論理和回路３１３は、図２に示した軽負荷信号ＶｓｔｂＬと、インバータ３１５の出力との論理和を反転して出力する。インバータ３１５は、第１期間においてＨレベルを示し、第２期間においてＬレベルを示す信号を出力する。つまり論理和回路３１３は、第２期間であり、且つ、軽負荷信号ＶｓｔｂＬが軽負荷状態を示す場合にＨレベルを出力する。また論理和回路３１３は、第１期間であるか、または、通常負荷状態であるかの少なくとも一方の条件を満たす場合には、Ｌレベルを出力する。論理和回路３１３がＨレベルを出力すると、スイッチ３１４がオフとなり充電電流はＩ２となる。論理和回路３１３がＬレベルを出力すると、スイッチ３１４がオンとなり充電電流はＩ０＋Ｉ２となる。つまり軽負荷状態においては、第１期間の充電電流Ｉ０＋Ｉ２は、第２期間の充電電流Ｉ２より大きくなる。このため、本例の第１期間は第２期間より短い。
【0072】
スイッチ３１６およびスイッチ３１７は、共通コンデンサ３０２を充電するか、放電するかを切り替える。本例のスイッチ３１６およびスイッチ３１７は、相補的に動作するＣＭＯＳトランジスタである。スイッチ３１６がオン、スイッチ３１７がオフの場合、共通コンデンサ３０２は充電され、スイッチ３１６がオフ、スイッチ３１７がオンの場合、共通コンデンサ３０２は放電される。
【0073】
第１ワンショット回路３３２は、矩形波信号Ｄｍａｘの立ち上がりエッジに応じて、矩形波信号Ｄｍａｘよりもパルス幅の短い第１ワンショット信号ＯＳ１を出力する。第１ワンショット信号ＯＳ１は、オントリガ信号ＯＮｔｒｇとしてＯＮｔｒｇ端子から出力されてよい。本例では、論理積回路３３４が、第１ワンショット信号ＯＳ１と、判定信号ｆｂｏｆｆＬとの論理積を、オントリガ信号ＯＮｔｒｇとして出力する。つまり論理積回路３３４は、出力電圧Ｖｏｕｔが過電圧でない場合（ｆｂｏｆｆＬ＝Ｈ）に、第１ワンショット信号ＯＳ１をオントリガ信号ＯＮｔｒｇとして出力する。つまり、過電圧状態でない場合、第１ワンショット信号ＯＳ１と、オントリガ信号ＯＮｔｒｇは、同じ信号を指している。オントリガ信号ＯＮｔｒｇは、それぞれのスイッチングサイクルの開始タイミングを規定する。
【0074】
無効期間出力部３２１は、オントリガ信号Ｏｎｔｒｇに応じて、第１タイマ信号ＬＥＢをＨレベルに遷移させる。同様に最小期間出力部３２２は、オントリガ信号ＯＮｔｒｇに応じて、第２タイマ信号ＴｏｎｍｉｎをＨレベルに遷移させる。本例の無効期間出力部３２１は、第１セット信号Ｓｅｔ１に応じて出力がＨレベルに遷移し、第１リセット信号Ｒｓｔ１に応じて出力がＬレベルに遷移するフリップフロップである。本例の最小期間出力部３２２は、第２セット信号Ｓｅ１２に応じて出力がＨレベルに遷移し、第２リセット信号Ｒｓｔ２に応じて出力がＬレベルに遷移するフリップフロップである。本例の第１セット信号Ｓｅｔ１および第２セット信号Ｓｅｔ２は、オントリガ信号ＯＮｔｒｇである。また、第１リセット信号Ｒｓｔ１は、インバータ３０６が出力する信号であり、第２リセット信号は、リセット制御部３５２が出力する信号である。
【0075】
無効期間出力部３２１は、オントリガ信号ＯＮｔｒｇで規定される開始タイミングの後に、共通コンデンサ３０２の充電電圧ＶＣＴが第１設定電圧となった場合に、無効期間（または第１期間）の終了タイミングを示す第１タイマ信号ＬＥＢを出力する。本例の無効期間出力部３２１は、無効期間が終了したタイミングで、第１タイマ信号ＬＥＢをＬレベルに遷移させる。また無効期間出力部３２１は、無効期間が終了したタイミングで、共通コンデンサ３０２を放電させ、共通コンデンサ３０２を再充電させる。
【0076】
無効期間出力部３２１のリセット端子Ｒ１には、インバータ３０６の出力端子が接続される。つまり、開始タイミングで充電が開始された共通コンデンサ３０２の充電電圧ＶＣＴが第１設定電圧に達し、インバータ３０６の出力がＨレベルに遷移したタイミングで、第１タイマ信号ＬＥＢがＬレベルに遷移する。第１タイマ信号ＬＥＢがＨレベルを示す期間が、無効期間（第１期間）に相当する。次のスイッチングサイクルを開始するオントリガ信号ONｔｒｇが無効期間出力部３２１のセット端子に入力されるまで、無効期間出力部３２１の出力はＬレベルに固定される。無効期間出力部３２１には、制御回路１００の状態を初期化するリセット信号Ｒｅｓｅｔが入力されてもよい。リセット信号Ｒｅｓｅｔが入力されると、無効期間出力部３２１の出力はＬレベルに遷移する。
【0077】
第１タイマ信号ＬＥＢは、ＬＥＢ端子に出力されるとともに、インバータ３３６、第２ワンショット回路３３８、論理和回路３４６およびスイッチ３４２を介して、スイッチ３１６およびスイッチ３１７の制御端子に入力される。インバータ３３６は、第１タイマ信号ＬＥＢを反転して出力する。第２ワンショット回路３３８は、インバータ３３６が出力する信号の立ち上がりエッジに応じて、第１タイマ信号ＬＥＢよりもパルス幅の短い第２ワンショット信号ＯＳ２を出力する。つまり第２ワンショット回路３３８は、無効期間（第１期間）が終了したタイミングで、短パルスの第２ワンショット信号ＯＳ２を出力する。
【0078】
第２ワンショット信号ＯＳ２は、論理和回路３４６を介してスイッチ３４２に入力される。スイッチ３４０およびスイッチ３４２は、インバータ３３６の出力、または、論理和回路３４６の出力のいずれを用いて、スイッチ３１６およびスイッチ３１７を制御するかを切り替える。スイッチ３４０は、軽負荷状態（ＶｓｔｂＬ＝Ｌ）の場合にオフとなり、通常負荷状態（ＶｓｔｂＬ＝Ｈ）の場合にオンとなる。スイッチ３４２は、軽負荷状態（ＶｓｔｂＬ＝Ｌ）の場合にオンとなり、通常負荷状態（ＶｓｔｂＬ＝Ｈ）の場合にオフとなる。スイッチ３４０がオンの場合、インバータ３３６の出力がスイッチ３１６およびスイッチ３１７に入力され、スイッチ３４０がオフの場合、論理和回路３４６の出力がスイッチ３１６およびスイッチ３１７に入力される。つまり軽負荷状態の場合は、第２ワンショット回路ＯＳ２に応じて、共通コンデンサ３０２の充放電が制御される。軽負荷状態において無効期間が終了すると、短パルスである第２ワンショット信号ＯＳ２が、スイッチ３１６およびスイッチ３１７の制御端子に入力され、スイッチ３１７がオンとなり、スイッチ３１６がオフとなる。これにより、無効期間（第１期間）が終了すると、第２ワンショット信号ＯＳ２がＨレベルの期間、共通コンデンサ３０２が放電される。なお第２ショット信号ＯＳ２がＨレベルになると、フリップフロップ３５０の出力がＨレベルに遷移し、スイッチ３１４がオフになる。このため、無効期間（第１期間）が終了すると、充電電流はＩ０＋Ｉ２からＩ２に減少する。
【0079】
第２ワンショット信号ＯＳ２がＬレベルになると、スイッチ３１６がオン、スイッチ３１７がオフとなり、共通コンデンサ３０２の再充電が開始される。再充電された共通コンデンサ３０２の充電電圧ＶＣＴが第２設定電圧（本例では第１設定電圧と同一）に達し、インバータ３０６の出力がＨレベルに再度遷移したタイミングで、最小期間出力部３２２がリセットされ、第２タイマ信号ＴｏｎｍｉｎがＬレベルに遷移する。第２タイマ信号ＴｏｎｍｉｎがＨレベルを示す期間が、最小期間（第１期間＋第２期間）に相当する。
【0080】
最小期間出力部３２２のリセット端子Ｒ１には、リセット制御部３５２が接続される。リセット制御部３５２は、インバータ３０６の出力と、フリップフロップ３５０が出力するマスク信号Ｍｓｋの論理積を出力する。フリップフロップ３５０は、第１期間においてＬレベルを出力し、他の期間ではＨレベルを出力する。これにより、第１期間の終了タイミングでインバータ３０６の出力がＨレベルに遷移しても、最小期間出力部３２２への第２リセット信号Ｒｓｔ２はＬレベルにマスクされ、第２タイマ信号ＴｏｎｍｉｎはＨレベルを維持する。一方で、第２期間の終了タイミングでインバータ３０６の出力がＨレベルに再度遷移すると、第２リセット信号Ｒｓｔ２はＨレベルに遷移し、最小期間出力部３２２はリセットされ、第２タイマ信号ＴｏｎｍｉｎはＬレベルに遷移する。最小期間出力部３２２には、制御回路１００の状態を初期化するリセット信号Ｒｅｓｅｔが入力されてもよい。リセット信号Ｒｅｓｅｔが入力されると、最小期間出力部３２２の出力はＬレベルに遷移する。
【0081】
フリップフロップ３５０のセット端子には、論理和回路３４８の出力端子が接続される。論理和回路３４８は、第２ワンショット信号ＯＳ２と、軽負荷信号ＶｓｔｂＬの論理和を出力する。つまり論理和回路３４８は、通常負荷状態であるか、または、第２ワンショット信号ＯＳ２がＨレベルを示すかの、少なくとも一方の条件を満たす場合にフリップフロップ３５０のセット端子にＨレベルの信号を入力する。フリップフロップ３５０のリセット端子Ｒ１には、オントリガ信号ＯＮｔｒｇが入力される。つまりフリップフロップ３５０は、オントリガ信号ＯＮｔｒｇがＨレベルに遷移してから、第１期間が終了するまではＬレベルのマスク信号Ｍｓｋを出力し、第１期間が終了した後、オントリガ信号ＯＮｔｒｇが再度Ｈレベルに遷移するまで、Ｈレベルのマスク信号Ｍｓｋを出力する。フリップフロップ３５０には、制御回路１００の状態を初期化するリセット信号Ｒｅｓｅｔが入力されてもよい。リセット信号Ｒｅｓｅｔが入力されると、フリップフロップ３５０の出力はＬレベルに遷移する。このような構成により、最小期間でＨレベルを示し、他の期間ではＬレベルを示す第２タイマ信号Ｔｏｎｍｉｎを生成できる。
【0082】
インバータ３５４は、第２タイマ信号Ｔｏｎｍｉｎを反転させて論理和回路３４６に入力する。論理和回路３４６は、第２ワンショット信号ＯＳ２と、インバータ３５４の出力との論理和を、スイッチ３４２を介してスイッチ３１６およびスイッチ３１７の制御端子に入力する。論理和回路３４６により、最小期間が終了してから、次のスイッチングサイクルが開始されるまでは、共通コンデンサ３０２は放電状態に維持される。
【0083】
図４は、軽負荷状態（ＶｓｔｂＬ＝Ｌ）における制御回路１００の動作例を示すタイミングチャートである。本例の発振器２６は、１Ｖと３Ｖの間を遷移する三角波信号Ｖｏｓｃを生成する。また発振器２６は、三角波信号Ｖｏｓｃと同期した矩形波信号Ｄｍａｘを出力する。矩形波信号Ｄｍａｘは、三角波信号Ｖｏｓｃが上昇している期間Ｈレベルとなり、三角波信号Ｖｏｓｃが下降している期間でＬレベルとなる。軽負荷状態では、発振周波数制御部２４は、発振器２６の発振周波数を低くする。このため、三角波信号Ｖｏｓｃの周期（スイッチングサイクルに相当）は、比較的に長くなる。
【0084】
図４では、三角波信号Ｖｏｓｃと合わせて、Ｖｆｂ電圧を示している。ＰＷＭ回路２２は、三角波信号Ｖｏｓｃの電圧がＶｆｂ電圧を超えている期間にＨレベルを出力し、三角波信号Ｖｏｓｃの電圧がＶｆｂ電圧以下の期間にＬレベルを出力する。
【0085】
第１ワンショット回路３３２は、各スイッチングサイクルの開始タイミングｔ０で、短いパルス幅の第１ワンショット信号ＯＳ１を出力する。最小期間出力部３２２が出力する第２タイマ信号Ｔｏｎｍｉｎ、および、無効期間出力部３２１が出力する第１タイマ信号ＬＥＢは、第１ワンショット信号ＯＳ１に応じてＨレベルに遷移する。また、第１ワンショット信号ＯＳ１に応じて、共通コンデンサ３０２の充電が開始され、充電電圧Ｖｃｔが増加する。充電電圧Ｖｃｔの傾きは、充電電流Ｉ０＋Ｉ２により定まる。
【0086】
充電電圧Ｖｃｔが第１設定電圧Ｔｈ１に達したタイミングｔ１で、無効期間出力部３２１が出力する第１タイマ信号ＬＥＢはＬレベルに遷移する。なお、第１期間（ｔ０～ｔ１）では、マスク信号ＭｓｋがＬレベルなので、タイミングｔ１では、最小期間出力部３２２はリセットされず、第２タイマ信号ＴｏｎｍｉｎはＨレベルを維持する。また、タイミングｔ１において第２ワンショット回路３３８は、短いパルス幅の第２ワンショット信号ＯＳ２を出力する。これにより共通コンデンサ３０２が放電される。第２ワンショット信号ＯＳ２がＬレベルに遷移すると、共通コンデンサ３０２が再充電される。本例では、再充電時の充電電圧Ｖｃｔの傾きは、充電電流Ｉ２により定まるので、第２期間における充電電圧Ｖｃｔの傾きは緩やかになる。
【0087】
充電電圧Ｖｃｔが第２設定電圧Ｔｈ２に達したタイミングｔ２で、最小期間出力部３２２が出力する第２タイマ信号ＴｏｎｍｉｎはＬレベルに遷移する。また、第２タイマ信号ＴｏｎｍｉｎがＬレベルに遷移すると、インバータ３５４等により、共通コンデンサ３０２は放電される。本例では、タイミングｔ０からｔ１が、無効期間および第１期間に相当し、タイミングｔ１からｔ２が第２期間に相当し、タイミングｔ０からｔ２が最小期間に相当する。本例では、第２期間は、第１期間よりも長い。
【0088】
タイミングｔ０において第１ワンショット信号ＯＳ１が生成されると、スイッチング素子Ｑ１に対する制御信号ＯＵＴがＨレベルに遷移し、スイッチング素子Ｑ１がターンオンする。上述したように、スイッチング素子Ｑ１のターンオン時に、電流検出信号ＣＳにターンオンノイズが発生して、過電流を誤検出する場合がある。本例では、第１タイマ信号ＬＥＢにより、無効期間ｔ０－ｔ１における過電流検出を無効にする。このため、過電流の誤検出を抑制できる。
【0089】
制御パルス生成部３２は、ワンショットパルスが入力されてから、三角波信号Ｖｏｓｃの電圧がＶｆｂ電圧を超えるタイミングまでのパルス幅を有する制御信号ＯＵＴを出力する。本例では、第２期間ｔ１－ｔ２において、三角波信号Ｖｏｓｃの電圧がＶｆｂ電圧を超えている。しかし、第２タイマ信号Ｔｏｎｍｉｎにより、最小期間ｔ０－ｔ２においては、制御信号ＯＵＴはＨレベルを維持する。これにより、スイッチング素子Ｑ１のオン期間が短くなりすぎることを抑制でき、スイッチング周波数を適切に低下させることができ、スイッチング損失を抑制できる。
【0090】
図４において説明したように軽負荷動作を行う場合、制御回路１００は、無効期間および最小期間を用いることで、それぞれのスイッチングサイクルにおいて無効期間が経過した後に過電流を検出した場合にスイッチング素子Ｑ１をオフさせる。また制御回路１００、それぞれのスイッチングサイクルにおいてスイッチング素子Ｑ１をオンしておく期間を最小期間以上に制御する。スイッチングサイクル内で軽負荷動作が実施されていた場合において、無効期間が経過した後であって最小期間よりも前に、過電流が検出された場合は、制御回路１００は、スイッチング素子Ｑ１をオフさせてよい。制御回路１００は、過電流が検出された場合にスイッチング素子Ｑ１をオフさせる動作を、最小期間においてスイッチング素子Ｑ１をオン状態に維持する動作よりも優先させてよい。
【0091】
図５は、通常負荷状態（ＶｓｔｂＬ＝Ｈ）における制御回路１００の動作例を示すタイミングチャートである。図３において説明したように、通常負荷状態の場合、論理和回路３１３の出力はLレベルに固定され、充電電流はＩ０＋Ｉ２に固定される。また、スイッチ３４０がオン、スイッチ３４２がオフになり、共通コンデンサ３０２の充放電は、第１タイマ信号ＬＥＢにより制御される。つまり。第１タイマ信号ＬＥＢがＨレベルの場合は共通コンデンサ３０２は充電され、第１タイマ信号ＬＥＢがＬレベルの場合は共通コンデンサ３０２は放電される。また、論理和回路３４８の出力がＨレベルに固定されるので、マスク信号Ｍｓｋは、第１ワンショット信号ＯＳ１がＨレベルの間だけＬレベルとなり、他の期間はＨレベルを示す。
【0092】
三角波信号Ｖｏｓｃおよび矩形波信号Ｄｍａｘは、図４の例と同様である。ただし通常負荷状態では、発振周波数制御部２４は、発振器２６の発振周波数を高くする。このため、三角波信号Ｖｏｓｃの周期（スイッチングサイクルに相当）は、比較的に短くなる。ＰＷＭ回路２２は、図４の例と同様に、三角波信号Ｖｏｓｃの電圧がＶｆｂ電圧を超えている期間にＨレベルを出力し、三角波信号Ｖｏｓｃの電圧がＶｆｂ電圧以下の期間にＬレベルを出力する。
【0093】
第１ワンショット回路３３２は、各スイッチングサイクルの開始タイミングで、短いパルス幅の第１ワンショット信号ＯＳ１を出力する。最小期間出力部３２２が出力する第２タイマ信号Ｔｏｎｍｉｎ、および、無効期間出力部３２１が出力する第１タイマ信号ＬＥＢは、第１ワンショット信号ＯＳ１に応じてＨレベルに遷移する。また、第１ワンショット信号ＯＳ１に応じて、共通コンデンサ３０２の充電が開始され、充電電圧Ｖｃｔが増加する。
【0094】
充電電圧Ｖｃｔが第１設定電圧Ｔｈ１に達したタイミングで、無効期間出力部３２１が出力する第１タイマ信号ＬＥＢはＬレベルに遷移する。通常負荷状態では、当該タイミングにおけるマスク信号ＭｓｋがＨレベルなので、最小期間出力部３２２が出力する第２タイマ信号ＴｏｎｍｉｎもＬレベルに遷移する。つまり、通常負荷状態では、無効期間と最小期間は同一である。
【0095】
また、充電電圧Ｖｃｔが第１設定電圧Ｔｈ１に達したタイミングにおいて第２ワンショット回路３３８は、短いパルス幅の第２ワンショット信号ＯＳ２を出力する。本例では、第１タイマ信号ＬＥＢにより共通コンデンサ３０２の充放電が制御される。このため、次のスイッチングサイクルが開始されるまで、共通コンデンサ３０２は放電状態に維持される。
【0096】
本例においても、第１タイマ信号ＬＥＢにより、無効期間における過電流検出を無効にする。このため、過電流の誤検出を抑制できる。また、第２タイマ信号Ｔｏｎｍｉｎにより、制御信号ＯＵＴのパルス幅は最小期間以上に制限される。図５の例では、三角波信号ＶｏｓｃがＶｆｂ電圧を超えるまでの期間が、最小期間よりも長いので、制御信号ＯＵＴは、三角波信号ＶｏｓｃがＶｆｂ電圧を超えるまでＨレベルを維持する。図５に示すように、通常動作を行う場合の制御回路１００は、最小期間を用いず、無効期間を用いることで、それぞれのスイッチングサイクルにおいて無効期間が経過した後に過電流を検出した場合にスイッチング素子をオフさせる制御を行う。
【0097】
図６は、発振周波数制御部２４および発振器２６の構成例を示す図である。本例の発振周波数制御部２４は、増幅器４０２、増幅器４１０、トランジスタ４１６、抵抗Ｒｓ、抵抗Ｒｆおよび電源４０６を有する。
【0098】
増幅器４０２は、正端子にＶｆｂ電圧が入力され、負端子および出力端子が抵抗Ｒｆにより接続されている。また、増幅器４０２の負端子と接地電位との間には、抵抗Ｒｓと電源４０６とが直列に設けられている。増幅器４０２の出力端子に接続される点をＡ点、負端子に接続される点をＢ点とする。増幅器４０２のＢ点の電圧と、Ｖｆｂ電圧とは等しくなるので、増幅器４０２のＡ点の電圧は、（Ｖｆｂ－Ｖｓｔｂ０）×（Ｒｓ＋Ｒｆ）／Ｒｓ＋Ｖｓｔｂ０となる。なおＶｓｔｂ０は、電源４０６の電圧である。
【0099】
増幅器４１０の第１正端子には、増幅器４０２の出力端子が接続されている。増幅器４１０の第２正端子には、例えば２．５Ｖの定電圧が印加される。増幅器４１０は、第１正端子および第２正端子に印加された電圧のうち、低い方を用いて動作する。増幅器４１０の負端子は、トランジスタ４１６のエミッタ端子が接続される。増幅器４１０は、第１正端子および第２正端子に印加された電圧のうち低い方が、ＲＴ端子の電圧と等しくなるように動作する。
【0100】
トランジスタ４１６の制御端子には、増幅器４１０の出力端子が接続されているトランジスタ４１６のエミッタ端子は、ＲＴ端子に接続される。トランジスタ４１６のコレクタ端子は、発振器２６に接続される。トランジスタ４１６に流れるコレクタ電流により、発振器２６の発振周波数が制御される。
【0101】
発振器２６は、コレクタ電流に応じたミラー電流を生成し、当該ミラー電流でコンデンサＣ０を充電する。充電電圧が所定の電圧（例えば３Ｖ）に達すると、コンデンサＣ０を放電させる。充電電圧が所定の電圧（例えば１Ｖ）まで低下すると、コンデンサＣ０を再度充電する。このような動作を繰り返すことにより、発振器２６は、コレクタ電流に応じた発振周波数を有する発振信号（Ｖｏｓｃ、Ｄｍａｘ）を生成する。発振器２６の各素子の説明は省略する。
【0102】
図７は、発振器２６の発振周波数と、Ｖｆｂ電圧との関係を示す図である。通常負荷時における発振周波数を、通常発振周波数として示している。通常負荷時は、ＲＴ端子に接続された抵抗Ｒ８に応じた一定の通常発振周波数で、発振器２６が発振する。負荷が軽くなると、スイッチング電源２００の出力電圧Ｖｏｕｔが上昇し、Ｖｆｂ電圧が低下する。
【0103】
図８は、ＲＴ端子における電圧と、Ｖｆｂ電圧との関係を示す図である。また、増幅器４０２のＡ点の電圧特性を破線で示している。
【0104】
図８に示すように、Ｖｆｂ電圧が所定のＶｏｓｃＤｅｃまで低下すると、Ａ点電圧が例えば２．５Ｖまで低下する。
【0105】
増幅器４１０は、第１正端子および第２正端子に印加された電圧のうち低い方が、ＲＴ端子の電圧と等しくなるように動作するので、Ｖｆｂ電圧がＶｏｓｃＤｅｃ以下の領域では、Ｖｆｂ電圧が小さくなるほどＲＴ端子電圧も低下する。このため、ＲＴ端子の抵抗Ｒ８に流れる電流もＲＴ端子電圧に比例して低下し、発振器２６のコンデンサＣ０の充放電電流も同じ比率で低下する。これにより、発振周波数が低下し、スイッチング周波数が低減する。
【0106】
【0107】
図１０は、制御信号ＯＵＴのオン幅（パルス幅）と、Ｖｆｂ電圧と関係を示す図である。図１０では、軽負荷時および通常負荷時の第２タイマ信号Ｔｏｎｍｉｎの長さを合わせて示している。図１０に示すように、Ｖｆｂ電圧がＶｆｂｓｔｂ以上の場合は、通常負荷時の第２タイマ信号Ｔｏｎｍｉｎが設定され、Ｖｆｂ電圧がＶｆｂｓｔｂより小さい場合は、軽負荷時の第２タイマ信号Ｔｏｎｍｉｎが設定される。
【0108】
軽負荷時において制御信号ＯＵＴのオン幅が小さいと、オン損失が小さくなり、スイッチング損失の影響が大きくなる。また、Ｖｆｂ電圧が低下しにくくなるので、スイッチング損失を低減しにくくなり、軽負荷時の効率が低下する。このため制御回路１００は、軽負荷時の再小オン幅（第２タイマ信号Ｔｏｎｍｉｎの長さ）を大きめに設定し、１回のスイッチングでの２次側へのエネルギー伝送量を大きめに維持する。これにより、Ｖｆｂ電圧を低下させやすくし、発振周波数を下げてスイッチング頻度を低下させて、損失を低減できる。
【0109】
負荷が軽くなり、Ｖｆｂ電圧がＶｆｂｓｔｂを下回ると、第２タイマ信号Ｔｏｎｍｉｎが長くなる。第２タイマ信号Ｔｏｎｍｉｎの切替は、発振周波数制御部２４における周波数低減とは異なる負荷判定部６０（図２参照）で行っている。制御信号ＯＵＴのオン幅は、第２タイマ信号Ｔｏｎｍｉｎのパルス幅より狭くならないので、第２タイマ信号Ｔｏｎｍｉｎのパルス幅が大きくなると、発振周波数は、より低い状態で安定する。
【0110】
更に負荷が軽くなり、Ｖｆｂ電圧がＶｆｂｏｆｆまで低下すると、停止判定部６２により、制御信号ＯＵＴがＬレベルに固定されて、スイッチング素子Ｑ１のスイッチング動作が停止する。ここまで負荷が軽くなると、Ｖｆｂ電圧はＶｆｂｏｆｆ電圧の近傍でゆっくりと上下する。これによりスイッチング素子Ｑ１は、間欠的にスイッチング動作を行い、更にスイッチング頻度が低下した状態で安定する。
【0111】
通常負荷時では、図５に示したように、Ｖｆｂ電圧が高くなり、制御信号ＯＵＴのパルス幅は大きくなる。しかし、負荷が急変し、または、他の原因で制御信号ＯＵＴのパルス幅が急変しようとする場合がある。この場合でも、軽負荷時と同様に第２タイマ信号Ｔｏｎｍｉｎのパルス幅を大きくしていると、制御信号ＯＵＴのパルス幅が強制的に大きく維持され、音鳴りが発生し、または、瞬間的な大電流がスイッチング素子Ｑ１に流れてしまう可能性がある。通常負荷時の第２タイマ信号Ｔｏｎｍｉｎを小さく設定することで、音鳴りの発生、または、瞬間的な大電流を抑制できる。
【0112】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【0113】
１０・・・ヒステリシス回路、１１・・・内部電源、１３・・・保護回路、１４・・・保護ダイオード、２０・・・制御信号出力部、２２・・・ＰＷＭ回路、２４・・・発振周波数制御部、２６・・・発振器、３０・・・セットリセット回路、３１・・・論理積回路、３２・・・制御パルス生成部、３３・・・インバータ、３４・・・論理積回路、３６・・・電圧比較部、３８・・・基準電圧生成部、４０・・・電流源、４６・・・トランジスタ、４８・・・インバータ、５４・・・論理積回路、６０・・・負荷判定部、６２・・・停止判定部、６８・・・抵抗、１００・・・制御回路、１１０・・・第１保護部、２００・・・スイッチング電源、２０５・・・電源回路、２１０・・・一次側回路、２２０・・・二次側回路、２３０・・・電源回路、２４０・・・電圧検出部、３００・・・共通タイマ部、３０２・・・共通コンデンサ、３０４・・・インバータ、３０５・・・比較部、３０６・・・インバータ、３１０・・・充放電制御部、３１１、３１２・・・電流源、３１３・・・論理和回路、３１４・・・スイッチ、３１５・・・インバータ、３１６、３１７・・・スイッチ、３２１・・・無効期間出力部、３２２・・・最小期間出力部、３３２・・・第１ワンショット回路、３３４・・・論理積回路、３３６・・・インバータ、３３８・・・第２ワンショット回路、３４０、３４２・・・スイッチ、３４６、３４８・・・論理和回路、３５０・・・フリップフロップ、３５２・・・リセット制御部、３５４・・・インバータ、４０２・・・増幅器、４０６・・・電源、４１０・・・増幅器、４１６・・・トランジスタ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【手続補正書】
【提出日】2023-04-07
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
スイッチング電源のトランスに流れる主電流をスイッチング制御するスイッチング素子のスイッチングサイクルにおけるオン期間およびオフ期間を制御し、前記スイッチングサイクルにおいて無効期間が経過した後に過電流を検出した場合に前記スイッチング素子をオフさせ、前記スイッチングサイクルにおいて前記スイッチング素子をオンしておく期間を最小期間以上に制御する制御回路であって、
前記無効期間を規定する第１タイマ信号と、前記最小期間を規定する第２タイマ信号とを出力する共通タイマ部を備える制御回路。
前記無効期間を規定する第１タイマ信号と、前記最小期間を規定する第２タイマ信号とを出力する共通タイマ部を備える制御回路。
【請求項2】
前記無効期間と前記最小期間の開始タイミングは共通であり、
前記共通タイマ部は、前記無効期間を経時した後に、前記最小期間の残りを計時する
請求項１に記載の制御回路。
前記共通タイマ部は、前記無効期間を経時した後に、前記最小期間の残りを計時する
請求項１に記載の制御回路。
【請求項3】
前記共通タイマ部は、
共通コンデンサと、
前記開始タイミングにおいて前記共通コンデンサの充電を開始し、且つ、前記共通コンデンサの充放電を制御する充放電制御部と、
前記開始タイミングの後に前記共通コンデンサの電圧が第１設定電圧となった場合に、前記無効期間の終了タイミングを示す前記第１タイマ信号を出力するとともに、前記共通コンデンサを放電させ、前記共通コンデンサを再充電させる無効期間出力部と、
前記共通コンデンサを放電させた後に、前記共通コンデンサが第２設定電圧となった場合に、前記最小期間の終了タイミングを示す前記第２タイマ信号を出力する最小期間出力部と
を有する請求項２に記載の制御回路。
共通コンデンサと、
前記開始タイミングにおいて前記共通コンデンサの充電を開始し、且つ、前記共通コンデンサの充放電を制御する充放電制御部と、
前記開始タイミングの後に前記共通コンデンサの電圧が第１設定電圧となった場合に、前記無効期間の終了タイミングを示す前記第１タイマ信号を出力するとともに、前記共通コンデンサを放電させ、前記共通コンデンサを再充電させる無効期間出力部と、
前記共通コンデンサを放電させた後に、前記共通コンデンサが第２設定電圧となった場合に、前記最小期間の終了タイミングを示す前記第２タイマ信号を出力する最小期間出力部と
を有する請求項２に記載の制御回路。
【請求項4】
前記充放電制御部は、前記無効期間の終了前と終了後で、前記共通コンデンサを充電する充電電流の値を変化させる
請求項３に記載の制御回路。
請求項３に記載の制御回路。
【請求項5】
前記充放電制御部は、前記無効期間の終了後は、前記無効期間の終了前よりも前記充電電流を小さくする
請求項４に記載の制御回路。
請求項４に記載の制御回路。
【請求項6】
前記第１設定電圧および前記第２設定電圧は同一電圧である
請求項３から５のいずれか一項に記載の制御回路。
請求項３から５のいずれか一項に記載の制御回路。
【請求項7】
前記無効期間出力部は、前記開始タイミングに応じて第１セット信号が入力され、前記共通コンデンサの電圧が前記第１設定電圧となった場合に第１リセット信号が入力され、前記第１タイマ信号を出力するフリップフロップであり、
前記最小期間出力部は、前記開始タイミングに応じて第２セット信号が入力され、前記共通コンデンサの電圧が前記第２設定電圧となった場合に第２リセット信号が入力され、前記第２タイマ信号を出力するフリップフロップであり、
前記制御回路は、前記開始タイミングから、前記無効期間出力部の出力が前記第１リセット信号に応じて遷移するまで、前記最小期間出力部への前記第２リセット信号の入力をマスクするリセット制御部を備える
請求項３から５のいずれか一項に記載の制御回路。
前記最小期間出力部は、前記開始タイミングに応じて第２セット信号が入力され、前記共通コンデンサの電圧が前記第２設定電圧となった場合に第２リセット信号が入力され、前記第２タイマ信号を出力するフリップフロップであり、
前記制御回路は、前記開始タイミングから、前記無効期間出力部の出力が前記第１リセット信号に応じて遷移するまで、前記最小期間出力部への前記第２リセット信号の入力をマスクするリセット制御部を備える
請求項３から５のいずれか一項に記載の制御回路。
【請求項8】
前記スイッチングサイクルは連続で繰り替えされることで複数存在し、
前記制御回路は、
前記スイッチング電源の出力電圧の大きさに基づいて、軽負荷動作を行うか、通常動作を行うかの判別を行う判別回路を有し、
前記軽負荷動作を行う場合は、前記無効期間および前記最小期間を用いることで、それぞれの前記スイッチングサイクルにおいて前記無効期間が経過した後に前記過電流を検出した場合に前記スイッチング素子をオフさせ、それぞれの前記スイッチングサイクルにおいて前記スイッチング素子をオンしておく期間を前記最小期間以上に制御し、
前記通常動作を行う場合は、前記最小期間を用いず、前記無効期間を用いることで、それぞれの前記スイッチングサイクルにおいて前記無効期間が経過した後に前記過電流を検出した場合に前記スイッチング素子をオフさせる制御を行う
請求項１に記載の制御回路。
前記制御回路は、
前記スイッチング電源の出力電圧の大きさに基づいて、軽負荷動作を行うか、通常動作を行うかの判別を行う判別回路を有し、
前記軽負荷動作を行う場合は、前記無効期間および前記最小期間を用いることで、それぞれの前記スイッチングサイクルにおいて前記無効期間が経過した後に前記過電流を検出した場合に前記スイッチング素子をオフさせ、それぞれの前記スイッチングサイクルにおいて前記スイッチング素子をオンしておく期間を前記最小期間以上に制御し、
前記通常動作を行う場合は、前記最小期間を用いず、前記無効期間を用いることで、それぞれの前記スイッチングサイクルにおいて前記無効期間が経過した後に前記過電流を検出した場合に前記スイッチング素子をオフさせる制御を行う
請求項１に記載の制御回路。
【請求項9】
前記オン期間、前記無効期間、および前記最小期間の前記開始タイミングは共通である請求項２に記載の制御回路。
【請求項10】
前記スイッチングサイクル内に前記軽負荷動作が実施されていた場合、前記無効期間が経過した後であって前記最小期間よりも前に、前記過電流が検出された場合は、前記スイッチング素子をオフさせる請求項８に記載の制御回路。
【請求項11】
トランスと、
前記トランスに流れる主電流をスイッチング制御するスイッチング素子と、
前記スイッチング素子のスイッチングサイクルにおけるオン期間およびオフ期間を制御し、前記スイッチングサイクルにおいて無効期間が経過した後に過電流を検出した場合に前記スイッチング素子をオフさせ、前記スイッチングサイクルにおいて前記スイッチング素子をオンしておく期間を最小期間以上に制御する制御回路と
を備え、
前記制御回路は、前記無効期間を規定する第１タイマ信号と、前記最小期間を規定する第２タイマ信号とを出力する共通タイマ部を有する
スイッチング電源。
前記トランスに流れる主電流をスイッチング制御するスイッチング素子と、
前記スイッチング素子のスイッチングサイクルにおけるオン期間およびオフ期間を制御し、前記スイッチングサイクルにおいて無効期間が経過した後に過電流を検出した場合に前記スイッチング素子をオフさせ、前記スイッチングサイクルにおいて前記スイッチング素子をオンしておく期間を最小期間以上に制御する制御回路と
を備え、
前記制御回路は、前記無効期間を規定する第１タイマ信号と、前記最小期間を規定する第２タイマ信号とを出力する共通タイマ部を有する
スイッチング電源。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【0015】
【図1】本発明の一つの実施形態に係るスイッチング電源２００の一例を示す図である。
【図2】制御回路１００の構成例を示す図である。
【図3】共通タイマ部３００の構成例を示す図である。
【図4】軽負荷状態（ＶｓｔｂＬ＝Ｌ）における制御回路１００の動作例を示すタイミングチャートである。
【図5】通常負荷状態（ＶｓｔｂＬ＝Ｈ）における制御回路１００の動作例を示すタイミングチャートである。
【図6】発振周波数制御部２４および発振器２６の構成例を示す図である。
【図7】発振器２６の発振周波数と、Ｖｆｂ電圧との関係を示す図である。
【図8】ＲＴ端子における電圧と、Ｖｆｂ電圧との関係を示す図である。
【図9】コンデンサＣ０の充電電圧の波形を示す図である。
【図10】制御信号ＯＵＴのオン幅（パルス幅）と、Ｖｆｂ電圧との関係を示す図である。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【0017】
図１は、本発明の一つの実施形態に係るスイッチング電源２００の一例を示す図である。スイッチング電源２００は、スイッチング素子Ｑ１をオン状態およびオフ状態に繰り返し制御することで、所定の電圧または電流を出力する。本例のスイッチング電源２００は、一次側回路２１０、二次側回路２２０およびトランスＴ１を備える。図１に示すスイッチング電源２００は、いわゆるフォワード方式の回路であるがこれに限定されない。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【0025】
一次側回路２１０は、制御回路１００の電源端子ＶＣＣに電源電力を供給する電源回路２３０を有してよい。電源回路２３０は、スイッチング素子Ｑ１がスイッチング動作することで発生した電流に基づいて、電源電力を生成してよい。本例の電源回路２３０は、補助巻線ｎ４、ダイオードＤ５、抵抗Ｒ１０、１つ以上のコンデンサ（図１の例では、コンデンサＣ８およびコンデンサＣ９）を有する。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【0027】
スイッチング素子Ｑ１のスイッチング動作が開始していない起動時には、抵抗Ｒ１を介してコンデンサＣ８、Ｃ９が充電される。コンデンサＣ８、Ｃ９の電圧が所定の起動電圧まで上昇すると、制御回路１００が起動してスイッチング素子Ｑ１のスイッチング動作を開始させる。スイッチング素子Ｑ１がスイッチング動作を開始した後は、補助巻線ｎ４からの電流によりコンデンサＣ８、Ｃ９が充電されるが、保護動作等によりスイッチング素子Ｑ１のスイッチング動作が停止した場合には、抵抗Ｒ１を介してコンデンサＣ８、Ｃ９が充電される。これにより制御回路１００の動作を継続させることができる。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【0038】
スイッチング素子Ｑ１のオン期間が短くなると、スイッチング素子Ｑ１をスイッチング動作させても、２次側にほとんどエネルギーを伝達できなくなる。結果的にＦＢ端子の電圧が低下せず、スイッチング周波数が低下しにくくなる。本例の制御回路１００は、各スイッチングサイクルにおけるスイッチング素子Ｑ１のオン期間が、所定の最小期間以上となるように制御する。これにより、スイッチング電源２００が軽負荷状態となった場合にスイッチング周波数を安定して低下させ、スイッチング損失を低減できる。制御回路１００は、タイマ回路により当該最小期間を計時する。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【0039】
制御回路１００は、ＣＳ端子の電圧に応じて、スイッチング素子Ｑ１に過電流が流れたか否かを判定する。制御回路１００は、スイッチング素子Ｑ１に過電流が流れている場合に、スイッチング素子Ｑ１をオフ状態に制御する。これによりスイッチング素子Ｑ１を保護できる。一方で、スイッチング素子Ｑ１がターンオンした直後は、ターンオン時のノイズにより、過電流が流れたと誤って判定してしまう場合がある。このため制御回路１００は、スイッチング素子Ｑ１のターンオンから所定の無効期間は、過電流が検出されても当該検出を無効とする。つまり制御回路１００は、それぞれのスイッチングサイクルにおいて無効期間が経過した後に過電流を検出した場合にスイッチング素子Ｑ１をオフさせる。これにより、過電流の誤検出により、スイッチング素子Ｑ１がオフされることを抑制できる。制御回路１００は、タイマ回路により当該無効期間を計時する。
【手続補正8】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【0040】
上述した最小期間と無効期間は同一とは限らないので、最小期間を計時するタイマ回路と、無効期間を計時するタイマ回路とを制御回路１００に設けることが考えられる。しかし、２つのタイマ回路を設けると回路規模が増大してしまう。特に、コンデンサを定電流で充電し、コンデンサの充電電圧と所定の閾値とを比較することで期間を計測するタイマ回路では、コンデンサを充電するアナログ回路を有する。このため、最小期間用と無効期間用とで、それぞれタイマ回路を設けると回路規模が増大してしまう。本例の制御回路１００は、上述した最小期間と無効期間とを、１つの共通タイマ部で計時する。これによりタイマ回路の回路規模を小さくできる。
【手続補正9】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【0041】
図２は、制御回路１００の構成例を示す図である。本例の制御回路１００は、ＶＣＣ端子から供給される電力に基づいて内部電圧を生成する内部電源１１を有する。内部電源１１は内部電源電圧Ｖｄｄを生成する。一例として内部電源電圧Ｖｄｄは５Ｖである。制御回路１００に含まれる各回路は、電源電圧ＶＣＣまたは内部電源電圧Ｖｄｄを受けとる。
【手続補正10】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【0049】
ＦＢ端子と高電位線（Ｖｄｄ）との間には、抵抗６８が設けられている。上述したように、ＦＢ端子には出力電圧Ｖｏｕｔに応じた電流が流れる。当該電流は抵抗６８を流れるので、ＦＢ端子の電圧Ｖｆｂは、抵抗６８の抵抗値Ｒｆｂと当該電流の値により定まる。本例では、出力電圧Ｖｏｕｔが大きくなるとＶｆｂ電圧は小さくなり、出力電圧Ｖｏｕｔが小さくなるとＶｆｂ電圧は大きくなる。
【手続補正11】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【0050】
制御パルス生成部３２は、発振器２６が生成する発振信号の各サイクルでパルスを生成する。発振信号の各サイクルは、スイッチング素子Ｑ１のスイッチングサイクルを規定している。本例の制御パルス生成部３２は、セットリセットフリップフロップである。制御パルス生成部３２のセット端子には、共通タイマ部３００が出力するオントリガ信号ＯＮｔｒｇが入力される。制御パルス生成部３２の出力は、オントリガ信号ＯＮｔｒｇの立ち上がりに応じてＨレベルに遷移する。共通タイマ部３００は、矩形波信号Ｄｍａｘの立ち上がりエッジに応じて、矩形波信号Ｄｍａｘよりもパルス幅の短いオントリガ信号ＯＮｔｒｇを出力する。
【手続補正12】
【補正対象書類名】明細書
【補正対象項目名】００６５
【補正方法】変更
【補正の内容】
【0065】
図３は、共通タイマ部３００の構成例を示す図である。本例の共通タイマ部３００は、無効期間を経時した後に、最小期間の残りを計時する。本例において無効期間および最小期間の開始タイミングは共通であり、最小期間は無効期間よりも長い。無効期間および最小期間の開始タイミングは、それぞれのスイッチングサイクルの開始タイミングであってよい。
【手続補正13】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【0066】
本例の共通タイマ部３００は、共通コンデンサ３０２、充放電制御部３１０、比較部３０５、無効期間出力部３２１、最小期間出力部３２２、第１ワンショット回路３３２、第２ワンショット回路３３８、フリップフロップ３５０、スイッチ３４０、スイッチ３４２、および、各論理回路を有する。論理回路は、インバータ（反転回路）、論理積回路、論理和回路等である。共通タイマ部３００は、所定の充電電流で共通コンデンサ３０２を充電させて、共通コンデンサ３０２の充電電圧ＶＣＴが所定の電圧となるタイミングに基づいて最小期間および無効期間を計時する。
【手続補正14】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【0074】
無効期間出力部３２１は、オントリガ信号ＯＮｔｒｇに応じて、第１タイマ信号ＬＥＢをＨレベルに遷移させる。同様に最小期間出力部３２２は、オントリガ信号ＯＮｔｒｇに応じて、第２タイマ信号ＴｏｎｍｉｎをＨレベルに遷移させる。本例の無効期間出力部３２１は、第１セット信号Ｓｅｔ１に応じて出力がＨレベルに遷移し、第１リセット信号Ｒｓｔ１に応じて出力がＬレベルに遷移するフリップフロップである。本例の最小期間出力部３２２は、第２セット信号Ｓｅ１２に応じて出力がＨレベルに遷移し、第２リセット信号Ｒｓｔ２に応じて出力がＬレベルに遷移するフリップフロップである。本例の第１セット信号Ｓｅｔ１および第２セット信号Ｓｅｔ２は、オントリガ信号ＯＮｔｒｇである。また、第１リセット信号Ｒｓｔ１は、インバータ３０６が出力する信号であり、第２リセット信号は、リセット制御部３５２が出力する信号である。
【手続補正15】
【補正対象書類名】明細書
【補正対象項目名】００７６
【補正方法】変更
【補正の内容】
【0076】
無効期間出力部３２１のリセット端子Ｒ１には、インバータ３０６の出力端子が接続される。つまり、開始タイミングで充電が開始された共通コンデンサ３０２の充電電圧ＶＣＴが第１設定電圧に達し、インバータ３０６の出力がＨレベルに遷移したタイミングで、第１タイマ信号ＬＥＢがＬレベルに遷移する。第１タイマ信号ＬＥＢがＨレベルを示す期間が、無効期間（第１期間）に相当する。次のスイッチングサイクルを開始するオントリガ信号ＯＮｔｒｇが無効期間出力部３２１のセット端子に入力されるまで、無効期間出力部３２１の出力はＬレベルに固定される。無効期間出力部３２１には、制御回路１００の状態を初期化するリセット信号Ｒｅｓｅｔが入力されてもよい。リセット信号Ｒｅｓｅｔが入力されると、無効期間出力部３２１の出力はＬレベルに遷移する。
【手続補正16】
【補正対象書類名】明細書
【補正対象項目名】００７８
【補正方法】変更
【補正の内容】
【0078】
第２ワンショット信号ＯＳ２は、論理和回路３４６を介してスイッチ３４２に入力される。スイッチ３４０およびスイッチ３４２は、インバータ３３６の出力、または、論理和回路３４６の出力のいずれを用いて、スイッチ３１６およびスイッチ３１７を制御するかを切り替える。スイッチ３４０は、軽負荷状態（ＶｓｔｂＬ＝Ｌ）の場合にオフとなり、通常負荷状態（ＶｓｔｂＬ＝Ｈ）の場合にオンとなる。スイッチ３４２は、軽負荷状態（ＶｓｔｂＬ＝Ｌ）の場合にオンとなり、通常負荷状態（ＶｓｔｂＬ＝Ｈ）の場合にオフとなる。スイッチ３４０がオンの場合、インバータ３３６の出力がスイッチ３１６およびスイッチ３１７に入力され、スイッチ３４０がオフの場合、論理和回路３４６の出力がスイッチ３１６およびスイッチ３１７に入力される。つまり軽負荷状態の場合は、第２ワンショット回路ＯＳ２に応じて、共通コンデンサ３０２の充放電が制御される。軽負荷状態において無効期間が終了すると、短パルスである第２ワンショット信号ＯＳ２が、スイッチ３１６およびスイッチ３１７の制御端子に入力され、スイッチ３１７がオンとなり、スイッチ３１６がオフとなる。これにより、無効期間（第１期間）が終了すると、第２ワンショット信号ＯＳ２がＨレベルの期間、共通コンデンサ３０２が放電される。なお第２ワンショット信号ＯＳ２がＨレベルになると、フリップフロップ３５０の出力がＨレベルに遷移し、スイッチ３１４がオフになる。このため、無効期間（第１期間）が終了すると、充電電流はＩ０＋Ｉ２からＩ２に減少する。
【手続補正17】
【補正対象書類名】明細書
【補正対象項目名】００８３
【補正方法】変更
【補正の内容】
【0083】
図４は、軽負荷状態（ＶｓｔｂＬ＝Ｌ）における制御回路１００の動作例を示すタイミングチャートである。本例の発振器２６は、１Ｖと３Ｖの間を遷移する三角波信号Ｖｏｓｃを生成する。また発振器２６は、三角波信号Ｖｏｓｃと同期した矩形波信号Ｄｍａｘを出力する。矩形波信号Ｄｍａｘは、三角波信号Ｖｏｓｃが上昇している期間Ｈレベルとなり、三角波信号Ｖｏｓｃが下降している期間Ｌレベルとなる。軽負荷状態では、発振周波数制御部２４は、発振器２６の発振周波数を低くする。このため、三角波信号Ｖｏｓｃの周期（スイッチングサイクルに相当）は、比較的に長くなる。
【手続補正18】
【補正対象書類名】明細書
【補正対象項目名】００９１
【補正方法】変更
【補正の内容】
【0091】
図５は、通常負荷状態（ＶｓｔｂＬ＝Ｈ）における制御回路１００の動作例を示すタイミングチャートである。図３において説明したように、通常負荷状態の場合、論理和回路３１３の出力はＬレベルに固定され、充電電流はＩ０＋Ｉ２に固定される。また、スイッチ３４０がオン、スイッチ３４２がオフになり、共通コンデンサ３０２の充放電は、第１タイマ信号ＬＥＢにより制御される。つまり、第１タイマ信号ＬＥＢがＨレベルの場合は共通コンデンサ３０２は充電され、第１タイマ信号ＬＥＢがＬレベルの場合は共通コンデンサ３０２は放電される。また、論理和回路３４８の出力がＨレベルに固定されるので、マスク信号Ｍｓｋは、第１ワンショット信号ＯＳ１がＨレベルの間だけＬレベルとなり、他の期間はＨレベルを示す。
【手続補正19】
【補正対象書類名】明細書
【補正対象項目名】０１００
【補正方法】変更
【補正の内容】
【0100】
トランジスタ４１６の制御端子には、増幅器４１０の出力端子が接続されている。トランジスタ４１６のエミッタ端子は、ＲＴ端子に接続される。トランジスタ４１６のコレクタ端子は、発振器２６に接続される。トランジスタ４１６に流れるコレクタ電流により、発振器２６の発振周波数が制御される。
【手続補正20】
【補正対象書類名】明細書
【補正対象項目名】０１０７
【補正方法】変更
【補正の内容】
【0107】
図１０は、制御信号ＯＵＴのオン幅（パルス幅）と、Ｖｆｂ電圧との関係を示す図である。図１０では、軽負荷時および通常負荷時の第２タイマ信号Ｔｏｎｍｉｎの長さを合わせて示している。図１０に示すように、Ｖｆｂ電圧がＶｆｂｓｔｂ以上の場合は、通常負荷時の第２タイマ信号Ｔｏｎｍｉｎが設定され、Ｖｆｂ電圧がＶｆｂｓｔｂより小さい場合は、軽負荷時の第２タイマ信号Ｔｏｎｍｉｎが設定される。
【手続補正21】
【補正対象書類名】明細書
【補正対象項目名】０１０８
【補正方法】変更
【補正の内容】
【0108】
軽負荷時において制御信号ＯＵＴのオン幅が小さいと、オン損失が小さくなり、スイッチング損失の影響が大きくなる。また、Ｖｆｂ電圧が低下しにくくなるので、スイッチング損失を低減しにくくなり、軽負荷時の効率が低下する。このため制御回路１００は、軽負荷時の最小オン幅（第２タイマ信号Ｔｏｎｍｉｎの長さ）を大きめに設定し、１回のスイッチングでの２次側へのエネルギー伝送量を大きめに維持する。これにより、Ｖｆｂ電圧を低下させやすくし、発振周波数を下げてスイッチング頻度を低下させて、損失を低減できる。