特開 2024-21137 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024021137

(43)【公開日】2024-02-16

(54)【発明の名称】炭化珪素半導体装置および炭化珪素半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/336 20060101AFI20240208BHJP

   H01L 29/06 20060101ALI20240208BHJP

   H01L 29/78 20060101ALI20240208BHJP

   H01L 29/12 20060101ALI20240208BHJP

   H01L 29/861 20060101ALI20240208BHJP

   H01L 21/329 20060101ALI20240208BHJP

【ＦＩ】

H01L29/78 658J

H01L29/78 652P

H01L29/06 301M

H01L29/06 301G

H01L29/06 301V

H01L29/78 653A

H01L29/78 652J

H01L29/78 652T

H01L29/78 657D

H01L29/91 F

H01L29/91 C

H01L29/91 L

H01L29/91 A

【審査請求】未請求

【請求項の数】13

【出願形態】ＯＬ

(21)【出願番号】P 2022123752

(22)【出願日】2022-08-03

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100104190

【弁理士】

【氏名又は名称】酒井 昭徳

(72)【発明者】

【氏名】星 保幸

(72)【発明者】

【氏名】林 真吾

(57)【要約】

【課題】電子と正孔の再結合で発生する光による封止樹脂の劣化を抑制できる炭化珪素半導体装置および炭化珪素半導体装置を提供する。
【解決手段】炭化珪素半導体装置１０は、活性領域１から終端領域２にわたって半導体基板４０の内部に設けられた第１導電型の第１半導体領域１２と、活性領域１において第１主面と第１半導体領域１２との間に設けられた第２導電型の第２半導体領域と、第１半導体領域１２と第２半導体領域との第１のｐｎ接合を含み、第１のｐｎ接合を通過する電流が流れる素子構造と、活性領域１において第１主面と第１半導体領域１２との間に設けられ、素子構造の周囲を囲む第２導電型外周領域２５であって、第１半導体領域１２との第２のｐｎ接合を含む形成する活性領域１の外周部１ｂを備える。第１主面の表面に選択的に、第１および第２のｐｎ接合に順方向電流が流れることで発生する光を遮蔽する第１保護膜３５が設けられている。
【選択図】図１

【特許請求の範囲】

【請求項1】

炭化珪素からなり、第１主面と第２主面とを有する半導体基板と、
前記半導体基板に設けられた活性領域と、
前記半導体基板に設けられ、前記活性領域の周囲を囲む終端領域と、
前記活性領域から前記終端領域にわたって前記半導体基板の内部に設けられた第１導電型の第１半導体領域と、
前記活性領域において前記第１主面と前記第１半導体領域との間に設けられた第２導電型の第２半導体領域と、
前記第１半導体領域と前記第２半導体領域との第１のｐｎ接合を含み、前記第１のｐｎ接合を通過する電流が流れる素子構造と、
前記活性領域において前記第１主面と前記第１半導体領域との間に設けられ、前記素子構造の周囲を囲む第２導電型外周領域であって、前記第１半導体領域と第２のｐｎ接合を形成する前記活性領域の外周部と、
前記終端領域において前記第１主面と前記第１半導体領域との間に設けられた耐圧構造と、
前記第１主面に設けられ、前記第２半導体領域および前記第２導電型外周領域に電気的に接続された第１電極と、
前記第２主面に設けられ、前記第１半導体領域に電気的に接続された第２電極と、
を備え、
前記第１主面の表面に選択的に、前記第１および第２のｐｎ接合に順方向電流が流れることで発生する光を遮蔽する第１保護膜が設けられていることを特徴とする炭化珪素半導体装置。

【請求項2】

前記第１保護膜は、前記終端領域および前記活性領域の外周部に設けられた有機膜であることを特徴とする請求項１に記載の炭化珪素半導体装置。

【請求項3】

前記第１保護膜は、前記終端領域および前記活性領域の外周部に設けられた第１の無機膜であることを特徴とする請求項１に記載の炭化珪素半導体装置。

【請求項4】

前記第１の無機膜は、ノンドープのポリシリコン膜またはアモルファスシリコン膜であることを特徴とする請求項３に記載の炭化珪素半導体装置。

【請求項5】

前記第１主面において、前記終端領域および前記活性領域の外周部に設けられた第２保護膜をさらに備え、
前記第１保護膜は、前記第２保護膜上に設けられることを特徴とする請求項１に記載の炭化珪素半導体装置。

【請求項6】

前記第１保護膜は、前記素子構造の上部にも設けられることを特徴とする請求項１に記載の炭化珪素半導体装置。

【請求項7】

前記第１保護膜は、前記活性領域の前記素子構造において前記第１主面の表面上に設けられた第２の無機膜であることを特徴とする請求項１に記載の炭化珪素半導体装置。

【請求項8】

前記第２の無機膜は、ポリシリコン膜またはアモルファスシリコン膜であることを特徴とする請求項７に記載の炭化珪素半導体装置。

【請求項9】

前記第２の無機膜は、前記第１電極と前記第２半導体領域とが接している領域を除いて、前記第１電極の全面に設けられていることを特徴とする請求項７に記載の炭化珪素半導体装置。

【請求項10】

炭化珪素からなり、第１主面と第２主面とを有する半導体基板と、
前記半導体基板に設けられた活性領域と、
前記半導体基板に設けられ、前記活性領域の周囲を囲む終端領域と、を備える炭化珪素半導体装置の製造方法であって、
前記活性領域から前記終端領域にわたって前記半導体基板の内部に第１導電型の第１半導体領域を形成する工程と、
前記活性領域において前記第１主面と前記第１半導体領域との間に第２導電型の第２半導体領域を形成する工程と、
前記第１半導体領域と前記第２半導体領域との第１のｐｎ接合を含み、前記第１のｐｎ接合を通過する電流が流れる素子構造を形成する工程と、
前記活性領域において前記第１主面と前記第１半導体領域との間に前記素子構造の周囲を囲む第２導電型外周領域を形成し、前記第２導電型外周領域と前記第１半導体領域との第２のｐｎ接合を含む前記活性領域の外周部を形成する工程と、
前記終端領域において前記第１主面と前記第１半導体領域との間に耐圧構造を形成する工程と、
前記第１主面に、前記第２半導体領域および前記第２導電型外周領域に電気的に接続された第１電極を形成する工程と、
前記第２主面に、前記第１半導体領域に電気的に接続された第２電極を形成する工程と、
前記第１主面の表面に選択的に、前記第１および第２のｐｎ接合に順方向電流が流れることで発生する光を遮蔽する第１保護膜を形成する工程と、
を含むことを特徴とする炭化珪素半導体装置の製造方法。

【請求項11】

前記第１保護膜を形成する工程は、ポリイミド塗布中に酸素を注入することによりポリイミド膜を形成することを特徴とする請求項１０に記載の炭化珪素半導体装置の製造方法。

【請求項12】

前記第１保護膜を形成する工程は、ポリイミド膜を膜厚１５μｍ以上に形成することを特徴とする請求項１０に記載の炭化珪素半導体装置の製造方法。

【請求項13】

前記第１保護膜を形成する工程は、ポリシリコン膜を形成することを特徴とする請求項１０に記載の炭化珪素半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。

【背景技術】

【0002】

炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に代わる次世代の半導体材料として期待されている。炭化珪素を半導体材料に用いた半導体素子（以下、炭化珪素半導体装置とする）は、シリコンを半導体材料に用いた従来の半導体素子と比較して、オン状態における素子の抵抗を数百分の１に低減可能であることや、より高温（２００℃以上）の環境下で使用可能なこと等、様々な利点がある。これは、炭化珪素のバンドギャップがシリコンに対して３倍程度大きく、シリコンよりも絶縁破壊電界強度が１桁近く大きいという材料自体の特長による。

【0003】

炭化珪素半導体装置としては、現在までに、ショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、プレーナゲート構造やトレンチゲート構造の縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）が製品化されている。

【0004】

プレーナゲート構造は、半導体基板のおもて面上に平板状にＭＯＳゲートを設けたＭＯＳゲート構造である。トレンチゲート構造は、半導体基板（半導体チップ）のおもて面に形成したトレンチ内にＭＯＳゲートを埋め込んだＭＯＳゲート構造であり、トレンチの側壁に沿って半導体基板のおもて面と直交する方向にチャネル（反転層）が形成される。このため、半導体基板のおもて面に沿ってチャネルが形成されるプレーナゲート構造と比べて、単位面積当たりの単位セル（素子の構成単位）密度を増やすことができ、単位面積当たりの電流密度を増やすことができるため、コスト面で有利である。

【0005】

図６は、従来の炭化珪素半導体装置の活性領域の構造を示す断面図である。図７は、従来の炭化珪素半導体装置のエッジ終端領域の構造を示す断面図である。図６および図７に示す従来の炭化珪素半導体装置１１０は、炭化珪素からなる半導体基板（半導体チップ）１４０のエッジ終端領域１０２に、耐圧構造１３０を備えたトレンチゲート構造の縦型ＭＯＳＦＥＴである。

【0006】

半導体基板１４０は、炭化珪素からなるｎ⁺型出発基板１４１のおもて面上にｎ^-型ドリフト領域１１２となるｎ^-型炭化珪素層１４２をエピタキシャル成長させてなる。半導体基板１４０は、ｎ^-型炭化珪素層１４２側の主面をおもて面とし、ｎ⁺型出発基板１４１側の主面を裏面とする。半導体基板１４０のおもて面は全域にわたって平坦面であり、活性領域１０１とエッジ終端領域１０２との間に段差は生じていない。半導体基板１４０のおもて面は、エッジ終端領域１０２の全域が層間絶縁膜１１９で覆われている。

【0007】

半導体基板１４０の裏面（ｎ⁺型出発基板１４１の裏面）の全域に、ドレイン電極１４５が設けられている。ｎ⁺型出発基板１４１は、ｎ⁺型ドレイン領域１１１である。活性領域１０１は、半導体基板１４０の中央（チップ中央）に配置される。活性領域１０１と半導体基板１４０の端部（チップ端部）との間がエッジ終端領域１０２である。

【0008】

活性領域１０１の中央部１０１ａ（図６）には、ＭＯＳＦＥＴの同一構造（トレンチゲート構造）の複数の単位セルが隣接して設けられている。活性領域１０１の中央部１０１ａでは、ｎ^-型ドリフト領域１１２のｎ⁺型炭化珪素基板１０１側に対して反対の表面側は、ｎ型電流拡散領域１２０が設けられている。ｎ型電流拡散領域１２０の表面層には、トレンチ１１６間に、ｐ⁺型領域の下部１２３およびｐ⁺型領域の上部１２４から構成されるｐ⁺型領域１２２が選択的に設けられている。また、ｎ型電流拡散領域１２０内には、トレンチ１１６の底部と深さ方向に対向する位置にｐ⁺型領域１２１が選択的に設けられている。

【0009】

トレンチゲート構造のＭＯＳゲートは、ｐ型ベース領域１１３、ｎ⁺型ソース領域１１４、ｐ⁺⁺型コンタクト領域１１５、トレンチ１１６、ゲート絶縁膜１１７およびゲート電極１１８で構成される。

【0010】

また、ゲート電極１１８上に層間絶縁膜１１９が設けられ、層間絶縁膜１１９の開口部に、ｎ⁺型ソース領域１１４およびｐ⁺⁺型コンタクト領域１１５と接するオーミック電極１４３が設けられる。オーミック電極１４３および層間絶縁膜１１９上に、ゲート電極１１８側への金属原子の拡散を防止するバリアメタル１３８が設けられている。バリアメタル１３８上にソース電極１４４が設けられる。

【0011】

また、半導体素子内部へのイオンの拡散を防止し、半導体素子を絶縁保護するため、エッジ終端領域１０２では層間絶縁膜１１９上に、活性領域１０１ではソース電極１４４上に保護膜１３４が成膜されている。保護膜１３４に開口部（不図示）が設けられ、ソース電極１４４の、保護膜１３４の開口部に露出する部分がソースパッドとなる。従来、保護膜として、ＳｉＮ（窒化シリコン）膜、酸化膜等の無機材料が使用されているが、有機材料であるポリイミド膜が多く使用されている。炭化珪素半導体装置は、半導体チップを絶縁保護するため、エポキシなどの硬質樹脂やゲル等の封止樹脂１３７がケース（不図示）内充填されている。

【0012】

活性領域１０１の外周部１０１ｂにおいて半導体基板１４０のおもて面とｎ^-型ドリフト領域１１２との間の全域に、半導体基板１４０のおもて面側から順に深さ方向に隣接して、ｐ⁺⁺型コンタクト領域１１５、ｐ型ベース領域１１３、ｐ⁺型領域１２２およびｐ⁺型領域の下部１２３が設けられている。

【0013】

ｐ⁺⁺型コンタクト領域１１５、ｐ型ベース領域１１３、ｐ⁺型領域１２２およびｐ⁺型領域の下部１２３は、それぞれ活性領域１０１の同じ深さおよび同じ不純物濃度のｐ型領域と同時に形成された領域であり、活性領域１０１の中央部の周囲を囲む。

【0014】

エッジ終端領域１０２は、活性領域１０１の周囲を囲む。エッジ終端領域１０２には、耐圧構造１３０が設けられている。耐圧構造１３０は、例えばＪＴＥ構造の改良構造である空間変調ＪＴＥ構造であり、半導体基板１４０のおもて面とｎ^-型ドリフト領域１１２との間に選択的に設けられた複数のｐ型領域１３１および複数のｐ^-型領域１３２で構成される。これらすべてのｐ型領域１３１およびｐ^-型領域１３２は、半導体基板１４０のおもて面に露出され、半導体基板１４０のおもて面上の層間絶縁膜１１９に接する。また、半導体基板１４０のおもて面とｎ^-型ドリフト領域１１２との間において、耐圧構造１３０よりも外側に、ｎ⁺型チャネルストッパ領域１３３が選択的に設けられている。

【0015】

また、ワイドバンドギャップ半導体チップのｐｎ接合で発生する光による封止樹脂の劣化を抑制するため、半導体チップと封止樹脂の間に、封止樹脂を劣化させる特定の波長を有する光が、封止樹脂に到達することを抑制する機能領域を備える半導体装置が公知である（例えば、下記特許文献１、２参照）。

【先行技術文献】

【特許文献】

【0016】

【特許文献1】特許第６８９２９９７号公報

【特許文献2】国際公開第２０２０／１３６７５９号

【発明の概要】

【発明が解決しようとする課題】

【0017】

ＭＯＳＦＥＴでは、通常、ゲート電極１１８をオン／オフすることによりスイッチングを行うが、ＭＯＳＦＥＴは、ｎ^-型ドリフト領域１１２等のｎ型領域、ｐ型ベース領域１１３等のｐ型領域からなるｐｎ接合による内蔵ダイオード１６１を有している。ＭＯＳＦＥＴをＦＷＤやダイオードとして使用し、内蔵ダイオード１６１がオンになるとＳｉＣは直接遷移の半導体であるため、電導度変調により電子と正孔が再結合することによりｐｎ接合から青色光１６０が発生する。また、ＳｉＣ－ＩＧＢＴは、バイポーラ動作であるため、ＭＯＳＦＥＴと異なり通常のオン時に電子と正孔が再結合することにより青色光１６０を発生しながらスイッチングを行う。

【0018】

ここで、ポリイミド膜等の保護膜１３４は半透明であるため、発生した青色光１６０は、保護膜１３４を透過して、封止樹脂１３７にまで達する（図６、図７参照）。この場合、青色光１６０が封止樹脂１３７の樹脂、ゲルの劣化を引き起こし、封止樹脂１３７と保護膜１３４との密着性または封止樹脂１３７の寿命が悪化する。この結果、下層に形成される層間絶縁膜１１９等の膜質に影響を与えて、リーク電流の増加やオン電圧の変動等が発生し、炭化珪素半導体装置の信頼性が悪化するという課題がある。

【0019】

この発明は、上述した従来技術による問題点を解消するため、半導体内で電子と正孔が再結合することにより発生する光による封止樹脂の劣化を抑制することができる炭化珪素半導体装置および炭化珪素半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0020】

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。炭化珪素からなり、第１主面と第２主面とを有する半導体基板に活性領域が設けられる。前記半導体基板に、前記活性領域の周囲を囲む終端領域が設けられる。前記活性領域から前記終端領域にわたって前記半導体基板の内部に第１導電型の第１半導体領域が設けられる。前記活性領域において前記第１主面と前記第１半導体領域との間に第２導電型の第２半導体領域が設けられる。前記第１半導体領域と前記第２半導体領域との第１のｐｎ接合を含み、前記第１のｐｎ接合を通過する電流が流れる素子構造が設けられる。前記活性領域において前記第１主面と前記第１半導体領域との間に設けられ、前記素子構造の周囲を囲む第２導電型外周領域であって、前記第１半導体領域と第２のｐｎ接合を形成する前記活性領域の外周部が設けられる。前記終端領域において前記第１主面と前記第１半導体領域との間に耐圧構造が設けられる。前記第１主面に、前記第２半導体領域および前記第２導電型外周領域に電気的に接続された第１電極が設けられる。前記第２主面に、前記第１半導体領域に電気的に接続された第２電極が設けられる。前記第１主面の表面に選択的に、前記第１および第２のｐｎ接合に順方向電流が流れることで発生する光を遮蔽する第１保護膜が設けられている。

【0021】

また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１保護膜は、前記終端領域および前記活性領域の外周部に設けられた有機膜であることを特徴とする。

【0022】

また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１保護膜は、前記終端領域および前記活性領域の外周部に設けられた第１の無機膜であることを特徴とする。

【0023】

また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１の無機膜は、ノンドープのポリシリコン膜またはアモルファスシリコン膜であることを特徴とする。

【0024】

また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１主面において、前記終端領域および前記活性領域の外周部に設けられた第２保護膜をさらに備え、前記第１保護膜は、前記第２保護膜上に設けられることを特徴とする。

【0025】

また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１保護膜は、前記素子構造の上部にも設けられることを特徴とする。

【0026】

また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１保護膜は、前記活性領域の前記素子構造において前記第１主面の表面上に設けられた第２の無機膜であることを特徴とする。

【0027】

また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２の無機膜は、ポリシリコン膜またはアモルファスシリコン膜であることを特徴とする。

【0028】

また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２の無機膜は、前記第１電極と前記第２半導体領域とが接している領域を除いて、前記第１電極の全面に設けられていることを特徴とする。

【0029】

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。炭化珪素からなり、第１主面と第２主面とを有する半導体基板と、前記半導体基板に設けられた活性領域と、前記半導体基板に設けられ、前記活性領域の周囲を囲む終端領域と、を備える炭化珪素半導体装置の製造方法である。前記活性領域から前記終端領域にわたって前記半導体基板の内部に第１導電型の第１半導体領域を形成する工程を行う。前記活性領域において前記第１主面と前記第１半導体領域との間に第２導電型の第２半導体領域を形成する工程を行う。前記第１半導体領域と前記第２半導体領域との第１のｐｎ接合を含み、前記第１のｐｎ接合を通過する電流が流れる素子構造を形成する工程を行う。前記活性領域において前記第１主面と前記第１半導体領域との間に前記素子構造の周囲を囲む第２導電型外周領域を形成し、前記第２導電型外周領域と前記第１半導体領域との第２のｐｎ接合を含む前記活性領域の外周部を形成する工程を行う。前記終端領域において前記第１主面と前記第１半導体領域との間に耐圧構造を形成する工程を行う。前記第１主面に、前記第２半導体領域および前記第２導電型外周領域に電気的に接続された第１電極を形成する工程を行う。前記第２主面に、前記第１半導体領域に電気的に接続された第２電極を形成する工程を行う。前記第１主面の表面に選択的に、前記第１および第２のｐｎ接合に順方向電流が流れることで発生する光を遮蔽する第１保護膜を形成する工程を行う。

【0030】

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１保護膜を形成する工程は、ポリイミド塗布中に酸素を注入することによりポリイミド膜を形成することを特徴とする。

【0031】

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１保護膜を形成する工程は、ポリイミド膜を膜厚１５μｍ以上に形成することを特徴とする。

【0032】

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１保護膜を形成する工程は、ポリシリコン膜を形成することを特徴とすることを特徴とする。

【0033】

上述した発明によれば、活性領域の外周部およびエッジ終端領域に、第１保護膜が設けられている。これにより、内蔵ダイオードに順方向電流が流れることで、電子と正孔が再結合してｐｎ接合から発生する青色光が、第１保護膜で遮蔽される。このため、青色光が封止樹脂に達することがなくなり、封止樹脂の樹脂、ゲルの劣化を抑制でき、封止樹脂と第１保護膜との密着性は良好となり、層間絶縁膜等の膜質の特性劣化はなく、半導体装置の信頼性が高くなる。

【発明の効果】

【0034】

本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置によれば、半導体内で電子と正孔が再結合することにより発生する光による封止樹脂の劣化を抑制することができる。

【図面の簡単な説明】

【0035】

【図1】実施の形態１にかかる炭化珪素半導体装置のエッジ終端領域の構造を示す断面図である。

【図2】実施の形態２にかかる炭化珪素半導体装置のエッジ終端領域の構造を示す断面図である。

【図3】実施の形態３にかかる炭化珪素半導体装置のエッジ終端領域の構造を示す断面図である。

【図4】実施の形態４にかかる炭化珪素半導体装置の活性領域の構造を示す断面図である。

【図5】実施の形態５にかかる炭化珪素半導体装置の活性領域の構造を示す断面図である。

【図6】従来の炭化珪素半導体装置の活性領域の構造を示す断面図である。

【図7】従来の炭化珪素半導体装置のエッジ終端領域の構造を示す断面図である。

【発明を実施するための形態】

【0036】

以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本明細書では、ミラー指数の表記において、“－”はその直後の指数につくバーを意味しており、指数の前に“－”を付けることで負の指数をあらわしている。そして、同じまたは同等との記載は製造におけるばらつきを考慮して５％以内まで含むとするのがよい。

【0037】

（実施の形態１）
実施の形態１にかかる炭化珪素半導体装置の構造について説明する。図１は、実施の形態１にかかる炭化珪素半導体装置のエッジ終端領域の構造を示す断面図である。図１に示す実施の形態１にかかる炭化珪素半導体装置１０は、炭化珪素（ＳｉＣ）からなる半導体基板（半導体チップ）４０のエッジ終端領域２に、耐圧構造３０を備えたトレンチゲート構造の縦型ＭＯＳＦＥＴである。

【0038】

半導体基板４０には、活性領域１の中央部１ａ（図４参照）に、ＭＯＳＦＥＴの同一構造（素子構造）の複数の単位セル（素子の機能単位）が隣接して配置されている。活性領域１は、ＭＯＳＦＥＴのオン時に主電流（ドリフト電流）が流れる領域である。活性領域１は、略矩形状の平面形状を有し、半導体基板４０の略中央（チップ中央）に配置される。活性領域１は、後述するｐ⁺⁺型コンタクト延在部１５ａの外側（半導体基板４０の端部（チップ端部）側）の端部から内側（チップ中央側）の部分である。実施の形態１では、活性領域１の中央部１ａの構造は、従来構造と同じであるため、記載を省略する（図６参照）。

【0039】

エッジ終端領域２は、活性領域１とチップ端部との間の領域であり、活性領域１の周囲を略矩形状に囲む。エッジ終端領域２には、耐圧構造３０が設けられている。耐圧構造３０は、活性領域１とエッジ終端領域２との境界付近の電界を緩和して耐圧を保持する機能を有する。耐圧構造３０の構成については後述する。耐圧とは、ｐｎ接合でアバランシェ降伏が起きたことでドレイン・ソース間電流が増加してもそれ以上ドレイン・ソース間電圧が増加しない限界の電圧である。

【0040】

半導体基板４０は、炭化珪素からなるｎ⁺型出発基板４１のおもて面上にｎ^-型ドリフト領域（第１半導体領域）１２となるｎ^-型炭化珪素層４２をエピタキシャル成長させてなる。半導体基板４０は、ｎ^-型炭化珪素層４２側の主面をおもて面（第１主面）とし、ｎ⁺型出発基板４１側の主面を裏面（第２主面）とする。半導体基板４０のおもて面は全域にわたって略平坦面であり、活性領域１とエッジ終端領域２との間に段差は生じていない。略平坦とは、プロセスばらつきによる許容誤差を含む範囲で水平面であることを意味する。

【0041】

ｎ⁺型出発基板４１はｎ⁺型ドレイン領域１１である。半導体基板４０は、活性領域１の各部を形成する際に、ｎ^-型ドリフト領域１２となるｎ^-型炭化珪素層４２を順に多段にエピタキシャル成長されてなる。ｎ^-型ドリフト領域１２は、ｎ^-型炭化珪素層４２の、イオン注入による拡散領域が形成されずにエピタキシャル成長時の不純物濃度のまま残る部分である。ｎ^-型ドリフト領域１２は、ｎ⁺型出発基板４１に接し、活性領域１からチップ端部にわたって設けられている。

【0042】

活性領域１の外周部１ｂは、活性領域１の中央部１ａの周囲を略矩形状に囲む。後述するトレンチ１６の長手方向において、活性領域１の外周部１ｂとは、後述するｎ⁺型ソース領域１４の最も外側の端部から、活性領域１とエッジ終端領域２との境界までの部分である。トレンチ１６の短手方向において、活性領域１の外周部１ｂとは、最も外側のトレンチ１６の外側の側壁から、活性領域１とエッジ終端領域２との境界までの部分である。活性領域１の外周部１ｂには、ＭＯＳＦＥＴの単位セルは設けられていない。

【0043】

活性領域１の外周部１ｂには、半導体基板４０のおもて面とｎ^-型ドリフト領域１２との間の全域に、半導体基板４０のおもて面側から順に深さ方向に隣接して、ｐ⁺⁺型コンタクト延在部１５ａ、ｐ型ベース延在部１３ａおよびｐ⁺型延在部の下部２３ａ、ｐ⁺型延在部の上部２４ａが設けられている。これらの領域は、後述する活性領域１の中央部１ａのｐ⁺⁺型コンタクト領域１５、ｐ型ベース領域１３およびｐ⁺型領域の下部２３、ｐ⁺型領域の上部２４を活性領域１の外周部１ｂに延在させた領域である。これらの領域（複数の延在部）で、活性領域１の外周部１ｂにおいて半導体基板４０のおもて面とｎ^-型ドリフト領域１２との間の全域に１つのｐ型外周領域（第２導電型外周領域）２５が構成されている。このため、活性領域１の外周部１ｂは、ｐ型外周領域２５とｎ^-型ドリフト領域１２とのｐｎ接合（第２のｐｎ接合）を含む内蔵ダイオード６１を含む。

【0044】

活性領域１の外周部１ｂのｐ型外周領域２５は、活性領域１の中央部１ａの周囲を同心状に囲む。ｐ型外周領域２５は、ＭＯＳＦＥＴ（炭化珪素半導体装置１０）のオフ時にエッジ終端領域２のｎ^-型ドリフト領域１２で発生して活性領域１へ向かって流れるホール（正孔）電流を後述するソース電極４４へ引き抜くための領域であり、ソース電極４４に電気的に接続されている。ＭＯＳＦＥＴのオフ時にエッジ終端領域２のｎ^-型ドリフト領域１２で発生したホール電流がｐ型外周領域２５を介してソース電極４４へ引き抜かれることで、エッジ終端領域２でのアバランシェ降伏時の正孔電流集中が抑制される。

【0045】

エッジ終端領域２の耐圧構造３０は、例えばＪＴＥ構造を空間変調構造とした空間変調ＪＴＥ構造であり、半導体基板４０のおもて面とｎ^-型ドリフト領域１２との間に選択的に設けられた複数のｐ型領域３１および複数のｐ^-型領域３２で構成される。複数のｐ型領域３１および複数のｐ^-型領域３２はｎ^-型炭化珪素層４２の表面領域にイオン注入により形成された拡散領域である。

【0046】

複数のｐ型領域３１は、活性領域１の周囲を囲む同心状に互いに離れて配置されている。外側に配置されたｐ型領域３１ほど、幅（内側から外側へ向かう法線方向の幅）が狭く、かつ内側に隣り合うｐ型領域３１との間隔が広い。最も内側のｐ型領域３１は、ｐ⁺⁺型コンタクト延在部１５ａの外側に、ｐ⁺⁺型コンタクト延在部１５ａに隣接して配置されている。

【0047】

複数のｐ^-型領域３２は、活性領域１の周囲を囲む同心状に互いに離れて配置されている。外側に配置されたｐ^-型領域３２ほど、幅（法線方向の幅）が狭く、かつ内側に互いに隣り合うｐ^-型領域３２との間隔が広い。最も外側のｐ^-型領域３２の幅は、内側に隣り合うｐ^-型領域３２の幅よりも広くてもよい。最も内側のｐ^-型領域３２は、互いに隣り合うすべてのｐ型領域３１間に配置され、法線方向に両側のｐ型領域３１に隣接して、すべてのｐ型領域３１の底部のコーナー部を囲む。

【0048】

最も内側のｐ^-型領域３２の内側端部は、最も内側のｐ型領域３１の内側端部と同じ位置か、または最も内側のｐ型領域３１の内側端部よりも外側で終端している。最も内側のｐ^-型領域３２は、最も外側のｐ型領域３１よりも外側へ延在している。最も内側のｐ^-型領域３２以外のｐ^-型領域３２は、ｐ型領域３１よりも外側に配置される。ｎ^-型ドリフト領域１２は、互いに隣り合うすべてのｐ^-型領域３２間に延在して半導体基板４０のおもて面に達し、法線方向に両側のｐ^-型領域３２に隣接する。

【0049】

また、半導体基板４０のおもて面とｎ^-型ドリフト領域１２との間において、耐圧構造３０よりも外側に、ｎ⁺型チャネルストッパ領域３３が選択的に設けられている。ｎ⁺型チャネルストッパ領域３３は、ｎ^-型炭化珪素層４２の表面領域にイオン注入により形成された拡散領域である。ｎ⁺型チャネルストッパ領域３３は、耐圧構造３０よりも外側に、法線方向に耐圧構造３０と離れて設けられ、耐圧構造３０の周囲を囲む。ｎ⁺型チャネルストッパ領域３３は、半導体基板４０のおもて面上の層間絶縁膜１９に接する。

【0050】

ｎ⁺型チャネルストッパ領域３３は、チップ端部に露出されている。ｎ⁺型チャネルストッパ領域３３と耐圧構造３０（最も外側のｐ^-型領域３２）との間はｎ^-型ドリフト領域１２である。ｎ⁺型チャネルストッパ領域３３は、フローティング（浮遊）電位を有する。エッジ終端領域２における半導体基板４０のおもて面に、フィールドプレート（ＦＰ：Ｆｉｅｌｄ Ｐｌａｔｅ）やチャネルストッパ電極は設けられていない。ｎ⁺型チャネルストッパ領域３３に代えて、ｐ⁺型チャネルストッパ領域が設けられてもよい。

【0051】

活性領域１の外周部１ｂおよびエッジ終端領域２では、半導体基板４０のおもて面は、全域が層間絶縁膜１９（第２の保護膜）で覆われている。また、層間絶縁膜１９の全域は、半導体素子内部へのイオンの拡散を防止し、半導体素子を絶縁するため、層間絶縁膜１９上に半透明の保護膜３４（第２の保護膜）としてポリイミド膜が成膜されている。ここで、半透明とは、少なくとも、青色光６０を完全に遮蔽せず、青色光６０のすべてまたは一部を透過することである。

【0052】

実施の形態１の炭化珪素半導体装置１０では、ｎ^-型ドリフト領域１２等のｎ型領域、ｐ型ベース領域１３等のｐ型領域からなるｐｎ接合による内蔵ダイオード６１を有している。内蔵ダイオード６１は、図１に示すように、エッジ終端領域２と活性領域１の外周部１ｂ間にも存在している。このため、内蔵ダイオード６１に順方向電流が流れることで、活性領域１の外周部１ｂおよびエッジ終端領域２で、電子と正孔が再結合して青色光６０（青色より波長が短い紫外光も含む）がｐｎ接合から発生する。この青色光６０を遮蔽するため、実施の形態１では、半透明の保護膜３４上の全域を不透明の保護膜３５（第１の保護膜）が覆っている。ここで、不透明とは、青色光６０に対して透明でない、つまり、青色光６０を遮蔽し、透過しないことである。例えば、不透明の保護膜３５は、黒い保護膜であり、有機膜の黒いポリイミド膜である。黒いとは、上記青色光を含む可視光に対して透明でないことである。

【0053】

また、実施の形態１では、活性領域１の外周部１ｂおよびエッジ終端領域２のみに、不透明の保護膜３５が設けられている。活性領域１の中央部１ａには、Ａｌ合金のソース電極４４が設けられており、青色光６０が漏れることが少なく、青色光６０は主に活性領域１の外周部１ｂおよびエッジ終端領域２から漏れているためである。

【0054】

炭化珪素半導体装置は、半導体チップを絶縁保護するため、封止樹脂３７がケース（不図示）内充填されている。実施の形態１では、封止樹脂３７は、不透明の保護膜３５と接している。封止樹脂３７は、熱硬化性樹脂組成物から構成することができ、特には高耐熱性の熱硬化性樹脂組成物から構成することが好ましい。熱硬化性樹脂組成物は、熱硬化性樹脂主剤を含み、任意選択的に、無機充填材、硬化剤、硬化促進剤、及び必要な添加剤を含んでいてもよい。

【0055】

このように、活性領域１の外周部１ｂおよびエッジ終端領域２に不透明の保護膜３５を設けることで、内蔵ダイオード６１に順方向電流が流れることで、電子と正孔が再結合してｐｎ接合から発生する青色光６０が、不透明の保護膜３５で遮蔽される。これにより、青色光６０が、封止樹脂３７に達することがなくなり、封止樹脂３７の樹脂、ゲルの劣化を抑制できる。このため、封止樹脂３７と不透明の保護膜３５との密着性は良好となり、層間絶縁膜１９等の膜質の特性劣化はなく、炭化珪素半導体装置の信頼性が高くなる。

【0056】

（実施の形態１にかかる炭化珪素半導体装置の製造方法）
次に、実施の形態１にかかる炭化珪素半導体装置の製造方法について説明する。まず、従来技術による炭化珪素半導体装置の製造方法と同様に、半導体基板４０上に表面構造を形成する。半導体基板４０内に、活性領域１のＭＯＳ構造およびエッジ終端領域２の耐圧構造３０等を形成する。次に、半導体基板４０のおもて面に層間絶縁膜１９を形成する。次に、活性領域１の中央部１ａに、層間絶縁膜１９の開口部を形成し、活性領域１に、バリアメタル３８（図４参照）およびソース電極４４を形成する。

【0057】

次に、活性領域１の中央部１ａではソース電極４４上に、活性領域１の外周部１ｂおよびエッジ終端領域２では層間絶縁膜１９上に、半透明の保護膜３４を選択的にポリイミド膜で形成する。次に、活性領域１の外周部１ｂおよびエッジ終端領域２に半透明の保護膜３４上の全域に不透明の保護膜３５を形成する。

【0058】

不透明の保護膜３５は、例えば、有機膜の黒いポリイミド膜で形成する。黒いポリイミド膜は、ポリイミド塗布中に酸素（Ｏ₂）を注入することにより形成できる。また、黒いポリイミド膜は、ポリイミド塗布後、キュア温度を４００℃以上にすることにより作成できる。また、黒いポリイミド膜は、酸素を注入しない感光性膜については、１５μｍ以上の厚さにすることで作成できる。

【0059】

次に、半導体基板４０の裏面の全面にニッケルやチタン（Ｔｉ）を形成した後、アニールすることでドレイン電極４５を形成する。次に、活性領域１の中央部１ａでは、半透明の保護膜３４を選択的に除去する。半透明の保護膜３４の開口部に露出する部分がソースパッドとなる。次に、半導体基板をダイシング（切断）して個々のチップ状に個片化する。

【0060】

次に、炭化珪素半導体装置を組み立てる。組み立て方法は、従来技術の組み立て方法と同様である。例えば、まず、積層基板に半導体チップを実装し、半導体チップと、絶縁基板上に設けられた電極パターンとを、はんだを介して、リードフレーム配線で電気的に接続する。次に、これらを金属基板に接合して、樹脂ケースをシリコーン系の接着剤などで接着する。次に、金属ワイヤで半導体チップと金属端子との間を接続し、樹脂ケース内にエポキシ樹脂などの硬質樹脂等の封止樹脂３７を充填する。これにより、実施の形態１にかかる炭化珪素半導体装置が完成する。

【0061】

以上、説明したように、実施の形態１の炭化珪素半導体装置によれば、活性領域の外周部およびエッジ終端領域に、不透明の保護膜が設けられている。これにより、内蔵ダイオードに順方向電流が流れることで、電子と正孔が再結合してｐｎ接合から発生する青色光が、不透明の保護膜で遮蔽される。このため、青色光が封止樹脂に達することがなくなり、封止樹脂の樹脂、ゲルの劣化を抑制でき、封止樹脂と不透明の保護膜との密着性は良好となり、層間絶縁膜等の膜質の特性劣化はなく、半導体装置の信頼性が高くなる。

【0062】

（実施の形態２）
次に、実施の形態２にかかる炭化珪素半導体装置の構造について説明する。図２は、実施の形態２にかかる炭化珪素半導体装置のエッジ終端領域の構造を示す断面図である。図２に示す実施の形態２にかかる炭化珪素半導体装置１０が、実施の形態１にかかる炭化珪素半導体装置１０と異なる点は、層間絶縁膜１９上の全域を不透明のポリシリコン膜３６が覆っていることである。

【0063】

実施の形態２では、不透明のポリシリコン膜３６上の全域を半透明の保護膜３４が覆い、半透明の保護膜３４が封止樹脂３７と接している。実施の形態２でも、活性領域１の外周部１ｂおよびエッジ終端領域２のみに、不透明のポリシリコン膜３６が設けられている。実施の形態２の不透明のポリシリコン膜３６は、例えば、無機膜のノンドープのポリシリコン膜である。ノンドープのポリシリコン膜は、抵抗が高ければよいので、完全にノンドープである必要はなく、正味の不純物濃度が１×１０¹⁵／ｃｍ³以下であればよい。

【0064】

このように、実施の形態２でも活性領域１の外周部１ｂおよびエッジ終端領域２に不透明のポリシリコン膜３６を設けている。これにより、実施の形態１と同様に、青色光６０が、不透明のポリシリコン膜３６で遮蔽され、封止樹脂３７に達することがなくなり、封止樹脂３７の樹脂、ゲルの劣化を抑制できる。このため、封止樹脂３７と不透明の保護膜３５との密着性は良好となり、層間絶縁膜１９等の膜質の特性劣化はなく、半導体装置の信頼性が高くなる。

【0065】

（実施の形態２にかかる炭化珪素半導体装置の製造方法）
次に、実施の形態２にかかる炭化珪素半導体装置の製造方法について説明する。実施の形態１と同様に、半導体基板４０内に、活性領域１のＭＯＳ構造およびエッジ終端領域２の耐圧構造３０等を形成する。次に、半導体基板４０のおもて面に層間絶縁膜１９を形成する。次に、活性領域１の中央部１ａに、層間絶縁膜１９の開口部を形成し、活性領域１に、バリアメタル３８およびソース電極４４を形成する。

【0066】

次に、活性領域１の外周部１ｂおよびエッジ終端領域２の層間絶縁膜１９上に、不透明のポリシリコン膜３６を形成する。不透明のポリシリコン膜３６は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学気相成膜法）でノンドープのポリシリコンを４００度以下の温度で成膜することにより形成することができる。

【0067】

次に、活性領域１の中央部１ａではソース電極４４上、活性領域１の外周部１ｂおよびエッジ終端領域２では、不透明のポリシリコン膜３６上に、半透明の保護膜３４を選択的にポリイミド膜で形成する。この後、実施の形態１と同様の工程を行うことで、実施の形態２にかかる炭化珪素半導体装置を製造することができる。

【0068】

以上、説明したように、実施の形態２の炭化珪素半導体装置によれば、活性領域の外周部およびエッジ終端領域に、不透明のポリシリコン膜が設けられている。これにより、内蔵ダイオードに順方向電流が流れることで、電子と正孔が再結合してｐｎ接合から発生する青色光が、不透明のポリシリコン膜で遮蔽される。このため、実施の形態２は、実施の形態１と同様の効果を有する。

【0069】

（実施の形態３）
次に、実施の形態３にかかる炭化珪素半導体装置の構造について説明する。図３は、実施の形態３にかかる炭化珪素半導体装置のエッジ終端領域の構造を示す断面図である。図３に示す実施の形態３にかかる炭化珪素半導体装置１０が、実施の形態１にかかる炭化珪素半導体装置１０と異なる点は、層間絶縁膜１９上の全域を不透明の保護膜３５のみが覆い、半透明の保護膜３４が設けられていないことである。

【0070】

実施の形態３では、不透明の保護膜３５が封止樹脂３７と接している。実施の形態３でも、活性領域１の外周部１ｂおよびエッジ終端領域２のみに、不透明の保護膜３５が設けられている。実施の形態３の不透明の保護膜３５は、例えば、実施の形態１の不透明の保護膜３５と同じ、黒い保護膜であり、有機膜の黒いポリイミド膜である。

【0071】

このように、実施の形態３でも活性領域１の外周部１ｂおよびエッジ終端領域２に不透明の保護膜３５を設けている。これにより、実施の形態１と同様に、青色光６０が不透明の保護膜３５で遮蔽され、封止樹脂３７に達することがなくなり、封止樹脂３７の樹脂、ゲルの劣化を抑制できる。このため、封止樹脂３７と不透明の保護膜３５との密着性は良好となり、層間絶縁膜１９等の膜質の特性劣化はなく、半導体装置の信頼性が高くなる。

【0072】

（実施の形態３にかかる炭化珪素半導体装置の製造方法）
次に、実施の形態３にかかる炭化珪素半導体装置の製造方法について説明する。実施の形態１と同様に、半導体基板４０内に、活性領域１のＭＯＳ構造およびエッジ終端領域２の耐圧構造３０等を形成する。次に、半導体基板４０のおもて面に層間絶縁膜１９を形成する。次に、活性領域１の中央部１ａに、層間絶縁膜１９の開口部を形成し、活性領域１に、バリアメタル３８およびソース電極４４を形成する。

【0073】

次に、活性領域１の中央部１ａで、ソース電極４４上に、半透明の保護膜３４を選択的にポリイミド膜で形成する。次に、活性領域１の外周部１ｂおよびエッジ終端領域２で、層間絶縁膜１９上の全域に不透明の保護膜３５を形成する。不透明の保護膜３５は、実施の形態１と同じ方法で形成することができる。この後、実施の形態１と同様の工程を行うことで、実施の形態３にかかる炭化珪素半導体装置を製造することができる。

【0074】

以上、説明したように、実施の形態３の炭化珪素半導体装置によれば、活性領域の外周部およびエッジ終端領域に、不透明の保護膜が設けられている。これにより、内蔵ダイオードに順方向電流が流れることで、電子と正孔が再結合してｐｎ接合から発生する青色光が、不透明の保護膜で遮蔽される。このため、実施の形態２は、実施の形態１と同様の効果を有する。

【0075】

（実施の形態４）
実施の形態４にかかる炭化珪素半導体装置の構造について説明する。図４は、実施の形態４にかかる炭化珪素半導体装置の活性領域の構造を示す断面図である。図４に示す実施の形態４にかかる炭化珪素半導体装置１０は、炭化珪素（ＳｉＣ）からなる半導体基板（半導体チップ）４０のエッジ終端領域２に、耐圧構造３０を備えたトレンチゲート構造の縦型ＭＯＳＦＥＴである。

【0076】

図４では、実施の形態４の活性領域１の中央部１ａの構造を示す。実施の形態４の活性領域の外周１ｂおよびエッジ終端領域２の構造は、実施の形態１と同じであるため、記載を省略する（図１参照）。

【0077】

実施の形態４の活性領域１の中央部１ａには、トレンチゲート構造が設けられている。トレンチゲート構造は、ｐ型ベース領域（第２半導体領域）１３、ｎ⁺型ソース領域１４、ｐ⁺⁺型コンタクト領域１５、トレンチ１６、ゲート絶縁膜１７およびゲート電極１８で構成される。ｐ型ベース領域１３、ｎ⁺型ソース領域１４およびｐ⁺⁺型コンタクト領域１５は、ｎ^-型炭化珪素層４２の内部にイオン注入により形成された拡散領域である。ｐ型ベース領域１３は、活性領域１の中央部１ａにおいて半導体基板４０のおもて面とｎ^-型ドリフト領域１２との間の全域に設けられ、外側へ延在して、活性領域１の外周部１ｂ内で終端している。このため、活性領域１の中央部１ａは、ｐ型領域（ｐ型ベース領域１３）とｎ^-型ドリフト領域１２とのｐｎ接合（第１のｐｎ接合）を含む内蔵ダイオード（不図示）を含む。

【0078】

ｎ⁺型ソース領域１４およびｐ⁺⁺型コンタクト領域１５は、半導体基板４０のおもて面とｐ型ベース領域１３との間にそれぞれ選択的に設けられ、底部（下面：半導体基板４０の裏面側端部）でｐ型ベース領域１３に接する。ｎ⁺型ソース領域１４は、活性領域１の中央部１ａにのみ、活性領域１の中央部１ａのｐ⁺⁺型コンタクト領域１５に接して設けられている。ｎ⁺型ソース領域１４およびｐ⁺⁺型コンタクト領域１５は、上面（半導体基板４０のおもて面側端部）でオーミック電極４３にオーミック接触する。

【0079】

ｎ^-型ドリフト領域１２とｐ型ベース領域１３との間において、トレンチ１６の底面よりもｎ⁺型ドレイン領域１１側（半導体基板４０の裏面側）に深い位置に、ｎ型電流拡散領域２０およびｐ⁺型領域２１、２２がそれぞれ選択的に設けられている。ｎ型電流拡散領域２０およびｐ⁺型領域２１、２２は、ｎ^-型炭化珪素層４２の内部にイオン注入により形成された拡散領域である。ｎ型電流拡散領域２０は、ｐ⁺型領域２１、２２よりもｎ⁺型ドレイン領域１１側に深い位置に達することがよい。

【0080】

ｎ型電流拡散領域２０は、キャリアの広がり抵抗を低減させる、いわゆる電流拡散層（ＣＳＬ：Ｃｕｒｒｅｎｔ Ｓｐｒｅａｄｉｎｇ Ｌａｙｅｒ）である。ｎ型電流拡散領域２０は、互いに隣り合うｐ⁺型領域２１、２２間においてこれらの領域に接し、かつ半導体基板４０のおもて面に平行な方向に延在してトレンチ１６まで達し、ゲート絶縁膜１７に接する。ｎ型電流拡散領域２０は、上面でｐ型ベース領域１３に接し、底部でｎ^-型ドリフト領域１２に接する。

【0081】

ｎ型電流拡散領域２０は設けられていなくてもよい。ｎ型電流拡散領域２０を設けない場合、ｎ型電流拡散領域２０に代えて、ｎ^-型ドリフト領域１２がｐ型ベース領域１３まで達してｐ型ベース領域１３およびｐ⁺型領域２１、２２に接し、かつ半導体基板４０のおもて面に平行な方向にトレンチ１６まで達して、ゲート絶縁膜１７に接する。

【0082】

ｐ⁺型領域２１、２２は、後述するソース電極４４の電位に固定されており、ＭＯＳＦＥＴ（炭化珪素半導体装置１０）のオフ時に空乏化して（もしくはｎ型電流拡散領域２０を空乏化させて、またはその両方）、ゲート絶縁膜１７にかかる電界を緩和させる機能を有する。ｐ⁺型領域２１は、ｐ型ベース領域１３と離れて設けられ、深さ方向にトレンチ１６の底面に対向する。ｐ⁺型領域２１は、図示省略する部分でｐ⁺型領域２２に部分的に連結されることで、ソース電極４４に電気的に接続されている。

【0083】

ｐ⁺型領域２１は、トレンチ１６の底面でゲート絶縁膜１７に接してもよいし、トレンチ１６の底面から離れていてもよい。ｐ⁺型領域２１の幅は、トレンチ１６の幅と同じか、またはトレンチ１６の幅よりも広い。ｐ⁺型領域２１の幅をトレンチ１６の幅よりも広くすることで、ｐ⁺型領域２１は深さ方向にトレンチ１６の底面コーナー部（側壁と底面との境界）にも対向する。これによって、ｐ⁺型領域２１によるトレンチ１６の底面付近の電界緩和効果がさらに高くなる。

【0084】

ｐ⁺型領域２２は、互いに隣り合うトレンチ１６間に、ｐ⁺型領域２１およびトレンチ１６と離れて設けられている。ｐ⁺型領域２２は、上面でｐ型ベース領域１３に接し、ｐ型ベース領域１３を介してソース電極４４に電気的に接続されている。ｐ⁺型領域２２は、深さ方向に、ｎ^-型炭化珪素層４２の内部に形成される上部（ｎ⁺型ソース領域１４側の部分）２４と、ｎ^-型炭化珪素層４２ａの内部に形成される下部（ｎ⁺型ドレイン領域１１側の部分）２３と、が隣接してなる。

【0085】

トレンチ１６は、深さ方向にｎ⁺型ソース領域１４およびｐ型ベース領域１３を貫通してｎ型電流拡散領域２０（ｎ型電流拡散領域２０を設けない場合はｎ^-型ドリフト領域１２）に達する。トレンチ１６は、ｐ⁺型領域２１の内部で終端していてもよい。トレンチ１６は、例えば、半導体基板４０のおもて面に平行な方向にストライプ状に延在して、活性領域１の外周部１ｂに達する。トレンチ１６の内部には、ゲート絶縁膜１７を介してゲート電極１８が設けられている。

【0086】

層間絶縁膜１９は、半導体基板４０のおもて面の全面に設けられ、ゲート電極１８を覆う。オーミック電極（第１電極）４３は、半導体基板４０のおもて面の、層間絶縁膜１９のコンタクトホールに露出する部分上に設けられている。オーミック電極４３は、層間絶縁膜１９のコンタクトホールにおいて、半導体基板４０のおもて面においてｎ⁺型ソース領域１４およびｐ⁺⁺型コンタクト領域１５（ｐ⁺⁺型コンタクト領域１５を設けない場合はｐ型ベース領域１３）にオーミック接触する。オーミック電極４３は、例えばニッケルシリサイド（ＮｉｘＳｉｙ、ｘ，ｙは任意の整数）膜である。

【0087】

ソース電極（第１電極）４４は、層間絶縁膜１９のコンタクトホールを埋め込むように、層間絶縁膜１９上に設けられている。ソース電極４４は、活性領域１の中央部１ａの略全域に設けられ、ソース電極４４は、オーミック電極４３を介してｎ⁺型ソース領域１４、ｐ⁺⁺型コンタクト領域１５、ｐ型ベース領域１３、およびｐ⁺型領域２１、２２に電気的に接続されている。

【0088】

オーミック電極４３および層間絶縁膜１９上に、ゲート電極１８側への金属原子の拡散を防止するバリアメタル３８が設けられていてもよい。バリアメタル３８は、例えば、チタン（Ｔｉ）または窒化チタン（ＴｉＮ）から構成される。バリアメタル３８は、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）の２層構造であってもよい。この場合、バリアメタル３８上にソース電極４４が設けられる。

【0089】

また、半導体素子内部へのイオンの拡散を防止し、半導体素子を絶縁保護するため、エッジ終端領域２では層間絶縁膜１９上に、活性領域１ではソース電極４４上に半透明の保護膜３４が成膜されている。実施の形態４では、活性領域１の中央部１ａ、活性領域１の外周部１ｂおよびエッジ終端領域２に、半透明の保護膜３４上の全域に不透明の保護膜３５が設けられている。実施の形態４の不透明の保護膜３５は、実施の形態１の不透明の保護膜３５と同じ膜である。

【0090】

保護膜３４、３５に開口部（不図示）が設けられ、ソース電極４４の、保護膜３４、３５の開口部に露出する部分がソースパッドとなる。図４は、開口部が設けられていない部分を示している。活性領域１の中央部１ａには、Ａｌ合金のソース電極４４が設けられているが、すべての領域にソース電極４４が設けられておらず、ソース電極４４が設けられていない領域もある。この領域では、青色光６０が漏れることがあるため、実施の形態４では、活性領域１の中央部１ａにも不透明の保護膜３５を成膜している。

【0091】

活性領域１の中央部１ａの不透明の保護膜３５は、活性領域１の外周部１ｂおよびエッジ終端領域２の不透明の保護膜３５と同じ膜厚であってもよいし、より薄くてもよい。活性領域１の中央部１ａには、ソースパッドが設けられるため、青色光６０の遮蔽は少なくてもよいためである。

【0092】

このように、活性領域１の中央部１ａにも不透明の保護膜３５を設けることで、活性領域１の中央部１ａでも青色光６０が、不透明の保護膜３５で遮蔽される。これにより、青色光６０が封止樹脂３７に達することがなくなり、封止樹脂３７の樹脂、ゲルの劣化を、実施の形態１よりも抑制できる。このため、封止樹脂３７と不透明の保護膜３５との密着性は良好となり、層間絶縁膜１９等の膜質の特性劣化はなく、半導体装置の信頼性がさらに高くなる。

【0093】

ドレイン電極（第２電極）４５は、半導体基板４０の裏面（ｎ⁺型出発基板４１の裏面）全面に設けられて、ｎ⁺型ドレイン領域１１（ｎ⁺型出発基板４１）にオーミック接触し、ｎ⁺型ドレイン領域１１に電気的に接続されている。

【0094】

（実施の形態４にかかる炭化珪素半導体装置の製造方法）
次に、実施の形態４にかかる炭化珪素半導体装置の製造方法について説明する。まず、従来技術による炭化珪素半導体装置の製造方法と同様に、半導体基板４０上に表面構造を形成する。半導体基板４０内に、活性領域１のＭＯＳ構造およびエッジ終端領域２の耐圧構造３０等を形成する。次に、半導体基板４０のおもて面に層間絶縁膜１９を形成する。次に、活性領域１の中央部１ａに、層間絶縁膜１９の開口部を形成し、活性領域１に、バリアメタル３８およびソース電極４４を形成する。

【0095】

次に、活性領域１の中央部１ａではソース電極４４上に、活性領域１の外周部１ｂおよびエッジ終端領域２では、層間絶縁膜１９上に、半透明の保護膜３４を選択的にポリイミド膜で形成する。次に、活性領域１の中央部１ａ、活性領域１の外周部１ｂおよびエッジ終端領域２で、半透明の保護膜３４上の全域に不透明の保護膜３５を形成する。不透明の保護膜３５は、実施の形態１の不透明の保護膜３５と同じ方法で形成できる。

【0096】

次に、半導体基板４０の裏面の全面にニッケルやチタン（Ｔｉ）を形成した後、アニールすることでドレイン電極４５を形成する。次に、活性領域１の中央部１ａでは、半透明の保護膜３４および不透明の保護膜３５を選択的に除去する。保護膜３４、３５の開口部に露出する部分がソースパッドとなる。この後、実施の形態１と同様の工程を行うことで、実施の形態４にかかる炭化珪素半導体装置を製造することができる。

【0097】

以上、説明したように、実施の形態４の炭化珪素半導体装置によれば、活性領域の中央部、活性領域の外周部およびエッジ終端領域に、不透明の保護膜が設けられている。これにより、活性領域の中央部でも青色光が、不透明の保護膜で遮蔽される。このため、青色光が封止樹脂に達することがなくなり、封止樹脂の樹脂、ゲルの劣化を実施の形態１よりも抑制でき、封止樹脂と不透明の保護膜との密着性は良好となり、層間絶縁膜等の膜質の特性劣化はなく、半導体装置の信頼性がさらに高くなる。

【0098】

（実施の形態５）
次に、実施の形態５にかかる炭化珪素半導体装置の構造について説明する。図５は、実施の形態５にかかる炭化珪素半導体装置の活性領域の構造を示す断面図である。図５に示す実施の形態５にかかる炭化珪素半導体装置１０が、実施の形態４にかかる炭化珪素半導体装置１０と異なる点は、バリアメタル３８上の全域を不透明のポリシリコン膜３６（第１無機膜）が覆っていることである。

【0099】

図５では、実施の形態５の活性領域１の中央部１ａの構造を示す。実施の形態５の活性領域の外周１ｂおよびエッジ終端領域２の構造は、実施の形態２と同じ、層間絶縁膜１９上の全域を不透明のポリシリコン膜３６（第２無機膜）が覆う構造であるため、記載を省略する（図２参照）。

【0100】

実施の形態５では、ソース電極４４が不透明のポリシリコン膜３６上の全域に設けられ、ソース電極４４を半透明の保護膜３４が覆い、半透明の保護膜３４が封止樹脂３７と接している。実施の形態５の不透明のポリシリコン膜３６は、ソース電極４４上に設けられているため、低抵抗のドープしたポリシリコン膜である。また、半透明の保護膜３４に開口部（不図示）が設けられ、ソース電極４４の、半透明の保護膜３４の開口部に露出する部分がソースパッドとなる。図５は、開口部が設けられていない部分を示している。低抵抗のポリシリコン膜は、正味の不純物濃度が１×１０¹⁹／ｃｍ³以上であればよい。

【0101】

実施の形態４の不透明の保護膜３５は、ポリイミド等の絶縁膜であるため、ソースパッドの領域には設けられていない。一方、不透明のポリシリコン膜３６は、低抵抗の導電膜であるため、ソース電極４４の全面を覆い、ソースパッドの領域を含め、ソース電極４４が半導体基板４０とコンタクトする（接する）領域（例えば、図５の領域Ｓ）に設けることができる。このため、実施の形態５では、ソース電極４４が半導体基板４０とコンタクトする領域から発生する青色光６０も遮蔽することができる。

【0102】

活性領域１の中央部１ａの不透明のポリシリコン膜３６は、活性領域１の外周部１ｂおよびエッジ終端領域２の不透明のポリシリコン膜３６と同じ膜厚であってもよいし、より薄くてもよい。活性領域１の中央部１ａには、ソースパッドが設けられるため、青色光６０の遮蔽は少なくてもよいためである。ここで、ｎ⁺型ソース領域１４やｐ⁺⁺型コンタクト領域１５が露出する層間絶縁膜１９のコンタクトホール内部には、不透明のポリシリコン膜３６が設けられなくともよい。つまり、不透明のポリシリコン膜３６は、層間絶縁膜１９のコンタクトホール内部を除いた、ソース電極４４の全面に設けてもよい。このように電流経路となる領域に不透明のポリシリコン膜３６を設けないことで、不透明のポリシリコン膜３６の抵抗率に関する制約がなくなり、ノンドープのポリシリコン膜をも用いることができる。

【0103】

このように、実施の形態５でも活性領域１の中央部１ａに不透明のポリシリコン膜３６を設けている。これにより、実施の形態４と同様に、青色光６０が、不透明のポリシリコン膜３６で遮蔽され、封止樹脂３７に達することがなくなり、封止樹脂３７の樹脂、ゲルの劣化を抑制できる。このため、封止樹脂３７と不透明の保護膜３５との密着性は良好となり、層間絶縁膜１９等の膜質の特性劣化はなく、半導体装置の信頼性が高くなる。

【0104】

（実施の形態５にかかる炭化珪素半導体装置の製造方法）
次に、実施の形態５にかかる炭化珪素半導体装置の製造方法について説明する。実施の形態１と同様に、半導体基板４０内に、活性領域１のＭＯＳ構造およびエッジ終端領域２の耐圧構造３０等を形成する。次に、半導体基板４０のおもて面に層間絶縁膜１９を形成する。次に、活性領域１の中央部１ａに、層間絶縁膜１９の開口部を形成し、活性領域１に、バリアメタル３８を形成する。

【0105】

次に、活性領域１の中央部１ａのバリアメタル３８上に低抵抗の不透明のポリシリコン膜３６を形成する。低抵抗の不透明のポリシリコン膜３６は、ＣＶＤでドープのポリシリコンを４００度以下の温度で成膜することにより形成することができる。次に、活性領域１の中央部１ａに、不透明のポリシリコン膜３６上にソース電極４４を形成する。

【0106】

次に、活性領域１の外周部１ｂおよびエッジ終端領域２で、層間絶縁膜１９上に、不透明のポリシリコン膜３６を形成する。不透明のポリシリコン膜３６は、ＣＶＤでノンドープのポリシリコンを４００度以下の温度で成膜することにより形成することができる。

【0107】

次に、活性領域１の中央部１ａではソース電極４４上に、活性領域１の外周部１ｂおよびエッジ終端領域２では、不透明のポリシリコン膜３６上に、半透明の保護膜３４を選択的にポリイミド膜で形成する。この後、実施の形態１と同様の工程を行うことで、実施の形態５にかかる炭化珪素半導体装置を製造することができる。

【0108】

以上、説明したように、実施の形態５の炭化珪素半導体装置によれば、活性領域の中央部、活性領域の外周部およびエッジ終端領域に、不透明のポリシリコン膜が設けられている。これにより、活性領域の中央部でも青色光が、不透明のポリシリコン膜で遮蔽される。このため、実施の形態４と同様の効果を有する。

【0109】

また、図示はしていないが、実施の形態３の不透明の保護膜３５の構造を活性領域１の中央部１ａに設ける形態にすることも可能である。さらに、活性領域１の外周部１ｂおよびエッジ終端領域２に設ける不透明の保護膜３５を、活性領域１の中央部１ａに設ける不透明の保護膜３５と異なる形態にすることも可能である。例えば、活性領域１の中央部１ａに設ける不透明の保護膜３５を有機膜の黒いポリイミド膜として、活性領域１の外周部１ｂおよびエッジ終端領域２に設ける不透明の保護膜３５を無機膜のポリシリコン膜とすることも可能である。

【0110】

以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。例えば不透明の保護膜として、ポリシリコン膜だけでなく、アモルファスシリコン膜でもよい。さらには、バンドギャップが２ｅＶ以下の半導体を用いてもよい。また、上述した各実施の形態では、半導体として、炭化珪素（ＳｉＣ）の他、窒化ガリウム（ＧａＮ）などの半導体にも適用可能である。また、上述した各実施の形態は、ＭＯＳＦＥＴを例に説明したが、内部にｐｎ接合を有する半導体装置、例えば、ＩＧＢＴ、ｐｎダイオード、Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ（ＪＢＳ）構造を採用したショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）にも適用可能である。

【産業上の利用可能性】

【0111】

以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、インバータなどの電力変換装置や種々の産業用機械などの電源装置や自動車のイグナイタなどに使用されるパワー半導体装置に有用である。

【符号の説明】

【0112】

１、１０１ 活性領域
１ａ、１０１ａ 活性領域の中央部
１ｂ、１０１ｂ 活性領域の外周部
２、１０２ エッジ終端領域
１０、１１０ 炭化珪素半導体装置
１１、１１１ ｎ⁺型ドレイン領域
１２、１１２ ｎ^-型ドリフト領域
１３、１１３ ｐ型ベース領域
１３ａ ｐ型ベース延在部
１４、１１４ ｎ⁺型ソース領域
１５、１１５ ｐ⁺⁺型コンタクト領域
１５ａ ｐ⁺⁺型コンタクト延在部
１６、１１６ トレンチ
１７、１１７ ゲート絶縁膜
１８、１１８ ゲート電極
１９、１１９ 層間絶縁膜
２０、１２０ ｎ型電流拡散領域
２１、１２１ トレンチ下のｐ⁺型領域
２２、１２２ 互いに隣り合うトレンチ間のｐ⁺型領域
２３、１２３ 互いに隣り合うトレンチ間のｐ⁺型領域の下部
２３ａ ｐ⁺型延在部の下部
２４、１２４ 互いに隣り合うトレンチ間のｐ⁺型領域の上部
２４ａ ｐ⁺型延在部の上部
２５ ｐ型外周領域
３０、１３０ 耐圧構造
３１、１３１ 耐圧構造のｐ型領域
３２、１３２ 耐圧構造のｐ^-型領域
３３、１３３ ｎ⁺型チャネルストッパ領域
３４、１３４ 半透明の保護膜
３５ 不透明の保護膜
３６ 不透明のポリシリコン膜
３７、１３７ 封止樹脂
３８、１３８ バリアメタル
４０、１４０ 半導体基板
４１、１４１ ｎ⁺型出発基板
４２、１４２ ｎ^-型炭化珪素層
４３、１４３ オーミック電極
４４、１４４ ソース電極
４５、１４５ ドレイン電極
６０、１６０ 青色光
６１、１６１ 内蔵ダイオード

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】