特開 2024-21988 情報処理プログラム、および情報処理方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024021988

(43)【公開日】2024-02-16

(54)【発明の名称】情報処理プログラム、および情報処理方法

(51)【国際特許分類】

   H04L 41/142 20220101AFI20240208BHJP

   G06N 99/00 20190101ALI20240208BHJP

【ＦＩ】

H04L41/142

G06N99/00 180

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2022125236

(22)【出願日】2022-08-05

(71)【出願人】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(74)【代理人】

【識別番号】100104190

【弁理士】

【氏名又は名称】酒井 昭徳

(72)【発明者】

【氏名】清水 俊宏

(57)【要約】

【課題】制約を満たすトポロジー構造を効率よく探索すること。
【解決手段】情報処理装置は、スイッチｉとスイッチｊとのスイッチ間がｄホップ以内であるという制約１の入力を受け付ける。情報処理装置は、スイッチｊ（ｊ＝１，２，・・・，ｘ）のうち、スイッチｉに直接接続する他のスイッチの数がｋ以下であるという制約２の入力を受け付ける。情報処理装置は、変数ａ_i,j,dを用いて制約１を表す第１制約論理式と、変数ｂ_i,x,kを用いて制約２を表す第２制約論理式とを設定する。情報処理装置は、第１制約論理式および第２制約論理式を共にＴｒｕｅにするよう、変数ａ_i,j,dの解と変数ｂ_i,x,kの解とを算出するＳＡＴ問題を解くことにより、変数ａ_i,j,dの解と変数ｂ_i,x,kの解とを算出する。
【選択図】図７

【特許請求の範囲】

【請求項1】

トポロジー構造を形成するスイッチ群に含まれるスイッチ間が所定ホップ数以内で接続されるか否かを示す第１真偽値変数を用いた第１制約論理式と、前記スイッチ群に含まれるスイッチに直接接続された他のスイッチの数が所定数以上であるか否かを示す第２真偽値変数を用いた第２制約論理式とに基づく問題を設定し、
設定した前記問題を解くことにより、前記第１制約論理式および前記第２制約論理式を満たすよう、前記第１真偽値変数の解と、前記第２真偽値変数の解とを算出する、
処理をコンピュータに実行させることを特徴とする情報処理プログラム。

【請求項2】

前記第１制約論理式は、
前記スイッチ群に含まれる第１スイッチと第２スイッチとの組み合わせのスイッチ間が第１ホップ数以内で接続されるか否かを示す第１真偽値変数の否定と、
前記スイッチ群に含まれる前記組み合わせ以外の各スイッチに関する、当該スイッチと前記組み合わせのそれぞれのスイッチとのスイッチ間が前記第１ホップ数より１小さいホップ数以内で接続されるか否かを示す第１真偽値変数同士の論理積と、の論理和を表す、ことを特徴とする請求項１に記載の情報処理プログラム。

【請求項3】

前記第２制約論理式は、
前記スイッチ群に含まれる第３スイッチに直接接続された他のスイッチの数が０以上であるか否かを示す第２真偽値変数と、
前記スイッチ群に含まれる前記第３スイッチ以外の第１数分のスイッチのうち前記第３スイッチに直接接続された他のスイッチの数が第１閾値以上であるか否かを示す第２真偽値変数の否定と、前記スイッチ群に含まれる前記第３スイッチ以外の１つ分の第４スイッチを前記第１数分のスイッチに追加した第２数分のスイッチのうち前記第３スイッチに直接接続された他のスイッチの数が前記第１閾値以上であるか否かを示す第２真偽値変数との論理和と、
前記第１数分のスイッチのうち前記第３スイッチに直接接続された他のスイッチの数が前記第１閾値以上であるか否かを示す第２真偽値変数の否定と、前記第３スイッチと前記第４スイッチとのスイッチ間が１ホップ以内で接続されるか否かを示す第１真偽値変数の否定との論理和に対する、前記第２数分のスイッチのうち前記第３スイッチに直接接続された他のスイッチの数が前記第１閾値より１大きい数以上であるか否かを示す第２真偽値変数との論理和と、
前記第３スイッチに直接接続された他のスイッチの数が第２閾値以上であるか否かを示す第２真偽値変数の否定と、の論理積を表す、ことを特徴とする請求項２に記載の情報処理プログラム。

【請求項4】

算出した前記第１真偽値変数の解に基づいて、前記トポロジー構造を特定し、
特定した前記トポロジー構造を出力する、
処理を前記コンピュータに実行させることを特徴とする請求項１～３のいずれか一つに記載の情報処理プログラム。

【請求項5】

前記問題は、充足可能性問題である、ことを特徴とする請求項１～３のいずれか一つに記載の情報処理プログラム。

【請求項6】

トポロジー構造を形成するスイッチ群に含まれるスイッチ間が所定ホップ数以内で接続されるか否かを示す第１真偽値変数を用いた第１制約論理式と、前記スイッチ群に含まれるスイッチに直接接続された他のスイッチの数が所定数以上であるか否かを示す第２真偽値変数を用いた第２制約論理式とに基づく問題を設定し、
設定した前記問題を解くことにより、前記第１制約論理式および前記第２制約論理式を満たすよう、前記第１真偽値変数の解と、前記第２真偽値変数の解とを算出する、
処理をコンピュータが実行することを特徴とする情報処理方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、情報処理プログラム、および情報処理方法に関する。

【背景技術】

【0002】

従来、複数のサーバを含み、それぞれのサーバをスイッチに接続し、スイッチを介してサーバ間を通信可能にしたネットワークシステムがある。サーバとスイッチとの接続関係は、例えば、トポロジー構造と呼ばれる。トポロジー構造に対して、スイッチ間のホップ数に関する制約などが設けられることがある。

【0003】

先行技術としては、例えば、いずれかのスイッチに各ノードが接続され、かつ、すべてのネットワークに含まれる各終端装置にそれぞれ異なる組み合わせのノードが接続されるよう、各スイッチに接続されるノードを特定するものがある。また、例えば、次状態の探索を省略可能であるか否かを問い合わせながらモデル検査を実施する技術がある。また、例えば、通信プロトコルの仕様を表す有限状態機械のデータの入力に応じて、テスト系列生成課題を充足可能性問題に変換して解決する技術がある。また、例えば、新ノードの配置時に平均パス長が最小ホップ数に保たれるようネットワークトポロジを作成する技術がある。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１５－７０４３９号公報

【特許文献2】国際公開第２０１４／１６８１６４号

【特許文献3】米国特許出願公開第２００５／００８６０２０号明細書

【特許文献4】米国特許出願公開第２００７／０２９１６６３号明細書

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、従来技術では、制約を満たすトポロジー構造を探索することが難しい。例えば、トポロジー構造のすべてのパターンを調査し、制約を満たすトポロジー構造を探索するとすれば、探索にかかる所要時間が膨大になるという問題がある。

【0006】

１つの側面では、本発明は、制約を満たすトポロジー構造を効率よく探索することを目的とする。

【課題を解決するための手段】

【0007】

１つの実施態様によれば、トポロジー構造を形成するスイッチ群に含まれるスイッチ間が所定ホップ数以内で接続されるか否かを示す第１真偽値変数を用いた第１制約論理式と、前記スイッチ群に含まれるスイッチに直接接続された他のスイッチの数が所定数以上であるか否かを示す第２真偽値変数を用いた第２制約論理式とに基づく問題を設定し、設定した前記問題を解くことにより、前記第１制約論理式および前記第２制約論理式を満たすよう、前記第１真偽値変数の解と、前記第２真偽値変数の解とを算出する情報処理プログラム、および情報処理方法が提案される。

【発明の効果】

【0008】

一態様によれば、制約を満たすトポロジー構造を効率よく探索することが可能になる。

【図面の簡単な説明】

【0009】

【図1】図１は、実施の形態にかかる情報処理方法の一実施例を示す説明図である。

【図2】図２は、情報処理システム２００の一例を示す説明図である。

【図3】図３は、情報処理装置１００のハードウェア構成例を示すブロック図である。

【図4】図４は、情報処理装置１００の機能的構成例を示すブロック図である。

【図5】図５は、ＳＡＴ問題を設定する一例を示す説明図である。

【図6】図６は、ＳＡＴ問題を設定する別の例を示す説明図（その１）である。

【図7】図７は、ＳＡＴ問題を設定する別の例を示す説明図（その２）である。

【図8】図８は、全体処理手順の一例を示すフローチャートである。

【発明を実施するための形態】

【0010】

以下に、図面を参照して、本発明にかかる情報処理プログラム、および情報処理方法の実施の形態を詳細に説明する。

【0011】

（実施の形態にかかる情報処理方法の一実施例）
図１は、実施の形態にかかる情報処理方法の一実施例を示す説明図である。情報処理装置１００は、制約を満たすトポロジー構造を探索し易くするためのコンピュータである。情報処理装置１００は、例えば、サーバ、または、ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）などである。トポロジー構造は、スイッチ群に含まれるスイッチ間の接続関係である。

【0012】

制約は、例えば、スイッチ間の接続関係に関する条件である。制約は、具体的には、特定のスイッチに直接接続される他のスイッチの数の上限または下限などを規定する。制約は、具体的には、特定のスイッチ間が所定ホップ数以内で接続されることを規定する。制約は、例えば、スイッチ間の効率的な通信を実現するために設定される。

【0013】

ホップ数は、例えば、特定のスイッチ間を通信可能に接続する際に特定のスイッチ間を中継する他のスイッチの数に比例する数である。ホップ数は、具体的には、特定のスイッチ間を中継する他のスイッチの数に１加算した数に対応する。所定ホップ数以内で接続とは、特定のスイッチ間が所定ホップ数以内で通信可能に接続されることである。以下の説明では、特定のスイッチ間が直接接続される場合、特定のスイッチ間のホップ数は、１であるとする。

【0014】

しかしながら、従来では、制約を満たすトポロジー構造を探索することが難しい。例えば、トポロジー構造のすべてのパターンを調査することにより、制約を満たすトポロジー構造を探索する場合が考えられる。この場合、探索にかかる所要時間が膨大になるという問題がある。例えば、所要時間は、指数関数的に増大する傾向がある。

【0015】

そこで、本実施の形態では、制約を満たすトポロジー構造を効率よく探索可能にすることができる情報処理方法について説明する。

【0016】

図１において、情報処理装置１００は、トポロジー構造を形成可能なスイッチ群１１０を特定する。情報処理装置１００は、例えば、利用者の操作入力に基づき、スイッチ群１１０の指定を受け付ける。スイッチ１１１は、サーバなどの処理部に接続されていてもよい。情報処理装置１００は、スイッチ群１１０に含まれるスイッチ１１１間の接続関係の制約を取得する。情報処理装置１００は、例えば、利用者の操作入力に基づき、制約の入力を受け付ける。

【0017】

以下の説明では、スイッチ群１１０に含まれるｘ番目のスイッチ１１１を「スイッチ１１１ｘ」と表記する場合がある。ｘは、１～ｎである。ｎは、スイッチ群１１０に含まれるスイッチ１１１の数である。制約は、例えば、スイッチ１１１ｉとスイッチ１１１ｊとがｄホップ以内で接続されることを示す。制約は、例えば、スイッチ１１１ｉに接続された他のスイッチ１１１がｋ個以上存在することを示す。

【0018】

（１－１）情報処理装置１００は、スイッチ群１１０に含まれるスイッチ１１１間が所定ホップ数以内で接続されるか否かを示す第１真偽値変数を用いた第１制約論理式を設定する。情報処理装置１００は、例えば、第１真偽値変数を用いて入力されたいずれかの制約を表す第１制約論理式を設定する。第１制約論理式は、例えば、スイッチ１１１ｉとスイッチ１１１ｊとがｄホップ以内で接続される制約を表す。

【0019】

情報処理装置１００は、スイッチ群１１０に含まれるスイッチ１１１に直接接続された他のスイッチ１１１の数が所定数以上であるか否かを示す第２真偽値変数を用いた第２制約論理式を設定する。情報処理装置１００は、例えば、第２真偽値変数を用いて入力されたいずれかの制約を表す第２制約論理式を設定する。第２制約論理式は、例えば、スイッチ１１１ｉに接続された他のスイッチ１１１がｋ個以上存在する制約を表す。

【0020】

情報処理装置１００は、第１制約論理式と、第２制約論理式とに基づく問題を設定する。情報処理装置１００は、例えば、第１制約論理式および第２制約論理式を共にＴｒｕｅにするよう、第１真偽値変数の解と、第２真偽値変数の解とを探索する充足可能性問題を設定する。以下の説明では、充足可能性問題を「ＳＡＴ問題（ＳＡＴｉｓｆｉａｂｉｌｉｔｙ ｐｒｏｂｌｅｍ）」と表記する場合がある。ＳＡＴ問題は、ＮＰ（Ｎｏｎ－ｄｅｔｅｒｍｉｎｉｓｔｉｃ Ｐｏｌｙｎｏｍｉａｌ）完全問題である。

【0021】

（１－２）情報処理装置１００は、設定した問題を解くことにより、第１制約論理式および第２制約論理式を満たすよう、第１真偽値変数の解と、第２真偽値変数の解とを算出する。情報処理装置１００は、例えば、ソルバを用いて、設定したＳＡＴ問題を解くことにより、第１制約論理式および第２制約論理式を共にＴｒｕｅにする、第１真偽値変数の解と、第２真偽値変数の解とを算出する。

【0022】

ソルバは、第１真偽値変数の解と、第２真偽値変数の解とが存在すれば、トポロジー構造に関する対称性などの性質を利用して、第１真偽値変数の解と、第２真偽値変数の解とを比較的高速に求めることができる。

【0023】

（１－３）情報処理装置１００は、算出した第１真偽値変数の解と、算出した第２真偽値変数の解とを、利用者が参照可能に出力する。情報処理装置１００は、算出した第１真偽値変数の解に基づいて、トポロジー構造を特定してもよい。情報処理装置１００は、特定したトポロジー構造を、利用者が参照可能に出力してもよい。

【0024】

これにより、情報処理装置１００は、第１真偽値変数の解と、第２真偽値変数の解とを効率よく算出することができる。情報処理装置１００は、第１真偽値変数の解に基づいて、制約を満たすトポロジー構造を特定可能にすることができるため、制約を満たすトポロジー構造の探索にかかる所要時間の低減化を図ることができる。

【0025】

ここでは、情報処理装置１００が、単独で動作する場合について説明したが、これに限らない。例えば、情報処理装置１００が、他のコンピュータと協働する場合があってもよい。例えば、複数のコンピュータが、情報処理装置１００としての機能を実現する場合があってもよい。具体的には、クラウド上に、情報処理装置１００としての機能が実現される場合があってもよい。具体的には、情報処理装置１００が、他のコンピュータと協働する場合の一例については、図２を用いて後述する。

【0026】

（情報処理システム２００の一例）
次に、図２を用いて、図１に示した情報処理装置１００を適用した、情報処理システム２００の一例について説明する。

【0027】

図２は、情報処理システム２００の一例を示す説明図である。図２において、情報処理システム２００は、情報処理装置１００と、問題求解装置２０１と、クライアント装置２０２とを含む。

【0028】

情報処理システム２００において、情報処理装置１００とクライアント装置２０２とは、有線または無線のネットワーク２１０を介して接続される。ネットワーク２１０は、例えば、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）、インターネットなどである。情報処理システム２００において、情報処理装置１００と問題求解装置２０１とは、有線または無線のネットワーク２１０を介して接続される。

【0029】

情報処理装置１００は、スイッチ群のトポロジー構造を探索するためのコンピュータである。情報処理装置１００は、システム管理者によって用いられる。情報処理装置１００は、スイッチ群を特定可能にし、スイッチ群のトポロジー構造の制約を示し、スイッチ群のトポロジー構造を探索することを要求する処理依頼を、クライアント装置２０２から受信する。

【0030】

情報処理装置１００は、受信した処理依頼に基づいて、スイッチ群を特定する。情報処理装置１００は、受信した処理依頼に基づいて、スイッチ群のトポロジー構造の制約を特定する。情報処理装置１００は、例えば、特定のスイッチ間が所定ホップ数以内で接続されることを規定する制約を特定する。情報処理装置１００は、例えば、特定のスイッチに直接接続される他のスイッチの数の上限または下限などを規定した制約を特定する。

【0031】

情報処理装置１００は、複数の真偽値変数を用いて特定した制約を表す制約論理式を設定する。真偽値変数は、例えば、スイッチ群に含まれるスイッチ間が所定ホップ数以内で接続されるか否かを示す第１真偽値変数である。真偽値変数は、例えば、スイッチ群に含まれるスイッチに直接接続された他のスイッチの数が所定数以上であるか否かを示す第２真偽値変数である。

【0032】

情報処理装置１００は、例えば、１以上の第１真偽値変数を用いた第１制約論理式を設定する。情報処理装置１００は、具体的には、１以上の第１真偽値変数を用いて、スイッチｉとスイッチｊとがｄホップ以内で接続される制約を表す第１制約論理式を設定する。

【0033】

情報処理装置１００は、例えば、１以上の第２真偽値変数を用いた第２制約論理式を設定する。第２制約論理式は、さらに、第１真偽値変数を用いていてもよい。情報処理装置１００は、具体的には、１以上の第２真偽値変数を用いて、スイッチｉに接続された他のスイッチがｋ個以上存在する制約を表す第２制約論理式を設定する。

【0034】

情報処理装置１００は、設定した制約論理式に基づくＳＡＴ問題を設定する。情報処理装置１００は、例えば、設定した第１制約論理式および設定した第２制約論理式を共にＴｒｕｅにするよう、第１真偽値変数の解と、第２真偽値変数の解とを算出するＳＡＴ問題を設定する。情報処理装置１００は、設定したＳＡＴ問題を、問題求解装置２０１に送信する。

【0035】

情報処理装置１００は、ＳＡＴ問題を解いて算出された第１真偽値変数の解と、第２真偽値変数の解とを、問題求解装置２０１から受信する。情報処理装置１００は、受信した第１真偽値変数の解と、第２真偽値変数の解とを、クライアント装置２０２に送信する。情報処理装置１００は、受信した第１真偽値変数の解に基づいて、スイッチ群のトポロジー構造を特定してもよい。情報処理装置１００は、特定したスイッチ群のトポロジー構造を、クライアント装置２０２に送信する。情報処理装置１００は、例えば、サーバ、または、ＰＣなどである。

【0036】

問題求解装置２０１は、ＳＡＴ問題を解くソルバを有するコンピュータである。問題求解装置２０１は、ＳＡＴ問題を、情報処理装置１００から受信する。問題求解装置２０１は、ソルバを用いて、ＳＡＴ問題を解くことにより、第１制約論理式および第２制約論理式を共にＴｒｕｅにするよう、第１真偽値変数の解と、第２真偽値変数の解とを算出する。問題求解装置２０１は、算出した第１真偽値変数の解と、第２真偽値変数の解とを、情報処理装置１００に送信する。問題求解装置２０１は、例えば、サーバ、または、ＰＣなどである。

【0037】

クライアント装置２０２は、システム利用者によって用いられるコンピュータである。システム利用者は、例えば、制約を満たすトポロジー構造を探索したいと考える探索作業者である。クライアント装置２０２は、システム利用者の操作入力に基づき、処理依頼を生成し、情報処理装置１００に送信する。

【0038】

クライアント装置２０２は、例えば、システム利用者の操作入力に基づき、スイッチ群を特定可能にする情報の入力を受け付ける。クライアント装置２０２は、例えば、システム利用者の操作入力に基づき、スイッチ群のトポロジー構造の制約の入力を受け付ける。クライアント装置２０２は、例えば、スイッチ群を特定可能にする情報と、スイッチ群のトポロジー構造の制約とを含み、スイッチ群のトポロジー構造を探索することを要求する処理依頼を生成し、情報処理装置１００に送信する。

【0039】

クライアント装置２０２は、ＳＡＴ問題を解いて算出された第１真偽値変数の解と、第２真偽値変数の解とを、情報処理装置１００から受信する。クライアント装置２０２は、受信した第１真偽値変数の解と、第２真偽値変数の解とを、システム利用者が参照可能に出力する。

【0040】

クライアント装置２０２は、スイッチ群のトポロジー構造を、情報処理装置１００から受信してもよい。クライアント装置２０２は、スイッチ群のトポロジー構造を、システム利用者が参照可能に出力してもよい。クライアント装置２０２は、例えば、ＰＣ、タブレット端末、または、スマートフォンなどである。

【0041】

これにより、情報処理システム２００は、第１真偽値変数の解と、第２真偽値変数の解とを効率よく算出することができる。情報処理システム２００は、第１真偽値変数の解に基づいて、制約を満たすトポロジー構造を特定可能にすることができるため、制約を満たすトポロジー構造の探索にかかる所要時間の低減化を図ることができる。

【0042】

情報処理システム２００は、制約を満たすトポロジー構造を、システム利用者が利用可能にすることができる。情報処理システム２００は、システム利用者が、スイッチ群を用いて、制約を満たすトポロジー構造を形成し易くすることができ、システム利用者にかかる作業負担の低減化を図ることができる。システム利用者は、スイッチ群のスイッチ間をどのように接続すれば、制約を満たすトポロジー構造を形成することができるのかを把握することができ、制約を満たすトポロジー構造を形成し易くすることができる。

【0043】

ここでは、情報処理装置１００が、問題求解装置２０１とは異なる装置である場合について説明したが、これに限らない。例えば、情報処理装置１００が、問題求解装置２０１としての機能を有し、問題求解装置２０１としても動作する場合があってもよい。

【0044】

ここでは、情報処理装置１００が、クライアント装置２０２とは異なる装置である場合について説明したが、これに限らない。例えば、情報処理装置１００が、クライアント装置２０２としての機能を有し、クライアント装置２０２としても動作する場合があってもよい。

【0045】

（情報処理装置１００のハードウェア構成例）
次に、図３を用いて、情報処理装置１００のハードウェア構成例について説明する。

【0046】

図３は、情報処理装置１００のハードウェア構成例を示すブロック図である。図３において、情報処理装置１００は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）３０１と、メモリ３０２と、ネットワークＩ／Ｆ（Ｉｎｔｅｒｆａｃｅ）３０３と、記録媒体Ｉ／Ｆ３０４と、記録媒体３０５とを有する。また、各構成部は、バス３００によってそれぞれ接続される。

【0047】

ここで、ＣＰＵ３０１は、情報処理装置１００の全体の制御を司る。メモリ３０２は、例えば、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）およびフラッシュＲＯＭなどを有する。具体的には、例えば、フラッシュＲＯＭやＲＯＭが各種プログラムを記憶し、ＲＡＭがＣＰＵ３０１のワークエリアとして使用される。メモリ３０２に記憶されるプログラムは、ＣＰＵ３０１にロードされることにより、コーディングされている処理をＣＰＵ３０１に実行させる。

【0048】

ネットワークＩ／Ｆ３０３は、通信回線を通じてネットワーク２１０に接続され、ネットワーク２１０を介して他のコンピュータに接続される。そして、ネットワークＩ／Ｆ３０３は、ネットワーク２１０と内部のインターフェースを司り、他のコンピュータからのデータの入出力を制御する。ネットワークＩ／Ｆ３０３は、例えば、モデムやＬＡＮアダプタなどである。

【0049】

記録媒体Ｉ／Ｆ３０４は、ＣＰＵ３０１の制御に従って記録媒体３０５に対するデータのリード／ライトを制御する。記録媒体Ｉ／Ｆ３０４は、例えば、ディスクドライブ、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）ポートなどである。記録媒体３０５は、記録媒体Ｉ／Ｆ３０４の制御で書き込まれたデータを記憶する不揮発メモリである。記録媒体３０５は、例えば、ディスク、半導体メモリ、ＵＳＢメモリなどである。記録媒体３０５は、情報処理装置１００から着脱可能であってもよい。

【0050】

情報処理装置１００は、上述した構成部の他、例えば、キーボード、マウス、ディスプレイ、プリンタ、スキャナ、マイク、スピーカーなどを有してもよい。また、情報処理装置１００は、記録媒体Ｉ／Ｆ３０４や記録媒体３０５を複数有していてもよい。また、情報処理装置１００は、記録媒体Ｉ／Ｆ３０４や記録媒体３０５を有していなくてもよい。

【0051】

（問題求解装置２０１のハードウェア構成例）
問題求解装置２０１のハードウェア構成例は、具体的には、図３に示した情報処理装置１００のハードウェア構成例と同様であるため、説明を省略する。

【0052】

（クライアント装置２０２のハードウェア構成例）
クライアント装置２０２のハードウェア構成例は、具体的には、図３に示した情報処理装置１００のハードウェア構成例と同様であるため、説明を省略する。

【0053】

（情報処理装置１００の機能的構成例）
次に、図４を用いて、情報処理装置１００の機能的構成例について説明する。

【0054】

図４は、情報処理装置１００の機能的構成例を示すブロック図である。情報処理装置１００は、記憶部４００と、取得部４０１と、設定部４０２と、求解部４０３と、出力部４０４とを含む。

【0055】

記憶部４００は、例えば、図３に示したメモリ３０２や記録媒体３０５などの記憶領域によって実現される。以下では、記憶部４００が、情報処理装置１００に含まれる場合について説明するが、これに限らない。例えば、記憶部４００が、情報処理装置１００とは異なる装置に含まれ、記憶部４００の記憶内容が情報処理装置１００から参照可能である場合があってもよい。

【0056】

取得部４０１～出力部４０４は、制御部の一例として機能する。取得部４０１～出力部４０４は、具体的には、例えば、図３に示したメモリ３０２や記録媒体３０５などの記憶領域に記憶されたプログラムをＣＰＵ３０１に実行させることにより、または、ネットワークＩ／Ｆ３０３により、その機能を実現する。各機能部の処理結果は、例えば、図３に示したメモリ３０２や記録媒体３０５などの記憶領域に記憶される。

【0057】

記憶部４００は、各機能部の処理において参照され、または更新される各種情報を記憶する。記憶部４００は、トポロジー構造を形成するスイッチ群を特定可能にする情報を記憶する。記憶部４００は、例えば、スイッチ群に含まれるスイッチの数と、スイッチ群に含まれるそれぞれのスイッチを識別する番号とを記憶する。スイッチの数は、例えば、ｎであるとする。スイッチ群を特定可能にする情報は、例えば、取得部４０１によって取得される。

【0058】

記憶部４００は、トポロジー構造の制約を記憶する。制約は、例えば、スイッチ群に含まれるスイッチ間の接続関係に関する条件である。制約は、具体的には、特定のスイッチ間が所定ホップ数以内で接続されることを規定する。制約は、具体的には、特定のスイッチに直接接続される他のスイッチの数の上限または下限などを規定する。制約は、例えば、取得部４０１によって取得される。

【0059】

取得部４０１は、各機能部の処理に用いられる各種情報を取得する。取得部４０１は、取得した各種情報を、記憶部４００に記憶し、または、各機能部に出力する。また、取得部４０１は、記憶部４００に記憶しておいた各種情報を、各機能部に出力してもよい。取得部４０１は、例えば、自装置利用者の操作入力に基づき、各種情報を取得する。自装置利用者は、例えば、システム管理者、または、システム利用者などである。取得部４０１は、例えば、情報処理装置１００とは異なる装置から、各種情報を受信してもよい。

【0060】

取得部４０１は、例えば、トポロジー構造を形成するスイッチ群を特定可能にする情報を取得する。取得部４０１は、例えば、スイッチ群に含まれるスイッチの数を取得する。取得部４０１は、具体的には、スイッチ群に含まれるスイッチの数を、他のコンピュータから受信することにより取得する。他のコンピュータは、例えば、クライアント装置２０２である。取得部４０１は、具体的には、自装置利用者の操作入力に基づき、スイッチの数の入力を受け付けることにより、スイッチの数を取得してもよい。

【0061】

取得部４０１は、例えば、スイッチ群に含まれるそれぞれのスイッチを識別する番号を取得する。取得部４０１は、具体的には、スイッチ群に含まれるそれぞれのスイッチを識別する番号を、他のコンピュータから受信することにより取得する。他のコンピュータは、例えば、クライアント装置２０２である。取得部４０１は、具体的には、自装置利用者の操作入力に基づき、スイッチの数の入力を受け付けることにより、スイッチの数を取得してもよい。

【0062】

取得部４０１は、例えば、トポロジー構造の制約を取得する。取得部４０１は、具体的には、トポロジー構造の制約を、他のコンピュータから受信することにより取得する。取得部４０１は、具体的には、自装置利用者の操作入力に基づき、トポロジー構造の制約の入力を受け付けることにより、トポロジー構造の制約を取得してもよい。

【0063】

取得部４０１は、例えば、スイッチ群のトポロジー構造を探索することを要求する処理依頼を取得してもよい。処理依頼は、例えば、スイッチ群に含まれるスイッチの数を含んでいてもよい。処理依頼は、例えば、スイッチ群に含まれるそれぞれのスイッチを識別する番号を含んでいてもよい。処理依頼は、例えば、トポロジー構造の制約を含んでいてもよい。取得部４０１は、具体的には、処理依頼を、他のコンピュータから受信することにより取得する。取得部４０１は、具体的には、自装置利用者の操作入力に基づき、処理依頼の入力を受け付けることにより、処理依頼を取得してもよい。

【0064】

取得部４０１は、具体的には、取得した処理依頼から、スイッチ群に含まれるスイッチの数を取得してもよい。取得部４０１は、具体的には、取得した処理依頼から、スイッチ群に含まれるそれぞれのスイッチを識別する番号を取得してもよい。取得部４０１は、具体的には、取得した処理依頼から、トポロジー構造の制約を取得してもよい。

【0065】

取得部４０１は、いずれかの機能部の処理を開始する開始トリガーを受け付けてもよい。開始トリガーは、例えば、自装置利用者による所定の操作入力があったことである。開始トリガーは、例えば、他のコンピュータから、所定の情報を受信したことであってもよい。開始トリガーは、例えば、いずれかの機能部が所定の情報を出力したことであってもよい。取得部４０１は、例えば、処理依頼を取得したことを、設定部４０２と求解部４０３との処理を開始する開始トリガーとして受け付けてもよい。

【0066】

設定部４０２は、スイッチ群に含まれるスイッチ間が所定ホップ数以内で接続されるか否かを示す第１真偽値変数を用いた第１制約論理式を設定する。第１制約論理式は、例えば、取得部４０１で取得したいずれかの制約を表す。以下の説明では、第１真偽値変数を「ａ_i,j,d」と表記する場合がある。ａ_i,j,dは、具体的には、スイッチｉとスイッチｊがｄホップ以内で接続されるか否かを示す真偽値変数である。

【0067】

設定部４０２は、例えば、￢ａ_i,j,d∨（ａ_i,1,d-1∧ａ_1,j,d-1）∨（ａ_i,2,d-1∧ａ_2,j,d-1）∨・・・∨（ａ_i,n,d-1∧ａ_n,j,d-1）という第１制約論理式を設定する。￢は、否定を示す。否定は、真偽値の反転に対応する。∨は、論理和を示す。∨は、ＯＲに対応する。∧は、論理積を示す。∧は、ＡＮＤに対応する。当該第１制約論理式は、ａ_i,j,dがＴｒｕｅであれば、（ａ_i,1,d-1∧ａ_1,j,d-1）∨（ａ_i,2,d-1∧ａ_2,j,d-1）∨・・・∨（ａ_i,n,d-1∧ａ_n,j,d-1）がＴｒｕｅであることを表す。

【0068】

￢ａ_i,j,dは、スイッチ群に含まれるスイッチｉとスイッチｊとの組み合わせのスイッチ間が第１ホップ数ｄ以内で接続されるか否かを示す第１真偽値変数の否定である。ａ_i,t,d-1∧ａ_1,t,d-1は、当該組み合わせ以外のスイッチｔと当該組み合わせのそれぞれのスイッチｉ，ｊとのスイッチ間が第１ホップ数ｄより１小さいホップ数ｄ－１以内で接続されるか否かを示す第１真偽値変数同士の論理積である。これにより、設定部４０２は、スイッチ群のトポロジー構造を探索するにあたって、スイッチｉとスイッチｊがｄホップ以内で接続されることを制約として利用可能にすることができる。

【0069】

設定部４０２は、スイッチ群に含まれるスイッチに直接接続された他のスイッチの数が所定数以上であるか否かを示す第２真偽値変数を用いた第２制約論理式を設定する。以下の説明では、第２真偽値変数を「ｂ_i,x,k」と表記する場合がある。ｂ_i,x,kは、具体的には、スイッチｉ以外のスイッチｊ（ｊ＝１，２，・・・，ｘ）のうち、スイッチｉに直接接続されるスイッチｊの数が、ｋ以上であるか否かを示す真偽値変数である。第２制約論理式は、例えば、さらに、第１真偽値変数を用いていてもよい。

【0070】

設定部４０２は、例えば、すべてのｉに関する「ｂ_i,x,0∧（￢ｂ_i,x,k∨ｂ_i,x+1,k）∧（（￢ｂ_i,x,k∨￢ａ_i,x+1,1）∨ｂ_i,x+1,k+1）∧￢ｂ_i,n,k+1」の論理積という第２制約論理式を設定する。ｂ_i,x,0は、スイッチｊ（ｊ＝１，２，・・・，ｘ）のうち、スイッチｉに直接接続された他のスイッチの数が０以上であるか否かを示す第２真偽値変数であり、常にＴｒｕｅであることが好ましい。

【0071】

（￢ｂ_i,x,k∨ｂ_i,x+1,k）は、スイッチｊ（ｊ≦ｘ）のうち、スイッチｉに直接接続された他のスイッチの数がｋ以上であれば、スイッチｊ（ｊ≦ｘ＋１）のうち、スイッチｉに直接接続された他のスイッチの数がｋ以上であることを表す。（￢ｂ_i,x,k∨￢ａ_i,x+1,1）∨ｂ_i,x+1,k+1は、スイッチｉにスイッチｘ＋１が直接接続で、スイッチｉに直接接続のスイッチｊ≦ｘの数がｋ以上であれば、スイッチｉに直接接続のスイッチｊ≦ｘ＋１の数がｋ＋１以上であることを表す。

【0072】

￢ｂ_i,n,k+1は、スイッチｊ（ｊ＝１，２，・・・，ｎ）のうち、スイッチｉに直接接続された他のスイッチの数がｋ＋１以上ではなくｋ以下であることを表す。これにより、設定部４０２は、スイッチ群のトポロジー構造を探索するにあたって、スイッチｊ（ｊ＝１，２，・・・，ｘ）のうち、スイッチｉに直接接続された他のスイッチの数の上限値または下限値などを制約として利用可能にすることができる。

【0073】

設定部４０２は、設定した第１制約論理式と、設定した第２制約論理式とに基づく問題を設定する。設定部４０２は、例えば、第１制約論理式および第２制約論理式をＴｒｕｅにするよう、第１真偽値変数の解と、第２真偽値変数の解とを算出するＳＡＴ問題を設定する。これにより、設定部４０２は、第１真偽値変数の解と、第２真偽値変数の解とを算出可能にすることができる。

【0074】

求解部４０３は、設定部４０２で設定した問題を解くことにより、第１制約論理式および第２制約論理式を満たすよう、第１真偽値変数の解と、第２真偽値変数の解とを算出する。求解部４０３は、例えば、ソルバを用いて、設定部４０２で設定したＳＡＴ問題を解くことにより、第１制約論理式および第２制約論理式をＴｒｕｅにするよう、第１真偽値変数の解と、第２真偽値変数の解とを算出する。これにより、求解部４０３は、第１真偽値変数の解と、第２真偽値変数の解とを効率よく算出することができる。

【0075】

求解部４０３は、算出した第１真偽値変数の解に基づいて、スイッチ群が形成するトポロジー構造を特定してもよい。求解部４０３は、具体的には、ａ_i,j,1に基づいて、スイッチ群のいずれのスイッチ間を直接接続するのかを特定することにより、スイッチ群が形成するトポロジー構造を特定する。これにより、求解部４０３は、システム利用者が、算出した第１真偽値変数の解からスイッチ群が形成するトポロジー構造を特定せずに済ませることができ、作業負担の低減化を図ることができる。

【0076】

出力部４０４は、少なくともいずれかの機能部の処理結果を出力する。出力形式は、例えば、ディスプレイへの表示、プリンタへの印刷出力、ネットワークＩ／Ｆ３０３による外部装置への送信、または、メモリ３０２や記録媒体３０５などの記憶領域への記憶である。これにより、出力部４０４は、少なくともいずれかの機能部の処理結果を自装置利用者に通知可能にし、情報処理装置１００の利便性の向上を図ることができる。

【0077】

出力部４０４は、求解部４０３で算出した第１真偽値変数の解と、求解部４０３で算出した第２真偽値変数の解とを出力する。出力部４０４は、例えば、求解部４０３で算出した第１真偽値変数の解と、求解部４０３で算出した第２真偽値変数の解とを、システム利用者が参照可能に出力する。出力部４０４は、具体的には、求解部４０３で算出した第１真偽値変数の解と、求解部４０３で算出した第２真偽値変数の解とを、クライアント装置２０２に送信する。出力部４０４は、具体的には、求解部４０３で算出した第１真偽値変数の解と、求解部４０３で算出した第２真偽値変数の解とを、ディスプレイに表示してもよい。これにより、出力部４０４は、システム利用者が、スイッチ群のトポロジー構造を特定し易くすることができ、システム利用者にかかる作業負担の低減化を図ることができる。

【0078】

出力部４０４は、求解部４０３で特定したトポロジー構造を出力する。出力部４０４は、例えば、求解部４０３で特定したスイッチ群のトポロジー構造を、システム利用者が参照可能に出力する。出力部４０４は、具体的には、求解部４０３で特定したスイッチ群のトポロジー構造を、クライアント装置２０２に送信する。出力部４０４は、具体的には、求解部４０３で特定したスイッチ群のトポロジー構造を、ディスプレイに表示してもよい。これにより、出力部４０４は、システム利用者が、スイッチ群のトポロジー構造を特定し易くすることができ、システム利用者にかかる作業負担の低減化を図ることができる。

【0079】

（情報処理装置１００の動作例）
次に、情報処理装置１００の動作例について説明する。

【0080】

情報処理装置１００は、スイッチ群に含まれるスイッチの台数の入力を受け付ける。情報処理装置１００は、スイッチ群に含まれるそれぞれのスイッチの番号の入力を受け付ける。情報処理装置１００は、スイッチ群に含まれるそれぞれのスイッチに番号を割り振ってもよい。以下の説明では、番号ｉのスイッチを「スイッチｉ」と表記する場合がある。

【0081】

情報処理装置１００は、スイッチ間のホップ数に関する制約１の入力を受け付ける。情報処理装置１００は、例えば、スイッチｉとスイッチｊとのスイッチ間がｄホップ以内であるという制約１の入力を受け付ける。情報処理装置１００は、スイッチに直接接続する他のスイッチの数に関する制約２の入力を受け付ける。情報処理装置１００は、例えば、スイッチｊ（ｊ＝１，２，・・・，ｘ）のうち、スイッチｉに直接接続する他のスイッチの数がｋ以下であるという制約２の入力を受け付ける。

【0082】

情報処理装置１００は、制約１を表すための真偽値を示す変数ａ_i,j,dを用意する。変数ａ_i,j,dは、スイッチｉとスイッチｊとがｄホップ以内で接続されるか否かを示す。変数ａ_i,j,dは、ｄ＝１であれば、スイッチｉとスイッチｊとが直接接続されるか否かを示す。変数ａ_i,j,dは、例えば、スイッチｉとスイッチｊとがｄホップ以内で接続されれば、Ｔｒｕｅであり値１である。変数ａ_i,j,dは、例えば、スイッチｉとスイッチｊとがｄホップ以内で接続されなければ、Ｆａｌｓｅであり値０である。

【0083】

情報処理装置１００は、制約２を表すための真偽値を示す変数ｂ_i,x,kを用意する。変数ｂ_i,x,kは、スイッチｊ（ｊ＝１，２，・・・，ｘ）のうち、スイッチｉに直接接続されたスイッチの数がｋ以上であるか否かを示す。変数ｂ_i,x,kは、例えば、スイッチｊ（ｊ＝１，２，・・・，ｘ）のうち、スイッチｉに直接接続されたスイッチの数がｋ以上であれば、Ｔｒｕｅであり値１である。変数ｂ_i,x,kは、例えば、スイッチｊ（ｊ＝１，２，・・・，ｘ）のうち、スイッチｉに直接接続されたスイッチの数がｋ以上でなければ、Ｆａｌｓｅであり値０である。

【0084】

情報処理装置１００は、ｉ＝ｊであれば、変数ａ_i,j,dは常にＦａｌｓｅが正常であるため、￢ａ_1,1,d∧￢ａ_2,2,d∧・・・∧￢ａ_n,n,dという部分論理式１－１を設定する。情報処理装置１００は、スイッチｉとスイッチｊとがｄホップ以内という制約の入力があれば、当該制約を表す部分論理式１－２を設定する。部分論理式１－２は、例えば、￢ａ_i,j,d∨（ａ_i,1,d-1∧ａ_1,j,d-1）∨（ａ_i,2,d-1∧ａ_2,j,d-1）∨・・・∨（ａ_i,n,d-1∧ａ_n,j,d-1）である。情報処理装置１００は、部分論理式１－１と、部分論理式１－２とを、論理積∧で接続した第１制約論理式を設定する。これにより、情報処理装置１００は、スイッチ群のトポロジー構造を探索するにあたって、スイッチｉとスイッチｊがｄホップ以内で接続されることを制約として利用することができる。

【0085】

情報処理装置１００は、ｂ_i,x,0は常にＴｒｕｅが正常であるため、ｂ_1,x,0∧ｂ_2,x,0∧・・・∧ｂ_n,x,0という部分論理式２－１を設定する。情報処理装置１００は、例えば、各ｘの値１～ｎについて部分論理式２－１を設定してもよい。

【0086】

スイッチｉに直接接続されたスイッチｊ（ｊ≦ｘ）の数がｋ以上であれば、スイッチｉに直接接続されたスイッチｊ（ｊ≦ｘ＋１）の数は、ｋ以上になる。このため、情報処理装置１００は、（￢ｂ_1,x,k∨ｂ_1,x+1,k）∧（￢ｂ_2,x,k∨ｂ_2,x+1,k）∧・・・∧（￢ｂ_n,x,k∨ｂ_n,x+1,k）という部分論理式２－２を設定する。情報処理装置１００は、各ｘの値１～ｎについて、部分論理式２－２を設定してもよい。部分論理式２－２は、ｉ＝ｘの（￢ｂ_i,x,k∨ｂ_i,x+1,k）の項を含まなくてもよい。

【0087】

スイッチｉにスイッチｘ＋１が直接接続され、スイッチｉに直接接続されたスイッチｊ≦ｘの数がｋ以上であれば、スイッチｉに直接接続されたスイッチｊ≦ｘ＋１の数は、ｋ＋１以上になる。このため、情報処理装置１００は、部分論理式２－３を設定する。情報処理装置１００は、各ｘの値１～ｎについて、部分論理式２－３を設定してもよい。部分論理式２－３は、（（￢ｂ_1,x,k∨￢ａ_1,x+1,1）∨ｂ_1,x+1,k+1）∧（（￢ｂ_2,x,k∨￢ａ_2,x+1,1）∨ｂ_2,x+1,k+1）∧・・・∧（（￢ｂ_n,x,k∨￢ａ_n,x+1,1）∨ｂ_n,x+1,k+1）である。

【0088】

情報処理装置１００は、スイッチｉに直接接続されたスイッチｊ（ｊ＝１，２，・・・，ｎ）の数がｋ以下であるという制約の入力があれば、￢ｂ_i,n,k+1という、当該制約を表す部分論理式２－４を設定する。情報処理装置１００は、部分論理式２－１と、部分論理式２－２と、部分論理式２－３と、部分論理式２－４とを、論理積∧で接続した第２制約論理式を設定する。これにより、情報処理装置１００は、スイッチ群のトポロジー構造を探索するにあたって、スイッチｊ（ｊ＝１，２，・・・，ｘ）のうち、スイッチｉに直接接続された他のスイッチの数の上限値または下限値などを制約として利用することができる。

【0089】

情報処理装置１００は、第１制約論理式および第２制約論理式を共にＴｒｕｅにするよう、変数ａ_i,j,dの解と変数ｂ_i,x,kの解とを算出するＳＡＴ問題を設定する。情報処理装置１００は、ＳＡＴソルバを用いて、設定したＳＡＴ問題を解くことにより、変数ａ_i,j,dの解と変数ｂ_i,x,kの解とを算出する。ＳＡＴソルバは、例えば、ｃｌａｓｐ、ＧｌｕｅＭｉｎｉＳＡＴ、Ｌｉｎｇｅｌｉｎｇ、ＭｉｎｉＳａｔ、ＰｉｃｏＳＡＴ、ｓａｔ４ｊ、または、Ｓｕｇａｒ Ｓｏｌｖｅｒなどである。

【0090】

ＳＡＴ問題は、ＮＰ完全性を有する。ＳＡＴ問題は、すべてのリテラルが２以下の真偽値によって形成されていれば、多項式時間内に解くことができる。リテラルは、例えば、論理変数などを表す文字記号である。ＳＡＴソルバは、変数ａ_i,j,dの解と変数ｂ_i,x,kの解とが存在すれば、トポロジー構造に関する対称性などの性質を利用して、変数ａ_i,j,dの解と変数ｂ_i,x,kの解とを比較的高速に求めることができる。このため、情報処理装置１００は、ＳＡＴソルバを用いて、変数ａ_i,j,dの解と変数ｂ_i,x,kの解とを効率よく算出することができる。

【0091】

ここで、図５を用いて、情報処理装置１００が、ＳＡＴ問題を設定し、スイッチ群のトポロジー構造を特定する一例について説明する。

【0092】

図５は、ＳＡＴ問題を設定する一例を示す説明図である。図５において、情報処理装置１００は、スイッチ群に含まれるスイッチの台数５の入力と、スイッチ群に含まれるそれぞれのスイッチの番号の入力とを受け付ける。

【0093】

情報処理装置１００は、例えば、スイッチ１とスイッチ３とのスイッチ間が２ホップ以内であるという制約１－１の入力を受け付ける。情報処理装置１００は、例えば、スイッチ３とスイッチ５とのスイッチ間が２ホップ以内であるという制約１－２の入力を受け付ける。情報処理装置１００は、例えば、スイッチ２とスイッチ４とのスイッチ間が２ホップ以内であるという制約１－３の入力を受け付ける。

【0094】

情報処理装置１００は、例えば、各スイッチｉが有するポートの数が４であるため、各スイッチｉに直接接続する他のスイッチの数が４以下であるという制約２－１の入力を受け付ける。情報処理装置１００は、真偽値を示す変数ａ_i,j,dを用意する。情報処理装置１００は、真偽値を示す変数ｂ_i,x,kを用意する。

【0095】

情報処理装置１００は、￢ａ_1,1,d∧￢ａ_2,2,d∧・・・∧￢ａ_n,n,dという部分論理式を設定する。情報処理装置１００は、例えば、￢ａ_1,3,2∨（ａ_1,1,2-1∧ａ_1,3,2-1）∨（ａ_1,2,2-1∧ａ_2,3,2-1）∨・・・∨（ａ_1,5,2-1∧ａ_5,3,2-1）という、制約１－１を表す部分論理式を設定する。情報処理装置１００は、例えば、￢ａ_3,5,2∨（ａ_3,1,2-1∧ａ_1,5,2-1）∨（ａ_3,2,2-1∧ａ_2,5,2-1）∨・・・∨（ａ_3,5,2-1∧ａ_5,5,2-1）という、制約１－１を表す部分論理式を設定する。情報処理装置１００は、例えば、￢ａ_2,4,2∨（ａ_2,1,2-1∧ａ_1,4,2-1）∨（ａ_2,2,2-1∧ａ_2,4,2-1）∨・・・∨（ａ_2,5,2-1∧ａ_5,4,2-1）という、制約１－１を表す部分論理式を設定する。情報処理装置１００は、設定した各部分論理式を論理積∧で接続した第１制約論理式を設定する。

【0096】

情報処理装置１００は、ｂ_1,x,0∧ｂ_2,x,0∧・・・∧ｂ_n,x,0という部分論理式を設定する。情報処理装置１００は、（￢ｂ_1,x,k∨ｂ_1,x+1,k）∧（￢ｂ_2,x,k∨ｂ_2,x+1,k）∧・・・∧（￢ｂ_n,x,k∨ｂ_n,x+1,k）という部分論理式を設定する。情報処理装置１００は、（（￢ｂ_1,x,k∨￢ａ_1,x+1,1）∨ｂ_1,x+1,k+1）∧・・・∧（（￢ｂ_n,x,k∨￢ａ_n,x+1,1）∨ｂ_n,x+1,k+1）という部分論理式を設定する。

【0097】

情報処理装置１００は、例えば、￢ｂ_1,5,4+1∧￢ｂ_2,5,4+1∧・・・∧￢ｂ_5,5,4+1という、制約２－１を表す部分論理式を設定する。情報処理装置１００は、設定した部分論理式を論理積∧で接続した第２制約論理式を設定する。情報処理装置１００は、第１制約論理式および第２制約論理式を共にＴｒｕｅにするよう、変数ａ_i,j,dの解と変数ｂ_i,x,kの解とを算出するＳＡＴ問題を設定する。

【0098】

情報処理装置１００は、ＳＡＴソルバを用いて、設定したＳＡＴ問題を解くことにより、変数ａ_i,j,dの解と変数ｂ_i,x,kの解とを算出する。情報処理装置１００は、算出した変数ａ_i,j,1の解に基づいて、直接接続されるスイッチｉとスイッチｊとのペアを特定し、スイッチ群のトポロジー構造を特定する。図５の例では、情報処理装置１００は、スイッチ群のトポロジー構造５００を特定する。スイッチ１は、サーバが接続されていてもよい。スイッチ３は、サーバが接続されていてもよい。

【0099】

また、図６および図７を用いて、情報処理装置１００が、ＳＡＴ問題を設定し、スイッチ群のトポロジー構造を特定する別の例について説明する。

【0100】

図６および図７は、ＳＡＴ問題を設定する別の例を示す説明図である。図６において、情報処理装置１００は、スイッチ群６００に含まれるスイッチの台数１４の入力と、スイッチ群６００に含まれるそれぞれのスイッチの番号の入力とを受け付ける。

【0101】

情報処理装置１００は、例えば、スイッチ１～７の各スイッチ間が２ホップ以内であるという制約１－１の入力を受け付ける。情報処理装置１００は、例えば、各スイッチ１～７が有するポートの数が６であり、サーバが最大３つ接続するため、各スイッチ１～７に直接接続する他のスイッチの数が３以下であるという制約２－１の入力を受け付ける。情報処理装置１００は、例えば、各スイッチ８～１４が有するポートの数が６であるため、各スイッチ８～１４に直接接続する他のスイッチの数が６以下であるという制約２－２の入力を受け付ける。情報処理装置１００は、真偽値を示す変数ａ_i,j,dを用意する。情報処理装置１００は、真偽値を示す変数ｂ_i,x,kを用意する。

【0102】

情報処理装置１００は、￢ａ_1,1,d∧￢ａ_2,2,d∧・・・∧￢ａ_n,n,dという部分論理式を設定する。情報処理装置１００は、例えば、制約１－１を表す部分論理式を設定する。当該部分論理式は、スイッチ１～７の各スイッチ間の￢ａ_i,j,2∨（ａ_i,1,2-1∧ａ_1,j,2-1）∨（ａ_i,2,2-1∧ａ_2,j,2-1）∨・・・∨（ａ_i,14,2-1∧ａ_14,j,2-1）を論理積∧で接続した部分論理式である。情報処理装置１００は、設定した各部分論理式を論理積∧で接続した第１制約論理式を設定する。

【0103】

情報処理装置１００は、ｂ_1,x,0∧ｂ_2,x,0∧・・・∧ｂ_n,x,0という部分論理式を設定する。情報処理装置１００は、（￢ｂ_1,x,k∨ｂ_1,x+1,k）∧（￢ｂ_2,x,k∨ｂ_2,x+1,k）∧・・・∧（￢ｂ_n,x,k∨ｂ_n,x+1,k）という部分論理式を設定する。情報処理装置１００は、（（￢ｂ_1,x,k∨￢ａ_1,x+1,1）∨ｂ_1,x+1,k+1）∧・・・∧（（￢ｂ_n,x,k∨￢ａ_n,x+1,1）∨ｂ_n,x+1,k+1）という部分論理式を設定する。

【0104】

情報処理装置１００は、例えば、￢ｂ_1,14,3+1∧￢ｂ_2,14,3+1∧・・・∧￢ｂ_7,14,3+1という、制約２－１を表す部分論理式を設定する。情報処理装置１００は、例えば、￢ｂ_8,14,6+1∧￢ｂ_9,14,6+1∧・・・∧￢ｂ_14,14,6+1という、制約２－２を表す部分論理式を設定する。情報処理装置１００は、設定した部分論理式を論理積∧で接続した第２制約論理式を設定する。情報処理装置１００は、第１制約論理式および第２制約論理式を共にＴｒｕｅにするよう、変数ａ_i,j,dの解と変数ｂ_i,x,kの解とを算出するＳＡＴ問題を設定する。次に、図７の説明に移行する。

【0105】

図７において、情報処理装置１００は、ＳＡＴソルバを用いて、設定したＳＡＴ問題を解くことにより、変数ａ_i,j,dの解と変数ｂ_i,x,kの解とを算出する。情報処理装置１００は、算出した変数ａ_i,j,1の解に基づいて、直接接続されるスイッチｉとスイッチｊとのペアを特定し、スイッチ群６００のトポロジー構造を特定する。

【0106】

図７の例では、情報処理装置１００は、スイッチ群６００のトポロジー構造７００を特定する。スイッチ１～７は、３つのサーバが接続されていてもよい。トポロジー構造７００は、具体的には、ラテン方陣ＦＡＴ－Ｔｒｅｅと呼ばれる形式である。

【0107】

トポロジー構造７００は、第１制約論理式および第２制約論理式を共にＴｒｕｅにすることができる。例えば、スイッチ１とスイッチ７とのスイッチ間の￢ａ_1,7,2∨（ａ_1,1,2-1∧ａ_1,7,2-1）∨・・・∨（ａ_1,10,2-1∧ａ_10,7,2-1）∨・・・∨（ａ_1,14,2-1∧ａ_14,7,2-1）は、Ｔｒｕｅになる。

【0108】

具体的には、トポロジー構造７００について（ａ_1,10,2-1∧ａ_10,7,2-1）は、Ｔｒｕｅになる。このため、￢ａ_1,7,2∨（ａ_1,1,2-1∧ａ_1,7,2-1）∨（ａ_1,2,2-1∧ａ_2,7,2-1）∨・・・∨（ａ_1,10,2-1∧ａ_10,7,2-1）∨・・・∨（ａ_1,14,2-1∧ａ_14,7,2-1）は、Ｔｒｕｅになる。

【0109】

このように、情報処理装置１００は、制約を満たすスイッチ群のトポロジー構造を効率よく特定することができ、制約を満たすトポロジー構造の探索にかかる所要時間の低減化を図ることができる。情報処理装置１００は、システム利用者が、スイッチ群のトポロジー構造を特定し易くすることができ、システム利用者にかかる作業負担の低減化を図ることができる。

【0110】

（全体処理手順）
次に、図８を用いて、情報処理装置１００が実行する、全体処理手順の一例について説明する。全体処理は、例えば、図３に示したＣＰＵ３０１と、メモリ３０２や記録媒体３０５などの記憶領域と、ネットワークＩ／Ｆ３０３とによって実現される。

【0111】

図８は、全体処理手順の一例を示すフローチャートである。図８において、情報処理装置１００は、スイッチ集合Ｓと、各スイッチ間の接続ホップ数の制約１と、各スイッチのポート数の制約２との入力を受け付ける（ステップＳ８０１）。

【0112】

次に、情報処理装置１００は、入力を受け付けた制約１に基づく変数ａ_i,j,dと、入力を受け付けた制約２に基づく変数ｂ_i,x,kとを用意する（ステップＳ８０２）。そして、情報処理装置１００は、用意した変数ａ_i,j,dを用いて入力を受け付けた制約１を表す論理式１と、用意した変数ｂ_i,x,kを用いて入力を受け付けた制約２を表す論理式２とを設定する（ステップＳ８０３）。

【0113】

次に、情報処理装置１００は、ＳＡＴソルバを用いて、設定した論理式１と論理式２とに基づくＳＡＴ問題を解くことにより、変数ａ_i,j,dの真偽値と、変数ｂ_i,x,kの真偽値とを算出する（ステップＳ８０４）。そして、情報処理装置１００は、算出した変数ａ_i,j,dの真偽値に基づいて、スイッチ集合Ｓのトポロジー構造を特定する（ステップＳ８０５）。

【0114】

次に、情報処理装置１００は、特定したトポロジー構造を出力する（ステップＳ８０６）。そして、情報処理装置１００は、全体処理を終了する。これにより、情報処理装置１００は、制約を満たすスイッチ群のトポロジー構造を効率よく特定することができ、制約を満たすトポロジー構造の探索にかかる所要時間の低減化を図ることができる。

【0115】

ここで、情報処理装置１００は、図８の一部ステップの処理の順序を入れ替えて実行してもよい。また、情報処理装置１００は、図８の一部ステップの処理を省略してもよい。例えば、ステップＳ８０６の処理は省略可能である。

【0116】

以上説明したように、情報処理装置１００によれば、トポロジー構造を形成するスイッチ群に含まれるスイッチ間が所定ホップ数以内で接続されるか否かを示す第１真偽値変数を用いた第１制約論理式を設定することができる。情報処理装置１００によれば、スイッチ群に含まれるスイッチに直接接続されたスイッチの数が所定数以上であるか否かを示す第２真偽値変数を用いた第２制約論理式を設定することができる。情報処理装置１００によれば、第１制約論理式と、第２制約論理式とに基づく問題を設定することができる。情報処理装置１００によれば、設定した問題を解くことにより、第１制約論理式および第２制約論理式を満たすよう、第１真偽値変数の解と、第２真偽値変数の解とを算出することができる。これにより、情報処理装置１００は、トポロジー構造を効率よく特定可能にすることができる。

【0117】

情報処理装置１００によれば、スイッチ群に含まれる第１スイッチと第２スイッチとの組み合わせのスイッチ間が第１ホップ数以内で接続されるか否かを示す第１真偽値変数の否定の項１を設定することができる。情報処理装置１００によれば、組み合わせ以外の各スイッチと組み合わせのそれぞれのスイッチとのスイッチ間が第１ホップ数より１小さいホップ数以内で接続されるか否かを示す第１真偽値変数同士の論理積の項２を設定することができる。情報処理装置１００によれば、設定した項１，２の論理和を表す第１制約論理式を設定することができる。これにより、情報処理装置１００は、スイッチ群のトポロジー構造を探索するにあたって、スイッチｉとスイッチｊがｄホップ以内で接続されることを制約として利用可能にすることができる。

【0118】

情報処理装置１００によれば、スイッチ群に含まれる第３スイッチに直接接続されたスイッチの数が０以上であるか否かを示す第２真偽値変数の項１を設定することができる。情報処理装置１００によれば、第１数分のスイッチのうち第３スイッチに直接接続されたスイッチの数が第１閾値以上であるか否かを示す第２真偽値変数の否定の項２を特定することができる。情報処理装置１００によれば、第４スイッチを第１数分のスイッチに追加した第２数分のスイッチのうち第３スイッチに直接接続されたスイッチの数が第１閾値以上であるか否かを示す第２真偽値変数の項３を特定することができる。情報処理装置１００によれば、項２，３の論理和の項４を設定することができる。情報処理装置１００によれば、第１数分のスイッチのうち第３スイッチに直接接続されたスイッチの数が第１閾値以上であるか否かを示す第２真偽値変数の否定の項５を特定することができる。情報処理装置１００によれば、第３スイッチと第４スイッチとのスイッチ間が１ホップ以内で接続されるか否かを示す第１真偽値変数の否定の項６を特定することができる。情報処理装置１００によれば、項５，６の論理和と、第２数分のスイッチのうち第３スイッチに直接接続されたスイッチの数が第１閾値より１大きい数以上であるか否かを示す第２真偽値変数の項７との論理和の項８を設定することができる。情報処理装置１００によれば、第３スイッチに直接接続されたスイッチの数が第２閾値以上であるか否かを示す第２真偽値変数の否定の項９を設定することができる。情報処理装置１００によれば、設定した項１，４，７，８の論理積を表す第２制約論理式を設定することができる。これにより、情報処理装置１００は、スイッチ群のトポロジー構造を探索するにあたって、スイッチｊ（ｊ＝１，２，・・・，ｘ）のうち、スイッチｉに直接接続された他のスイッチの数の上限値または下限値などを制約として利用可能にすることができる。

【0119】

情報処理装置１００によれば、算出した第１真偽値変数の解と、算出した第２真偽値変数の解とを出力することができる。これにより、情報処理装置１００は、システム利用者が、トポロジー構造を特定可能にすることができ、システム利用者にかかる作業負担の低減化を図ることができる。

【0120】

情報処理装置１００によれば、算出した第１真偽値変数の解に基づいて、トポロジー構造を特定することができる。情報処理装置１００によれば、特定したトポロジー構造を出力することができる。これにより、情報処理装置１００は、システム利用者が、トポロジー構造を参照可能にすることができ、システム利用者にかかる作業負担の低減化を図ることができる。

【0121】

情報処理装置１００によれば、ＳＡＴ問題を設定することができる。これにより、情報処理装置１００は、ＳＡＴソルバにより、設定したＳＡＴ問題を効率よく解くことができる。このため、情報処理装置１００は、制約を満たすスイッチ群のトポロジー構造を効率よく特定することができる。情報処理装置１００は、制約を満たすトポロジー構造の探索にかかる所要時間の低減化を図ることができる。

【0122】

なお、本実施の形態で説明した情報処理方法は、予め用意されたプログラムをＰＣやワークステーションなどのコンピュータで実行することにより実現することができる。本実施の形態で説明した情報処理プログラムは、コンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。記録媒体は、ハードディスク、フレキシブルディスク、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）－ＲＯＭ、ＭＯ（Ｍａｇｎｅｔｏ Ｏｐｔｉｃａｌ ｄｉｓｃ）、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などである。また、本実施の形態で説明した情報処理プログラムは、インターネットなどのネットワークを介して配布してもよい。

【0123】

上述した実施の形態に関し、さらに以下の付記を開示する。

【0124】

（付記１）トポロジー構造を形成するスイッチ群に含まれるスイッチ間が所定ホップ数以内で接続されるか否かを示す第１真偽値変数を用いた第１制約論理式と、前記スイッチ群に含まれるスイッチに直接接続された他のスイッチの数が所定数以上であるか否かを示す第２真偽値変数を用いた第２制約論理式とに基づく問題を設定し、
設定した前記問題を解くことにより、前記第１制約論理式および前記第２制約論理式を満たすよう、前記第１真偽値変数の解と、前記第２真偽値変数の解とを算出する、
処理をコンピュータに実行させることを特徴とする情報処理プログラム。

【0125】

（付記２）前記第１制約論理式は、
前記スイッチ群に含まれる第１スイッチと第２スイッチとの組み合わせのスイッチ間が第１ホップ数以内で接続されるか否かを示す第１真偽値変数の否定と、
前記スイッチ群に含まれる前記組み合わせ以外の各スイッチに関する、当該スイッチと前記組み合わせのそれぞれのスイッチとのスイッチ間が前記第１ホップ数より１小さいホップ数以内で接続されるか否かを示す第１真偽値変数同士の論理積と、の論理和を表す、ことを特徴とする付記１に記載の情報処理プログラム。

【0126】

（付記３）前記第２制約論理式は、
前記スイッチ群に含まれる第３スイッチに直接接続された他のスイッチの数が０以上であるか否かを示す第２真偽値変数と、
前記スイッチ群に含まれる前記第３スイッチ以外の第１数分のスイッチのうち前記第３スイッチに直接接続された他のスイッチの数が第１閾値以上であるか否かを示す第２真偽値変数の否定と、前記スイッチ群に含まれる前記第３スイッチ以外の１つ分の第４スイッチを前記第１数分のスイッチに追加した第２数分のスイッチのうち前記第３スイッチに直接接続された他のスイッチの数が前記第１閾値以上であるか否かを示す第２真偽値変数との論理和と、
前記第１数分のスイッチのうち前記第３スイッチに直接接続された他のスイッチの数が前記第１閾値以上であるか否かを示す第２真偽値変数の否定と、前記第３スイッチと前記第４スイッチとのスイッチ間が１ホップ以内で接続されるか否かを示す第１真偽値変数の否定との論理和に対する、前記第２数分のスイッチのうち前記第３スイッチに直接接続された他のスイッチの数が前記第１閾値より１大きい数以上であるか否かを示す第２真偽値変数との論理和と、
前記第３スイッチに直接接続された他のスイッチの数が第２閾値以上であるか否かを示す第２真偽値変数の否定と、の論理積を表す、ことを特徴とする付記２に記載の情報処理プログラム。

【0127】

（付記４）算出した前記第１真偽値変数の解と、算出した前記第２真偽値変数の解とを出力する、ことを特徴とする付記１～３のいずれか一つに記載の情報処理プログラム。

【0128】

（付記５）算出した前記第１真偽値変数の解に基づいて、前記トポロジー構造を特定し、
特定した前記トポロジー構造を出力する、
処理を前記コンピュータに実行させることを特徴とする付記１～３のいずれか一つに記載の情報処理プログラム。

【0129】

（付記６）前記問題は、充足可能性問題である、ことを特徴とする付記１～３のいずれか一つに記載の情報処理プログラム。

【0130】

（付記７）トポロジー構造を形成するスイッチ群に含まれるスイッチ間が所定ホップ数以内で接続されるか否かを示す第１真偽値変数を用いた第１制約論理式と、前記スイッチ群に含まれるスイッチに直接接続された他のスイッチの数が所定数以上であるか否かを示す第２真偽値変数を用いた第２制約論理式とに基づく問題を設定し、
設定した前記問題を解くことにより、前記第１制約論理式および前記第２制約論理式を満たすよう、前記第１真偽値変数の解と、前記第２真偽値変数の解とを算出する、
処理をコンピュータが実行することを特徴とする情報処理方法。

【符号の説明】

【0131】

１００ 情報処理装置
１１０，６００ スイッチ群
１１１ スイッチ
２００ 情報処理システム
２０１ 問題求解装置
２０２ クライアント装置
２１０ ネットワーク
３００ バス
３０１ ＣＰＵ
３０２ メモリ
３０３ ネットワークＩ／Ｆ
３０４ 記録媒体Ｉ／Ｆ
３０５ 記録媒体
４００ 記憶部
４０１ 取得部
４０２ 設定部
４０３ 求解部
４０４ 出力部
５００，７００ トポロジー構造

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】