(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024022031
(43)【公開日】2024-02-16
(54)【発明の名称】リセット回路
(51)【国際特許分類】
H03K 17/22 20060101AFI20240208BHJP
【FI】
H03K17/22 C
【審査請求】未請求
【請求項の数】6
【出願形態】OL
(21)【出願番号】P 2022125328
(22)【出願日】2022-08-05
(71)【出願人】
【識別番号】000003551
【氏名又は名称】株式会社東海理化電機製作所
(74)【代理人】
【識別番号】110002583
【氏名又は名称】弁理士法人平田国際特許事務所
(72)【発明者】
【氏名】佐藤 嘉彦
【テーマコード(参考)】
5J055
【Fターム(参考)】
5J055AX37
5J055AX39
5J055AX57
5J055AX58
5J055BX41
5J055CX27
5J055CX28
5J055EY03
5J055EZ00
5J055EZ10
5J055EZ57
5J055GX01
5J055GX02
5J055GX04
(57)【要約】
【課題】回路の動作不能を抑制することができるリセット回路を提供する。
【解決手段】リセット回路1は、第1の定電圧源から出力された第1の電源電圧V
BBに基づいて第1の電圧V
1を生成する第1の電圧生成部4と、第1の電圧V
1が入力する正側電源端子70、接地回路GNDと接続された負側電源端子71、基準電圧V
3が入力する正側入力端子72及び負側入力端子73の一方の入力端子、第1の定電圧源とは異なる第2の定電圧源3から供給され、基準電圧V
3を基準として検出対象となる第2の電源電圧V
CCの分圧電圧V
4が入力する正側入力端子72及び負側入力端子73の他方の入力端子、及び比較結果に応じて後段の回路を初期状態とするリセット信号Sを出力する出力端子74を有するコンパレータ7と、を備えて概略構成されている。
【選択図】
図1
【特許請求の範囲】
【請求項1】
第1の定電圧源から出力された第1の電源電圧に基づいて第1の電圧を生成する第1の電圧生成部と、
前記第1の電圧が入力する正側電源端子、接地回路と接続された負側電源端子、基準電圧が入力する正側入力端子及び負側入力端子の一方の入力端子、前記第1の定電圧源とは異なる第2の定電圧源から供給され、前記基準電圧を基準として検出対象となる第2の電源電圧の分圧電圧が入力する前記正側入力端子及び前記負側入力端子の他方の入力端子、及び比較結果に応じて後段の回路を初期状態とするリセット信号を出力する出力端子を有するコンパレータと、
を備えたリセット回路。
【請求項2】
さらに、前記第1の電圧生成部が生成した第2の電圧に基づいて前記基準電圧を生成する第2の電圧生成部を備えた、
請求項1に記載のリセット回路。
【請求項3】
さらに、前記第2の電源電圧に基づいて前記基準電圧を生成する第2の電圧生成部を備えた、
請求項1に記載のリセット回路。
【請求項4】
前記第1の電圧生成部は、前記第1の電源電圧を降圧して安定した前記第1の電圧を生成するスタートアップ回路である、
請求項2又は3に記載のリセット回路。
【請求項5】
前記第2の電圧生成部は、変動が抑制された前記基準電圧を生成するバンドギャップリファレンス回路である、
請求項4に記載のリセット回路。
【請求項6】
前記第1の定電圧源は、車両用バッテリであり、
前記第1の電源電圧は、前記車両用バッテリのバッテリ電圧である、
請求項5に記載のリセット回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、リセット回路に関する。
【背景技術】
【0002】
従来の技術として、所望の機能を有する内部回路を動作させるための外部電源端子に供給される第1の電圧を電源として動作し、所定の比率で第1の電圧を昇圧した第2の電圧を出力する昇圧手段と、この第2の電圧を電源として動作し予め設定された基準電圧と第2の電圧を分圧した分圧電圧とを比較して第1の比較結果信号を出力する電圧検出手段と、第1の電圧を電源として動作し第1の比較結果信号のレベルを変化させた第2の比較結果信号を出力するレベルシフト手段と、を備える半導体集積回路装置が知られている(例えば、特許文献1参照。)。
【0003】
この半導体集積回路装置は、分圧電圧が基準電圧よりも低いとき、第2の比較結果信号が内部回路をリセットするリセット信号となる。
【先行技術文献】
【特許文献】
【0004】
【発明の概要】
【発明が解決しようとする課題】
【0005】
従来の半導体集積回路装置は、電圧検出手段が第1の電圧から生成された第2の電圧を電源として動作するので、第1の電圧が短絡などに起因して0Vとなった場合、電圧検出手段が動作せず、回路が動作不能となってリセット信号が出力されない問題がある。
【0006】
従って本発明の目的は、回路の動作不能を抑制することができるリセット回路を提供することにある。
【課題を解決するための手段】
【0007】
本発明の一態様は、第1の定電圧源から出力された第1の電源電圧に基づいて第1の電圧を生成する第1の電圧生成部と、第1の電圧が入力する正側電源端子、接地回路と接続された負側電源端子、基準電圧が入力する正側入力端子及び負側入力端子の一方の入力端子、第1の定電圧源とは異なる第2の定電圧源から供給され、基準電圧を基準として検出対象となる第2の電源電圧の分圧電圧が入力する正側入力端子及び負側入力端子の他方の入力端子、及び比較結果に応じて後段の回路を初期状態とするリセット信号を出力する出力端子を有するコンパレータと、を備えたリセット回路を提供する。
【発明の効果】
【0008】
本発明によれば、回路の動作不能を抑制することができる。
【図面の簡単な説明】
【0009】
【
図1】
図1(a)は、リセット回路の回路図の一例であり、
図1(b)は、リセット回路に関するブロック図の一例である。
【
図2】
図2(a)は、基準電圧と分圧電圧の一例を示す図であり、
図2(b)は、リセット信号のHiとLoの関係の一例を示す図である。
【
図3】
図3は、リセット回路の一例を示す回路図である。
【発明を実施するための形態】
【0010】
(実施の形態の要約)
実施の形態に係るリセット回路は、第1の定電圧源から出力された第1の電源電圧に基づいて第1の電圧を生成する第1の電圧生成部と、第1の電圧が入力する正側電源端子、接地回路と接続された負側電源端子、基準電圧が入力する正側入力端子及び負側入力端子の一方の入力端子、第1の定電圧源とは異なる第2の定電圧源から供給され、基準電圧を基準として検出対象となる第2の電源電圧の分圧電圧が入力する正側入力端子及び負側入力端子の他方の入力端子、及び比較結果に応じて後段の回路を初期状態とするリセット信号を出力する出力端子を有するコンパレータと、を備えて概略構成されている。
【0011】
このリセット回路は、コンパレータを動作させる第1の電圧、及び検出対象である第2の電源電圧と、が異なる定電圧源から生成されているので、これらが同じ定電圧源から生成される場合と比べて、回路の動作不能を抑制することができる。
【0012】
[第1の実施の形態]
(リセット回路1の概要)
図1(a)は、第1の実施の形態に係るリセット回路の回路図の一例であり、
図1(b)は、リセット回路に関するブロック図の一例である。
図2(a)は、第1の実施の形態に係る基準電圧と分圧電圧の一例を示す図であり、
図2(b)は、リセット信号のHiとLoの関係の一例を示す図である。
図2(a)は、縦軸が電圧V、横軸が時間tである。なお定電圧とは、許容される範囲内で電圧が変動するものも含むものとする。
【0013】
リセット回路1は、
図1(a)及び
図1(b)に示すように、第1の定電圧源から出力された第1の電源電圧V
BBに基づいて第1の電圧V
1を生成する第1の電圧生成部4と、第1の電圧V
1が入力する正側電源端子70、接地回路GNDと接続された負側電源端子71、基準電圧V
3が入力する正側入力端子72及び負側入力端子73の一方の入力端子、第1の定電圧源とは異なる第2の定電圧源3から供給され、基準電圧V
3を基準として検出対象となる第2の電源電圧V
CCの分圧電圧V
4が入力する正側入力端子72及び負側入力端子73の他方の入力端子、及び比較結果に応じて後段の回路を初期状態とするリセット信号Sを出力する出力端子74を有するコンパレータ7と、を備えて概略構成されている。
【0014】
リセット回路1は、さらに、第1の電圧生成部4が生成した第2の電圧V2に基づいて基準電圧V3を生成する第2の電圧生成部5を備えている。
【0015】
ここで本実施の形態のリセット回路1は、基準電圧V3が一方の入力端子として負側入力端子73に入力し、分圧電圧V4が他方の入力端子として正側入力端子72に入力する。なお変形例としてリセット回路1は、基準電圧V3が一方の入力端子として正側入力端子72に入力し、分圧電圧V4が他方の入力端子として負側入力端子73に入力しても良い。この変形例では、例えば、分圧電圧V4が基準電圧V3より小さい間、後段の回路を初期状態とするリセット信号Sを出力する。
【0016】
またリセット回路1は、
図1(a)に示すように、分圧部6を有する。分圧部6は、第2の電源電圧V
CCを分圧して分圧電圧V
4を生成する。
【0017】
後段の回路は、例えば、電子回路8である。この電子回路8は、一例として、CPU(Central Processing Unit)、半導体メモリであるRAM(Random Access Memory)及びROM(Read Only Memory)などから構成され、車両に搭載される車載装置のマイクロコンピュータであるがこれに限定されない。リセット回路1は、一例として、第2の定電圧源3、及びマイクロコンピュータと共に1つのチップとして形成される。
【0018】
(第1の定電圧源の構成)
第1の定電圧源は、
図1(b)に示すように車両用バッテリ2である。よって第1の電源電圧V
BBは、車両用バッテリ2のバッテリ電圧である。この第1の電源電圧V
BBは、一例として、12Vである。なお第1の定電圧源は、車両用バッテリ2に限定されず、第2の定電圧源3とは異なる定電圧源であれば良い。
【0019】
(第2の定電圧源3の構成)
第2の定電圧源3は、例えば、車両用バッテリ2から供給される第1の電源電圧VBBに基づいて電子回路8を動作させる第2の電源電圧VCCを生成するように構成されている。この第2の電源電圧VCCは、例えば、3.5V又は5Vであるがこれに限定されない。
【0020】
変形例として第1の定電圧源及び第2の定電圧源3は、同じ車両用バッテリ2からではなく、車両に搭載された異なるバッテリから第1の電源電圧VBB及び第2の電源電圧VCCを生成する構成であっても良い。
【0021】
(第1の電圧生成部4の構成)
第1の電圧生成部4は、第1の電源電圧VBBを降圧して安定した第1の電圧V1を生成するスタートアップ回路として構成されている。本実施の形態の第1の電圧生成部4は、さらに安定した第2の電圧V2を生成する。この第1の電圧V1及び第2の電圧V2は、定電圧であり、一例として、異なっている。
【0022】
第1の電圧生成部4は、接地回路GNDと電気的に接続されている。また第1の電圧生成部4は、第2の電圧生成部5と電気的に接続されると共に、コンパレータ7に電気的に接続されている。
【0023】
(第2の電圧生成部5の構成)
第2の電圧生成部5は、変動が抑制された基準電圧V3を生成するバンドギャップリファレンス回路として構成されている。また第2の電圧生成部5は、接地回路GNDと電気的に接続されている。さらに第2の電圧生成部5は、第1の電圧生成部4に電気的に接続されると共に、コンパレータ7に電気的に接続される。
【0024】
(分圧部6の構成)
分圧部6は、
図1(a)に示すように、第2の定電圧源3と接地回路GNDとの間に電気的に接続されている。分圧部6は、例えば、抵抗R
1及び抵抗R
2によって構成されている。この抵抗R
1及び抵抗R
2は、直列に接続されている。従って分圧電圧V
4は、抵抗R
1及び抵抗R
2の中点電位である。抵抗R
1及び抵抗R
2は、一例として、同じ抵抗値を有するがこれに限定されない。
【0025】
(コンパレータ7の構成)
コンパレータ7は、
図2(a)及び
図2(b)に示すように、正側入力端子72に入力する分圧電圧V
4と負側入力端子73に入力する基準電圧V
3を比較し、分圧電圧V
4が基準電圧V
3より小さい場合、リセット信号SがLoとなり、分圧電圧V
4が基準電圧V
3以上である場合、リセット信号SがHiとなる。
【0026】
つまりコンパレータ7は、電源投入開始時の電圧が不安定な状態の際に回路が意図しない動作をしないように、電源投入開始後の所定時間の間、Loとなるリセット信号Sを出力するように構成されている。電子回路8は、リセット信号SがLoの場合、初期状態にリセットされる。
【0027】
基準電圧V
3は、
図2(a)に示すように、時間t
1に立ち上がると時間t
3まで上昇し、安定した電圧となる。また分圧電圧V
4は、基準電圧V
3を基準として第2の電源電圧V
CCが生成されるので、基準電圧V
3よりも遅れた時間t
2に立ち上がり、時間t
5まで上昇して安定した電圧となる。分圧電圧V
4は、基準電圧V
3よりも大きいので、時間t
4において等電位となる場合、この時間以降、基準電圧V
3より大きくなる。従ってリセット信号Sは、
図2(b)に示すように、この時間t
4においてリセット信号SがLoからHiに切り替わる。
【0028】
(第2の電源電圧VCCが短絡した際のリセット回路1の動作について)
リセット回路1は、第2の定電圧源3が接地回路GNDと短絡して第2の電源電圧VCCが0Vとなった場合、分圧電圧V4も0Vとなる。
【0029】
従ってコンパレータ7は、正側入力端子72に0Vの分圧電圧V4が入力し、負側入力端子73に1.2Vの基準電圧V3が入力する。つまり分圧電圧V4は、基準電圧V3よりも小さいままとなる。従って電子回路8は、コンパレータ7がLoとなるリセット信号Sを出力するので、第2の電源電圧VCCが短絡により0Vとなっても誤って起動することなく初期状態のままとなる。
【0030】
(第1の実施の形態の効果)
本実施の形態に係るリセット回路1は、回路の動作不能を抑制することができる。このリセット回路1は、電子回路8を動作させる第2の電源電圧VCCが低電圧である間、電子回路8が起動しないように初期状態とするリセット信号Sを出力する回路である。リセット回路1は、コンパレータ7を動作させる第1の電圧V1が車両用バッテリ2の第1の電源電圧VBBから生成され、検出対象である第2の電源電圧VCCの分圧電圧V4が第2の定電圧源3から生成されている。従ってリセット回路1は、これらが同じ定電圧源から生成される場合と比べて、第2の電源電圧VCCが短絡などに起因して0Vとなってもコンパレータ7が動作して電子回路8が起動しないように初期状態とするリセット信号Sを出力することができるので、回路の動作不能を抑制することができる。
【0031】
リセット回路1は、第1の電圧生成部4がスタートアップ回路であり、第2の電圧生成部5がバンドギャップリファレンス回路であって、安定した第1の電圧V1、第2の電圧V2、及び基準電圧V3を生成することができるので、この構成を採用しない場合と比べて、第2の電源電圧VCCの低電圧時において検出精度を高めることができる。
【0032】
リセット回路1は、車両用バッテリ2から出力された第1の電源電圧VBBに基づいてコンパレータ7を動作させる第1の電圧V1、基準電圧V3が生成されるので、この構成を採用しない場合と比べて、電圧の安定性が高い。
【0033】
[第2の実施の形態]
第2の実施の形態は、第1の電圧生成部が第2の電圧生成部とコンパレータに同じ電圧を供給する点で第1の実施の形態と異なっている。
【0034】
図3は、第2の実施の形態に係るリセット回路の一例を示す回路図である。なお以下に記載する実施の形態において、第1の実施の形態と同じ機能及び構成を有する部分は、第1の実施の形態と同じ符号を付し、その説明は省略するものとする。
【0035】
本実施の形態のリセット回路1は、
図3に示すように、第1の電圧生成部4が生成した第1の電圧V
1が第2の電圧生成部5とコンパレータ7とに供給されるように概略構成されている。第2の電圧生成部5は、入力した第1の電圧V
1に基づいて基準電圧V
3を生成する。
【0036】
このリセット回路1は、第2の電源電圧VCCが短絡などにより意図せずに0Vになっても、コンパレータ7が第2の電源電圧VCCに影響されない第1の電圧V1で動作するので、Loとなるリセット信号Sを電子回路8に出力することができる。電子回路8は、当該リセット信号Sにより、初期状態となり、意図しない誤動作を抑制することができる。
【0037】
以上、本発明のいくつかの実施の形態及び変形例を説明したが、これらの実施の形態及び変形例は、一例に過ぎず、特許請求の範囲に係る発明を限定するものではない。これら新規な実施の形態及び変形例は、その他の様々な形態で実施されることが可能であり、本発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。また、これら実施の形態及び変形例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない。さらに、これら実施の形態及び変形例は、発明の範囲及び要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0038】
1…リセット回路、2…車両用バッテリ、3…第2の定電圧源、4…第1の電圧生成部、5…第2の電圧生成部、6…分圧部、7…コンパレータ、8…電子回路、70…正側電源端子、71…負側電源端子、72…正側入力端子、73…負側入力端子、74…出力端子